CN110024152A - 控制相关电子材料中的掺杂物浓度 - Google Patents

控制相关电子材料中的掺杂物浓度 Download PDF

Info

Publication number
CN110024152A
CN110024152A CN201780073490.XA CN201780073490A CN110024152A CN 110024152 A CN110024152 A CN 110024152A CN 201780073490 A CN201780073490 A CN 201780073490A CN 110024152 A CN110024152 A CN 110024152A
Authority
CN
China
Prior art keywords
cem
trace
spacer
dopant
atomic concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780073490.XA
Other languages
English (en)
Inventor
卢西恩·斯弗恩
金柏莉·盖伊·里德
格雷戈里·芒森·耶里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN110024152A publication Critical patent/CN110024152A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技术一般涉及相关电子材料(CEM)器件(300)的制造。在实施例中，在形成一个或多个CEM迹线(330，331)之后，沉积间隔物以与一个或多个CEM迹线接触。间隔物用于通过补充在随后的工艺期间可能损失的掺杂物和/或通过形成密封件以减少来自一个或多个CEM迹线的掺杂物的进一步损失来控制一个或多个CEM迹线内的掺杂物的原子浓度。

Description

控制相关电子材料中的掺杂物浓度
技术领域
本技术一般涉及相关电子器件，并且可以更具体地涉及用于制造相关电子器件的方法，相关电子器件例如可以用在开关、存储器电路等中，其可以表现出期望的阻抗转换特性。
背景技术
诸如电子开关器件的集成电路器件可以在各种电子器件类型中找到。例如，存储器和/或逻辑器件可以包含适用于计算机、数码相机、智能电话、平板设备等的电子开关。在考虑电子开关器件是否适合于特定应用时，设计者可能感兴趣的与电子开关器件有关的因素可包括例如物理尺寸、存储密度、操作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他因素可包括例如制造成本、易于制造性、可扩展性和/或可靠性。此外，似乎对于展现出较低功率和/或较高速度特性的存储器和/或逻辑器件的需求不断增加。
然而，可能非常适合于某些类型的存储器和/或逻辑器件的传统制造技术可能不适合用于制造利用相关电子材料的器件。例如，在一些情况下，展现出所需电特性的相关电子材料(CEM)可能掺杂有特定掺杂物物质。然而，在掺杂CEM之后发生的处理步骤可能导致CEM内掺杂物的损失，这可能不利地影响由CEM形成的一个或多个器件的性能。
附图说明
在说明书的结论部分中特别指出并清楚地要求所要保护的主题。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过结合附图阅读并参考以下详细描述来理解，其中：
图1A是由相关电子材料形成的器件的电流密度与电压分布的实施例的图示；
图1B是包括相关电子材料的开关器件的实施例的图示以及相关电子材料开关的等效电路的示意图；
图2A-2J示出了用于制造用以控制CEM器件内的掺杂物的原子浓度的间隔物的子工艺的实施例；
图3示出了CEM器件的实施例，其利用间隔物来控制CEM器件内的掺杂物的浓度；和
图4是根据实施例的构造CEM器件和间隔物的方法的流程图。
具体实施方式
在以下对附图的详细描述中参考了附图，附图形成了本发明的一部分，其中相同的附图标记可以表示贯穿附图中相应的和/或类似的相同部分。应当认识到，附图不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些实施例的尺寸可能相对于其他实施例被夸大。此外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，装置权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进对附图的讨论，并且不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
贯穿本说明书对一个实现方式、实现方式、一个实施例、实施例等的提及意味着结合特定实现方式和/或实施例描述的特定特征、结构和/或特性等包括在所要求保护的主题的至少一个实现方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在提及相同的实现方式和/或实施例或任何一个特定实现方式和/或实施例。此外，应当理解，所描述的特定特征、结构和/或特性等能够在一个或多个实现方式和/或实施例中以各种方式组合，并且因此在预期的权利要求范围内。当然，一般来说，如同本申请说明书的情况一样，这些和其他问题有可能因特定使用情境而异。换句话说，贯穿本公开，特定的描述和/或使用情况的上下文提供了关于要作出的合理推论的有用指导；然而，类似地，“在本上下文中”在没有进一步限定的情况下一般指本公开的上下文。
本公开的特定实施例描述了用于制备和/或制造相关电子材料(CEM)膜以形成例如相关电子开关的方法和/或工艺，相关电子开关例如可用于形成相关电子随机存取存储器(CERAM)和/或逻辑器件。可以用于构造CERAM器件和CEM开关的相关电子材料也可以包括例如各种其他电子电路类型，例如存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相环电路、微波和毫米波收发器等等，虽然所要求保护的主题在范围上并在这些方面受限制。
在本上下文中，CEM开关例如可以展现出基本上快速的导体到绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器件中响应于结晶态到非晶态的改变或者在另一示例中在电阻性RAM器件中形成细丝)来实现。在一个实施例中，与例如在相变和电阻性RAM器件中的细丝形成或熔化/凝固相对，CEM器件中的基本上快速的导体到绝缘体转变可响应于量子力学现象。可以在若干实施例中的任何一个中理解例如在CEM中的相对导电和相对绝缘状态之间和/或第一和第二阻抗状态之间的这种量子力学转变。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/较高阻抗状态”。
可以依据莫特(Mott)转变来理解相关电子材料在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的量子力学转变，其中相对导电/较低阻抗状态与绝缘/较高阻抗状态显著不同。根据莫特转变，如果莫特转变条件发生，则材料可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔半径。如果达到阈值载流子浓度，使得满足莫特标准，则认为发生莫特转变。响应于莫特转变发生，CEM器件的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为与较高电阻/较高电容状态显著不同的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
可以通过电子的局域化来控制莫特转变。如果诸如电子之类的载流子被局域化时，则认为载流子之间的强库仑相互作用将CEM的能带分裂以产生相对绝缘(相对较高阻抗)状态。如果电子不再局部化，则弱的库仑相互作用可能占主导地位，这可能导致能带分裂的消除，这进而又可能导致与相对较高阻抗状态显著不同的态金属(导)带(相对较低阻抗状态)。
此外，在一个实施例中，从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的切换可引起电阻的变化以及电容的变化。例如，CEM器件可以展现为具有可变电容特性的可变电阻。换句话说，CEM器件的阻抗特性可包括电阻和电容分量。例如，在金属状态下，CEM器件可以包括可能接近零的相对低的电场，因此可以展现出充分低的电容，该电容同样可能接近零。
类似地，在可以由较高密度的束缚或相关电子引起的相对绝缘/较高阻抗状态下，外部电场可能能够穿透CEM，因此，CEM可以展现出较高的电容，此较高的电容至少部分地基于存储在CEM内的附加电荷。因此，例如，至少在特定实施例中，CEM器件中从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的转变可导致电阻和电容两者的变化。这种转变可能带来另外的可测量的现象，并且要求保护的主题在这方面不受限制。
在一个实施例中，由CEM形成的器件可以响应于CEM(包括基于CEM的器件)的大部分体积中的莫特转变而表现出阻抗状态的切换。在一个实施例中，CEM可以形成“体开关”。如本文所使用的，术语“体开关”指的是CEM的至少大部分体积例如响应于莫特转变而切换器件的阻抗状态。例如，在一个实施例中，器件的大体上所有CEM可以响应于莫特转变从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态或者从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。
在实现方式中，CEM可以包括元素周期表的一个或多个“d区”元素。它可包含一种或多种过渡金属或过渡金属化合物，特别是一种或多种过渡金属氧化物(TMO)。还可以利用元素周期表的一个或多个“f区”元素来实现CEM器件。它可包含一种或多种稀土元素、稀土元素的氧化物、包含一种或多种稀土金属的氧化物、钙钛矿、钇和/或镱、或包含来自元素周期表的镧系元素或锕系元素的金属的任何其它化合物。因此，在实施例中，CEM可以包含原子浓度为至少85.0％的来自元素周期表的d区元素或f区元素。因此，除了d区元素或f区元素之外，CEM可以包括掺杂物，例如含碳掺杂物和/或含氮掺杂物，其原子浓度为例如0.1至高达15.0％。因此，在本上下文中，如本文所用，术语“d区”元素是指包含钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)，镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、镉(Cd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、汞(Hg)、(Rf)、(Db)、(Sg)、铍(Bh)、(Hs)、(Mt)、鐽(Ds)、(Rg)或鎶(Cn)的元素或其任何组合。同样在本上下文中，由元素周期表的“f区”元素形成或包含元素周期表的“f区”元素的CEM是指包含来自元素周期表的f区的金属或金属氧化物的CEM，其包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、pr(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、锕(Ac)、钍(Th)、镤(Pa)、铀(U)、镎(Np)、钚(Pu)、镅(Am)、锫(Bk)、锎(Cf)、锿(Es)、镉(Fm)、钔(Md)、锘(No)或(Lr)铹或其任何组合。
图1A是由相关电子材料形成的器件的电流密度与电压分布的实施例100的图示。至少部分地基于施加到CEM器件的端子的电压，例如，在“写操作”期间，CEM器件可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压Vset和电流密度Jset可以导致CEM器件转变到相对低阻抗存储器状态。相反，施加电压Vreset和电流密度Jreset可以使CEM器件转变为相对高阻抗存储器状态。如图1A所示，参考标号110示出了可以将Vset与Vreset分开的电压范围。在将CEM器件置于高阻抗状态或低阻抗状态之后，可以通过施加电压Vread(例如，在读操作期间)并检测CEM器件的端子处的电流或电流密度(例如，利用读窗口107)来检测CEM器件的特定状态。
根据一个实施例，图1中表征的CEM器件可以包括：任何过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体、以及来自元素周期表的任何d区或f区材料。图1A的CEM器件可以包括其他类型的过渡金属氧化物可变阻抗材料，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。公开了氧化镍(NiO)作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外来配体，例如羰基(CO)，其可以建立和/或稳定可变阻抗特性和/或实现P型操作，其中CEM可以在阻抗状态情况下更具导电性。因此，在另一特定示例中，掺杂有外来配体的NiO可以表示为NiO：Lx，其中Lx可以表示配体元素或化合物，x可以表示一个单元NiO的配体单元数。可以简单地通过平衡化合价来确定针对任何特定配体和配体与NiO或任何其他过渡金属化合物的任何特定组合的x值。除羰基外，还可以在低阻抗状态下引起或增强导电性的其他掺杂物配体可包括:亚硝酰基(NO)、三苯基膦(PPh3)、邻二氮菲(C12H8N2)、联吡啶(C10H8N2)、乙(撑)二胺(C2H4(NH2)2)、氨(NH3)、乙腈(CH3CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)。
在本上下中，如本文所提及的“P型”掺杂CEM这里是指包含特定分子掺杂物的第一类型CEM，如果此CEM在低阻抗状态下操作，则该CEM表现出相对于未掺杂的CEM而言增加的导电性。引入取代配体(如CO和NH3)可用于增强NiO CEM的P型性质。因此，至少在特定实施例中，CEM的P型操作的属性可以包括通过控制CEM中P型掺杂物的原子浓度来剪裁或定制CEM在低阻抗状态下操作的导电率。在特定实施例中，增加的P型掺杂物的原子浓度可以导致CEM的电导率增加，但是所要求保护的主题在这方面不受限制。在特定实施例中，如本文中所描述的，可以在图1A的区域104的特性中观察到CEM器件中的P型掺杂物的原子浓度或原子百分比的变化，其中P型掺杂物的增加导致区域104的更陡峭的斜率(例如，更高的电导率)。
在另一个实施例中，图1A的CEM器件可以包括其他过渡金属氧化物可变阻抗材料，诸如含氮配体，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。例如，NiO可以掺杂有外来含氮配体，其可以以类似于通过使用含碳掺杂物物质(例如羰基)引起的可变阻抗性质的稳定化的方式稳定可变阻抗性质。特别地，本文公开的NiO可变阻抗材料可包括CxHyNz形式的含氮分子(其中x≥0，y≥0，z≥0，并且其中至少x，y或z包括>0的值)(诸如：氨(NH3)、氰基(CN-)、叠氮离子(N3 -)、苯(1,10-菲咯啉，(C12H8N2))、2,2'-联吡啶(C10H8N2)、乙二胺((C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN))以及氰基硫化物(诸如硫氰酸盐(NCS-))。本文公开的NiO可变阻抗材料可包括氧氮化物族的成员(NxOy，其中x和y包括整数，其中x≥0且y≥0并且至少x或y包括>0的值)，其可包括例如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或具有NO3 -配体前驱物。
根据图1A，如果施加足够的偏压(例如，超过能带分裂电势)并且满足上述莫特条件(例如，注入的电子空穴数量与切换区域中的电子的数量相当)，则CEM器件可以例如响应于莫特转变而从相对低阻抗状态切换到相对高阻抗状态。这可以对应于图1A的电压相对于电流密度分布的点108。在此点处或适当地在此点附近，电子不再被筛选(screen)并且变得局限于金属离子附近。该相关性可以导致强的电子-电子相互作用势，其可以用于分裂能带以形成相对高阻抗的材料。如果CEM器件包括相对高阻抗状态，则可以通过电子空穴的传输产生电流。因此，如果在CEM器件的端子间施加阈值电压，则可以在绝缘体-金属(MIM)二极管的势垒上方将电子注入到该MIM器件中。在某些实施例中，在CEM器件的端子间施加的阈值电势处注入阈值电子电流可以执行“设置”操作，其将CEM器件置于低阻抗状态。在低阻抗状态下，电子的增加可以对进入的电子进行筛选并去除电子的局域化，这可以用于能带分裂电势坍塌，从而产生低阻抗状态。
根据一个实施例，CEM器件中的电流可以由外部施加的“顺应性”条件控制，该“顺应性”条件可以至少部分地基于所施加的外部电流来确定，该外部电流可以在写操作期间被限制为例如将CEM器件置于相对高阻抗状态。在一些实施例中，该外部施加的顺应性电流还可以为后续重置操作(以将CEM器件置于相对高阻抗状态)设置电流密度的条件。如图1A的特定实现方式中所示，可以在点116处的写操作期间施加电流密度Jcomp以将CEM器件置于相对低阻抗状态，这可以确定用于在随后的写操作中将CEM器件置于高阻抗状态的顺应性条件。如图1A所示，随后可以通过在点108处在电压Vreset下施加电流密度Jreset≥Jcomp来将CEM器件置于高阻抗状态，此时Jcomp是外部施加的。
在实施例中，顺应性可以设置CEM器件中的许多电子，这些电子可以被空穴“捕获”以进行莫特转变。换句话说，在写操作中施加的用于将CEM器件置于相对低阻抗的存储器状态的电流可以确定要注入CEM器件的空穴的数量，以便于随后将CEM器件转换到相对高阻抗的存储器状态。
如上所述，重置条件可以响应于点108处的莫特转变而发生。如上所述，这种莫特转变可以在CEM器件中引起电子浓度n近似等于或至少与电子空穴的浓度p相当的情况。这种情况可以根据表达式(1)建模如下：
在表达式(1)中，λTF对应于托马斯费米筛选长度，并且C是常数。
根据一个实施例，图1A中所示的电压相对电流密度分布中的区域104中的电流或电流密度可以响应于从施加在CEM器件的端子间的电压信号注入空穴而存在，这可以对应于CEM器件的P型操作。这里，当在CEM器件的端子间施加阈值电压VMI时，空穴的注入可满足在电流IMI时低阻抗状态到高阻抗状态转变的莫特转变标准。这可以根据表达式(2)建模如下：
在表达式(2)中，Q(VMI)对应于带电注入的(空穴或电子)并且是施加电压的函数。注入电子和/或空穴使得实现莫特转变可以发生在频带之间并且响应于阈值电压VMI和阈值电流IMI。根据表达式(1)通过表达式(2)中的IMI注入的空穴使电子浓度n等于电荷浓度以引起莫特转变，可以对这样的阈值电压VMI对托马斯费米筛选长度λTF的依赖性建模，表达式(3)如下：
在表达式(3)中，ACEM对应于CEM器件的横截面积；并且Jreset(VMI)可以表示要以阈值电压VMI施加到CEM器件的通过CEM器件的电流密度，其可以将CEM器件置于相对高阻抗状态。
根据一个实施例，CEM器件(可以用于形成CEM开关、CERAM存储器器件或包括一个或多个相关电子材料的各种其他电子器件)可以诸如通过藉由被注入足够量的电子以满足莫特转变标准从相对高阻抗状态转变而被置于相对低阻抗的存储器状态。在将CEM器件转变到相对低阻抗状态时，如果注入足够的电子并且CEM器件的端子间的电势克服了阈值切换电势(例如，Vset)，则可以开始筛选注入的电子。如前所述，筛选可用以使双重占据电子(double-occupied electron)不局域化以使能带分裂电势坍塌，从而产生相对低阻抗状态。
在特定实施例中，CEM器件的阻抗状态的变化(例如，从低阻抗状态到显著不同的高阻抗状态的变化)例如可以通过化合物(包括NixOy(其中下标“x”和“y”包括整数)的电子的“回赠”来实现。如本文所使用的，术语“回赠”是指由相邻的晶格结构分子(即配体或掺杂物)向过渡金属、过渡金属氧化物或其任何组合(即向金属的原子轨道)提供一个或多个电子(即电子密度)，并且同时从金属中心向配体/掺杂物上的未被占据的π*反键合轨道提供电子密度。电子回赠配体可以是π反键合配体，例如羰基(CO)、亚硝酰基(NO)、异氰化物(RNC，其中R是H、C1-C6烷基或C6-C10芳基)、烯烃(例如乙烯)、炔烃(例如乙炔)或膦(例如三烷基膦或三芳基膦(R3P，其中R是H、C1-C6烷基或C6-C10芳基)，例如三苯基膦(PPh3)。回赠可以允许过渡金属、过渡金属化合物、过渡金属氧化物或其组合以在施加的电压的影响下保持有利于导电的电离状态。在某些实施方案中，CEM中的回赠例如可响应于使用羰基(CO)或含氮掺杂物物质(诸如氨(NH3)、乙二胺(C2H8N2)或氮氧化物族(NxOy)的成员)而发生，羰基(CO)或含氮掺杂物物质可以在包括CEM的器件或电路的操作期间允许CEM表现出电子可控制地并且可逆地“捐赠”到过渡金属或过渡金属氧化物(例如镍)的导带的特性。回赠可以逆转，例如在氧化镍材料(例如，NiO:CO或NiO:NH3)中，从而允许在器件操作期间氧化镍材料切换到表现出显著不同的阻抗特性，例如高阻抗特性。
因此，在本上下文中，电子回赠材料是指至少部分地基于所施加的电压的影响来控制向CEM的导带捐赠电子以及从CEM的导带进行电子捐赠的逆转而表现出阻抗切换特性(例如从第一阻抗状态切换到显著不同的第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然))的材料。
在一些实施方案中，通过回赠，包含过渡金属、过渡金属化合物或过渡金属氧化物的CEM开关在过渡金属(例如镍)被置于2+的氧化态(例如，在诸如NiO:CO或NiO:NH3材料中的Ni2+)情况下，则可表现出低阻抗特性。相反，如果将过渡金属(例如镍)置于1+或3+的氧化态，则可以将电子回赠逆转。因此，在CEM器件的操作期间，回赠可以致“歧化”，其可以包括基本上同时的氧化和还原反应，实质上根据下面的表达式(4)：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，这种歧化是指如表达式(4)所示形成镍离子，如Ni1++Ni3+，这可能在CEM器件的操作期间引起例如相对高阻抗状态。在一个实施例中，诸如含碳配体(羰基(CO))或含氮配体(诸如氨分子(NH3))的掺杂物可允许在CEM器件的操作期间共享电子以产生表达式(4)的歧化反应及其逆转，实质上按照下面的表达式(5)：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示，歧化反应的逆转允许镍基CEM返回到相对低阻抗状态。
在实施例中，取决于例如NiO:CO或NiO:NH3的分子浓度(其值可以在原子百分比为大约0.1％至10.0％的范围内变化)，如图1A所示，在Vset≥Vreset的条件下，Vreset和Vset可以在0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，Vreset可以在大约0.1V至1.0V范围内的电压下发生，并且Vset可以在大约1.0V至2.0V范围内的电压下发生。然而，应该注意，Vset和Vreset的变化可以至少部分地基于各种因素发生，例如电子回赠材料(例如NiO:CO或NiO:NH3)以及存在于CEM器件中的其他材料的原子浓度以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
图1B是包括相关电子材料的开关器件的实施例150的图示和相关电子材料开关的等效电路的示意图。如前所述，相关电子器件(例如CEM开关、CERAM阵列或利用一种或多种相关电子材料的其他类型的器件)可以包括可变或复阻抗器件，其可以表现出可变电阻和可变电容二者的特性。换句话说，CEM可变阻抗器件(例如包括导电衬底160、CEM膜170和导电覆层180的器件)的阻抗特性可至少部分地取决于该器件的电阻和电容特性(如果在器件的端子122和130两端进行测量)。在一个实施例中，用于可变阻抗器件的等效电路可以包括可变电阻器(例如可变电阻器126)与可变电容器(例如可变电容器128)并联。当然，尽管可变电阻器126和可变电容器128在图1B中被示出为包括分立组件，可变阻抗器件(例如实施例150的器件)可以包括基本上均匀的CEM膜，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例性可变阻抗器件(诸如实施例150的器件)的示例性真值表。
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加</sub>) C<sub>高</sub>(V<sub>施加</sub>) Z<sub>高</sub>(V<sub>施加</sub>)
R<sub>低</sub>(V<sub>施加</sub>) C<sub>低</sub>(V<sub>施加</sub>)～0 Z<sub>低</sub>(V<sub>施加</sub>)
表1-相关电子开关真值表
表1示出了可变阻抗器件(例如实施例150的器件)的电阻可以在低阻抗状态和显著不同的高阻抗状态之间转换，其功能至少部分地取决于施加在CEM器件的两端的电压。在一个实施例中，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约10.0-100,000.0倍的范围内。在其他实施例中，例如，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约5.0到10.0倍的范围内。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗器件(例如实施例150的器件)的电容可以在较低电容状态(在一个示例实施例中，可以包括近似零(或非常小)的电容)和较高电容状态(该状态至少部分地是在CEM器件上施加的电压的函数)之间转换。
在某些实施例中，原子层沉积可用于形成或辅助制造包含NiO材料(诸如NiO:CO或NiO:NH3)的膜。在本上下文中，如本文所使用的，术语“层”是指材料的薄片或涂层，其可以沉积在下面形成物(例如导电或绝缘衬底)上或上方。例如，通过原子层沉积工艺沉积在下面的衬底上的层可以包括单个原子的厚度，其可以包括零点几埃(例如，)的厚度。然而，层包括厚度大于单个原子厚度的片或涂层，这取决于例如用于制造包含CEM膜的膜的工艺。另外，“层”可以水平取向(例如“水平”层)、垂直取向(例如，“垂直”层)，或者可以定位在任何其他取向上，例如对角线。在实施例中，CEM膜可以包括足够数量的层，以允许CEM器件在电路环境中的操作期间的电子回赠例如以引起低阻抗状态。同样，在电路环境中的操作期间，例如，可以逆转电子回赠以引起显著不同阻抗状态，例如高阻抗状态。
此外，在本上下中，如本文所用的，“衬底”是指包含表面的结构，所述表面使得能够在该衬底上或上方沉积或布置材料，例如具有特定电性质(例如，导电特性、绝缘特性等)的材料。例如，在基于CEM的器件中，导电衬底(例如导电衬底160)可用以将电流传送到与导电衬底160接触的CEM膜。在另一示例中，衬底可以用以隔离CEM膜以阻止电流流入或流出CEM膜。在绝缘衬底的一个可能示例中，可以采用诸如氮化硅(SiN)的材料来隔离半导体结构的部件。此外，绝缘衬底可以包括其他硅基材料，例如绝缘体上硅或蓝宝石上硅技术、掺杂和/或未掺杂的半导体、由基底半导体基础支撑的硅外延层、常规金属氧化物半导体(CMOS)(例如，具有金属后端的CMOS前端)和/或其他半导体结构和/或技术，包括CES器件。因此，所要求保护的主题旨在包括各种导电和绝缘衬底而没有限制。
在特定实施例中，在衬底上或上方形成CEM膜可以使用两种或更多种前驱物来在诸如衬底的导电材料上沉积例如NiO:CO或NiO:NH3或其他过渡金属氧化物、过渡金属或其组合的组分。在一个实施例中，根据下面的表达式(6a)，可以利用单独的前驱物分子AX和BY来沉积CEM膜的层：
AX(气)+BY(气)＝AB(固)+XY(气) (6a)
其中表达式(6a)的“A”对应于过渡金属、过渡金属化合物、过渡金属氧化物或其任何组合。在实施例中，过渡金属氧化物可包含镍，但可包含其他过渡金属、过渡金属化合物和/或过渡金属氧化物，例如铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、钽、锡、钛、钒、钇和锌(它们可以与阴离子连接，例如氧或其他类型的配体)或其组合，尽管要求保护的主题在范围上在这方面不受限制。在特定的实施例中，也可以使用包含一种以上过渡金属氧化物的化合物，例如钛酸钇(YTiO3)。
在实施例中，表达式(6a)的“X”可包含一个或多个配体，例如有机配体，并且可包含脒基(AMD，例如RNCR1NR2，其中R、R1和R2选自H或烷基)、二(环戊二烯基)(Cp)2、二(乙基环戊二烯基)(EtCp)2，双(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2)、乙酰丙酮酸(acac)、双(甲基环戊二烯基)((CH3C5H4)2)、二甲基乙二醛(dmg)、2-氨基-戊-2-烯-4-onato(apo)2、(dmamb)2(其中dmamb是1-二甲基氨基-2-甲基-2-丁醇酯)、(dmamp)2(其中dmamp＝1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)(C5(CH3)5)2和羰基(CO)诸如四羰基(CO)4。因此，在一些实施例中，镍基前驱物AX可包括例如脒基镍(Ni(AMD))、镍二(环戊二烯基)(Ni(Cp)2)、镍二(乙基环戊二烯基)(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、镍2-氨基-戊-2-烯-4-onato(Ni(apo)2)、Ni(dmamb)2(其中dmamb是1-二甲氨基-2-2-磷酸甲酯)、Ni(dmamp)2(其中dmamp是1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)，仅举一些示例。
然而，在特定实施例中，除了前驱物AX和BY之外，包含电子回赠材料的掺杂物可用于形成CEM器件的层。实质上根据下面的表达式(6b)，包含可以与前驱物AX共流的电子回赠材料的另外的掺杂物配体可以允许形成电子回赠化合物。在实施例中，可以使用包含电子回赠材料的掺杂物，例如氨(NH3)、甲烷(CH4)、一氧化碳(CO)或其他材料，也可以是包含碳或氮的其他配体或包含上面列出的电子回赠材料的其他掺杂物。因此，实质上根据下面的表达式(6b)，表达式(6a)可以被修改为包括包含电子回赠材料的另外的掺杂物配体：
AX(气)+(NH3或其他含氮配体)+BY(气)＝AB:NH3(固)+XY(气) (6b)
应当注意，可以调节表达式(6a)和(6b)的前驱物(例如AX，BY和NH3(或包含氮的其他配体)的浓度，例如原子浓度，以产生包含电子回赠材料的氮或碳掺杂物在制造的CEM器件中的最终原子浓度，例如以氨(NH3)或羰基(CO)的形式，其包含约0.1％至10.0％的原子浓度。在特定实施例中，掺杂物(诸如NH3和CO)的原子浓度可包括更有限的原子浓度范围，诸如在例如约0.1％和10.0％之间。然而，要求保护的主题不必限于上述前驱物和/或原子浓度。应该注意的是，所要求保护的主题旨在包括在制造CEM器件中利用的原子层沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积、旋涂沉积、气体团簇离子束沉积等中所使用的所有这些前驱物以及掺杂物的原子浓度。在表达式(6a)和(6b)中，“BY”可以包括氧化剂，诸如水(H2O)、氧气(O2)、臭氧(O3)、等离子体O2、过氧化氢(H2O2)、如前所述。在其他实施例中，“BY”可包含CO、O2+(CH4)、或一氧化氮(NO)+水(H2O)或含有气态氧化剂或氮氧化剂的氮氧化物或碳。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基(O*)。同样地，等离子体可以与包含电子回赠材料的掺杂物物质一起使用以形成活化物质来控制CEM的掺杂浓度。
在特定实施例中，诸如利用原子层沉积的实施例，在加热腔室(其可以达到例如约在20.0℃至1000.0℃的范围内的温度，或者在某些实施例中，约在20.0℃至500.0℃的范围内的温度之间)中，诸如导电衬底的衬底可以暴露于前驱物(例如AX和BY)以及包括电子回赠材料的掺杂物(例如氨，或者包含金属-氮键的其他配体，包括例如镍-酰胺、镍-酰亚胺、镍-脒盐或其组合)。在一个特定实施例中，例如，在其中执行NiO:NH3的原子层沉积的实施例中，可以使用约20.0℃至400.0℃的范围内的腔室温度。响应于暴露于前驱物气体(例如，AX、BY、NH3或其他含氮配体)，这些气体可以从加热腔室中清除，持续时间大约例如0.5秒至180.0秒。然而，应该注意，这些仅仅是腔室温度和/或时间的可能合适范围的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，如参考表达式6(b)所述利用原子层沉积的单个双前驱物循环(例如，AX和BY，如参考表达式6(a)所述)或单个三前驱物循环(例如，AX、NH3、CH4或其他含氮、碳配体或包含电子回赠材料的其他掺杂物以及BY)可以产生包含每循环约在至的范围内的厚度的CEM膜层。因此，在一个可能的实施例中，如果原子层沉积工艺能够沉积包括大约的厚度的CEM膜的层，则可以利用800-900个双前驱物循环来产生包括厚度约为的CEM器件。应当注意，原子层沉积可以用于形成具有其他厚度的CEM器件膜，例如，厚度大约在1.5nm至150.0nm的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于原子层沉积中的一个或多个双前驱物循环(例如，AX和BY)或三前驱物循环(AX、NH3、CH4或其他含氮、碳配体或包含电子回赠材料的其他掺杂物以及BY)，CEM器件膜可以进行原位退火，这可以允许改善膜特性，或者可以用于在CEM器件膜中引入包含电子回赠材料的掺杂物，例如以羰基或氨地形式。在某些实施例中，可将腔室加热至约20.0℃至1000.0℃范围内的温度。然而，在其他实施例中，可以利用约在100.0℃至800.0℃范围内的腔室温度来执行原位退火。原位退火时间可以在约1.0秒的持续时间至5.0小时的持续时间内变化。在特定实施例中，退火时间可以在更窄的范围内变化，例如，从约0.5分钟到约180.0分钟，并且要求保护的主题在这些方面不受限制。
在特定实施例中，根据上述工艺制造的CEM器件可以表现出“天生”特性，其中在制造器件之后器件即表现出相对低的阻抗(相对高的导电率)。因此，如果CEM器件被集成到更大的电子装置环境中，例如，在初始激活时，施加到CEM器件的相对小的电压可以允许相对高的电流流过CEM器件，如图1A的区域104所示。例如，如前所述，在至少一个可能的实施例中，例如，Vreset可以在约0.1V至1.0V范围内的电压下发生，并且Vset可以在约1.0V至2.0V范围内的电压下发生。因此，在约2.0V或更小的范围内操作的电开关电压可允许例如存储器电路例如对CERAM存储器装置进行写入、从CERAM存储器装置读取、或改变CERAM开关的状态。在实施例中，这种相对低电压操作可以降低复杂性、成本，并且可以提供优于竞争的存储器和/或开关器件技术的其他优点。
在特定实施例中，可以至少部分地通过相关电子材料的原子层沉积在集成电路的特定层内形成两个或更多个CEM器件。在另一个实施例中，第一相关电子开关材料的一个或多个相关电子开关器件和第二相关电子开关材料的一个或多个相关电子开关器件可以至少部分地通过毯式沉积和选择性外延沉积的组合形成。另外，在一个实施例中，第一和第二存取器件可以分别大体上与第一和第二CEM器件相邻地定位。
在另一实施例中，CEM器件可定位在多层级(level)集成电路的层级内，以与位于CEM器件紧下方的层级处的导电通孔形成第一电接触。CEM器件可以与位于在CEM器件紧上方的层级处的导电通孔进行第二电接触。在本上下中，术语“层级”是指其上可以定位导电迹线或导电路径的离散表面，其中该离散表面与其紧邻上方和/或紧邻下方的离散表面通过介入CEM和/或介入导电通孔而分离。例如，在三层级集成电路中，CEM器件可以将CEM器件所处的层级紧下方的第一金属层级与CEM器件所处层级紧上方的第二金属层级分开。在另一个示例中，例如在五层级器件中，第一金属层级可以包括一条或多条导电金属迹线。在第二层级，第一导电通孔可以位于第一金属层级的一条或多条导电迹线上或上方。在第三层级，CEM开关器件例如可以位于第二层级的导电通孔上。在第四层级，第二导电通孔可以位于CEM开关器件上或上方。在第五层级，一条或多条导电金属迹线可以位于第二导电通孔上。应当注意，这些仅仅是可以包括CEM器件的各种多层级电路(例如集成电路)的示例，并且所要求保护的主题内容在这方面不受限制。
另外，位于多层级集成电路装置的特定层级的相邻CEM器件可以通过位于相邻CEM器件之间的沟槽彼此分开。“间隔物”可以填充在多层级器件的特定层级处分隔相邻器件(例如CEM器件)的沟槽的至少一部分。因此，在本上下文中，“间隔物”表示与CEM器件接触放置的结构，其中间隔物用于使相邻器件(例如多层级结构的特定层级处由沟槽隔开的CEM器件)彼此绝缘或至少部分地隔离。在实施例中，除了提供与相邻器件的绝缘或至少部分隔离之外，间隔物还控制CEM器件内的掺杂物的原子浓度。在特定实施例中，间隔物通过用作密封件以减少掺杂物从CEM器件到相邻结构的迁移或扩散来控制CEM器件内的掺杂物的原子浓度。在另一示例中，也如本文进一步描述的，间隔物用于通过替换或补充CEM的一种或多种掺杂物来控制CEM器件内的掺杂物的原子浓度，其中惨杂物可能在诸如例如退火的制造操作期间损失，这种损失可能引起来自CEM的掺杂物的扩散。形成在相邻CEM器件之间的沟槽中的间隔物可以执行附加功能并带来除了所描述的那些之外的其他优点，并且要求保护的主题在这方面不受限制。
图2A-2J示出了用于制造间隔物以控制CEM器件内的掺杂物的原子浓度的子工艺的实施例。在图2A中，对应于实施例200A，绝缘衬底，例如绝缘衬底210，可以包括原子浓度至少为90.0％的SiN。在实施例中，可以使用任何合适的工艺来沉积衬底210。合适的工艺可以包括但不限于物理气相沉积(PVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)等，并且要求保护的主题在这方面不受限制。如图2B(实施例200B)所示，在形成绝缘衬底210(其可以包括例如介于1.0nm和25.0nm之间的厚度)之后，可以在绝缘衬底210的表面上或上方沉积导电材料220。在实施例200B中，作为示例，导电材料220可以包括Ni；然而，在其他实施例中，导电材料220可包括任何其他过渡金属、过渡金属氧化物和/或任何其他d区或f区元素或其合金，其原子浓度例如为至少90.0％。导电材料220可以包括TiN或者可以包括其他d区或f区材料，例如铂、铜、铝、钴、镍、钨、氮化钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、氮化钽、银、铱或氧化铱或其合金，并且要求保护的主题不限于任何特定组份的导电材料220。在实施例中，导电材料220可包括比绝缘衬底210更小的厚度，然而，导电材料220可以包括例如1.0nm和25.0nm之间的厚度，并且要求保护的主题在这方面不受限制。
在图2C(其对应于实施例200C)中，CEM 227可以沉积在导电材料220上或上方。在特定实施例中，可以利用例如原子层沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热丝化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积、旋涂沉积、气体团簇离子束沉积等来沉积CEM 227，并且要求保护的主题在这方面不受限制。
在将CEM 227沉积在导电材料220上或上方之后，可以通过任何合适的工艺蚀刻CEM材料227和导电材料220，仅作为示例，例如利用图案化的光刻胶掩模的工艺，并且要求保护的主题是在这方面不受限制。如图2D(实施例200D)中所示，可以从导电迹线225和导电迹线226以及CEM迹线230和CEM迹线231蚀刻导电材料220和CEM 227。蚀刻还可以形成将导电迹线225和CEM迹线230与导电迹线226和CEM迹线231分开的沟槽。在实施例200D中，导电迹线225和226以及CEM迹线230和231可以在绝缘衬底210的表面上以二维方式延伸。
在特定实施例中，蚀刻工艺(例如，在导电迹线225和226之间以及CEM迹线230和231之间形成沟槽的蚀刻工艺)可引起掺杂物从CEM迹线230和231内向外扩散。例如，可以通过涉及例如升高的温度和/或将CEM迹线暴露于气态试剂(可以用于提取一条或多条CEM迹线230内的掺杂物分子)的蚀刻子工艺来实现来自CEM迹线的掺杂物的向外扩散。因此，在特定实施例中，例如图2E的实施例200E所示，由于蚀刻CEM迹线230和231而损失的至少一些掺杂物可以通过将分隔相邻CEM器件(例如CEM器件230和231)的沟槽暴露于气态掺杂物源240来替换。在特定实施例中。气态掺杂物源240可以包括氮，其可以用于控制CEM内的掺杂物的浓度，例如，通过替换在蚀刻工艺期间或者由蚀刻工艺而损失CEM迹线230和231内的氮和/或其他掺杂物物质。因此，气态掺杂物源240可以包括N2O(一氧化二氮)和/或NO(一氧化氮)或其他含氮气态材料，并且要求保护的主题在这方面不受限制。在实施例中，例如，CEM迹线230/231可以暴露于气态掺杂物源240持续约0.5分钟至180.0分钟范围内的持续时间，并且要求保护的主题在这方面不受限制。
在暴露于气态掺杂物源240之后，制造间隔物以控制CEM迹线内的掺杂物的原子浓度可以在图2F(实施例200F)中继续。在实施例中，间隔物材料235可以沉积在位于相邻导电迹线(诸如导电迹线225和226)之间的沟槽中以及CEM迹线(诸如CEM迹线230和231)之间。可以使用任何合适的沉积工艺来形成间隔物材料，诸如例如原子层沉积、化学气相沉积、等离子体增强化学气相沉积、等离子体增强原子层沉积和气体团簇离子束沉积的235，并且要求保护的主题在这方面不受限制。
在特定实施例中，例如实施例200F(图2F)，利用相对高浓度的气态含氮材料(例如NH3)来启动沉积工艺可能是有利的，其可以用于在暴露的CEM迹线230和231的表面附近形成积聚氮。在某些实施例中，气态含氮材料可以补充有碳组分，其中可以通过控制工艺腔室温度或通过调整其他工艺控制值来调节碳组分与气态材料的氮组分的比率。因此，通过利用补充有碳组分的含氮材料，可以开始沉积过程，其中允许碳和/或氮积聚在CEM迹线230和231的暴露表面上。另外，可以通过例如使用约在100.0℃至800.0℃范围内的温度持续约1.0秒到约5.0小时的持续时间的退火，允许积聚在CEM迹线的暴露表面上的碳和/或氮扩散到CEM迹线230和231中。然而，在特定实施例中，可以利用不同的温度范围和/或持续时间，并且要求保护的主题内容在这方面不受限制。
在实施例中，在CEM迹线230和231的暴露表面上提供碳和/或氮的初始积聚之后，间隔物材料235的形成可以通过沉积材料继续以形成间隔物材料235的大部分，例如图2G(实施例200G)中所示。在特定实施例中，可沉积包括氮和碳组分的硅前驱物以形成间隔物材料235。例如，在某些实施例中，可通过沉积三甲基硅烷、双(三甲基甲硅烷基)甲烷(BTMSM)、双(二甲基氨基)二甲基硅烷、双(叔丁基氨基)硅烷、双(二乙基氨基)硅烷)、三(二甲基氨基)硅烷或四乙氧基硅烷(TEOS)或其组合来形成间隔物材料235。除了上述有机前驱物之外，硅烷、乙硅烷、丙硅烷和二氯硅烷可以与NH3一起使用以形成非含碳的SiN，并且可以利用硅源与NH3的比率来控制存在于前驱物中的氮的量。应该注意的是，可以使用额外的前驱物来沉积含氮间隔物材料235，并且要求保护的主题在这方面不受限制。
在其他实施例中，间隔物材料235可以由包含由上述含碳前驱物形成的至少50.0％氧化硅(SiO)的材料形成，仅举一些实例，含碳前驱物例如为三甲基硅烷、双(三甲基甲硅烷基)甲烷(BTMSM)、双(二甲基氨基)二甲基硅烷、双(叔丁基氨基)硅烷、双(二乙基氨基)硅烷)、三(二甲基氨基)硅烷)，并且要求保护的主题在这方面不受限制。为了形成SiO间隔物材料，可以使用氧化剂，例如O3、O2、等离子体氧(O*)和/或H2O，并且要求保护的主题在这方面不受限制。在实施例中，暴露于氧化剂可以引起含碳分子掺杂物(例如，CO)的形成，其可以扩散到一条或多条CEM迹线230中以补充在蚀刻工艺期间或由于蚀刻工艺而损失的掺杂物。在特定实施例中，间隔物材料235可用于补充损失的掺杂物(例如，通过从CEM迹线230和231向外扩散而损失的惨杂物)，使原子浓度约在0.1％至10.0％的范围内。
在特定实施例中，蚀刻工艺可能导致例如来自CEM迹线230和231中的一条或多条CEM迹线的少于阈值量的掺杂物的损失。在一个可能的示例中，仅为了说明，蚀刻工艺可以将CEM迹线230和231中的一条或多条CEM迹线内的掺杂物的原子浓度从例如10.0％降低到8.0％。然而，尽管例如8.0％的掺杂物浓度可以代表CEM迹线内的足以允许CEM器件利用CEM迹线230和231进行令人满意的操作的掺杂物，但是仍然希望控制CEM迹线230和231内的掺杂物的原子浓度，以减少或排除掺杂物的进一步损失。因此，在某些实施例中，可以在相邻CEM迹线之间形成的间隔物材料235可以用作阻挡层或密封件，这可以减少掺杂物从CEM迹线的向外扩散。
因此，在特定实施例中，间隔物材料235可包括密封材料，诸如包括至少50.0％的氮氧化硅(SiON)或SiN的材料，其可减少碳或其他分子掺杂物质的向外扩散。在一个或多个实施例中，间隔物材料235可以包括氧化铝(AL2O3)，其可以由诸如三甲基铝(TMA)的有机前驱物形成。在实施例中，使用三甲基铝可以表示可以在沟槽(诸如在CEM迹线230和231之间以及导电迹线225和226之间形成的沟槽)内以均匀厚度沉积的阻挡层材料。在实施例中，阻挡层材料可以填充相邻CEM迹线之间介于1.0nm和25.0nm之间的间隔。
在形成间隔物材料235(其可以用于补充从CEM迹线230和231中的一条或多条CEM迹线损失的掺杂物和/或密封CEM迹线230和231中的一条或多条CEM迹线内的掺杂物)之后，可以执行化学机械平坦化(CMP)。在实施例中，CMP可用去除间隔物材料235的多余部分，诸如图2H(实施例200H)中所示。因此，CEM迹线230和231以及间隔物材料235可以形成大体上平坦的表面。在实施例中，在CMP之后，导电材料240可以沉积在CEM迹线230和231和间隔材料235上或上方，如图2I(实施例200I)所示。在实施例200I中，仅作为示例，导电材料240可以包括Ni；然而，在其他实施例中，导电材料240可包括任何其他过渡金属、过渡金属氧化物和/或任何其他d区或f-区元素或其合金，其原子浓度例如为至少90.0％。在实施例中，导电材料240例如可以包括类似于实施例200B(图2B)的导电材料220的厚度的厚度。
在间隔物材料235和CEM器件230上或上方形成导电材料240之后，可以蚀刻掉导电材料240的一部分以及间隔物材料235的至少一部分以形成例如两个或多个CEM开关器件。如图2J(实施例200J)中所示，第一CEM开关器件可包括由导电迹线225、CEM材料230和导电迹线241(由导电材料240形成)形成的下电极。第二CEM开关器件可以包括由导电迹线226、CEM材料231和导电迹线242(也由导电材料240形成)形成的下电极。间隔材料235在图2J中被示出为与CEM迹线230和231接触，这可允许间隔物材料补充从CEM迹线230和231扩散的掺杂物和/或用作阻挡层以密封CEM迹线230和231内的掺杂物。间隔物材料235可以执行附加功能，并且要求保护的主题在这方面不受限制。
应该注意，图2J的结构可以表示利用一个或多个间隔物来控制CEM材料中的掺杂物浓度的三层级器件，但这仅是一个示例。在另一个实施例中，类似于图2J的结构的结构可以利用导电通孔代替导电迹线225和226并代替导电迹线241和242。因此，这样的实施例可以代表多层级器件的另一示例，其中导电通孔位于第一金属层级，例如，与位于第二层级的CEM器件进行电接触。位于第二层级的CEM器件可以与位于CEM器件紧上方的第三层级的导电通孔接触。
图3示出了利用间隔物来控制CEM器件内掺杂物的浓度的CEM器件的实施例。如图3(实施例300)所示，CEM迹线330(其可以类似于图2D的CEM迹线230)可以位于导电迹线325和导电迹线340之间。类似地，CEM迹线331(可以类似于图2D的CEM迹线231)例如可以位于导电迹线326和导电迹线341之间。绝缘衬底310(可以包括与实施例200A的绝缘衬底210类似的材料)例如可以位于导电迹线325和326下方，并且绝缘材料350可以位于间隔物335和导电迹线340和341上或上方。在实施例中，导电迹线325和326例如可以类似于诸如图2D中所示的导电迹线225和226。此外，导电迹线340和341可以类似于图2D的导电迹线240和241。在实施例300中，间隔物材料335(可类似(图2D的)间隔物材料235)可被示出为与CEM材料330、导电迹线325和326以及导电材料340和341接触。因此，间隔物材料335可以提供对导电材料的保护和/或补充和/或密封CEM材料内的掺杂物。间隔物材料可以执行附加功能，并且要求保护的主题在这方面不受限制。
图3的结构可以表示利用CEM迹线和与间隔物接触的导电迹线来控制CEM材料中的掺杂物的浓度的五层级器件，但这仅是一个示例。因此，多层级器件可以包括绝缘衬底310和第一层级，第一层级例如可以包括绝缘衬底310内的一个或多个金属导体。多层级器件可以包括第二层级，第二层级可以包括导电迹线325和326或导电通孔，以将电流从绝缘衬底310内的一个或多个金属导体传输到CEM迹线330和331。在第三层级，CEM迹线330和331可用以提供高阻抗状态和低阻抗状态之间的切换。多层级器件的第四层级可以包括导电迹线340和341或导电通孔，以将电流从CEM迹线330和331传输到绝缘材料350内的一个或多个金属导体或从绝缘材料350内的一个或多个金属导体传输，这可以包括足够层级的多层级CEM器件。
图4是根据实施例400形成由相关电子材料形成的开关器件的方法的流程图。示例实现方式，诸如图4中所描述的，可以包括示出和描述的那些之外的框、更少的框、或以不同于可以识别的顺序发生框、或者它们的任何组合。该方法可以在框410处开始，其可以包括在第一金属层级上形成多条CEM迹线。在实施例中，CEM迹线可以由任何d区或f区形成，并且要求保护的主题不限于任何特定的导电材料成分。该方法可以在框420继续，其可以包括形成间隔物以填充分隔多条CEM迹线中的相邻CEM迹线的沟槽的至少一部分。在特定实施例中，间隔物可用于将多条CEM迹线中的至少一条CEM迹线内的掺杂物的原子浓度控制在0.1％至10.0％的范围内。
在实施例中，CEM器件可以以各种集成电路类型中的任何一种来实现。例如，在一个实施例中，例如可以在集成电路中实现许多CEM器件以形成可编程存储器阵列，可编程存储器阵列可以通过改变一个或多个CEM器件的阻抗状态来重新配置。在另一实施例中，可编程CEM器件可以用作例如非易失性存储器阵列。当然，要求保护的主题在范围上不限于本文提供的具体示例。
可以形成多个CEM器件以产生集成电路器件，其可以包括例如具有第一相关电子材料的第一相关电子器件和具有第二相关电子材料的第二相关电子器件，其中第一和第二相关电子材料可以包括彼此不同的显著不同阻抗特性。另外，在一个实施例中，包括彼此不同的阻抗特性的第一CEM器件和第二CEM器件可以形成在集成电路的特定层级内。此外，在一个实施例中，在集成电路的特定层级内形成第一和第二CEM器件可以包括至少部分地通过选择性外延沉积来形成CEM器件。在另一实施例中，集成电路的特定层级内的第一和第二CEM器件可至少部分地通过离子注入例如以改变第一和/或第二CEM器件的阻抗特性而形成。
在前面的描述中，在特定的使用环境中，例如正在讨论有形组件(和/或类似地，有形材料)的情况中，在“上”和“上方”之间存在区别。作为示例，在衬底“上”沉积物质是指涉及直接物理和有形接触的沉积而在沉积的物质和衬底之间没有中间体，例如中间物质(例如，在介入工艺操作期间形成的中间物质)；尽管如此，在衬底“上方”沉积虽然被理解为潜在地包括在衬底“上”沉积(因为“在…上”也可以准确地描述为“在...上方”)，但应理解其包括在所沉积的物质和衬底之间存在一个或多个中间体的情况，例如，一种或多种中间物质，使得所沉积的物质不一定与衬底直接物理和有形接触。
在适当的特定使用环境(例如在其中讨论有形材料和/或有形组件的情况中)中在“下”和“下方”之间进行类似的区分。虽然在这种特定的使用环境中“下”意图必然意味着物理和有形接触(类似于刚刚描述的“上”)，“下方”可能包括直接物理和有形接触的情况，但不一定意味着直接的物理和有形接触，例如如果存在一种或多种中间体，例如一种或多种中间物质。因此，“在…上”应理解为“紧在...上方”，“在...下方”应理解为“紧在…下方”。
同样应理解，诸如“在...之上”和“在......之下”的术语以与前面提到的术语“向上”、“向下”、“顶部”、“底部”等类似的方式理解。这些术语可用于促进讨论，但不旨在必然限制所要求保护的主题的范围。例如，术语“在...之上”作为示例并不意味着声明范围仅限于实施例正面朝上的情况，诸如与例如倒置的实施例相比。作为一个例子，示例包括倒装芯片，其中，例如，在不同时间(例如，在制造期间)的取向可能不一定对应于最终产品的取向。因此，如果作为示例的对象在特定方向(作为一个示例，例如正面朝下)的可应用的要求范围内，同样地，后者也被解释为包括在另一方向(作为一个示例，例如正面朝上)的可应用的要求范围内，反之亦然，即使所应用的字面声明语言有可能以其他方式被解释。当然，再次，如在专利申请的说明书中一直如此，描述和/或使用的特定上下文提供了关于合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，术语“或”(如果用于关联列表，例如A，B或C)旨在表示A、B和C(这里用于包括性意义)以及A、B或C(这里用于排他性意义)。根据这种理解，“和”用于包括性意义并且意图表示A、B和C；而“和/或”可以充分谨慎地使用，以表明意在所有上述含义，尽管不需要这样的用法。另外，术语“一个或多个”和/或类似术语用于以单数形式描述任何特征、结构、特性等，“和/或”也用于描述多个和/或一些其他组合形式的特征、结构、特征等。此外，术语“第一”、“第二”、“第三”等用于区分不同的实施例，作为一个示例例如区分不同的组件，而不是提供数字限制或揭示特定的顺序，除非明确指出。除此以外。同样地，术语“基于”和/或类似术语被理解为不一定意图传达穷举的因素列表，而是允许存在未必明确描述的其他因素。
此外，对于涉及所要求保护的主题的实现并且受到测试、测量和/或规范程度制约的情况，旨在以下面的方式理解。例如，在给定情况下，假设要测量物理特性的值。如果对于普通技术人员合理地可能发生对于测试、测量和/或规范有关程度(至少针对特性而言)的替代的合理方法，则继续该示例，至少为了实现目的，要求保护的主题旨在涵盖那些替代的合理方法，除非另有明确说明。作为示例，如果产生一个区域上的测量图并且所要求保护的主题的实现涉及采用该区域上的斜率的测量，但是存在用于估计该区域上的斜率的各种合理和替代技术，则要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量或相同的结果，除非另有明确说明。
还应注意，如果使用了术语“类型”和/或“类”(例如针对特征、结构、特性等(使用“光学”或“电学”特征、结构、特性作为简单示例)，这样的术语按照如下方式至少部分地意味着此特征、结构、特性等本身的和/或与此特征、结构、特性等相关，即存在微小变化，甚至可能以其他方式被认为不完全与该特征、结构、特性等一致的变化，如果此微小变化足够小以便此特征、结构、特性等在存在这些变化的情况下也仍将被认为是主要存在的，一般并不妨碍此特征、结构、特性等是这种“类型”和/或“类”(例如，是“光学类型”或“光学类”)。因此，继续该示例，术语光学类型和/或光学类特性必然旨在包括光学特性。同样地，作为另一示例，术语电气类型和/或电气类特性必然旨在包括电气特性。应当注意，本公开的说明书仅提供一个或多个说明性示例，并且所要求保护的主题不旨在限于一个或多个说明性示例；然而，正如关于专利申请的说明书的总是常见情况一样，描述和/或使用的特定上下文提供了关于要作出合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各个方面。出于解释的目的，阐述了诸如量、系统和/或配置之类的细节作为示例。在其他实例中，省略和/或简化了众所周知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但对于本领域技术人员而言将会发生许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖所要求保护的主题内的所有修改和/或改变。

Claims (21)

1.一种构造器件的方法，包括：
在第一层级上形成多条相关电子材料(CEM)迹线，所述多条CEM迹线包括原子浓度在0.1％至10.0％范围内的掺杂物；以及
形成间隔物以填充分隔所述多条CEM迹线中的相邻CEM迹线的沟槽的至少一部分，所述间隔物控制所述多条CEM迹线中的至少一条CEM迹线内的所述掺杂物的原子浓度在所述0.1％至10.0％范围内。
2.根据权利要求1所述的方法，其中所述控制包括：
所述间隔物密封所述多条CEM迹线中的所述至少一条CEM迹线，以将所述掺杂物的原子浓度保持在所述0.1％至10.0％范围内。
3.根据权利要求2所述的方法，其中形成所述间隔物包括将原子浓度为至少50.0％的氧化铝(Al2O3)、氮化硅(SiN)或氮氧化硅(SiON)或其组合沉积到分隔所述多条CEM迹线中的相邻CEM迹线的所述沟槽中。
4.根据权利要求3所述的方法，其中形成所述间隔物包括响应于将分隔所述多条CEM迹线中的相邻CEM迹线的所述沟槽暴露于三甲基铝而沉积Al2O3。
5.根据前述权利要求中任一项所述的方法，其中，所述间隔物适于将所述掺杂物扩散到所述多条CEM迹线中的所述至少一条CEM迹线中，以将所述多条CEM迹线中的所述至少一条CEM迹线内所述掺杂物的原子浓度的范围保持在所述0.1％至10.0％范围内。
6.根据权利要求5所述的方法，还包括将所述多条CEM迹线中的所述至少一条CEM迹线暴露于氧化亚氮(N2O)或一氧化氮(NO)或其组合，并且其中所述间隔物包括原子浓度为至少50.0％的氮化硅(SiN)或氧化硅(SiO)或其任意组合，所述间隔物是通过沉积三甲基硅烷、双(二甲基氨基)二甲基硅烷、双(叔丁基氨基)硅烷、双(二乙基氨基)硅烷)、三(二甲基氨基)硅烷、四乙氧基硅烷(TEOS)或其组合而形成的。
7.根据权利要求6所述的方法，其中所述间隔物包括原子浓度为至少50.0％的氮化硅(SiN)，并且其中所述方法还包括在形成所述间隔物的同时，将分隔所述相邻CEM迹线的所述沟槽暴露于气态氨(NH3)。
8.根据权利要求6所述的方法，其中所述间隔物包括原子浓度为至少50.0％的氧化硅(SiO)，并且其中形成所述间隔物还包括在形成所述间隔物的同时，将分隔所述相邻CEM迹线的所述沟槽暴露于臭氧(O3)、氧气(O2))、自由基氧(O*)或水(H2O)蒸气或其组合。
9.根据权利要求8所述的方法，还包括在形成所述间隔物之前将分隔所述相邻CEM迹线的所述沟槽暴露于氧化亚氮(N2O)或一氧化氮(NO)或其组合。
10.根据前述权利要求中任一项所述的方法，其中所述控制发生在在所述第一层级上形成所述多条CEM迹线之后执行的蚀刻工艺期间。
11.一种相关电子材料(CEM)器件，包括：
在衬底上形成多条CEM迹线，所述多条CEM迹线包括原子浓度在0.1％至10.0％范围内的掺杂物；和
间隔物，所述间隔物被形成以填充分隔所述多条CEM迹线中的相邻CEM迹线的沟槽的至少一部分，所述间隔物控制所述多条CEM迹线中的至少一条CEM迹线内的所述掺杂物的原子浓度在所述0.1％至10.0％范围内。
12.根据权利要求11所述的CEM器件，其中所述间隔物包括原子浓度在所述0.1％至10.0％范围内的含碳掺杂物物质或含氮掺杂物物质或其组合。
13.根据权利要求12所述的CEM器件，其中所述间隔物包括原子浓度为至少50.0％的氮化硅(SiN)。
14.根据权利要求12所述的CEM器件，其中所述间隔物包括原子浓度为至少50％的氧化硅(SiO)。
15.根据权利要求11至15中任一项所述的CEM器件，其中所述间隔物用于限制所述掺杂物从所述多条CEM迹线中的所述至少一条CEM迹线的扩散，所述多条CEM迹线中的所述至少一条CEM迹线内所述掺杂物的原子浓度保持在所述0.1％至10.0％范围内。
16.根据权利要求15所述的CEM器件，其中所述间隔物包括原子浓度为至少50.0％的氧化铝(Al2O3)、氮化硅(SiN)或氮氧化硅(SiON)。
17.根据权利要求11至16中任一项所述的CEM器件，其中所述间隔物填充所述多条CEM迹线中的相邻迹线之间的1.0nm至25.0nm的间隔。
18.一种器件，包括：
由相关电子材料(CEM)形成的多条迹线，其中所述CEM具有原子浓度约在0.1％至10.0％范围内的掺杂物；和
间隔物，所述间隔物用于填充分隔由所述CEM形成的所述多条迹线中的相邻CEM迹线的沟槽的至少一部分，所述间隔物通过限制掺杂物从所述相邻迹线中的至少一条CEM迹线的扩散或者通过向所述至少一条CEM迹线提供所述掺杂物物质或通过其组合来保持所述至少一条CEM迹线内的所述掺杂物物质的原子浓度在所述0.1％至10.0％范围内。
19.根据权利要求18所述的器件，其中所述掺杂物物质包含碳或氮或其组合。
20.根据权利要求18或19所述的器件，其中所述间隔物包括原子浓度至少为50.0％的氧化铝(Al2O3)、氮化硅(SiN)或氮氧化硅(SiON)。
21.根据权利要求18至20中任一项所述的器件，其中所述间隔物包括原子浓度约在所述0.1％至10.0％范围内的含碳或含氮的掺杂物物质。
CN201780073490.XA 2016-12-06 2017-12-05 控制相关电子材料中的掺杂物浓度 Pending CN110024152A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/370,168 US10454026B2 (en) 2016-12-06 2016-12-06 Controlling dopant concentration in correlated electron materials
US15/370,168 2016-12-06
PCT/GB2017/053670 WO2018104727A1 (en) 2016-12-06 2017-12-05 Controlling dopant concentration in correlated electron materials

Publications (1)

Publication Number Publication Date
CN110024152A true CN110024152A (zh) 2019-07-16

Family

ID=60923796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780073490.XA Pending CN110024152A (zh) 2016-12-06 2017-12-05 控制相关电子材料中的掺杂物浓度

Country Status (7)

Country Link
US (2) US10454026B2 (zh)
EP (1) EP3552251A1 (zh)
JP (1) JP2020501357A (zh)
KR (1) KR102295362B1 (zh)
CN (1) CN110024152A (zh)
TW (1) TW201824597A (zh)
WO (1) WO2018104727A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11201276B2 (en) 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125122A1 (en) * 2004-12-14 2006-06-15 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
JP2008547150A (ja) * 2005-06-24 2008-12-25 ビーコ・インスツルメンツ・インコーポレーテッド 大容量記憶装置の読み書きヘッド用の読み取りセンサの製造方法
US20090102598A1 (en) * 2005-07-20 2009-04-23 Shinobu Yamazaki Semiconductor memory device with variable resistance element
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US20160163979A1 (en) * 2014-12-03 2016-06-09 Postech Academy-Industry Foundation Resistive memory devices

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7333652B2 (en) * 2004-08-03 2008-02-19 Sony Corporation System and method for efficiently performing a depth map recovery procedure
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US20140353729A1 (en) * 2013-05-29 2014-12-04 United Microelectronics Corp. Semiconductor structure and method for forming the same
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备
JP6297754B2 (ja) 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125122A1 (en) * 2004-12-14 2006-06-15 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
JP2008547150A (ja) * 2005-06-24 2008-12-25 ビーコ・インスツルメンツ・インコーポレーテッド 大容量記憶装置の読み書きヘッド用の読み取りセンサの製造方法
US20090102598A1 (en) * 2005-07-20 2009-04-23 Shinobu Yamazaki Semiconductor memory device with variable resistance element
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US20160163979A1 (en) * 2014-12-03 2016-06-09 Postech Academy-Industry Foundation Resistive memory devices

Also Published As

Publication number Publication date
KR102295362B1 (ko) 2021-08-30
JP2020501357A (ja) 2020-01-16
US10454026B2 (en) 2019-10-22
KR20190089934A (ko) 2019-07-31
TW201824597A (zh) 2018-07-01
WO2018104727A1 (en) 2018-06-14
EP3552251A1 (en) 2019-10-16
US20200052201A1 (en) 2020-02-13
US20180159028A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
CN110024152A (zh) 控制相关电子材料中的掺杂物浓度
CN110036496B (zh) 由相关电子材料形成的切换器件
CN110024153A (zh) 通过将导电衬底转换为相关电子区域而形成的相关电子器件
CN109478594A (zh) 制造具有减少的界面层阻抗的相关电子材料设备
CN108701760A (zh) 相关电子材料器件的制造和操作
CN110073506A (zh) 在相关电子材料器件中形成成核层
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
CN110199389A (zh) 用于由相关电子材料（cem）形成器件的方法和过程
CN108886093A (zh) 控制碳的相关电子材料设备的制造方法
CN108604635A (zh) 相关电子材料器件的制造
CN108701764A (zh) 相关电子材料的阻挡层
KR20200026256A (ko) 상관 전자 재료（ｃｅｍ）장치 제조
CN109791976A (zh) 使用从邻近结构扩散的掺杂剂种类的关联电子材料器件
CN109643756A (zh) 通过暴露于紫外线能量制造相关电子材料膜
CN109661732A (zh) Cem转换装置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW202114259A (zh) 相關電子材料（cem）的形成
TW201946307A (zh) 關聯電子材料元件之製造
US20190051824A1 (en) Cem switching device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210122

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190716

WD01 Invention patent application deemed withdrawn after publication