CN109643756A - 通过暴露于紫外线能量制造相关电子材料膜 - Google Patents

通过暴露于紫外线能量制造相关电子材料膜 Download PDF

Info

Publication number
CN109643756A
CN109643756A CN201780049967.0A CN201780049967A CN109643756A CN 109643756 A CN109643756 A CN 109643756A CN 201780049967 A CN201780049967 A CN 201780049967A CN 109643756 A CN109643756 A CN 109643756A
Authority
CN
China
Prior art keywords
cem
nickel
exposed
precursors
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780049967.0A
Other languages
English (en)
Inventor
金柏莉·盖伊·里德
卢西恩·斯弗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN109643756A publication Critical patent/CN109643756A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文公开的主题可涉及用于例如执行切换功能的相关电子材料的制造。在实施例中，描述了其中在制造相关电子材料期间使用紫外光源的工艺。在实施例中，使用紫外光可以降低基板的原子和/或分子组分扩散的可能性，这可能导致CEM器件的不期望的电性能。

Description

通过暴露于紫外线能量制造相关电子材料膜
技术领域
本技术涉及相关电子器件，并且更具体地，可涉及制造可以展现出期望的阻抗特性的相关电子器件(例如可用在开关、存储器电路等中)的方法。
背景技术
集成电路器件(例如电子切换器件)可在各种电子设备类型中找到。例如，存储器和/或逻辑器件可以包含适用于计算机、数码相机、智能电话、平板设备、个人数字助理等的电子开关。与电子开关器件相关的、设计者在考虑电子开关器件是否适用于特定应用时可能感兴趣的因素例如可包括物理尺寸、存储密度、工作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他因素可包括例如制造成本、易于制造、可扩展性和/或可靠性。此外，似乎对展现出较低功率和/或较高速度特性的存储器和/或逻辑器件的需求不断增加。然而，可能非常适合于某些类型的存储器和/或逻辑器件的传统制造技术可能不完全适用于制造利用相关电子材料的器件。
附图说明
在说明书的结论部分中特别指出并明确要求了保护的主题。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过结合附图阅读，参考以下详细描述而最好地理解，其中：
图1A是根据实施例的由相关电子材料形成的器件的电流密度相对电压分布的示图；
图1B是包括相关电子材料的切换器件的实施例的示图和相关电子材料开关的等效电路的示意图；
图2A是导电基板的实施例的示图；
图2B是图2B的导电基板实施例的示图，图2A示出了导电基板材料的原子和/或分子组分扩散到在导电基板上制造的相关电子材料中；
图3A-3C示出了用于在基板上制造相关电子材料的子工艺的实施例；
图4A是根据实施例的相关电子材料的代表性氧化镍(NiO)复合物的示图；
图4B是根据实施例的相关电子材料的NiO复合物中代表性氧空位的示图；
图4C示出了用于填充图4B的NiO复合物的氧空位的子工艺的实施例；以及
图5-7是用于通过暴露于紫外光源制造相关电子材料的通用工艺的实施例的流程图。
具体实施方式
在以下的详细描述中参考了形成描述的一部分的附图，其中相同的附图标记始终表示相应的和/或类似的相似部件。应当理解，附图不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些方面的尺寸可能相对于其他方面被夸大。另外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的提及是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，设备权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进附图的讨论，并不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
本说明书中对“一个实施方式”、“实施方式”、“一个实施例”、“实施例”等的引用意味着关于特定实施方式和/或实施例描述的特定特征、结构、特性等包括在所要求保护的主题的至少一个实施方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在表示相同的实施方式和/或实施例或任何一个特定实施方式和/或实施例。此外，应当理解，所描述的特定特征、结构、特性等能够在一个或多个实施方式和/或实施例中以各种方式组合，并且因此在预期的权利要求范围内。当然，通常，如专利申请的说明书的情况一样，这些和其他问题在特定的使用环境中有可能变化。换句话说，贯穿本公开，描述和/或使用的特定上下文提供了关于要作出的合理推断的有用指导。然而，同样地，通常没有进一步限定的“在此上下文中”指的是本公开的上下文。
本公开的特定实施例描述了用于制备和/或制造相关电子材料(CEM)膜以例如形成相关电子开关的方法和/或工艺，该相关电子开关例如可以用于形成例如存储器和/或逻辑设备中的相关电子随机存取存储器(CERAM)。例如，可以在CERAM器件和CEM开关的构建中利用的相关电子材料也可以包括各种其他电子电路类型，例如存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相环电路、微波和毫米波收发器等，尽管所要求保护的主题在这些方面在范围并不受限制。在这种情况下，CEM开关例如可以展现出基本上快速的导体到绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器设备中，响应于从晶态到非晶态的改变，或在另一个示例中，在电阻性RAM器件中的细丝形成)来实现。在一个实施例中，CEM器件中的基本上快速的导体到绝缘体转变可响应于量子力学现象，例如与相变和电阻性RAM器件中的熔化/凝固或细丝形成相反。在若干实施例中的任何一个中，可以理解例如在CME中在相对导电和相对绝缘状态之间和/或在第一和第二阻抗状态之间的这种量子力学转变。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/更高阻抗状态”。
相关电子材料在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的量子力学转变(其中相对导电/较低阻抗状态与绝缘/较高阻抗状态基本上不同)可以根据莫特(Motto)转变来理解。根据莫特转变，如果发生莫特转变条件，则材料可以从相对绝缘/更高阻抗状态切换到相对导电/更低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔(Bohr)半径。如果达到阈值载流子浓度，使得满足莫特标准，则认为发生莫特转变。响应于莫特转变发生，CEM器件的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为与较高电阻/较高电容状态基本上不同的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
可以通过电子的局域态来控制莫特转变。如果诸如电子的载流子被局域化，则认为载流子之间的强库仑相互作用将CEM的带分裂以产生相对绝缘(相对较高阻抗)状态。如果电子不再被局域化，则弱库仑相互作用可能占主导地位，这可能导致带分裂的消除，这进而可能产生与相对较高阻抗状态实质不同的金属(导电)带(相对较低阻抗状态)。
此外，在实施例中，除了电阻的改变之外，从相对绝缘/更高阻抗状态切换到基本上不同的且相对导电/较低阻抗状态可以引起电容的。例如，CEM器件可以展现出可变电阻以及可变电容的特性。换句话说，CEM器件的阻抗特性可包括电阻分量和电容分量。例如，在金属状态下，CEM器件可以包括可以接近零的相对较低电场，因此可以展现出基本上低电容(其同样可以接近零)。
类似地，在相对绝缘/较高阻抗状态下(这可能是由较高密度的界限或相关电子引起)，外部电场可能能够穿透CEM，并且因此，CEM可以至少部分地基于存储在CEM内的附加电荷而展现出较高电容。因此，例如，至少在特定实施例中，在CEM器件中从相对绝缘/较高阻抗状态到基本上不同的且相对导电/较低阻抗状态的转变，可导致电阻和电容两者的改变。这种转变可能带来额外的可测量现象，并且要求保护的主题在这方面不受限制。
在实施例中，由CEM形成的器件可以响应于包括器件的CEM的大部分体积中的莫特转变而展现出阻抗状态的切换。在实施例中，CEM可以形成“体开关”(bulk switch)。如本文所使用的，术语“体开关”指的是至少CEM的大部分体积切换器件的阻抗状态，例如响应于莫特转变。例如，在实施例中，器件的基本上所有CEM都可以响应于莫特转变从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态或从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。在实施例中，CEM可包括一种或多种过渡金属、一种或多种过渡金属化合物、一种或多种过渡金属氧化物(TMO)、一种或多种包括稀土元素的氧化物、元素周期表中一种或多种f区元素的一种或多种氧化物、一种或多种稀土过渡金属氧化物钙钛矿、钇和/或镱，尽管要求保护的主题在这方面的范围不受限制。在实施例中，CEM器件可以包括选自包括铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒、钇和锌(可能与阴离子有关，诸如氧或其他类型的配体)的组的一种或多种材料或其组合，尽管要求保护的主题在这方面的范围不受限制。
图1A是由相关电子材料形成的器件的电流密度相对电压分布的实施例100的示图。至少部分地基于例如在“写入操作”期间施加到CEM器件的端子的电压，CEM器件可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压V设置和电流密度J设置可以将CEM器件转变到相对低阻抗的存储器状态。相反，施加电压V重置和电流密度J重置可以将CEM器件转变到相对高阻抗的存储器状态。如图1A所示，附图标记110示出了可以将V设置与V重置分开的电压范围。在将CEM器件置于高阻抗状态或低阻抗状态之后，可以通过施加电压V读取(例如，在读取操作期间)并(例如，利用读取窗107)检测CEM器件的端子处的电流或电流密度，来检测CEM器件的特定状态。
根据实施例，图1A中表征的CEM器件可包括任何过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体。在特定实施方式中，CEM器件可以由切换材料形成，诸如氧化镍、氧化钴、氧化铁、氧化钛钇和钙钛矿(诸如铬掺杂的钛酸锶、钛酸镧和包括锰酸镨钙和锰酸镨镧的锰酸盐族等)。特别地，掺入具有不完整“d”和“f”轨道壳层的元素的氧化物可以展现出足够的阻抗转换特性以用于CEM器件。在不背离所要求保护的主题的情况下，其他实施方式可以使用其他过渡金属化合物。
图1A的CEM器件可以包括其他类型的过渡金属氧化物可变阻抗材料，但是应该理解，这些材料仅是示例性的，并不旨在限制所要求保护的主题。公开了氧化镍(NiO)作为一种特定的TMO。本文讨论的NiO材料可掺杂有外源配体，这可建立和/或稳定可变阻抗特性。因此，在另一特定示例中，掺杂有外源配体的NiO可以表示为NiO:Lx，其中Lx可表示配体元素或化合物，并且x可表示用于一个单位的NiO的配体的单位数。对于任何特定配体以及配体与NiO或任何其他过渡金属化合物的任何特定组合，仅通过平衡原子价就可确定的x的值。除羰基外，其他掺杂剂配体可包括：亚硝酰基(NO)、三苯基膦(PPh3)、菲咯啉(C12H8N2)、联吡啶(C10H8N2)、乙二胺(C2H4(NH2)2)、氨(NH3)、乙腈(CH3CN)、氟(F)、氯(Cl)、溴(Br)、氰化物(CN)、硫(S)等。
在另一实施例中，图1A的CEM器件可包括其他过渡金属氧化物可变阻抗材料，例如含氮配体，但是应理解，这些仅是示例性的，并不旨在限制要求保护的主题。公开了氧化镍(NiO)作为一种特定的TMO。本文讨论的NiO材料可掺杂有外源含氮配体，其可稳定可变阻抗特性。特别地，本文公开的NiO可变阻抗材料例如可包括CxHyNz形式的含氮分子(其中x≥0，y≥0，z≥0，并且其中至少x、y或z包含＞0的值)，例如氨(NH3)、氰基(CN-)、叠氮离子(N3 -)、乙二胺(C2H8N2)、邻菲咯啉(1,10-菲咯啉)(C12H8N2))、2,2’联吡啶(C10H8N2)、吡啶(C5H5N)、乙腈(CH3CN)和氰基硫化物(诸如硫氰酸盐(NCS-))。本文公开的NiO可变阻抗材料可包括氮氧化物族的成员(NxOy，其中x和y包括整数，并且其中x≥0且y≥0且至少x或y包含＞0的值)，其可包括例如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或具有NO3 -配体的前体。
根据图1A，如果施加足够的偏压(例如，超过带分裂电位)并且满足上述莫特条件(例如，注入的电子空穴数与切换区域中的电子数相当)，则CEM器件例如响应于莫特转变可从相对低阻抗状态转变到相对高阻抗状态。这可对应于图1A的电压对电流密度分布的点108。在该点或在该点附近，电子不再被屏蔽(screened)并且在金属离子附近变得局域化。这种相关性可能导致强电子到电子相互作用电位，其可用于分裂带以形成相对高阻抗的材料。如果CEM器件包括相对高阻抗状态，则通过电子空穴的传输可产生电流。因此，如果跨CEM器件的端子施加阈值电压，则可以在金属-绝缘体-金属(MIM)器件的势垒上方将电子注入到MIM二极管中。在某些实施例中，在跨CEM器件的端子施加的阈值电势处，注入电子的阈值电流可以执行“设置”操作，这将CEM器件置于低阻抗状态。在低阻抗状态中，电子的增加可屏蔽进入的电子并去除电子的局域化，这可能用于带分裂电势崩溃，从而产生低阻抗状态。
根据实施例，CEM器件中的电流可以通过外部施加的可以至少部分地基于外部施加的电流确定的“顺应性(compliance)”条件来控制以例如将CEM器件置于相对高阻抗状态，该外部电流在写操作期间可被限制。在一些实施例中，该外部施加的顺应性电流还可以为随后的重置操作设置电流密度的条件，以将CEM器件置于相对高阻抗状态。如图1A的特定实施方式中所示，可以在点116处的写操作期间施加电流密度J顺应性以将CEM器件置于相对低阻抗状态，并且可以确定在随后的写操作中将CEM器件置于高阻抗状态的顺应性条件。如图1A所示，随后通过在点108处的电压V重置处施加电流密度J重置≥J顺应性，可以将CEM器件置于高阻抗状态，在该点108处，J顺应性是外部施加的。
在实施例中，顺应性可以在CEM器件中设置多个电子，其可以被用于莫特转变的空穴“捕获”。换句话说，在写操作中施加的用以将CEM器件置于相对低阻抗的存储器状态的电流可以确定要注入CEM器件的空穴的数量以用于随后将CEM器件转变到相对高阻抗的存储器状态。
如上所述，重置条件可响应于点108处的莫特转变而发生。如上所述，这种莫特转变可以引起在CEM器件中电子的浓度n约等于或变得至少与电子空穴的浓度p相当的条件。该条件可以根据表达式(1)建模如下：
在表达式(1)中，λTF对应于托马斯费米屏蔽长度(Thomas Fermiscreeninglength)，并且C是常数。
根据实施例，响应于从跨CEM器件的端子施加的电压信号注入空穴，可存在图1A中所示的电压相对电流分布的区域204中的电流或电流密度。这里，当跨CEM器件的端子施加阈值电压VMI时，空穴的注入可以满足用于在电流IMI处的低阻抗状态到高阻抗状态转变的莫特转变标准。这可以根据表达式(2)建模如下：
Q(VMI)＝qn(VMI)
其中Q(VMI)对应于带电注入(空穴或电子)并且是施加的电压的函数。注入电子和/或空穴以实现莫特转变可发生于带间并且响应于阈值电压VMI和阈值电流IMI。通过根据表达式(1)使电子浓度n等于通过表达式(2)中的IMI注入的空穴引起莫特转变的电荷浓度，这样的阈值电压VMI对托马斯费米屏蔽长度λTF的依赖性可根据表达式(3)被建模如下：
其中ACEM是CEM器件的横截面积；并且J重置(VMI)可表示在阈值电压VMI处被施加到CEM器件的通过CEM器件的电流密度，该阈值电压VMI可将CEM器件置于相对高阻抗状态。
图1B是包括相关电子材料的切换器件的实施例150的图示和相关电子材料开关器件的等效电路的示意图。如前所述，相关电子器件(例如CEM开关、CERAM阵列或利用一种或多种相关电子材料的其他类型器件)可包括可展现可变电阻和可变电容两者特性的可变阻抗或复阻抗器件。换句话说，CEM可变阻抗器件(例如包括导电基板160、CEM 170和导电覆盖层180的器件)的阻抗特性可至少部分地取决于例如跨器件端子122和130测量的该器件的电阻和电容特性。在实施例中，可变阻抗器件的等效电路可包括与可变电容器(例如可变电容器128)并联的可变电阻器(例如可变电阻器126)。当然，尽管在图1B中可变电阻器126和可变电容器128被描绘为包括分立组件，可变阻抗器件(例如实施例150的器件)可以包括本质上同质的CEM，并且所要求保护的主题在这方面不受限制。
下面表1描绘了示例可变阻抗器件(例如实施例150的装置)的示例真值表。
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加</sub>) C<sub>高</sub>(V<sub>施加</sub>) Z<sub>高</sub>(V<sub>施加</sub>)
R<sub>低</sub>(V<sub>施加</sub>) C<sub>低</sub>(V<sub>施加</sub>)～0 Z<sub>低</sub>(V<sub>施加</sub>)
表1相关电子开关真值表
在实施例中，表1示出了可变阻抗器件(例如实施例150的器件)的电阻可以在低阻抗状态和基本上不同的高阻抗状态之间转变，作为至少部分地取决于跨CEM器件上施加的电压的函数。在实施例中，在低阻抗状态下展现的阻抗可以大约为高阻抗状态下展现的阻抗的10.0-100,000.0倍。在其他实施例中，例如，在低阻抗状态下展现的阻抗可以比在高阻抗状态下展现的阻抗大约低5.0-10.0倍。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗器件(例如实施例150的器件)的电容可在较低电容状态和较高电容状态之间转变，在示例实施例中，该较低电容可包括近似零(或非常小)的电容，并且较高电容状态至少部分地是跨CEM器件施加的电压的函数。
根据实施例，CEM器件(其可被利用以形成CEM开关、CERAM存储器器件或包括一种或多种相关电子材料的各种其他电子器件)可以例如通过注入足够量的电子以满足莫特转变标准从相对高阻抗状态转变而被置于相对低阻抗的存储器状态。在将CEM器件转变到相对低阻抗状态时，如果注入了足够的电子并且跨CEM器件的端子的电势克服阈值切换电势(例如，V设置)，则注入的电子可以开始屏蔽。如前所述，屏蔽可用于使双占据的电子不局域化以使带分裂电位崩溃，从而产生相对低阻抗状态。
在特定实施例中，例如，可以通过包含NixOy(其中下标“x”和“y”包括整数)的电子的“回给(back-donation)”来实现CEM器件的阻抗状态的变化，例如从低阻抗状态改变到基本上不同的高阻抗状态。如本文中使用的术语，“回给”是指通过相邻的晶格结构的分子(即配体或掺杂剂)向过渡金属、过渡金属氧化物或其任何组合(即金属的原子轨道)供应一种或多种电子(即电子密度)，同时从金属中心向配体/掺杂剂上的未被占据的π*反键合轨道提供电子密度。电子回给材料可以是pi反馈键合(back-bonding)配体，例如羰基(CO)、亚硝酰(NO)、异氰化物(RNC，其中R是H，C1-C6烷基或C6-C10芳基)、烯烃(例如乙烯)、炔烃(例如乙炔)或膦(例如三烷基膦或三芳基膦)(R3P，其中R是C1-C6烷基或C6-C10芳基)。回给可以允许过渡金属、过渡金属化合物、过渡金属氧化物或其组合保持在施加的电压的影响下有利于导电的电离状态。在某些实施例中，CEM中的回给例如可以响应于使用含碳掺杂剂(诸如羰基(CO)或含氮掺杂剂(诸如氨(NH3)、乙二胺(C2H8N2)或氧氮化物族(NxOy)的成员)而发生，其中这些掺杂剂可以允许CEM在包括CEM的器件或电路操作期间展现出电子可控地且可逆地被“捐赠”到过渡金属或过渡金属氧化物(例如镍)的导带的特性。在例如氧化镍材料(例如，NiO:CO或NiO:NH3)中，回给可以是反转的，从而允许氧化镍材料在器件操作期间从展现出高阻抗特性转变到展现出低阻抗特性。
因此，在此上下文中，回给材料是指至少部分地基于施加电压的影响来控制电子向材料的导带的捐赠以及源于材料的导带的电子捐赠的反转(回给)而展现出阻抗切换特性的材料，例如从第一阻抗状态切换到基本上不同的第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然)。
在一些实施例中，通过电子捐献，包含过渡金属、过渡金属化合物或过渡金属氧化物的CEM开关可以展现出低阻抗特性，如果过渡金属(例如镍)被置于2+(例如，诸如NiO:CO或NiO:NH3材料中的Ni2+)的氧化态。相反，如果过渡金属(例如Ni)处于1+或3+的氧化态，则电子捐赠可以是反转的。因此，在CEM器件操作期间，回给可导致“歧化”，其可包括基本上根据下面的表达式(4)的基本上同时的氧化和还原反应：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，这种歧化是指如表达式(4)所示形成镍离子(如Ni1++Ni3+)，这可能在CEM器件的操作期间产生例如相对高阻抗状态。在实施例中，诸如含碳配体(羰基(CO))或含氮配体(例如氨分子(NH3))的“掺杂剂”可以允许在CEM器件操作期间共享电子，从而引起表达式(4)的歧化反应，并且其反转基本上根据下面的表达式(5)：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示，歧化反应的反转允许镍基CEM返回到相对低阻抗状态。
在实施例中，取决于例如NiO:CO或NiO:NH3的分子浓度，其可以与约在0.1％至10.0％的原子百分比范围内的值不同，如图1A所示，在V设置≥V重置的条件下，V重置和V设置可以在0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，V重置可以在约0.1V至1.0V范围内的电压下发生，并且V设置可以在约1.0V至2.0V范围内的电压下发生。然而，应该注意的是，V设置和V重置的变化可以至少部分地基于多种因素发生，例如存在于CEM器件中的回给材料(例如NiO:CO或NiO:NH3)和其他材料的原子浓度以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
在某些实施例中，原子层沉积可用于形成或制造包含NiO材料(例如NiO:CO或NiO:NH3)的膜，以允许在CEM器件的操作期间在电路环境中进行电子回给以例如产生低阻抗状态。同样，在电路环境中的操作期间，例如，电子回给可以被反转，以产生基本上不相似的阻抗状态，例如高阻抗状态。在特定实施例中，原子层沉积可利用两种或更多种前体将例如NiO:CO或NiO:NH3的组分、或其他过渡金属氧化物、过渡金属或其组合沉积到导电基板上。在实施例中，根据下面的表达式(6a)，可以利用单独的前体分子AX和BY来沉积CEM器件的层：
AX(气体)+BY(气体)＝AB(固体)+XY(气体) (6a)
其中表达式(6a)的“A”对应于金属(例如过渡金属)、或金属化合物(例如过渡金属化合物(诸如过渡金属氧化物))或其任何组合。过渡金属化合物、过渡金属氧化物或其任何组合)。在实施例中，过渡金属氧化物可包含镍，但可包含其他过渡金属、过渡金属化合物和/或过渡金属氧化物，例如铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、钽、锡、钛、钒、钇和锌(其可以与阴离子相连，例如氧或其他类型的配体)或其组合，但是要求保护的主题在这方面的范围不受限制。在特定实施例中，也可以使用包含一种以上过渡金属氧化物的化合物，例如钛酸钇(YTiO3)。
在实施例中，表达式(6a)的“X”可以包含一个或多个配体，例如有机配体，并且可以包含脒基(AMD)、二(环戊二烯基)(Cp)2、二(乙基环戊二烯基)(EtCp)2、双(2,2,6,6-四甲基庚烷-3,5-二酮)(thd)2、乙酰丙酮(acac)、双(甲基环戊二烯基)(CH3C5H4)2、二甲基乙二醛(dmg)2、双(2-氨基-戊-2-烯-4-基)(apo)2、(dmamb)2(其中dmamb表示1-二甲基氨基-2-甲基-2-丁醇酯)、(dmamp)2(其中，dmamp是1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)(C5(CH3)5)2或羰基(CO)(例如四羰基(CO)4)。因此，在一些实施例中，镍基前体AX可以例如包括脒基镍(Ni(AMD))、双(环戊二烯基)镍(Ni(Cp)2)、双(乙基环戊二烯基)镍(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)镍(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、二甲基乙二醛镍(Ni(dmg)2)、双(2-氨基-戊-2-烯-4-基)(Ni(apo)2)、双(1-二甲基氨基-2-甲基-2-丁醇酯)镍(Ni(dmamb)2)(其中dmamb表示1-二甲基氨基-2-甲基-2-丁醇酯)、双(1-二甲基氨基-2-甲基-2-丙醇酯)镍((Ni(dmamp)2)(其中dmamp表示1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)等。在表达式(6a)中，前体“BY”可以包括氧化剂，例如氧气(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)等。在如本文将进一步描述的实施例中，等离子体可与氧化剂一起使用以形成氧自由基。
然而，在特定实施例中，除了前体AX和BY之外，包含回给材料的掺杂剂可用于形成CEM器件的层。包含可与前体AX共流的回给材料的另外的掺杂剂配体可允许基本上根据下面的表达式(6b)形成回给化合物。在实施例中，可以利用包含回给材料(例如氨(NH3)、甲烷(CH4)、一氧化碳(CO))或其他材料的掺杂剂，也可以使用包含碳或氮的其他配体或包含上面列出的回给材料背面的其他掺杂剂。因此，表达式(6a)可以被修改为包括包含基本上根据下面的表达式(6b)的回给材料的另外的掺杂剂配体：
AX(气体)+(NH3或其他含氮配体)+BY(气体)＝AB:NH3(固体)+XY(气体)(6b)
应当注意，可以调节表达式(6a)和(6b)的前体(例如AX、BY和NH3(或包含氮的其他配体))的浓度(例如原子浓度)，以使制造的CEM器件中包括回给材料的氮或碳掺杂剂的最终原子浓度(例如在成品器件中以氨(NH3)或羰基(CO)的形式)在约0.1％至10.0％之间。然而，要求保护的主题不必限于上述前体和/或原子浓度。相反，所要求保护的主题旨在涵盖在用于制造CEM器件的原子层沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积、旋涂沉积、气体团簇离子束沉积等中使用的所有此类前体。在表达式(6a)和(6b)中，“BY”可以包括氧化剂，例如氧气(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)等。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基。同样地，等离子体可以与包含回给材料的掺杂物质一起使用以形成活化物质以控制CEM的掺杂浓度。
在特定实施例中，例如利用原子层沉积的实施例，基板可以暴露于加热的腔室中的前体(诸如AX和BY)以及包括回给材料的掺杂剂(例如氨或包含金属-氮键的其他配体，包括例如镍酰胺，镍酰亚胺，喹啉镍或其组合，腔室可以达到例如约20.0℃至1000.0℃的温度，或者在某些实施例中在约20.0℃至500.0℃的温度之间。在一个特定实施例中，其中进行例如NiO:NH3的原子层沉积，可以使用约在20.0℃只400.0℃的腔室温度范围。响应于暴露于前体气体(例如，AX、BY、NH3或包含氮的其他配体)，可以将这些气体从加热的腔室中吹扫大约0.5秒至180.0秒的持续时间。然而，应该注意，这些仅仅是腔室温度和/或时间的可能合适范围的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，利用原子层沉积的单个双前体循环(例如，如参考表达式6(a)描述的AX和BY)或单个三前体循环(例如，参考表达式6(b)描述的AX、NH3、CH4或其他含氮、碳配体或包括回给材料的其他掺杂剂以及BY)可以产生包括厚度约每循环至的CEM器件层。因此，在实施例中，为了利用原子层沉积工艺形成包括厚度约的CEM器件膜，其中层包括约的厚度，例如可以利用800-900个循环。在另一个实施例中，利用原子层沉积工艺，其中层包括约的厚度，例如可以利用100个双前体循环。应当注意，原子层沉积可以用于形成具有其他厚度的CEM器件膜，例如，厚度大约在1.5nm和150.0nm的范围内，并且要求保护的主题在这方面不受限制。应当注意，原子层沉积可以用于形成具有其他厚度的CEM器件膜，例如，厚度约在1.5nm和150.0nm的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于一个或多个双前体循环(例如，AX和BY)或三前体循环(AX、NH3、CH4或其他含氮、碳配体或包括回给材料的其他掺杂剂以及BY)，CEM器件膜可以经历原位退火，这可以允许改善膜性质或者可以用以在CEM器件膜中掺入包括回给材料的掺杂剂，诸如羰基或氨形式。在某些实施例中，可将腔室加热至约20.0℃至1000.0℃范围内的温度。然而，在其他实施例中，可以利用大约100.0℃至800.0℃范围内的腔室温度进行原位退火。原位退火时间可以从大约1.0秒至5.0小时范围内的持续时间变化。在特定实施例中，退火时间可以在更窄的范围内变化，例如，从大约0.5分钟到大约180.0分钟，并且要求保护的主题在这些方面不受限制。
在特定实施例中，根据上述工艺制造的CEM器件可以展现出“天生”特性，其中器件在器件制造后立即展现出相对低的阻抗(相对高的导电率)。因此，如果CEM器件被集成到更大的电子器件环境中，例如，在初始激活时，施加到CEM器件的相对小的电压可以允许相对高的电流流过CEM器件，如图1A的区域104所示。例如，如本文先前所述，在至少一个可能的实施例中，例如，V重置可以在约0.1V至1.0V范围内的电压下发生，并且V设置可以在约1.0V至2.0V范围内的电压下发生。因此，例如，工作在约2.0V或更小的范围内的电切换电压可允许存储器电路例如向CERAM存储器设备进行写入、从CERAM存储器设备进行读取、或改变CERAM开关的状态。在实施例中，这种相对低电压操作可以降低复杂性、成本，并且可以提供优于竞争存储器和/或切换设备技术的其他优点。
图2A是导电基板200的实施例的图示。导电基板(例如导电基板210)可以包括以层制造的钛基和/或含钛的基板(例如氮化钛(TiN)以例如用于CERAM切换器件或其他类型的基于CEM的器件。在其他实施例中，导电基板210可包括其他类型的导电材料，例如铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、氧化钌、铬、金、钯、铟、氧化铟锡、钽、银、铱或其任何组合，并且要求保护的主题不限于任何特定的导电基板材料的组合物。
在其他实施例中，导电基板210可以包括以层形成的的钽基和/或含钽材料(例如氮化钽(TaN))，用于CERAM器件或其他类型的基于CEM的器件。在实施例中，可以利用诸如可包含碳作为掺杂剂物质的五(二甲基氨基)钽(PDMAT)的前体形成TaN基板。在另一实施例中，可以利用也可包含碳作为掺杂剂物质的乙醇钽(V)(TAETO)形成TaN基板。在另一实施例中，可以利用可包含氯作为掺杂剂物质的五氯化钽(TaCl5)形成TaN基板。
在其他实施例中，导电基板210可以包括以层形成的的钨基和/或含钨材料(例如氮化钨(WN))，用于CERAM器件或其他类型的基于CEM的器件。在实施例中，可以利用前体(例如二者都可以包含碳作为掺杂剂物质的六羰基钨(W(CO)6)和/或环戊二烯基钨(II)三羰基氢化物)形成WN基板。在另一实施例中，可以利用二者均可包含碳或氮作为掺杂物质的三羰基钨(IV)三羰基((NH3)3W(CO)3)和/或五羰基甲基丁基腈(W(CO)5(C5H11NC))形成WN基板。
图2B的图2A的导电基板实施例(250)的图示，图2A示出了导电基板材料的原子和/或分子组分扩散到制造导电基板210的相关电子材料中。导电基板材料的分解可以例如响应于升高的腔室温度(如图2B中的描述符T↑所示)在而加速，其可以在制造沉积在导电基板210上的一层或多层CEM膜(例如CEM膜220)期间使用。例如，如前所述，如果利用原子层沉积或化学蒸气沉积来形成CEM膜，其中可以实现约在20.0℃至500.0℃范围内的腔室温度，这种升高的腔室温度可以引起基板210的分子和/或原子组分的热敏分解。此外，升高的室温可能引起基板210的原子和/或分子组分的热敏加速扩散到CEM膜220中。因此，在一个可能的示例中，如果基板210包括TiN材料，则基板210的钛原子205或其他原子和/或分子组分可以从基板210扩散或迁移到CEM膜220中。在另一示例中，如果基板210包括氮化钽，则氮化钽基板的组成原子和/或分子组分(例如，原子钽)可以扩散到CEM膜220中。同样，如果基板210包括氮化钨，则原子钨可以从基板210扩散到CEM膜220中。
在实施例中，导电基板的原子和/或分子组分(例如钛、钽、钨、铂、铜、铝、钴等)的热敏扩散可指可能导致CEM膜(例如CEM膜220)的不期望的电性能。在仅用于说明的非限制性示例中，例如，如果钛原子扩散到CEM膜220中，则这种扩散可以取代或抑制CEM掺杂剂物质(例如氯(Cl)、氮(N)和/或羰基(CO))的保留。在特定实施例中，如本文先前所述，掺杂剂物质(例如，Cl、N、CO等)可以在CEM中产生或增强电子回给。同样，如本文先前所述，在CEM操作期间，电子回给可以引起到包含过渡金属或过渡金属氧化物(例如镍)的CEM的导带的可控且可逆的电子捐赠。反过来，这种到导带的可控和可逆的电子捐赠可以在第一施加的电压的影响下引起CEM的基本上快速的导体到绝缘体转变，如参考图1A-1B所述，以及在第二施加的电压的影响下引起基本上快速的绝缘体到双导体转变。
因此，在特定实施例中，可期望以降低原子和/或分子组分从导电基板热敏扩散到CEM膜220的可能性的方式在导电基板(例如导电基板210)上制造CEM膜220。以降低基板210的原子和/或分子组分的扩散可能性的方式制造CEM膜220，可以保持CEM膜220的期望电性能，例如基本上快速的、可控和可逆的导体到绝缘体转变。
因此，在特定实施例中，在制造CEM膜期间，其可包括制造CEM开关的工艺的热敏部分，例如，可利用紫外光源，其可使得CEM制造工艺能够在不升高腔室温度的情况下发生。因此，在原子层沉积工艺或化学气相沉积工艺中利用紫外光源的某些实施例中，可以利用比替代工艺约低100.0℃至150.0℃的腔室温度制造CEM膜。因此，制造CEM膜的原子层沉积工艺或化学气相沉积工艺可利用接近例如约350.0℃的腔室温度，而不利用可接近500.0℃的腔室温度。因此，例如，原子和/或分子组分从导电基板210到CEM膜220的热敏扩散可以被降低到潜在可忽略的水平。在制造CEM膜期间使用紫外光源可带来其他优点，并且所要求保护的主题在这方面不受限制。
图3A-3C是根据实施例的用于制造相关电子材料的方法中使用的子工艺的图示。图3A-3C的子工艺可以至少部分地对应于利用表达式(6)的前体AX和BY将NiO:CO的组分沉积到基本上完整的导电基板上的原子层沉积工艺。在实施例中，导电基板可以包括电极材料，该电极材料包括如前所述的氮化钛、钽、铂、钛、铜、铝等。
如图3A所示(实施例300)，通过将基板暴露于第一气态前体(例如表达式(6)的前体AX)，可以在基本完成的基板(例如基板210)上形成相关电子材料膜。第一气态前体可包含双(环戊二烯基)镍(II)(Ni(Cp)2)，其可暴露于基板例如约0.5秒至180.0秒的持续时间。如前所述，可以调节第一气态前体的浓度(例如原子浓度)以及暴露时间，以使碳的最终原子浓度(例如以羰基或衍生自羰基的形式)在约0.1％至10.0％之间。如图3A所示，将基板暴露于气态(Ni(Cp)2)可导致(Ni(Cp)2)分子或(Ni(Cp))附着在基板450的表面的各个位置。沉积可在可获得例如约20.0℃至350.0℃的腔室温度的腔室加热中发生。然而，应该注意的是，额外的腔室温度范围(例如包括小于约20.0℃和大于约400.0℃的温度范围)是可行的，并且要求保护的主题在这方面不受限制。
如图3B所示，(实施例350)在将导电基板210暴露于气态前体(例如包含(Ni(Cp)2)的气态前体)之后，可以吹扫腔室中剩余的气态Ni(Cp)2和/或环戊二烯基(Cp)配体。在实施例中，对于包含(Ni(Cp)2)的气态前体的示例，可以将腔室吹扫约0.5秒至180.0秒的持续时间。在一个或多个实施例中，吹扫持续时间可取决于例如未反应的配体和副产物与过渡金属、过渡金属化合物、过渡金属氧化物等的亲和力(除化学键合外)。
如图3B所示，在特定实施例中，响应于吹扫腔室中过量的气态前体(例如未反应的Ni(Cp)2)，单层Ni(Cp)2可以保留沉积在基板210上。在某些实施例中，在腔室已经被吹扫之后，紫外光源360可以被激活，如图3B中的hv所示。在这种情况下，紫外光源360是指具有输出能量的照明源，该输出能量主要(大于总输出能量的约50.0％)包括紫外频率成分。在这种情况下中，术语“紫外频率成分”是指在约100.0和450.0nm之间的紫外或近紫外波长的辐射能量。因此，示例紫外光源可以包括低压汞灯，其在约253.7nm和184.9nm的波长下发射大部分能量。然而，应该注意，紫外光源360可以提供额外波长(例如264.0nm，313.2nm，365.0nm，405.0nm和436nm)的紫外能量，并且要求保护的主题在这方面不受限制。在图3B的实施例中，紫外光源360可以在足以破坏Ni和附着的Cp配体之间的至少一些化学键的输出功率水平发射能量。因此，如图3B所示，响应于暴露于紫外光源360，附着的Cp配体可以与Ni原子分离(如↑箭头所示)。
在特定实施例中，暴露于紫外光源360，如图3B中的hv所示，可以利用相对低的腔室温度引起Cp配体与Ni原子的分离，如图3B中的描述符T↓所示。在某些实施例中，如本文先前所述，CEM膜220的Cp配体的分离可以在约20.0℃至350.0℃的腔室中存在紫外光源的情况下发生。在这样的腔室温度下，基板210的原子和分子组分可能不太可能从基板210扩散到CEM膜220中。
如图3C所示，(实施例375)在基本上完整的导电基板(例如基板210)上形成CEM膜可以包括暴露于第二气态前体(例如表达式(6)的前体BY)。如前所述，第二气态前体可包含氧化剂，其可用于取代第一配体(例如Cp)，并用氧(O*)、氮(N)或羰基(CO)等取代第一配体。在实施例中，Cp配体暴露于紫外光源360可用于加速Cp配体与Ni原子的相对低温的分离，从而形成单层NiO CEM膜。因此，第二气态前体可流入的工艺腔室的温度可以保持相对低，例如在约20.0℃至350.0℃的温度范围内。
因此，在特定实施例中，在存在包含臭氧(O3)的第二氧化前体气体的情况下激活紫外光源360，其可以在较低温度下形成一层或多层CEM膜，可以用下面的表达式(7)表示：
hv+Ni(Cp)2+O3→NiO+O2 (7)
其中表达式(7)表示向Ni(Cp)2+O3中添加紫外能量(hv)可能导致形成CEM膜的NiO层。此外，在利用包含分子氧的氧化前体气体的实施例中，紫外光源的激活还可加速一层或多层CEM膜的形成，如下面的表达式(8)所示：
hv+2Ni(Cp)2+2O2→2Ni(Cp)2+O3+O*→2NiO+O2+4Cp (8)
然而，应该注意，紫外光源的激活可能导致形成许多额外的未反应气体，并且所要求保护的主题在这方面不受限制。例如，图3C示出了许多气态形式的前体产物，例如O2、O3和由O*表示的氧自由基。
尽管图3A-3C指向在形成CEM膜的层的方法中利用紫外光源的原子层沉积工艺，其他实施例可以利用例如化学气相沉积、旋涂沉积等，这可能受益于在制造工艺的一个或多个步骤暴露于紫外光。然而，应该注意，暴露于紫外光可提供额外的益处，例如填充氧空位，如参考图4A和4B所描述的，从而保持CEM器件中快速导体到绝缘体切换和绝缘体到导体切换的期望特性。
在特定实施例中，紫外光源的使用还可以增强用于制造CEM膜的基于等离子体的沉积工艺。在基于等离子体的沉积工艺中，其中不使用紫外光源，电离的气态前体可以流入制造腔室以形成一层或多层CEM。然而，在一些情况下，如果不存在紫外光源，则基于等离子体的沉积工艺可以产生包含例如相对低密度的NiO:CO或NiO:NH3以及例如相对高的缺陷率的CEM膜。例如，在一些实施例中，CEM膜的基于等离子体的沉积可导致用于形成CEM膜的材料中的氧空位增加。
作为示例，图4A是根据实施例400的相关电子材料的代表性NiO复合物的图示。虽然图4A中的氧原子被表示为位于X-Y平面中取向的四个氧原子之间，但至少在特定实施例中，NiO复合物的氧原子例如可位于图4A的Z-Y平面中取向的两个另外的镍原子之间。在实施例中，如图4A所示的NiO复合物可以被布置为形成非晶NiO、结晶NiO或多晶NiO。
图4B是相关电子材料的NiO复合物中的氧空位的代表性实施例450的图示。如前所述，例如，例如可包括氧空位410的这种缺陷在特定的沉积(例如不受益于暴露于紫外光源的CEM膜的基于等离子体的沉积)工艺期间可能更普遍。诸如氧空位410之类的缺陷可能导致CEM材料的电子回给的退化。反过来，CEM材料中电子回给的退化可能导致基于CEM的器件的导电率降低，基于CEM的器件内电荷存储增加(这可能会增加寄生电容，因此，降低高频切换性能)，和/或可能降低基于CEM的器件的其他性能方面，并且所要求保护的主题在这方面不受限制。
图4C示出了用于填充图4B的NiO复合物的氧空位的子工艺的实施例475。图4C的子处理可以包括用于填充CEM膜(例如可在导电基板210上制造的CEM膜220)中的氧空位的沉积后方法。在特定实施例中，图4C4的子工艺可以基本上根据下面的表达式(9)发生：
hv+NixOy(y<1)+O3→NixOy(y<1)+O2+O*→NiO+O2(9)
在表达式(9)中，y<1的约束表示在NiO非晶、结晶或多晶CEM中存在氧空位。例如，图4B的存在氧空位410的NiO复合物可以表示y<1的示例。这可以与图4A的NiO复合物形成对比，其中未示出氧空位(例如，y＝1)。
根据表达式(9)，在沉积后退火工艺期间，O3(臭氧)可流入退火腔室。在CEM膜220暴露于O3期间，可以激活紫外光源360以引入紫外能量(在表达式(9)中由hv表示)。在实施例中，响应于O3暴露于主要具有紫外频率成分的光源(例如紫外光源360)，O3可以分离以产生原子氧(O*)和分子氧(O2)。因此，如图4C的实施例中所示，原子氧(O*)可以例如在基于NiO的CEM膜中填充氧空位，例如在氧空位420和430处。响应于填充氧空位，CEM膜可以展现出有利的电性能，例如快速和可逆的导体到绝缘体切换。
在特定实施例中，使用紫外光源360(例如关于图4C所示和所述的紫外光源360)可以在存在气态羰基(CO)的情况下使用，其可以用于电离CO，从而提供更具反应性的CO形式，其可以表示为CO*。更具反应性的CO形式(例如，CO*)可能更可能附着于NiO复合物的氧空位，如图4C所示，其中示出了CO*附着到Ni以填充氧空位440。如前所述，CO可用作基于CEM的器件中的掺杂剂，以增强可控和可逆的电子回给，这可以引起快速、可控的和可逆的导体到绝缘体切换。
图5是用于通过暴露于紫外光制造相关电子材料的通用方法的实施例的流程图。示例实施方式(诸如图5中以及本文描述的其他附图中描述的)可以包括除了示出和描述的那些块之外的块、更少的块、以不同于可以识别的顺序发生的块、或者其任何组合。该方法可以在块510处开始，其可包括例如由诸如TiN的材料形成基板。然而，在其他实施例中，基板可包括铂、钽、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱、或其任何组合。在块510处形成的基板可涉及多种工艺，例如用于制造CEM器件的原子层沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强的原子层沉积、快速热化学气相沉积、旋涂沉积等。
该方法可在块520处继续，其可包括在基板上形成一层或多层CEM，其中在基板上形成一层或多层CEM包括将CEM的一种或多种化学前体暴露于光在形成一层或多层CEM的过程中，主要具有紫外线频率含量的光源。
图6是用于通过暴露于紫外光制造相关电子材料的通用工艺的流程图。该方法可以在块610处开始，其可以包括在由诸如导电材料的第一材料形成的基板上形成一层或多层CEM。块610可以包括在腔室中在由第一材料形成的基板上形成一层或多层CEM。在块610处，在基板上形成一层或多层CEM可以包括将CEM的一种或多种化学前体暴露于主要具有紫外频率成分的光源。该方法可在块620处继续，其可包括在形成一层或多层CEM期间保持腔室温度不超过400.0℃。
图7是用于通过暴露于紫外光制造相关电子材料的通用工艺的流程图。该方法可以在块710处开始，其可以包括将CEM的一种或多种化学前体流入工艺腔室。块720可包括在将一层或多层CEM暴露于一种或多种化学前体期间将至少一层CEM暴露于主要具有紫外频率成分的光源。
在实施例中，CEM器件可以以各种集成电路类型中的任何一种来实现。例如，在实施例中，可以在集成电路中实现许多CEM器件以形成可编程存储器阵列，例如，其可以通过改变一个或多个CEM器件的阻抗状态来被重新配置。在另一实施例中，可编程CEM器件可以用作例如非易失性存储器阵列。当然，要求保护的主题不限于本文提供的具体示例的范围。
可以形成多个CEM器件以产生集成电路器件，其可以包括例如具有第一相关电子材料的第一相关电子器件和具有第二相关电子材料的第二相关电子器件，其中第一和第二相关电子材料可以包括彼此不同的基本上不相似的阻抗特性。此外，在实施例中，包括彼此不同的阻抗特性的第一CEM器件和第二CEM器件可以形成在集成电路的特定层内。此外，在实施例中，在集成电路的特定层内形成第一和第二CEM器件可以包括至少部分地通过选择性外延沉积来形成CEM器件。在另一实施例中，集成电路的特定层内的第一和第二CEM器件可以至少部分地通过离子注入形成，例如以改变第一和/或第二CEM器件的阻抗特性。
此外，在实施例中，两个或更多个CEM器件可至少部分通过CEM的原子层沉积而在集成电路的特定层内形成。在另一实施例中，第一关联电子开关材料的多个关联电子切换器件中的一个或多个以及第二关联电子开关材料的多个关联电子切换器件中的一个或多个可至少部分通过毯式沉积和选择性外延沉积的组合来形成。另外，在实施例中，第一和第二存取器件(access device)可基本上分别位于第一和第二CEM器件附近。
在另一实施例中，多个CEM器件中的一个或多个可单独地位于集成电路内的第一金属化层的导电线与第二金属化层的导电线的一个或多个交叉点处。在实施例中，一个或多个存取器件可位于第一金属化层的导电线与第二金属化层的导电线的相应的一个或多个交叉点处，其中存取器件可与相应的CEM器件配对。
在前面的描述中，在特定的使用情境中，例如其中讨论有形组分(和/或类似地，有形材料)的情况，在“上(on)”和“上方(over)”之间存在区别。作为示例，在基板上“沉积”物质是指涉及直接物理且有形接触而在此后者示例中在沉积的物质与基板之间无中间物质(例如，在中间工艺操作期间形成的中间物质)之类的中间体的沉积；尽管如此，尽管理解为潜在地包括沉积在基板“上”(由于“上”也可准确描述为“上方”)，沉积基板“上方”应理解为包括一种或多种中间体(例如，一种或多种中间物质)在沉积的物质和基板之间存在使得沉积的物质不必直接物理并有形接触基板的情况。
在“下(beneath)”和“下方(under)”之间的相似区别在诸如其中论述有形材料和/或有形组分的用法的适当特定使用情境中产生。尽管在此特定使用情境中，“下(beneath)”旨在必然意味着物理和有形接触(类似于刚才描述的“上”)，“下方(under)”潜在地包括其中存在直接物理和有形接触，但不一定意味着直接物理和有形接触的情况，例如如果存在一种或多种中间体，例如一种或多种中间物质。因此，“上”应理解为表示“紧接着上方”，并且“下”应理解为表示“紧接着下方”。
同样应理解，诸如“上方”和“下方”之类的术语以与前面提到的术语“上”、“下”、“顶部”、“底部”等类似的方式理解。这些术语可用于方便讨论，但并非旨在必然限制所要求保护的主题的范围。例如，术语“上方”作为示例并不意味着权利要求范围仅限于其中实施例例如为正向上(例如与向下倒置的实施例相比)的情况。作为说明，示例包括倒装芯片，其中，例如在不同时间(例如，在制造期间)的方位可能不一定对应于最终产品的方位。因此，作为示例，如果以特定方位(例如向下颠倒)的对象是在可应用的权利要求范围内，作为示例，同样地，意味着后者也被解释为再次地以另一方位(例如正向上)包括在可应用的权利要求范围内，作为示例，并且反之亦然，即使适用的字面权利要求语言具将被另外解释的可能。当然，再次，一般情况为：如在专利申请的说明书中，描述和/或使用的特定情境提供关于将得出的合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，如果用于关联列表，例如A、B、或C，术语“或”旨在表示此处以包含性含义使用的A、B、和C，以及此处以排他性含义使用的A、B、和C。根据这种理解，“和”以包含性含义使用并且意图表示A、B、和C；而“和/或”可谨慎地用以明确表示全部上述含义，尽管不需要这样的用法。另外，术语“一个或多个”和/或类似术语用以描述单数形式的任何特征、结构、特性等，“和/或”也用以描述多个和/或特征、结构、特性等的某一其他组合。此外，除非另外明确指出，否则术语“第一”、“第二”、“第三”等用于区分不同方面，例如不同组分，作为示例，而非提供数字限制或建议特定顺序。同样地，术语“基于”和/或类似术语被理解为不一定旨在传达一组排他性因素，而是允许不必明确描述的额外因素的存在。
此外，旨在以下面的方式理解关于所要求保护的主题的实施方式并且经历测试、测量、和/或关于程度的说明的情况。作为示例，在给定情况下，假设待测量物理性质的值。如果普通技术人员很可能会想到继续该示例的至少关于性质的用以测试、测量、和/或关于程度的说明的替代的合理方法，至少出于实现的目的，所要求保护的主题旨在涵盖那些替代的合理方法，除非另外明确说明。作为示例，如果产生在区域上方的测量曲线并且所要求保护的主题的实施方式是指采用该区域上方的斜率的测量，但存在用以估计在该区域上方的斜率的各种合理和替代的技术，则所要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量、或相同的结果，除非另外明确说明。
进一步注意，如果例如结合特征、结构、特性等一起使用，则术语“类型”和/或“类似(like)”(使用“光学”或“电学”作为简单示例)表示特征、结构、特性等的至少部分和/或以存在微小变化的此方式关于特征、结构、特性等，甚至另外可不认为与特征、结构、特性等完全一致的变化通常不妨碍该特征、结构、特性等作为“类型”和/或作为“类似”(例如为“光学类型”或“类光学”，例如)，如果该微小变化足够微小使得特征、结构、特性等仍被认为主要存在且这样的变化同样存在。因此，继续该示例，术语光学类型和/或类光学性质必然旨在包括光学性质。同样地，作为另一示例，术语电气类型和/或类似电气性质必然旨在包括电气性质。应注意，本公开的说明书仅提供一个或多个说明性示例，并且所要求保护的主题不旨在限于一个或多个说明性示例；然而，再次地，一般为如下情况：关于专利申请的说明书，描述和/或使用的特定上下文提供关于将得出的合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各种实施例。出于解释的目的，阐述了作为示例细节(例如，数量、系统、和/或配置)。在其他情况下，省略和/或简化了公知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但本领域技术人员将想到许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在涵盖落入所要求保护的主题内的所有修改和/或改变。

Claims (21)

1.一种构建器件的方法，包括：
由第一材料形成基板；以及
在腔室中，在所述基板上形成一层或多层相关电子材料(CEM)，其中，
在所述基板上形成所述一层或多层CEM包括在形成所述一层或多层CEM的一部分期间将所述CEM的一种或多种化学前体暴露于主要具有紫外频率成分的光源。
2.根据权利要求1所述的方法，其中，在所述基板上形成所述一层或多层CEM还包括利用原子层沉积工艺、等离子体气相沉积工艺、化学气相沉积工艺、旋涂沉积工艺、或其任何组合。
3.根据权利要求2的方法，其中，所述CEM的一种或多种化学前体包括气态的脒基镍(Ni(AMD))、双(环戊二烯基)镍(Ni(Cp)2)、双(乙基环戊二烯基)镍(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)镍(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、二甲基乙二酸镍(Ni(dmg)2)、2-氨基-戊-2-烯-4-基镍(Ni(apo)2)、Ni(dmamb)2(其中dmamb表示1-二甲基氨基-2-甲基-2-丁醇酯)、Ni(dmamp)2(其中dmamp表示1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2)或四羰基镍(Ni(CO)4)或其任何组合。
4.根据前述权利要求中任一项所述的方法，其中，在所述基板上形成所述一层或多层CEM还包括利用原子层沉积工艺，并且其中，
将所述CEM的所述一种或多种化学前体暴露于光源包括在吹扫腔室的用于所述原子层沉积工艺的前体气体之后将所述一层或多层CEM中的至少一层暴露于光源。
5.根据前述权利要求中任一项所述的方法，其中，在所述基板上形成所述一层或多层CEM还包括利用原子层沉积工艺，并且其中，
将所述CEM的一种或多种化学前体暴露于光源包括在所述CEM的一种或多种化学前体暴露期间暴露所述一层或多层CEM中的至少一层，所述CEM的一种或多种化学前体包含气态氧。
6.根据权利要求1至3中任一项所述的方法，其中，在所述基板上形成所述一层或多层CEM还包括利用化学气相沉积工艺。
7.根据权利要求6所述的方法，其中，将所述CEM的一种或多种化学前体暴露于光源包括在所述一层或多层CEM暴露于一种或多种化学前体期间将所述一层或多层CEM中的至少一层暴露于光源。
8.根据前述权利要求中任一项所述的方法，其中，形成所述一层或多层CEM层的一部分包括热敏部分，所述热敏部分在低于400.0℃的腔室温度下发生。
9.根据前述权利要求中任一项所述的方法，其中，主要具有紫外频率成分的光源包括发射能量的光源，其中，所发射的能量的至少50％包括波长在约100.0nm至450.0nm之间的能量。
10.一种构建器件的方法，包括：
在腔室中，在由第一材料形成的基板上形成一层或多层相关电子材料(CEM)，在所述基板上形成所述一层或多层CEM包括将所述CEM的一种或多种化学前体暴露于主要具有紫外频率成分的光源；以及
在形成所述一层或多层CEM期间保持腔室的温度不超过400.0℃。
11.根据权利要求10所述的方法，其中，形成所述一层或多层CEM包括利用原子层沉积工艺、等离子体气相沉积工艺、化学气相沉积工艺、旋涂沉积工艺、或其任何组合。
12.根据权利要求11的方法，其中，所述一种或多种化学前体包括气态的脒基镍(Ni(AMD))、双(环戊二烯基)镍(Ni(Cp)2)、双(乙基环戊二烯基)镍(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)镍(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、二甲基乙二酸镍(Ni(dmg)2)、2-氨基-戊-2-烯-4-基镍(Ni(apo)2)、Ni(dmamb)2(其中dmamb表示1-二甲基氨基-2-甲基-2-丁醇酯)、Ni(dmamp)2(其中dmamp表示1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2)或四羰基镍(Ni(CO)4)或其任何组合。
13.根据权利要求10至12中任一项所述的方法，其中，在所述基板上形成所述一层或多层CEM还包括利用原子层沉积工艺，并且其中，
将所述CEM的一种或多种化学前体暴露于光源包括在吹扫腔室的气态前体之后，将所述一层或多层CEM中的至少一层暴露于光源，并且其中，形成所述一层或多层CEM包括利用原子层沉积工艺。
14.根据权利要求10至13中任一项所述的方法，其中，在所述基板上形成所述一层或多层CEM还包括利用原子层沉积工艺，并且其中，
将所述CEM的一种或多种化学前体暴露于光源包括在所述一层或多层CEM中的至少一层暴露于气态氧期间将该至少一层暴露于光源。
15.根据权利要求10所述的方法，其中，在所述基板上形成所述一层或多层CEM还包括利用化学气相沉积工艺。
16.根据权利要求15所述的方法，其中，将所述CEM的一种或多种化学前体暴露于光源包括在所述一层或多层CEM暴露于一种或多种化学前体期间将所述一层或多层CEM中的至少一层暴露于光源。
17.一种制造器件的方法，包括：
使相关电子材料(CEM)的一种或多种化学前体流动进入工艺腔室；以及
在将一层或多层CEM暴露于一种或多种化学前体期间，将所述一层或多层CEM暴露于主要具有紫外频率成分的光源。
18.根据权利要求17所述的方法，还包括：
在使所述CEM的一种或多种化学前体流动之前形成基板，在所述基板的一层或多层上形成所述CEM。
19.根据权利要求17或18所述的方法，还包括：
将所述工艺腔室的温度保持在400.0℃以下。
20.根据权利要求17-19中任一项的方法，使所述一种或多种化学前体流动包括使气态的脒基镍(Ni(AMD))、双(环戊二烯基)镍(Ni(Cp)2)、双(乙基环戊二烯基)镍(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)镍(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、二甲基乙二酸镍(Ni(dmg)2)、2-氨基-戊-2-烯-4-基镍(Ni(apo)2)、Ni(dmamb)2(其中dmamb表示1-二甲基氨基-2-甲基-2-丁醇酯)、Ni(dmamp)2(其中dmamp表示1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2)或四羰基镍(Ni(CO)4)或其任何组合流动。
21.根据权利要求17至20中任一项所述的方法，其中，使所述CEM的一种或多种化学前体流动进入工艺腔室在原子层沉积工艺、等离子体气相沉积工艺、化学气相沉积工艺或旋涂沉积工艺、或气体团簇离子束沉积或其任何组合期间发生。
CN201780049967.0A 2016-08-15 2017-08-10 通过暴露于紫外线能量制造相关电子材料膜 Pending CN109643756A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/237,357 US10276795B2 (en) 2016-08-15 2016-08-15 Fabrication of correlated electron material film via exposure to ultraviolet energy
US15/237,357 2016-08-15
PCT/GB2017/052367 WO2018033707A1 (en) 2016-08-15 2017-08-10 Fabrication of correlated electron material film via exposure to ultraviolet energy

Publications (1)

Publication Number Publication Date
CN109643756A true CN109643756A (zh) 2019-04-16

Family

ID=59811692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780049967.0A Pending CN109643756A (zh) 2016-08-15 2017-08-10 通过暴露于紫外线能量制造相关电子材料膜

Country Status (4)

Country Link
US (1) US10276795B2 (zh)
CN (1) CN109643756A (zh)
TW (1) TW201810752A (zh)
WO (1) WO2018033707A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138520A (en) * 1988-12-27 1992-08-11 Symetrix Corporation Methods and apparatus for material deposition
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6787181B2 (en) * 2001-10-26 2004-09-07 Symetrix Corporation Chemical vapor deposition method of making layered superlattice materials using trimethylbismuth
US7674399B2 (en) * 2003-10-30 2010-03-09 Japan Science And Technology Agency Electroluminescent material and electroluminescent element using the same
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
JP2009289822A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 抵抗変化メモリ
WO2011161726A1 (ja) * 2010-06-24 2011-12-29 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
US8871617B2 (en) * 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8765569B2 (en) 2011-06-14 2014-07-01 Intermolecular, Inc. Molybdenum oxide top electrode for DRAM capacitors
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
NL2008592C2 (en) 2012-04-03 2013-10-07 Solaytec B V Method for producing a photocell.
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9246099B1 (en) * 2014-11-12 2016-01-26 Intermolecular, Inc. Low-temperature deposition of nitrides by UV-assisted ALD or CVD
US9722179B2 (en) * 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9735071B2 (en) 2015-08-25 2017-08-15 International Business Machines Corporation Method of forming a temporary test structure for device fabrication
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10032487B2 (en) 2016-03-31 2018-07-24 Arm Ltd. One-time and multi-time programming using a correlated electron switch
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P.R. CHALKER: ""Photochemical atomic layer deposition and etching"", 《SURFACE & COATINGS TECHNOLOGY》 *

Also Published As

Publication number Publication date
WO2018033707A1 (en) 2018-02-22
US10276795B2 (en) 2019-04-30
US20180047897A1 (en) 2018-02-15
TW201810752A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
CN109643756A (zh) 通过暴露于紫外线能量制造相关电子材料膜
US11450804B2 (en) Fabricating correlated electron material (CEM) devices
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
CN109791976A (zh) 使用从邻近结构扩散的掺杂剂种类的关联电子材料器件
CN109478594A (zh) 制造具有减少的界面层阻抗的相关电子材料设备
CN110024153A (zh) 通过将导电衬底转换为相关电子区域而形成的相关电子器件
CN110036496A (zh) 由相关电子材料形成的切换器件
CN108604635A (zh) 相关电子材料器件的制造
CN109643757A (zh) Cem切换装置
CN108701762A (zh) 含氮的相关电子材料设备的制造
CN108701764A (zh) 相关电子材料的阻挡层
CN108886093A (zh) 控制碳的相关电子材料设备的制造方法
CN110073506A (zh) 在相关电子材料器件中形成成核层
US10658587B2 (en) CEM switching device
US10403816B2 (en) CEM switching device
US20200013954A1 (en) Formation of correlated electron material (cem) device via dopant deposition and anneal
TW202213828A (zh) 控制相關電子材料裝置的切換特性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210128

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190416

WD01 Invention patent application deemed withdrawn after publication