CN108886093A - 控制碳的相关电子材料设备的制造方法 - Google Patents

控制碳的相关电子材料设备的制造方法 Download PDF

Info

Publication number
CN108886093A
CN108886093A CN201780012377.0A CN201780012377A CN108886093A CN 108886093 A CN108886093 A CN 108886093A CN 201780012377 A CN201780012377 A CN 201780012377A CN 108886093 A CN108886093 A CN 108886093A
Authority
CN
China
Prior art keywords
associated electrical
nickel
substrate
cem
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780012377.0A
Other languages
English (en)
Inventor
金柏莉·盖伊·里德
卢西恩·斯弗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN108886093A publication Critical patent/CN108886093A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本技术总体涉及用于例如执行开关功能的相关电子材料的制造。在实施例中，气态形式的前体可以在腔室中使用以构建包括各种阻抗特性的相关电子材料的膜。

Description

控制碳的相关电子材料设备的制造方法
技术领域
本技术总体涉及相关电子设备，并且可以更具体地涉及制造相关电子设备的方法，这些相关电子设备诸如可以用在开关、存储器电路等中展现出期望的阻抗特性。
背景技术
例如可以在各种电子设备类型中找到集成电路设备，诸如电子开关设备。例如，存储器和/或逻辑设备可以包括可以用在计算机、数码相机、蜂窝电话、平板设备、个人数字助理等中的电子开关。设计者在考虑对于任何特定应用的适用性时可能感兴趣的、与(诸如可以被包括在存储器和/或逻辑设备中的)电子开关设备有关的因素可以包括例如物理尺寸、存储密度、工作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他示例因素可以包括制造成本、制造难易度、可扩展性和/或可靠性。此外，存在对于表现出低功率和/或高速特性的存储器和/或逻辑设备的不断增长的需求。
附图说明
在说明书的结论部分中特别指出并明确要求保护所要求保护的主题。然而，在结合附图阅读时通过参考以下详细描述可以最好地理解操作的安排和/或方法以及其目标、特征和/或优点，其中：
图1A是示出了根据实施例的由相关电子材料形成的设备的示例的电流密度与电压变化曲线的图示；
图1B是根据实施例的相关电子材料开关的等效电路的示意图；
图1C是示出了CEM膜被电极束缚并且CEM膜的掺杂剂变化的分层结构(例如，中心膜比外部CEM膜更少地被掺杂)的图示；
图2A-2C示出了根据一个或多个实施例的用于制造包括氮的相关电子材料膜的方法的简化流程图，该相关电子材料膜包括碳或其他被控制的掺杂物种类浓度；
图3是根据实施例的镍二(环戊二烯基)分子(Ni(C5H5)2的图示，其可以缩写为Ni(Cp)2，并且可以用作制造相关电子材料的前体；
图4A-4L示出了根据实施例的用于制造相关电子材料设备的方法中使用的子过程；
图5A-5D是示出了根据实施例的可以用于制造相关电子材料设备的方法中的气体流和温度随时间变化的曲线的图示；
图5E-5H是示出了根据实施例的可以用于制造相关电子材料设备的方法中的前体流和温度随时间变化的曲线的图示；以及
图6A-6C是示出了根据实施例的可以用于制造相关电子材料设备的沉积和退火过程中的温度随时间变化的曲线的图示。
具体实施方式
关于作为说明书一部分的附图做出关于以下详细说明的参考，其中，相同的附图标记始终指示相同的部分以指示对应的和/或类似的组件。应该理解，诸如出于说明的简单和/或清楚的目的，附图中示出的组件不一定按比例绘制。例如，一些组件的尺寸可能相对于其他组件被放大。此外，应该理解，可以使用其他实施例。此外，可以进行结构上和/或其他改变而不偏离所要求保护的主题。还应该注意，可以使用例如诸如上、下、顶部、底部等的方向和/或参考，来辅助附图的讨论和/或不意在限制要求保护的主题的应用。因此，下面的详细描述不被理解为限制所要求保护的主题和/或等同物。
在整个本说明书对“一个实施方式”、“一种实施方式”、“一个实施例”、“实施例”和/或类似物的指代的意味着结合具体实现方式和/或实施例描述的特定特征、结构和/或特性被包括在要求保护的主题的至少一个实现方式和/或实施例中。因此，例如在贯穿该说明书的各个地方出现的这样的短语不一定意指相同的实施方式或意指所描述的任何一个特定的实施方式。此外，应该理解，所描述的特定特征、结构和/或特性能够以各种方式组合在一个或多个实现方式中，并且因此，例如在意向的权利要求范围内。当然总体而言，这些和其他问题随上下文变化。因此，描述和/或使用的特定上下文提供了关于将被绘制的推论的有用指导。
如本文所使用的，通常使用术语“耦合”、“连接”和/或类似术语。应该理解，这些术语不是意为同义词。而是，“连接”通常用于指示例如两个或更多组件处于直接物理接触，包括电接触；同时“耦合”通常用于表示两个或更多组件可能处于直接物理接触，包括电接触；然而，“耦合”还通常用于还意味着两个或更多组件不一定直接接触，但仍然能够协作和/或交互。例如在适当的上下文中，术语“耦合”也通常被理解为间接连接。
这里使用的术语“和”、“或”、“和/或”和/或类似术语包括各种含义，还期望至少部分地取决于使用这些术语的特定上下文。通常，“或”如果用于关联诸如A、B或C的列表，则意指A、B和C(这里使用的是包括性的意义)以及A、B或C(这里使用的是排除性的意义)。此外，术语“一个或多个”和/或类似术语用于描述单数形式的任何特征、结构和/或特性和/或也用于描述多个和/或一些其他组合的特征、结构和/或特性。同样地，术语“基于”和/或类似术语被理解为不一定旨在传达一组排除性因素，而是允许存在未必明确描述的其他因素。当然，对于所有前述内容，描述和/或使用的特定上下文对将得出的推断提供有益的指导。应当注意，以下描述仅提供一个或多个说明性示例，并且所要求保护的主题不限于这些一个或多个说明性示例；然而，同样，描述和/或使用的特定上下文对将得出的推断提供有益的指导。
本公开的特定实施例描述了用于制备和/或制造相关电子材料(CEM)以形成相关电子开关的方法和/或过程，例如，诸如可以用于在存储器和/或逻辑设备中形成相关电子随机存取存储器(CERAM)。例如，可以用于构建CERAM设备和CEM开关的相关电子材料也可包括宽范围的其他电子电路类型，诸如，存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相回路、微波和毫米波收发器等等，尽管所要求保护的主题的范围在这些方面的范围不受限制。在此上下文中，CEM开关可以表现出基本上快速的导体/绝缘体的转变，这可以通过电子相关而不是固态结构相变来实现，诸如响应于从晶态到非晶态的变化(例如，在相变存储设备中)，或者在另一个示例中，在电阻RAM设备中形成细丝。在一个实施例中，与熔化/凝固或细丝形成相反(例如，在相变和电阻RAM设备中)，CEM设备中的基本上快速的导体/绝缘体转变可以响应于量子力学现象。在一些实施例中的任何一个中，可以理解例如在CEM中在相对导电状态与相对绝缘状态之间，和/或在第一阻抗状态与第二阻抗状态之间的这种量子力学转变。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/较高阻抗状态”。
可以参考莫特(Mott)转变来理解相关电子开关材料在相对绝缘/较高阻抗状态和相当对导电/较低阻抗状态之间的量子力学转变，其中相对导电/较低阻抗状态大体上不同于绝缘/较高阻抗状态。基于Mott转变，如果发生Mott转变条件，则材料可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态。Mott标准由(nC)1/3a≈0.26定义，其中nC是电子浓度，“a”是波尔(Bohr)半径。如果达到临界载流子浓度从而满足Mott标准，Mott转变将发生。响应于Mott转变发生，CES的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)改变为不同于较高电阻/较高电容状态的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
Mott转变可由电子的局部化来控制。例如，如果载流子(诸如电子)被局域化时，载流子之间的强库仑相互作用被认为将CEM的能带分离以形成绝缘(相对较高阻抗)状态。如果电子不再局部化，则弱的库仑相互作用占主导并且能带分离被去除，导致金属(导电)能带(相对较低阻抗状态)，其不同于相对较高阻抗状态。
此外，在实施例中，除了电阻的变化之外，从相对绝缘/较高阻抗状态到基本上不相同且相对导电/较低阻抗状态的切换可以引起电容的变化。例如，CEM设备可以表现出可变电阻连同可变电容的特性。换句话说，CEM设备的阻抗特性可包括电阻和电容分量。例如，在金属状态下，CEM设备可以包括可以接近零的相对低的电场，因此可以表现出基本上低的电容(其同样可以接近零)。
类似地，在相对绝缘/较高阻抗状态下(这可能是由较高密度的晶界或相关电子引起)，外部电场可能能够穿透CEM，并且因此，CEM可以至少部分地基于存储在CEM内的附加电荷而呈现出较高电容。因此，例如，至少在特定实施例中，在CEM设备中从相对绝缘/较高阻抗状态到基本上不同的且相对导电/较低阻抗状态的转变，可以导致电阻和电容两者的变化。这种转变可能带来额外的可测量现象，并且要求保护的主题在这方面不受限制。
在实施例中，由CEM形成的设备可以响应于包括设备的CEM的大部分体积中的Mott转变而表现出阻抗状态的切换。在实施例中，CEM可以形成“体开关”(bulk switch)。如本文所使用的，术语“体开关”指的是CEM的至少大部分体积开关设备的阻抗状态，例如响应于Mott转变。例如，在实施例中，设备的基本上所有CEM可以响应于Mott转变从相对绝缘/高阻抗状态切换到相对导电/较低阻抗状态或从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。在实施例中，CEM可包括一种或多种过渡金属、一种或多种过渡金属化合物、一种或多种过渡金属氧化物(TMO)、一种或多种包括稀土元素的氧化物、元素周期表中一种或多种f区元素的一种或多种氧化物、一种或多种稀土过渡金属氧化物钙钛矿、钇和/或镱，尽管要求保护的主题的范围在这方面不受限制。在实施例中，CEM设备可以包括选自包括铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌(可能与阴离子有关，诸如氧或其他类型的配体)的组的一种或多种材料或它们的组合，尽管要求保护的主题在这方面的范围不受限制。
图1A是示出了根据实施例100的由CEM形成的设备的示例的电流密度与电压分布的图示。至少部分地基于例如在“写入操作”期间施加到CEM设备的端子的电压，CEM设备可以被置于相对低阻抗状态或相对高阻抗状态。例如，电压Vset和电流密度Jset的施加可以将CEM设备置于相对低阻抗的存储状态。相反，电压Vreset和电流密度Jreset的施加可以将CEM设备置于相对高阻抗的存储状态。如图1A所示，附图标记110示出了可以使Vset与Vreset分开的电压范围。在将CEM设备置于高阻态或低阻态后，可以通过施加电压Vread(例如，在读取操作期间)并且检测CEM设备的端子处的电流或电流密度来检测CEM设备的特定状态。
根据实施例，图1A的CEM设备可以包括任何过渡金属化合物或过渡金属氧化物(TMO)(诸如钙钛矿)、Mott绝缘体、电荷交换绝缘体和安德森无序绝缘体(Andersondisorder insulator)。在特定实施例中，CEM设备可以由开关材料形成，诸如氧化镍、氧化钴、氧化铁、氧化钇和钙钛矿，例如铬掺杂的钛酸锶、钛酸镧和包括锰酸镨钙(praesydiumcalcium manganate)以及镧锰酸镧(praesydium lanthanum manganite)的锰酸盐(manganate)族，仅举几例。特别地，与具有不完整“d”和“f”轨道电子层的元件结合的氧化物可以表现出足够的阻抗转换特性以用于CEM设备。在不偏离所要求保护的主题的情况下，其他实施方式可以使用其他过渡金属化合物。
图1A的CEM设备可以包括作为过渡金属、过渡金属化合物、或过渡金属氧化物可变阻抗材料的通式AB:Lx(诸如，NiO:CO)材料；但是应该理解，这仅是示例性的，并不旨在限制所要求保护的主题。特定实施方式也可以采用其他可变阻抗材料。公开了氧化镍NiO作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外源配体，这可以建立和/或稳定可变阻抗特性。特别地，本文公开的NiO可变阻抗材料可以包括含碳配体，诸如羰基(CO)，从而形成NiO：CO。在另一特定示例中，掺杂有外源配体的NiO可以表示为NiO:Lx，其中Lx是配体元素或化合物，并且x指示用于一单位NiO的配体单位数。本领域技术人员可以简单地通过平衡价来确定任何具体配体和配体与NiO或任何其他过渡金属化合物的任何特定结合的x值。特别地，本文公开的NiO可变阻抗材料可以包括CaHbNdOf形式的含碳分子(其中a>1,并且b、d和f>0)，诸如：氨(NH3)、氰基(CN-)、叠氮离子(N3 -)、乙二胺(C2H8N2)、苯(1,10-邻菲啰啉、(C12H8N2)、联吡啶(C10H8N2)、乙二胺((C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN)、和诸如硫氰酸盐(NCS-)之类的氰基硫化物。
根据图1A，如果施加足够的偏压(例如，超过能带分离势能)并且满足上述Mott条件(例如，注入的电子空穴的数量与开关区域中的电子数量相当)，CEM设备可以响应于Mott变换从相对低阻抗状态切换到基本上不同的阻抗状态，诸如相对高阻抗状态。这可以对应于图1A的电压与电流密度曲线的点108。在该点或在该点附近，电子不再被屏蔽并且变成被局部化在金属离子附近。该相关性可以导致强电子-电子相互作用电位，其可以用于分离能带以形成相对高阻抗材料。如果CEM设备包括相对高阻抗状态，则电流可以通过电子空穴的传输而生成。因此，如果跨CEM设备的端子施加临界电压，则可以越过金属-绝缘体-金属(MIM)设备的势垒将电子注入到金属-绝缘体-金属二极管中。如果注入电子的临界电流并且在端子之间施加阈值电位以将CEM设备置于“设定”状态，电子的增加可以屏蔽进入的电子并清除电子的局域化，这可以用于使能带分离势能崩溃，从而导致相对低阻抗的状态。
根据实施例，CEM设备中的电流可以通过外部施加的“顺应性”条件来控制以将CEM设备置于相对高阻抗状态，该“顺应性”条件可以至少部分地基于所施加的外部电流(它在写入操作期间会受到限制)来确定。在一些实施例中，该外部施加的顺应性电流还可以为随后的重置操作设置电流密度的条件，以将CEM设备置于相对高阻抗状态。如图1A的具体的实施方式中所示，可以在点116处的写入操作期间施加电流密度Jcomp以将CEM设备置于相对低阻抗状态，可以确定在随后的写入操作中将CEM设备置于高阻抗状态的顺应条件。如图1A所示，随后可以通过在点108处的电压Vreset处施加电流密度Jreset≥Jcomp来将CEM设备置于高阻抗状态，在该点处，Jcomp从外部施加。
在实施例中，顺应性可以设置可以被用于Mott转变的空穴“捕获”的CEM设备中的多个电子。换句话讲，在写入操作中施加电流以将CEM设备置于相对低阻抗的存储状态，可以确定要注入CEM设备的空穴数量，用于随后使CEM设备转变到相对高阻抗的存储状态。
如上所述，响应于点108处的Mott转变，可以发生重置条件。如上所述，这种Mott转变可能发送在CEM设备中这样一种条件处：电子浓度n等于或至少相当于电子空穴浓度p。这种条件可以根据表达式(1)被建模如下：
在表达式1中，λTF对应于托马斯费米屏蔽长度(Thomas Fermi screeninglength)，并且C是常数。
根据实施例，响应于从跨CEM设备的端子施加的电压信号而进行空穴的注入，可以存在图1A中所示的电压与电流密度曲线的区域104中的电流或电流密度。此处，当跨CEM设备的端子施加临界电压VMI时，空穴的注入可以满足用于在电流IMI处的低阻抗状态到高阻抗状态转变的Mott转变标准。这可以根据表达式(2)建模如下：
其中Q(VMI)对应于注入的电荷(空穴或电子)，并且是施加电压的函数。注入电子和/或空穴以实现Mott转变可以在带之间并且响应于临界电压VMI和临界电流IMI而发生。通过使电子浓度n等于电荷浓度以根据表达式(1)通过表达式(2)中的IMI注入的空穴来引起Mott转变，这种临界电压VMI对托马斯费米屏蔽长度λTF的依赖性可以根据表达式(3)建模如下：
其中ACEM是CEM设备的横截面积；并且Jreset(VMI)是通过CEM设备以临界电压VMI施加到CEM设备的电流密度以将CEM设备置于相对高阻抗状态。
图1B描绘了根据实施例150的示例的CEM开关设备的等效电路的示意图。如前所述，相关电子设备，诸如CEM开关、CERAM阵列或利用一种或多种相关电子材料的其他类型设备，可以包括可以表现出可变电阻和可变电容两种特性的可变或复阻抗设备。换句话说，例如，如果跨设备端子122和130测量，则CEM可变阻抗设备(诸如，根据实施例150的设备)的阻抗特性可以至少部分地取决于设备的电阻和电容特性。在实施例中，用于可变阻抗设备的等效电路可以包括与可变电容器(诸如可变电容器126)并联的可变电阻器(诸如可变电阻器128)。当然，尽管可变电阻器126和可变电容器128在图1A中被描绘为包括分立元件，但是可变阻抗设备(诸如实施例150的设备)可以包括基本上同质的CEM，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例的可变阻抗设备的示例的真值表，诸如实施例150的设备。
电阻 电容 阻抗
Rhigh(Vapplied) Chigh(Vapplied) Zhigh(Vapplied)
Rlow(Vapplied) Clow(Vapplied)～0 Zlow(Vapplied)
表1-相关电子开关真值表
在实施例中，表1显示了可变阻抗设备(诸如，实施例150的设备)的电阻可以至少部分地作为跨CEM设备施加的电压的函数而在低阻抗状态与基本上不相同的高阻抗状态之间变换。在实施例中，在低阻抗状态下呈现的阻抗可以大约位于比在高阻抗状态下呈现的基本上不相同的阻抗低10.0-100,000.0倍的范围内。在其他实施例中，例如，在低阻抗状态下呈现的阻抗可以大约位于比在高阻抗状态下呈现的阻抗低5.0到10.0倍的范围内。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比例。真值表1示出了可变阻抗设备(诸如实施例150的设备)的电容可以在低电容状态(在示例的实施例中，其可以包括近似零或非常小的电容)与高电容状态(至少部分地是跨CEM设备施加的电压的函数)。
根据实施例，可以用于形成CEM开关的CEM设备、CERAM存储器设备或包括一种或多种相关电子材料的各种其他电子设备可以被置于相对低阻抗的存储状态，诸如，通过例如经由注入足够量的电子以满足Mott转变标准来从相对高阻抗状态变换。在将CEM设备变换到相对低阻抗状态时，随着已经注入足够的电子并且跨CEM设备的端子的电位克服临界切换电位(例如，Vset)，则注入的电子可以开始屏蔽。如前所述，屏蔽可以操作以使双重占据电子去局部化以使能带电位崩溃，从而产生相对低阻抗的状态。
在特定实施例中，例如，可以通过含NixOy(其中下标“x”和“y”包括整数)的化合物的电子的“反馈作用”(back-donation)来实现CEM设备的阻抗状态的变化，诸如从低阻抗状态到基本上不相同的高阻抗状态。如本文中使用的术语，“反馈作用”可以指通过相邻的晶格结构分子(即，配体或掺杂剂)向过渡金属、过渡金属氧化物、过渡金属化合物或其任何组合(即，金属的原子轨道)供应一个或多个电子(即，电子密度)，并且可以同时涉及将电子密度从金属中心捐赠到配体/掺杂剂上未被占用的π*反键合轨道。电子反捐赠材料可以是pi反馈键合配体，诸如羰基(CO)、亚硝酰基(NO)、异氰化物(RNC，其中R是H、C1-C6或烷基、C6-C10芳基)、烯烃(例如，乙烯)、炔烃(例如，乙炔)或膦(诸如，三烷基膦或三芳基膦(R3P，其中R是C1-C6烷基或C6-C10芳基))。反馈作用允许过渡金属、过渡金属化合物、过渡金属氧化物或其组合在施加的电压的影响下保持有利于电传导的电离状态。在某些实施例中，例如，在包括相关电子材料的设备或电路的操作期间，响应于使用含碳掺杂剂(诸如，羰基(CO))(例如这些含碳掺杂剂允许相关电子材料表现出电子可控的性质)，例如可以发生相关电子材料中的反馈作用，并且可逆地“反馈”到过渡金属或过渡金属氧化物(诸如镍)的导电能带。例如，在氧化镍材料(例如，NiO：CO)中反馈作用可以被逆转，从而允许氧化镍材料在设备操作期间切换到表现出基本上不相同的阻抗特性，诸如高阻抗特性。因此，在此情况下，反馈作用材料是指表现出阻抗切换特性的材料，诸如，至少部分地基于施加的电压对控制电子反馈以及向材料的导带和从材料的导带颠倒电子反馈的影响从第一阻抗状态切换到基本上不相同的第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然)。
在一些实施方式中，通过反馈作用，包括过渡金属、过渡金属化合物或过渡金属氧化物的CEM开关在过渡金属(诸如镍)被置于2+的氧化态(例如，诸如NiO:CO的材料中的Ni2+)时可以表现出低阻抗特性。相反，如果过渡金属(诸如镍)被置于1+或3+的氧化态，则可以逆转电子反馈作用。因此，在相关电子材料设备的操作期间，反馈作用可以导致“歧化”，其可以包括基本上同时的氧化和还原反应，基本上根据下面的表达式4：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，这种歧化是指如表达式(4)所示的形成如Ni1++Ni3+的镍离子，这可能得到在CEM设备的操作期间的相对高阻抗的状态。在实施例中，诸如羰基(NH3)的含碳配体，可以允许在CEM设备的操作期间共享电子，从而允许表达式4的歧化反应及其逆转，基本上根据以下表达式5：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示，歧化反应的逆转允许镍基CEM返回到相对低阻抗状态。
在实施例中，取决于例如NiO:CO的原子浓度(其可以从大约在0.1％至10.0％的原子百分比范围内的值变化)，如图1A所示Vreset和Vset在Vset>Vreset的条件下可以在0.1V至10.0V的范围内变化。例如，在一个可行的实施例中，Vreset可以大约在0.1V至1.0V范围内的电压下发生，并且Vset可以大约在例如1.0V至2.0V范围内的电压下发生。然而，应该注意的是，Vset和Vreset的变化可以至少部分地基于多种因素发生，诸如反馈作用材料(诸如NiO：CO和CEM设备中存在的其他材料)的原子浓度以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
在某些实施例中，原子层沉积可以被用于形成或制造包括氧化镍材料(诸如NiO:CO)的膜，以允许在电路环境中在CEM设备工作期间的电子反馈作用，例如，以产生低阻抗状态。另外，在电路环境中的操作期间，例如，可以逆转电子反馈作用，从而产生基本上不相同的阻抗状态，诸如高阻抗状态。在特定实施例中，原子层沉积可利用两种或更多种前体来将例如NiO:CO或其他过渡金属氧化物、过渡金属或其组合的组分沉积到导电衬底上。在实施例中，根据下面的表达式(6a)，可以利用单独的前体分子AX和BY来沉积CEM设备的层：
AX(gas)+BY(gas)＝AB(solid)+XY(gas) (6a)
其中表达式(6a)的“A”对应于过渡金属、过渡金属化合物、过渡金属氧化物或其任何组合。在实施例中，过渡金属氧化物可包括镍，但可以包括其他过渡金属、过渡金属化合物和/或过渡金属氧化物，并且可选自铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒。
在特定实施例中，也可以使用包括一种以上的过渡金属氧化物的化合物，诸如钛酸钇(YTiO3)。
在实施例中，表达式(6a)的“X”可以包括一个或多个配体(诸如有机配体)，并且可以包括脒基(AMD)、二(环戊二烯基)(Cp)2、二(乙基环戊二烯基)(EtCp)2、双(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2)、乙酰丙酮酸(acac)、双(甲基环戊二烯基)((CH3C5H4)2)、二甲基乙二醛(dmg)、2-氨基-戊-2-烯-4-基(apo)2、(dmamb)2，其中dmamb是1-二甲基氨基-2-甲基-2-丁醇酯，(dmamp)2，其中dmamp是1-二甲基氨基-2-甲基-2-丙醇酯、双(五甲基环戊二烯基)(C5(CH3)5)2和羰基(CO)，诸如四羰基(CO)4。因此，在一些实施例中，镍基前体AX可以包括例如脒基镍(Ni(AMD))(例如，Ni(MeC(NBu)2)2)、镍二(环戊二烯基)Ni(Cp)2、镍二(乙基环戊二烯基)(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、镍2-氨基-戊-2-烯-4-基(Ni(apo)2)、Ni(dmamb)2，其中dmamb表示1-二甲基氨基-2-甲基-2-丁醇酯，Ni(dmamp)2，其中dmamp表示1-二甲基氨基-2-甲基-2-丙醇酯、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)，仅举几例；其他过渡金属或镧系金属的有机金属化合物将从该列表中显而易见。在表达式(6a)中，前体“BY”可以包括氧化剂，诸如氧气(O2)、臭氧(O3)、一氧化氮(NO)、一氧化二氮(N2O)、过氧化氢(H2O2)，仅举几例。在其他实施例中，等离子体可以与氧化剂一起使用以形成氧自由基。
然而，在特定实施例中，除了前体AX和BY之外的掺杂剂前体可以用于形成CEM设备的层。可以与前体AX共流的另外的掺杂剂配体可以允许形成反馈作用的化合物，基本上根据下面的表达式(6b)。在实施例中，可以使用诸如甲烷(CH4)、乙烷(C2H6)、丙烷(C3H8)、丁烷(C4H10)、乙炔(C2H2)、一氧化碳(CO)和/或二氧化碳(CO2)的一个或多个掺杂剂前体，也可以使用其他前体可包括的其混合物。因此，表达式(6a)可以被修改为包括基本上根据下面的表达式(6b)的另外的掺杂剂配体：
AX(gas)+(CO或其他含碳配体)+BY(gas)＝AB:CO(solid)+XY(gas)
(6b)
应当注意，可以调节表达式(6a)和(6b)的前体(诸如AX、BY和CO(或其他含碳配体))的浓度(诸如原子浓度)，以便得到在制造的CEM设备中的碳(诸如，以羰基(CO)的形式)的最终原子浓度在约0.1％和10.0％之间。然而，要求保护的主题不必限于上述前体和/或原子浓度。相反，所要求保护的主题旨在涵盖在用于制造CEM设备的原子层沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积等中使用的所有这些前体。在表达式(6a)和(6b)中，“BY”可以包括氧化剂，诸如氧气(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)，仅举几例。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基。同样地，等离子体可以与碳掺杂物质一起使用以形成活化的碳物质。
在特定实施例中，诸如利用原子层沉积的实施例，衬底可以在加热腔室中暴露于前体，加热腔室可以达到例如大约在20.0℃至1000.0℃的范围内的温度，例如，在某些实施例中，或大约在20.0℃至500.0℃的范围内的温度。在例如进行NiO:CO的原子层沉积的一个特定实施例中，可以使用大约在20.0℃至400.0℃的范围内的温度。在暴露于前体源，可以将这些源从加热腔室中吹扫，其中吹扫发生在大约在0.5秒至180.0秒范围内的持续时间内。然而，应该注意，这些仅仅是可能合适的温度和/或暴露时间的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，利用原子层沉积的单个双前体循环(例如，AX和BY，如参考表达式6(a)所描述)或单个三前体循环(例如，AX、NH3或其他含氮配体以及BY，如参考表达式6(b)所述)可以得到包括厚度大约在至的范围内的CEM设备层。因此，在实施例中，为了利用原子层沉积工艺形成包括大约的厚度的CEM设备膜，可以使用800-900次双前体(表达式6(a)或三前体(表达式6(b)))循环。。应当注意，原子层沉积可以用于形成具有其他厚度的CEM设备膜，诸如，厚度大约在和的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于原子层沉积的一个或多个双前体循环(例如，AX和BY)或三前体循环(AX、CO或其他包括碳的配体和BY)，CEM设备膜可以进行原位退火，这可以允许改善膜性能或者可以用于在CEM设备膜中掺入含碳掺杂剂(例如以羰基的形式)。在某些实施例中，可将腔室加热至约20℃至1000℃的温度。然而，在其他实施例中，可以利用大约150℃至800℃范围内的温度进行原位退火。原位退火时间可以从大约1秒至5小时期间变化。在特定实施例中，退火时间可以在更窄的范围内变化，诸如从大约0.5分钟到大约180分钟，并且要求保护的主题不限于这些方面。
图1C示出了包括相关电子开关的存储元件的一种实施方式。可以用作相关电子随机存取存储器(CeRAM)的CES元件130包括其中在两个相对导电区域133之间提供开关区域132的布置。导电区域132可以包括或设置有用于存储元件的相应的端子电极，区域131。
导电区域133可以包括掺杂到不同水平的相关电子材料，诸如与区域132相比相对高的水平，使得它们在施加到元件上的工作电压下，与区域132相比相对更加导电。用于导电区域的合适材料包括掺有配体(诸如羰基(CO)(例如NiO：CO)的过渡金属、过渡金属氧化物和过渡金属化合物。
开关区域132包括相关电子材料，该相关电子材料能够在施加到元件的工作电压下从导体状态切换到绝缘体状态(反之亦然)。用于开关区域的合适的相关电子材料包括掺杂和未掺杂的过渡金属、过渡金属化合物和过渡金属氧化物(例如NiO：CO)，其能够在元件的工作条件下充当Mott绝缘体、电荷交换绝缘体或Anderson无序绝缘体。
在图1C中，存储元件可以包括通过跨膜层选择掺杂剂的相对量而调谐到最佳性能的存储元件，例如，作为存储器存储元件。
例如，在掺杂剂是p型掺杂剂(例如，羰基)的情况下，假设薄膜是空穴导电的，则第一、第二和第三量的掺杂剂可以为导电区域和开关区域提供掺杂分布，该导电区域和开关区域可以被描述为p+/p/p+或p/p+/p，其中p指示：掺杂提供导电或开关区域中的空穴导电性，+指示这些区域中的相对的掺杂量。
图2A示出了根据实施例201的用于制造相关电子设备材料的方法的简化流程图。诸如如图2A、2B和2C中所描述的示例的实施方式可以包括除了示出并描述的那些以外的框、更少的框或以不同于可以识别的顺序发生的框或者其任何组合。在实施例中，方法可以包括例如框210、220、230、240和250。图2A的方法可以符合本文中先前描述的原子层沉积的一般描述。图2A的方法可以从框210开始，可以包括在加热腔室中使衬底暴露于例如气态的第一前体(例如“AX”)，其中第一前体包括过渡金属氧化物、过渡金属、过渡金属化合物或其任何组合以及第一配体(配体不需要包括碳掺杂剂源)。用于镍前体的含碳配体的示例包括包括镍环戊二烯基Ni(Cp)2、镍双(甲基环戊二烯基)和镍二甲基乙二醛；仅举几例。该方法可以在框220处继续，其可以包括通过使用惰性气体或抽空或两者来清除过量的前体AX和AX的副产物。该方法可以在框230处继续，该框可以包括使衬底暴露于气态的第二前体(例如，BY)，其中第二前体包括氧化剂，比如氧气(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)、一氧化氮(NO)、氧化亚氮(N2O)、二氧化氮(NO2)或来自氮氧化物族(NxOy)的来源或具有NO3–配体的前体；仅举几个实例；；仅举几例；以形成CEM设备的第一层膜。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基。该方法可以通过控制质量流量(例如，在暴露时间期间到衬底的氧化反应物前体)来控制反应物前体的量。质量流量可以通过质量流量控制器(MFC)以精确且高度可重复的方式控制，这不仅仅是因为衬底上的反应边界层可以通过其他参数(比如，压力以及气流相对于衬底的方向和速度)以精确且高度可重复的方式进行控制。该方法可以在框240处继续，该处可以包括通过使用惰性气体或通过抽空或通过处理室的抽空和使用惰性气体吹扫室的结合来清除过量的前体BY和BY的副产物。该方法可以在框250继续，其可以包括使用中间吹扫和/或抽空步骤重复使衬底暴露于第一和第二前体以便形成膜的附加层，直到相关电子材料能够表现出至少5.0：1.0的第一和第二阻抗状态的比率。
200中所示的一般描述描述了原子层沉积。掺入的配体掺杂剂(诸如NiO：CO中的CO)的量将是图1C中所示结构的关键特征。该方法描述了通过调节氧化剂流速或氧化剂物质以控制碳浓度来相对于开关层132控制图1C的实施例130的层133中羰基的掺入。
图2B示出了根据实施例202的用于制造相关电子设备材料的方法的简化流程图。图2B的方法可以符合化学气相沉积或CVD的变型(诸如，等离子体增强CVD、热线CVD、、快速热CVD等)的一般描述。在图2B中，诸如在框260处，可以在压力和温度条件下同时将衬底暴露于前体AX和BY，以促进对应于CEM的AB的形成。在NiO：CO的示例性情况下，前体AX可以由Ni(Cp)2或另一种含镍前体表示；并且BY可以是O2或O3或其他氧化剂；这里的方法描述了随时间变化而改变流速和/或氧化剂物质以形成如图1C所示的结构，其中区域133中的掺杂剂的相对量与实施例130中的132中的掺杂剂的量不同，诸如更高。该方法可以通过控制至少一种反应物前体(例如，氧化反应物前体)到衬底的质量流量来控制反应物前体的相对量。质量流量可以通过质量流量控制器(MFC)以精确且高度可重复的方式进行控制，正是因为衬底上的反应边界层可以通过其他参数(诸如，压力以及气流相对于衬底的方向和速度)以精确且高度可重复的方式进行控制。作为CVD形式的示例，可以采用另外的方法导致形成CEM，诸如应用直接或远程等离子体、使用热线来部分分解前体或使用激光以增强反应。CVD膜工艺和/或变型可以在CVD领域的技术人员可以确定的持续时间和条件下发生，直到例如相关电子材料具有适当的厚度并具有适当的性能(诸如电特性)，诸如第一与第二阻抗状态的比率至少为5.0：1.0。
图2C示出了根据实施例270的用于制造相关电子设备材料的方法的简化流程图。图2C的方法可以符合物理气相沉积或PVD或溅射气相沉积或这些和/或相关方法的变型的一般描述。在图2C中，衬底可以在腔室中暴露(例如)于在特定温度和压力条件下具有“视线”的前体的撞击流，以促进形成包括材料AB:Lx的CEM。(一个或多个)靶源可以是例如来自单独的“靶”的AB或A和B和/或Lx，其中使用原子或分子的流引起沉积，这些原子或分子是通过以物理或热的形式或通过其他手段从(一个或多个)靶去除的，并且在处理室中在衬底的“视线”中，处理室的压力足够低或低至使得A或B或AB的原子或分子的平均自由程大约是或超过从靶到衬底的距离。由于反应室压力、衬底的温度和由PVD和溅射沉积领域的技术人员控制的其他性质的条件，AB(或A或B或Lx)或两者的流可以在衬底上结合以形成AB:Lx。在PVD或溅射沉积的其他实施例中，周围环境可以是诸如氧化剂(例如O2、O3、NO、N2O、H2O2或等离子体活化的O*)的来源。流速和/或改变氧化剂物质导致对膜中掺入碳的量的控制，例如，随时间变化改变氧化剂物质以形成如图1C所示的结构，其中区域133中的掺杂剂的相对量与实施例130中的132中的掺杂剂的量不同，例如更高。PVD膜沉积及其变型将持续所需的时间并且在PVD领域的技术人员可以确定的条件下，直到沉积能够表现出至少5.0：1.0的第一至第二阻抗状态的比率的、一定厚度和性质的相关电子材料。
图3是根据实施例200(在400中详细示出)或260的镍二(环戊二烯基)分子(Ni(C5H5)2)(可以缩写为Ni(Cp)2)的图示，其可以用作用于制造相关电子材料的前体。如图3所示，镍二(环戊二烯基)分子中心附近的镍原子被置于+2的电离状态以形成Ni2+离子。在图3的示例的分子中，在镍二(环戊二烯基)(Ni(Cp)2)分子300中的各个环戊二烯基(Cp)部分的左上和右下CH-位点中存在另外的电子。图3另外图示了简写符号，示出了与二环戊二烯基分子300的五边形单体键合的镍。如前所述，Ni(Cp)2和)O3的混合物可以用作用于制造CEM设备的原子层沉积工艺中的气态前体。
图4A-4L示出了在根据实施例的用于制造包括CEM的膜的方法中使用的子过程。图4A-4L的子过程可以在通过调节氧化剂物质和/或流速控制掺入的掺杂剂的量(例如CO)的情况下利用表达式(6)的前体AX和BY，以将NiO:CO的组分沉积在导电衬底上。
然而，可以利用适当的材料替代物来利用图4A-4L的子过程来制造包括利用其他过渡金属、过渡金属化合物、过渡金属氧化物或其组合的CEM的膜，并且所要求保护的主题在这方面不受限制。
如图4A所示，(实施例400)衬底(诸如衬底450)可以暴露于第一气态前体(诸如表达式(6a)的前体AX)，其可以包括气态镍二(环戊二烯基)(Ni(Cp)2)、气态镍脒(Ni(AMD))和/或气态镍2-氨基-戊-2-烯-4-基(nickel 2-amino-pent-2-en-4-onato)，例如，持续时间大约在1.0秒至120.0秒的范围内。在符合表达式(6)的实施例中，如前所述，可以调节第一气态前体的浓度(比如原子浓度)以及暴露时间，以使得制造的相关电子材料中的氮的最终原子浓度为例如大约0.1％至10.0％。然而，控制掺杂剂浓度的方法可以是或者也可以是氧化剂和/或氧化剂流的正确配对，如图4C、图4G和图4K所示。
如图4A所示，使衬底暴露于例如气态镍二(环戊二烯基)(Ni(Cp)2)的混合物中可以导致(Ni(Cp)2)分子附着在衬底450的表面的各个位置处。在实施例中，Ni(Cp)2的这种附着或沉积可以在加热室中进行，该加热室可以达到例如大约在20.0℃至400.0℃范围内的温度。然而，应该注意的是，附加的温度范围，诸如包括小于大约20.0℃且大于大约400.0℃的温度范围是可行的，并且所要求保护的主题在这方面不受限制。
如图4B所示，(实施例401)在将导电衬底(例如导电衬底450)暴露于气态前体(诸如，包括Ni(Cp)2的气态前体的混合物)之后，可以使用吹扫气体(比如，氮气、氩气、氦气或氢气)清除室中剩余的气态Ni(Cp)2、Cp配体和其他副产物。在实施例中，对于包括Ni(Cp)2)的气态混合物的气态前体的示例，腔室可以被吹扫大约在5.0秒至180.0秒的范围内的持续时间。在一个或多个实施例中，吹扫持续时间可取决于，例如，未反应的配体和/或其他副产物。因此，对于图4B的示例，如果未反应的(Cp)2分子表现出对Ni的增加的亲和性，则可以使用更大的吹扫持续时间来清除剩余的气态配体，例如Cp配体。在其他实施例中，吹扫持续时间可以取决于例如腔内的气体流量。例如，主要是层流的腔内气流可以允许以更快的速率清除剩余的气态配体，而主要是湍流的腔内气流可以允许以较慢的速率清除剩余的配体。应该注意的是，所要求保护的主题旨在包括吹扫剩余的气态材料而不考虑腔内的流动特性，腔内的流动特性会增加或减少气态材料被清除的速率。
如图4C所示，(实施例402)可以将第二气态前体(诸如表达式(6)的前体BY)引入到腔室中。如前所述，第二气态前体可以包括氧化剂，其可以用于代替第一配体(诸如(Cp)2)，并且利用氧气)代替配体，并且在一些情况下代替掺杂极配体(诸如CO(实施例451)。因此，如图4C所示，除了代替相对少量的CO之外，氧原子还可以与至少一些与衬底450键合的镍原子形成键。在实施例中，前体BY可以根据下面的表达式(7)氧化(Ni(Cp)2)以形成许多另外的氧化剂和/或其组合：
Ni(C5H5)2+O2→NiO+潜在副产品(例如CO、CO2、C5H5、C5H6、CH3、CH4、C2H5、C2H6、NH3…)(7)
其中C5H5代替表达式(7)中的Cp。根据图4C，显示了许多潜在的副产物，包括C2H5、CO2、CH4和C5H6。还如图4C所示，羰基(CO)可以例如在402中的位点451处保持与氧化镍络合物键合。在实施例中，在制造的CEM设备中的原子浓度为例如0.1％和10.0％之间的这种镍-羰基键(例如，NiO:CO)，可以允许电子反馈作用，这可以导致CEM设备的基本上快速的导体/绝缘体变换。
如图4D所示，(实施例403)可以从腔室中吹扫潜在烃副产物，诸如CO、CO2、C5H5、C5H6、CH3、CH4、C2H5、C2H6。在特定实施例中，利用大约在0.25Pa至100.0kPa范围内的压力，这种腔室吹扫可以发生大约在5.0秒至180.0秒的范围内的持续时间。
在特定实施例中，可以重复图4A-4D中所示的子过程，直到获得所需厚度(诸如厚度大约在5nm到50nm的范围内)的相关电子材料。如本文中此前所述，诸如参考图4A-4D所示并所述的原子层沉积方法可以产生包括例如每个ALD循环大约至的厚度的CEM设备膜。因此，为了构建包括的厚度的CEM设备膜(只是作为可行的示例)，可以例如利用AXgas+BYgas执行大约300次至900次双前体循环。如图1C，实施例133中所示，可以根据需要重复图4A-4D中概述的一组步骤以沉积外掺杂区域所需的厚度。
图4E-4H，类似于4A-4D，不同之处在于包括但不限于下列的条件被调整：AX、过渡金属、前体(比如Ni(Cp)2等)的配对；以及氧化剂(诸如O3(而不是O2))。这里的方法描述了，与4A-4D相比，步骤4E-4H中AX+BY的相对反应性的能力允许本领域技术人员控制掺杂剂(诸如，羰基(CO))，并提供最适合于图1C的实施例132的掺杂剂浓度。如图1C，实施例133中所示，与步骤4A-4D类似或不类似地，步骤4I-4L表示用于生长外层的方法。
在某些实施例中，可以在不同的过渡金属和/或过渡金属氧化物之间偶尔穿插循环以获得所需的特性。例如，在实施例中，在可以形成NiO:CO层的两个原子层沉积循环之后是三个原子层沉积循环，以形成例如氧化钛羰基络合物(TiO:CO)。过渡金属和/或过渡金属氧化物的其他穿插是可行的，并且要求保护的主题在这方面不受限制。
在特定实施例中，在完成一个或多个原子层沉积循环之后，可以对衬底进行退火，这可以有助于控制晶粒结构。例如，如果原子层沉积产生许多柱状晶粒，退火可以允许边界柱状晶粒一起生长，这可以例如降低电阻和/或增强例如CEM设备的相对阻抗状态的电流容量。退火可以产生额外的好处，诸如在例如整个CEM设备材料中更均匀地分布碳分子(诸如羰基)；并且所要求保护的主题在这方面不受限制。
图5A-5D是示出根据实施例的可以用于制造相关电子设备材料的方法的前体流和温度随时间变化的曲线的图示。图5A-5D采用共同的时间标度(T0→T9)。图5A示出了根据实施例501的前体(诸如气态AX)的气体流量曲线510。如图5B所示，可以增加一种或多种前体气流，以便允许一种或多种前体气体进入其中正在制造CEM设备的腔室。因此，根据流量曲线510，在时间T0，一种或多种前体气体的流量可以包括相对低的值(FLow)，例如约0.0的流量，或其他可忽略的量。在时间T1，一种或多种前体气体的流量可以增加到相对较高的值(Fhigh)。在时间T2(这可以对应于在时间T1之后大约在1.0秒至120.0秒范围内的时间)，诸如通过吹扫，从腔室中排出前体气体AX气体。前体气体AX的流量可以返回到相对低的值(诸如大约0.0)，直到大约时间T5，此时前体气体AX的流量可以增加到相对较高的值(Fhigh)。在时间T5之后，例如在时间T6和T9，前体气体AX的流量可以返回到相对低的值，直到稍后增加。
图5B示出了根据实施例502的用于吹扫气体的气体流量曲线520。如图5B所示，可以增加和减少吹扫气体流量，以允许对例如前体气体AX和BY的制造腔室抽空。在时间T0，吹扫气体曲线520表示相对高的吹扫气体流量，这可以允许在时间T1之前清除制造室内的杂质气体。在时间T1，吹扫气体流量可以减少到大约0.0，这可以允许将前体AX气体引入制造室。在时间T2，吹扫气体流量可以增加大约0.5秒至180.0秒的持续时间，以便允许从制造室中清除过量的前体气体AY和反应副产物。
图5C示出了根据实施例503的用于前体气体的气体流量曲线530或用于不同气体(CZ)的气流曲线540。如图5C所示，前体BY气体流量可以保持在大约0.0m3/s的流速，直到大约时间T3，气体流量在该时间可以增加到相对较高的值。在时间T4(其可以对应于在时间T3之后大约在0.5秒至180.0秒范围内的时间)，可以诸如通过吹扫从腔室中吹扫和/或抽空前体BY气体。前体BY气体流量可以返回到0.0，直到大约时间T7，此时前体CZ气体流量可以增加到相对较高的值。在时间T8(其可以对应于在时间T8之后大约在0.5秒至180.0秒范围内的时间)，可以诸如通过吹扫从腔室中吹扫和/或抽空前体CZ气体。前体CZ气流可以返回到0.0。前体BY和CZ通过它们与过渡金属前体的相对反应性和掺入掺杂剂配体Lx的能力来区分。
在时间T3，吹扫气体流量可以减小到相对低的值，诸如大约0.0m3/s，这可以允许前体BY气体进入制造室。在将衬底暴露于前体BY气体之后，可以再次增加吹扫气体流量以允许从制造室中清除前体BY气体，这可以表示例如CEM设备膜的单个原子层的完成。在除去前体BY气体之后，可以将前体AX气体重新引入制造室，以便引发CEM设备膜的第二原子层的沉积循环。在特定实施例中，将前体AX气体引入制造室中、制造室中吹扫剩余前体AX气体、引入前体BY气体并且吹扫剩余的前体BY气体的上述过程可以例如大约在300次至900次的范围内重复。重复上述过程可以使CEM设备膜具有例如在约20.0nm和100.0nm之间的厚度尺寸，尽管所要求保护的主题在这方面不受限制。AX+BY，后跟AX+CZ，后跟AX+BY的循环次数允许形成图1C中所示的实施例。过渡金属前体(诸如AX)(例如Ni(CP)2)，也可以改变，使得转变是AX+BY的若干个循环，后跟DV+CZ的若干个循环，后跟AX+BY的若干个循环，例如，DV可以包括不同的过渡金属(例如钛)和/或取代例如一些或全部的环戊二烯基的前体上的不同配体(诸如，乙基或甲基配体)。
图5D是示出了根据实施例的制造相关电子设备材料的方法中使用的温度随时间变化的曲线的图示。在图5D中，可以升高沉积温度以达到例如大约20.0℃至900.0℃范围内的温度。然而，在特定实施例中，可以使用稍小的范围，诸如约在100.0℃至800.0℃范围内的温度范围。此外，对于特定材料，甚至可以使用更小的温度范围，诸如从大约100.0℃至大约600.0℃。
图5E-5H是示出根据实施例的可以用于制造相关电子设备材料的方法的前体流和温度随时间变化的曲线的图示。图5E-5H采用共同的时间标度(T0→T7)。如实施例505(图5E)所示，在准备材料沉积中，可以在时间T1将前体AX引入制造室，其中时间T0至时间T1表示利用增加的吹扫气体流量可以吹扫和/或抽空处理室的时间段，诸如，通过吹扫气体曲线550(例如，如图5F所示的实施例506)所示。曲线540表示在时间T1发生的前体AX的流量的相对增加。同样在时间T1，第二反应物前体BY的流量可以增加，如气体曲线560(例如，如图5G所示的实施例507)中所示，其中气体流量可以在T1增加。两种前体(AX+BY或AX+CZ)可以基本上同时流动单个CEM膜层的厚度所消耗的时间量，直到时间T2，在该处BY流量将减少，在可以大于或等于T2的时间T3，并且前体CZ将增加到相对高的流量直到时间T4，在该处CZ的流速将减小并且前体BY流速将增加直到时间T6。图5H中所示的温度曲线(例如，实施例508)示出了在时间T0之前或附近设定沉积温度。
图6A-6C是示出根据实施例的可以用于制造CEM设备的沉积和退火过程中的温度随时间变化的曲线的图示。如图6A(实施例600)所示，沉积可以在初始时间跨度期间发生，诸如从T0到T1m。从T0到T1m，可以利用例如原子层沉积工艺将CEM设备膜沉积在合适的衬底上。在沉积CEM设备膜之后，可以后跟退火时段。在一些实施例中，原子层沉积循环的数量的范围可以从例如大约10个循环至多达1000个循环或更多，并且所要求保护的主题内容在这方面不受限制。在完成将CEM膜沉积到合适的衬底上之后，可以执行相对高温退火或在与沉积温度相似的温度范围或更低温度范围的退火。在一些实施例中，退火工艺可以利用大约在20.0℃至900.0℃范围内的温度，并且从时间T1n至时间T1z发生。然而，在特定实施例中，可以使用更小的范围，诸如约在100.0℃至800.0℃范围内的温度范围。此外，对于特定材料，甚至可以使用更小的温度范围，诸如从大约200.0℃至大约600.0℃。退火时间可以在大约1.0秒至大约5.0小时的范围内，但可以缩小至例如大约0.5分钟至180.0分钟的持续时间。应该注意的是，所要求保护的主题不限于用于CEM设备退火的任何特定温度范围，并且要求保护的主题不限于任何特定的退火持续时间。在其他实施例中，沉积方法可以包括化学气相沉积、物理气相沉积、溅射、等离子体增强化学气相沉积或其他沉积方法或沉积方法的组合(诸如ALD和CVD的组合)，以形成CEM膜。
在实施例中，退火可以在气态环境中进行，所述气态环境包括以下各项的一种或多种：气态氮(N2)、氢气(H2)、氧气(O2)、水或蒸汽(H2O)、一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)、臭氧(O3)、氩气(Ar)、氦气(He)、氨气(NH3)、一氧化碳(CO)、甲烷(CH4)、乙炔(C2H2)、乙烷(C2H6)、烷(C3H8)、乙烯(C2H4)、丁烷(C4H10)或其任意组合。
如图6B(实施例601)所示，沉积可以在初始时间跨度期间发生，诸如从T0到T2m，在此期间可以执行大约10至约500个原子层沉积循环。在时间T2n，可以发起退火时间段并且可以继续退火直到时间T2z。在时间T2z之后，可以发生第二组原子层沉积循环，例如，次数可以在大约10到大约500个循环之间。如图6B所示，第二组原子层沉积(沉积-2)循环可以在比第一组原子层沉积循环(沉积-1)稍高的温度下发生。
如图6C(实施例602)所示，沉积可以在初始时间跨度期间发生，诸如从T0到T3m，在此期间可以执行大约10至约500个原子层沉积循环。在时间T3n，可以启动第一退火时间段(退火-1)并且可以继续退火直到时间T3z。在时间T3j，可以执行第二组原子层沉积循环(沉积-2)直到时间T3k，此时可以增加室的温度，以便可以诸如在时间T3l开始发生退火时间段(退火-2)。
如本文所用，术语“衬底”可以包括裸硅、绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂和/或未掺杂半导体、由基底半导体基础(base semiconductor foundation)支撑的硅外延层、互补金属氧化物半导体(CMOS)(诸如具有金属后端的CMOS前端)和/或其他半导体结构和/或技术(诸如包括CEM设备)。在实施例中，衬底可以包括III族氮化物，诸如氮化铝或氮化镓；或III-V族材料，诸如砷化镓、磷化铟等；或其他IV族材料，诸如Ge、石墨烯、金刚石或碳化硅或其组合。衬底还可以包括金属膜(诸如氮化钛、铜、铝、钴、镍或其他材料)；或碳纳米管或碳纳米管簇；或其他导电材料，诸如氧化钌或上面可以沉积CEM的其他导电氧化物。例如，与操作可编程存储器阵列相关联的各种电路(诸如驱动器和/或解码电路)可以形成在衬底中和/或衬底上。此外，当在以下描述中参考“衬底”时，可以利用先前的工艺步骤在基底半导体结构或基础中形成区域和/或结。
在实施例中，CEM设备可以以各种集成电路类型中的任何一种来实现。例如，在实施例中，可以在集成电路中实现许多CEM设备以形成可编程存储器阵列，例如，可以通过改变一个或多个CEM设备的阻抗状态来重新配置。在另一个实施例中，可编程CEM设备可以用作例如非易失性存储器阵列。当然，要求保护的主题的范围不限于本文提供的具体示例。
可以形成多个CEM设备以产生集成电路设备，其可以包括，例如，具有第一相关电子材料的第一相关电子设备和具有第二相关电子材料的第二相关电子设备，其中第一和第二相关电子材料可以包括彼此不同的基本上不相同的阻抗特性。另外，在实施例中，包括彼此不同的阻抗特性的第一CEM设备和第二CEM设备可以形成在集成电路的特定层内。此外，在实施例中，在集成电路的特定层内形成第一和第二CEM设备可以包括至少部分地通过选择性外延沉积来形成CEM设备。在另一个实施例中，集成电路的特定层内的第一和第二CEM设备可以至少部分地通过离子注入形成，诸如以改变例如第一和/或第二CEM设备的阻抗特性。
另外，在实施例中，可以至少部分地通过相关电子材料的原子层沉积在集成电路的特定层内形成两个或更多个CEM设备。在另一实施例中，可以至少部分地通过毯式沉积和选择性外延沉积的组合形成第一相关电子开关材料的多个相关电子开关设备中的一个或多个，以及第二相关电子开关材料的多个相关电子开关设备中的一个或多个。另外，在实施例中，第一和第二存取设备可以分别基本上与第一和第二CEM设备相邻地定位。
在另一实施例中，多个CEM设备中的一个或多个可以在第一金属化层的导电线和第二金属化层的导电线的一个或多个交叉点处，单独地定位在集成电路内(在实施例中)。一个或多个存取设备可以位于第一金属化层的导电线和第二金属化层的导电线的相应的一个或多个交叉点处，其中，在一个实施例中，存取设备可以与相应的CEM设备配对。
在前面的描述中，已经描述了所要求保护的主题的各种实施例。出于解释的目的，阐述了诸如数量、系统和/或配置之类的细节作为示例。在其他情况下，省略和/或简化了众所周知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但本领域技术人员现在将想到许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖落入所要求保护的主题内的所有修改和/或改变。

Claims (20)

1.一种方法，包括：
在腔室中，使衬底暴露于包括过渡金属氧化物、过渡金属、过渡金属化合物的一种或多种气体或其任何组合以及第一配体，所述一种或多种气体包括一定原子浓度的含碳配体，从而使得制造的相关电子材料中的碳原子浓度在0.1％和10.0％之间；
使所述衬底暴露于气态氧化物，以形成所述相关电子材料膜的第一层；以及
重复使所述衬底暴露于所述一种或多种气体和所述气态氧化物，其中，出于控制结构中掺入的掺杂剂的目的，重复的循环使用不同的种类或流速的氧化物，并且被重复足够的次数，从而形成所述相关电子材料的膜的附加层，所述相关电子材料的膜表现出彼此基本上不相同的第一阻抗状态和第二阻抗状态。
2.根据权利要求1所述的方法，其中，所述相关电子材料的膜的第一层包括电子反馈作用材料。
3.根据前述权利要求2所述的方法，其中，所述电子反馈作用材料包括羰基(CO)、氨(NH3)、乙二胺(C2H8N2)、一氧化氮(NO)、二氧化氮(NO2)、NO3配体、胺、酰胺或烷基酰胺、氰基(CN-)、苯(1,10-菲咯啉)(C12H8N2)、联吡啶(C10,H8N2)、乙二胺((C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN)和诸如硫氰酸盐(NCS-)的氰基硫化物，或其任何组合。
4.根据前述权利要求中任一项所述的方法，还包括利用所述一种或多种气体吹扫所述腔室5.0秒至180.0秒。
5.根据前述权利要求中任一项所述的方法，其中，使得所述衬底暴露于一种或多种气体，发生在5.0秒至180.0秒的时间段内。
6.根据前述权利要求中任一项所述的方法，还包括重复所述衬底的暴露50至900次。
7.根据权利要求6所述的方法，还包括重复所述衬底的暴露，直到所述相关电子材料的膜的厚度达到1.5nm至150.0nm之间。
8.根据前述权利要求中任一项所述的方法，其中，所述一种或多种气体包括气态的脒基镍(Ni(AMD))、镍二(环戊二烯基)(Ni(Cp)2)、镍二(乙基环戊二烯基)(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)镍(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、二甲基乙二肟酸镍(Ni(dmg)2)、镍2-氨基-戊-2-烯-4-基(Ni(apo)2)、Ni(dmamb)2(其中dmamb表示1-二甲基氨基-2-甲基-2-丁醇酯)、镍Ni(dmamp)2(其中dmamp表示1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2)，以及羰基镍(Ni(CO)4)中的一种或多种或其任何组合。
9.根据前述权利要求中任一项所述的方法，其中，所述气态氧化物包括氧气(O2)、臭氧(O3)、过氧化氢(H2O2)、一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或来自氮氧化物族(NxOy)的源或具有配体的前体；上述分子的等离子体活化物质。
10.根据前述权利要求中任一项所述的方法，其中，使所述衬底暴露于一种或多种气体并且使所述衬底暴露于所述气态氧化物，发生在20.0℃至1000.0℃之间的温度下。
11.根据前述权利要求中任一项所述的方法，还包括在所述腔室中使所述暴露的衬底进行退火。
12.根据权利要求11所述的方法，还包括在发起所述退火之前，使所述腔室的温度升高到20.0℃和900.0℃之间。
13.根据权利要求11或12所述的方法，其中，所述暴露的衬底在包括以下各项中的一项或多项的环境中进行退火：气态氮(N2)、氢气(H2)、氧气(O2)、水或蒸汽(H2O)、一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)、臭氧(O3)、氩(Ar)、氦(He)、氨(NH3)、一氧化碳(CO)、甲烷(CH4)、乙炔(C2H2)、乙烷(C2H6)、丙烷(C3H8)、乙烯(C2H4)或丁烷(C4H10)或其任何组合。
14.一种设置在衬底上的膜，包括：
利用碳提供电子反馈作用的相关电子材料，所述碳具有在0.1％和10.0％之间的原子浓度，所述膜具有约1.0nm和100.0nm之间的厚度，并且响应于将跨所述膜的厚度尺寸施加的0.1V和10.0V之间的电压，而表现出第一电阻状态与第二电阻状态的比率至少为5.0:1.0。
15.根据权利要求14所述的膜，其中，所述施加的电压在0.6V和1.5V之间，并且其中，所述相关电子材料具有10.0nm和50.0nm之间的厚度。
16.根据权利要求14所述的膜，其中，所述相关电子材料包括10-1000个原子层。
17.根据权利要求14、15和16中任一项所述的膜，其中，所述衬底的至少50.0％包括氮化物材料。
18.一种开关设备，包括：
利用原子浓度在0.1％和10.0％之间的碳基材料作为电子反馈作用材料的相关电子材料，所述相关电子材料被沉积在两个或多个导电电极之间，所述相关电子材料具有在1.0nm和100.0nm之间的厚度，并且响应于将跨所述两个或多个导电电极的至少两个施加的0.1V至10.0V之间的电压，而表现出第一电阻状态与第二电阻状态的比率至少为5.0:1.0。
19.根据权利要求18所述的开关设备，其中，所述相关电子材料具有在10.0nm和50.0nm之间的厚度，并且其中，跨所述两个或多个导电电极中的至少两个施加的电压将在0.6V和1.5V之间。
20.根据权利要求18或19所述的开关设备，其中，所述相关电子材料具有在1.5nm和150.0nm之间的厚度，并且被沉积在包括氮化钛、铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱或它们的任意组合的电极材料上。
CN201780012377.0A 2016-02-19 2017-02-17 控制碳的相关电子材料设备的制造方法 Pending CN108886093A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/048,244 US10170700B2 (en) 2016-02-19 2016-02-19 Fabrication of correlated electron material devices method to control carbon
US15/048,244 2016-02-19
PCT/GB2017/050415 WO2017141043A1 (en) 2016-02-19 2017-02-17 Fabrication of correlated electron material devices method to control carbon

Publications (1)

Publication Number Publication Date
CN108886093A true CN108886093A (zh) 2018-11-23

Family

ID=58231648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780012377.0A Pending CN108886093A (zh) 2016-02-19 2017-02-17 控制碳的相关电子材料设备的制造方法

Country Status (6)

Country Link
US (2) US10170700B2 (zh)
KR (1) KR20180115748A (zh)
CN (1) CN108886093A (zh)
GB (1) GB2563349A (zh)
TW (1) TWI721105B (zh)
WO (1) WO2017141043A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10734805B2 (en) * 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10580981B1 (en) * 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
CN102197459A (zh) * 2008-10-27 2011-09-21 应用材料股份有限公司 三元化合物的气相沉积方法
CN102625861A (zh) * 2009-08-14 2012-08-01 Asm美国股份有限公司 利用受激氮-氧类进行的金属氧化物薄膜沉积的系统和方法
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
JP5223084B2 (ja) 2006-09-22 2013-06-26 国立大学法人大阪大学 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
WO2009114796A1 (en) 2008-03-13 2009-09-17 Symetrix Corporation Correlated electron material with morphological formations
US8846443B2 (en) 2011-08-05 2014-09-30 Intermolecular, Inc. Atomic layer deposition of metal oxides for memory applications
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9194040B2 (en) 2012-07-25 2015-11-24 Applied Materials, Inc. Methods for producing nickel-containing films
US9246085B1 (en) 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
EP3231021B1 (en) 2014-12-09 2020-02-19 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
CN102197459A (zh) * 2008-10-27 2011-09-21 应用材料股份有限公司 三元化合物的气相沉积方法
CN102625861A (zh) * 2009-08-14 2012-08-01 Asm美国股份有限公司 利用受激氮-氧类进行的金属氧化物薄膜沉积的系统和方法
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers

Also Published As

Publication number Publication date
TWI721105B (zh) 2021-03-11
TW201742945A (zh) 2017-12-16
US20170244032A1 (en) 2017-08-24
US20190109283A1 (en) 2019-04-11
KR20180115748A (ko) 2018-10-23
US10580982B2 (en) 2020-03-03
US10170700B2 (en) 2019-01-01
GB2563349A (en) 2018-12-12
WO2017141043A1 (en) 2017-08-24
GB201813623D0 (en) 2018-10-03

Similar Documents

Publication Publication Date Title
CN108886093A (zh) 控制碳的相关电子材料设备的制造方法
CN108701762A (zh) 含氮的相关电子材料设备的制造
JP6976967B2 (ja) 相関電子材料デバイスの製作
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
CN109478594A (zh) 制造具有减少的界面层阻抗的相关电子材料设备
CN108701764A (zh) 相关电子材料的阻挡层
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
TWI738942B (zh) 相關電子材料元件及其構造方法
CN109643757A (zh) Cem切换装置
CN110024152A (zh) 控制相关电子材料中的掺杂物浓度
CN110036496A (zh) 由相关电子材料形成的切换器件
US10658587B2 (en) CEM switching device
CN109643756A (zh) 通过暴露于紫外线能量制造相关电子材料膜
CN110199389A (zh) 用于由相关电子材料（cem）形成器件的方法和过程
US10403816B2 (en) CEM switching device
TW201946307A (zh) 關聯電子材料元件之製造
US11133466B1 (en) Methods for controlling switching characteristics of a correlated electron material device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210121

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181123