CN110199389A - 用于由相关电子材料（cem）形成器件的方法和过程 - Google Patents

用于由相关电子材料（cem）形成器件的方法和过程 Download PDF

Info

Publication number
CN110199389A
CN110199389A CN201880007258.0A CN201880007258A CN110199389A CN 110199389 A CN110199389 A CN 110199389A CN 201880007258 A CN201880007258 A CN 201880007258A CN 110199389 A CN110199389 A CN 110199389A
Authority
CN
China
Prior art keywords
cem
wafer
layer
devices
cem devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880007258.0A
Other languages
English (en)
Inventor
卢西恩·斯弗恩
金柏莉·盖伊·里德
格雷戈里·芒森·耶里克
马努基·拉索
格伦·阿诺德·罗森代尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN110199389A publication Critical patent/CN110199389A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技术一般涉及相关电子材料的制造，该相关电子材料例如用于执行指定应用性能参数277‑283。在实施例中，在晶圆制造工艺的第一阶段(例如前段制程阶段)制造的CEM器件可能与在晶圆制造工艺的第二阶段(例如中间制程阶段和后段制程阶段)制造的CEM器件不同。

Description

用于由相关电子材料(CEM)形成器件的方法和过程
技术领域
本技术一般涉及相关电子器件，并且可以更具体地涉及用于制造相关电子器件的方法。
背景技术
诸如电子开关器件的集成电路器件可以在各种电子器件类型中找到。例如，存储器和/或逻辑器件可以包含适用于计算机、数码相机、智能电话、平板设备、个人数字助理等的电子开关。在考虑电子开关器件是否适合于特定应用时，设计者可能感兴趣的与电子开关器件有关的因素可包括例如物理尺寸、存储密度、操作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他因素可包括例如制造成本、易于制造性、可扩展性和/或可靠性。此外，似乎对于展现出较低功率和/或较高速度特性的存储器和/或逻辑器件的需求不断增加。对低功率和/或高速器件的需求可能涉及多种器件类型，例如，包括在晶圆制造工艺的前段制程(FEOL)、中间制程(MOL)、后端制程(BEOL)等制造的器件。
附图说明
在说明书的结论部分中特别指出并清楚地要求所要保护的主题。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过结合附图阅读并参考以下详细描述来理解，其中：
图1A是由相关电子材料形成的器件的电流密度相比于电压分布的实施例的图示；
图1B是包括相关电子材料的开关器件的实施例的图示以及相关电子材料开关的等效电路的示意图；
图2A-2B是示出根据一个或多个实施例的在晶圆制造工艺的各个制造阶段可以由相关电子材料(CEM)形成的器件的图；
图2C是示出根据一个或多个实施例的在晶圆制造工艺的各个制造阶段形成的CEM器件的示例性能分布的图；
图3A-3E示出了根据实施例的设置在晶圆层之间的各种CEM器件；
图4A-4E示出了根据实施例的设置在晶圆层之间的各种CEM器件和保护间隔体；
图5A-5D示出了根据实施例的设置在晶圆层之间的各种CEM器件和保护间隔体；
图6A-6E示出了根据实施例的设置在晶圆的三个层(N、N+1和N+2)之间的各种CEM器件；
图7A-7E示出了根据实施例的设置在晶圆层之间的各种梯形CEM器件；
图7F-7G示出了根据实施例的用于形成图7A-7E的梯形CEM器件的子过程；
图8A-8G示出了根据实施例的设置在晶圆层之间的各种梯形CEM器件；
图8H-8K示出了根据实施例的用于形成图8D的倒梯形CEM器件的子过程；
图9A是根据实施例的用于根据晶圆制造工艺的制造阶段由CEM形成器件的方法的流程图；以及
图9B是根据实施例的用于形成CEM器件的系统的示意图。
具体实施方式
在以下对附图的详细描述中参考了附图，附图形成了本发明的一部分，其中相同的附图标记可以表示贯穿附图中相应的和/或类似的相同部分。应当认识到，附图不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些实施例的尺寸可能相对于其他实施例被夸大。此外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，装置权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进对附图的讨论，并且不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
贯穿本说明书对一个实现方式、实现方式、一个实施例、实施例等的提及意味着结合特定实现方式和/或实施例描述的特定特征、结构和/或特性等包括在所要求保护的主题的至少一个实现方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在提及相同的实现方式和/或实施例或任何一个特定实现方式和/或实施例。此外，应当理解，所描述的特定特征、结构和/或特性等能够在一个或多个实现方式和/或实施例中以各种方式组合，并且因此在预期的权利要求范围内。当然，一般来说，如同本申请说明书的情况一样，这些和其他问题有可能因特定使用情境而异。换句话说，贯穿本公开，特定的描述和/或使用情况的上下文提供了关于要作出的合理推论的有用指导；然而，类似地，“在本上下文中”在没有进一步限定的情况下一般指本公开的上下文。
本公开的特定实施例描述了用于制备和/或制造相关电子材料(CEM)膜以形成例如相关电子开关的方法和/或工艺，相关电子开关例如可用于形成存储器中的相关电子随机存取存储器(CERAM)和/或逻辑器件。可以用于构造CERAM器件和CEM开关的相关电子材料也可以包括例如各种其他电子电路类型，例如存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相环电路、微波和毫米波组件等等，虽然所要求保护的主题在范围上并在这些方面受限制。在本上下文中，CEM开关例如可以展现出基本上快速的导体到绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器件中响应于结晶态到非晶态的改变或者在另一示例中在电阻性RAM器件中形成细丝)来实现。与例如在相变和电阻性RAM器件中的细丝形成或熔化/凝固相对，CEM器件中的基本上快速的导体到绝缘体转变可响应于量子力学现象。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/较高阻抗状态”。
可以依据莫特(Mott)转变来理解相关电子材料在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的量子力学转变，其中相对导电/较低阻抗状态与绝缘/较高阻抗状态显著不同。根据莫特转变，如果莫特转变条件发生，则材料可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔半径。如果达到阈值载流子浓度，使得满足莫特标准，则认为发生莫特转变。响应于莫特转变发生，CEM器件的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为与较高电阻/较高电容状态显著不同的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
可以通过电子的局域化来控制莫特转变。如果诸如电子之类的载流子被局域化时，则认为载流子之间的强库仑相互作用将CEM的能带分裂以产生相对绝缘(相对较高阻抗)状态。如果电子不再局部化，则弱的库仑相互作用可能占主导地位，这可能导致能带分裂的消除，这进而又可能导致与相对较高阻抗状态显著不同的态金属(导)带(相对较低阻抗状态)。
此外，在一个实施例中，从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的切换可引起电阻的变化以及电容的变化。例如，CEM器件可以展现为具有可变电容特性的可变电阻。换句话说，CEM器件的阻抗特性可包括电阻和电容分量。例如，在金属状态下，CEM器件可以包括可能接近零的相对低的电场，因此可以展现出充分低的电容，该电容同样可能接近零。
类似地，在可以由较高密度的束缚或相关电子引起的相对绝缘/较高阻抗状态下，外部电场可能能够穿透CEM，因此，CEM可以展现出较高的电容，此较高的电容至少部分地基于存储在CEM内的附加电荷。因此，例如，至少在特定实施例中，CEM器件中从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的转变可导致电阻和电容两者的变化。这种转变可能带来另外的可测量的现象，并且要求保护的主题在这方面不受限制。
在一个实施例中，由CEM形成的器件可以响应于CEM(包括基于CEM的器件)的大部分体积中的莫特转变而表现出阻抗状态的切换。在一个实施例中，CEM可以形成“体开关”。如本文所使用的，术语“体开关”指的是CEM的至少大部分体积例如响应于莫特转变而切换器件的阻抗状态。例如，在一个实施例中，器件的大体上所有CEM可以响应于莫特转变从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态或者从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。
在实施方式中，CEM可以包括元素周期表的一个或多个“d区”元素。它可包含一种或多种过渡金属或过渡金属化合物，特别是一种或多种过渡金属氧化物(TMO)。CEM器件还可以利用元素周期表的一种或多种“f区”元素来实现。CEM可以包含一种或多种稀土元素、稀土元素的氧化物、包含一种或多种稀土过渡金属的氧化物(例如钙钛矿，并且具体地为钇和/或镱的氧化物)、或包含来自周期表的镧系元素或锕系元素的金属的任何其它化合物，并且所要求保护的主题在这方面不受限制。因此，在此上下文中，如本文所使用的术语，d区元素是指钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、镉(Cd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、汞(Hg)、(Rf)、(Db)、(Sg)、铍(Bh)、(Hs)、(Mt)、鐽(Ds)、(Rg)或鎶(Cn)。另外在此上下文中，包含或由元素周期表中的“f区”元素形成的CEM是指包含以下金属的CEM：镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、锕(Ac)、钍(Th)、镤(Pa)、铀(U)、镎(Np)、钚(Pu)、镅(Am)、锫(Bk)、锎(Cf)、锿(Es)、镉(Fm)、钔(Md)、锘(No)或铹(Lr)。
图1A是由相关电子材料形成的器件的电流密度与电压分布的实施例100的图示。至少部分地基于施加到CEM器件的端子的电压，例如，在“写操作”期间，CEM器件可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压Vset和电流密度Jset可以导致CEM器件转变到相对低阻抗存储器状态。相反，施加电压Vreset和电流密度Jreset可以使CEM器件转变为相对高阻抗存储器状态。如图1A所示，参考标号110示出了可以将Vset与Vreset分开的电压范围。在将CEM器件置于高阻抗状态或低阻抗状态之后，可以通过施加电压Vread(例如，在读操作期间)并检测CEM器件的端子处的电流或电流密度(例如，利用读窗口107)来检测CEM器件的特定状态。
根据一个实施例，图1A中表征的CEM器件可以包括：任何过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体。在特定实现方式中，如参考图2所述的，CEM器件可以由开关材料形成，例如氧化镍、氧化钴、氧化铁、氧化钇、氧化钛钇和钙钛矿，例如铬掺杂的钛酸锶、钛酸镧和包括锰酸镨钙和锰酸镨镧的锰酸盐族，这只是举几个示例。特别是，含有不完整“d”和“f”轨道壳的元素的氧化物(如上文所列出的)可以表现出用于CEM器件的足够阻抗开关特性。其他实现方式可以采用其他过渡金属化合物，而不偏离所要求保护的主题。
图1A的CEM器件可以包括其他类型的过渡金属氧化物可变阻抗材料，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。公开了氧化镍(NiO)作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外来配体，例如羰基(CO)，其可以建立和/或稳定可变阻抗特性和/或实现P型操作，其中CEM可以在阻抗状态情况下(例如，如本文所述的区域104)更具导电性。因此，在另一特定示例中，掺杂有外来配体的NiO可以表示为NiO：Lx，其中Lx可以表示配体元素或化合物，x可以表示一个单元NiO的配体单元数。可以简单地通过平衡化合价来确定针对任何特定配体和配体与NiO或任何其他过渡金属化合物的任何特定组合的x值。除羰基外，还可以在低阻抗状态下引起或增强导电性的其他掺杂物配体可包括:亚硝酰基(NO)、三苯基膦(PPh3)、邻二氮菲(C12H8N2)、联吡啶(C10H8N2)、乙(撑)二胺(C2H4(NH2)2)、氨(NH3)、乙腈(CH3CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)。
在本上下中，如本文所提及的“P型”掺杂CEM这里是指包含特定分子掺杂物的第一类型CEM，如果此CEM在低阻抗状态下操作(例如由本文所述的图1A的区域104所指示的低阻抗状态)，则该CEM表现出相对于未掺杂的CEM而言增加的导电性。引入取代配体(如CO和NH3)可用于增强NiO CEM的P型性质。因此，至少在特定实施例中，CEM的P型操作的属性可以包括通过控制CEM中P型掺杂物的原子浓度来剪裁或定制CEM在低阻抗状态下操作的导电率。在特定实施例中，增加的P型掺杂物的原子浓度可以导致CEM的电导率增加，但是所要求保护的主题在这方面不受限制。
在另一个实施例中，图1A的CEM器件可以包括其他过渡金属氧化物可变阻抗材料，其具有至少85.0％的原子浓度，例如其中CEM的剩余部分包含诸如碳或氮(或含氮或含碳配体)之类的掺杂物，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。氧化镍(NiO)被公开为一种特定的TMO。本文所讨论的NiO材料可以掺杂有外来含氮配体，其可以稳定可变阻抗性质。特别地，本文公开的NiO可变阻抗材料可包括CxHyNz形式的含氮分子(其中x≥0，y≥0，z≥0，并且其中至少x，y或z包括>0的值)(诸如：氨(NH3)、氰基(CN-)、叠氮离子(N3 -)、苯(1,10-菲咯啉，(C12H8N2))、2,2'-联吡啶(C10H8N2)、乙二胺((C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN))以及氰基硫化物(诸如硫氰酸盐(NCS-))。本文公开的NiO可变阻抗材料可包括氧氮化物族的成员(NxOy，其中x和y包括整数，其中x≥0且y≥0并且至少x或y包括>0的值)，其可包括例如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或具有NO3 -配体前驱物。
根据图1A，如果施加足够的偏压(例如，超过能带分裂电势)并且满足上述莫特条件(例如，注入的电子空穴数量与切换区域中的电子的数量相当)，则CEM器件可以例如响应于莫特转变而从相对低阻抗状态切换到相对高阻抗状态。这可以对应于图1A的电压相对于电流密度分布的点108。在此点处或适当地在此点附近，电子不再被筛选(screen)并且变得局限于金属离子附近。该相关性可以导致强的电子-电子相互作用势，其可以用于分裂能带以形成相对高阻抗的材料。如果CEM器件包括相对高阻抗状态，则可以通过电子空穴的传输产生电流。因此，如果在CEM器件的端子间施加阈值电压，则可以在绝缘体-金属(MIM)二极管的势垒上方将电子注入到该MIM器件中。在某些实施例中，在CEM器件的端子间施加的阈值电势处注入阈值电子电流可以执行“设置”操作，其将CEM器件置于低阻抗状态。在低阻抗状态下，电子的增加可以对进入的电子进行筛选并去除电子的局域化，这可以用于能带分裂电势坍塌，从而产生低阻抗状态。
根据一个实施例，CEM器件中的电流可以由外部施加的“顺应性”条件控制，该“顺应性”条件可以至少部分地基于所施加的外部电流来确定，该外部电流可以在写操作期间被限制为例如将CEM器件置于相对高阻抗状态。在一些实施例中，该外部施加的顺应性电流还可以为后续重置操作(以将CEM器件置于相对低阻抗状态)设置电流密度的条件。如图1A的特定实现方式中所示，可以在点116处的写操作期间施加电流密度Jcomp以将CEM器件置于相对低阻抗状态，这可以确定用于在随后的写操作中将CEM器件置于高阻抗状态的顺应性条件。如图1A所示，随后可以通过在点108处在电压Vreset下施加电流密度Jreset≥Jcomp来将CEM器件置于高阻抗状态，此时Jcomp是外部施加的。
在一个实施例中，顺应性可以设置CEM器件中的许多电子，这些电子可以被空穴“捕获”以进行莫特转变。换句话说，在写操作中施加的用于将CEM器件置于相对低阻抗的存储器状态的电流可以确定要注入CEM器件的空穴的数量，以便于随后将CEM器件转换到相对高阻抗的存储器状态。
如上所述，重置条件可以响应于点108处的莫特转变而发生。如上所述，这种莫特转变可以在CEM器件中引起电子浓度n近似等于或至少与电子空穴的浓度p相当的情况。这种情况可以基本上根据表达式(1)建模如下：
在表达式(1)中，λTF对应于托马斯费米筛选长度，并且C是常数。
根据一个实施例，图1A中所示的电压相对电流密度分布中的区域104中的电流或电流密度可以响应于从施加在CEM器件的端子间的电压信号注入空穴而存在。这里，当在CEM器件的端子间施加阈值电压VMI时，空穴的注入可满足在电流IMI时低阻抗状态到高阻抗状态转变的莫特转变标准。这可以基本上根据表达式(2)建模如下：
其中，Q(VMI)对应于带电注入的(空穴或电子)并且是施加电压的函数。注入电子和/或空穴使得实现莫特转变可以发生在频带之间并且响应于阈值电压VMI和阈值电流IMI。根据表达式(1)通过表达式(2)中的IMI注入的空穴使电子浓度n等于电荷浓度以引起莫特转变，可以对这样的阈值电压VMI对托马斯费米筛选长度λTF的依赖性建模，表达式(3)如下：
其中，ACEM为CEM器件的横截面积；并且Jreset(VMI)可以表示要以阈值电压VMI施加到CEM器件的通过CEM器件的电流密度，其可以将CEM器件置于相对高阻抗状态。
根据一个实施例，CEM器件(可以用于形成CEM开关、CERAM存储器器件或包括一个或多个相关电子材料的各种其他电子器件)可以诸如通过藉由被注入足够量的电子以满足莫特转变标准从相对高阻抗状态转变而被置于相对低阻抗的存储器状态。在将CEM器件转变到相对低阻抗状态时，响应于注入足够量的电子，CEM器件的端子间的电势克服了阈值切换电势(例如，Vset)，可以开始筛选注入的电子。如前所述，筛选可用以使双重占据电子(double-occupied electron)不局域化以使能带分裂电势坍塌，从而产生相对低阻抗状态。
在特定实施例中，CEM器件的阻抗状态的变化(例如，从低阻抗状态到显著不同的高阻抗状态的变化)例如可以通过化合物(包括NixOy(其中下标“x”和“y”包括整数)的电子的“回赠”来实现。如本文所使用的，术语“回赠”是指由相邻的晶格结构分子(即配体)向过渡金属、过渡金属氧化物或其任何组合(即向金属的原子轨道)提供一个或多个电子(即电子密度)，并且同时从金属中心向配体/掺杂物上的未被占据的π*反键合轨道提供电子密度。电子回赠配体可以是π反键合配体，例如羰基(CO)、亚硝酰基(NO)、异氰化物(RNC，其中R是H、C1-C6烷基或C6-C10芳基)、烯烃(例如乙烯)、炔烃(例如乙炔)或膦(例如三烷基膦或三芳基膦(R3P，其中R是H、C1-C6烷基或C6-C10芳基)，例如三苯基膦(PPh3)。回赠可以允许过渡金属、过渡金属化合物、过渡金属氧化物或其组合以在施加的电压的影响下保持有利于导电的电离状态。在某些实施方案中，CEM中的回赠例如可响应于使用羰基(CO)或含氮掺杂物(诸如氨(NH3)、乙二胺(C2H8N2)或氮氧化物族(NxOy)的成员)而发生，羰基(CO)或含氮掺杂物物质可以在包括CEM的器件或电路的操作期间允许CEM表现出电子可控制地并且可逆地“捐赠”到过渡金属或过渡金属氧化物(例如镍)的导带的特性。回赠可以逆转，例如在氧化镍材料(例如，NiO:CO或NiO:NH3)中，从而允许在器件操作期间氧化镍材料切换到表现出显著不同的阻抗特性，例如高阻抗特性。
因此，在本上下文中，电子回赠材料是指至少部分地基于所施加的电压的影响来控制向CEM的导带捐赠电子以及从CEM的导带进行电子捐赠的逆转而表现出阻抗切换特性(例如从第一阻抗状态切换到显著不同的第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然))的材料。
在一些实施例中，通过回赠，包含过渡金属、过渡金属化合物或过渡金属氧化物的CEM开关在过渡金属(例如镍)被置于2+的氧化态(例如，在诸如NiO:CO或NiO:NH3材料中的Ni2+)情况下，则可表现出低阻抗特性。相反，如果将过渡金属(例如镍)置于1+或3+的氧化态，则可以将电子回赠逆转。因此，在CEM器件的操作期间，回赠可以致“歧化”，其可以包括基本上同时的氧化和还原反应，实质上根据下面的表达式(4)：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，这种歧化是指如表达式(4)所示形成镍离子，如Ni1++Ni3+，这可能在CEM器件的操作期间引起例如相对高阻抗状态。在一个实施例中，诸如含碳配体(羰基(CO))或含氮配体(诸如氨分子(NH3))的掺杂物可允许在CEM器件的操作期间共享电子以便产生表达式(4)的歧化反应及其逆转，实质上按照下面的表达式(5)：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示，歧化反应的逆转允许镍基CEM返回到相对低阻抗状态。
在实施例中，取决于例如NiO:CO或NiO:NH3的分子浓度(其值可以在原子浓度为大约0.1％至10.0％的范围内变化)，如图1A所示，在Vset≥Vreset的条件下，Vreset和Vset可以在0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，Vreset可以在大约0.1V至1.0V范围内的电压下发生，并且Vset可以在大约1.0V至2.0V范围内的电压下发生。然而，应该注意，Vset和Vreset的变化可以至少部分地基于各种因素发生，例如电子回赠材料(例如NiO:CO或NiO:NH3)以及存在于CEM器件中的其他材料的原子浓度以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
此外，在本上下中，如本文所用的，“电极”是指包含表面的平面结构，所述表面使得能够在该电极上或上方沉积或布置材料，例如操作用于提供电气功能的材料。例如，在基于CEM的器件中，金属电极可以包含大原子浓度的金属，可以用以将电流传送到与金属电极接触的基于CEM的器件。在实施例中，金属电极可以经由沉积工艺构造并且可以包含钛或基于钛的材料，例如氮化钛(TiN)。在实施例中，金属电极可以包含除钛以外的一种或多种d区或f区元素，例如铂、铜、铝、钴、镍、钨、氮化钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱或氧化铱或它们的任何组合，并且所要求保护的主题不限于导电衬底材料的任何特定组成。然而，应当注意的是，所要求保护的主题旨在包含形式为ML:L掺杂物的金属电极，其中“M”指示金属离子，例如d区或f区元素，“L”指示显性配体，例如NiO分子中的氧，并且其中L掺杂物包含掺杂物配体，例如NiO:CO复合物中的羰基(CO)和NiO:NH3复合物中的NH3，仅举两个可能的示例。
另外在此上下文中，本文所用的术语“层”是指与特定层上和/或之下的一个或多个附加层相聚合地形成结构(例如包括半导体晶圆的结构)的平坦表面。因此，例如，半导体晶圆可以通过使用适合的沉积工艺来累积或聚合两个或多个沉积层来形成。在实施例中，半导体结构可以包含任何数量的层，例如2层、5层、10层、50层或数量到几千层及以上的若干层。在某些实施例中，半导体结构(例如半导体晶圆)可以包含衬底层、CEM层、包含穿过半导体结构的区域的一个或多个导电迹线的层、包含绝缘材料的层以及形成晶体管、二极管、开关、无源电路元件(例如，电容器、电感器等)的层、电路之间(两两之间或更多个电路之间)的互连以及用于执行附加电气功能的各种层，并且所要求保护的主题在这方面不受限制。
此外，在此上下文中，衬底可以对应于晶圆的第一层或第一组层。因此，例如，晶体管、逻辑器件、二极管、传感器可以在衬底或晶片的第一层上或之上工作。在晶圆的第二层或晶圆的第二组层上，可以设置路由信号的一个或多个导电迹线，并且可以定位一个或多个互连，例如光学互连。在晶圆的第一层(或晶圆的第一组层)上或之上工作的特定器件(例如CEM器件)可以通过绝缘材料(例如氮化硅)与晶圆的第二层(或晶圆的第二组层)物理分离和/或电隔离。因此，在此上下文中，如本文所用的术语“晶圆”是指器件(例如CEM器件)的多分层集合，其可以利用形成包含制造晶圆的多个层来执行许多逻辑、交换、访问、RF、信号接收和/或信号传输或其他电气和/或逻辑功能。。
在特定实施例中，沉积工艺可以使用两种或更多种前驱物来在位于衬底之上的导电金属电极上沉积例如NiO:CO或NiO:NH3的组分。在一个实施例中，基本上根据下面的表达式(6a)，可以例如利用单独的前驱物分子AX和BY来沉积CEM膜：
AX(气)+BY(气)＝AB(固)+XY(气) (6a)
其中表达式(6a)的“A”对应于过渡金属、过渡金属化合物、过渡金属氧化物或其任何组合。在实施例中，过渡金属氧化物可包含镍，但可包含其他过渡金属、过渡金属化合物和/或过渡金属氧化物，例如铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、钽、锡、钛、钒、钇和锌(它们可以与阴离子连接，例如氧或其他类型的配体)或其组合，尽管要求保护的主题在范围上在这方面不受限制。在特定的实施例中，也可以使用包含一种以上过渡金属氧化物的化合物，例如钛酸钇(YTiO3)。
在实施例中，表达式(6a)的“X”可包含一个或多个配体，例如有机配体，并且可包含脒基(AMD，例如RNCR1NR2，其中R、R1和R2选自H或烷基)、二(环戊二烯基)(Cp)2、二(乙基环戊二烯基)(EtCp)2，双(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2)、乙酰丙酮酸(acac)、双(甲基环戊二烯基)((CH3C5H4)2)、二甲基乙二醛(dmg)、2-氨基-戊-2-烯-4-onato(apo)2、(dmamb)2(其中dmamb是1-二甲基氨基-2-甲基-2-丁醇酯)、(dmamp)2(其中dmamp＝1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)(C5(CH3)5)2和羰基(CO)，具体地为四羰基(CO)4。因此，在一些实施例中，镍基前驱物AX可包括例如脒基镍(Ni(AMD))、镍二(环戊二烯基)(Ni(Cp)2)、镍二(乙基环戊二烯基)(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、镍2-氨基-戊-2-烯-4-onato(Ni(apo)2)、Ni(dmamb)2(其中dmamb是1-二甲氨基-2-2-磷酸甲酯)、Ni(dmamp)2(其中dmamp是1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)，仅举一些示例。在表达式(6a)中，前驱物“BY”可以包含氧化剂，例如氧气(O2)、臭氧(O3)、氧化氮(NO)、过氧化氢(H2O2)，仅举一些示例。在本文将进一步描述的其他实施例中，等离子体可以与氧化剂一起使用以形成氧自由基。
然而，在特定实施例中，除了前驱物AX和BY之外，包含电子回赠材料的掺杂物可用于形成CEM器件中使用的膜。实质上根据下面的表达式(6b)，包含可以与前驱物AX共流的电子回赠材料的另外的掺杂物配体可以允许形成电子回赠化合物。在实施例中，可以使用包含电子回赠材料的掺杂物，例如氨(NH3)、甲烷(CH4)、一氧化碳(CO)或其他材料，也可以是包含碳或氮的其他配体或包含上面列出的电子回赠材料的其他掺杂物。因此，实质上根据下面的表达式(6b)，表达式(6a)可以被修改为包括包含电子回赠材料的另外的掺杂物配体：
AX(气)+(NH3或其他含氮配体)+BY(气)
＝AB:NH3(固)+XY(气) (6b)
应当注意，可以调节表达式(6a)和(6b)的前驱物(例如AX，BY和NH3(或包含氮的其他配体)的浓度，例如原子浓度，以产生包含电子回赠材料的氮或碳掺杂物在制造的CEM器件中的最终原子浓度，例如以氨(NH3)或羰基(CO)的形式，其包含约0.1％至15.0％的原子浓度。然而，要求保护的主题不必限于上述前驱物和/或原子浓度。相反，所要求保护的主题旨在包括在制造CEM器件中利用的CEM膜沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积、旋涂沉积、气体团簇离子束沉积等中所使用的所有这些前驱物。在表达式(6a)和(6b)中，“BY”可以包括氧化剂，诸如氧气(O2)、臭氧(O3)、氧化氮(NO)、过氧化氢(H2O2)，仅举一些示例。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基。同样地，等离子体可以与包含电子回赠材料的掺杂物物质一起使用以形成活化物质来控制CEM的掺杂浓度。
在某些实施例中，诸如利用沉积技术的实施例，在加热腔室(其可以达到例如约在20.0℃至1000.0℃的范围内的温度，或者在某些实施例中，约在20.0℃至500.0℃的范围内的温度之间)中，金属电极可以暴露于前驱物(例如AX和BY)以及包括电子回赠材料的掺杂物(例如氨，或者包含金属-氮键的其他配体，包括例如镍-酰胺、镍-酰亚胺、镍-脒盐或其组合)。在一个特定实施例中，例如，在其中执行使用NiO:NH3的沉积技术的实施例中，可以使用约20.0℃至400.0℃的范围内的腔室温度范围。响应于暴露于前驱物气体(例如，AX、BY、NH3或其他含氮配体)，这些气体可以从加热腔室中清除，持续时间大约为0.5秒至180.0秒。然而，应该注意，这些仅仅是腔室温度和/或时间的可能合适范围的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，如参考表达式6(b)所述利用沉积技术的单个双前驱物循环(例如，AX和BY，如参考表达式6(a)所述)或单个三前驱物循环(例如，AX、NH3、CH4或其他含氮、碳配体或包含电子回赠材料的其他掺杂物以及BY)可以产生包含每循环约在至的范围内的厚度的CEM器件膜。因此，在一个实施例中，为了使用沉积工艺(其中CEM膜包含约为的厚度)来形成厚度约为的CEM器件膜，可以使用例如800-900个循环。在另一个实施例中，使用其中膜包含约为的膜沉积工艺，可以使用例如100个双前驱物循环。应当注意，沉积工艺可以用于形成具有其他厚度的CEM器件膜，例如，厚度大约在1.5nm至150.0nm的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于沉积技术中的一个或多个双前驱物循环(例如，AX和BY)或三前驱物循环(AX、NH3、CH4或其他含氮、碳配体或包含电子回赠材料的其他掺杂物以及BY)，CEM器件膜可以进行原位退火，这可以允许改善膜特性，或者可以用于在CEM器件膜中引入包含电子回赠材料的掺杂物，例如以羰基或氨的形式。在某些实施例中，可将腔室加热至约20.0℃至1000.0℃范围内的温度。然而，在其他实施例中，可以利用约在100.0℃至800.0℃范围内的腔室温度来执行原位退火。原位退火时间可以在约1.0秒的持续时间至5.0小时的持续时间内变化。在特定实施例中，退火时间可以在更窄的范围内变化，例如，从约0.5分钟到约180.0分钟，并且要求保护的主题在这些方面不受限制。
在特定实施例中，根据上述工艺制造的CEM器件可以表现出“天生”特性，其中在制造器件之后器件即表现出相对低的阻抗(相对高的导电率)。因此，如果CEM器件被集成到更大的电子装置环境中，例如，在初始激活时，施加到CEM器件的相对小的电压可以允许相对高的电流流过CEM器件，如图1A的区域104所示。例如，如前所述，在至少一个可能的实施例中，例如，Vreset可以在约0.1V至1.0V范围内的电压下发生，并且Vset可以在约1.0V至2.0V范围内的电压下发生。因此，在约2.0V或更小的范围内操作的电开关电压可允许例如存储器电路例如对CERAM存储器装置进行写入、从CERAM存储器装置读取、或改变CERAM开关的状态。在实施例中，这种相对低电压操作可以降低复杂性、成本，并且可以提供优于竞争的存储器和/或开关器件技术的其他优点。
图1B是包括相关电子材料的开关器件的实施例150的图示和相关电子材料开关的等效电路的示意图。如前所述，相关电子器件(例如CEM开关、CERAM阵列或利用一种或多种相关电子材料的其他类型的器件)可以包括可变或复阻抗器件，其可以表现出可变电阻和可变电容二者的特性。换句话说，CEM可变阻抗器件(例如包括金属电极160、CEM 170和导电覆层180的器件)的阻抗特性可至少部分地取决于该器件的电阻和电容特性(如果在器件的端子122和130两端进行测量)。在一个实施例中，用于可变阻抗器件的等效电路可以包括可变电阻器(例如可变电阻器126)与可变电容器(例如可变电容器128)并联。当然，尽管可变电阻器126和可变电容器128在图1B中被示出为包括分立组件，可变阻抗器件(例如实施例150的器件)可以包括基本上均匀的CEM，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例性可变阻抗器件(诸如实施例150的器件)的示例性真值表。
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加</sub>) C<sub>高</sub>(V<sub>施加</sub>) Z<sub>高</sub>(V<sub>施加</sub>)
R<sub>低</sub>(V<sub>施加</sub>) C<sub>低</sub>(V<sub>施加</sub>)～0 Z<sub>低</sub>(V<sub>施加</sub>)
表1-相关电子开关真值表
在一个实施例中，表1示出了可变阻抗器件(例如实施例150的器件)的电阻可以在低阻抗状态和显著不同的高阻抗状态之间转换，其功能至少部分地取决于施加在CEM器件的两端的电压。在一个实施例中，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约10.0-100,000.0倍的范围内。在其他实施例中，例如，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约5.0到10.0倍的范围内。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗器件(例如实施例150的器件)的电容可以在较低电容状态(在一个示例实施例中，可以包括近似零(或非常小)的电容)和较高电容状态(该状态至少部分地是在CEM器件上施加的电压的函数)之间转换。
图2A是示出根据一个或多个实施例的在晶圆制造工艺的不同阶段下由相关电子材料(CEM)制造的器件的图。在图2A的左侧，“衬底”、“前段制程”、“中间制程”、“后段制程”和“2.5D/3D系统集成”的制造阶段对应于整体晶圆制造工艺的阶段。因此，可以自衬底阶段开始至封装阶段结束制造CEM器件。在实施例中，CEM器件可以在晶圆制造工艺的前段制程、中间制程、后段制程和2.5D/3D系统集成阶段制造。
在晶圆制造工艺的前段制程，CEM器件可以构建在衬底上或上方，以形成具有逻辑特性的有源器件，其可以取代某些有源器件，例如场效应或双极结型晶体管、逻辑器件、存取器件、传感器和其他模拟器件。例如，在晶圆制造工艺的中间制程阶段，CEM器件可以构建在前端制程器件上或上方，以形成接触和开关器件。例如，在晶圆制造工艺的线的后段制程阶段，CEM器件可以构建在中间制程器件上或上方，以形成路由层、金属层、光学互连、内部通孔、天线元件。在晶圆制造工艺的2.5D/3D系统集成阶段，CEM器件可以构建在后段制程器件上或上方，以形成穿衬底通孔、中介层，这有助于包含CEM器件的封装的整体集成。
图2B是示出根据一个或多个实施例的在晶圆制造工艺的各个阶段由CEM制造的图2A中所列出的某些器件的图。在特定实施例中，CEM器件可以被掺杂或尺寸化以允许CEM器件按照适合于晶圆制造工艺的特定阶段的一个或多个性能曲线所述的来操作。在这种背景下，如参考图2C进一步讨论的，“性能曲线”(作为性能曲线的示例被提供)是指响应于输入信号的一个或多个器件的特性。例如，性能曲线可以描述CEM器件所呈现的电压-电流特性，如图1A所示。在一个可能的示例(可以对应于用作开关器件的CEM)中，可以使用相对高浓度的p型掺杂物来响应于所施加的电压产生大量的电流流动。在这样的实例中，性能曲线可以将CEM描述或特征化为相对于所施加的电压呈现出相对陡的电流斜率，其中所施加的电压的小幅度增加会导致流过器件的电流的大幅度增加。在另一个示例(其中CEM可以部署在晶体管电路中)中，可以使用相对低浓度的p型掺杂物来响应于所施加的电压产生较小且更容易控制的电流。在这样的实例中，描述或特征化这种表现的性能曲线可以指示所施加的电压的小幅度增加会导致流过CEM器件的电流相对较小的增加。应当注意的是，尽管性能曲线被描述为描绘CEM器件所呈现的电流/电压特性，但所要求保护的主题的实施例可以包括描绘许多其他性能参数的特性的性能曲线。例如，性能曲线可以描述或特征化CEM器件所呈现的泄漏电流相对于所施加的电压、电容相对于输入信号的频率、输出信号功率相对于输入信号的频率等，并且所要求的保护的主题在这方面不受限制。
可以认识到，有时，可能需要确定基于CEM的器件是否可以被配置或调整为执行呈现特定应用性能参数的电气功能。因此，在这种背景下，指定的应用性能参数是指CEM器件或一组器件(包括一个或多个基于CEM的器件)的期望或所需性能参数。例如，可能指定的应用性能参数可能指的是所需的电流-电压曲线，例如存储器存取器件的电流-电压曲线。在另一个可能的示例中，指定的应用性能参数可以指的是基于CEM器件的开关的开关速度、寄生电容的阈值上限、访问存储设备所需的指定最长时间段等，并且所要求保护的主题旨在包含CEM器件或包括一个或多个CEM的器件的所有期望或所需的性能参数。
因此，在特定实现方式中，可以通过修改和/或调整用于形成CEM器件或使用一个或多个CEM的器件的设备的参数来实现所指定的应用性能参数。在一个可能的示例中，用于功率晶体管应用的CEM可以通过形成具有足够横截面积的CEM器件来实现，以允许在输出级具有期望或所需的功率处理能力。在另一个可能的示例中，用于存储器存储应用的CEM可以通过形成在电压小于约1.2V的情况下器件栅极宽度的泄漏电流小于100nA/微米的CEM器件来实现。因此，在这种背景下，CEM的物理尺寸参数是指CEM器件的物理尺寸的一个方面，例如CEM器件的横截面积、长度或其他可测量的尺寸特性或方面。在特定实施例中，CEM器件中所使用的CEM的长度范围可以在约2.0nm到约200.0nm之间，但所要求保护主题在这方面不受限制。
除了CEM的物理尺寸参数外，还可以按照使CEM能够根据期望或所需的指定应用性能参数进行操作的方法来调整CEM的成分参数。在一个可能的示例中，用于低损耗开关操作的CEM可以包括具有相对高导电性的CEM。在这样的实例中，CEM可以被重掺杂(例如，以约15.0％的P型掺杂剂的原子浓度掺杂)，以满足或超过低损耗开关的指定应用性能参数。因此，在此背景下，“组合参数”指CEM的材料参数，该参数允许CEM满足指定的应用性能参数。除掺杂剂浓度外，CEM的成分参数可包括用于制造CEM的过渡金属和/或过渡金属氧化物的选择、掺杂剂种类的选择等，并且所要求的主题在这方面不受限制。
因此，在晶圆制造工艺的前段制程阶段制造的器件的可能示例中，可以使用相关电子材料来形成复合晶体管电路，例如图2B中示意性示出的复合晶体管电路203。在一个实施例中，电压源(例如电压源206)(VDD)可以施加在晶体管210和CEM器件(例如CEM器件208)上。在一个实施例中，栅极电压212(Vg)可以施加到NMOS晶体管(例如晶体管210)的栅极。在特定实施例中，CEM器件可作为逻辑器件工作，其栅极宽度小于约28.0nm。基于CEM的逻辑器件在电压低于约1.2V的情况下可以呈现器件的泄漏电流小于100nA/微米。然而，应理解的是，这些只是器件性能参数的示例，并且所要求保护的主题在这方面不受限制。
在晶圆制造工艺的前段制程阶段制造的器件的另一可能的示例中，相关电子材料可用作存储器器件。在这样的实例中，CEM器件可以被设置为高阻抗状态，这可以对应于第一逻辑状态。CEM器件可以被设置为低阻抗状态，这可以对应于第二逻辑状态。许多额外的CEM器件可在前段制程类型的晶圆制造工艺上制造，例如参考图2A所述的那些，并且所要求保护的主题在这方面不受限制。
在晶圆制造工艺的中间制程阶段形成的器件的可能示例中，CEM可用于形成三端子器件，例如三端子器件220。在一个实施例中，三端子器件220可用作逻辑开关，其包括在导电区域224之间形成的开关区域，例如开关区域226。例如，为了实现开关功能，开关区域226可以与区域224不同地掺杂。区域222可以被形成为电极端子，并且栅极端子228可以耦合到开关区域226。在一个实施例中，三端子器件220可以呈现在电极端子222处可检测到的特定高阻抗状态/低阻抗状态。例如，施加到栅极端子228的特定电压可引起开关区域226中材料的莫特转变或类莫特转变，以将CEM状态从导电或低阻抗状态改变为绝缘或高阻抗状态。因此，耦合到一个或多个晶体管电路(例如晶体管电路203)的中间制程CEM器件可允许响应于对栅极端子228施加适当电压来对晶体管电路进行动态重新配置。
应当注意的是，尽管三端子器件220描绘了由中间开关区域226分隔开的单个输入和单个输出，但特定实施例可以形成其中开关区域226将单个输入与多个输出端口分隔开的开关器件。在这样的实施例中，引起开关区域226的莫特转变或类莫特转变可以限制电流从单个输入流到开关器件的多个输出端口。因此，开关的一个或多个输出端口可以耦合到多个晶体管电路以允许激活/去激活多个晶体管电路，这些晶体管电路可以类似于晶体管电路203。
基于CEM的器件可以被形成为在晶圆制造工艺的后段制程阶段用作可切换通孔。例如，通孔230，其可以操作以允许电流在晶圆的第一层(例如“N”层)与第二层(例如“N+1”)之间传输。以类似于三端子器件220的方式，通孔230的导电性可以使用栅极端子238来控制。因此，在特定实施例中，可以通过向栅极端子238施加电压将通孔230设置为相对高阻抗状态，这可以在开关区域236内产生莫特转变或类莫特转变。因此，从“N”层到“N+1”层的电流流动可以通过向栅极端子238施加适当的电压信号而被中断。应当注意的是，尽管栅极端子238被示出为包括开关区域236一侧的栅极接触部，但栅极端子238可以包括开关区域236两侧或更多侧上的多个接触部。在其它实施例中，栅极端子238可以类似于环面或圆盘，其可以部分或完全围绕开关区域236。
此外，基于CEM的开关器件可在晶圆制造工艺的2.5D/3D系统集成阶段制造，以用作穿衬底通孔。如图2B所示，穿衬底通孔240可操作以在晶圆中的两层或更多层之间电耦合信号，并且例如，延伸穿过晶圆的衬底层。同样，在晶圆制造工艺的2.5D/3D系统集成阶段，CEM器件可用作中介层(例如中介层250)，该中介层可用于在半导体封装的两个或更多个晶圆之间传输电信号。如图2B所示，中介层250的栅极258可以耦合到CEM的开关区域，例如，CEM可以操作以中断晶圆之间的电流流动。应当注意的是，采用在晶圆制造工艺的各个阶段(例如前段制程阶段、中间制程阶段、后段制程阶段和2.5D/3D系统集成阶段)的CEM，许多附加的器件是可能的，并且所要求保护的主题不限于上述示例。在使用CEM器件来执行开关功能的特定实施例中，CEM器件在低阻抗状态下可以呈现低于约1.6微欧姆-cm(μΩ-cm)的电阻率，在高阻抗状态下可以呈现高于约16.0微欧姆-cm的电阻率。
图2C是示出根据实施例202的在晶圆制造工艺的各个阶段形成的CEM器件的示例性能曲线的图。在图2C中，晶圆275包括在晶圆制造工艺的前段制程、中间制程、后段制程和2.5D/3D系统集成阶段形成的一个或多个CEM器件。在一个示例中，有源和/或增益产生器件(例如耦合到图2B的CEM器件208的晶体管210)可在前段制程制造阶段形成。因此，如性能曲线277所示，例如，耦合到在晶圆制造工艺的前段制程阶段形成的一个或多个基于CEM的存储器单元的存取器件可以允许电流响应于所施加的电压而流动。当然，尽管性能曲线277指示了二维电流相对于所施加的电压，但性能曲线可以表征也响应于输入信号频率的附加参数。例如，指示诸如增益、相位噪声、输入和/或输出阻抗、噪声系数、寄生电容和各种其他电气参数之类的电气参数的性能曲线可以通过多维性能曲线来表征，并且所要求保护的主题在这方面不受限制。此外，还应注意的是，在前段制程制造阶段，可以形成各种各样的附加类型的电路，例如存储器和/或逻辑器件、存取器件、传感器和其他模拟器件，并且所要求保护的主题在这方面不受限制。
在晶圆制造工艺的中间制程阶段，该阶段可以表示形成与基于CEM的存储器单元耦合的存取器件可能很困难，在这样的阶段制造的器件的性能曲线可以描绘开关器件(例如图2B中的三端子器件220)的行为。因此，如性能曲线279所示，例如，在中间制程制造阶段形成的开关器件可以响应于约10.0至20.0nA/μm2之间的输入电流密度而表现出约1.0至5.0μs的开关速度。以类似的方式，如性能曲线281所示，例如，在后段线程制造阶段形成的开关器件(其可以由略大的载流特性(例如，相对于在中间制程制造阶段制造的器件而言)表征)可以响应于10.0至20.0mA/mm2的输入电流密度而表现出约1.0ms至5.0ms之间的开关速度。然而，尽管性能曲线279和281指示了二维电流密度-开关速度特性，但在晶圆制造工艺中间制程或后段制程制造的器件的性能曲线可以表征附加的参数，并且所要求的保护的主题在这方面不受限制。
在晶圆制造工艺的2.5D/3D系统集成阶段，CEM器件可以被制造为允许在封装之前集成两个或更多个晶圆之间的输出信号。例如，如参考图2B所述，例如，中介层(中介层250)可以响应于输入电压而表现出杂散电容或寄生电容。因此，例如，性能曲线283可以指示中介层的杂散电容或寄生电容，其在输入信号电压为.3V下的0.2pF至有源输入信号电压为1.2V下的0.5pF之间变化。然而，尽管性能曲线283指示二维电压-电容特性，但在晶圆制造工艺的2.5D/3D系统集成阶段制造的器件的性能曲线可以表征附加的参数，并且所要求保护的主题在这方面不受限制。
图3A-3E示出了根据实施例300、301、302、303和304的在晶圆层之间设置的各种CEM器件。如图3A-3E所示，CEM器件可以被制造或形成为例如直接与金属电极连接、直接与金属电极连接和/或与金属通孔连接，所要求的保护的主题旨在涵盖将CEM耦合到导电材料的所有方式。如图3A所示，CEM(例如CEM 320)可以在两个金属层(例如金属层310和315)之间形成。如图3B所示，CEM 320可以形成在两个金属电极之间，例如金属电极325和327，其中金属电极325被设置为与金属层310接触，并且其中金属电极327被设置为与金属层315接触。如图3C所示，CEM 320和金属电极325和327可以被形成为接触导电通孔330和335。导电通孔330可以接触金属层310，并且导电通孔335可以接触金属层315。如图3D和3E所示，第一金属电极可以被形成为接触金属层(例如，图3D的金属电极325和/或图3E的金属电极327)，并且第二金属电极可以被形成为接触导电通孔(例如，图3D的金属电极327和/或图3E的金属电极325)。
图4A-4E示出了根据实施例400、401、402、403和404的设置在晶圆层之间的各种CEM器件和保护间隔体。在实施例400-404中，间隔体440被形成为与CEM 420直接接触，例如图4A中所示，或者可以被形成为与CEM以及与金属电极直接接触，例如图4B-4E中所示。在特定实施例中，例如本文所述的实施例，可以在CEM(例如CEM 420)的外部边界处形成“间隔体”，以填充将第一CEM器件与第二CEM器件分隔开的沟槽的至少一部分。因此，在本文中，“间隔体”是指被设置为与CEM器件接触的结构，其中间隔体用于使相邻器件彼此绝缘或至少部分地隔离，例如在特定层晶圆处由沟槽分隔开的CEM器件。例如，间隔体可以包含氧化硅(SiO)材料，或可以包含氮化硅(SiN)材料，或可以包含任何其他适当的绝缘材料，并且所要求保护的主题在这方面不受限制。
如图4所示，CEM(例如CEM 420)可以形成在两个金属层(例如金属层410和415)之间。如图4B所示，CEM 420可以形成在两个金属电极(例如金属电极425和427)之间，其中金属电极425被放置为与金属层410接触，并且其中金属电极427被放置为与金属层415接触。如图4C所示，CEM 420和金属电极425和427可以被形成为接触导电通孔430和435。导电通孔430可以接触金属层410，并且导电通孔435可以接触金属层415。如图4D和4E所示，第一金属电极(例如，图4D的金属电极425和/或图4E的金属电极427)可以被形成为接触金属层，并且第二金属电极(例如，图4D的金属电极427和/或图4E的金属电极425)可以被形成为接触导电通孔。
图5A-5D示出了根据实施例500、501、502、503的设置在晶圆层之间的各种CEM器件。在实施例500-503中，形成了间隔体540，以便在不与金属电极(例如金属电极525和527)的侧面明显直接接触的情况下与CEM 520直接接触。如图5A所示，CEM 520(可能与间隔体540接触)可以形成在两个金属电极(例如金属电极525和527)之间。金属电极525可以被形成为与金属层510直接接触，并且金属电极527可以被形成为与金属层515直接接触。如图5B所示，CEM 520和金属电极525和527可以被形成为接触导电通孔530和535。导电通孔530可以接触金属层510，并且导电通孔535可以接触金属层515。如图所示5C和5D所示，第一金属电极(例如，图5C的金属电极525和/或图5D的金属电极527)可以被形成为接触金属层，并且第二金属电极(例如，图5C的金属电极527和/或图5D的金属电极525)可以被形成为接触导电通孔。
图6A-6E示出了根据实施例600、601、602、603和604的设置在晶圆的三个层(N、N+1和N+2)之间的各种CEM器件。如图6A-6E所示，并且如参考图2A和2B所述，CEM器件可用于CEM制造工艺的2.5D/3D系统集成阶段，以用作穿衬底通孔(240)以在晶圆的两层或更多层之间电耦合信号。相应地，如图6A-6E所示，CEM器件可以被制造或形成为直接与金属通孔连接和/或直接与金属电极连接。如图6A所示，CEM(例如CEM 620)可以形成在两个细长金属通孔(例如，通孔630和635)之间，这两个金属通孔可操作用于通过中间层“N+1”将电流从层“N”传导到层“N+2”。如图6B所示，CEM 620可以形成在两个金属电极(例如，金属电极625和627)之间，其中，金属电极被形成为接触细长通孔630和635。如图6C所示，除了保护性间隔体材料640外，CEM620还可以形成在两个细长金属通孔(例如，细长通孔630和635)之间。如图6D所示，除了保护性间隔体材料640外，CEM 620还可以形成在两个金属电极(例如金属电极625和627)之间，其中金属电极625被形成为接触细长通孔630，并且其中金属电极627被形成为接触细长通孔635。如图6D所示，保护性间隔体材料640可以被形成为与CEM 620和金属电极625和627接触。金属电极625可以被形成为接触细长通孔630，并且金属电极627可以被形成为接触细长通孔635。如图6E所示，保护性间隔体材料640可以被形成为接触CEM 620接触。金属电极625可以被形成为接触细长通孔630，并且金属电极627可以被形成为接触细长通孔635。
应注意的是，尽管实施例600-604中所示的器件被描述为在晶圆中的三个层(例如局部的N、N+1和N+2)之间延伸，但包含细长通孔的CEM器件可以被形成为在更多数量的晶圆层之间传导电流，例如从层N(其可以对应于晶圆的衬底层)到层N+3、N+4等，并且所要求保护的主题在这方面不受限制。因此，在某些实施例中，包含细长通孔的CEM可用作穿衬底通孔，例如参考图2B的穿衬底通孔240所述的穿衬底通孔。
图7A-7E示出了根据实施例700、701、702、703和704的设置在晶圆层之间的各种梯形CEM器件。如图7A-7E所示，梯形CEM器件可以被制造或形成为例如直接与金属层连接、直接与金属电极连接、和/或与金属通孔连接，并且所要求保护的主题在这方面不受限制。在特定实施例中，可以使用合适的工艺(例如在衬底上或上方对CEM进行均厚覆盖式沉积)来制造梯形CEM器件(例如图7A-7E所示的)。因此，在实施例中，例如图7F和7G所示的实施例705-706，可以使用适当的沉积方法在例如氮化硅衬底716上方沉积厚度约为2.0nm到200.0nm的CEM覆盖层。在沉积CEM覆盖层后，光致抗蚀剂掩模(例如图7F所示的光致抗蚀剂掩模718)可以被定位在CEM 717的保留了CEM的位置上或上方。然后，可以使用合适的蚀刻工艺从暴露位置去除CEM，这可能会留下梯形CEM 720。在实施例中，蚀刻工艺至少部分地响应于位于更靠近CEM区域717表面的CEM暴露于蚀刻剂的时间段比位于更远离CEM区域717表面的区域更长而产生梯形CEM结构。在实施例中，梯形CEM结构(例如图7G中所示的CEM 720)可以包括具有约45.0°和90.0°之间角度的倾斜侧壁，其中90.0°的侧壁坡度包含垂直方向的侧壁。然而，应注意的是，梯形CEM结构可以包括具有不同于从约45.0°到约90.0°的角度的侧壁，例如50.0°、55.0°、95.0°、100.0°等，并且所要求保护的主题在这方面不受限制。此外，应注意的是，尽管已经结合形成梯形CEM 720描述了蚀刻工艺，但也可以应用类似的方法来形成梯形电极，例如电极725和727。
在实施例700中，梯形CEM材料可以被形成为与金属层710和715直接接触。如图7B所示，CEM 720可以被形成为接触梯形金属电极725和727。如图7C所示，梯形金属电极725和727可以被形成为接触导电通孔730和735。导电通孔730可以接触金属层710，并且导电通孔735可以被形成为接触金属层715。如图7D和7E所示，第一金属电极(例如，图7D的金属电极725和/或图7E的金属电极727)可以被形成为接触金属层，并且第二金属电极(例如，图7D的金属电极727和/或图7E的金属电极725)可以被形成为接触导电通孔。
图8A-8G示出了根据实施例800、801、802、803、804、805和806的设置在晶圆层之间的各种梯形CEM器件。如图8A-8G所示，梯形CEM可以被制造或成形为例如直接与金属层连接、直接与金属电极连接和/或与金属通孔连接，并且所要求保护的主题在这方面不受限制。
在特定实施例中，例如根据图8D所示的实施例，可以利用合适的工艺(例如衬底蚀刻，随后进行CEM的毯式覆盖沉积)来制造倒梯形CEM器件。因此，在实施例中，例如图8H-8J中所示的实施例807-809和812，厚度约在2.0nm至200.0nm范围内的绝缘材料(例如氮化硅)可以沉积在衬底816上或上方。作为蚀刻工艺的一部分，图案化光致抗蚀剂掩模818可以定位在绝缘材料817上或上方，其操作用于去除绝缘材料817的部分。如图8I所示，蚀刻工艺可以至少部分地响应于更靠近绝缘材料817的表面的绝缘材料暴露于蚀刻剂的时间段比位于更远离绝缘材料817的表面的区域更长而产生梯形腔。如图8J(实施例809)所示，CEM 820可以利用任何合适的沉积方法沉积到梯形腔中。如图8K(实施例812)所示，可能响应于化学机械平坦化(CMP)，成形为倒梯形的CEM可以保留。
返回到实施例800，梯形CEM 820(其可被间隔体材料840包围)可以被形成为与金属层810和815直接接触。如图8B所示，CEM 820可以被形成为与梯形金属电极825和827接触。图8B的CEM 820可以被间隔体材料840包围，该间隔体材料840可操作用于保护CEM 820和/或使CEM 820与周围器件隔离。如图8C所示，间隔体材料可以包围CEM 820，而不包围金属电极825和827。如图8D所示，CEM 820可以包括倒梯形，并可由间隔体材料840包围。间隔体材料840可以另外包围金属电极826和828，其也可包括倒梯形形状。如图8E和8F所示，第一金属电极(例如，图8E的金属电极825和/或图8F的金属电极827)可以被形成为接触金属层，并且第二金属电极(例如，图8E的金属电极827和/或图8F的金属电极825)可以被形成为接触导电通孔。如图8G(实施例806)所示，例如，金属电极825和827可以被形成为接触导电通孔830和835。
图9A是根据实施例900的用于根据晶圆制造工艺的阶段由CEM形成器件的方法的流程图。示例实现方式(例如图9A中所述)和本文所述的其他图可以包括除所示和所述的框之外的框、更少的框或以不同于可识别的顺序出现的框，或其任何组合。该方法可以从框910开始，该框910可以包括确定将在晶圆制造工艺中形成的一个或多个CEM器件的电气特性。在特定实施例中，框910可以响应于确定在晶圆制造工艺的不同阶段形成的器件可能具有特定的器件操作性能曲线而执行。例如，对于在晶圆制造工艺的前段制程形成的晶体管或基于晶体管的CEM电路，性能曲线可以表示响应于施加电压的电流。然而，在晶圆制造工艺的其他阶段，例如中间制程、后段制程和2.5D/3D系统集成，耦合到基于CEM的存储器单元的访问设备可能难以制造。因此，在晶圆制造工艺的这种阶段制造的器件的性能曲线可以表示不同类型的性能曲线，例如响应于电流或电流密度的开关速度，这仅是举一个例子。
图9A的方法可以在框920处继续，该框920可以包括形成具有特定物理尺寸参数和/或成分参数的一个或多个CEM器件。在框920中，可以响应于接收到CEM器件或包括一个或多个CEM的器件的指定应用性能参数而形成物理尺寸参数和/或成分参数。因此，在一个可能的示例中，对于将在晶圆制造工艺的后段制程执行的大电流开关应用，CEM器件可以在合适的原子浓度(例如大约在10.0％到15.0％范围内的掺杂剂原子浓度)下掺杂特定的掺杂剂种类，以允许CEM执行高电流开关应用。
图9B是根据实施例950的用于形成CEM器件的系统的示意图。计算设备955可以包括性能参数处理器958，性能参数处理器958可操作以指定在制造工艺阶段形成的一个或多个CEM器件的物理尺寸和/或成分参数。在某些实施例中，处理器958可以使用或访问特定器件操作性能参数的数据库，该特定器件操作性能参数可用于在晶圆制造工艺的不同阶段形成的器件。在实施例中，这样的操作性能参数可链接到例如CEM物理尺寸参数和/或成分参数。在特定实施例中，性能参数处理器958可访问的数据库可以包括例如可在晶圆制造工艺的前段制程阶段形成的晶体管、存取器件、逻辑器件的物理尺寸和/或成分参数。处理器958可访问的数据库可以另外包括开关器件、穿衬底通孔、中介层和可在晶圆制造工艺的中间制程、后段制程和2.5D/3D系统集成阶段形成的各种附加的其他器件的物理尺寸和/或成分参数。例如，如果指定了存储器存取器件的特定电流-施加的电压曲线(例如，如图2C的曲线277所示)，则性能参数处理器958可以指定呈现指定电流-施加的电压曲线的一个或多个CEM器件的特定物理尺寸参数和/或组合参数。
在实施例950中，计算设备960可以获得CEM物理尺寸参数和/或成分参数，并且可以生成要由工艺室965、传输室970和晶圆匣990使用的特定器件设置和其他控制参数。例如，响应于计算设备960获得一个或多个CEM物理尺寸参数和/或成分参数，制造控制处理器963可以操作以指定制造控制参数，例如要由工艺室965使用的掺杂物前驱物，以形成满足指定应用性能的CEM器件。由制造控制处理器963生成的其他制造控制参数可以包括CEM材料选择、沉积工艺期间使用的掺杂物浓度曲线、退火温度、暴露持续时间以及工艺室965所使用的各种附加设置，并且所要求保护的主题在这方面不受限制。在实施例中，在制造包含CEM器件的一个或多个晶圆后，传输室可以将制造的晶圆传送至晶圆匣990，以便对制造的CEM晶圆进行分割和/或其他后处理。在实施例中，工艺室965可用于形成深度介于2.0nm和200.0nm之间的CEM器件。因此，工艺室965可用于形成前段制程CEM器件、中间制程CEM器件、后段制程器件以及用于集成晶圆的2.5D/3D系统的CEM器件，并且所要求保护的主题在这方面不受限制。
在实施例中，计算设备955和960可以包括存储器或存储设备，所述存储器或存储设备可以包括主存储器和辅助存储器，其可以利用例如内部总线结构与处理器958和960通信。计算设备955和960可以表示采用物理状态和/或信号形式的各种类型内容(例如视频、图像、文本、音频等)的模拟、未压缩数字、无损压缩数字和/或有损压缩数字格式的一个或多个源。计算设备955可以通过连接(例如互联网连接)彼此通信。尽管图9B中的计算设备955和960仅示出了一些组件，但所要求保护的主题并不限于仅具有这些组件的计算设备，因为其他实现方式可以包括可包含附加组件或更少组件(例如在实现类似结果时功能不同的组件)的替代布置。所要求的保护的主题不旨在局限在说明性示例的范围内。
在前面的描述中，在特定的使用环境中，例如正在讨论有形组件(和/或类似地，有形材料)的情况中，在“上”和“上方”之间存在区别。作为示例，在衬底“上”沉积物质是指涉及直接物理和有形接触的沉积而在沉积的物质和衬底之间没有中间体，例如中间物质(例如，在介入工艺操作期间形成的中间物质)；尽管如此，在衬底“上方”沉积虽然被理解为潜在地包括在衬底“上”沉积(因为“在…上”也可以准确地描述为“在...上方”)，但应理解其包括在所沉积的物质和衬底之间存在一个或多个中间体的情况，例如，一种或多种中间物质，使得所沉积的物质不一定与衬底直接物理和有形接触。
在适当的特定使用环境(例如在其中讨论有形材料和/或有形组件的情况中)中在“下”和“下方”之间进行类似的区分。虽然在这种特定的使用环境中“下”意图必然意味着物理和有形接触(类似于刚刚描述的“上”)，“下方”可能包括直接物理和有形接触的情况，但不一定意味着直接的物理和有形接触，例如如果存在一种或多种中间体，例如一种或多种中间物质。因此，“在…上”应理解为“紧在...上方”，“在...下方”应理解为“紧在…下方”。
同样应理解，诸如“在...之上”和“在......之下”的术语以与前面提到的术语“向上”、“向下”、“顶部”、“底部”等类似的方式理解。这些术语可用于促进讨论，但不旨在必然限制所要求保护的主题的范围。例如，术语“在...之上”作为示例并不意味着声明范围仅限于实施例正面朝上的情况，诸如与例如倒置的实施例相比。作为一个例子，示例包括倒装芯片，其中，例如，在不同时间(例如，在制造期间)的取向可能不一定对应于最终产品的取向。因此，如果作为示例的对象在特定方向(作为一个示例，例如正面朝下)的可应用的要求范围内，同样地，后者也被解释为包括在另一方向(作为一个示例，例如正面朝上)的可应用的要求范围内，反之亦然，即使所应用的字面声明语言有可能以其他方式被解释。当然，再次，如在专利申请的说明书中一直如此，描述和/或使用的特定上下文提供了关于合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，术语“或”(如果用于关联列表，例如A，B或C)旨在表示A、B和C(这里用于包括性意义)以及A、B或C(这里用于排他性意义)。根据这种理解，“和”用于包括性意义并且意图表示A、B和C；而“和/或”可以充分谨慎地使用，以表明意在所有上述含义，尽管不需要这样的用法。另外，术语“一个或多个”和/或类似术语用于以单数形式描述任何特征、结构、特性等，“和/或”也用于描述多个和/或一些其他组合形式的特征、结构、特征等。此外，术语“第一”、“第二”、“第三”等用于区分不同的实施例，作为一个示例例如区分不同的组件，而不是提供数字限制或揭示特定的顺序，除非明确指出。除此以外。同样地，术语“基于”和/或类似术语被理解为不一定意图传达穷举的因素列表，而是允许存在未必明确描述的其他因素。
此外，对于涉及所要求保护的主题的实现并且受到测试、测量和/或规范程度制约的情况，旨在以下面的方式理解。例如，在给定情况下，假设要测量物理特性的值。如果对于普通技术人员合理地可能发生对于测试、测量和/或规范有关程度(至少针对特性而言)的替代的合理方法，则继续该示例，至少为了实现目的，要求保护的主题旨在涵盖那些替代的合理方法，除非另有明确说明。作为示例，如果产生一个区域上的测量图并且所要求保护的主题的实现涉及采用该区域上的斜率的测量，但是存在用于估计该区域上的斜率的各种合理和替代技术，则要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量或相同的结果，除非另有明确说明。
还应注意，如果使用了术语“类型”和/或“类”(例如针对特征、结构、特性等(使用“光学”或“电学”特征、结构、特性作为简单示例)，这样的术语按照如下方式至少部分地意味着此特征、结构、特性等本身的和/或与此特征、结构、特性等相关，即存在微小变化，甚至可能以其他方式被认为不完全与该特征、结构、特性等一致的变化，如果此微小变化足够小以便此特征、结构、特性等在存在这些变化的情况下也仍将被认为是主要存在的，一般并不妨碍此特征、结构、特性等是这种“类型”和/或“类”(例如，是“光学类型”或“光学类”)。因此，继续该示例，术语光学类型和/或光学类特性必然旨在包括光学特性。同样地，作为另一示例，术语电气类型和/或电气类特性必然旨在包括电气特性。应当注意，本公开的说明书仅提供一个或多个说明性示例，并且所要求保护的主题不旨在限于一个或多个说明性示例；然而，正如关于专利申请的说明书的总是常见情况一样，描述和/或使用的特定上下文提供了关于要作出合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各个方面。出于解释的目的，阐述了诸如量、系统和/或配置之类的细节作为示例。在其他实例中，省略和/或简化了众所周知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但对于本领域技术人员而言将会发生许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖所要求保护的主题内的所有修改和/或改变。

Claims (21)

1.一种在制造工艺的阶段形成一个或多个相关电子材料CEM器件的方法，包括：
确定在所述制造工艺的阶段形成的所述一个或多个CEM器件的电气特性；以及
响应于确定所述电气特性，并且响应于所述一个或多个CEM器件的指定应用性能参数：
根据物理尺寸参数或成分参数或其组合在制造阶段形成一个或多个CEM器件。
2.根据权利要求1所述的方法，其中，形成所述一个或多个CEM器件发生在所述制造阶段的中间制程阶段，所述一个或多个CEM器件用作互连。
3.根据权利要求2所述的方法，其中，形成包括形成所述一个或多个CEM器件以在低电阻状态下呈现小于1.6微欧-厘米的电阻。
4.根据权利要求3所述的方法，其中，形成包括在形成所述一个或多个CEM器件期间提供掺杂物，以使所述CEM的至少一部分内的掺杂物的原子浓度在0.1％和15.0％之间。
5.根据权利要求2到4中的任一项所述的方法，其中，形成所述一个或多个CEM器件包括形成至少一个CEM器件以在高电阻状态下呈现大于16.0微欧-厘米的电阻。
6.根据权利要求1所述的方法，其中，形成所述一个或多个CEM器件包括形成至少一个CEM器件以在所述制造阶段的前段制程阶段用作逻辑器件。
7.根据权利要求6所述的方法，其中，所述逻辑器件在小于1.2伏的施加电压下呈现小于100.0nA/微米的泄漏电流。
8.根据权利要求1所述的方法，还包括形成间隔体以填充沟槽的至少一部分，所述沟槽将所述一个或多个CEM器件中的至少一个CEM器件与第二器件或结构分隔开。
9.根据权利要求8所述的方法，其中，所述间隔体被形成为与所述至少一个CEM器件以及所述至少一个CEM器件的一个或多个电极接触。
10.根据前述权利要求中的任一项所述的方法，其中，所述一个或多个CEM器件中的至少一个CEM器件包括具有位于约45.0°和90.0°之间的角度的倾斜侧壁。
11.根据前述权利要求中的任一项所述的方法，还包括形成通孔，所述通孔接触所述一个或多个CEM器件中的至少一个CEM器件的电极。
12.一种晶圆，包括：
一个或多个第一CEM器件，所述一个或多个第一CEM器件在所述晶圆的第一层处操作；以及
一个或多个第二CEM器件，所述一个或多个第二CEM器件在位于所述晶圆的所述第一层上方的第二层处操作，其中
在所述第一层处操作的所述一个或多个第一CEM器件所呈现的性能曲线与在位于所述晶圆的所述第一层上方的所述第二层处操作的所述一个或多个第二CEM器件所呈现的性能曲线不同。
13.根据权利要求12所述的晶圆，其中，在所述晶圆的所述第一层处操作的所述一个或多个第一CEM器件包括晶体管、逻辑器件、二极管、存取器件、传感器或无线电装置、或其组合。
14.根据权利要求13所述的晶圆，其中，在所述晶圆的所述第一层处操作的所述一个或多个第一CEM器件包括所述逻辑器件，并且在小于1.2伏的施加电压下呈现小于100.0nA/微米的泄漏电流。
15.根据权利要求12至14中的任一项所述的晶圆，其中，由所述一个或多个第一CEM器件呈现的性能曲线包括响应于一个或多个施加电压的电流。
16.根据权利要求12至15中的任一项所述的晶圆，其中，在所述晶圆的所述第二层处操作的所述一个或多个第二CEM器件包括穿衬底通孔。
17.根据权利要求16所述的晶圆，其中，所述穿衬底通孔在低电阻状态下呈现小于1.6微欧-厘米的电阻。
18.根据权利要求16或17所述的晶圆，其中，所述穿衬底通孔在高电阻状态下呈现大于16.0微欧-厘米的电阻。
19.根据权利要求12至18中的任一项所述的晶圆，其中，在所述晶圆的所述第一层处操作的所述一个或多个第一CEM器件包括至少一个间隔体以填充沟槽的至少一部分，所述沟槽将所述一个或多个CEM器件与第二器件或结构分隔开。
20.根据权利要求12至19中的任一项所述的晶圆，其中，在所述晶圆的所述第一层处操作的所述一个或多个第一CEM器件包括具有位于约45.0°与90.0°之间的角度的倾斜侧壁。
21.根据权利要求12至20中的任一项所述的晶圆，其中，在位于所述晶圆的所述第一层上方的所述第二层处操作的所述一个或多个第二CEM器件包括路由层或光学互连，或天线的一个或多个元件。
CN201880007258.0A 2017-01-24 2018-01-23 用于由相关电子材料（cem）形成器件的方法和过程 Pending CN110199389A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/414,520 2017-01-24
US15/414,520 US10141504B2 (en) 2017-01-24 2017-01-24 Methods and processes for forming devices from correlated electron material (CEM)
PCT/GB2018/050185 WO2018138482A1 (en) 2017-01-24 2018-01-23 Methods and processes for forming devices from correlated electron material (cem)

Publications (1)

Publication Number Publication Date
CN110199389A true CN110199389A (zh) 2019-09-03

Family

ID=61054420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880007258.0A Pending CN110199389A (zh) 2017-01-24 2018-01-23 用于由相关电子材料（cem）形成器件的方法和过程

Country Status (5)

Country Link
US (2) US10141504B2 (zh)
KR (1) KR20190105606A (zh)
CN (1) CN110199389A (zh)
TW (1) TW201836062A (zh)
WO (1) WO2018138482A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833271B2 (en) * 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11201276B2 (en) 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device
US11411049B2 (en) 2020-12-21 2022-08-09 International Business Machines Corporation Symmetric read operation resistive random-access memory cell with bipolar junction selector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070065961A1 (en) * 2005-09-22 2007-03-22 Samsung Electronics Co., Ltd. Method of manufacturing amorphous NIO thin films and nonvolatile memory devices using the same
US20070228414A1 (en) * 2006-03-31 2007-10-04 Sandisk 3D, Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US20140175367A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Materials for Thin Resisive Switching Layers of Re-RAM Cells
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
KR20110021405A (ko) * 2009-08-26 2011-03-04 삼성전자주식회사 저항성 메모리 소자
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US9099384B2 (en) * 2012-02-15 2015-08-04 Drexel University Charge ordered vertical transistors
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9129894B2 (en) * 2012-09-17 2015-09-08 Intermolecular, Inc. Embedded nonvolatile memory elements having resistive switching characteristics
US10003021B2 (en) * 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
KR101868305B1 (ko) 2014-12-09 2018-06-15 시메트릭스 메모리, 엘엘씨 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
WO2017171819A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Resistive random access memory with deuterium
US9997244B1 (en) * 2016-11-29 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based authentication circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070065961A1 (en) * 2005-09-22 2007-03-22 Samsung Electronics Co., Ltd. Method of manufacturing amorphous NIO thin films and nonvolatile memory devices using the same
US20070228414A1 (en) * 2006-03-31 2007-10-04 Sandisk 3D, Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US20140175367A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Materials for Thin Resisive Switching Layers of Re-RAM Cells
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers

Also Published As

Publication number Publication date
US20180212146A1 (en) 2018-07-26
US10707415B2 (en) 2020-07-07
KR20190105606A (ko) 2019-09-17
TW201836062A (zh) 2018-10-01
US10141504B2 (en) 2018-11-27
US20190173008A1 (en) 2019-06-06
WO2018138482A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
CN110199389A (zh) 用于由相关电子材料（cem）形成器件的方法和过程
TWI722259B (zh) 由相關電子材料形成的開關裝置
CN110024152A (zh) 控制相关电子材料中的掺杂物浓度
TWI723136B (zh) 用於相關電子材料的阻障層
CN110024153A (zh) 通过将导电衬底转换为相关电子区域而形成的相关电子器件
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
TWI738942B (zh) 相關電子材料元件及其構造方法
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
CN108604635A (zh) 相关电子材料器件的制造
CN108701762A (zh) 含氮的相关电子材料设备的制造
JP2019532508A (ja) 相関電子スイッチ構造及びその製造
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
KR102317625B1 (ko) Cem 스위칭 장치
TW201810751A (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
CN109643756A (zh) 通过暴露于紫外线能量制造相关电子材料膜
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW201946307A (zh) 關聯電子材料元件之製造
KR20200013242A (ko) 상관 전자 재료(ｃｅｍ)를 이용하는 메모리 장치의 형성 및 동작
CN109690799A (zh) Cem切换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210126

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190903

WD01 Invention patent application deemed withdrawn after publication