CN109564969A - 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜 - Google Patents

制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜 Download PDF

Info

Publication number
CN109564969A
CN109564969A CN201780048726.4A CN201780048726A CN109564969A CN 109564969 A CN109564969 A CN 109564969A CN 201780048726 A CN201780048726 A CN 201780048726A CN 109564969 A CN109564969 A CN 109564969A
Authority
CN
China
Prior art keywords
cem
dopant species
concentration
equipment
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780048726.4A
Other languages
English (en)
Inventor
金柏莉·盖伊·里德
卢西恩·斯弗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN109564969A publication Critical patent/CN109564969A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本技术总体涉及制造分层的相关电子材料(CEM)，其中，第一组一个或多个层可以包括第一浓度的掺杂剂物质，并且其中，第二组一个或多个层可以包括第二浓度的掺杂物质。在其他实施例中，CEM可以包括渐变浓度的掺杂剂物质的一个或多个区域。

Description

制造具有不同原子或分子浓度的掺杂剂物质的相关电子材 料膜
技术领域
本技术涉及相关电子设备，并且更具体地，可以涉及在制造例如可以用在开关、存储器电路等中使用的可以呈现期望阻抗特性的相关电子设备时使用掺杂剂。
背景技术
例如，可以在各种电子设备类型中找到诸如电子开关设备之类的集成电路设备。例如，存储器和/或逻辑设备可以包含适用于计算机、数码相机、智能电话、平板设备、个人数字助理等的电子开关。在考虑电子开关设备是否适用于特定应用时，设计者可能感兴趣的与电子开关设备有关的因素可包括例如物理尺寸、存储密度、工作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他因素可包括例如制造成本、易于制造、可扩展性和/或可靠性。此外，对呈现较低功率和/或较高速度的特性的存储器和/或逻辑设备的需求似乎不断增加。然而，可能非常适合于某些类型的存储器和/或逻辑设备的传统制造技术可能不适用于制造采用相关电子材料的设备。
附图说明
在说明书的结尾部分特别指出并明确要求保护了所要求保护的主题。然而，关于操作的组织和/或方法，连同其目的、特征和/或优势，通过参考下面的详细描述，如果与附图一起阅读，则可以最好地进行理解，在附图中：
图1A是示出由相关电子材料形成的设备的电流密度相对电压分布的实施例的图示；
图1B是包括相关电子材料的开关设备的实施例的图示以及相关电子材料开关的等效电路的示意图；
图2是包括具有阶梯式原子或分子浓度的掺杂剂物质的相关电子材料的设备的实施例的图示，以及示出掺杂剂物质原子或分子浓度相对距衬底边界的距离的曲线图；
图3是包括具有阶梯式和渐变原子或分子浓度的掺杂剂物质的相关电子材料的CEM设备堆叠的实施例的图示，以及示出掺杂剂物质的原子或分子浓度相对距衬底边界的距离的曲线图；
图4-5是包括具有两种掺杂剂物质原子或分子浓度的相关电子材料的CEM设备堆叠的实施例的图示，以及示出掺杂剂物质原子或分子浓度相对距衬底边界的距离的曲线图；
图6A-6B是单层和亚单层相关电子材料膜的实施例的图示；
图7A-7E和图8A-8E是示出根据实施例的可以在制造相关电子材料设备的方法中使用的气体流动和温度分布(作为时间的函数)的图示；
图9是用于制造具有不同原子或分子浓度的掺杂剂物质的相关电子膜的一般过程的实施例的流程图。
具体实施方式
在下面的详细描述中参考形成其一部分的附图，其中，相同的标号可以始终指定相应和/或类似的相同部分。将理解，附图不一定是按比例绘制的，例如，为了说明的简单性和/或清楚性。例如，一些方面的尺寸可能相对于其他方面被夸大。此外，将理解，可以使用其他实施例。此外，可以做出结构和/或其他改变而不脱离所要求保护的主题。本说明书通篇对“所要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、权利要求集的特定组合(例如，方法权利要求、装置权利要求等)、或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等之类的方向和/或参考可以用于促进对附图的讨论并且不旨在限制所要求保护的主题的应用。因此，下面的详细描述不被理解为限制所要求保护的主题和/或等同物。
本说明书通篇对一个实现方式、实现方式、一个实施例、实施例和/或类似项的引用意味着结合特定实现方式和/或实施例所描述的特定特征、结构、特性和/或类似项被包括在是要求保护的主题的至少一个实现方式和/或实施例中。因此，这类短语例如在整个说明书中的各个地方的出现不一定旨在指代同一实现方式和/或实施例或者任何一个特定实现方式和/或实施例。此外，应理解，所描述的特定特征、结构、特性和/或类似项能够以各种方式被组合在一个或多个实现方式和/或实施例中，并且因此在预期的权利要求范围内。通常，当然，如同专利申请的说明书的情况一样，这些问题和其他问题可能在特定使用上下文中发生变化。换句话说，在整个公开内容中，描述和/或使用的特定上下文提供了关于将被绘制的合理推论的有用指导；然而，同样地，“在该上下文中”通常没有进一步限定，指的是本公开的上下文。
本公开的特定实施例描述了用于制备和/或制造相关电子材料(CEM)膜以形成例如相关电子开关的方法和/或工艺，例如，可以用于形成存储器和/或逻辑设备中的相关电子随机存取存储器(CERAM)。例如，可用于构造CERAM设备和CEM开关的相关电子材料还可以包括各种其他电子电路类型，例如，存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相环电路、微波和毫米波收发器等，但所要求保护的主题在这些方面的范围不受限制。在该上下文中，CEM开关例如可以呈现基本上快速的导体到绝缘体转换，这可以通过电子相关而不是固态结构相变来实现，例如，响应于例如相变存储设备中的从晶态到非晶态的变化，或者在另一示例中，响应于在电阻RAM设备中形成细丝(filament)。在一个实施例中，CEM设备中的基本上快速的导体到绝缘体转换可以响应于量子力学现象，与熔化/凝固或细丝形成相反，例如，在相变和电阻RAM设备中。可以在若干实施例中的任何一个中理解例如CEM中的相对导电状态和相对绝缘状态之间、和/或在第一和第二阻抗状态之间的这种量子力学转换。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/较高阻抗状态”。
在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的相关电子材料的量子力学转换可以根据莫特(Mott)转换来理解，其中，相对导电/较低阻抗状态不同于绝缘/较高阻抗状态。根据莫特转换，如果发生莫特转换条件，则材料可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中，nc表示电子的浓度，并且其中，“a”表示玻尔(Bohr)半径。当达到临界载流子浓度从而使得满足莫特标准时，将发生莫特转换。响应于莫特转换发生，CES设备的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为与较高电阻/较高电容状态不同的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
莫特转换可以由电子的局部化来控制。若载流子(例如，电子)例如被局部化，则认为载流子之间的强库仑相互作用将CEM的能带分离以实现相对绝缘(相对较高阻抗)状态。若电子不再被局部化，则弱库仑相互作用可以占主导地位，这可能导致带分裂的移除，进而可以实现与相对较高阻抗状态不同的金属(导电)带(相对较低阻抗状态)。
此外，在实施例中，除了电阻变化之外，从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态可能引起电容变化。例如，CEM设备可能呈现可变电阻以及可变电容的属性。换句话说，CEM设备的阻抗特性可能包括电阻和电容分量二者。例如，在金属状态下，CEM设备可以包括可能接近零的相对低电场，并因此可能呈现可同样接近零的实质低电容。
类似地，在相对绝缘/较高阻抗状态下(其可以由较高密度的束缚或相关电子实现)，外部电场能够穿透CEM，并因此CEM可能呈现至少部分地基于存储在CEM内的额外电荷的较高电容。因此，例如，至少在特定实施例中，CEM设备中从相对绝缘/较高阻抗状态到相对导电/较低阻抗状态的转换可能导致电阻和电容两者的变化。这种转换可能带来额外的可测量现象，并且要求保护的主题在这方面不受限制。
在实施例中，由CEM形成的设备可以呈现响应于包括设备的CEM的大部分体积中的莫特转换的阻抗状态的切换。在实施例中，CEM可以形成“块(bulk)切换”。如本文所使用的，术语“块切换”是指CEM的至少大部分体积例如响应于莫特转换而切换设备的阻抗状态。例如，在实施例中，设备的基本上全部的CEM可以响应于莫特转换而从相对绝缘/较高阻抗状态切换到相对导电/较阻抗状态或从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。在实施例中，CEM可以包括一种或多种过渡金属、一种或多种过渡金属化合物、一种或多种过渡金属氧化物(TMO)、一种或多种包括稀土元素的氧化物、一种或多种周期表中的一种或多种其他f-块元素的氧化物、一种或多种稀土过渡金属氧化物(例如，钙钛矿、钇和/或镱)，但所要求保护的主题在这方面的范围不被限制。在实施例中CEM设备可以包括从包括下列项的组中选择的一种或多种材料：铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、钽、锡、钛、钒、钇和锌(其可以与诸如氧之类的阳离子或其他类型的配体链接)或其组合，但所要求保护的主题在这方面的范围不受限制。
图1A是由相关电子材料形成的设备的电流密度相对电压分布的实施例100的图示。至少部分地基于施加到CEM设备的端子的电压，例如，在“写入操作”期间，CEM设备可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压V设置和电流密度J设置可以使得CEM设备转换到相对低阻抗存储器状态。相反，施加电压V重置和电流密度J重置可以使得CEM设备转换为相对高阻抗存储器状态。如图1A所示，参考标号110示出了可以将V设置与V重置分开的电压范围。在将CEM设备置于高阻抗状态或低阻抗状态之后，可以通过施加电压V读取(例如，在读取操作期间)并在CEM设备的终端处检测电流或电流密度(例如，利用读取窗口107)来检测CEM设备的特定状态。
根据实施例，在图1A中表征的CEM设备可以包括任何过渡金属氧化物(TMO)，例如，钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体。在特定实施例中，CEM设备可以由诸如氧化镍、氧化钴、氧化铁、氧化钇以及钙钛矿(诸如铬掺杂钛酸锶、钛酸镧)，以及包括镨钙锰氧化物(praesydium calcium manganite)和镨镧锰氧化物(praesydium lanthanum manganite)的锰酸盐(manganite)家族之类的材料形成(提供一些示例)。具体地，包含具有不完全“d”和“f”轨道壳(orbital shell)的元素的氧化物可以表现出足够的阻抗切换属性以用于CEM设备。其他实现方式可以采用其他过渡金属化合物而不脱离所要求保护的主题。
图1A的CEM设备可以包括其他类型的过渡金属氧化物可变阻抗材料，但应理解，这些仅是示例性的，并且不旨在限制所要求保护的主题。氧化镍(NiO)被公开为一种特定TMO。本文讨论的NiO材料可以掺杂有外部配体，其可以建立和/或稳定可变阻抗属性。因此，在另一特定示例中，掺杂有外部配体的NiO可以被表示为NiO:Lx，其中，Lx可以指示配体元素或化合物，并且x可以指示用于一个单位NiO的配体的单位数目。可以简单地通过平化合价来确定任何特定配体以及配体与NiO或任何其他过渡金属化合物的任何特定组合的x值。除羰基外的其他掺杂剂配体可以包括：亚硝酰基(NO)、三苯基膦(PPh3)、菲咯啉(C12H8N2)、联吡啶(C10H8N2)、乙二胺(C2H4(NH2)2)、氨(NH3)、乙腈(CH3CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)、烃基(OH-)等。
在另一实施例中，图1A的CEM设备可以包括其他过渡金属氧化物可变阻抗材料，例如，含氮配体，但应理解，这些仅是示例性的，并且不旨在限制所要求保护的主题。氧化镍(NiO)被公开为一种特定TMO。本文讨论的NiO材料可以掺杂有外部含氮配体，其可以稳定可变阻抗属性。具体地，本文公开的NiO可变阻抗材料可以包括CxHyNz(其中，x≥0、y≥0、z≥0，并且至少x、y、z包括大于0的值)形式的含氮分子，例如：氨(NH3)、氰基(CN-)、叠氮化物离子(N3 -)、乙二胺(C2H8N2)、苯(1,10-菲咯啉)(C12H8N2)、2,2’-联吡啶(C10H8N2)、吡啶(C5H5N)、乙腈(CH3CN)、以及氰基硫化物，例如，硫氰酸盐(NCS-)。本文公开的NiO可变阻抗材料可以包括氮氧化物族(NxOy，其中，x和y包括整数，并且其中，x≥0和y≥0并且至少x或y包括大于0的值)的成员，其可以包括例如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或具有NO3 -配体的前体。
根据图1A，如果施加足够的偏压(例如，超过能带分离电势)并且满足上述莫特条件(例如，注入的电子空穴具有与切换区域中的电子的群体相当的群体)，则CEM设备可以例如响应于莫特转换而从相对低阻抗状态切换到相对高阻抗状态。这可能对应于图1A的电压相对电流密度分布的点108。在该点处或适当地在该点附近，电子不再被屏蔽并且在金属离子附近变得局部化。该相关性可产生强电子到电子相互作用势，其可操作来分离能带以形成相对高阻抗材料。如果CEM设备包括相对高阻抗状态，则可以通过电子空穴的传输生成电流。因此，如果跨CEM设备的端子施加阈值电压，则可以在金属-绝缘体-金属(MIM)设备的势垒上方将电子注入到MIM二极管中。在某些实施例中，在跨CEM设备的端子施加的阈值电势下注入电子的阈值电流可以执行“设置”操作，其将CEM设备置于低阻抗状态。在低阻抗状态下，电子的增加可以屏蔽传入电子并移除电子的局部化，这可操作来使得能带分裂电势崩溃，从而产生低阻抗状态。
根据实施例，CEM设备中的电流可以通过可至少部分地基于在写入操作期间限制的所施加的外部电流而确定的外部施加的“符合性(compliance)”条件来控制，以将CEM设备置于相对高阻抗状态。在一些实施例中，该外部施加的符合性电流还设置了针对后续重置操作的电流密度的条件以将CEM设备置于相对高阻抗状态。如图1A的特定实现方式所示，在点116处在写入操作期间施加的用于将CEM设备置于相对低阻抗状态的电流密度J符合性可以确定用于在后续写入操作中将CEM设备置于高阻抗状态的符合性条件。如图1A所示，CEM设备随后可以通过在点108处在电压V重置下施加电流密度J重置≥J符合性而被置于高阻抗状态，其中J符合性被外部地施加。
在实施例中，符合性可以在CEM设备中设置多个电子，这些电子可以被莫特转换的空穴“捕获”。换句话说，在写入操作中施加的用于将CEM设备置于相对低阻抗存储器状态的电流可以确定要注入到CEM设备的空穴的数目，以用于随后将CEM设备转换为相对高阻抗存储器状态。
如上所述，在点108处，可以响应于莫特转换而发生重置条件。如上所述，这种莫特转换在CEM设备中可以实现其中电子浓度n约等于(或至少变得与之相当)电子空穴浓度p的条件。该条件可以根据表达式(1)建模如下：
在表达式(1)中，λTF对应于托马斯费米(Thomas Fermi)屏蔽长度，并且C对应于常数。
根据实施例，响应于来自跨CEM设备的端子施加的电压信号的空穴注入，可以存在图1A所示的电压相对电流密度分布的区域104中的电流或电流密度。这里，当跨CEM设备的端子施加阈值电压VMI时，在电流IMI处，空穴注入可以满足低阻抗状态到高阻抗状态转换的莫特转换标准。这可以根据表达式(2)建模如下：
Q(VMI)＝qn(VMI) (2)
其中，Q(VMI)对应于所注入的电荷(空穴或电子)并且是所施加电压的函数。用于实现莫特转换的电子和/或空穴的注入可以在能带之间发生并且响应于阈值电压VMI和阈值电流IMI。通过由根据表达式(1)在表达式(2)中由IMI注入的空穴使得电子浓度n等于实现莫特转换的电荷浓度，这种阈值电压VMI对托马斯费米屏蔽长度λTF的依赖性可以根据表达式(3)建模如下：
其中，ACEM是CEM设备的横截面面积；并且J重置(VMI)可以表示通过CEM设备的电流密度，该电流密度将在阈值电压VMI处施加于CEM设备以将CEM设备置于相对高阻抗状态。
图1B是包括相关电子材料的开关设备的实施例150的图示以及相关电子材料开关的等效电路的示意图。如前所述，相关电子设备(例如，CEM开关、CERAM阵列、或采用一种或多种相关电子材料的其他类型的设备)可以包括可变或复阻抗设备，其可以呈现可变电阻和可变电容两者的特性。换句话说，CEM可变阻抗设备(例如，包括导电衬底160、CEM 170和导电覆盖180的设备)的阻抗特性可以至少部分地取决于设备的电阻和电容特性(若跨设备端子122和130测量)。在实施例中，用于可变阻抗设备的等效电路可以包括与可变电容器(例如，可变电容器128)并联的可变电阻器(例如，可变电阻器126)。当然，尽管可变电阻器126和可变电容器128在图1B中被描绘为包括分立组件，但可变阻抗设备(例如，实施例150的设备)可以包括基本上同质的CEM，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例可变阻抗设备(例如，实施例150的设备)的示例真值表。
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加</sub>) C<sub>高</sub>(V<sub>施加</sub>) Z<sub>高</sub>(V<sub>施加</sub>)
R<sub>低</sub>(V<sub>施加</sub>) C<sub>低</sub>(V<sub>施加</sub>)～0 Z<sub>低</sub>(V<sub>施加</sub>)
表1-相关电子开关真值表
在实施例中，表1示出了可变阻抗设备(例如，实施例150的设备)的电阻可以至少部分地根据跨CEM设备施加的电压而在低阻抗状态和高阻抗状态之间转换。在实施例中，在低阻抗状态呈现的阻抗可以比在高阻抗状态呈现的阻抗低约10至100,000倍。在其他实施例中，例如，在低阻抗状态呈现的阻抗可以比在高阻抗状态呈现的阻抗低约5至10倍。然而，应注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗设备(例如，实施例150的设备)的电容可以在较低电容状态(在示例实施例中，其可以包括近似零(或非常小)的电容)和较高电容状态(其至少部分地根据跨CEM设备施加的电压)之间转换。
根据实施例，可以用于形成CEM开关、CERAM存储器设备、或包括一种或多种相关电子材料的各种其他电子设备的CEM设备可以被置于相对低阻抗存储器状态，例如，通过例如经由注入足够量的电子以满足莫特转换标准而从相对高阻抗状态进行转换。在将CEM设备转换到相对低阻抗状态时，如果注入了足够的电子并且跨CEM设备的端子的电势克服了阈值切换电势(例如，V设置)，则注入的电子可能开始屏蔽。如前所述，屏蔽可操作来非局部化双重占据电子以使得能带分裂电势崩溃，从而产生相对低阻抗状态。
在具体实施例中，CEM设备的阻抗状态的变化(例如，从低阻抗状态到高阻抗状态)例如可以通过包含NixOy(其中，下标“x”和“y”包括整数)的化合物的电子的“反馈(backdonation)”来实现。如本文中使用的术语，“反馈”指通过晶格结构的相邻分子(即配体或掺杂剂)向过渡金属、过渡金属氧化物或其任何组合(即向金属的原子轨道)供应一个或多个电子(即电子密度)，并且同时从金属中心向配体/掺杂剂上的未占据的π*反键合轨道提供电子密度。电子反馈材料可以是π背键(back-boding)配体，例如，羰基(CO)、亚硝酰(NO)、异氰化物(RNC，其中，R是H、C1-C6烷基或G6-C10芳基)、烯烃(例如，乙烯)、炔烃(例如，乙炔)、或膦(例如，三烷基膦或三芳基膦)(R3P，其中，R是C1-C6烷基或G6-C10芳基)。反馈可以允许过渡金属、过渡金属化合物、过渡金属氧化物或其组合维持电离状态，其有利于在所施加的电压的影响下的电传导。在某些实施例中，CEM中的反馈例如可以响应于使用羰基(CO)或含氮掺杂剂而发生，例如，氨(NH3)、乙二胺(C2H8N2)、或氮氧化物族(NxOy)的成员，例如，其可以允许CEM呈现出其中电子例如在包括CEM的设备或电路的操作期间被可控制地并且可逆地“贡献(donate)”到过渡金属或过渡金属氧化物(例如，镍)的导带的属性。例如，可以在氧化镍材料(例如，NiO:CO或NiO:NH3)中反转反馈，从而允许氧化镍材料在设备操作期间切换到高阻抗特性。
因此，在该上下文中，反馈材料是指呈现阻抗切换特性的材料，例如，至少部分地基于(用于控制电子的贡献的)所施加电压的影响以及(去往和来自材料的导带)的电子贡献的反转，从第一阻抗状态切换到第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然)
在一些实施例中，通过反馈，如果过渡金属(例如，镍)例如被置于2+的氧化态(例如，材料中的Ni2+，如NiO:CO或NiO:NH3)，则包括过渡金属、过渡金属化合物或过渡金属氧化物的CEM开关可以呈现低阻抗性质。相反，如果过渡金属(例如，镍)例如被置于1+或3+的氧化态，则可以反转电子反馈。因此，在CEM设备的操作期间，反馈可能导致“歧化(disproportionation)”，其可以包括基本上根据下面的表达式(4)的基本上同时的氧化和还原反应，：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，该歧化是指形成如表达式(4)所示的如Ni1++Ni3+的镍离子，这可能例如在CEM设备的操作期间产生相对高阻抗状态。在实施例中，在实施例中，“掺杂剂”，例如，含碳配体、羰基(CO)或含氮配体(例如，氨(NH3))、碳、羰基、含碳物质、氮、氨、氯、氟、溴、硫、碘、一氧化氮、一氧化二氮、氰化物、羟基、或CxHyOzNa(其中，x、y、z、a≥0，并且其中，集合{x、y、z、a}中的一个或多个大于0以对应于由C、H、O、N中的一种或多种形成的分子)形式的物质。在CEM中使用掺杂剂可以允许在CEM设备的操作期间共享电子，以便产生表达式(4)的歧化反应及其基本上按照下面的表达式(5)的反转：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示的歧化反应的反转允许镍基CEM返回到相对低阻抗状态。
在实施例中，根据NiO:CO或NiO:NH3的分子浓度(例如，其可以从约在0.1％至10.0％的原子或分子百分比范围内的值变化)，在V设置≥V重置的条件下，如图1A所示的V重置和V设置可以约在0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，V重置可以在约0.1V至1.0V范围内的电压下发生，并且V设置可以在例如约1.0V至2.0V范围内的电压下发生。然而，应注意，V设置和V重置的变化可以至少部分地基于多种因素发生，例如，反馈材料(NiO:CO或NiO:NH3和CEM设备中存在的其他材料)的原子或离子浓度、以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
在一些实施例中，原子层沉积可以用于形成或制造包括NiO材料(例如，NiO:CO或NiO:NH3)的膜，以允许电路环境中的CEM设备的操作期间的电子反馈，例如，以产生低阻抗状态。此外，在电路环境中的操作期间，例如，可以反转电子反馈，其可以产生例如高阻抗状态。在具体实施例中，原子层沉积可以利用两种或更多种前体来将例如NiO:CO或NiO:NH3的组分或其他过渡金属氧化物、过渡金属或其组合沉积到导电衬底上。在实施例中，可以根据下面的表达式(6a)来利用单独的前体分子AX和BY来沉积CEM设备的层：
AX(气体)+BY(气体)＝AB(固体)+XY(气体) (6a)
其中，表达式(6a)的“A”对应于金属(例如，过渡金属)、或金属化合物(例如，过渡金属化合物，如过渡金属氧化物)或其任何组合。在实施例中，过渡金属氧化物可以包括镍，但可以包括其他过渡金属、过渡金属化合物和/或过渡金属氧化物，例如，铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍钯、铼、钌、银、钽、锡、钛、钒、钇和锌(其可以与诸如氧之类的阳离子或其他类型的配体链接)或其组合，但所要求保护的主题在这方面的范围不受限制。在具体实施例中，还可以采用包括多种过渡金属氧化物的化合物，例如，钛酸钇(YTiO3)。
在实施例中，表达式(6a)的“X”可以包括一个或多个配体，例如，有机配体，并且可以包括脒基(AMD)、环戊二烯基(Cp)2、双(乙基环戊二烯基)(EtCp)2、二(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2)、乙酰丙酮化物(acac)、二(甲基环戊二烯基)((CH3C5H4)2)、二甲基乙二醛(dmg)2、2-氨基-戊-2-烯-4-onato(apo)2、(dmamb)2(其中dmamb表示1-二甲氨基-2-甲基-2-丁醇酯)、(dmamp)2(其中dmamp表示1-二甲氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)(C5(CH3)5)2和羰基(CO)，例如，四羰基(CO)4。因此，在一些实施例中，镍基前体AX可以包括例如脒基镍(Ni(AMD))、二(环戊二烯基)镍(II)(Ni(Cp)2)、二(乙基环戊二烯基)镍(II)(Ni(EtCp)2)、二(2,2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、二(甲基环戊二烯基)镍(II)(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、镍2-氨基-戊-2-烯-4-onato(Ni(apo)2)、Ni(dmamb)2(其中dmamb表示1-二甲氨基-2-甲基-2-丁醇酯)、Ni(dmamp)2(其中dmamp表示1-二甲氨基-2-甲基-2-丙醇酯)、二(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2)和羰基镍(Ni(CO)4)，仅举几例。在表达式(6a)中，前体“BY”可以包括氧化剂，例如，氧(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)，仅举几个例子。在本文将进一步描述的其他实施例中，等离子体可与氧化剂一起使用以形成氧自由基。
然而，在具体实施例中，包括除了前体AX和BY之外的反馈材料的掺杂剂可以用于形成CEM设备的层。包括可以与前体AX共流的反馈材料的额外掺杂剂可以允许形成反馈配体，基本上根据下面的表达式(6b)。在实施例中，可以采用包括反馈材料(例如，氨(NH3)、甲烷(CH4)、一氧化碳(CO)或其他材料)的掺杂剂，如包括碳或氮的许多其他配体或包括上面列出的反馈材料的其他掺杂剂。因此，表达式(6a)可以基本上根据下面的表达式(6b)被修改为包括具有反馈材料的额外掺杂剂配体：
AX(气体)+(NH3或包括氮的其他配体)+BY(气体)
＝AB:NH3(固体)+XY(气体) (6b)
应注意，可以调节表达式(6a)和(6b)的前体(例如，AX、BY和NH3(或包括氮的其他配体))的浓度(例如，原子浓度)，以产生所制造的CEM设备中包括反馈材料的氮或碳掺杂剂的最终原子或分子浓度，例如，在最终设备中以浓度在约0.1％和10.0％之间的氨(NH3)或羰基(CO)的形式。然而，所要求保护的主题不必限于上述前体和/或原子或分子浓度。相反，所要求保护的主题旨在涵盖在用于制造CEM设备的原子层沉积、化学气相沉积、混合化学/原子层沉积或脉冲化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积、旋涂沉积、气体集群离子束沉积(GCIB)沉积等。在表达式(6a)和(6b)中，“BY”可以包括氧化剂，例如，氧(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)，仅举几个示例。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基。同样地，等离子体可以与包括反馈材料的掺杂剂物质一起使用以形成活性物质以控制CEM掺杂剂的院子或分子浓度。
在具体实施例(例如，采用原子层沉积的实施例)中，衬底可以暴露于加热腔室中的前体(例如，AX和BY)以及包括反馈材料(例如，氨或包括金属-氮键的其他分子，包括例如镍酰胺、镍酰亚胺、镍脒盐或其组合)的掺杂剂，其可以达到例如约20.0℃至1000.0℃的范围内的温度，或者在某些实施例中，约20.0℃和500.0℃的范围内的温度。在例如在其中执行NiO:NH3的原子层沉积的一个具体实施例中，可以采用约在20.0℃和400.0℃范围内的腔室温度。响应于暴露于前体气体(例如，AX、BY、NH3或包括氮的其他掺杂剂物质)，可以将这些气体从加热腔室中吹扫约0.5秒至180.0秒的持续时间。然而，应注意，这些仅是可能适当的腔室温度和/或时间范围的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，采用原子层沉积的单个双前体循环(例如，AX和BY，如参考表达式6(a)所述)或单个三前体循环(例如，AX、NH3、CH4、或包括氮、碳的其他掺杂剂物质、或包括反馈材料的其他掺杂剂、以及BY，如参考表达式6(b)所述)可以产生包括约在每循环至范围内的厚度的CEM设备层。因此，在实施例中，采用原子层沉积工艺来形成包括约的厚度的CEM设备膜，其中，层包括为约 的厚度，例如，可以使用800-900次循环。在另一实施例中，采用原子层沉积工艺，其中，例如，层包括约100个双前体循环。应注意，原子层沉积可以用于形成具有其他厚度的CEM设备膜，例如，约在1.5nm和150.0nm的范围内的厚度，并且所要求保护的主题在这方面不受限制。
在具体实施例中，响应于原子层沉积的一个或多个双前体循环(例如，AX和BY)或三前体循环(AX、NH3、CH4、或包括氮、碳的其他掺杂剂物质、或包括反馈材料的其他掺杂剂、以及BY)，CEM设备膜可以进行原位退火，这可以允许改善膜性质或者可以用于在CEM设备膜中合并包括反馈材料的掺杂剂，例如，以羰基或氨的形式。在某些实施例中，可将腔室加热至约在20.0℃至1000.0℃的范围内的温度。然而，在其他实施例中，可以采用约在100.0℃至800.0℃的范围内的温度进行原位退火。原位退火时间可以从约1.0秒至5.0小时的范围内的持续时间变化。在具体实施例中，退火时间可以在更窄的范围内变化，例如，从约0.5分钟到约180.0分钟，并且所要求保护的主题在这些方面不被限制。
在具体实施例中，根据上述工艺制造的CEM设备可以呈现“天生(born on)”属性，其中，设备在设备的制造之后立即呈现相对低阻抗(相对高导电性)。因此，例如，如果CEM设备被集成到较大电子环境中，则在初始激活时，施加到CEM设备的相对小电压可以允许相对高电流流过CEM设备，如图1A的区域104所示。例如，如前所述，在至少一个可能的实施例中，例如，V重置可以在约0.1V至1.0V的范围内的电压下发生，并且V设置可以在约1.0V至2.0V的范围内的电压下发生。因此，在约2.0V或更小的范围内操作的电切换电压可以允许存储器电路例如写入CERAM存储器设备、从CERAM存储器设备读取、或改变CERAM开关的状态。在实施例中，这种相对低电压操作可以降低复杂性、成本，并且可以提供相对于竞争存储器和/或开关设备技术的其他优点。
在实施例150中，CEM设备的电切换可能倾向于发生在导电材料和CEM膜之间的界面处或附近，例如，在CEM膜170和导电衬底160的边界处或附近。然而，在具体实施例中，实现或至少发起在CEM膜170内距离导电衬底的边界一定距离的位置处的切换可能是有利的。在一个示例中，导电衬底160的表面(例如，导电衬底160和CEM膜170之间的表面)可以包括相对粗糙、不规则或锯齿状的边界。因此，在导电衬底的不规则或粗糙表面的中间执行切换功能可能引起在例如CEM膜170和导电衬底160之间的边界处形成的电阻和/或细丝的增加。在另一示例中，在导电衬底160的不规则或粗糙表面附近执行切换功能可能导致电容增加(例如，借由导电衬底160的表面处的增加的电荷存储)，这可能降低基于CEM的切换设备的高频性能。在其他示例中，在导电衬底和CEM材料之间的边界处或附近的CEM设备中执行切换操作可能带来其他不期望的效果，并且所要求保护的主题内容在这方面不受限制。
因此，所要求保护的主题的实施例可以实现基于CEM的设备的操作的改进，例如，减少的操作电阻和减少的电荷存储。此外，可以实现其他益处，例如，增加的设备耐久性、增加的操作稳定性、以及更可预测的电流和电压特性。为了说明，例如，图2是包括具有阶梯式原子或分子浓度的掺杂剂物质的相关电子材料的设备的实施例的图示，以及示出掺杂剂物质原子或分子浓度相对距衬底边界的距离的曲线图(200)。以导电衬底260开始，例如，衬底260可以包括例如用于CERAM开关设备或其他类型的基于CEM的设备的分层制造的基于钛的和/或含钛的衬底，例如，氮化钛(TiN)。在其他实施例中，导电衬底210可以包括其他类型的导电材料，例如，氮化钛、铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱、氧化铱或其任何组合，并且所要求保护的主题不限于任何特定的导电衬底材料的组合物。
在其他实施例中，导电衬底260可以包括用于CERAM设备或其他类型的基于CEM的设备的分层形成的基于钽的和/或包含钽的材料，例如，氮化钽(TaN)。在实施例中，可以利用诸如五(二甲基氨基)钽(PDMAT)之类的前体形成TaN衬底，其可以包括碳。在另一实施例中，可以利用钽(V)乙氧化物(TAETO)来形成TaN衬底，其也可以包括碳。在另一实施例中，可以利用五氯化钽(TaCl5)来形成TaN衬底。在其他实施例中，导电衬底260可以包括例如用于CERAM设备或其他类型的基于CEM的设备的分层形成的基于钨的和/或包含钨的材料，例如，氮化钨(WN)。在实施例中，可以利用诸如六羰基钨(W(CO)6)和/或环戊二烯基钨(II)三羰基氢化物之类的前体来形成WN衬底。在另一实施例中，可以利用三羰基钨(IV)三羰基((NH3)3W(CO)3)和/或钨五羰基(0)甲基丁基腈(W(CO)5(C5H11NC))来形成WN衬底。
在图2的实施例中，CEM膜272可以被沉积在导电衬底260上。在实施例中，CEM膜272可以利用例如原子层沉积工艺来分层沉积，以制造包括诸如NiO:CO或NiO:NH3之类的氧化镍材料的膜。在具体实施例中，碳掺杂剂物质原子的扩散可以使得形成羰基(CO)，其可操作来填充例如包括NiO的CEM膜中的氧空位以形成NiO:CO。在其他实施例中，CEM膜272可以包括含氮掺杂剂物质(例如，N2)以产生NH3，其也可操作来填充包括NiO的CEM膜的CEM膜层345中的氧空位，以形成NiO:NH3。例如，在CEM膜层345中填充氧空位可以在CEM膜中引起电子反馈。在包括氧化镍(例如，NiO:CO)的CEM膜中，可以反转电子反馈，从而可以允许CEM膜在设备操作期间切换到呈现高阻抗特性。
在具体实施例中，CEM膜272可以包括具有第一原子或分子浓度的掺杂剂物质的一层或多层CEM。CEM膜272可以额外地包括具有第二原子或分子浓度的掺杂剂物质的一层或多层CEM，其中，第二浓度基本上不同于第一浓度。在该上下文中，术语“基本上不同”的原子或分子浓度是指CEM的高掺杂区域与CEM的其余部分中的原子或分子掺杂剂浓度的比率大于约1.5：1.0，但小于约100.0：1.0。在图2的实施例中，CEM膜272可以包括具有例如约0.0％至约10.0％的均匀或固定浓度值的原子或分子掺杂剂物质的一层或多层CEM。在图2的实施例中，CEM膜272还可以包括高掺杂区域，其可以包括与CEM膜272的其他区域基本不同的均匀或固定浓度值的分子或原子掺杂剂物质，例如，从约3.0％至约15.0％。在其他实施例中，区域275可以包括大约在5.0％-15.0％的范围内的掺杂剂物质原子或分子浓度，这基本上不同于CEM膜272的其他区域的掺杂剂物质原子或分子浓度，这些其他区域可以包括大约在5.0％-5.0％的范围内的掺杂剂物质原子或分子浓度。应注意，所要求保护的主题旨在包括CEM膜272的高掺杂区域的任何范围的掺杂剂物质原子或分子浓度(基本上不同于CEM膜272的一个或多个其他区域)。
在图2的与导电衬底260和CEM膜272的相邻的曲线图中示出了CEM膜272的一个或多个区域(例如，第一区域272A)内的掺杂剂物质原子或分子浓度，其可以包括相对恒定的值，直到到达远离导电衬底260的上边界的第二区域275。在区域275处，掺杂剂物质的原子或分子浓度可以增加到与CEM膜272的第一区域272A和第二区域272B的掺杂剂物质原子或分子浓度基本上不同的值或水平。应注意，图2的曲线图以及整个说明书中的其他曲线图不旨在包括掺杂剂物质原子或分子浓度的线性或对数值的精确比例，而仅是为了说明相对区域275处的分子或原子掺杂剂物质浓度的阶跃或突然增加。
图3是包括具有阶梯式和渐变原子或分子浓度的掺杂剂物质的相关电子材料的CEM堆叠的实施例300的图示，以及示出掺杂剂物质的原子或分子浓度相对距衬底边界的距离的曲线图。以导电衬底360开始，导电衬底360可以类似于图2的导电衬底260，衬底360可以包括基于钛的或包含钛的衬底，或者可以包括其他材料，例如，氮化钛、铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱、氧化铱、或其任何组合等。图3的导电覆盖380可以由与用于形成导电衬底360的材料类似的材料形成。然而，在其他实施例中，导电覆盖380可以由与用于构造导电衬底360的材料不同的材料形成，并且所要求保护的主题在这方面不受限制。位于导电覆盖380和导电衬底360之间的CEM膜372可以包括与图2的CEM膜272的构造中使用的材料类似的材料，例如，氧化镍材料(例如，NiO:CO、NiO:NH3等)。如与图3的CEM堆叠相邻的曲线图所示，导电覆盖380和导电衬底360包括相对低或可忽略浓度的原子或分子掺杂剂物质。
如图3所示，区域377被布置在距离导电衬底360的边界的短距离处。在图3中，位于区域377和导电衬底360的表面之间的中间区域378可以包括例如约至约的厚度。然而，在具体实施例中，中间区域378可以包括约的厚度，并且所要求保护的主题不限于任何特定尺寸的中间区域378。在图3中，中间区域378包括渐变掺杂剂物质浓度分布，其在例如约3.0％至约15.0％的一部分原子或分子掺杂剂浓度范围内变化。在实施例中，原子或分子掺杂剂浓度随着距离导电衬底360的边界的距离而变化，然后在区域377处接近相对最大值。区域377内的原子或分子掺杂剂物质浓度相对于距离导电衬底360的边界的距离保持近似恒定。在区域377的上边界处开始，随着距离导电衬底360的边界的距离增加，原子或分子掺杂剂物质浓度逐渐减小。在具体实施例中，相对高掺杂区域(例如，区域377)的厚度可以包括例如约在具体实施例中，区域377的厚度可以近似例如但所要求保护的主题在这方面不受限制。
如图3所示，位于相对区域377和375之间的CEM膜372的区域包括随着距离导电衬底360的边界的距离的增加而逐渐减小的原子或分子掺杂剂物质浓度分布。CEM膜的掺杂剂物质浓度分布在相对高掺杂区域375处可能突然增加。区域375可以包括约的厚度，但所要求保护的主题不限于任何特定厚度的区域，例如，高掺杂区域。在某些实施例中，位于区域377和375之间的CEM膜的部分可以包括例如约至 的厚度。在具体实施例中，区域之间的CEM膜可以包括约在到的范围内的厚度，并且所要求保护的主题在这方面不受限制。位于区域375和导电覆盖380的表面之间的中间区域376可以包括例如大约 至的厚度。然而，在具体实施例中，中间区域376可以包括约的厚度，并且要求保护的主题不限于任何特定尺寸的中间区域376。
图4是包括具有两种原子或分子掺杂剂物质浓度的相关电子材料的CEM设备堆叠的实施例400的图示，以及示出原子或分子掺杂剂物质的浓度相对距衬底边界的距离的曲线图。以导电衬底460开始，导电衬底460可以类似于图2和图3的导电衬底260和360，衬底460可以包括基于钛的或包含钛的衬底，或者可以包括其他材料，例如，氮化钛、铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱、氧化铱、或其任何组合。图4的导电覆盖480可以由与用于构造导电衬底460的材料类似的材料形成。然而，在具体实施例中，导电覆盖480可以由与用于制造导电衬底460的材料不同的材料形成，并且所要求保护的主题在这方面不受限制。位于导电覆盖480和导电衬底460之间的CEM膜472可以包括与用于CEM膜272和372的材料类似的材料，例如，氧化镍材料(例如，NiO:CO、NiO:NH3等)。如与图4的CEM堆叠相邻的曲线图所示，导电覆盖480和导电衬底460包括相对低或可忽略浓度的原子或分子掺杂剂物质。
如图4所示，区域477被布置在距导电衬底460的边界的短距离处。在一个实施例中，位于区域477(示出为包括掺杂剂物质“x”)和导电衬底460的边界之间的中间区域478可以包括例如约至约的厚度。在具体实施例中，中间区域478可以包括约的厚度，并且所要求保护的主题不限于任何特定尺寸的中间区域478。中间区域478可以包括例如增加的(例如，急剧增加的)原子或分子掺杂剂物质浓度分布，其在区域477处接近相对最大值。区域477内的原子或分子掺杂剂物质浓度可以保持近似恒定，然后随着距离导电衬底460的表面的距离增加而突然下降之前。在具体实施例中，区域477的厚度可以包括约至在具体实施例中，区域477的厚度可以接近例如但所要求保护的主题内容在此方面不受限制。
如图4所示，被布置在区域477上方的CEM膜472的区域包括相对低或可忽略浓度的掺杂剂物质“x”，其可以表示例如氨(NH3)。然而，在导电衬底460和CEM膜472的边界处开始，掺杂剂物质“■”(可以表示例如羰基(CO))的浓度逐渐增加，例如在约3.0％到约15.0％的掺杂剂物质浓度范围的部分内。掺杂剂物质浓度可以随着距导电衬底460的边界的距离的增加而变化。在实施例中，掺杂剂物质“■”的浓度从相对低或可忽略的值增加，然后接近较高值并近似恒定。在区域475处，掺杂剂物质“■”的浓度突然增加以接近相对最大值，然后随着距导电衬底460的边界的距离增加而突然减小。在位于区域475和导电覆盖480的边界之间的中间区域476处，掺杂剂物质“■”的浓度急剧减小。在导电覆盖480的下边界处，掺杂剂物质“■”的浓度包括相对低或可忽略的值，其继续进入导电覆盖480。
图5是具有两种掺杂剂物质原子或分子浓度的CEM设备堆叠的实施例500的图示，以及示出掺杂剂物质浓度相对距衬底边界的距离的曲线图。以导电衬底560开始，导电衬底560可以类似于本文先前描述的一个或多个导电衬底(例如，260、360、460)，例如，衬底560可以包括不具有显著浓度的原子或分子掺杂剂物质“*”或掺杂剂物质“■”的材料。在实施例中，导电衬底560的上边界可以接触CEM膜572的区域577，其可以包括从具有非常低浓度的掺杂剂物质“*”的区域到基本上不同的掺杂剂物质浓度的几乎突然或陡峭渐变的转换。
在具体实施例中，相对区域577可以包括约在到的范围内的厚度，但所要求保护的主题在这方面不受限制。在图5的实施例中，区域577和575之间的CEM膜572的区域可以包括相对低(例如，约3.0％)或可忽略(例如，小于约3.0％)浓度的原子或分子掺杂剂物质“*”，但可以包括渐变(例如，陡峭渐变)浓度的掺杂剂物质“■”，例如，小于约3.0％的浓度并且增加至约15.0％的浓度。掺杂剂物质“■”的浓度在CEM膜572的中心区域附近可以包括相对恒定的值，然后在接近区域575的区域中减小。在导电覆盖580内，掺杂剂物质“*”和“■”的浓度可以包括较低或可忽略的值。
如参考图5所描述的包括两种或更多种不同分子或原子掺杂剂物质的CEM膜可以特别适用于可能受益于包括高掺杂剂物质浓度的CEM而不会使得CEM膜以任何单个掺杂剂物质饱和的应用。在这种情况下，可以利用两种或更多种掺杂剂物质，这可以提供相对高掺杂CEM的益处，而不会使得CEM以掺杂剂物质饱和。
图6A-6B是单层和亚单层CEM膜的实施例的图示。图6A的CEM膜可以包括例如NiO材料或其他适当的材料，并且所要求保护的主题在这方面不受限制。在实施例600中，层610表示使用例如原子层沉积所沉积的CEM膜的层，但所要求保护的主题不限于制造CEM膜的层610的任何特定方法。在图6A中，例如，NiO分子被示出为与CO分子键合以形成CEM层的NiO:CO络合物，其中，CO可以用作掺杂剂物质。如图6A所示，在层615的NiO分子与CO分子之间存在约1.0：1.0对应关系。因此，层615可以表示单层，其可以指具有NiO分子和CO分子之间的约1.0：1.0对应关系的CEM层。然而，所要求保护的主题旨在包括具有CEM的分子和掺杂剂物质的分子之间的约1.0：1.0对应关系的所有类型的CEM材料的单层。
在图6B所示的实施例650中，层620表示使用例如原子层沉积所沉积的CEM膜的层，但可以使用任何其他制造方法来进行沉积。在图6B的实施例中，层625的较少CO分子被示出为与NiO分子键合。因此，层625可以表示亚单层，其可以指具有NiO和CO分子之间小于约1.0：1.0对应关系的CEM层。然而，所要求保护的主题旨在包括具有CEM的分子与掺杂剂物质的分子之间的小于约1.0：1.0的对应关系的所有类型的CEM材料的亚单层。
如前所述，相对高掺杂区域(例如，本文先前描述的相对高掺杂区域)例如可以包括在约到约之间的厚度。然而，在具体实施例中，相对高掺杂区域可以包括掺杂剂物质的单个单层，例如，单层615。在其他实施例中，相对高掺杂的区域可以包括掺杂剂物质的单个子单层，例如单层625。在实施例中，退火工艺可操作来扩散掺杂剂物质(例如，单层615的CO)以形成一个或多个亚单层，例如，亚单层625。
图7A-7E是示出根据实施例701的可以在制造相关电子材料设备的方法中使用的气体流动和温度分布(作为时间的函数)的图示。针对图7A-7E采用共同时间标度(T0→T9)。图7A示出了第一前体的气体流动分布710，例如，气态AX、或气态AX+NH3的混合物。如图7A所示，可以增加一个或多个第一前体气体的流动，例如，从F低到F高，这可以允许该一个或多个第一前体气体进入腔室，在该腔室内可以制造CEM设备。因此，根据流动分布710，在时间T0处，一个或多个第一前体气体的流动可以包括相对低的值(F低)，例如，约0.0的流动、或其他可以忽略的量。在时间T1处，一个或多个第一前体气体的流动可以在时间T2处增加到相对较高的值(F高)，其可以对应于时间T1之后的约1.0秒至120.0秒的范围内的时间，例如，第一前体气体例如通过吹扫从腔室中抽空。第一前体气体的流动可以返回到相对低的值(例如，大约0.0)，直到约时间T5，此时第一前体气体的流动可以增加到相对较高的值(F高)。在时间T5之后，例如，在时间T6和T7处，第一前体气体的流动可以返回到相对低的值，直到稍后增加。
图7B示出了根据实施例702的吹扫气体的气体流动分布715。如图7B所示，吹扫气体流动可以增加和减少，例如，以便允许第一前体气体(AX)和第二前体气体(BY)的制造腔室的抽空。在时间T0处，吹扫气体分布720指示相对高的吹扫气体流动，这可以允许在时间T1之前移除制造腔室内的杂质气体。在时间T1处，吹扫气体流动可以减少到约0.0，这可以允许将第一前体AX气体引入制造腔室中。在时间T2处，吹扫气体流动可以增加约0.5秒至180.0秒的范围内的持续时间，以便允许从制造腔室中移除过量的前体气体AX和反应副产物。
图7C示出了根据实施例703的前体气体(例如，BY)的气体流动分布720。如图7C所示，前体BY气体流动可以保持在约0.0m3/秒的流动，直到约时间T3，此时气体流动可以增加到相对较高的值。在时间T4(其可以对应于时间T2之后的约0.5秒至180.0秒的范围内的时间)，前体BY气体可以例如通过吹扫而从腔室中吹扫和/或抽空。前体BY气体流动可以返回到0.0m3/秒，直到约时间T7，此时前体BY气体流动可以增加到相对较高的值。
图7D示出了根据实施例704的包括掺杂剂物质(例如，碳、氮、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S))的前体气体的气体流动分布725。如图7D所示，包括掺杂剂物质的前体气体的流动可以保持在约0.0m3/秒的流速，直到约时间T1，此时前体气体的流动可以增加到相对较高的值。在时间T2(其可以对应于时间T1之后的约0.5秒至180.0秒的范围内的时间)处，例如，可以从腔室中吹扫和/或抽空包括掺杂剂物质的前体气体。包括掺杂剂物质的前体气体的流动可以返回到0.0m3/秒，直到约时间T9，此时前体气体的流动可以增加到相对较高的值。
图7E是示出根据实施例705的在制造相关电子设备材料的方法中使用的温度分布730(作为时间的函数)的图示。在图7E中，可以升高沉积温度以达到例如约20.0℃至900.0℃范围内的温度。然而，在具体实施例中，可以采用稍微更小的范围，例如，约100.0℃至800.0℃的范围内的温度范围。此外，对于特定材料，可以采用甚至更小的温度范围，例如，从约100.0℃到约600.0℃。
图8A-8E是示出根据实施例801的可以在制造相关电子材料设备的方法中使用的气体流动和温度分布(作为时间的函数)的图示。针对图8A-8E采用共同时间标度(T0→T11)。图8A示出了第一前体的气体流动分布810，例如，气态AX、或气态AX+NH3的混合物。如图8A所示，可以增加一个或多个第一前体气体的流动，例如，从F低到F高，这可以允许该一个或多个第一前体气体进入腔室，在该腔室内可以制造CEM设备。因此，根据流动分布810，在时间T0处，一个或多个第一前体气体的流动可以包括相对低的值(F低)，例如，约0.0的流动、或其他可以忽略的量。在时间T1处，一个或多个第一前体气体的流动可以增加到相对较高的值(F高)。在时间T2(其可以对应于时间T1之后的约1.0秒至120.0秒的范围内的时间)处，例如，一个或多个第一前体气体例如通过吹扫从腔室中抽空。第一前体气体的流动可以返回到相对低的值(例如，大约0.0)，直到约时间T5，此时第一前体气体的流动可以增加到相对较高的值(F高)。在时间T5之后，例如，在时间T6和T7处，第一前体气体的流动可以返回到相对低的值，直到稍后增加。
图8B示出了根据实施例802的吹扫气体的气体流动分布815。如图8B所示，吹扫气体流动可以增加和减少，例如，以便允许第一前体气体(AX)和第二前体气体(BY)的制造腔室的抽空。在时间T0处，吹扫气体分布820指示相对高的吹扫气体流动，这可以允许在时间T1之前移除制造腔室内的杂质气体。在时间T1处，吹扫气体流动可以减少到约0.0，这可以允许将第一前体AX气体引入制造腔室中。在时间T2处，吹扫气体流动可以增加约0.5秒至180.0秒的范围内的持续时间，以便允许从制造腔室中移除过量的前体气体AX和反应副产物。
图8C示出了根据实施例803的前体气体(例如，BY)的气体流动分布820。如图8C所示，前体BY气体流动可以保持在约0.0m3/秒的流动，直到约时间T3，此时气体流动可以增加到相对较高的值。在时间T4(其可以对应于时间T2之后的约0.5秒至180.0秒的范围内的时间)，前体BY气体可以例如通过吹扫而从腔室中吹扫和/或抽空。前体BY气体流动可以返回到0.0m3/秒，直到约时间T7，此时前体BY气体流动可以增加到相对较高的值。
图8D示出了根据实施例804的包括掺杂剂物质(例如，碳、氮、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S))的前体气体的气体流动分布825。如图8D所示，包括掺杂剂物质的前体气体的流动可以保持在约0.0m3/秒的流速，直到约时间T3，此时前体气体的流动可以增加到相对较高的值。在时间T4(其可以对应于时间T3之后的约0.5秒至180.0秒的范围内的时间)处，例如，可以从腔室中吹扫和/或抽空包括掺杂剂物质的前体气体。包括掺杂剂物质的前体气体的流动可以返回到0.0m3/秒，直到约时间T11，此时前体气体的流动可以增加到相对较高的值。
图8E是示出根据实施例805的在制造相关电子设备材料的方法中使用的温度分布830(作为时间的函数)的图示。在图8E中，可以升高沉积温度以达到例如约20.0℃至900.0℃范围内的温度。然而，在具体实施例中，可以采用稍微更小的范围，例如，约100.0℃至800.0℃的范围内的温度范围。此外，对于特定材料，可以采用甚至更小的温度范围，例如，从约100.0℃到约600.0℃。在实施例中，温度分布830例如在T11之后可以包括温度的额外提升835以退火CEM膜，这可以允许掺杂剂在CEM膜内更大的扩散和分散。
图9是用于制造具有不同原子或分子浓度的掺杂剂物质900的相关电子膜的一般过程的实施例的流程图。该方法可以在框910处开始，其可以包括在腔室中在衬底上形成一个或多个第一层的CEM，该一个或多个第一层的CEM具有一个浓度的第一掺杂剂物质。框920可以包括在一个或多个第一层的CEM上形成一个或多个第二层的CEM，该一个或多个第二层的CEM具有一个浓度的第二掺杂剂物质，该第二掺杂剂物质的浓度基本上不同于第一浓度。
在实施例中，可以在各种集成电路类型中的任何一种中实现CEM设备。例如，在实施例中，可以在集成电路中实现许多CEM设备以形成可编程存储器阵列，例如，其可以通过改变一个或多个CEM设备的阻抗状态来重新配置。在另一实施例中，可编程CEM设备可以用作例如非易失性存储器阵列。当然，所要求保护的主题不限于本文提供的具体示例的范围。
可以形成多个CEM设备以实现集成电路设备，其可以包括例如具有第一相关电子材料的第一相关电子设备和具有第二相关电子材料的第二相关电子设备，其中，第一和第二相关电子材料可以包括彼此不同的基本上不同的阻抗特性。此外，在实施例中，包括彼此不同的阻抗特性的第一CEM设备和第二CEM设备可以被形成在集成电路的特定层内。此外，在实施例中，在集成电路的特定层内形成第一和第二CEM设备可以包括至少部分地通过选择性外延沉积来形成CEM设备。在另一实施例中，集成电路的特定层内的第一和第二CEM设备可以至少部分地通过离子注入来形成，例如，以改变第一和/或第二CEM设备的阻抗特性。
此外，在实施例中，可以至少部分地通过相关电子材料的原子层沉积来在集成电路的特定层内形成两个或更多个CEM设备。在另一实施例中，可以至少部分地通过毯式沉积和选择性外延沉积的组合来形成第一相关电子开关材料的多个相关电子开关设备中的一个或多个以及第二相关电子开关材料的多个相关电子开关设备中的一个或多个。此外，在实施例中，第一和第二接入设备可以分别被定位在基本上与第一和第二CEM设备相邻。
在另一实施例中，在实施例中，多个CEM设备中的一个或多个可以被单独地定位在第一金属化层的导电线和第二金属化层的导电线的一个或多个交叉点处的集成电路内。在实施例中，一个或多个接入设备可以被定位在第一金属化层的导电线和第二金属化层的导电线的相应的一个或多个交叉点处，其中，接入设备可以与相应的CEM设备配对。
在前面的描述中，在具体使用环境中，例如，讨论有形组件(和/或类似地，有形材料)的情况，“上”和“上方”之间存在区别。作为示例，在衬底“上”沉积物质是指涉及直接物理和有形接触，而在所沉积的物质和该后一示例中的衬底之间没有中间物(例如，中间物质(例如，在介入过程操作期间形成的中间物质))的沉积；然而，被理解为潜在地包括在衬底“上”沉积的在衬底“上方”沉积(因为“上”也可以被精确地描述为“上方”)被理解为包括这样的情况，其中，在所沉积的物质和衬底之间存在一种或多种中间物，例如，一种或多种中间物质，以使得所沉积的物质不一定与衬底直接物理和有形接触。
在例如其中讨论有形材料和/或有形组件的适当的特定使用环境中，在“下”和“下方”之间进行类似的区分。在这样的特定使用环境中，尽管“下”意图必然意味着物理和有形的接触(类似于如刚才所述的“上”)，但“下方”可能包括其中存在直接物理和有形接触但不一定意味着直接物理和有形接触的情况，例如，如果存在一种或多种中间物，例如，一种或多种中间物质。因此，“上”应理解为“直接在...之上”并且“下”应理解为“直接在......之下”。
同样可以理解，诸如“上方”和“下方”之类的术语以与前面提到的术语“向上”、“向下”、“顶部”、“底部”等类似的方式来理解。这些术语可以用于促进讨论，但不意图必然限制所要求保护的主题的范围。例如，作为示例，术语“上方”并不意味着声明所要求的范围仅限于其中例如与例如倒置的实施例相比的实施例正面向上的情况。作为一个示例，示例包括倒装芯片，其中，例如，在不同时间(例如，在制造期间)的取向可能不一定对应于最终产品的取向。因此，作为示例，如果对象在特定朝向(例如，倒置)的可应用权利要求范围内，则作为示例，同样地，后者也被解释为被包括在另一朝向的可应用权利要求范围内，例如，正面朝上，再次作为示例，反之亦然，即使适用的字面权利要求语言有可能被不同地解释。当然，再次，如在专利申请的说明书中一直如此，描述和/或使用的特定上下文提供了关于合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，术语“或”(如果用于关联列表，例如，A、B或C)旨在表示A、B和C(这里用于包括意义)以及A、B或C(这里用于排他含义)。根据这种理解，“和”用于包括意义并且意图表示A、B和C；而“和/或”可以被充分谨慎地使用以表明所有上述含义都是预期的，但不要求这样的用法。另外，术语“一个或多个”和/或类似术语用于以单数形式描述任何特征、结构、特性和/或等，“和/或”也用于描述多个特征、结构、特征和/或等和/或其一些其他组合。此外，除非另有明确指出，否则术语“第一”、“第二”、“第三”等用于区分不同方面，例如，不同组件，作为示例，而不是提供数字限制或建议特定顺序。同样地，术语“基于”和/或类似术语被理解为不一定意图传达因素的穷举列表，而是允许存在不一定被明确描述的其他因素。
此外，对于涉及所要求保护的主题的实现方式并且受到关于程度的测试、测量和/或规范的情况，旨在以下面的方式进行理解。作为示例，在给定情况下，假设要测量物理属性的值。继续示例，如果用于至少与属性有关的关于程度的测试、测量和/或规范的替代合理方法至少针对实现方式目的而对于普通技术人员合理地可能发生，则所要求保护的主题是旨在涵盖那些替代合理的方法，除非另有明确说明。作为示例，如果产生一个区域上的测量的绘图并且所要求保护的主题的实现方式涉及采用该区域上的斜率的测量，但是存在用于估计该区域上的斜率的各种合理和替代技术，则所要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量或相同的结果，除非另有明确说明。
还应注意，如果例如与特征、结构、特性等一起使用术语“类型”和/或“类”，使用“光学”或“电子”作为简单示例，则至少部分和/或关于特征、结构、特征等存在微小变化，甚至可能不被认为与特征、结构、特征等完全一致的变化，如果微小变化足够小以使得特征、结构、特征等仍然被认为主要存在并也存在这种变化，则通常不会防止特征、结构、特征等成为“类型”和/或“类”(例如，“光学类型”或“光学类”)。因此，继续该示例，术语光学类型和/或光学类属性必然旨在包括光学属性。同样地，作为另一示例，术语电子类型和/或电子类属性必然旨在包括电子属性。应注意，描述本技术的说明书仅提供一个或多个说明性示例，并且所要求保护的主题不旨在限于一个或多个说明性示例；然而，同样，如同关于专利申请说明书一直如此，描述和/或使用的特定上下文提供了关于合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各种实施例。为了解释的目的，作为示例阐述了细节，例如，量、系统和/或配置。在其他情况下，公知的特征被省略和/或简化以免模糊所要求保护的主题。虽然本文已经说明和/或描述了某些特征，但本领域技术人员将想到许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖落入所要求保护的主题内的所有修改和/或改变。

Claims (21)

1.一种构造设备的方法，包括：
在腔室中，在衬底上方形成一个或多个第一层的相关电子材料(CEM)，所述一个或多个第一层的CEM具有第一浓度的第一掺杂剂物质；以及
在所述一个或多个第一层的CEM上方形成一个或多个第二层的CEM，所述一个或多个第二层的CEM具有第二浓度的第二掺杂剂物质，所述第二掺杂剂物质的第二浓度基本上不同于所述第一掺杂剂物质的第一浓度。
2.根据权利要求1所述的方法，其中，所述第一掺杂剂物质的第一浓度包括约0.0％至约10.0％。
3.根据权利要求1或2所述的方法，其中，所述第二掺杂剂物质的第二浓度包括约3.0％至约15.0％的范围内的近似固定值。
4.根据权利要求3所述的方法，其中，所述第二掺杂剂物质的第二浓度包括渐变掺杂分布，所述渐变掺杂分布在约3.0％至约15.0％的范围的一部分内变化。
5.根据任一前述权利要求所述的方法，其中，所述第一掺杂剂物质和所述第二掺杂剂物质包括相同的掺杂剂物质。
6.根据任一前述权利要求所述的方法，其中，所述第一掺杂剂物质和所述第二掺杂剂物质包括不同的分子或原子掺杂剂物质。
7.根据任一前述权利要求所述的方法，其中，所述第一掺杂剂物质或所述第二掺杂剂物质包括碳、羰基、含碳物质、氮、氨、氯、氟、溴、硫、碘、一氧化氮、一氧化二氮、氰化物、羟基、或CxHyOzNa形式的物质，其中，x、y、z、a≥0，并且其中，集合{x、y、z、a}中的一个或多个大于0以对应于由下列项中的一个或多项形成的分子：C、H、O、N。
8.根据任一前述权利要求所述的方法，其中，形成所述一个或多个第二层的CEM包括形成CEM的亚单层。
9.根据任一前述权利要求所述的方法，还包括：
在腔室中对所述设备进行退火。
10.一种相关电子材料(CEM)设备，包括：
衬底；以及
在所述衬底上形成的CEM膜，所述CEM膜由第一组至少一个层和第二组至少一个层形成，其中：
所述第一组至少一个层包括一个浓度的第一掺杂剂物质，并且其中
所述第二组至少一个层包括一个浓度的第二掺杂剂物质，并且其中
所述第一掺杂剂物质的浓度基本上不同于所述第二掺杂剂物质的浓度。
11.根据权利要求10所述的CEM设备，其中，所述第一掺杂剂物质的浓度的范围为约3.0％至约15.0％。
12.根据权利要求10所述的CEM设备，其中，所述第二组至少一个层包括：
CEM的亚单层。
13.根据权利要求10至12中任一项所述的CEM设备，其中，所述第一掺杂剂物质或所述第二掺杂剂物质包括碳、羰基、含碳物质、氮、氨、氯、氟、溴、硫、碘、一氧化氮、一氧化二氮、氰化物、羟基、或CxHyOzNa形式的物质，其中，x、y、z、a≥0，并且其中，集合{x、y、z、a}中的一个或多个大于0以对应于由下列项中的一个或多项形成的分子：C、H、O、N。
14.根据权利要求10至13中任一项所述的CEM设备，其中，所述第一组至少一个层或所述第二组至少一个层包括约在至的范围内的厚度尺寸。
15.根据权利要求10至13中任一项所述的CEM设备，其中，所述第一组至少一个层或所述第二组至少一个层包括约在至的范围内的厚度尺寸。
16.一种设备，包括：
由两个或更多个层形成的相关电子材料(CEM)膜，其中，所述两个或更多个层中的至少一个第一层包括一个浓度的第一掺杂剂物质，所述第一掺杂剂物质的浓度与用于掺杂所述两个或更多个层中的至少一个第二层的第二掺杂剂物质的浓度基本上不同。
17.根据权利要求16所述的设备，其中，所述至少一个第一层与所述至少一个第二层的厚度的比率至少约为2.0：1.0。
18.根据权利要求16或17所述的设备，其中，所述至少一个第二层包括亚单层。
19.根据权利要求16至18中任一项所述的设备，其中，所述第一掺杂剂物质的浓度包括约0.0％至约10.0％。
20.根据权利要求16至19中任一项所述的设备，其中，所述第二掺杂剂物质的浓度范围为约3.0％至约15.0％。
21.根据权利要求16至20中任一项所述的设备，其中，所述第一掺杂剂物质或所述第二掺杂剂物质包括碳、羰基、含碳物质、氮、氨、氯、氟、溴、硫、碘、一氧化氮、一氧化二氮、氰化物、羟基、或CxHyOzNa形式的物质，其中，x、y、z、a≥0，并且其中，集合{x、y、z、a}中的一个或多个大于0以对应于由下列项中的一个或多项形成的分子：C、H、O、N。
CN201780048726.4A 2016-08-11 2017-08-10 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜 Pending CN109564969A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/234,854 2016-08-11
US15/234,854 US9997702B2 (en) 2016-08-11 2016-08-11 Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
PCT/GB2017/052364 WO2018029481A1 (en) 2016-08-11 2017-08-10 Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species

Publications (1)

Publication Number Publication Date
CN109564969A true CN109564969A (zh) 2019-04-02

Family

ID=59791094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780048726.4A Pending CN109564969A (zh) 2016-08-11 2017-08-10 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜

Country Status (6)

Country Link
US (2) US9997702B2 (zh)
KR (1) KR20190034308A (zh)
CN (1) CN109564969A (zh)
GB (1) GB2567777A (zh)
TW (1) TWI747934B (zh)
WO (1) WO2018029481A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670407A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 Rram器件及其形成方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) * 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11430951B2 (en) 2020-04-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell with switching layer comprising one or more dopants
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113520A1 (en) * 2004-12-01 2006-06-01 Renesas Technology Corp. Semiconductor integrated circuit device and method of manufacturing the same
US20080011996A1 (en) * 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
JP2008166591A (ja) * 2006-12-28 2008-07-17 Osaka Univ 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
US20100328996A1 (en) * 2009-06-25 2010-12-30 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US20120149164A1 (en) * 2007-05-09 2012-06-14 Intermolecular, Inc. Methods for forming resistive-switching metal oxides for nonvolatile memory elements
US20130207065A1 (en) * 2012-02-14 2013-08-15 Intermolecular, Inc. Bipolar multistate nonvolatile memory
US20140299834A1 (en) * 2012-02-28 2014-10-09 Intermolecular Inc. Memory Device Having An Integrated Two-Terminal Current Limiting Resistor
WO2016094010A1 (en) * 2014-12-09 2016-06-16 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
KR100810617B1 (ko) * 2007-02-09 2008-03-06 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
WO2012067687A2 (en) 2010-08-26 2012-05-24 The Ohio State University Nanoscale emitters with polarization grading
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113520A1 (en) * 2004-12-01 2006-06-01 Renesas Technology Corp. Semiconductor integrated circuit device and method of manufacturing the same
US20080011996A1 (en) * 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
JP2008166591A (ja) * 2006-12-28 2008-07-17 Osaka Univ 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
US20120149164A1 (en) * 2007-05-09 2012-06-14 Intermolecular, Inc. Methods for forming resistive-switching metal oxides for nonvolatile memory elements
US20100328996A1 (en) * 2009-06-25 2010-12-30 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US20130207065A1 (en) * 2012-02-14 2013-08-15 Intermolecular, Inc. Bipolar multistate nonvolatile memory
US20140299834A1 (en) * 2012-02-28 2014-10-09 Intermolecular Inc. Memory Device Having An Integrated Two-Terminal Current Limiting Resistor
WO2016094010A1 (en) * 2014-12-09 2016-06-16 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670407A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 Rram器件及其形成方法

Also Published As

Publication number Publication date
US20180047900A1 (en) 2018-02-15
KR20190034308A (ko) 2019-04-01
WO2018029481A1 (en) 2018-02-15
GB2567777A (en) 2019-04-24
GB201902616D0 (en) 2019-04-10
TWI747934B (zh) 2021-12-01
US10381560B2 (en) 2019-08-13
TW201816168A (zh) 2018-05-01
US9997702B2 (en) 2018-06-12
US20180175292A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
CN109478594A (zh) 制造具有减少的界面层阻抗的相关电子材料设备
US10014468B2 (en) Barrier layer for correlated electron material
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
CN108701762A (zh) 含氮的相关电子材料设备的制造
CN110036496A (zh) 由相关电子材料形成的切换器件
KR20200026256A (ko) 상관 전자 재료（ｃｅｍ）장치 제조
CN109643757A (zh) Cem切换装置
WO2018115831A1 (en) Forming nucleation layers in correlated electron material devices
CN109643756A (zh) 通过暴露于紫外线能量制造相关电子材料膜
US10658587B2 (en) CEM switching device
US10211398B2 (en) Method for the manufacture of a correlated electron material device
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
US10403816B2 (en) CEM switching device
US20180216228A1 (en) Fabrication of correlated electron material devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210121

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190402