KR20200026256A - 상관 전자 재료(cem)장치 제조 - Google Patents

상관 전자 재료(cem)장치 제조 Download PDF

Info

Publication number
KR20200026256A
KR20200026256A KR1020207002218A KR20207002218A KR20200026256A KR 20200026256 A KR20200026256 A KR 20200026256A KR 1020207002218 A KR1020207002218 A KR 1020207002218A KR 20207002218 A KR20207002218 A KR 20207002218A KR 20200026256 A KR20200026256 A KR 20200026256A
Authority
KR
South Korea
Prior art keywords
cem
tmo
film
conductive
atomic concentration
Prior art date
Application number
KR1020207002218A
Other languages
English (en)
Inventor
카를로스 아로호
욜란타 세린스카
루시안 시프렌
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20200026256A publication Critical patent/KR20200026256A/ko

Links

Images

Classifications

    • H01L45/1641
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/406Oxides of iron group metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • H01L45/1233
    • H01L45/1253
    • H01L45/146
    • H01L45/1616
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Or Physical Treatment Of Fibers (AREA)

Abstract

본 명세서에 개시된 주제는 상관 전자 재료(CEM) 장치의 구성에 관한 것이다. 특정 실시 예에서, 전이 금속 산화물(TMO) 재료 층 및 도펀트를 포함하는 필름을 형성한 후, 상기 필름의 적어도 일부가 고온에 노출될 수 있다. 상기 필름의 적어도 일부를 고온에 노출하는 것은 상기 필름 내의 상기 도펀트의 원자 농도가 감소될 때까지 계속될 수 있으며, 이는 임피던스 상태의 스위칭을 나타내는 상관 전자 재료(CEM)로서 상기 필름의 동작을 가능하게 할 수 있다.

Description

상관 전자 재료(CEM)장치 제조
본 발명은 상관 전자 재료(CEM) 장치에 관한 것이고, 보다 특정하여 임피던스 상태 사이에서 트랜지션할 수 있는 스위치, 메모리 회로, 등에서 사용될 수 있는 것과 같은 CEM 장치 제조를 위한 접근 방식에 관한 것이다.
예를 들어, 전자 스위칭 장치와 같은 집적 회로 장치는 광범위한 유형의 전자 장치에서 발견될 수 있다. 예를 들어, 메모리 및/또는 논리 장치는 컴퓨터, 디지털 카메라, 스마트폰, 컴퓨팅 장치, 웨어러블 전자 장치 등에 사용하기에 적합한 전자 스위치를 집적할 수 있다. 전자 스위칭 장치가 특정 애플리케이션에 대해 적합할지를 고려하며 설계자의 관심을 끄는 전자 스위칭 장치와 관련될 수 있는 인자는 예를 들어, 물리적인 크기, 저장 밀도, 동작 전압, 임피던스 범위, 스위칭 속도 및/또는 전력 소비를 포함할 수 있다. 다른 인자는 예를 들어 비용, 및/또는 제조 용이성, 확장성 및/또는 신뢰성을 포함할 수 있다.
그러나, 특정 유형의 메모리 및/또는 논리 장치에 적합할 수 있는 종래의 제조 기술은 상관 전자 재료를 이용하는 장치를 제조하는데 사용하기에 적합하지 않을 수 있다. 예를 들어, 일부 경우에, 바람직한 임피던스 특성을 나타내는 CEM은 특정 도펀트종으로 도핑될 수 있다. 그러나, 완성된 CEM 필름에서 하나 이상의 도펀트의 원하는 원자 농도를 달성하는 것은 문제가 될 수 있다.
본 명세서에 개시된 주제는 상관 전자 재료(CEM) 장치의 구성에 관한 것이다. 특정 실시 예에서, 전이 금속 산화물(TMO) 재료 층 및 도펀트를 포함하는 필름을 형성한 후, 상기 필름의 적어도 일부가 고온에 노출될 수 있다. 상기 필름의 적어도 일부를 고온에 노출하는 것은 상기 필름 내의 상기 도펀트의 원자 농도가 감소될 때까지 계속될 수 있으며, 이는 임피던스 상태의 스위칭을 나타내는 상관 전자 재료(CEM)로서 상기 필름의 동작을 가능하게 할 수 있다.
본 발명은 특히 본 명세서의 결론 부분에서 지적되고 명백하게 청구된다. 그러나, 본 발명의 목적, 특징 및/또는 이점과 함께 조직 및/또는 동작 방법 모두에 대해, 첨부 도면과 함께 판독시 하기의 상세한 설명을 참조함으로써 본 발명은 가장 잘 이해될 수 있다.
도 1a는 상관 전자 재료로 형성된 장치의 전류 밀도 대 전압 프로파일의 실시 예를 도시한 도면이다.
도 1b는 상관 전자 재료를 포함하는 스위칭 장치의 실시 예의 예시이고, 상관 전자 재료 스위치의 등가 회로의 개략도이다.
도 2는 일 실시 예에 따른 상관 전자 재료(CEM) 장치를 구성하는 방법에 대한 흐름도이다.
도 3은 일 실시 예에 따른 CEM 장치의 제조에 이용되는 기체 형태의 예시적인 전구체로서 기능할 수 있는 비스(시클로펜타디에닐)니켈 분자(Ni(C5H5)2)의 다이어그램이다.
도 4a 내지 도 4d는 일 실시 예에 따른 상관 전자 재료 장치를 포함하는 NiO 계 필름을 제조하는 방법에서 이용되는 서브 프로세스를 도시한다.
도 5a 및 5b는 실시 예에 따라, 산소 공백(vacancy) 형태의 결함을 포함하는 산화 니켈 격자 구조의 대표적인 부분을 나타내며, 이는 카르보닐 분자(CO) 또는 암모니아 분자(NH3)에 의해 복구될 수 있다.
도 6a는 일 실시 예에 따른, 산소 공백으로 재배치하고 산화물층을 조성하는 전이 금속 산화물(TMO) 재료 필름 내의 도펀트 분자의 예시이다.
도 6b-6c는 일 실시 예에 따른, 온도에 대한 CEM 필름 및 기판의 노출에 응답하여 CEM 필름 및 도전성 기판 사이의 인터페이스에서 도전성 산화물의 단일 층 및 하위 단일 층의 형성을 도시하는 도면이다.
도 7은 실시 예(700)에 따른 TMO 재료 필름의 고온(elevated temperature)을 가져오는 열원을 도시한 도면이다.
도 8 내지 도 9는 실시 예들에 따른, CEM 장치를 구성하는 추가 방법에 대한 흐름도이다.
다음의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부된 도면을 참조하며, 유사한 번호는 상응하는 및/또는 유사한 전체에서의 유사한 부분을 가리킬 수 있다. 도면은 설명의 단순화 및/또는 명료화를 위해 반드시 축척대로 도시된 것은 아님을 이해할 것이다. 예를 들어, 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다. 또한, 다른 실시 예들이 이용될 수 있음을 이해해야 한다. 또한 본 발명에서 벗어나지 않고 구조적 변경 및/또는 기타 변경이 이루어질 수 있다. 본 명세서 전체에 걸쳐 "청구된 주제"에 대한 언급은 하나 이상의 청구 범위 또는 그 일부에 의해 커버되도록 의도된 주제를 지칭하며, 반드시 완전한 청구 범위 세트, 청구 범위 세트의 특정 조합(예를 들어, 방법 청구항, 장치 청구항 등), 또는 특정 청구항을 지칭하도록 의도된 것은 아니다. 예를 들어, 상향, 하향, 탑, 바닥 등과 같은 방향 및/또는 참조는 도면의 논의를 용이하게 하기 위해 사용될 수 있고 및 본 발명의 적용을 제한하기 위한 것이 아님을 유의해야 한다. 그러므로, 하기의 상세한 설명은 본 발명 및/또는 등가물을 제한하지 않는다.
본 명세서 전반에 걸쳐 하나의 구현, 일 구현 예, 하나의 실시 예, 일 실시 예 및/또는 유사한 것에 대한 참조는 특정 구현 예 및/또는 실시 예와 관련하여 설명된 특정한 피처, 구조, 특성 및/또는 등이 본 발명의 적어도 하나의 구현 예 및/또는 실시 예에 포함된다는 것을 의미한다. 따라서, 예를 들어, 이 명세서 전체의 다양한 위치에서의 그러한 표현의 출현은 반드시 동일한 구현 예 및/또는 실시 예, 또는 임의의 특정 구현 예 및/또는 실시 예를 언급하려는 것은 아니다. 또한, 설명된 특정 피처, 구조, 특성 및/또는 등은 하나 이상의 구현 예 및/또는 실시 예에서 다양한 방식으로 결합될 수 있으며, 따라서 의도된 청구 범위 내에 있다는 것이 이해될 것이다. 물론, 일반적으로, 특허 출원의 명세서에서와 같이, 이들 및 다른 문제는 특정 사용 상황에서 변할 가능성이 있다. 즉, 본 개시 전반에 걸쳐, 설명 및/또는 사용의 특정 상황은 도출되는 합리적인 추론에 관한 유용한 지침을 제공하지만; 그러나, 유사하게, 일반적으로 추가의 자격이 없는 "이 맥락에서"는 본 개시의 내용을 지칭한다.
본 개시의 특정 양태는, 예를 들어, 상관 전자 랜덤 액세스 메모리(CERAM) 및/또는 논리 장치를 형성하는데 이용될 수 있는 것과 같은 CEM 스위치를 형성하기 위해 상관 전자 재료(CEM) 필름을 준비 및/또는 제조하는 방법 및/또는 프로세스를 기술한다. 예를 들어, CERAM 장치 및 CEM 스위치의 구성에 이용될 수 있는 CEM은, 예를 들어, 메모리 컨트롤러, 메모리 어레이, 필터 회로, 데이터 변환기, 광학 기기, 위상 동기 루프 회로, 마이크로파 및 밀리미터파 송수신기 등과 같은 광범위한 다른 전자 회로 유형을 포함할 수 있지만, 청구된 주제는 이에 대해 범위가 제한되지 않는다.
이러한 문맥에서, CES 스위치는, 예를 들면, 상 변화 메모리 장치에서의 결정질 상태에서 비결정질 상태로의 변화 또는 또 다른 예시에서 특정 저항성 RAM 장치에서의 필라멘트 형성에 대해 응답하여, 고체 상태의 구조 상변화보다는 전자 상관 관계에 의해 적어도 부분적으로 가능할 수 있는, 실질적으로 급격한 도전체-절연체로의 트랜지션을 나타낼 수 있다. 일 양태에서, CES 장치에서의 실질적으로 급격한 도전체-절연체 트랜지션은 예를 들어 용융/응고 또는 필라멘트 형성과 달리 예를 들어 상 변화 및 특정 저항성 RAM 장치에서 양자 역학적 현상에 반응할 수 있다. 예를 들어 CES 장치에서 상대적 도전성 및 상대적 절연성 상태 사이 및/또는 제1 임피던스 상태 및 제2 상이한 임피던스 상태 사이의 그러한 양자 역학적 트랜지션은 다수의 양태 중 어느 하나에서 이해될 수 있다. 본원에서 사용되는 바와 같이, 용어 "상대적 도전성 상태", "상대적 저 임피던스 상태" 및/또는 "금속 상태"는 상호 교환 가능하고, 및/또는 때때로 "상대적 도전성/저 임피던스 상태"로 지칭될 수 있다. 유사하게, 용어 "상대적 절연성 상태" 및 "상대적 고 임피던스 상태"는 본 명세서에서 상호 교환 가능하게 사용될 수 있고 및/또는 때때로 "상대적 절연성/고 임피던스 상태"로 지칭될 수 있다.
일 양태에서, 상대적 절연성/고 임피던스 상태와 상대적 도전성/저 임피던스 상태 사이의 CEM의 양자 역학적 트랜지션은 모트(Mott) 트랜지션의 측면에서 이해될 수 있고, 여기서 상대적 도전성/저 임피던스 상태는 실질적으로 절연성/고 임피던스 상태와 상이하다. 모트 트랜지션에 따라, 재료는 모트 트랜지션 상태가 발생하면 상대적 절연성/고 임피던스 상태와 상대적 도전성/저 임피던스 상태 사이에서 전환될 수 있다. 모트 기준은(nc)1 /3a
Figure pct00001
0.26으로 정의되며, 여기서 nc는 전자의 농도이고 "a"는 보어 반경을 가리킨다. 모트 기준이 충족되도록 임계 캐리어 농도가 달성되면, 모트 트랜지션이 발생한 것으로 믿어진다. 모트 트랜지션 발생에 응답하여, CEM 장치의 상태는 상대적 고 저항/고 커패시턴스 상태(예를 들어, 절연성/고 임피던스 상태)에서 실질적으로 고 저항/고 커패시턴스 상태와 상이한 상대적 저 저항/저 커패시턴스 상태(예를 들어, 도전성/저 임피턴스 상태)로 변경될 것이다.
다른 양태에서, 모트 트랜지션은 전자의 국부화에 의해 제어될 수 있다. 예를 들어, 전자와 같은 캐리어가 국부화되면, 캐리어 사이의 강한 쿨롱 상호 작용은 CEM의 대역을 분할하여 상대적 절연성(상대적 고 임피던스) 상태를 가능하게할 수 있다. 전자가 더 이상 국부화되지 않으면, 약한 쿨롱 상호 작용이 지배적 일 수 있고, 이는 대역 분할의 제거를 야기할 수 있고, 이는 결과적으로 실질적으로 상대적 고 임피던스 상태와는 유사하지 않은 금속(도전성) 대역(상대적 저 임피던스 상태)을 가능하게 할 수 있다.
또한, 일 실시 예에서, 상대적 절연성/고 임피던스 상태에서 실질적으로 유사하지 않은 상대적 도전성/저 임피던스 상태로 스위칭하는 것은 저항의 변화에 더하여 커패시턴스의 변화를 가능하게할 수 있다. 예를 들어, CEM 장치는 가변 커패시턴스 특성과 함께 가변 저항을 나타낼 수 있다. 즉, CEM 장치의 임피던스 특성은 저항성 및 용량성 컴포넌트를 모두 포함할 수 있다. 예를 들어, 금속 상태에서, CEM 장치는 제로에 접근할 수 있는 상대적 저 전기장을 포함할 수 있고, 따라서 실질적으로 저 커패시턴스를 나타낼 수 있으며, 이는 유사하게 제로에 접근할 수 있다.
유사하게, 고 밀도의 바운드 또는 상관 전자에 의해 야기될 수 있는 상대적 절연성/고 임피던스 상태에서, 외부 전기장은 CEM을 관통할 수 있고, 따라서 CEM은 적어도 부분적으로는 CEM 내에 저장된 추가 전하에 기초하여 더 높은 커패시턴스를 나타낼 수 있다. 따라서, 예를 들어, CEM 장치에서 상대적 절연성/고 임피던스 상태에서 실질적으로 유사하지 않은 상대적 도전성/저 임피던스 상태로의 트랜지션은 적어도 특정 실시 예에서 저항 및 커패시턴스 모두에서 변화를 야기할 수 있다. 이러한 트랜지션은 추가적인 측정 가능한 현상을 가져올 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
일 실시 예에서, CEM으로 형성된 장치는 CEM 기반 장치의 체적의 일부(예를 들어, 대부분)에서 모트 트랜지션에 반응하여 임피던스 상태의 스위칭을 나타낼 수 있다. 일 실시 예에서, CEM은 "벌크 스위치(bulk switch)"를 형성할 수 있다. 본 명세서에서 사용되는 바와 같이, 용어 "벌크 스위치"는 예를 들어 모트 트랜지션에 응답하여 장치의 임피던스 상태를 스위칭하는 CEM의 적어도 대부분의 볼륨을 의미한다. 예를 들어, 일 실시 예에서, 장치의 실질적으로 모든 CEM은 모트 트랜지션에 응답하여 상대적 절연성/고 임피던스 상태와 상대적 도전성/저 임피던스 상태(예를 들어, "금속" 또는 "금속성 상태") 사이를 스위칭할 수 있으며, 또는 역 모트 트랜지션에 응답하여 상대적 도전성/저 임피던스 상태에서 상대적 절연성/고 임피던스 상태로 스위칭할 수 있다.
구현에서, CEM은 하나 이상의 "d 블록" 원소 또는 "d 블록" 원소의 화합물을 포함할 수 있다. CEM은 예를 들어 하나 이상의 전이 금속 또는 전이 금속 화합물, 특히 하나 이상의 전이 금속 산화물(TMO)을 포함할 수 있다. CEM 장치는 또한 하나 이상의 "f 블록" 원소 또는 "f 블록" 원소의 화합물을 이용하여 구현될 수 있다. CEM은 하나 이상의 희토류 원소, 희토류 원소의 산화물, 하나 이상의 희토류 전이 금속, 페로브스카이트, 이트륨 및/또는 이테르븀을 포함하는 산화물, 또는 예를 들어, 원소들의 주기율표의 란탄 족 또는 악티니드 계열의 금속을 포함하는 임의의 다른 화합물을 포함할 수 있고, 청구된 주제는 이와 관련하여 범위가 제한되지 않는다. CEM은 탄소 함유 도펀트 및/또는 질소 함유 도펀트와 같은 도펀트를 추가로 포함할 수 있고, 여기서 원자 농도(예를 들어, 탄소 또는 질소)는 약 0.1% 내지 약 15.0% 사이를 포함한다. 본 명세서에서 사용되는 용어 "d 블록" 원소는 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금( Pt), 금(Au), 수은(Hg), 러더퍼듐(Rf), 두브늄(Db), 시보기움(Sg), 보륨(Bh), 하슘(Hs), 마이트 네륨(Mt), 다름스타튬(Ds), 뢴트게늄(Rg) 또는 코페르니슘(Cn) 또는 이들의 임의의 조합을 구비하는 원소를 의미한다. 원소 주기율표의 "f 블록" 원소로 형성되거나 이를 포함하는 CEM은 금속 또는 금속 산화물을 포함하는 CEM을 의미하며, 여기서 금속은 원소 주기율표의 f 블록으로부터 유래하며, 이는 란타늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀륨(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu), 악티늄(Ac), 토륨(Th), 프로트악티늄(Pa), 우라늄(U), 넵투늄(Np), 플루토늄(Pu), 아메리슘(Am), 버클륨(Bk), 캘리포늄(Cf), 아인슈타늄(Es), 페르뮴(Fm), 멘델레븀(Md), 노벨륨(No) 또는 로렌슘(Lr) 또는 이들의 임의의 조합을 포함할 수 있다.
도 1a는 상관 전자 재료로 형성된 장치의 전류 밀도 대 전압 프로파일의 실시 예(100)의 예시이다. 예를 들어, "기록 동작" 동안 CEM 장치의 단자들에 인가된 전압에 적어도 부분적으로 기초하여, CEM 장치는 상대적 저 임피던스 상태 또는 상대적 고 임피던스 상태에 놓일 수 있다. 예를 들어, 전압(Vset) 및 전류 밀도(Jset)의인가는 CEM 장치의 상대적 저 임피던스 상태로의 트랜지션을 가능하게 할 수 있다. 반대로, 전압(Vreset) 및 전류 밀도(Jreset)의 인가는 CEM 장치의 상대적 고 임피던스 상태로의 트랜지션을 가능하게 할 수 있다. 도 1a에 도시된 바와 같이, 참조 번호(110)는 Vset을 Vreset으로부터 분리할 수 있는 전압 범위를 도시한다. CEM 장치를 고 임피던스 상태 또는 저 임피던스 상태로 배치한 후, CEM 장치의 특정 상태는 전압(Vread)의 인가(예를 들어, 판독 동작 동안) 및 CEM 장치의 단자에서의 전류 또는 전류 밀도(예를 들어, 판독 윈도우(107)를 사용)의 검출에 의해 검출될 수 있다.
일 실시 예에 따르면, 도 1a에서 특징지어진 CEM 장치는 페로브스카이트, 모트 절연체, 전하 교환 절연체 및 앤더슨 장애 절연체와 같은 임의의 전이 금속 산화물(TMO)뿐만 아니라 d 블록 또는 f 블록 원소를 구비하는 임의의 화합물 또는 재료를 포함할 수 있다. 일 양태에서, 도 1a의 CEM 장치는 다른 유형의 TMO 가변 임피던스 재료를 포함할 수 있지만, 이들은 단지 예시이며 청구된 주제를 제한하려는 것이 아님을 이해해야 한다. 산화니켈(NiO)은 하나의 특정 TMO 재료로서 개시되어있다. 본 명세서에서 논의된 NiO 재료는 탄소 함유 재료(예를 들어, 카르보닐(CO)), 또는 암모니아(NH3)와 같은 질소 함유 재료와 같은 외부 리간드로 도핑될 수 있고, 예를 들어 이는 가변 임피던스 속성을 확립 및/또는 안정화시키고 및/또는 저 임피던스 상태에 놓일 때 CEM이 더 도전성 일 수 있는 P 형 동작을 가능하게 한다. 따라서, 다른 특정 예에서, 외부 리간드로 도핑된 NiO는 NiO : Lx로 표현될 수 있으며, 여기서 Lx는 리간드 원소 또는 화합물을 나타내고 x는 1단위의 NiO에 대한 리간드의 단위 수를 나타낼 수 있다. x의 값은 단순히 원자가를 밸런싱함으로써 임의의 특정 리간드, 및 리간드와 NiO 또는 임의의 다른 전이 금속 화합물과의 임의의 특정 조합에 대해 판정될 수 있다. 카르보닐에 더하여 저 임피던스 상태에서 도전성을 가능하게 하거나 증가시킬 수 있는 다른 도펀트 리간드는 니트로실(NO), 이소시안화물(RNC, 여기서 R은 H, C1-C6 알킬 또는 C6-C10 아릴), 포스핀(R3P, 여기서 R은 C1-C6 알킬 또는 C6-C10 아릴), 예를 들어 트리페닐포스핀(PPh3), 알킨(예를 들어 에틴) 또는 페난트롤린(C12H8N2), 비피리딘(C10H8N2), 에틸렌디아민(C2H4(NH2)2), 아세토니트릴(CH3CN), 플루오라이드(F), 클로라이드(Cl), 브로마이드(Br), 시안화물(CN), 황(S), 탄소(C) 등을 포함할 수 있다.
이와 관련하여, 본 명세서에 언급된 "P 형" 도핑된 CEM은 CEM이 상대적 저 임피던스 상태에서 동작할 때 도핑되지 않은 CEM에 비해 증가된 전기 전도성을 나타내는 특정 분자 도펀트를 포함하는 제1 유형의 CEM을 의미한다. CO 및 NH3와 같은 치환 리간드(substitutional ligand)의 도입은 예를 들어 NiO계 CEM의 P 형 특성을 향상시키도록 동작할 수 있다. 따라서, CEM의 P 형 동작의 속성은 적어도 특정 실시 예에서, CEM에서의 P 형 도펀트의 원자 농도를 제어함으로써 상대적 저 임피던스 상태에서 동작하는 CEM의 전기 전도성을 맞춤화 또는 커스터마이징하는 기능을 포함할 수 있다. 특정 실시 예에서, P형 도펀트의 증가된 원자 농도는 CEM의 증가된 전기 전도성을 가능하게할 수 있지만, 청구된 주제는 이 점에 제한되지 않는다. 특정 실시 예에서, CEM 장치에서 P형 도펀트의 원자 농도 또는 원자 백분율의 변화는 본원에서 기술된 바와 같이 도 1a의 영역(104)의 특성에서 관찰될 수 있고, 여기서 P형 도펀트의 증가는 더 높은 전도성을 나타내기 위해 영역(104)의 가파른(예를 들어, 보다 양의) 기울기를 야기한다.
다른 실시 예에서, 도 1a의 전류 밀도 대 전압 프로파일로 표시된 CEM 장치는 질소-함유 리간드와 같은 다른 TMO 가변 임피던스 재료를 포함할 수 있지만, 이들은 단지 예시적이며 청구된 주제를 제한하려는 것이 아님을 이해해야 한다. 예를 들어, NiO는 치환 질소 함유 리간드로 도핑될 수 있으며, 이는 탄소 또는 탄소 함유 도펀트 종(예를 들어, 카르보닐)의 사용에 의해 야기되는 가변 임피던스 속성의 안정화와 유사한 방식으로 가변 임피던스 속성을 안정화시킬 수 있다. 특히, 본원에 개시된 NiO 가변 임피던스 재료는 다음과 같은 CxHyNz 형태의 질소 함유 분자(여기서 x≥0, y≥0, z≥0, 및 적어도 x, y 또는 z는 0보다 큰 값을 포함)를 포함할 수 있다: 암모니아(NH3), 시아노(CN-), 아지드 이온(N3 -) 에틸렌디아민(C2H8N2), 펜(1,10-페난트롤린)(C12H8N2), 2,2'비피리딘(C10,H8N2), 에틸렌디아민(C2H4(NH2)2), 피리딘(C5H5N), 아세토니트릴(CH3CN), 및 예를 들어, 티오시아네이트(NCS-)와 같은 시아노설파이드. 본 명세서에 개시된 NiO 가변 임피던스 재료는 산질화물 계열(NxOy, 여기서 x 및 y는 정수를 포함하고, 여기서 x≥0 및 y≥ 0이고, 적어도 x 또는 y는 0보다 큰 값을 포함한다.)의 멤버를 포함하고, 이는 예를 들어 산화질소(NO), 아산화질소(N2O), 이산화질소(NO2), 또는 NO3 - 리간드를 갖는 전구체를 포함할 수 있다.
도 1a에 따르면, 충분한 바이어스 전압이 인가되고(예를 들어, 대역 분할 전위를 초과하는) 상술된 모트 조건이 충족되는 경우(예를 들어, 주입된 전자 홀은 스위칭 영역에서 전자의 집단과 비교할 수 있는 집단), CEM 장치는, 예를 들어, 모트 트랜지션에 응답하여 상대적 저 임피던스 상태와 상대적 고 임피던스 상태 사이에서 스위칭할 수 있다. 이것은 도 1a의 전압 대 전류 밀도 프로파일의 포인트(108)(Vreset)에 대응할 수 있다. 이 지점에서 또는 이 지점 근처에서, 전자는 더 이상 차폐되지 않고 금속이온 근처에 국부화된다. 이러한 상관관계는 강한 전자-전자 상호 작용 전위를 야기할 수 있으며, 이는 상대적 고 임피던스 재료를 형성하기 위해 밴드를 분할하도록 동작할 수 있다. CEM 장치가 상대적 고 임피던스 상태를 포함하면, 전자 정공의 수송에 의해 전류가 생성될 수 있다. 결과적으로, 임계 전압이 CEM 장치의 단자들에 걸쳐 인가되면, 전자들은 금속-절연체-금속(MIM) 장치의 전위 장벽을 통해 MIM 다이오드 내로 주입될 수 있다. 특정 실시 예에서, CEM 장치의 단자에 걸쳐 인가된 임계 전위에서 전자의 임계 전류의 주입은 "세트" 동작을 수행할 수 있고, 이는 CEM 장치를 저 임피던스 상태로 놓는다. 저 임피던스 상태에서, 전자의 증가는 인입 전자를 차폐하고 전자의 국부화를 제거할 수 있으며, 이는 대역 분할 전위를 붕괴시켜 저 임피던스 상태를 가져올 수 있다.
일 실시 예에 따르면, CEM 장치에서의 전류는 기록 동작 동안 제한될 수 있는 인가된 외부 전류에 적어도 국부적으로 기초하여 판정될 수 있는 외부적으로 인가된 "컴플라이언스" 조건(compliance condition)에 의해 제어되어, 예를 들어 CEM 장치를 상대적 고 임피던스 상태로 놓을 수 있다. 이 외부적으로 인가된 컴플라이언스 전류는 또한 일부 실시 예에서, CEM 장치를 상대적 고 임피던스 상태로 놓기 위해 후속 리셋 동작을 위한 전류 밀도 조건도 설정할 수 있다. 도 1a의 특정 구현 예에 도시된 바와 같이, CEM 장치를 상대적 저 임피던스 상태로 위치시키기 위해 포인트(116)에서와 같은 기록 동작 중에 전류 밀도(J comp )를 발생시키기 위해 인가될 수 있고, 이는 CEM 장치를 후속하는 기록 동작에서 상대적 고 임피던스 상태로 위치시키기 위한 컴플라이언스 조건을 판정할 수 있다. 도 1a에 도시된 바와 같이, CEM 장치는 외부 인가된 전압(Vreset )의 인가에 의해 상대적 고 임피던스 상태로 배치될 수 있고, 이는 도 1a에서 108로 참조된 전압에서 전류 밀도 J reset J comp 를 가져올 수 있다.
일 실시 예에서, 컴플라이언스는 모트 트랜지션을 위해 정공에 의해 "캡쳐"될 수 있는 CEM 장치에서 다수의 전자를 설정할 수 있다. 즉, CEM 장치를 상대적 저 임피던스 상태로 놓기 위해 기록 동작시 인가된 전류는 그런 다음 CEM 장치를 상대적 고 임피던스 상태로 트랜지션시키기 위해 CEM 장치로 주입되는 다수의 정공을 판정할 수 있다.
위에서 지적한 바와 같이, 리셋 조건은 포인트(108)에서의 모트 트랜지션에 응답하여 발생할 수 있다. 상기에서 지적한 바와 같이, 그러한 모트 트랜지션은 전자의 농도 n이 전자 정공의 농도 p와 거의 같거나, 또는 적어도 그와 비교가능할 수 있는 CEM 장치에서의 조건에 대해 발생할 수 있다. 이 조건은 다음과 같은 수학식(1)에 따라 모델링될 수 있다:
(수학식 1)
Figure pct00002
수학식(1)에서,
Figure pct00003
는 토마스 페르미(Thomas Fermi) 차폐 길이(screening length)이고 C는 상수이다.
일 실시 예에 따르면, 도 1a에 도시된 전압 대 전류 밀도 프로파일의 영역(104)에서의 전류 또는 전류 밀도는, CEM 장치의 단자들을 가로질러 인가된 전압 신호로부터의 정공들의 주입에 응답하여 존재할 수 있고, 이는 CEM 장치의 P형 동작에 대응할 수 있다. 여기서, 정공의 주입은 임계 전압(VMI)이 CEM 장치의 단자들을 가로질러 인가될 때 전류(IMI)에서 저 임피던스 상태에서 고 임피던스 상태로의 트랜지션을 위한 모트 기준을 충족할 수 있다. 이는 다음과 같은 수학식(2)에 따라 모델링될 수 있다:
(수학식 2)
Figure pct00004
수학식(2)에서, Q(VMI)는 대전 및 주입된 전하(정공 또는 전자)에 대응하고 인가된 전압의 함수이다. 모트 트랜지션을 가능하게 하는 전자 및/또는 정공의 주입은 대역 사이에서 그리고 임계 전압(VMI)과 임계 전류(IMI)에 반응하여 발생할 수 있다. 수학식(1)에 따라 수학식(2)에서 IMI에 의해 주입된 정공에 의한 모트 트랜지션을 가져 오기 위한 전하 농도와 전자 농도 n을 같게 함으로써 토마스 페르미 차폐 길이
Figure pct00005
에 대한 이러한 임계 전압(VMI)의 종속성은 하기와 같이 수학식(3)에 따라 실질적으로 모델링될 수 있다:
(수학식 3)
Figure pct00006
수학식(3)에서, ACEM은 CEM 장치의 단면적에 대응하고, J reset (VMI)은 CEM 장치를 상대적 고 임피던스 상태로 놓을 수 있는 임계 전압(VMI)에서 CEM 장치에 인가되는 CEM 장치를 통과하는 전류 밀도를 나타낸다.
일 실시 예에 따르면, CEM 스위치, CERAM 메모리 장치 또는 하나 이상의 상관 전자 재료를 포함하는 다양한 다른 전자 장치를 형성하기 위해 이용될 수 있는 CEM 장치는 예를 들어 모트 기준을 만족시키기에 충분한 양의 전자의 주입을 통해 상대적 고 임피던스 상태로부터의 트랜지션에 의해 상대적 저 임피던스 상태로 배치될 수 있다. CEM 장치를 상대적 저 임피던스 상태로 트랜지션할 때, 충분한 전자가 주입되고 CEM 장치의 단자를 가로지르는 전위가 임계 스위칭 전위(예를 들어, Vset)를 초과하면, 주입된 전자가 스크린을 시작할 수 있다. 상술한 바와 같이, 스크리닝은 이중 점유 전자를 비국부화(unlocalize)시켜 대역 분할 전위를 붕괴시키도록 동작하고, 그에 의해 상대적으로 저 임피던스 상태를 가져온다.
특정한 실시 예에서, 예를 들어, 저 임피던스 상태에서 실질적으로 유사하지 않은 고 임피던스 상태로의 변화와 같은, CEM 장치의 임피던스 상태의 변화는 NixOy(여기서 첨자 "x" 및 "y"는 정수를 포함)를 포함하는 화합물의 전자의 "백 기여(back-donation)"에 의해 발생될 수 있다. 본원에서 용어가 사용되는 바와 같이, "백 기여"는 격자 구조(리건드 또는 도펀트와 같은)의 인접한 분자에 의해 전이 금속, 전이 금속 산화물 또는 이들의 임의의 조합(예를 들어, 금속의 원자 오비탈에 대한 것과 같은)에 하나 이상의 전자(예를 들어, 증가된 전자 밀도)를 공급하는 것을 가리킬 수 있다. 백 기여는 금속 원자로부터 리간드 또는 도펀트상의 비어있는
Figure pct00007
반본딩(antibonding) 궤도로의 전자(예를 들어, 증가한 전가 밀도)의 가역적 기여를 가리킨다. 백 기여는 전이 금속, 전이 금속 화합물, 전이 금속 산화물 또는 이들의 조합물이 인가된 전압의 영향하에서 전기 전도에 유리한 이온화 상태를 유지하도록 한다. 특정한 실시 예에서, 예를 들어, CEM에서의 백 기여는 탄소(C), 카르보닐(CO), 암모니아(NH3), 에틸렌디아민(C2H8N2)과 같은 질소 함유 도펀트종, 예를 들어 산질화물 계열(NxOy)의 멤버의 사용에 반응하여 발생해, 이는 CEM으로 하여금 예를 들어 CEM을 구비하는 장치 또는 회로의 동작 중에 니켈과 같은 전이 금속 또는 전이 금속 산화물의 전도 대역으로 전자를 조절 가능하고 가역적으로 "기여하도록"하는 속성을 나타내도록 할 수 있다. 예를 들어, 니켈 산화물 재료(예를 들어, NiO : CO, 또는 NiO : NH3)에서 백 기여가 역전될 수 있으며, 그에 의해 니켈 산화물 재료가 장치 동작 중에 고 임피던스 특성과 같은 실질적으로 유사하지 않은 임피던스 특성을 나타내는 것으로 스위칭되도록 허용할 수 있다.
따라서, 이러한 맥락에서, 전자 백 기여 도펀트는, CEM의 전도 대역으로의 그리고 전도 대역으로부터의 CEM의, 전자의 기여, 및 전자 기여의 반전(reversal)을 제어하기 위해 인가되는 전압의 영향에 적어도 부분적으로 기초하여, 제1 임피던스 상태에서 실질적으로 상이한 제2 임피던스 상태로(예를 들어, 상대적 저 임피던스 상태에서 상대적 고 임피던스 상태로, 또는 그 역으로) 스위칭하는 것과 같은 임피던스 스위칭 특성을 TMO 재료 필름이 나타낼 수 있게 한다.
일부 실시 예에서, 백 기여에 의해, 전이 금속, 전이 금속 화합물 또는 전이 금속 산화물을 포함하는 CEM 스위치는, 예를 들어 니켈과 같은 전이 금속이 2+의 산화 상태(예를 들어, NiO : CO 또는 NiO : NH3와 같은 재료에서 Ni2 +)로 놓이는 경우 저 임피던스 특성을 나타낼 수 있다. 반대로, 예를 들어 니켈과 같은 전이 금속이 1+ 또는 3+의 산화 상태로 놓이는 경우, 전자 백 기여는 역전될 수 있다. 따라서, CEM 장치의 동작 동안, 백 기여는 실질적으로 하기의 수학식(4)에 따른 실질적으로 동시발생적인 산화 및 환원 반응을 포함할 수 있는 "불균화(disproportionation)"를 초래할 수 있다:
(수학식 4)
Figure pct00008
이 경우, 이러한 불균화는 수학식(4)에 나타낸 바와 같이 Ni1 + + Ni3 +와 같은 니켈 이온의 조성을 가리키며, 이는 예를 들어 CEM 장치의 동작 동안 상대적으로 고 임피던스 상태를 가져올 수 있다. 일 실시 예에서, 탄소 또는 탄소-함유 리간드(예를 들어, 카르보닐 분자(CO)와 같은), 또는 암모니아 분자(NH3)와 같은 질소 함유 리간드와 같은 도펀트는 수학식(5)에 따라 실질적으로 수학식(4)의 불균화 반응 및 그의 역전에 대해 발생하도록 CEM 장치의 동작 동안 전자 공유를 허용할 수 있다:
(수학식 5)
Figure pct00009
상술한 바와 같이, 수학식(5)에 도시된 바와 같이, 불균화 반응의 역전은 니켈계 CEM이 상대적 저 임피던스 상태로 복귀하는 것을 허용할 수 있다.
실시 예에서, 예를 들어, 0.1% 내지 15.0%의 원자 퍼센트의 범위에서 값이 대략적으로 변화할 수 있는, NiO : CO 또는 NiO : NH3의 분자 농도에 따라, 도 1a에 도시된 바와 같은 Vreset 및 Vset은 Vset ≥ Vreset인 조건하에서, 대략 1.0V 내지 약 10.0V의 범위에서 변할 수 있다. 예를 들어, 하나의 가능한 실시 예에서, Vreset은 대략 0.1V 내지 1.0V 범위의 전압에서 발생할 수 있고, Vset은 예를 들어 대략 1.0V 내지 2.0V 범위의 전압에서 발생할 수 있다. 그러나, Vset 및 Vreset의 변화는 CEM 장치를 제조하기 위해 활용되는 프로세스에서의 변화뿐만 아니라, NiO : CO 및 NiO : NH3와 같은, 그리고 CEM 장치에서 나타나는 다른 재료와 같은 전자 백 기여 재료의 원자 농도와 같은 다양한 인자에 적어도 부분적으로 기초하여 발생할 수 있고, 청구된 내용은 이러한 측면에 국한되지 않는다는 것에 유의해야 한다.
도 1b는 상관 전자 재료를 포함하는 스위칭 장치의 실시 예(150) 및 상관 전자 재료 스위치의 등가 회로의 개략도의 예시이다. 상술한 바와 같이, CEM 스위치, CERAM 어레이 또는 하나 이상의 상관 전자 재료를 이용하는 다른 유형의 장치와 같은 상관 전자 장치는 가변 저항 및 가변 커패시턴스의 특성을 모두 나타낼 수 있는 가변 또는 복합 임피던스 장치를 포함할 수 있다. 즉, 도전성 기판(160), CEM 필름(170) 및 도전성 오버레이(180)를 포함하는 장치와 같은 CEM 가변 임피던스 장치에 대한 임피던스 특성은 적어도 부분적으로 장치 단자(122 및 130)를 가로질러 측정된 장치의 저항 및 커패시턴스 특성에 의존할 수 있다. 일 실시 예에서, 가변 임피던스 장치를 위한 등가 회로는 가변 커패시터(128)와 같은 가변 커패시터와 병렬로 가변 레지스터(126)와 같은 가변 레지스터를 포함할 수 있다. 물론 가변 레지스터(126) 및 가변 커패시터(128)는 도 1b에 이산 컴포넌트를 구비하는 것으로 도시되어있지만, 실시 예(150)의 장치와 같은 가변 임피던스 장치는 실질적으로 균질 한 CEM 필름을 포함할 수 있고 청구된 주제는 이와 관련하여 제한되지 않는다.
아래의 표 1은 실시 예(150)의 장치와 같은 예시적인 가변 임피던스 장치에 대한 예시적인 진리표를 도시한다.
Figure pct00010
표 1은 실시 예(150)의 장치와 같은, 가변 임피던스 장치의 저항이 적어도 부분적으로는 CEM 전체에 인가된 전압에 종속적인 함수로서 저 임피던스 상태와 실질적으로 유사하지 않은 고 임피던스 상태 사이에서 트랜지션할 수 있음을 나타낸다. 일 실시 예에서, 저 임피던스 상태에서 나타나는 임피던스는 고 임피던스 상태에서 나타나는 임피던스보다 10.0-100,000.0배 더 낮은 범위 내에 있을 수 있다. 다른 실시 예들에서, 저 임피던스 상태에서 나타나는 임피던스는 예를 들어 고 임피던스 상태에서 나타나는 임피던스보다 대략 5.0 내지 10.0배 더 낮은 범위에 있을 수 있다. 그러나 청구된 주제는 상대적 고 임피던스 상태와 상대적 저 임피던스 상태 사이의 임의의 특정 임피던스 비율로 제한되지 않음에 유의해야 한다. 표 1은 실시 예(150)의 장치와 같은 가변 임피던스 장치의 커패시턴스가 예시적인 실시 예에서 대략 제로(또는 매우 작은) 커패시턴스를 포함할 수 있는 저 커패시턴스 상태 및 CEM 장치 전체에 인가된 전압에 적어도 부분적으로 기초하는 고 커패시턴스 상태 사이에서 트랜지션될 수 있음을 나타낸다.
특정한 실시 예에서, 원자 층 증착은 NiO : CO 또는 NiO : NH3와 같은 NiO 재료를 포함하는 필름을 형성하거나 제조하기 위해 이용될 수 있다. 이와 관련하여, 본 명세서에서 사용되는 용어 "층"은 도전성 또는 절연성 기판과 같은 하부 구조상에 또는 그 위에 배치될 수 있는 재료의 시트 또는 코팅을 의미한다. 예를 들어, 원자 층 증착 프로세스에 의해 하부 기판상에 증착된 층은 단일 원자의 두께를 포함할 수 있으며, 이는 백분율의 옹스트롬(예를 들어, 0.6
Figure pct00011
)의 두께를 포함할 수 있다. 그러나, 층은 예를 들어 TMO 재료로 형성된 CEM 필름을 제조하는데 이용되는 프로세스에 따라 단일 원자보다 큰 두께를 갖는 시트 또는 코팅을 포함한다. 부가적으로, "층"은 수평으로(예를 들어, "수평" 층으로) 배향되거나, 수직으로(예를 들어, "수직" 층으로) 배향될 수 있거나, 또는 예를 들어 대각선과 같은 임의의 다른 배향으로 위치될 수 있다. 실시 예들에서, CEM 필름은 예를 들어 회로 환경에서 CEM 장치의 동작 동안 전자 백 기여를 허용하여, 저 임피던스 상태를 야기하기에 충분한 수의 층을 포함할 수 있다. 또한, 회로 환경에서 동작하는 동안, 예를 들어, 전자 백 기여가 반전되어 예를 들어 고 임피던스 상태와 같은 실질적으로 유사하지 않은 임피던스 상태를 야기할 수 있다.
또한 이러한 맥락에서, 본 명세서에서 사용된 "기판"은 특정 전기적 특성(예를 들어, 도전성 특성, 절연 특성 등)을 갖는 재료와 같은 재료가 기판상에 또는 그 위에 증착되거나 배치될 수 있게 하는 표면을 포함하는 구조를 의미한다. 예를 들어, CEM 기반 장치에서, 예를 들어 도전성 기판(160)과 같은 도전성 기판은 도전성 기판(160)과 접촉하는 CEM 필름에 전류를 전달하도록 동작할 수 있다. 다른 예에서, 기판은 CEM 필름으로의 또는 그로부터의 전류 흐름을 실질적으로 감소시키거나 방지하기 위해 CEM 필름을 절연시키도록 동작할 수 있다. 절연 기판의 하나의 가능한 예에서, 실리콘 질화물(SiN)과 같은 재료가 반도체 구조의 컴포넌트를 절연시키기 위해 사용될 수 있다. 또한, 절연 기판은 실리콘-온-인슐레이터 또는 실리콘-온-사파이어 기술, 도핑된 및/또는 도핑되지 않은 반도체, 베이스 반도체 기반에 의해 지지되는 실리콘의 에피택셜 층, 종래의 금속 산화물 반도체(예를 들어, 금속 백 엔드를 갖는 CMOS 프론트 엔드) 및/또는 CEM 스위칭 장치를 구비하는 다른 반도체 구조 및/또는 기술과 같은 다른 실리콘계 재료를 포함할 수 있다. 따라서, 청구된 주제는 제한없이 광범위한 도전성 및 절연 기판을 포함하도록 의도된다.
특정한 실시 예에서, 기판 상의 또는 기판 위의 TMO 재료로 CEM 필름을 조성하는 것은 기판과 같은 도전성 재료상으로 예를 들어 NiO : CO 또는 NiO : NH3, 또는 다른 TMO, 전이 금속, 또는 이들의 조합의 성분을 증착시키기 위해 2개 이상의 전구체를 이용할 수 있다. 일 실시 예에서, TMO 재료 필름의 층은 아래의 수학식(6a)에 따라 별개의 전구체 분자 AX 및 BY를 이용하여 증착될 수 있다:
(수학식 6a)
Figure pct00012
여기서, 수학식(6a)의 "A"는 전이 금속, 전이 금속 화합물, 전이 금속 산화물 또는 이들의 임의의 조합에 상응한다. 실시 예에서, 전이 금속 산화물은 니켈을 포함할 수 있지만, 알루미늄, 카드뮴, 크롬, 코발트, 구리, 금, 철, 망간, 수은, 몰리브덴, 니켈 팔라듐, 레늄, 루테늄, 은, 탄탈룸, 주석, 티타늄, 바나듐, 이트륨, 또는 아연(이는 산소 또는 다른 유형의 리간드와 같은 음이온에 연결될 수 있는)과 같은 다른 전이 금속, 전이 금속 화합물 및/또는 전이 금속 산화물, 또는 그의 조합을 포함할 수 있지만, 본 청구된 주제는 이에 대해 한정되지 않는다. 특정 실시 예에서, 예를 들어 이트륨 티탄산염(YTiO3)과 같은 하나 이상의 전이 금속 산화물을 포함하는 화합물이 또한 이용될 수 있다.
실시 예에서, 수학식(6a)의 "X"는 아미디네이트(amidinate)(AMD), 디(시클로펜타디에닐)(Cp)2, 디(에틸시클로펜타디에닐)(EtCp)2, 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토)((thd)2), 아세틸아세토네이트(acac), 비스(메틸시클로펜타디에닐)((CH3C5H4)2), 디메틸글리옥시메이트(dmg), 2-아미노-펜트-2-엔-4-오나토(apo),(dmamb)2(여기서, dmamb_=_1-디메틸아미노-2-메틸-2-부탄올레이트),(dmamp)2(여기서 dmamp_=_1-디메틸아미노-2-메틸-2-프로파놀레이트), 디(펜타메틸시클로펜타디에닐)(C5(CH3)5)2, 및 카르보닐(CO)4을 포함하는 유기 리간드와 같은 하나 이상의 리간드를 포함한다. 따라서, 일부 실시 예에서, 니켈계 전구체(AX)는 단지 몇몇 예시로서, 예를 들어 니켈 아미디네이트(Ni(AMD)), 비스(시클로펜타디에닐)니켈 (Ni(Cp)2), 비스(에틸시클로펜타디에닐)니켈 (Ni(EtCp)2), 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토)Ni(II) (Ni(thd)2), 니켈 아세틸아세토네이트 (Ni(acac)2), 비스(메틸시클로펜타디에닐)니켈 (Ni(CH3C5H4)2, 니켈 디메틸글리옥시메이트 (Ni(dmg)2), 니켈 2-아미노-펜트-2-엔-4-오나토 (Ni(apo)2), Ni(dmamp)2(여기서, dmamb= 1-디메틸아미노-2-메틸-2-부탄올레이트), Ni(dmamp)2(여기서, dmamp는 1-디메틸아미노-2-메틸-2-프로파놀레이트), 비스(펜타메틸시클로펜타디에닐)니켈(Ni(C5(CH3)5)2, 및 니켈 테트라카르보닐(Ni(CO)4)을 포함할 수 있다.
그러나 특정한 실시 예에서, 전구체 AX 및 BY에 더하여 전자 백 기여 종으로서 동작하는 도펀트가 TMO 필름의 층을 형성하는데 이용될 수 있다. 전구체 AX와 공류(co-flow)할 수 있는 전자 백 기여 종은 실질적으로 아래 식(6b)에 따라 전자 백 기여 화합물의 형성을 허용할 수 있다. 실시 예들에서, 도펀트 종 또는 예를 들어 탄소(C), 암모니아(NH3), 메탄(CH4), 일산화탄소(CO)와 같은 도펀트 종에 대한 전구체, 또는 다른 전구체 및/또는 도펀트 종이 이용될 수 있고, 상기 열거된 전자 백 기여 공여 리간드를 제공한다. 따라서, 수학식(6a)는 하기 수학식(6b)에 따라 실질적으로 추가 도펀트 리간드를 포함하도록 변형될 수 있다:
(수학식 6b)
Figure pct00013
수학식(6a 및 6b)의 AX, BY 및 NH3(또는 질소를 포함하는 다른 리간드)와 같은 전구체의, 예를 들어 원자 농도와 같은, 농도는 제조된 CEM 장치에서 전자 백 기여를 허용하기 위해 질소 함유 또는 탄소 함유 도펀트의 최종 원자 농도가 되도록 조정될 수 있음에 유의해야 한다. 본원에 언급된 바와 같이, 용어 "원자 농도"는 치환 리간드로부터 도출되는 최종 재료 중 원자의 농도를 의미한다. 예를 들어, 치환 리간드가 CO인 경우, CO의 원자 농도 백분율은 재료 필름을 구비하는 총 탄소 원자 수를 재료 필름의 총 원자 수로 나눈 값에 100.0을 곱한 값을 포함한다. 다른 예에서, 치환 리간드가 NH3인 경우, NH3의 원자 농도는 재료 필름을 구비하는 총 질소 원자 수를 재료 필름의 총 원자 수로 나눈 값에 100.0을 곱한 값을 포함한다.
특정 실시 예에서, 질소 또는 탄소 함유 도펀트는 대략 0.1% 내지 15.0% 사이의 원자 농도로 암모니아(NH3), 탄소(C) 또는 카르보닐(CO)을 포함할 수 있다. 특정 실시 예에서, NH3 및 CO와 같은 도펀트의 원자 농도는 예를 들어 대략 1.0% 내지 10.0% 사이와 같은 보다 제한된 범위의 원자 농도를 포함할 수 있다. 그러나 본 발명은 반드시 상기한 전구체 및/또는 원자 농도에 한정되는 것은 아니다. 본 발명은 TMO 재료로 CEM 장치를 제조하는데에 활용되는, 원자층 증착, 화학 기상 증착, 플라즈마 화학 기상 증착, 스퍼터 증착, 물리적 기상 증착, 열선 화학 기상 증착, 레이저 강화 화학 기상 증착, 레이저 강화 원자 층 증착, 급속 열 화학 기상 증착, 스핀온 증착, 가스 클러스터 이온 빔(gas cluster ion beam) 증착 등에 이용되는 모든 이러한 전구체 및 도펀트의 원자 농도를 포함하는 것으로 의도된다. 수학식(6a 및 6b)에서, "BY"는 물(H2O), 산소(O2), 오존(O3), 플라즈마 O2, 과산화수소(H2O2)와 같은 산화제를 포함할 수 있다. 다른 실시 예에서, "BY"는 CO, O2 +(CH4) 또는 산화질소(NO) + 물(H2O) 또는 산질화물 또는 탄소함유 기체 산화제 또는 산질화제를 포함할 수 있다. 다른 실시 예들에서, 플라즈마는 산소 라디칼(O*)을 형성하기 위해 산화제(BY)와 함께 사용될 수 있다. 유사하게, 플라즈마는 도펀트종과 함께 사용되어 CEM에서 도펀트 농도를 제어하기 위해 활성화된 종을 형성할 수 있다.
원자 층 증착을 이용하는 실시 예와 같은 특정 실시 예에서, 도전성 기판과 같은 기판은 예를 들어 약 20.0℃ 내지 1000.0℃ 범위의 온도, 또는 특정 실시 예에서 약 20.0℃ 내지 500.0℃ 사이의 범위의 온도를 달성할 수 있는 가열된 챔버 내에서, 전자 백 기여를 제공하는 도펀트(예를 들어, 니켈-아미드, 니켈-이미드, 니켈-아미디네이트 또는 이들의 조합을 포함하는 금속-질소 결합을 구비하는 암모니아 또는 다른 리간드) 및 AX 및 BY와 같은 전구체에 노출될 수 있다. 예를 들어 NiO : NH3의 원자 층 증착이 수행되는 하나의 특정 실시 예에서, 대략 20.0℃ 내지 400.0℃의 챔버 온도 범위가 이용될 수 있다. 전구체 기체(예를 들어, AX, BX, NH3, 또는 질소를 구비하는 기타 리간드)에 대한 노출에 반응하여, 이러한 가스는 예를 들어 대략 0.5초 내지 180.0초의 범위의 지속기간 동안 가열된 챔버로부터 퍼징될 수 있다. 그러나 이것은 단지 잠재적으로 적합한 챔버 온도 범위 및/또는 시간의 예에 불과하며 본 발명은 이에 국한되지 않는다는 점에 유의해야 한다.
특정 실시 예에서, 원자 층 증착을 이용하는 단일 2 전구체 사이클(예를 들어, 수학식(6a)를 참조하여 기술된 바와 같은 AX 및 BX) 또는 단일 3 전구체 사이클(수학식(6b)를 참조하여 기술된 바와 같은 AX, NH3, CH4, 및 외부 리간드 및 BY로부터 도출된 질소, 탄소, 또는 기타 전자 백 기여 도펀트를 구비하는 기타 리간드)은 사이클 당 대략 0.6
Figure pct00014
내지 5.0
Figure pct00015
범위의 두께를 포함하는 TMO 재료 필름의 층을 가져올 수 있다. 따라서, 일 실시 예에서, 원자 층 증착 공정이 약 0.6
Figure pct00016
의 두께를 구비하는 TMO 재료 필름의 층을 증착할 수 있는 경우, 약 500
Figure pct00017
의 두께를 구비하는 TMO 재료 필름을 형성하기 위해 800 내지 900개의 2 전구체 사이클이 활용될 수 있다. 예를 들어, 대략 1.5nm 내지 150.0nm의 범위에서의 두께와 같은 다른 두께를 갖는 TMO 재료 필름을 형성하기 위해 원자 층 증착이 이용될 수 있으며, 본 발명은 이에 국한되지 않는다는 것에 유의하라.
특정 실시 예에서, 원자 층 증착의 하나 이상의 2 전구체 사이클(예를 들어, AX 및 BY), 또는 3 전구체 사이클(AX, NH3, CH4, 또는 질소, 탄소 또는 다른 백 기여 도펀트 재료 및 BY를 포함하는 다른 리간드)에 반응하여, TMO 재료 필름은 고온(elevated temperature)에 노출될 수 있고, 이는 적어도 부분적으로 TMO 재료 필름으로부터 CEM 장치를 형성할 수 있다. TMO 재료 필름의 고온에 대한 노출은 CEM 장치 필름의 금속 산화물 격자 구조에 대한 도펀트의 재배치에 반응하여 탄소, 카르보닐 또는 암모니아 형태와 같은 외부 리간드로부터 유도된 백 기여 도펀트의 활성화를 추가로 가능하게 할 수 있다.
따라서, 이와 관련하여, "고온"은 상대적 고 임피던스 또는 절연 상태 사이 내지 상대적 저 임피던스 또는 도전성 상태로 스위칭할 수 있는 필름으로 저항성 필름으로부터 TMO 재료 필름이 트랜지션하는 정도로 외부 또는 치환 리간드가 TMO 재료 필름으로부터 증발하고 및/또는 TMO 재료 필름 내에 재배치되는 온도를 의미한다. 예를 들어, 특정 실시 예에서, 약 30.0초 내지 약 120.0분의 지속시간 동안 약 100.0℃ 내지 약 800.0℃의 챔버 내에서의 고온에 노출된 TMO 재료 필름은 CEM 필름을 형성하기 위해 TMO 재료 필름으로부터 외부 리간드의 증발을 허용할 수 있다. 또한, 특정 실시 예에서, 약 30.0초 내지 약 120.0분의 지속시간 동안 약 100.0℃ 내지 약 800.0℃의 챔버 내에서 고온에 노출된 TMO 재료 필름은 예를 들어, 금속 산화물의 격자 구조 내의 산소 공백(oxygen vacancies)에서 외부 리간드의 재배치를 허용할 수 있다. 특정 실시 예에서, 고온 및 노출 지속 시간은 보다 좁은 범위, 예를 들어 약 1.0 분 내지 약 60.0분 동안의 약 200.0℃ 내지 약 500.0℃의 온도를 포함할 수 있으며, 청구된 주제는 이러한 측면에서 제한되지 않는다.
도 2는 일 실시 예에 따른 CEM 장치를 제조하는 방법의 흐름도이다. 도 2에 기술된 바와 같은 예시적인 구현 및 본 명세서에 설명된 다른 도면들은 도시되고 설명된 것들에 더하여, 식별될 수 있는 것과 다른 순서로 발생하는 더 적은 수의 블록 또는 블록들, 또는 이들의 임의의 조합을 포함할 수 있다. 도 2의 방법은 블록(205)에서 시작할 수 있으며, 여기서 하나 이상의 2 전구체 사이클을 구비하는 원자 층 증착과 같은 증착 프로세스가 도전성 기판상에 또는 위에 TMO 재료의 층을 형성하는데 이용될 수 있다. 실시 예에서, TMO 재료의 하나 이상의 층은 제1 원자 농도의 외부 리간드를 포함할 수 있다. 방법은 블록(210)에서 계속될 수 있으며, 여기서 도전성 기판상에 형성된 TMO 재료의 하나 이상의 층의 일부가 챔버에서 고온으로 노출될 수 있다. 고온은 TMO 재료 필름으로부터 외부 리간드를 증발시키고 및/또는 TMO 재료 필름 내에 외부 리간드를 재배치하기에 충분한 온도를 포함할 수 있다. 실시 예들에서, 하나 이상의 TMO 재료 층의 노출은 하나 이상의 TMO 재료 층의 일부가 외부 리간드의 제2 원자 농도 이하를 포함할 때까지 계속될 수 있다. 실시 예에서, 외부 리간드의 제2 원자 농도는 TMO 재료의 하나 이상의 층의 적어도 일부의 도전성 상태를 가능하게 할 수 있다.
따라서, (도 2의) 실시 예(200)에 따르면, 먼저 적절한 증착 프로세스를 이용하여 TMO 재료 및 외부 리간드를 포함하는 필름을 형성함으로써 CEM 필름이 형성될 수 있다. 예를 들어, CO, NH3, 또는 NO와 같은 TMO 재료 및 외부 리간드를 구비하는 필름은 예를 들어 약 10.0% 내지 50.0% 사이와 같은 외부 리간드의 상대적으로 높은 원자 농도를 포함할 수 있다. 특정 실시 예에서, 상대적으로 높은 원자 농도의 외부 리간드와 조합된 TMO 재료는 인가된 전압이 인가된 전압과 재료를 통과하는 전류 흐름 사이에 적어도 대략 선형 관계를 나타낼 수 있는 저항성 엘리먼트의 특성을 나타낼 수 있다. TMO 재료와 조합된 외부 원자 리간드의 다른 원자 농도는 또한 저항성 엘리먼트의 특성을 나타내며, 청구된 주제는 이와 관련하여 제한되지 않는다는 것에 유의해야 한다.
특정 실시 예에서, TMO 재료 및 상대적으로 높은 원자 농도의 외부 리간드를 구비하는 저항성 필름의 노출에 반응하여, 저항성 필름으로부터 외부 리간드의 일부를 증발시킬 수 있다. 따라서, 하나의 예에서, 단지 예시를 위해, TMO 재료 및 약 25.0%의 원자 농도를 갖는 외부 리간드를 포함하는 저항성 필름은 챔버에서 예를 들어 약 60.0분 동안 500.0℃의 고온에 노출될 수 있다. 이러한 노출에 응답하여, 외부 리간드의 원자 농도는 예를 들어 10.0%의 값과 같이 상당히 감소될 수 있으며, 이는 저항성 필름이 임피던스 상태 사이의 바람직한 스위칭을 나타내는 CEM 장치로서 작동하게 할 수 있다.
특정 실시 예에서, TMO 재료 및 상대적으로 높은 원자 농도의 외부 리간드를 구비하는 저항성 필름을 고온에 노출시켜 외부 리간드의 원자 농도를 감소시키고 및/또는 TMO 재료 필름 내에서 외부 리간드를 재배치하는 프로세스에 따라 제조되는 CEM 장치는 "고유의(born on)" 특성을 나타낼 수 있다. 이와 관련하여, "고유의" 특성은 CEM 장치가 장치의 제조 직후에 상대적 저 임피던스(예를 들어, 상대적 고 도전성 상태)를 나타내는 특성 또는 속성을 의미한다. 따라서, CEM 장치가 전자 환경에 통합되면, 예를 들어, CEM 장치에 인가된 비교적 작은 전압을 이용하는 초기 활성화는 도 1a의 영역(104)에 의해 도시된 바와 같이 CEM 장치를 통과하는 비교적 높은 전류 흐름을 허용할 수 있다. 예를 들어, 적어도 하나의 가능한 실시 예에서, Vreset은 대략 0.1V 내지 1.0V의 범위의 전압에서 발생할 수 있고, Vset은 예를 들어 대략 1.0V 내지 2.0V의 범위의 전압에서 발생할 수 있다. 따라서, 대략 2.0V 이하의 범위에서 동작하는 전기 스위칭 전압은 메모리 회로가 예를 들어 CERAM 메모리 장치에 기록하고, CERAM 메모리 장치로부터 판독하거나, 예를 들어 CERAM 스위치의 상태를 변경하게 할 수 있다. 실시 예들에서, 이러한 비교적 낮은 전압 동작은 복잡성, 비용을 감소시킬 수 있고, 경쟁 메모리 및/또는 스위칭 장치 기술에 비해 다른 이점을 제공할 수 있다.
도 3은 실시 예(300)에 따른 CEM 장치의 제조에 이용되는 기체 형태의 예시적인 전구체로서 기능할 수 있는 비스(시클로펜타디에닐)니켈 분자(Ni(C5H5)2)의 다이어그램이다. 도 3에 도시된 바와 같이, 니켈 디사이클로펜타디에닐 분자의 중심 근처에 있는 니켈 원자가 +2의 이온화 상태에 놓여 Ni2 + 이온을 형성한다. 도 3의 예시적인 분자에서, 추가의 전자는 디시클로펜타디에닐((Cp)2) 분자의 시클로펜타디에닐(Cp) 부분의 좌측 상단 및 우측 하단 CH- 위치에 존재한다. 도 3은 또한 디시클로펜타디에닐 리간드의 오각형 모노머에 결합된 니켈을 나타내는 속기 표기법을 도시한다.
도 4a 내지 도 4d는 실시 예(400, 410, 420 및 430)에 따른 TMO 재료를 포함하는 NiO계 필름을 제조하는 방법에서 이용되는 하위 프로세스를 도시한다. 도 4a 내지 4d의 프로세스는 수학식(6a 및 6b)의 전구체 AX 및 BY를 사용하여 도전성 기판상에 NiO : CO의 성분을 증착시키는 원자 층 증착 프로세스에 대응할 수 있다. 도 4a에 도시된 바와 같이, 도 1b의 도전성 기판(160)과 유사한 기능을 수행할 수 있는 기판(405)과 같은 기판(실시 예(400))은 수학식(6a)의 전구체 AX와 같은 제1 기체 전구체에 노출될 수 있다. 일 실시 예에서, 제1 기체 전구체에 대한 노출은 약 0.5초 내지 180.0초의 지속기간 동안 비스(사이클로펜타디에닐)니켈 (Ni(Cp)2)에 대한 노출을 포함할 수 있다. 상술한 바와 같이, 제1 기체 전구체의 원자 농도와 같은 농도 및 노출 시간은 예를 들어 CO 형태에서, 예를 들어 약 0.1% 내지 약 50.0% 사이의 탄소의 최종 원자 농도가 가능하도록 조정될 수 있다. 특정 실시 예에서, 특히 비교적 높은 원자 농도의 도펀트(예를 들어, CO)가 요구되는 것, 노출 시간 및/또는 도 3a 내지 3d의 다른 하위 공정이 예를 들어 약 10.0% 내지 약 50.0% 사이의 NiO계 필름 내의 도펀트의 원자 농도를 가능하게 하도록 증가될 수 있다.
도 4a를 참조하면, 가스(Ni(Cp)2)에 대한 기판의 노출은 기판(405) 표면의 다양한 위치에서 Ni(Cp)2 분자 또는 Ni(Cp) 격자 구조의 부착을 가져올 수 있다. 증착은 가열된 챔버에서 일어날 수 있고, 이는 예를 들어, 대략 20.0℃ 내지 400.0℃의 범위 내의 온도를 달성할 수 있다. 그러나 약 20.0℃ 미만 및 대략 400.0℃보다 큰 온도 범위와 같은 추가 온도 범위가 가능하고, 청구된 주제는 이와 관련하여 제한되지 않는다는 것에 유의해야 한다.
도 4b에 도시된 바와 같이. 도전성 기판(405)과 같은 도전성 기판을 Ni(Cp)2를 구비하는 기체 전구체와 같은 기체 전구체에 노출시킨 후(실시 예(410)), 챔버는 잔류 가스 Ni(Cp)2 및/또는 Cp 리간드로 퍼지될 수 있다. 일 실시 예에서, Ni(Cp)2를 포함하는 기체 전구체의 예에서, 챔버는 대략 0.5초 내지 180.0초의 범위의 지속시간 동안 퍼지될 수 있다. 하나 이상의 실시 예에서, 퍼지 지속시간은 예를 들어 챔버 내의 표면에 대한 미반응 리간드의 친화성 또는 인력(화학 결합 제외)에 의존할 수 있다.
도 4c에 도시된 바와 같이, (실시 예 420) 수학식(6a)의 전구체 BY와 같은 제2 가스 전구체가 챔버에 도입될 수 있다. 상술한 바와 같이, 제2 기체 전구체는 예를 들어 단지 몇몇 예를 들면 (Cp)2와 같은 제1 리간드를 치환하고, 산소(O2), 오존(O3), 산화질소(NO), 과산화수소(H2O2) 등과 같은 산화제로 리간드를 대체하도록 작동할 수 있는 산화제를 포함할 수 있다. 따라서, 도 4c에 도시된 바와 같이, 산소 원자는 기판(405)에 결합된 적어도 일부의 니켈 원자와 결합을 형성할 수 있다. 일 실시 예에서, 전구체 BY는 하기의 수학식(7)에 따라 Ni(Cp)2를 산화시켜 다수의 추가 산화제 및/또는 이들의 조합을 형성할 수 있다:
(수학식 7)
Figure pct00018
여기서, C5H5는 수학식(7)에서 Cp로 치환되었다. 도 4c에 도시된 바와 같이.예를 들어 C2H5, CO2, CH4, 및 C5H6을 포함하는 다수의 잠재적 부산물이 도시되어있다. 또한, 도 3c에 도시된 바와 같이. 카르보닐(CO) 분자는 예를 들어 위치(460 및 461)에서와 같은 산화니켈 격자 구조에 결합할 수 있다. 실시 예들에서, 본 명세서에서 상술한 바와 같이, 예를 들어 약 10.0% 내지 약 50.0% 사이의 원자 농도와 같은 비교적 높은 원자 농도의 니켈-카르보닐 결합(예를 들어, NiO : CO)은 적어도 적절한 저항 속성의 필름을 가져올 수 있다.
특정 실시 예에서, 산화제의 도입은 비교적 높은 백분율의 산소 공백(vacancy)을 갖는 NiO 격자 구조의 형성을 가능하게 하도록 제한될 수 있다. 따라서, 일 실시 예에서, 도 4c의 하위 공정에서 도입된 산소량은 화학량론적 양보다 적을 수 있으며, 이는 임계량을 초과하는 산소 공백의 백분율을 포함하는 NiO 격자 구조의 형성을 촉진할 수 있다. 예를 들어, 특정 실시 예에서, 도 4c의 하위공정은 약 25.0%의 화학량론적 양의 산소 내지 약 95.0%의 화학량론적 양의 산소 사이를 이용할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다. 특정 실시 예에서, 비 화학량론적 양의 산소의 사용에 추가하여, 예를 들어 산소의 NiO 격자 구조와의 결합에 영향을 줄 수 있는 전구체 가스를 공류시킴으로써, 원하는 또는 임계 백분율의 산소 공백이 발생할 수 있다. 또한, 챔버 온도, 전구체 가스 온도 등과 같은 증착 프로세스의 다른 파라미터는 적어도 산소 공백의 임계 값 백분율을 갖는 NiO 격자 구조를 야기하도록 수정될 수 있다. 청구된 주제는 원자 층 증착 프로세스에 사용되는 특정 파라미터를 수정하는 것으로 제한되지 않음에 유의해야 한다. 오히려, 청구된 주제는 NiO 격자 구조에서 적어도 임계 백분율의 산소 공백을 가능하게 하는 모든 증착 공정을 포함하도록 의도된다.
도 4d에 기술된 바와 같이, 도 4c를 참조하여 기술된 바와 같은 하나 이상의 산화제의 도입에 반응하여(실시 예(430)), 예를 들어, CO, CO2, C5H5, C5H6, CH3, CH4, C2H5, C2H6과 같은 잠재적 탄화수소 부산물이 챔버로부터 퍼지될 수 있다. 특정 실시 예들에서, 챔버의 퍼징은 대략 0.01 Pa 내지 105.0 kPa 범위의 압력을 이용하여 대략 0.5초 내지 180.0초 범위의 지속시간 동안 발생할 수 있지만, 청구된 주제는 이에 대해 제한되지 않는다.
특정 실시 예에서, 도 4a 내지 4d의 하위공정은 예를 들어 약 1.5nm 내지 약 100.0nm의 두께와 같은 TMO 재료 필름의 원하는 두께가 달성될 때까지 반복될 수 있다. 본 명세서에서 이전에 언급된 바와 같이, 도 4a 내지 4d를 참조하여 도시되고 기술된 바와 같은 원자 층 증착 접근 방식은 예를 들어, 하나의 원자 층 증착 사이클에 대해 약 0.6
Figure pct00019
내지 약 1.5
Figure pct00020
의 두께를 갖는 TMO 재료 필름을 적어도 부분적으로 야기할 수 있다. 따라서, 500.0
Figure pct00021
(50.0nm)의 두께를 포함하는 TMO 재료 필름을 구성하기 위해, 가능한 예로서, 예를 들어 AX + BY를 이용하여 대략 300 내지 900개의 2 전구체 사이클이 수행될 수 있다. 특정 실시 예에서, 층 증착 사이클의 파라미터는 예를 들어 도펀트로서 동작하는 치환 리간드의 원자 농도와 같은 원하는 특성을 얻도록 조정될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
특정 실시 예에서, 하나 이상의 원자 층 증착 사이클의 완료 후, TMO 재료 필름은 고온에 노출될 수 있으며, 이는 TMO 재료 필름의 적어도 일부를 CEM으로 변환하는 것을 도울 수 있다. 이러한 변환은 적어도 특정 실시 예에서, 고 임피더스 또는 절연성 상태로부터 저 임피던스 또는 도전성 상태로와 같이 임피던스 상태 트랜지션을 나타내는, TMO 재료 및 도펀트를 구비하는 필름이 장치를 통과하는 전류 흐름이 인가된 전압에 대략 선형 비례할 수 있는 저항성 장치로부터 트랜지션하도록 할 수 있다. 실시 예에서, TMO 재료 필름을 고온에 노출시키는 것은 온도 제어 챔버를 사용하여 약 30.0초 내지 약 120.0분 범위의 지속시간 동안 약 100.0℃ 내지 약 800.0℃의 온도를 가져오도록 할 수 있다. 특정 실시 예에서, 챔버 온도는 예를 들어 약 1.0분 내지 약 60.0분의 범위 내에서의 지속시간 동안 약 200.0℃ 내지 약 500.0℃의 온도와 같은 약간 더 좁은 범위로 한정될 수 있고, 청구된 주제는 이러한 측면에서 제한되지 않는다.
도 5a 및 5b는 실시 예(500 및 550)에 따라 카르보닐 분자(CO) 또는 암모니아 분자(NH3)에 의해 복구될 수 있는 산소 공백 형태에서의 결함을 포함하는 산화니켈 격자 구조의 대표적인 부분을 도시한다. 특정 실시 예에서, NiO 복합체(505 및 507)는 6개의 산소 원자(도 5a 및 5b에서 "O"로 지칭됨)에 의해 둘러싸일 수 있는 Ni 원자의 배위 구체를 나타낼 수 있다. 그러나 도 5a에 도시된 바와 같이, 산소 공백(510 및 520)은, 예를 들어, 도 4c를 참조하여 설명된 바와 같이, 예를 들어 비 화학량론적 양의 전구체 가스의 사용에 반응하여 산소 원자가 전위되거나 변위된 위치를 나타낼 수 있다. NiO 격자 구조 내의 산소 공백은 화학 기상 증착, 플라즈마 화학 기상 증착, 스퍼터 증착, 물리 기상 증착, 열선 화학 증기 증착, 레이저 강화 화학 기상 증착, 레이저 강화 원자 층 증착, 급속 열 화학 기상 증착, 스핀 온 증착 등과 같은 원자 층 증착 이외의 다른 증착 기술을 사용하여 야기될 수 있음에 유의해야 한다.
도 5b에 도시된 바와 같이, 예를 들어 NiO를 포함하는 격자 구조와 같은 전이 금속 산화물 격자 구조 내의 산소 공백은 도 5a의 산소 공백(510 및 520)과 같은 산소 공백을 채우는 치환 리간드로서 작용할 수 있는 외부 CO 리간드(560) 또는 외부 NH3 리간드(570)에 의해 복구될 수 있다. CO 리간드(560) 또는 NH3 리간드(570)는 필름이 챔버에서 약 1.0분 내지 약 60.0분의 지속시간 동안 약 200.0℃ 내지 약 500.0℃의 고온에 노출되는 가열 또는 어닐링 프로세스 동안 TMO 재료 필름의 산소 공백에 위치될 수 있고, 청구된 주제는 이러한 점에서 제한되지 않는다. 외부 리간드 CO 또는 NH3가 NiO 격자 구조와 같은 TMO 재료 격자 구조 내에 존재할 때, 외부 리간드는 금속이 하나 이상의 전자를 TMO 재료의 격자 구조로 백 기여하도록 동작할 수 있다. 본 명세서에서 상술한 바와 같이, 백 기여는 TMO 재료가 예를 들어 전자가 제어 가능하고 가역적으로 TMO 재료의 전도 대역에 기여되는 CEM으로서 작동하는 것을 허용한다. 이러한 가역적 기여는 NiO : CO와 같은 TMO 재료가 고 임피던스 또는 절연성 상태와 저 임피던스 또는 도전성 상태 사이를 스위칭할 수 있게 한다.
예를 들어, TMO 재료의 격자 구조에서 산소 공백과 같은 결함을 복구하는 것 외에, TMO 재료 필름을 고온에 노출시키는 것은 증착된 필름 내에서 도펀트의 원자 농도를 감소시킬 수 있다. 예를 들어, 일 실시 예에서, 예를 들어, CO와 같은 도펀트의 원자 농도를 포함하는 TMO 필름은 약 10.0% 내지 약 50.0% 사이의 농도와 같은 제1 원자 농도에서 약 1.0% 내지 약 15.0% 사이의 농도와 같은 제2 원자 농도로 감소될 수 있다. 실시 예들에서, 이러한 감소는 전이 금속 및/또는 TMO를 포함하는 필름과 같은 증착된 필름이 저항성 회로 엘리먼트로부터 상관 전자 재료 장치 특성을 나타내는 회로 엘리먼트로 변환될 수 있게 한다. TMO 재료 필름을 고온에 노출 시키면, 예를 들어 CO와 같은 도펀트 분자를 보다 균일하게 분포시키는 것과 같은 추가적인 이점이 생길 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
도 6a는 실시 예(600)에 따른 산소 공백으로의 재배치 및 산화물층의 형성을 하는 TMO 재료 필름 내의 도펀트 분자의 예시이다. 가능한 예를 들기 위해, CO 또는 NH3와 같은 도펀트 분자의 재배치는 도 6a의 디스크립터(T↑)에 의해 도시된 바와 같이, 약 200.0℃ 내지 약 500.0℃의 온도와 같은 TMO 재료 필름(610)의 온도를 상승시키는 것에 응답하여 발생할 수 있다. 특정 실시 예에서, 그 모두가 TMO 재료 필름(610)의 적어도 일부와 접촉할 수 있는 도전성 오버레이(620) 및 도전성 기판(605)은 도펀트 분자의 증발을 제한하도록 동작할 수 있다. 실시 예들에서, 도펀트의 증발의 제한은 도펀트의 원자 농도를 현저하게 감소시키지 않고 도 5a의 산소 공백(510 및 520)과 같은 산소 공백의 복구를 허용할 수 있다. TMO 재료 내에서 도펀트의 증발의 제한은 추가 결과를 적어도 부분적으로 가능하게 할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
특정 실시 예에서, TMO 재료 필름(610)의 온도를 상승시키는 것은 외부 리간드 분자(615)에 충분한 열 에너지를 부여하도록 작동할 수 있으며, 이는 예를 들어 독립형 또는 부착되지 않은 외부 리간드 분자를 예를 들어 도 5a 및 5b를 참조하여 기술된 산소 공백(510 및 520)과 같은 산소 공백으로 재배치하도록 CO, NO 또는 NH3의 분자를 나타낼 수 있다. 특정 실시 예에서, 도 6a에서 화살표(625)로 표시될 수 있는 산소 공백으로의 외부 리간드 분자의 이러한 재배치는 예를 들어 TMO 재료의 전도 대역에 제어가능하고 가역적으로 기여되는 기여/백 기여의 활성화를 허용할 수 있다. 이러한 가역적 전자 기여는 NiO : CO와 같은 TMO 재료가 고 임피던스 또는 절연성 상태와 저 임피던스 또는 도전성 상태 사이에서 스위칭할 수 있게 하고, 이는 CEM 동작의 특성일 수 있다.
도펀트 분자의 증발 및/또는 재배치에 추가하여, TMO 재료 필름의 노출은 도전성 기판(605)과 TMO 재료 필름(610) 사이의 인터페이스 및 도전성 오버레이(620)와 TMO 재료 필름(610) 사이의 인터페이스에서 산화물 층(635)의 형성을 도울 수 있다. 도 6a의 실시 예에서, 도전성 기판(605) 및 도전성 오버레이(620)는 예를 들어 루테늄 또는 이리듐과 같은 도전성 산화물을 형성할 수 있는 재료를 포함할 수 있다. 도 4a 내지 4c를 참조하여 설명된 원자 층 증착과 같은 증착 프로세스 동안 TMO 재료 필름(610) 내에 축적될 수 있는 O2, 오존 O3, NO 등과 같은 과량의 산화제의 존재는 산화물 층(635 및 640)의 형성을 가능하게 한다. 실시 예에서, 도전성 기판(605) 및 도전성 오버레이(620)는 적어도 약 50.0% 루테늄 또는 적어도 약 50.0% 이리듐의 원자 농도를 포함할 수 있으며, 이는 층(635 및 640)에서의 루테늄 산화물 또는 이리듐 산화물의 형성을 가능하게 할 수 있다. 그러나 청구된 주제는 TMO 재료 필름과의 인터페이스에서 도전성 산화물을 형성할 수 있는 모든 유형의 도전성 재료를 구비하는 도전성 기판 및 도전성 오버레이를 포함하는 것으로 의도된다.
특정 실시 예에서, 산화물 층(635 및/또는 640)은 최대 약 50.0nm의 두께를 포함하지만; 그러나 청구된 주제는 약 60.0nm, 약 75.0nm 등과 같은 약 50.0nm보다 큰 두께를 갖는 산화물 층을 포함하도록 의도된다. 도 6b의 실시 예(실시 예 650)와 같은 다른 실시 예에서, 산화물 층(636)은 "단일 층(monolayer)"과 같은 50.0nm보다 현저하게 작은 두께를 포함할 수 있다. 이와 관련하여, 단일 층은 단일 분자의 두께에 상응하는 두께를 갖는 도전성 산화물의 층을 의미한다. 따라서, 도 6b에 도시된 바와 같이, 산화물 층(636)은 단일 분자의 두께를 포함하고, 여기서 개별 분자는 "O"로 표시되며, TMO 재료 필름(610)의 대략 100.0%를 커버한다. 따라서, 실시 예(650)에서, 단일 층의 두께를 가지는 산화물 층(636)은 도전성 기판(605)을 TMO 재료 필름(610)으로부터 분리할 수 있다. 도 6b에서 명시적으로 식별되지 않더라도, 특정 실시 예에서, TMO 재료 필름(610)으로부터 도전성 오버레이(620)를 분리하는 산화물 층(640)은 또한 단일 층을 포함할 수 있다.
그러나 도 6c의 실시 예(실시 예(675))와 같은 다른 실시 예에서, 산화물 층(637)은 "서브 단일 층(submonolayer)"을 포함할 수 있으며, 이 문맥에서, 단일 분자보다 작은 두께를 갖는 도전성 산화물 층을 의미한다. 따라서, 도 6c에 도시된 바와 같이. 산화물 층(637)은 100.0% 미만의 TMO 재료 필름(610)을 덮는 층을 포함한다. 실시 예에서, 이러한 층은 적어도 때때로 TMO 재료 필름(610)과 도전성 기판(605) 사이의 직접적인 접촉을 허용할 것이다. 도 6c에서 명시적으로 식별되지 않더라도, 특정 실시 예에서, TMO 재료 필름(610)으로부터 도전성 오버레이(620)를 분리하는 산화물 층(640)은 또한 서브 단일 층을 포함할 수 있다.
도 7은 실시 예(700)에 따른 TMO 재료 필름의 온도를 상승시키기 위한 열원을 도시한 도면이다. 도 2를 참조하여 기술된 바와 같이, 예를 들어, TMO 재료 및 약 25.0%의 원자 농도를 갖는 외부 리간드를 포함하는 저항성 필름은 챔버에서 약 60.0분 동안 예를 들어 500.0℃의 고온에 노출될 수 있다. 이러한 노출에 응답하여, 외부 리간드의 원자 농도는 예를 들어 10.0%의 값과 같이 현저하게 감소될 수 있으며, 이는 저항성 필름이 바람직한 임피던스 상태의 스위칭을 나타내는 CEM 장치로서 작동하게 할 수 있다. 그러나 특정 실시 예에서, 챔버 내에 TMO 재료을 포함하는 필름을 예를 들어 크세논 플래시램프 또는 레이저 열원을 이용하여 약 250.0㎲ 내지 약 2.0초와 같은 감소된 지속시간 동안 비교적 높은 온도에 노출시키는 것이 유리할 수 있다. 도 7의 실시 예에서, 플래시램프(705)는 TMO 재료 필름의 부분(612)의 온도를 현저하게 올리지 않으면서 부분(612)의 온도를 상승시키기 위해, 예를 들어 250.0㎲와 같은 비교적 짧은 기간에 걸쳐 펄싱되거나 플래시될 수 있다. 플래시램프(705)로의 이러한 노출은 TMO 재료 필름(610)의 하나 이상의 층의 일부에서 약 900℃ 내지 약 1500℃ 사이의 고온은 제공할 수 있다. 특정 실시 예에서, 플래시램프(705)는 TMO 재료 필름(610)의 서브 부분(613)과 같은 선택된 서브 부분의 온도 상승을 허용하는 레이저 소스(715)에 의해 보완되거나 대체될 수 있다. 실시 예에서, 레이저 소스(715)는 0.5㎲ 내지 2.0㎲ 사이의 펄스와 같은 펄스를 방출하여 900.0℃ 내지 1500.0℃ 사이의 TMO 재료의 하나 이상의 층의 적어도 일부의 온도를 가져오도록 할 수 있다. 그러나 청구된 주제는 펄스 및/또는 연속파 레이저 소스의 동작을 포함하여 예를 들어 900.0℃ 미만, 그리고 예를 들어 1500.0℃ 이상의 온도와 같은 TMO 재료 필름의 온도 범위를 가져온다는 것에 유의해야 한다.
도 8 내지 도 9는 실시 예들에 따른, CEM 장치를 구성하는 추가 방법에 대한 흐름도이다. 도 8의 방법(실시 예(800))은 블록(805)에서 시작될 수 있으며, 여기서 TMO 재료의 필름은 예를 들어 도 6a의 도전성 기판(605)과 같은 도전성 기판상에 증착될 수 있다. 실시 예에서, TMO 재료 필름은 제1 원자 농도의 외부 리간드를 포함할 수 있다. 상기 방법은 블록(810)에서 계속될 수 있으며, 이는 외부 리간드의 원자 농도를 감소시키기 위해 TMO 재료의 필름의 적어도 일부를 고온에 노출시키는 것을 포함할 수 있다. 실시 예들에서, 적어도 TMO 재료의 필름의 일부가 상대적 도전성 상태와 상대적으로 유사하지 않은 절연성 상태 사이를 스위칭할 수 있을 때까지 고온에 노출되는 것이 계속될 수 있다.
도 9의 방법(실시 예(900))은 블록(905)에서 시작할 수 있으며, 이는 TMO 재료의 필름을 도저성 기판상에 증착하는 것을 포함할 수 있으며, 여기서 TMO 재료는 제1 원자 농도의 외부 리간드를 포함한다. 블록(910)은 TMO 재료의 필름의 적어도 일부가 상대적 도전성 상태와 상대적으로 유사하지 않은 절연성 상태 사이에서 스위칭할 수 있을 때까지 챔버 내에서 TMO 재료의 필름으로부터 외부 리간드의 일부를 증발시키는 것을 포함할 수 있다.
실시 예들에서, CEM 장치는 광범위한 집적 회로 유형 중 임의의 것으로 구현될 수 있다. 일 실시 예에서, 예를 들어, 다수의 CEM 장치가 집적 회로에서 구현되어, 예를 들어 하나 이상의 CEM 장치에 대한 임피던스 상태를 변경함으로써 재구성될 수 있는 프로그래밍 가능한 메모리 어레이를 형성할 수 있다. 다른 실시 예에서, 프로그래밍 가능한 CEM 장치는 예를 들어 비휘발성 메모리 어레이로서 이용될 수 있다. 물론, 청구된 주제는 여기에 제공된 특정 예들로 범위가 제한되지 않는다.
집적 회로 장치를 이네이블하게 하도록 복수의 CEM 장치가 형성될 수 있으며, 이는 예를 들어, 제1 상관 전자 재료를 갖는 제1 상관 전자 장치 및 제2 상관 전자 재료를 갖는 제2 상관 전자 장치를 포함할 수 있고, 여기서 제1 및 제2 상관 전자 재료는 서로 상이한 실질적으로 유사하지 않은 임피던스 특성을 포함할 수 있다. 또한, 일 실시 예에서, 서로 다른 임피던스 특성을 포함하는 제1 CEM 장치 및 제2 CEM 장치는 특정 레벨의 집적 회로 내에 형성될 수 있다. 또한, 일 실시 예에서, 특정 레벨의 집적 회로 내에 제1 및 제2 CEM 장치를 형성하는 단계는 선택적 에피택셜 증착에 의해 적어도 부분적으로 CEM 장치를 형성하는 단계를 포함할 수 있다. 다른 실시 예에서, 집적 회로의 특정 레벨 내의 제1 및 제2 CEM 장치는 예를 들어 제1 및/또는 제2 CEM 장치에 대한 임피던스 특성을 변경하기 위해 이온 주입에 의해 적어도 부분적으로 형성될 수 있다.
상술한 설명에서, 유형의 구성요소(및/또는 유사하게, 유형의 재료)이 논의되는 상황과 같은 용법의 특정 맥락에서, ".. 상에"와 ".. 위에" 사이에 구분이 존재한다. 예로서, 기판 "상에" 재료의 증착은 증착된 재료과 이 후자의 예에서의 기판 사이에 중개물, 예컨대 중개 재료(예를 들어, 개재 프로세스 작동 동안 형성된 중개 재료)이 없는 직접적인 물리적이며 유형의 접촉을 수반하는 증착을 말한다; 그렇지만, 기판 "위에" 증착은, 잠재적으로 기판 "상에" 증착을 포함하는 것으로 이해되고(".. 상에"는 또한 정확하게 ".. 위에"인 것으로서 설명될 수도 있으므로), 하나 이상의 중개 재료과 같은 하나 이상의 중개물이 증착된 재료과 기판 사이에 존재하며, 이로써 증착된 재료이 기판과 반드시 직접적인 물리적이며 유형의 접촉을 하고 있지 않은 상황을 포함하는 것으로 이해된다.
유사한 구분이 유형의 재료 및/또는 유형의 구성요소가 논의되는 것과 같은, 용법의 적절한 특정 맥락에서 ".. 의 밑"과 ".. 아래" 사이에도 이루어진다. ".. 의 밑"은 용법의 이러한 특정 맥락에서, 물리적이며 유형의 접촉을 반드시 포함하는 것으로 의도되고(직전에 설명된 ".. 상에"와 유사하게), ".. 아래"는 잠재적으로 직접적인 물리적이며 유형의 접촉이 있는 상황을 포함하지만, 하나 이상의 중개물, 예컨대 하나 이상의 중개 재료이 존재하는 경우와 같이, 직접적인 물리적이며 유형의 접촉을 반드시 내포하지는 않는다. 따라서, ".. 상에"는 ".. 바로 위"를 의미하는 것으로 이해되고, ".. 의 밑"은 ".. 바로 아래"를 의미하는 것으로 이해된다.
마찬가지로, ".. 위" 및 ".. 아래"와 같은 용어는 앞서 언급된 "상향", "하향", "상부", "하부" 등의 용어와 유사한 방식으로 이해된다. 이들 용어는 논의를 용이하게 하기 위해 사용될 수 있지만, 청구된 주제의 범위를 반드시 제한하려는 의도는 아니다. 예를 들어, 용어 ".. 위"는, 예로서 청구된 범위가, 예를 들어 예컨대 전도된 구체예와 비교하여 바로 놓인 상황에만 구체예가 제한되는 것을 시사하는 의미가 아니다. 예는 한 예시로서 예를 들어 다양한 시간에서의 배향이(예를 들어, 제작 동안) 최종 제품의 배향과 반드시 상응하지 않을 수 있는 플립 칩을 포함한다. 따라서, 예로서 물체가 특정 배향으로, 예컨대 예로서 전도된 상태로 적용가능한 청구범위 내에 있다면, 마찬가지로 후자 또한 다른 배향, 예컨대 바로 놓인 상태로도 적용가능한 청구범위 내에 포함되는 것으로 해석되고, 반대의 상황도 가능하며, 적용가능한 문자 그대로의 청구항이 달리 해석될 수 있는 가능성을 가진 경우에도 그러하다. 물론, 특허출원의 명세서에서 항상 그런대로, 설명 및/또는 용법의 특정 맥락은 도출되는 합리적인 장애에 관하여 도움이 되는 지침을 제공한다.
달리 나타내지 않는다면, 본 개시의 맥락에서, 용어 "또는"은, A, B 또는 C와 같은 리스트를 결합시키기 위해 사용된다면, 포괄적인 의미에서는 A, B 및 C를 의미하도록 의도될 뿐만 아니라 배타적인 의미에서는 A, B 또는 C를 의미하도록 의도된다. 이런 이해하에, "및"은 포괄적 의미에서 사용되며 A, B 및 C를 의미하도록 의도되고; 반면 "및/또는"은 주의를 기울여 전술한 모든 의미가 의도된다는 것을 명확히 하기 위해 사용될 수 있지만, 이러한 용법이 필요한 것은 아니다. 이에 더하여, 용어 "하나 이상의" 및/또는 유사한 용어들은 단수형으로 임의의 특징부, 구조, 특징 등을 설명하기 위해 사용되고, "및/또는"도 또한 복수 및/또는 특징부, 구조, 특징 등의 일부 다른 조합을 설명하기 위해 사용된다. 또한, 용어 "제1", "제2", "제3" 등은, 분명히 달리 나타내지 않는다면, 수치 한계를 제공하거나 특정 순서를 제시하는 것이 아니라, 하나의 예로서, 상이한 성분들과 같은, 상이한 양태들을 구별하기 위해 사용된다. 마찬가지로, 용어 ".. 에 기초한" 및/또는 유사한 용어들은 요인들의 완전한 리스트의 전달을 반드시 의도하는 것이 아니며, 반드시 명백히 설명되지 않아도 추가의 요인들의 존재를 허용한다.
또한, 청구된 주제의 실시와 관련되며 시험, 측정, 및/또는 정도에 관한 규격과 관련된 상황은 다음의 방식으로 이해되어야 한다. 예로서, 주어진 상황에서, 물리적 특성의 값이 측정되는 것을 가정한다. 만일 시험, 측정 및/또는 정도와 관련된 규격에 대한 다른 합리적인 접근법이, 적어도 특성과 관련하여, 이 예에서 계속하자면, 당업자에게 생겨날 합리적인 가능성이 있다면, 적어도 실시형태의 목적에서, 청구된 주제는 달리 명백히 나타내지 않는다면 다른 합리적인 접근법을 커버하도록 의도된다. 예로서, 어떤 영역에 걸쳐서 측정값의 플롯이 생성되고 청구된 주제의 실시형태가 해당 영역에 걸친 기울기의 측정을 이용하는 것이라면, 그 영역에 걸친 기울기를 추정하기 위한 다양한 합리적인 대안의 기술이 존재하겠지만, 청구된 주제는 이러한 합리적인 대안의 기술을 커버하도록 의도되며, 달리 명백히 나타내지 않는다면, 이들 합리적인 대안의 기술이 동일한 값, 동일한 측정값 또는 동일한 결과를 제공하지 않는 경우에도 그러하다.
또한, 용어 "타입" 및/또는 "유사"는, 단순한 예로서 "광학적" 또는 "전기적"을 사용하여, 예컨대 특징부, 구조, 특징 등과 함께 사용된다면, 적어도 부분적으로 및/또는 특징부, 구조, 특징 등과 관련하여, 사소한 변형의 존재인 방식으로, 만일 사소한 변형이 특징부, 구조, 특징 등이 이러한 변형과 함께 우세하게 존재하게 되는 것으로 생각될 수 있을 정도로 충분히 사소하다면, 특징부, 구조, 특징 등과 완전히 일치하지 않는다고 생각될 수 있는 놀라운 변형의 존재가 일반적으로 특징부, 구조, 특징 등이 "타입" 및/또는 "유사"가 되는 것을 금지하지 않는다(예컨대 예를 들어 "광학적-타입" 또는 "광학적-유사"가된다). 따라서, 이 예에서 계속하자면, 용어 광학적-타입 및/또는 광학적-유사 특성은 반드시 광학적 특성을 포함하는 것으로 의도된다. 마찬가지로, 다른 예로서, 용어 전기적-타입 및/또는 전기적-유사 특성은 반드시 전기적 특성을 포함하는 것으로 의도된다. 본 기술을 설명하는 명세서는 단지 하나 이상의 예시적인 예를 제공할 뿐이며, 청구된 주제는 하나 이상의 예시적인 예에 제한되지 않는다; 그러나, 특허출원의 명세서에서 항상 그런대로, 설명 및/또는 용법의 특정 맥락은 도출되는 합리적인 장애에 관하여 도움이 되는 지침을 제공한다.
상술한 설명에서, 본 발명의 다양한 양태가 설명되었다. 설명의 목적을 위해, 크기, 시스템 및/또는 구성과 같은 특정 사항이 예로서 제시되었다. 다른 경우에, 본 발명을 모호하게 하지 않도록 공지된 특징을 생략 및/또는 단순화하였다. 본 명세서에서 특정 피처가 도시 및/또는 설명되었지만, 많은 수정, 대체, 변경 및/또는 등가물이 이제 당업자에게 발생할 수 있다. 따라서, 첨부된 청구 범위는 청구 범위 내에 속하는 모든 변경 및/또는 변경을 포함하도록 의도된 것으로 이해되어야 한다.

Claims (29)

  1. 상관 전자 재료(CEM) 장치를 구성하는 방법으로서:
    도전성 기판상에 전이 금속 산화물(TMO) 재료의 하나 이상의 층을 형성하는 단계로서, 상기 TMO 재료의 하나 이상의 층은 제1 원자 농도의 외부 리간드를 구비하는 상기 단계; 및
    상기 TMO 재료의 하나 이상의 층의 적어도 일부가 제2 원자 농도 이하의 외부 리간드를 포함할 때까지 챔버에서 상기 도전성 기판상에 형성된 상기 TMO 재료의 하나 이상의 층의 적어도 일부를 고온에 노출시키는 단계로서, 상기 제2 원자 농도의 상기 외부 리간드는 저 임피던스 또는 도전성 상태를 가능하게 하는 상기 단계;
    를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  2. 제1 항에 있어서, 상기 외부 리간드의 제2 원자 농도는 상기 외부 리간드의 제1 원자 농도 미만인 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  3. 제1 항 또는 제2 항에 있어서, 상기 외부 리간드는 상기 TMO 재료의 상기 하나 이상의 층의 일부의 상기 도전성 상태를 가능하게 하는 도펀트로서 작용하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  4. 제3 항에 있어서, 상기 도펀트는 탄소, 카르보닐(CO), 산화질소(NO) 또는 암모니아(NH3)를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서, 상기 도전성 기판상에 형성된 상기 TMO 재료의 상기 하나 이상의 층을 상기 고온에 노출시키기 전에 상기 TMO 재료의 상기 하나 이상의 층 상에 도전성 오버레이를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  6. 제5 항에 있어서, 상기 고온에 노출시키는 단계는 적어도 도전성 산화물층이 상기 도전성 기판과 상기 TMO 재료 사이의 인터페이스에 형성될 때까지 수행되는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  7. 제6 항에 있어서, 상기 도전성 기판은 적어도 50.0%의 원자 농도의 이리듐을 포함하고, 상기 도전성 산화물층은 이리듐 산화물을 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  8. 제6 항에 있어서, 상기 도전성 기판은 적어도 50.0%의 원자 농도의 루테늄을 포함하고, 상기 도전성 산화물층은 루테늄 산화물을 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  9. 제6 항에 있어서, 상기 도전성 산화물층은 상기 도전성 산화물의 하위 단일 층, 상기 도전성 산화물의 단일 층, 또는 상기 도전성 산화물의 복수의 층을 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  10. 제1 항 내지 제9 항 중 어느 한 항에 있어서, 상기 도전성 기판상에 형성된 상기 TMO 재료의 상기 하나 이상의 층을 상기 고온에 노출시키는 단계는 약 0.1% 내지 약 15.0%의 상기 외부 리간드의 원자 농도를 가져오는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  11. 제10 항에 있어서, 상기 저 임피던스 또는 도전성 상태에 놓이는 상기 TMO 재료의 상기 하나 이상의 층의 일부는 상기 저 임피던스 또는 도전성 상태에서 고 임피던스 또는 절연성 상태로 트랜지션할 수 있는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  12. 제1 항 내지 제11 항 중 어느 한 항에 있어서, 상기 고온은 약 200.0℃ 내지 약 500.0℃ 사이의 범위를 포함하고, 상기 TMO 재료의 상기 하나 이상의 층은 약 1.0분 내지 약 60.0분의 지속시간 동안 상기 고온에 노출되는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  13. 제1 항 내지 제11 항 중 어느 한 항에 있어서, 상기 고온은 상기 TMO 재료의 상기 하나 이상의 층의 일부에서 약 900.0℃ 내지 약 1500.0℃ 사이와 동일한 온도를 제공하기 위해 0.5㎲ 내지 2.0㎲ 사이의 지속시간을 갖는 하나 이상의 레이저 펄스를 통해 달성되는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  14. 제1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 고온은 상기 TMO 재료의 상기 하나 이상의 층의 일부에서 약 900.0℃ 내지 약 1500.0℃ 사이와 동일한 온도를 제공하기 위해 약 250.0㎲ 내지 약 2.0초 사이의 지속시간 동안 플래시램프의 하나 이상의 펄스를 이용하여 달성되는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  15. 제1 항 내지 제14 항 중 어느 한 항에 있어서, 상기 외부 리간드의 제1 원자 농도는 약 0.1% 내지 약 50.0% 사이를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 구성하는 방법.
  16. 상관 전자 재료(CEM) 장치를 제조하는 방법으로서:
    도전성 기판상에 외부 리간드의 원자 농도를 구비하는 전이 금속 산화물(TMO) 재료의 필름을 증착하는 단계; 및
    상기 TMO 재료의 상기 필름의 적어도 일부가 도전성 상태와 실질적으로 유사하지 않은 절연성 상태 사이를 스위칭할 수 있을 때까지 상기 외부 리간드의 상기 원자 농도를 감소시키기 위해 챔버에서 상기 TMO 재료의 상기 필름의 적어도 일부를 고온에 노출시키는 단계;
    를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  17. 제16 항에 있어서, 상기 실질적으로 유사하지 않은 절연성 상태에서 작동하는 상기 TMO 재료의 상기 필름의 상기 일부는 상기 도전성 상태에서 나타난 저항보다 적어도 5.0배 큰 저항을 나타내는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  18. 제16 항 또는 제17 항에 있어서, 상기 외부 리간드는 탄소, 카르보닐(CO), 산화질소(NO) 또는 암모니아(NH3)에 해당하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  19. 제16 항 내지 제18 항 중 어느 한 항에 있어서, TMO 재료의 상기 필름을 상기 고온에 노출시키기 전에 TMO 재료의 상기 필름상에 도전성 오버레이를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  20. 제16 항 내지 제19 항 중 어느 한 항에 있어서, 상기 도전성 기판은 적어도 50.0%의 원자 농도의 이리듐 또는 적어도 50.0%의 원자 농도의 루테늄을 포함하고, 노출시키는 단계는 상기 TMO 재료의 상기 필름과 상기 도전성 기판 사이의 인터페이스에서 이리듐 산화물 또는 루테늄 산화물의 적어도 하위 단일 층을 형성하도록 작용하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  21. 제16 항 내지 제20 항 중 어느 한 항에 있어서, 상기 TMO 재료의 상기 일부는 고유의(born-on) 또는 도전성 속성을 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  22. 제16 항 내지 제21 항 중 어느 한 항에 있어서, 상기 고온은 약 200.0℃ 내지 약 500.0℃ 사이의 범위를 포함하고, 상기 TMO 재료의 상기 필름은 약 1.0분 내지 약 60.0분의 지속시간 동안 노출되는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  23. 제16 항 내지 제21 항 중 어느 한 항에 있어서, 상기 고온은 상기 TMO 재료의 상기 필름의 상기 일부에서 약 900.0℃ 내지 약 1500.0℃ 사이와 동일한 온도를 제공하기 위해 0.5㎲ 내지 2.0㎲의 지속시간을 갖는 하나 이상의 레이저 펄스를 통해 달성되는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  24. 제16 항 내지 제21 항 중 어느 한 항에 있어서, 상기 고온은 상기 TMO 재료의 상기 필름의 상기 일부에서 약 900.0℃ 내지 약 1500.0℃ 사이와 동일한 온도를 제공하기 위해 약 250.0㎲ 내지 약 2.0초의 지속시간동안 플래시램프의 하나 이상의 펄스를 이용하여 달성되는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  25. 제16 항 내지 제24 항 중 어느 한 항에 있어서, 상기 외부 리간드의 상기 원자 농도는 약 0.1% 내지 약 50.0% 사이를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  26. 상관 전자 재료(CEM) 장치를 제조하는 방법으로서:
    도전성 기판 상에 제1 원자 농도의 외부 리간드를 구비하는 전이 금속 산화물(TMO) 재료의 필름을 증착하는 단계; 및
    상기 TMO 재료의 상기 필름의 적어도 일부가 상대적 도전성 상태와 실질적으로 유사하지 않은 절연성 상태 사이에서 스위칭할 수 있을 때까지 챔버에서 상기 TMO 재료의 상기 필름으로부터 상기 외부 리간드의 일부를 증발시키는 단계;
    를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  27. 제26 항에 있어서, 상기 TMO 재료의 상기 필름으로부터 상기 외부 리간드의 일부를 증발시키는 단계는 상기 TMO 재료의 상기 필름을 약 1.0분 내지 약 60.0분 사이의 지속시간 동안 약 150.0℃ 내지 약 600.0℃ 사이의 온도에 노출시키는 단계를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  28. 제26 항에 있어서, 상기 TMO 재료의 상기 필름으로부터 상기 외부 리간드의 일부를 증발시키는 단계는 상기 TMO 재료의 상기 필름의 상기 일부에서 약 900.0℃ 내지 약 1500.0℃ 사이의 온도를 제공하기 위해 0.5㎲ 내지 2.0㎲ 사이의 지속시간을 갖는 하나 이상의 레이저 펄스에 상기 TMO 재료의 상기 필름을 노출시키는 단계를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
  29. 제26 항에 있어서, 상기 TMO 재료의 상기 필름으로부터 상기 외부 리간드의 일부를 증발시키는 단계는 상기 TMO 재료의 상기 필름의 상기 일부에서 약 900.0℃ 내지 약 1500.0℃ 사이와 동일한 온도를 제공하기 위해 약 250.0㎲ 내지 약 2.0초 사이의 하나 이상의 플래시를 활용하여 상기 TMO 재료의 상기 필름의 적어도 일부를 노출시키는 단계를 포함하는 것을 특징으로 하는 상관 전자 재료(CEM) 장치를 제조하는 방법.
KR1020207002218A 2017-07-03 2018-07-03 상관 전자 재료(cem)장치 제조 KR20200026256A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/641,124 2017-07-03
US15/641,124 US10797238B2 (en) 2016-01-26 2017-07-03 Fabricating correlated electron material (CEM) devices
PCT/GB2018/051862 WO2019008339A2 (en) 2017-07-03 2018-07-03 MANUFACTURE OF CORRELATED ELECTRONIC MATERIAL (EMC) DEVICES

Publications (1)

Publication Number Publication Date
KR20200026256A true KR20200026256A (ko) 2020-03-10

Family

ID=63077891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207002218A KR20200026256A (ko) 2017-07-03 2018-07-03 상관 전자 재료(cem)장치 제조

Country Status (5)

Country Link
US (2) US10797238B2 (ko)
KR (1) KR20200026256A (ko)
CN (1) CN110800121A (ko)
TW (1) TWI771445B (ko)
WO (1) WO2019008339A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US20180216228A1 (en) * 2016-01-26 2018-08-02 Arm Ltd. Fabrication of correlated electron material devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
CN109980129B (zh) * 2017-12-27 2020-09-22 Tcl科技集团股份有限公司 一种金属氧化物及其制备方法与qled器件
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US20210066593A1 (en) * 2019-08-28 2021-03-04 Cerfe Labs, Inc. Dopant activation anneal for correlated electron device
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133599A (ja) * 1988-11-11 1990-05-22 Agency Of Ind Science & Technol 酸化イリジウム膜の製造方法
US5138520A (en) 1988-12-27 1992-08-11 Symetrix Corporation Methods and apparatus for material deposition
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
US5997642A (en) 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
KR100324822B1 (ko) 1999-12-28 2002-02-28 박종섭 반도체소자의 게이트 산화막 제조방법
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6927178B2 (en) 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
TW200411923A (en) 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
JP4046588B2 (ja) * 2002-10-10 2008-02-13 Necエレクトロニクス株式会社 キャパシタの製造方法
KR100460841B1 (ko) 2002-10-22 2004-12-09 한국전자통신연구원 플라즈마 인가 원자층 증착법을 통한 질소첨가 산화물박막의 형성방법
JP4257576B2 (ja) 2003-03-25 2009-04-22 ローム株式会社 成膜装置
US7442415B2 (en) 2003-04-11 2008-10-28 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
JP4829502B2 (ja) 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US20070087581A1 (en) 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
KR101213702B1 (ko) 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
KR101133832B1 (ko) * 2006-11-08 2012-04-06 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080248648A1 (en) * 2007-04-06 2008-10-09 Thompson David M Deposition precursors for semiconductor applications
US20080254218A1 (en) 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition
JP2010539709A (ja) 2007-09-14 2010-12-16 シグマ−アルドリッチ・カンパニー モノシクロペンタジエニルチタン系前駆体を用いる原子層成長によるチタン含有薄膜の作製方法
WO2009114796A1 (en) 2008-03-13 2009-09-17 Symetrix Corporation Correlated electron material with morphological formations
US8551809B2 (en) 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8319208B2 (en) 2008-10-02 2012-11-27 Zettacore Ip, Inc. Methods of forming thin films for molecular based devices
TWI384556B (zh) 2008-11-12 2013-02-01 Nat Applied Res Laboratoires Microwave activation annealing process
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8373271B2 (en) 2010-05-27 2013-02-12 International Business Machines Corporation Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
KR20120026313A (ko) 2010-09-09 2012-03-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US9206507B2 (en) 2011-09-27 2015-12-08 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Nickel bis diazabutadiene precursors, their synthesis, and their use for nickel containing films depositions
US8957399B2 (en) 2011-10-24 2015-02-17 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and nonvolatile memory device
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US20140227457A2 (en) * 2011-12-16 2014-08-14 Centro De Investigacion Cientifica Y De Educacion Superior De Ensenada, Baja California Process for obtaining metaloxides by low energy laser pulses irradiation of metal films
TWI554636B (zh) 2012-04-25 2016-10-21 應用材料股份有限公司 由金屬脒鹽前驅物製造介電膜的方法
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US20130337170A1 (en) 2012-06-19 2013-12-19 Xuesong Li Methods and Apparatus for the Synthesis of Large Area Thin Films
US9194040B2 (en) 2012-07-25 2015-11-24 Applied Materials, Inc. Methods for producing nickel-containing films
US8852996B2 (en) * 2012-12-20 2014-10-07 Intermolecular, Inc. Carbon doped resistive switching layers
WO2014124056A1 (en) * 2013-02-08 2014-08-14 Advanced Technology Materials, Inc. Ald processes for low leakage current and low equivalent oxide thickness bitao films
TWI493549B (zh) 2013-03-05 2015-07-21 Nat Univ Tsing Hua 電阻式隨機存取記憶體
US20140262028A1 (en) 2013-03-13 2014-09-18 Intermolecular, Inc. Non-Contact Wet-Process Cell Confining Liquid to a Region of a Solid Surface by Differential Pressure
JP6066531B2 (ja) 2013-04-25 2017-01-25 日立オートモティブシステムズ株式会社 電磁コイルの駆動制御装置
US9472757B2 (en) * 2013-07-19 2016-10-18 Asm Ip Holding B.V. Method of making a resistive random access memory device
US20150179316A1 (en) 2013-12-23 2015-06-25 Intermolecular Inc. Methods of forming nitrides at low substrate temperatures
US9246085B1 (en) 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
WO2016094010A1 (en) 2014-12-09 2016-06-16 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9735071B2 (en) 2015-08-25 2017-08-15 International Business Machines Corporation Method of forming a temporary test structure for device fabrication
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10032487B2 (en) 2016-03-31 2018-07-24 Arm Ltd. One-time and multi-time programming using a correlated electron switch
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
GB2561579B (en) 2017-04-19 2020-02-26 Coherent Scotland Ltd Frequency-conversion crystal for femtosecond-laser pulses
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device

Also Published As

Publication number Publication date
US20200357992A1 (en) 2020-11-12
CN110800121A (zh) 2020-02-14
WO2019008339A3 (en) 2019-02-07
US11450804B2 (en) 2022-09-20
TW201907041A (zh) 2019-02-16
US20170301859A1 (en) 2017-10-19
WO2019008339A2 (en) 2019-01-10
TWI771445B (zh) 2022-07-21
US10797238B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
KR20200026256A (ko) 상관 전자 재료(cem)장치 제조
CN110036496B (zh) 由相关电子材料形成的切换器件
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI738942B (zh) 相關電子材料元件及其構造方法
KR102325632B1 (ko) 전도성 기판의 상관 전자 영역으로의 전환을 통해서 형성된 상관 전자 장치
JP2019509644A (ja) 相関電子材料デバイスの製作及び動作
US10454026B2 (en) Controlling dopant concentration in correlated electron materials
KR20190025014A (ko) 주변 구조로부터 확산된 도판트 종을 사용한 상관 전자 물질 장치
US10276795B2 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
US20200295260A1 (en) Correlated electron switch device sidewall restoration
US10873025B2 (en) Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
US20180216228A1 (en) Fabrication of correlated electron material devices
KR20220059535A (ko) 상관 전자 물질의 형성
US20210226124A1 (en) Electrode for correlated electron device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application