TWI747934B - 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜 - Google Patents

製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜 Download PDF

Info

Publication number
TWI747934B
TWI747934B TW106127276A TW106127276A TWI747934B TW I747934 B TWI747934 B TW I747934B TW 106127276 A TW106127276 A TW 106127276A TW 106127276 A TW106127276 A TW 106127276A TW I747934 B TWI747934 B TW I747934B
Authority
TW
Taiwan
Prior art keywords
doping species
species
cem
layer
doping
Prior art date
Application number
TW106127276A
Other languages
English (en)
Other versions
TW201816168A (zh
Inventor
金佰利蓋 瑞德
露西安 席芙蘭
Original Assignee
美商瑟夫實驗室股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑟夫實驗室股份有限公司 filed Critical 美商瑟夫實驗室股份有限公司
Publication of TW201816168A publication Critical patent/TW201816168A/zh
Application granted granted Critical
Publication of TWI747934B publication Critical patent/TWI747934B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本文中所揭露的標的關於層狀相關電子材料（CEM）的製造，其中第一群組的一或更多個層可包括第一濃度的摻雜物種，且其中第二群組的一或更多個層可包括第二濃度的摻雜物種。在其他實施例中，CEM可包括摻雜物種的一或更多個漸變濃度區域。

Description

製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
本揭示案係關於相關電子(correlated electron)器件，且更特定而言可關於將摻雜物用於製造相關電子器件，如可用於開關、記憶體電路等等，該等相關電子器件可展現所需要的阻抗特性。
積體電路器件(如電子切換器件)例如可見於範圍廣泛的電子器件類型中。例如，記憶體及/或邏輯器件可併入適用於電腦、數位攝影機、智慧型電話、平板器件、個人數位助理等等中的電子開關。關於電子切換器件的因素(該等因素可能是設計者在考慮電子切換器件是否適用於特定應用時所關注的)可例如包括實體尺寸、儲存密度、操作電壓、阻抗範圍及/或電力消耗。設計者可能關注的其他因素可例如包括製造成本、製造的容易度、可擴縮性、耐久性及/或可靠度。並且，似乎越來越需要展現較低功率及/或較高速度的特性的記憶體及/或邏輯器件。然而，可能很適合某些類型的記憶體及/或邏輯器件 的傳統製造技術可能不適用於製造利用相關電子材料的器件。
依據本揭示案的第一態樣，提供了一種建構一器件的方法，該方法包括以下步驟：在腔室中，在基板上方形成一或更多個第一相關電子材料(CEM)層，該一或更多個第一CEM層具有第一濃度的第一摻雜物種；及在該一或更多個第一CEM層上方，形成一或更多個第二CEM層，該一或更多個第二CEM層具有第二濃度的第二摻雜物種，該第二摻雜物種的該第二濃度與該第一摻雜物種的該第一濃度實質相異。
依據本揭示案的第二態樣，提供了相關電子材料(CEM)器件，該器件包括：基板；及CEM膜，形成於該基板上，該CEM膜形成自第一群組的至少一個層且形成自第二群組的至少一個層，其中該第一群組的至少一個層包括一濃度的第一摻雜物種，且其中該第二群組的至少一個層包括一濃度的第二摻雜物種，且其中該第一摻雜物種的該濃度與該第二摻雜物種的該濃度實質相異。
依據本揭示案的第二態樣，提供了一種器件，該器件包括：相關電子材料(CEM)膜，形成自兩個或更多個層，其中該兩個或更多個層的至少一個第一層包括一濃度的第一摻雜物種，該濃度與用於摻雜該兩個或更多個層的至少一個第二層的第二摻雜物種的一濃度實質相異。
100:實施例
104:區域
107:讀取窗
108:點
110:參考指標
116:點
122:器件終端
126:可變電阻器
128:可變電容器
130:器件終端
150:實施例
160:導電基板
170:CEM膜
180:導電覆蓋層
200:實施例
260:導電基板
272:CEM膜
272A:第一區域
272B:第二區域
275:區域
300:實施例
360:導電基板
372:CEM膜
375:區域
376:中介區域
377:區域
378:中介區域
380:導電覆蓋層
400:實施例
460:導電基板
472:CEM膜
475:區域
476:中介區域
477:區域
478:中介區域
480:導電覆蓋層
500:實施例
560:基板
572:CEM膜
575:區域
577:區域
580:導電覆蓋層
600:實施例
610:層
615:層
620:層
625:層
650:實施例
701:實施例
702:實施例
703:實施例
704:實施例
705:實施例
710:氣體流量剖面
715:氣體流量剖面
720:氣體流量剖面
725:氣體流量剖面
730:溫度剖面
801:實施例
802:實施例
803:實施例
804:實施例
805:實施例
810:氣體流量剖面
815:氣體流量剖面
820:氣體流量剖面
825:氣體流量剖面
830:溫度剖面
835:額外升高
900:流程圖
910:方塊
920:方塊
在本說明書的總結部分中具體指出及明確主張所主張標的。然而，關於組織及/或操作方法兩者以及該兩者的目標、特徵及/或優點，其可藉由在與隨附的繪圖一起閱讀時參照以下詳細說明來最佳地瞭解，在該等繪圖中：圖1A為一實施例圖解，示出以相關電子材料形成的器件的電流密度對上電壓的剖面(profile)；圖1B為包括相關電子材料的切換器件的實施例圖解及相關電子材料開關的等效電路的示意圖；圖2為包括相關電子材料的器件的實施例圖解以及示出摻雜物種原子或分子濃度對上距基板邊界的距離的圖表，該相關電子材料具有步進的摻雜物種原子或分子濃度；圖3為包括相關電子材料的CEM器件堆疊的實施例圖解以及示出摻雜物種原子或分子濃度對上距基板邊界的距離的圖表，該相關電子材料具有步進的及漸變的摻雜物種原子或分子濃度；圖4-5為包括相關電子材料的CEM器件堆疊的實施例圖解以及示出摻雜物種原子或分子濃度對上距基板邊界的距離的圖表，該等相關電子材料具有兩種摻雜物種原子或分子濃度； 圖6A-6B為相關電子材料膜的單層(monolayer)及亞單層(submonolayer)的實施例圖解；圖7A-7E及圖8A-8E為示出隨時間變化的氣體流量及溫度的剖面的圖解，該等剖面可用在用於依據一實施例用於製造相關電子材料器件的方法中；及圖9為用於製造相關電子膜的大致流程的實施例流程圖，該等相關電子膜具有不同的摻雜物種原子或分子濃度。
在以下詳細說明中參照隨附的繪圖，該等繪圖形成該說明的一部分，其中類似的標號可在各處指定相對應的及/或相似的類似部件。將理解的是，例如為了說明的簡單性及/或明確性起見，圖式不一定是依比例繪製的。例如，某些態樣的尺度可能相對於其他態樣是誇大的。進一步要瞭解的是，可利用其他實施例。並且，可在不脫離所主張標的的情況下作出結構性的及/或其他的改變。在此說明書各處對於「所主張標的」的指稱指的是要由一或更多個請求項或其任何部分所涵蓋的標的，且不一定是要指完整的請求項組、特定的請求項組的組合(例如方法請求項、裝置請求項等等)或特定的請求項。亦應注意的是，方向及/或參考(例如上、下、頂、底等等)可用來促進繪圖的論述且不是要來限制所主張標的的應用的。因此，勿將以下詳細說明拿用於限制所主張標的及/或等效物。
本說明書各處對於一個實施方式、一實施方式、一個實施例、一實施例等等的指稱意味的是，與特定實施方式及/或實施例關聯而描述的特定特徵、結構、特性等等被包括在所主張標的的至少一個實施方式及/或實施例中。因此，例如在本說明書各處的各種地方出現該等短語不一定是要指相同的實施方式及/或實施例或任何一個特定的實施方式及/或實施例。並且，要瞭解的是，所描述的特定特徵、結構、特性等等能夠以各種方式結合在一或更多個實施方式及/或實施例中，且因此是在所要的請求項範圍內的。一般而言，當然，如同專利申請案的說明書的情況，該等及其他議題可能在特定的使用背景下變化。換言之，在本揭示案各處，特定的說明及/或使用的背景提供了關於所要作出的合理推論的有幫助的指引；然而，同樣地，「在此背景下」一般而言在不進一步限定的情況下指的是本揭示案的背景。
本揭示案的特定態樣描述了用於備製及/或製造相關電子材料(CEM)膜以例如形成相關電子開關的方法及/或製程，該相關電子開關如可用來形成例如記憶體及/或邏輯器件中的相關電子隨機存取記憶體(CERAM)。相關電子材料(其可例如用於建構CERAM器件及CEM開關)亦可包括範圍廣泛的其他電子電路類型，例如記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波收發器 等等，然而所主張標的在範疇上不限於該等態樣。在此背景下，CEM開關例如可展現實質快速的導體到絕緣體的轉變，該轉變可藉由電子相關引起，而不是由固態結構相變而引起(如回應於例如相變記憶器件中的從晶狀到非晶狀態的改變的固態相變而引起，或在另一實例中回應於電阻式RAM器件中絲體(filament)的形成而引起)。在一個態樣中，相較於例如在相變及電阻式RAM器件中的熔化/凝固或絲狀體形成，CEM器件中的實質快速的導體到絕緣體的轉變可能是回應於量子力學現象。可在數個態樣中的任何一個態樣瞭解例如在CEM中的相對導電及相對絕緣狀態之間及/或第一及第二阻抗狀態之間的此種量子力學轉變。如本文中所使用的，用語「相對導電的狀態」、「相對較低阻抗的狀態」及/或「金屬態」可互換，及/或有時可稱為「相對導電/較低阻抗的狀態」。類似地，用語「相對絕緣的狀態」及「相對較高阻抗的狀態」可互換地用於本文中，及/或有時可稱為相對「絕緣/較高阻抗的狀態」。
在一態樣中，可在莫特轉變(Mott transition)的意義上瞭解相對絕緣/較高阻抗的狀態及相對導電/較低阻抗的狀態之間的相關電子材料的量子力學轉變(其中相對導電/較低阻抗的狀態與絕緣/較高阻抗的狀態相異)。依據莫特轉變，若莫特轉變條件發生，則材料可從相對絕緣/較高阻抗的狀態切換到相對導電/較低阻抗的狀態。莫特準則可由(nc)1/3 a
Figure 106127276-A0305-02-0008-7
0.26所定義， 其中nc指示電子濃度，且其中「a」指示波耳半徑(Bohr radius)。若達到臨界載子濃度，使得達到莫特準則，則認為莫特轉變發生。回應於莫特轉變發生，CEM器件的狀態從相對較高電阻/較高電容的狀態(例如絕緣/較高阻抗的狀態)改變成與較高電阻/較高電容的狀態相異的相對較低電阻/較低電容的狀態(例如導電/較低阻抗的狀態)。
在另一態樣中，莫特轉變可藉由局限(localize)電子來控制。若載子(舉例而言，例如電子)被局限，則認為載子之間的強庫侖交互作用分裂了CEM的能帶而導致了相對絕緣(相對較高阻抗)的狀態。若電子不再被局限，則可以弱庫侖交互作用為主，此可能引起能帶分裂的移除，從而可導致與相對較高阻抗的狀態相異的金屬(導電)能帶(相對較低阻抗的狀態)。
進一步地，在一實施例中，從相對絕緣/較高阻抗的狀態切換到相對導電/較低阻抗的狀態可能導致電容改變以及電阻改變。例如，CEM器件可能展現可變的電阻以及可變電容的性質。換言之，CEM器件的阻抗特性可包括電阻及電容成分兩者。例如，在金屬態下，CEM器件可包括可能接近零的相對低的電場，且因此可能展現實質低的電容，該電容可能同樣地接近零。
類似地，在相對絕緣/較高阻抗的狀態(其可能是因為較高密度的邊界或相關電子而導致的)下，外部電場可能能夠穿透CEM，且因此CEM可至少部分地基於 儲存在CEM內的額外電荷而展現較高的電容。因此，例如，在CEM器件中從相對絕緣/較高阻抗的狀態轉變成相對導電/較低阻抗的狀態可能至少在特定的實施例中造成電阻及電容兩者上的改變。此種轉變可導致額外的可量測的現象，且所主張標的不限於此。
在一實施例中，以CEM形成的器件可在包括器件的CEM的大部分體積中展現回應於莫特轉變而切換阻抗狀態的行為。在一實施例中，CEM可形成「整體開關(bulk switch)」。如本文中所使用的，用語「整體開關」指的是CEM的至少大部分體積如回應於莫特轉變而切換器件的阻抗狀態。例如，在一實施例中，實質上器件的所有CEM可回應於莫特轉變，而從相對絕緣/較高阻抗的狀態切換成相對導電/較低阻抗的狀態，或從相對導電/較低阻抗的狀態切換成相對絕緣/較高阻抗的狀態。在一實施例中，CEM可包括一或更多個過渡金屬、或更多個過渡金屬化合物、一或更多個過渡金屬氧化物(TMO)、包括稀土族元素的一或更多個氧化物、週期表的一或更多個f區塊元素的一或更多個氧化物、一或更多個稀土過渡金屬氧化物鈣鈦礦、釔及/或鐿，然而所主張標的範疇不限於此。在一實施例中，CEM器件可包括選自一群組的一或更多個材料，該群組包括：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔及鋅(該等材料可鏈結到陰離子，如氧或 其他類型的配位基)或其組合，然而所主張標的範疇不限於此。
圖1A為以相關電子材料形成的器件的電流密度對上電壓的剖面的實施例100的說明。至少部分地基於施加到CEM器件的終端的電壓，例如在「寫入操作」期間，CEM器件可變成相對低阻抗的狀態或相對高阻抗的狀態。例如，施加電壓V設定及電流密度J設定可使得CEM器件轉變成相對低阻抗的記憶體狀態。反之，施加電壓V重設及電流密度J重設可使得CEM器件轉變成相對高阻抗的記憶體狀態。如圖1A中所示，參考指標110說明了可將V設定與V重設分離的電壓範圍。在CEM器件變成高阻抗狀態或低阻抗狀態之後，可藉由在CEM器件的終端處施加電壓V讀取(例如在讀取操作期間)及偵測電流或電流密度(例如利用讀取窗107)來偵測CEM器件的特定狀態。
依據一實施例，在圖1A中被敘述特性的CEM器件可包括任何過渡金屬氧化物(TMO)，如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及安德森亂序絕緣體。在特定的實施方式中，CEM器件可以切換材料形成，如氧化鎳、氧化鈷、氧化鐵、氧化釔、氧化鈦釔，以及鈣鈦礦，如摻雜鉻的鈦酸鍶、鈦酸鑭及錳酸鹽族(包括鐠錳酸鈣及鐠錳酸鑭)，僅舉數例。具體而言，併入具有不完整的「d」及「f」軌域層的元素的氧化物可展現充足的阻抗切換性質以供用在CEM器件中。其他實施方式可採用其他的過渡金屬化合物而不脫離所主張標的。
在一個態樣中，圖1A的CEM器件可包括其他類型的過渡金屬氧化物可變阻抗材料，然而應瞭解的是，該等僅是示例性的而非限制所主張標的。氧化鎳(NiO)被揭露為一個特定的TMO。本文中所論述的NiO材料可摻有外來的配位基，該等配位基可建立及/或穩定可變阻抗性質。因此，在另一特定實例中，摻有外來配位基的NiO可被表示為NiO：Lx，其中Lx可指示配位基元素或化合物，而x可指示一個單位的NiO的配位基單位數量。可僅藉由平衡價數，來針對任何特定的配位基以及配位基與NiO或與任何其他過渡金屬化合物的任何特定組合判定x的值。除了羰基以外的其他摻雜物配位基可包括：亞硝基(NO)、三苯膦(PPH3)、啡啉(C12H8N2)、聯吡啶(C10H8N2)、乙二胺(C2H4(NH2)2)、氨(NH3)、乙氰(CH3CN)、氟(F)、氯(Cl)、溴(Br)、氰化物(CN)、硫(S)、羥基(OH-)等等。
在另一實施例中，圖1A的CEM器件可包括其他的過渡金屬氧化物可變阻抗材料，如含鎳的配位基，然而應瞭解的是，該等僅是示例性的而非限制所主張標的。氧化鎳(NiO)被揭露為一個特定的TMO。本文中所論述的NiO材料可摻有外來的含鎳的配位基，此可穩定可變阻抗性質。具體而言，本文中所揭露的NiO可變阻抗材料可包括CxHyNz形式的含鎳分子(其中x
Figure 106127276-A0305-02-0012-8
0、y
Figure 106127276-A0305-02-0012-9
0、z
Figure 106127276-A0305-02-0012-10
0，且其中至少x、y或z包括>0的值)，舉例而言，如：氨(NH3)、氰基(CN-)、疊氮離子(N3 -)、乙二胺 (C2H8N2)、苯(1,10-菲咯啉)(C12H8N2)、2,2聯吡啶(C10,H8N2)、乙二胺((C2H4(NH2)2)、吡啶(C5H5N)、乙氰(CH3CN)及氰基磺酰胺(如硫氰酸鹽(NCS-))。本文中所揭露的NiO可變阻抗材料可包括氮氧化物族的成員(NxOy，其中x及y包括整數，且其中x
Figure 106127276-A0305-02-0013-13
0且y
Figure 106127276-A0305-02-0013-14
0且至少x或y包括>0的值)，其例如可包括一氧化氮(NO)、氧化亞氮(N2O)、二氧化氮或具有NO3配位基的前驅物。在特定實施例中，金屬前驅物藉由平衡價來包括含氮配位基(如配位基胺類、胺化物、具有NiO的烷基酰胺含氮配位基)。
依據圖1A，若施加了足夠的偏壓(例如超過能帶分裂位勢)，且上述的莫特條件被滿足(例如注入的電洞在切換區域中具有與電子的群體相當的群體)，則CEM器件可例如回應於莫特轉變而從相對低阻抗的狀態切換成相對高阻抗的狀態。此可相對應於圖1A的電壓對上電流密度剖面的點108。在此處或適度地在此點附近，電子不再被屏蔽(screened)且變得被局限在金屬離子附近。此相關性可能造成強的電子對電子交互作用位勢，該位勢可用以分裂能帶來形成相對高阻抗的材料。若CEM器件包括相對高阻抗的狀態，則可藉由電洞的輸送來產生電流。從而，若跨CEM器件的終端施加了臨界電壓，則可在MIM器件的位勢障(potential barrier)上將電子注入進金屬-絕緣體-金屬(MIM)二極體。在某些實施例中，在跨CEM器件的終端所施加的臨界電勢 下注入臨界電子流可執行「設定」操作，該操作將CEM器件變成低阻抗的狀態。在低阻抗的狀態下，電子上的增加可能屏蔽輸入的電子且除去電子的局限性，此可用以崩潰能帶分裂位勢，藉此引起低阻抗的狀態。
依據一實施例，CEM器件中的電流可藉由外部施加的「順應(compliance)」條件來控制，該條件可至少部分地基於所施加的外部電流來決定，可例如在寫入操作期間限制該外部電流以將CEM器件變成相對高阻抗的狀態。此外部施加的順應電流在某些實施例中亦可設定一定的電流密度條件以讓後續的重設操作將CEM器件變成相對高阻抗的狀態。如圖1A的特定實施方式中所示，可在點116處在寫入操作期間施加電流密度J順應以將CEM器件變成相對高阻抗的狀態，該電流密度可決定用於在後續的寫入操作中將CEM器件變成低阻抗狀態的順應條件。如圖1A中所示，可隨後藉由在點108處在電壓V重設下施加電流密度J重設
Figure 106127276-A0305-02-0014-16
J順應來將CEM器件變成低阻抗的狀態，其中J順應是外部施加的。
在實施例中，順應性可設定CEM器件中可能被用於莫特轉變的電洞「捕捉」的諸多電子。換言之，在寫入操作中所施加來將CEM器件變成相對低阻抗的記憶體狀態的電流可決定要注入到CEM器件以供隨後將CEM器件轉變成相對高阻抗的記憶體狀態的諸多電洞。
如上文所指出的，重設條件可在點108處回應於莫特轉變而發生。如上文所指出的，此種莫特轉變可引 起以下的CEM器件條件：電子濃度n大約等於或變得至少相當於電洞濃度p。可依據如下的表達式(1)來將此條件建模：
Figure 106127276-A0305-02-0015-2
 在表達式(1)中，λTF相對應於托馬斯費米屏蔽長度，且C相對應於一常數。
依據一實施例，圖1A中所示的電壓對上電流密度剖面的區域104中的電流或電流密度可能回應於從跨CEM器件的終端施加的電壓訊號注入電洞的行為而存在。在此處，電洞的注入可在跨CEM器件的終端施加了臨界電壓VMI時在電流IMI下符合低阻抗狀態到高阻抗狀態的轉變的莫特轉變準則。可依據如下的表達式(2)來將此建模：
Figure 106127276-A0305-02-0015-4
 其中Q(VMI)相對應於所注入的電荷(電洞或電子)，且可為所施加的電壓的函數。注入電子及/或電洞以賦能莫特轉變的行為可在能帶之間發生且回應於臨界電壓VMI及臨界電流IMI而發生。藉由使電子濃度n與電荷濃度相等以藉由依據表達式(1)而由表達式(2)中的IMI所注入的電洞所引起莫特轉變，此種臨界電壓VMI依賴托馬斯費米屏蔽長度λTF的相依性可依據表達式(3)來建模，如下：
Figure 106127276-A0305-02-0016-5
 其中ACEM相對應於CEM器件的橫截面積；且J重設(VMI)可表示要在臨界電壓VMI下施加到CEM器件的通過CEM器件的電流密度，該電流密度可將CEM器件變成相對高阻抗的狀態。
圖1B為包括相關電子材料的切換器件的實施例150的圖解及相關電子材料開關的等效電路的示意圖。如先前所述，相電子器件(如CEM開關、CERAM陣列或利用一或更多種相關電子材料的其他類型器件)可包括可變的或複合的阻抗的器件，該器件可展現可變電阻及可變電容兩者的特性。換言之，在跨器件終端122及130量測時，CEM可變阻抗器件(如包括導電基板160、CEM 170及導電覆蓋層180的器件)的阻抗特性可至少部分地取決於器件的電阻及電容特性。在一實施例中，可變阻抗器件的等效電路可包括與可變電容(如可變電容器128)並聯的可變電阻(如可變電阻器126)。當然，儘管可變電阻器126及可變電容器128在圖1B中被描繪為包括了離散的元件，但可變阻抗器件(如實施例150的器件)可包括實質同質的CEM，且所主張標的不限於此。
以下的表格1描繪了示例性可變阻抗器件(如實施例150的器件)的示例性真值表。
Figure 106127276-A0305-02-0017-6
在一實施例中，表格1顯示的是，可變阻抗器件(如實施例150的器件)的電阻可作為至少部分地取決於跨CEM器件所施加的電壓的函數而在低阻抗的狀態及高阻抗的狀態之間轉變。在一實施例中，在低阻抗狀態下展現的阻抗可大約在比在高阻抗的狀態下所展現的阻抗低10.0-100,000.0倍的範圍中。在其他實施例中，舉例而言，在低阻抗狀態下展現的阻抗可大約在比在高阻抗的狀態下所展現的阻抗低5.0-10.0倍的範圍中。然而，應注意的是，所主張標的不限於高阻抗狀態及低阻抗狀態之間的任何特定阻抗比。表格1顯示的是，可變阻抗器件(如實施例150的器件)的電容可在較低電容狀態(較低電容狀態在一示例性實施例中可包括大約零(或非常小)的電容)及較高電容狀態(該較高電容狀態至少部分地隨跨CEM器件所施加的電壓而變化)之間轉變。
依據一實施例，CEM器件(其可用以形成CEM開關、CERAM記憶體器件或包括一或更多個相關電子材料的各種其他電子器件)可例如透過注入足夠的電子量以滿足莫特轉變準則來例如藉由從相對高阻抗的狀 態進行轉變來變成相對低阻抗的記憶體狀態。在將CEM器件轉變成相對低阻抗的狀態時，若注入了足夠的電子且跨CEM器件的終端的電勢克服了臨界切換電勢(例如V設定)，則注入的電子可開始進行屏蔽。如先前所述，屏蔽可用以將雙佔用的電子(double-occupied electron)去局限以崩潰能帶分裂位勢，藉此引起相對低阻抗的狀態。
在特定實施例中，CEM器件的阻抗狀態上的改變(如從低阻抗狀態到高阻抗狀態的改變)例如可藉由包括NixOy的化合物的電子的「反饋(back-donation)」來引起(其中下標「x」及「y」包括整數)。如本文中所使用的用語，「反饋」指的是藉由具有一定晶格結構的相鄰分子將一或更多個電子供應到過渡金屬、過渡金屬氧化物或其任何組合，該相鄰分子例如包括過渡金屬、過渡金屬化合物、過渡金屬氧化物或包括其組合。反饋可容許過渡金屬、過渡金屬化合物、過渡金屬氧化物或其組合維持有利於在所施加的電壓的影響下進行導電的離子化狀態。在某些實施例中，CEM中的反饋例如可回應於羰基(CO)或含氮摻雜物(舉例而言，如氨(NH3)、乙二胺(C2H8N2)或氮氧化物族(NxOy)的成員)的使用而發生，此可容許CEM展現以下性質：電子可例如在包括CEM的器件或電路的操作期間可控制地且可逆地被「饋給」到過渡金屬或過渡金屬氧化物(如鎳)的導電帶。反饋可例如在氧化鎳材料(例如NiO：CO 或NiO：NH3)中逆轉，藉此容許氧化鎳材料在器件操作期間切換轉變成高阻抗性質。
因此，在此上下文中，反饋材料指的是至少部分地基於用以控制向及自材料導電帶進行的電子饋給以及電子饋給的逆轉的施加電壓的影響而展現阻抗切換性質(例如從第一阻抗狀態切換到第二阻抗狀態(例如從相對低的阻抗狀態到相對高的阻抗狀態，反之亦然))的材料。
在某些實施例中，藉由反饋，包括過渡金屬、過渡金屬化合物或過渡金屬氧化物的CEM開關可在諸如鎳的過渡金屬例如變成2+的氧化態(例如，諸如NiO：CO或NiO：NH3材料中的Ni2+)時展現低阻抗性質。反之，電子反饋可在諸如鎳的過渡金屬例如變成1+或3+的氧化態時逆轉。據此，在CEM器件的操作期間，反饋可能造成「不均化反應(disproportionation)」，該反應可包括實質上依據以下表達式(4)的實質同時的氧化還原反應：2Ni2+→Ni1++Ni3+ (4)
此種不均化反應在此實例中指的是如表達式(4)中所示地將鎳離子形成為Ni1++Ni3+，此例如可在CEM器件的操作期間引起相對高阻抗的狀態。在一實施例中，諸如含碳配位基、羰基(CO)或含氮配位基(例如氨(NH3))、碳、羰、含碳物種、氮、氨、氯、氟、溴、硫、碘、一氧化氮、氧化亞氮、氰化物、羥基或形式 CxHyOzNa的物種，其中x、y、z、a
Figure 106127276-A0305-02-0020-17
0，且其中集合{x,y,z,a}中的一或更多者大於0以相對應於形成自以下中的一或更多者的分子：C、H、O、N。在CEM中使用摻雜物可容許在CEM器件的操作期間共享電子以便引起表達式(4)的不均化反應及實質上依據以下表達式(5)的該反應的逆轉：Ni1++Ni3+→2Ni2+ (5)如先前所述，如表達式(5)中所示的不均化反應的逆轉容許基於鎳的CEM回到相對低阻抗的狀態。
在實施例中，取決於NiO：CO或NiO：NH3的分子濃度(該分子濃度例如可以大約在0.1%到10.0%的原子或分子百分比的範圍中的值變化)，如圖1A中所示的V重設及V設定可在V設定
Figure 106127276-A0305-02-0020-18
V重設的條件下大約在0.1V到10.0V的範圍中變化。例如，在一個可能的實施例中，V重設可能發生在大約在0.1V到1.0V的範圍中的電壓下，而V設定可能發生在大約在1.0V到2.0V的範圍中電壓下，舉例而言。然而，應注意的是，V設定及V重設上的變化可能至少部分地基於各種因素(例如反饋材料(例如NiO：CO or NiO：NH3及CEM器件中存在的其他材料)的原子或分子濃度以及其他程序變化)而發生，且所主張標的不限於此。
在某些實施例中，原子層沉積可用以形成或製造包括NiO材料(例如NiO：CO或NiO：NH3)的膜，以容許例如在電路環境中的CEM器件的操作期間進行電子 反饋以引起低阻抗狀態。並且，例如在電路環境中的操作期間，電子反饋可被逆轉，此可例如引起高阻抗狀態。在特定實施例中，原子層沉積可利用兩個或更多種前驅物來將例如為NiO：CO或NiO：NH3或其他過渡金屬氧化物、過渡金屬或其組合的成分沉積到導電基板上。在一實施例中，可依據以下表達式(6a)利用單獨的前驅物分子(AX及BY)來沉積CEM器件的層：AX(氣態)+BY(氣態)=AB(固態)+XY(氣態) (6a)
其中表達式(6a)的「A」相對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物或其任何組合。在實施例中，過渡金屬氧化物可包括鎳，但可包括其他過渡金屬、過渡金屬化合物及/或過渡金屬氧化物，例如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔及鋅(其可連結到陰離子，例如氧或其他類型的配位基)或其組合，然而所主張標的不限於此。在特定實施例中，亦可利用包括一種過渡金屬氧化物以上的化合物，例如鈦酸釔(YTiO3)。
在實施例中，表達式(6a)的「X」可包括配位基，例如有機配位基，包括脒(AMD)、二茂(dicyclopentadienyl,(Cp)2)、二乙基環戊二烯基(diethylcyclopentadienyl,(EtCp)2)、雙(2,2,6,6-四甲基-3,5-二酮基)(Bis(2,2,6,6-tetramethylheptane-3,5-dionato),(thd)2)、乙酰丙酮基(acetylacetonate,acac)、 雙(甲基環戊二烯基)((CH3C5H4)2)、丁二酮肟基(dimethylglyoximate,(dmg)2)、2-氨基-戊-2-烯-4-酮基(2-amino-pent-2-en-4-onato,(apo)2)、dmamb=1-二甲基氨基-2-甲基-2-丁醇基的(dmamb)2、dmamb=1-二甲基氨基-2-甲基-2-丙醇基的(dmamb)2、雙(五甲基環戊二烯)((C5(CH3)5)2)及羰基((CO)4)。據此，在某些實施例中，基於鎳的前驅物AX可例如包括脒鎳(Ni(AMD))、二環戊二烯基鎳(Ni(Cp)2)、二乙基環戊二烯基鎳(Ni(EtCp)2)、雙(2,2,6,6-四甲基-3,5-二酮基)鎳(II)(Ni(thd)2)、乙酰丙酮基鎳(Ni(acac)2)、雙(甲基環戊二烯基)鎳(Ni(CH3C5H4)2)、丁二酮肟基鎳(Ni(dmg)2)、2-氨基-戊-2-烯-4-酮基鎳(Ni(apo)2)、dmamb=1-二甲基氨基-2-甲基-2-丁醇基的Ni(dmamb)2、dmamb=1-二甲基氨基-2-甲基-2-丙醇基的Ni(dmamb)2、雙(五甲基環戊二烯)鎳(Ni(C5(CH3)5)2)及羰化鎳(Ni(CO)4)，僅舉數例。在表達式(6a)中，前驅物「BY」可包括氧化劑，例如氧(O2)、臭氧(O3)、一氧化氮(NO)、過氧化氫(H2O2)，僅舉數例。在其他實施例中，如將在本文中進一步描述地，可與氧化劑一同使用電漿來形成氧自由基。
然而，在特定實施例中，除了前驅物AX及BY以外還包括反饋材料的摻雜物可用來形成CEM器件的層。包括反饋材料(其可與前驅物AX共流(co-flow)) 的額外摻雜配位基可容許依據以下表達式(6b)來形成反饋化合物。在實施例中，可利用包括反饋材料(例如氨(NH3)、甲烷(CH4)、一氧化碳(CO)或其他材料)的摻雜物，亦可利用包括碳或氮或包含上列反饋材料的其他摻雜物的其他配位基。因此，可更改表達式(6a)以實質上依據以下表達式(6b)包括包含反饋材料的額外摻雜配位基：AX(氣態)+(NH3或包括氮的其他配位基)+BY(氣態)=AB：NH3(固態)+XY(氣態) (6b)
應注意的是，可調整表達式(6a)及(6b)的前驅物(例如AX、BY及NH3(或包括氮的其他配位基))的濃度(例如原子濃度)，以便在製造後的CEM器件中造成包括反饋材料的氮或碳摻雜物的最終的原子濃度(例如以包括大約在0.1%及10.0%之間的分子濃度的氨(NH3)或羰基(CO)的形式)。然而，所主張標的不一定限於以上所確定的前驅物及/或原子或分子濃度。反而，所主張標的要包括用在製造CEM器件時所利用的原子層沉積、化學氣相沉積、混合式化學/原子層沉積或脈衝式化學氣相沉積、電漿化學氣相沉積、濺鍍沉積、物理氣相沉積、熱線化學氣相沉積、雷射強化的化學氣相沉積、雷射強化的原子層沉積、快速熱化學氣相沉積、旋轉沉積(spin on deposition)、氣體團簇離子束沉積等等中的所有此種前驅物。在表達式(6a)及(6b)中，前驅物「BY」可包括氧化劑，例如氧(O2)、臭氧(O3)、 一氧化氮(NO)、過氧化氫(H2O2)，僅舉數例。在其他實施例中，可與氧化劑(BY)一同使用電漿來形成氧自由基。同樣地，可與包括反饋材料的摻雜物種一同使用電漿來形成活化物種以控制CEM摻雜物的原子或分子濃度。
在特定的實施例(例如利用原子層沉積的實施例)中，可在加熱的腔室中將基板暴露於前驅物(例如AX及BY)以及包括反饋材料(例如氨或包括金屬-氮鍵的其他配位基(例如包括酰胺鎳、酰亞胺鎳、脒鎳或其組合))的摻雜物，該腔室例如可達到例如大約在20.0℃到1000.0℃的範圍中的溫度或在某些實施例中大約在20.0℃及500.0℃的範圍中之間的溫度。在例如執行NiO：NH3的原子層沉積的一個特定實施例中，可利用大約在20.0℃及400.0℃的範圍中的腔室溫度範圍。回應於暴露於前驅物氣體(例如AX、BY、NH3或包括氮的其他配位基)，可以大約在0.5秒到180.0秒的範圍中的持續時間從加熱的腔室沖洗掉此種氣體。然而，應注意的是，該等僅為腔室溫度及/或時間的可能合適範圍的實例，且所主張標的不限於此。
在某些實施例中，利用原子層沉積的單一的二前驅物循環(例如AX及BY，如參照表達式6(a)所描述的)或單一的三前驅物循環(例如AX、NH3、CH4或包括氮、碳或包含反饋材料的其他摻雜物的其他配位基以及BY，如參照表達式6(b)所描述的)每個循環可造成包括 大約在0.6Å到0.5Å的範圍中的厚度的CEM器件層。據此，在一實施例中，為了利用層包括了大約0.6Å的厚度的原子層沉積製程來形成包括大約500.0Å的厚度的CEM器件膜，可例如利用800-900個循環。在另一實施例中，在利用層包括了大約5.0Å的原子層沉積製程的情況下，例如是100個二前驅物循環。應注意的是，原子層沉積可用來形成具有其他厚度的CEM器件膜，舉例而言，例如大約在1.5nm及150.0nm的範圍中的厚度，且所主張標的不限於此。
在特定實施例中，回應於原子層沉積的一或更多個二前驅物循環(例如AX及BY)或三前驅物循環(AX、NH3、CH4或包括氮、碳或包含反饋材料的其他摻雜物的其他配位基以及BY)，CEM器件膜可經歷原位退火，此可容許改良膜的性質或可用來將包括反饋材料的摻雜物(例如以羰基或氨的形式)併入在CEM器件膜中。在某些實施例中，腔室可被加熱到大約在20.0℃到1000.0℃的範圍中的溫度。然而，在其他實施例中，可利用大約在100.0℃到800.0℃的範圍中的腔室溫度來執行原位退火。原位退火的時間可以大約在1.0秒到5.0小時的範圍中的持續時間變化。在特定實施例中，退火的時間可在更窄的範圍內變化，舉例而言，例如從大約0.5分鐘到例如大約180.0分鐘，且所主張標的不限於此。
在特定實施例中，依據上述製程來製造的CEM器件可展現「出生(born on)」性質，其中器件 在製造器件之後立刻展現了相對低的阻抗(相對高的導電性)。據此，若CEM器件被整合進較大的電子器件環境，則例如在初始啟動時，施加到CEM器件的相對小的電壓可容許相對高的電流通過CEM器件，如由圖1A的區域104所示。例如，如先前於本文中所述，在至少一個可能的實施例中，V重設可能發生在大約在0.1V到1.0V的範圍中的電壓下，而V設定可能發生在大約在1.0V到2.0V的範圍中電壓下，舉例而言。據此，舉例而言，在大約2.0V或以下的範圍中操作的電切換電壓可例如容許記憶體電路對CERAM記憶器件進行寫入、從CERAM記憶器件進行讀取或改變CERAM開關的狀態。在實施例中，此種相對低電壓的操作可減少複雜度、成本且相對於競爭的記憶體及/或切換器件技術可提供其他優點。
在實施例150中，CEM器件的電切換可能傾向於發生在導電材料及CEM膜之間的介面處或附近，例如在CEM膜170及導電基板160的邊界處或附近。然而，在特定實施例中，在CEM膜170內距導電基板的邊界某個距離的位置處造成或至少起動切換行為可能是有利的。在一個實例中，導電基板160的表面(例如導電基板160及CEM膜170之間的表面)可包括相對粗糙的、不規則的或鋸齒狀的邊界。因此，在導電基板的不規則或粗糙的表面中間執行切換功能可能例如在CEM膜170及導電基板160之間的邊界處引起電阻上的增加及/或絲體形成。在另一實例中，在導電基板160的不規則或粗糙的 表面附近執行切換功能可造成電容上的增加(例如藉由在導電基板160的表面處增加電荷的儲存)，此可能劣化基於CEM的切換器件的高頻效能。在其他實例中，在導電基板及CEM材料之間的邊界處或附近在CEM器件中執行切換操作可能引起其他不想要的效果，且所主張標的不限於此。
據此，所主張標的的實施例可造成基於CEM的器件的操作上的改良，例如減少操作電阻及減少電荷儲存。此外，可實現其他益處，例如增加器件耐久性、增加操作的穩定性及實現更加可預測的電流及電壓特性。為了說明，舉例而言，圖2為包括相關電子材料的器件的實施例(200)圖解以及示出摻雜物種原子或分子濃度對上距基板邊界的距離的圖表，該相關電子材料具有步進的摻雜物種原子或分子濃度。從導電基板260開始，例如，基板260可包括製造成層以供例如用在CERAM切換器件或其他類型的基於CEM的器件中的基於鈦的及/或含鈦的基板(例如氮化鈦(TiN))。在其他實施例中，導電基板210可包括其他類型的導電材料，例如氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、銦錫氧化物、鉭、銀、銥、氧化銥或其任何組合，且所主張標的不限於任何特定成分的導電基板材料。
在其他實施例中，導電基板260可包括形成成層以供用在CERAM器件或其他類型的基於CEM的器件中的基於鉭的及/或含鉭的材料(例如氮化鉭(TaN))。 在實施例中，可利用例如為五烷基二甲基氨基鉭(PDMAT)的前驅物(其可包括碳)來形成TaN基板。在另一實施例中，可利用乙醇鉭(TAETO)(其亦可包括碳)來形成TaN基板。在另一實施例中，可利用氯化鉭(TaCl5)來形成TaN基板。在其他實施例中，導電基板260可包括形成成層以供例如用在CERAM器件或其他類型的基於CEM的器件中的基於鎢的及/或含鎢的材料(例如氮化鎢(WN))。在實施例中，可利用例如為六羰鎢(W(CO)6)及/或環戊二烯基鎢(II)的三羰基氫化物的前驅物來形成WN基板。在另一實施例中，可利用三胺三羰基鎢((NH3)3W(CO)3)及/或五羰基鎢甲基丁基異腈(W(CO)5(C5H11NC))來形成WN基板。
在圖2的實施例中，可將CEM膜272沉積於導電基板260上。在實施例中，舉例而言，可例如利用原子層沉積製程來將CEM膜272沉積成層以製造包括氧化鎳材料(例如NiO：CO或NiO：NH3)的膜。在特定實施例中，碳摻雜物種原子的擴散作用可引起羰基(CO)的形成，羰基可用以例如填充包括NiO的CEM膜中的氧空位以形成NiO：CO。在其他實施例中，CEM膜272可包括含氮摻雜物種(例如N2)以引起NH3的形成，NH3亦可用以填充包括NiO的CEM膜的CEM膜層345中的氧空位，以形成NiO：NH3。如此填充例如CEM膜層345中的氧空位可造成CEM膜中的電子反饋。電子反饋可在包括氧化鎳的CEM膜(例如NiO：CO)中被逆轉，此可藉此 容許CEM膜在器件的操作期間切換為展現高阻抗的性質。
在特定實施例中，CEM膜272可包括具有第一摻雜物種原子或分子濃度的一或更多個CEM層。CEM膜272可額外包括具有第二摻雜物種原子或分子濃度的一或更多個CEM層，其中第二濃度與第一濃度實質相異。在此背景下，用語「實質相異」的原子或分子濃度指的是CEM的高度摻雜區域比CEM的其餘部分中的原子或分子摻雜物濃度的比率，該比率大於大約1.5：1.0但小於大約100.0：1.0。在圖2的實施例中，舉例而言，CEM膜272可包括一或更多個CEM層，該等CEM層包括例如大約0.0%到大約10.0%的均勻的或固定的原子或分子摻雜物種濃度值。在圖2的實施例中，CEM膜272亦可包括高度摻雜的區域，該區域可包括與CEM膜272的其他區域的濃度值實質相異的均勻的或固定的分子或原子摻雜物種濃度值(例如從大約3.0%到大約15.0%，舉例而言)。在其他實施例中，區域275可包括大約在5.0%-15.0%的範圍中的摻雜物種原子或分子濃度，該濃度與CEM膜272的其他區域的摻雜物種原子或分子濃度實質相異，該等其他區域可包括大約在1.0%-5.0%的範圍中的摻雜物種原子或分子濃度。應注意的是，所主張標的要包括CEM膜272的高度摻雜區域與CEM膜272的一或更多個其他區域實質相異的摻雜物種原子或分子濃度的任何範圍。
如與圖2的導電基板260及CEM膜272相鄰的圖表中所示，CEM膜272的一或更多個區域(例如第一區域272A)內的摻雜物種原子或分子濃度可包括相對恆定的值，直到到達遠離導電基板260的上邊界而定位的第二區域275為止。在區域275處，摻雜物種的原子或分子濃度可增加到與CEM膜272的第一區域272A及第二區域272B的摻雜物種原子或分子濃度實質相異的值或位準。應注意的是，圖2的圖表及本說明書各處的其他圖表不是要包括摻雜物種原子或分子濃度的線性或對數值的準確比例，而是只是要說明相對區域275處的分子或原子摻雜物種的濃度上的步進的或突然的增加。
圖3為包括相關電子材料的CEM堆疊的實施例300圖解以及示出摻雜物種的原子或分子濃度對上距基板邊界的距離的圖表，該相關電子材料具有步進的及漸變的摻雜物種原子或分子濃度。從導電基板360(其可與圖2的導電基板260類似)開始，基板360可包括基於鈦的或含鈦的基板，或可包括其他材料，例如氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、銦錫氧化物、鉭、銀、銥、氧化銥或其任何組合等等。圖3的導電覆蓋層380可以與用以形成導電基板360的那些材料類似的材料形成。然而，在其他實施例中，導電覆蓋層380可以與用以建構導電基板360那些材料不同的材料形成，且所主張標的不限於此。CEM膜372(其位在導電覆蓋層380及導電基板360之間)可包括與 用於建構圖2的CEM膜272的那些材料類似的材料，舉例而言，例如氧化鎳材料(例如NiO：CO、NiO：NH3等等)。如與圖3的CEM堆疊相鄰的圖表中所示，導電覆蓋層380及導電基板360包括相對低的或微不足道的濃度的原子或分子摻雜物種。
如圖3中所示，區域377被安置為距導電基板360的邊界短的距離。在圖3中，中介區域378(其位在區域377及導電基板360的表面之間)可例如包括大約1.0Å到大約10.0Å的厚度。然而，在特定實施例中，中介區域378可包括大約5.0Å的厚度，且所主張標的不限於任何特定尺度的中介區域378。在圖3中，中介區域378包括漸變的摻雜物種濃度剖面，該剖面例如在大約3.0%到大約15.0%的原子或分子摻雜物濃度範圍的一部分內變化。在實施例中，原子或分子摻雜物濃度在接近區域377處的相對最大值之前隨著距導電基板360的邊界的距離而變化。區域377內的原子或分子摻雜物種濃度相對於距導電基板360的邊界的距離維持大約恆定。於區域377的上邊界處開始，原子或分子摻雜物種濃度隨著距導電基板360的邊界的距離增加而逐漸減少。在特定實施例中，相對高度摻雜的區域(例如區域377)的厚度例如可包括大約25.0-75.0Å。在特定實施例中，區域377的厚度例如可大約為50.0Å，然而所主張標的不限於此。
如圖3中所示，CEM膜372位在相對區域377及375之間的的區域包括了隨著距導電基板360的邊界 的距離增加而逐漸減少的原子或分子摻雜物種濃度剖面。CEM膜的摻雜物種濃度剖面可在相對高度摻雜的區域375處突然增加。區域375可包括大約25.0-75.0Å的厚度，然而所主張標的不限於任何特定的區域(舉例而言，例如高度摻雜的區域)厚度。在某些實施例中，舉例而言，CEM膜位在區域377及375之間的一部分可例如包括大約50.0Å到500.0Å的厚度。在特定實施例中，區域之間的CEM膜可包括大約在200Å到400Å的範圍中的厚度，且所主張標的不限於此。中介區域376(其位在區域375及導電覆蓋層380的表面之間)可例如包括大約1.0Å到10.0Å的厚度。然而，在特定實施例中，中介區域376可包括大約5.0Å的厚度，且所主張標的不限於任何特定尺度的中介區域376。
圖4為CEM器件堆疊的實施例400的圖解以及示出原子或分子摻雜物種的濃度對上距基板邊界的距離的圖表，該CEM器件堆疊包括具有二個原子或分子摻雜物種濃度的相關電子材料。從導電基板460(其可與圖2及3的導電基板260及360類似)開始，基板460可包括基於鈦的或含鈦的基板，或可包括其他材料，例如氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、銦錫氧化物、鉭、銀、銥、氧化銥或其任何組合。圖4的導電覆蓋層480可以與用以建構導電基板460的那些材料類似的材料形成。然而，在特定實施例中，導電覆蓋層480可以與用以製造導電基板460那 些材料不同的材料形成，且所主張標的不限於此。CEM膜472(其位在導電覆蓋層480及導電基板460之間)可包括與用以建構CEM膜272及372的那些材料類似的材料，舉例而言，舉例而言，例如氧化鎳材料(例如NiO：CO、NiO：NH3等等)。如與圖4的CEM堆疊相鄰的圖表中所示，導電覆蓋層480及導電基板460包括相對低的或微不足道的濃度的原子或分子摻雜物種。
如圖4中所示，區域477被安置為距導電基板460的邊界短的距離。在一個實施例中，中介區域478(其位在區域477(示為包括摻雜物種「x」)及導電基板460的邊界之間)可例如包括大約1.0Å到大約10.0Å的厚度。在特定實施例中，中介區域478可包括大約5.0Å的厚度，且所主張標的不限於任何特定尺度的中介區域478。中介區域478可例如包括接近區域477處的相對最大值的增加的(例如急劇增加的)原子或分子摻雜物種濃度剖面。區域477內的原子或分子摻雜物種濃度可隨著距導電基板460的表面的距離增加而在濃度突然降低之前維持大約恆定。在特定實施例中，區域477的厚度可包括大約25.0Å到75.0Å。在特定實施例中，區域477的厚度例如可大約為50.0Å，然而所主張標的不限於此。
如圖4中所示，安置在區域477上方的CEM膜472的區域包括了摻雜物種「x」的相對低的或微不足道的濃度，「x」可例如表示氨(NH3)。然而，於導電基板460及CEM膜472的邊界處開始，摻雜物種「▪」(其 可例如表示羰基(CO))的濃度例如在大約3.0%到大約15.0%的摻雜物種濃度範圍的一部分內逐漸增加。摻雜物種濃度可隨著距導電基板460的邊界的距離增加而變化。在實施例中，摻雜物種「▪」的濃度在接近大約恆定的、較高的值之前從相對低的微不足道的值增加。在區域475處，摻雜物種「▪」的濃度隨著距導電基板460的邊界的距離增加在突然減少之前突然增加而接近相對最大值。在中介區域476(其位在區域475及導電覆蓋層480的邊界之間)處，摻雜物種「▪」的濃度急劇減少。在導電覆蓋層480的下邊界處，摻雜物種「▪」的濃度包括相對低的或微不足道的值，該值在進入導電覆蓋層480之後持續。
圖5為CEM器件堆疊的實施例500的圖解以及示出摻雜物種濃度對上距基板邊界的距離的圖表，該CEM器件堆疊具有兩個摻雜物種原子或分子濃度。從導電基板560(其可與本文中先前所述的一或更多個導電基板(例如260、360、460)類似)開始，基板560可例如包括不包括顯著濃度的原子或分子摻雜物種「*」或摻雜物種「▪」的材料。在一實施例中，導電基板560的上邊界可接觸CEM膜572的區域577，該區域可包括從包括非常低濃度的摻雜物種「*」的區域到實質相異的摻雜物種濃度的近乎突然或急劇的逐漸轉變。
在特定實施例中，相對區域577可包括大約在25.0Å到75.0Å的範圍中的厚度，然而所主張標的不 限於此。在圖5的實施例中，區域577及575之間的CEM膜572的區域可包括相對低的(例如大約3.0%，舉例而言)或微不足道的濃度(例如小於大約3.0%，舉例而言)的原子或分子摻雜物種「*」，但可包括漸變的(例如急劇漸變的)濃度(例如小於大約3.0%的濃度且增加到大約15.0%的濃度，舉例而言)的摻雜物種「▪」。摻雜物種「▪」的濃度在接近區域575的區域中減少之前在CEM膜572的中心區域附近可包括相對恆定的值。在導電覆蓋層580內，摻雜物種「*」及「▪」的濃度可包括低的或微不足道的值。
包括兩個或更多種相異的分子或原子摻雜物種的CEM膜(例如參照圖5所描述的)可在可受益於在不以任何單一摻雜物種使CEM膜飽和的情況下包括高摻雜物種濃度的CEM的應用中是特別有用的。在此種實例中，可利用兩個或更多種的摻雜物種，此可在不以一摻雜物種使CEM飽和的情況下提供相對高度摻雜的CEM的益處。
圖6A-6B為CEM膜的單層及亞單層的實施例圖解。圖6A的CEM膜可例如包括NiO材料或其他合適的材料，且所主張標的不限於此。在實施例600中，層610表示CEM膜的例如使用原子層沉積法來沉積的層，然而所主張標的針對CEM膜的層610的製造不限於任何特定方法。在圖6A中，NiO分子例如被示為鍵合到CO分子而形成CEM層的NiO：CO複合物，其中CO可用作摻雜物 種。如圖6A中所示，大約1.0：1.0的對應性存在於層615的NiO分子及CO分子之間。據此，層615可表示單層，該單層可指在NiO分子及CO分子之間具有大約1.0：1.0的對應性的CEM層。然而，所主張標的要包括在CEM的分子及摻雜物種的分子之間具有大約1.0：1.0對應性的所有類型的CEM材料的單層。
在圖6B中所示的實施例650中，層620表示CEM膜的例如使用原子層沉積法來沉積的層，但該等層可使用任何其他的製造方法來沉積。在圖6B的實施例中，層625的較少的CO分子被示為鍵合到NiO分子。據此，層625可表示亞層，該單層可指在NiO及CO分子之間具有小於大約1.0：1.0的對應性的CEM層。然而，所主張標的要包括在CEM的分子及摻雜物種的分子之間具有小於大約1.0：1.0對應性的所有類型的CEM材料的亞層。
如先前所述，相對高度摻雜的區域(例如本文中先前所述的相對高度摻雜區域)例如可包括大約1.0Å到大約10.0Å之間的厚度。然而，在特定實施例中，相對高度摻雜的區域可包括摻雜物種的單一單層(例如單層615)。在其他實施例中，相對高度摻雜的區域可包括摻雜物種的單一亞單層(例如單層625)。在實施例中，退火製程可用以擴散摻雜物種(例如單層615的CO)以形成一或更多個亞單層(例如亞單層625)。
圖7A-7E為示出為時間的函數的氣體流量及溫度的剖面的圖解，該剖面可用在用於依據實施例701來製造相關電子材料器件的方法中。將通用的時間刻度(T0→T9)用於圖7A-7E。圖7A示出第一前驅物(舉例而言，例如氣體的AX，或氣體的AX+NH3的混合物)的氣體流量剖面710。如圖7A中所示，可增加一或更多種第一前驅物氣體的流量(例如從F低到F高)，此可容許該一或更多種第一前驅物氣體進入腔室，在該腔室內，CEM器件可能正在經歷製造過程。因此，依據流量剖面710，在時間T0處，一或更多種第一前驅物氣體的流量可包括相對低的值(F低)，例如大約0.0的流量，或其他微不足道的量。在時間T1處，一或更多種第一前驅物氣體的流量可被增加到相對較高的值(F高)，在時間T2(其可相對應於時間T1之後大約1.0秒到120.0秒的範圍中的時間)處，舉例而言，例如藉由沖洗從腔室抽空第一前驅物氣體。第一前驅物氣體的流量可回到相對低的值(例如大約0.0)，直到大約時間T5為止，在時間T5處，第一前驅物氣體的流量可被增加到相對較高的值(F高)。在時間T5之後(例如在時間T6及T7處)，第一前驅物氣體的流量可回到相對低的值，直到之後增加為止。
依據實施例702，圖7B示出沖洗氣體的氣體流量剖面715。如圖7B中所示，舉例而言，可增加及減少沖洗氣體的流量以便容許抽空製造腔室的第一前驅物氣體(AX)及第二前驅物氣體(BY)。在時間T0處， 沖洗氣體剖面720指示相對高的沖洗氣體流量，此可容許在時間T1之前除去製造腔室內的不純物氣體。在時間T1處，可將沖洗氣體流量減少到大約0.0，此可容許將第一前驅物AX氣體引進製造腔室。在時間T2處，可以大約在0.5秒到180.0秒的範圍中的持續時間增加沖洗氣體的流量，以便容許從製造腔室除去過量的前驅物氣體AX及反應副產物。
依據實施例703，圖7C示出前驅物氣體(例如BY)的氣體流量剖面720。如圖7C中所示，前驅物BY氣體流量可維持在大約0.0m3/秒的流量下，直到大約時間T3為止，在時間T3處，可將氣體流量增加到相對較高的值。在時間T4(其可相對應於時間T2之後大約在0.5秒到180.0的範圍中的時間)處，舉例而言，可例如藉由沖洗從腔室沖洗掉及/或抽空前驅物BY氣體。前驅物BY氣體流量可回到0.0m3/秒，直到大約時間T7為止，在時間T7處，可將前驅物BY氣體流量增加到相對較高的值。
依據實施例704，圖7D示出前驅物氣體的氣體流量剖面725，舉例而言，該前驅物氣體包括例如為碳、氮、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)的摻雜物種。如圖7D中所示，包括摻雜物種的前驅物氣體的流量可維持在大約0.0m3/秒的流動速率下，直到大約時間T1為止，在時間T1處，可將前驅物氣體的流量增加到相對較高的值。在時間 T2(其可相對應於時間T1之間大約在0.5秒到180.0秒的範圍中的時間)處，可例如從腔室沖洗掉及/或抽空包括摻雜物種的前驅物氣體。包括摻雜物種的前驅物氣體的流量可回到0.0m3/秒，直到大約時間T9為止，在時間T9處，可將前驅物氣體的流量增加到相對較高的值。
依據實施例705，圖7E為一圖解，示出用在用於製造相關電子器件材料的方法中的作為時間的函數的溫度剖面730。在圖7E中，可升高沉積溫度以例如達到大約在20.0℃到900.0℃的範圍中的溫度的溫度。然而，在特定實施例中，可利用有些較小的範圍，例如大約在100.0℃到800.0℃的範圍中的溫度範圍。進一步地，針對特定的材料，可利用甚至更小的溫度範圍，例如從大約100.0℃到大約600.0℃。
圖8A-8E為示出為時間的函數的氣體流量及溫度的剖面的圖解，該剖面可用在用於依據實施例801來製造相關電子材料器件的方法中。將通用的時間刻度(T0→T11)用於圖8A-8E。圖8A示出第一前驅物(舉例而言，例如氣體的AX，或氣體的AX+NH3的混合物)的氣體流量剖面810。如圖8A中所示，可增加一或更多種第一前驅物氣體的流量(例如從F低到F高)，此可容許該一或更多種第一前驅物氣體進入腔室，在該腔室內，CEM器件可能正在經歷製造過程。因此，依據流量剖面810，在時間T0處，一或更多種第一前驅物氣體的流量可包括相對低的值(F低)，例如大約0.0的流量，或其他微不足 道的量。在時間T1處，可將一或更多種第一前驅物氣體的流量增加到相對較高的值(F高)。在時間T2(其可相對應於時間T1之後大約在1.0秒到120.0的範圍中的時間)處，舉例而言，例如藉由沖洗從腔室抽空該一或更多種第一前驅物氣體。第一前驅物氣體的流量可回到相對低的值(例如大約0.0)，直到大約時間T5為止，在時間T5處，第一前驅物氣體的流量可被增加到相對較高的值(F高)。在時間T5之後(例如在時間T6及T7處)，第一前驅物氣體的流量可回到相對低的值，直到之後增加為止。
依據實施例802，圖8B示出沖洗氣體的氣體流量剖面815。如圖8B中所示，舉例而言，可增加及減少沖洗氣體的流量以便容許抽空製造腔室的第一前驅物氣體(AX)及第二前驅物氣體(BY)。在時間T0處，沖洗氣體剖面815指示相對高的沖洗氣體流量，此可容許在時間T1之前除去製造腔室內的不純物氣體。在時間T1處，可將沖洗氣體流量減少到大約0.0，此可容許將第一前驅物AX氣體引進製造腔室。在時間T2處，可以大約在0.5秒到180.0秒的範圍中的持續時間增加沖洗氣體的流量，以便容許從製造腔室除去過量的前驅物氣體AX及反應副產物。
依據實施例803，圖8C示出前驅物氣體(例如BY)的氣體流量剖面820。如圖8C中所示，前驅物BY氣體流量可維持在大約0.0m3/秒的流量下，直到大約時 間T3為止，在時間T3處，可將氣體流量增加到相對較高的值。在時間T4(其可相對應於時間T2之後大約在0.5秒到180.0的範圍中的時間)處，舉例而言，可例如藉由沖洗從腔室沖洗掉及/或抽空前驅物BY氣體。前驅物BY氣體流量可回到0.0m3/秒，直到大約時間T7為止，在時間T7處，可將前驅物BY氣體流量增加到相對較高的值。
依據實施例804，圖8D示出前驅物氣體的氣體流量剖面825，舉例而言，該前驅物氣體包括例如為碳、氮、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)的摻雜物種。如圖8D中所示，包括摻雜物種的前驅物氣體的流量可維持在大約0.0m3/秒的流動速率下，直到大約時間T3為止，在時間T1處，可將前驅物氣體的流量增加到相對較高的值。在時間T4(其可相對應於時間T3之間大約在0.5秒到180.0秒的範圍中的時間)處，可例如從腔室沖洗掉及/或抽空包括摻雜物種的前驅物氣體。包括摻雜物種的前驅物氣體的流量可回到0.0m3/秒，直到大約時間T11為止，在時間T9處，可將前驅物氣體的流量增加到相對較高的值。
依據實施例805，圖8E為一圖解，示出用在用於製造相關電子器件材料的方法中的作為時間的函數的溫度剖面830。在圖8E中，可升高沉積溫度以例如達到大約在20.0℃到900.0℃的範圍中的溫度的溫度。然而，在特定實施例中，可利用有些較小的範圍，例如大約 在100.0℃到800.0℃的範圍中的溫度範圍。進一步地，針對特定的材料，可利用甚至更小的溫度範圍，例如從大約100.0℃到大約600.0℃。在實施例中，溫度剖面830可包括溫度上的額外升高835，例如在T11之後升高以將CEM膜退火，此可容許更大地將摻雜物擴散及分散在CEM膜內。
圖9為用於製造相關電子膜的大致過程的實施例流程圖900，該等相關電子膜具有不同的摻雜物種原子或分子濃度。該方法可開始於方塊910處，該方塊可包括在腔室中在基板上形成一或更多個第一CEM層，該一或更多個第一CEM層具有一定濃度的第一摻雜物種。方塊920可包括在該一或更多個第一CEM層上形成具有一定濃度的第二摻雜物種的一或更多個第二CEM層，第二摻雜物種的濃度與第一濃度實質相異。
在一實施例中，可將CEM器件實施在任何範圍廣泛的積體電路類型中。例如，在一實施例中，可將諸多CEM器件實施在積體電路中以例如形成可編程記憶體陣列，可藉由改變一或更多個CEM器件的阻抗狀態來重新配置該可編程記憶體陣列。在另一實施例中，可例如將可編程CEM器件用作非依電性記憶體陣列。當然，所主張標的在範圍上不限於本文中所提供的特定實例。
可形成複數個CEM器件以產生積體電路器件，該等積體電路器件例如可包括具有第一相關電子材料的第一相關電子器件及具有第二相關電子材料的第二相 關電子器件，其中第一及第二相關電子材料可包括彼此不同的實質相異的阻抗特性。並且，在一實施例中，包括彼此不同的阻抗特性的第一CEM器件及第二CEM器件可被形成於特定的積體電路層內。進一步地，在一實施例中，將第一及第二CEM器件形成在特定的積體電路層內的步驟可包括至少部分地藉由選擇性外延沉積來形成CEM器件。在另一實施例中，舉例而言，可至少部分地藉由離子植入法形成特定積體電路層內的第一及第二CEM器件以例如變更第一及/或第二CEM器件的阻抗特性。
並且，在一實施例中，可至少部分地藉由相關電子材料的原子層沉積來將兩個或更多個CEM器件形成於特定的積體電路層內。在進一步實施例中，可至少部分地藉由結合敷層沉積及選擇性外延沉積來形成第一相關電子開關材料的複數個相關電子開關器件中的一或更多者及第二相關電子開關材料的複數個相關電子開關器件中的一或更多者。此外，在一實施例中，第一及第二存取器件可分別與第一及第二CEM器件實質相鄰地定位。
在進一步實施例中，複數個CEM器件中的一或更多者在一實施例中可個別定位在積體電路內在第一金屬化層的電導線及第二金屬化層的電導線的交點處。一或更多個存取器件可定位在第一金屬化層的電導線及第二金屬化層的電導線的交點中的各別的一或更多者處，其中存取器件在一實施例中可與各別的CEM器件配對。
在以上說明中，在特定的使用背景(例如論述有形元件(及/或類似地，有形材料)的情況)下，在是在「上」及是在「上方」之間存在著區別。作為一實例，物質沉積在基板「上」指的是在沒有中介物(例如中介物質(例如在中介製程操作期間所形成的中介物質))的情況下涉及(在此後者的示例中)所沉積的物質及基板之間的直接實體及有形的接觸的沉積；不過，沉積在基板「上方」，儘管被瞭解為可能包括沉積在基板「上」(因為在「上」亦可被精確地描述為在「上方」)，然而亦被瞭解為包括了一或更多種中介物(例如一或更多種中介物質)存在於所沉積的物質及基板之間使得所沉積的物質不一定與基板進行直接實體及有形接觸的情況。
在適當的特定使用背景(例如其中是論述有形的材料及/或有形的元件)下在「下」及在「下方」之間作出了類似的區別。儘管在「下」在此種特定使用背景下是要一定暗示實體及有形接觸(與剛剛描述的「上」類似)，「下方」可能包括存在著直接實體及有形接觸但不一定暗示直接實體及有形接觸(例如在一或更多種中介物(例如一或更多種中介物質)存在時)的情況。因此，在「上」被瞭解為意指「緊接在上方」，而在「下」被瞭解為意指「緊接在下」。
同樣地理解的是，是以先前所述的與用語「上」、「下」、「頂」、「底」等等類似的方式瞭解例如為「上方」及「下方」的用語。該等用語可用來促進論 述，但不是要一定限制所主張標的的範圍。例如，作為一實例，用語「上方」並不意味著暗示請求項範圍例如僅限於實施例例如相較於是上下翻轉的實施例而言是正面朝上的情況。作為一個說明，一個實例包括了倒裝晶片，舉例而言，其中在各種時間點(例如在製造期間)的定向可能不一定相對應於最後產品的定向。因此，即使可適用的字面的請求項語言可能以其他方式解譯，作為一實例，若物體是在呈一特定定向(例如上下翻轉)的可適用的請求項範圍內，則作為一個實例，同樣地，所要的是，亦要將後者解譯為包括在呈另一定向(例如正面朝上)的可適用的請求項範圍內，再次地，作為一實例，反之亦然。當然，再次地，一如以往在專利申請案的說明書中的情況，特定的說明及/或使用背景提供了關於所要作出的合理推論的有幫助的指引。
除非另有指示，在本揭示案的背景下，用語「或」若是用來關聯列表(例如A、B或C)，則是要意指A、B及C(在此處是以包含性的意義使用)以及A、B或C(在此處是以排他性的意義使用)。在如此瞭解的情況下，「及」是以包含性的意義使用的，且要意指A、B及C；而「及/或」可用來為了慎重起見而說清楚所要的是所有上述的意義，然而並不需要此種使用。此外，用語「一或更多個」及/或類似的用語用來以單數描述任何特徵、結構、特性等等，「及/或」亦用來描述複數個特徵、結構、特性等等及/或特徵、結構、特性等等的某些其他 組合。並且，作為一個實例，用語「第一」、「第二」、「第三」等等是用來區隔不同的態樣的，而不是供應數值限制或暗示特定的順序，除非另有明確指示。同樣地，用語「基於」及/或類似的用語被瞭解為不一定是要傳達窮舉的因素列表，而是要允許不一定明確描述的額外因素的存在。
並且，對於關於所主張標的的實施方式且經受關於程度的測試、量測及/或規範的情況而言，是要使用以下方式來進行瞭解。作為一實例，在一給定情況下，假設要量測實體性質的值。繼續該實例，若具有通常技藝者相當可能想到用以進行關於程度的測試、量測及/或規範(至少是針對該性質)的替代合理方法，則至少為了實施的目的，所主張標的要涵蓋該等替代合理方法，除非另有明確指示。作為一實例，若產生了一區域上的量測的繪圖且所主張標的的實施方式指稱採用了該區域上的一種斜率量測法，但用以估算該區域上的斜率的各種合理及替代的技術存在，則所主張標的要涵蓋那些合理的替代技術，即使那些合理的替代技術並不提供相同的值、相同的量測或相同的結果，除非另有明確指示。
進一步注意的是，用語「類型」及/或「類」若例如與一特徵、結構、特性等等一同使用，則使用「光學的」或「電氣的」作為簡單的實例，指的是至少部分地具有該特徵、結構、特性等等及/或關於該特徵、結構、特性等等，使得微量變化(即使是原本可能不被認為是與 該特徵、結構、特性等等完全一致的變化)的存在一般而言並不防止該特徵、結構、特性等等具有一定「類型」及/或是「類似的」(舉例而言，例如是「光學類型的」或是「光學類的」)，若是微量變化夠微小使得該特徵、結構、特性等等在此種變化亦存在的情況下仍會被認為是主要地存在的話。因此，繼續此實例，用語光學類型的及/或光學類的性質一定是要包括光學性質。同樣地，作為另一實例，用語電氣類型的及/或電氣類的性質一定是要包括電氣性質。應注意的是，本揭示案的說明書僅提供了一或更多個說明性實例，且所主張標的不是要限於一或更多個說明性實例；然而，再次地，一如針對專利申請案的說明書的情況，特定的說明及/或使用背景提供了關於所要作出的合理推論的有幫助的指引。
在以上說明中，已描述了所主張標的的各種態樣。為了解釋的目的，作為實例，闡述了例如為量、系統及/或配置的具體細節。在其他的實例中，忽略及/或簡化了習知的特徵，以便不模糊所主張標的。儘管在本文中已說論及/或描述了某些特徵，本領域中具技藝者將想到諸多更改、替代、改變及/或等效物。因此，要瞭解的是，在更改及/或改變落在所主張標的內時，隨附的請求項要涵蓋該等所有的更改及/或改變。
400‧‧‧實施例
460‧‧‧導電基板
472‧‧‧CEM膜
475‧‧‧區域
476‧‧‧中介區域
477‧‧‧區域
478‧‧‧中介區域
480‧‧‧導電覆蓋層

Claims (24)

  1. 一種建構一電子器件的方法，包括以下步驟：在一腔室中，在一基板上方形成一電子反饋材料的一或更多個第一層，電子反饋材料的該一或更多個第一層具有一第一原子濃度的一第一摻雜物種；及在電子反饋材料的該一或更多個第一層上方，形成電子反饋材料的一或更多個第二層，電子反饋材料的該一或更多個第二層具有一第二原子濃度的一第二摻雜物種，該第二摻雜物種的該第二原子濃度與該第一摻雜物種的該第一原子濃度實質相異。
  2. 如請求項1所述之方法，其中該第一摻雜物種的該第一原子濃度包括大於0.0%到大約10.0%的一範圍。
  3. 如請求項1所述之方法，其中該第二摻雜物種的該第二原子濃度包括在大約3.0%到大約15.0%的一範圍內的一大約固定的值。
  4. 如請求項3所述之方法，其中一第二摻雜物種的該第二原子濃度包括在大約3.0%到大約15.0%的範圍的一部分內變化的一漸變的摻雜剖面。
  5. 如請求項1所述之方法，其中該第一摻雜物種及該第二摻雜物種包括相同的摻雜物種。
  6. 如請求項1所述之方法，其中該第一摻雜物種及該第二摻雜物種包括不同的分子或原子摻雜物種。
  7. 如請求項1所述之方法，其中該第一摻雜物種或該第二摻雜物種包括碳、羰基、氮、氨、氯、氟、溴、硫、碘、一氧化氮、氧化亞氮、氰化物、羥基或CxHyOzNa形式的一物種，其中x、y、z、a
    Figure 106127276-A0305-02-0053-21
    0且x+y+z+a>0，其中羰基及羥基充當配位基。
  8. 如請求項1所述之方法，其中形成電子反饋材料的該一或更多個第二層的步驟包括形成電子反饋材料的一亞單層，其中電子反饋材料的該亞單層在該電子反饋材料的分子與一摻雜物種的分子之間具有小於大約1.0：1.0的一對應性。
  9. 如請求項1所述之方法，更包括以下步驟：在一腔室中將該電子器件退火。
  10. 如請求項1所述之方法，其中該第一摻雜物種或該第二摻雜物種包括一含碳物種。
  11. 一種電子反饋材料器件，包括：一基板；及一電子反饋材料膜，形成於該基板上，該電子反饋材料膜形成自一第一群組的至少一個層且形成自一第二群組的至少一個層，其中 該第一群組的至少一個層包括一原子濃度的一第一摻雜物種，且其中該第二群組的至少一個層包括一原子濃度的一第二摻雜物種，且其中該第一摻雜物種的該原子濃度與該第二摻雜物種的該原子濃度實質相異。
  12. 如請求項11所述之電子反饋材料器件，其中該第一摻雜物種的該原子濃度的範圍是從大約3.0%到大約15.0%。
  13. 如請求項11所述之電子反饋材料器件，其中該第二群組的至少一個層包括：電子反饋材料的一亞單層，其中電子反饋材料的該亞單層在該電子反饋材料的分子與一摻雜物種的分子之間具有小於大約1.0：1.0的一對應性。
  14. 如請求項11所述之電子反饋材料器件，其中該第一摻雜物種或該第二摻雜物種包括碳、羰基、氮、氨、氯、氟、溴、硫、碘、一氧化氮、氧化亞氮、氰化物、羥基或CxHyOzNa形式的一物種，其中x、y、z、a
    Figure 106127276-A0305-02-0054-22
    0且x+y+z+a>0，其中羰基及羥基充當配位基。
  15. 如請求項11所述之電子反饋材料器件，其中該第一群組的至少一個層或該第二群組的至少一個 層包括大約在25.0Å到75.0Å的範圍中的一厚度尺度。
  16. 如請求項11所述之電子反饋材料器件，其中該第一群組的至少一個層或該第二群組的至少一個層包括大約在50.0Å到500.0Å的範圍中的一厚度尺度。
  17. 如請求項11所述之電子反饋材料器件，其中該第一摻雜物種或該第二摻雜物種包括一含碳物種。
  18. 一種電子器件，包括：一電子反饋材料膜，形成自兩個或更多個層，其中該兩個或更多個層的至少一個第一層包括一原子濃度的一第一摻雜物種，該原子濃度與用於摻雜該兩個或更多個層的至少一個第二層的一第二摻雜物種的一原子濃度實質相異。
  19. 如請求項18所述之電子器件，其中該至少一個第一層比該至少一個第二層的一厚度的一比率至少為大約2.0：1.0。
  20. 如請求項18所述之電子器件，其中該至少一個第二層包括一亞單層，其中電子反饋材料的該亞單層在該電子反饋材料的分子與一摻雜物種的分子之間具有小於大約1.0：1.0的一對應性。
  21. 如請求項18所述之電子器件，其中該第一摻雜物種的該原子濃度包括大於0.0%到大約10.0%的一範圍。
  22. 如請求項18所述之電子器件，其中該第二摻雜物種的該原子濃度的範圍是從大約3.0%到大約15.0%。
  23. 如請求項18所述之電子器件，其中該第一摻雜物種或該第二摻雜物種包括碳、羰基、氮、氨、氯、氟、溴、硫、碘、一氧化氮、氧化亞氮、氰化物、羥基或CxHyOzNa形式的物種，其中x、y、z、a
    Figure 106127276-A0305-02-0056-25
    0且x+y+z+a>0，其中羰基及羥基充當配位基。
  24. 如請求項18所述之電子器件，其中該第一摻雜物種或該第二摻雜物種包括一含碳物種。
TW106127276A 2016-08-11 2017-08-11 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜 TWI747934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/234,854 2016-08-11
US15/234,854 US9997702B2 (en) 2016-08-11 2016-08-11 Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species

Publications (2)

Publication Number Publication Date
TW201816168A TW201816168A (zh) 2018-05-01
TWI747934B true TWI747934B (zh) 2021-12-01

Family

ID=59791094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127276A TWI747934B (zh) 2016-08-11 2017-08-11 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜

Country Status (6)

Country Link
US (2) US9997702B2 (zh)
KR (1) KR20190034308A (zh)
CN (1) CN109564969A (zh)
GB (1) GB2567777A (zh)
TW (1) TWI747934B (zh)
WO (1) WO2018029481A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10128438B2 (en) * 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11165021B2 (en) * 2019-10-15 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM device with improved performance
US11430951B2 (en) 2020-04-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell with switching layer comprising one or more dopants
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080011996A1 (en) * 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
KR101133832B1 (ko) * 2006-11-08 2012-04-06 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
JP5119436B2 (ja) * 2006-12-28 2013-01-16 国立大学法人大阪大学 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
KR100810617B1 (ko) * 2007-02-09 2008-03-06 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
US7863087B1 (en) 2007-05-09 2011-01-04 Intermolecular, Inc Methods for forming resistive-switching metal oxides for nonvolatile memory elements
US8363463B2 (en) * 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
WO2012067687A2 (en) 2010-08-26 2012-05-24 The Ohio State University Nanoscale emitters with polarization grading
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8658997B2 (en) 2012-02-14 2014-02-25 Intermolecular, Inc. Bipolar multistate nonvolatile memory
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8563366B2 (en) * 2012-02-28 2013-10-22 Intermolecular Inc. Memory device having an integrated two-terminal current limiting resistor
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP6297754B2 (ja) * 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080011996A1 (en) * 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance

Also Published As

Publication number Publication date
CN109564969A (zh) 2019-04-02
US10381560B2 (en) 2019-08-13
GB2567777A (en) 2019-04-24
GB201902616D0 (en) 2019-04-10
WO2018029481A1 (en) 2018-02-15
US9997702B2 (en) 2018-06-12
US20180047900A1 (en) 2018-02-15
KR20190034308A (ko) 2019-04-01
TW201816168A (zh) 2018-05-01
US20180175292A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
US10014468B2 (en) Barrier layer for correlated electron material
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
TWI771445B (zh) 製造關聯電子材料(cem)元件
US9627615B1 (en) Fabrication of correlated electron material devices
TWI722259B (zh) 由相關電子材料形成的開關裝置
KR102295434B1 (ko) 감소된 계면층 임피던스를 가진 상관 전자 물질 장치의 제작
TWI738942B (zh) 相關電子材料元件及其構造方法
US10276795B2 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
US10873025B2 (en) Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
US10103327B2 (en) CEM switching device
US20180216228A1 (en) Fabrication of correlated electron material devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees