TWI738942B - 相關電子材料元件及其構造方法 - Google Patents

相關電子材料元件及其構造方法 Download PDF

Info

Publication number
TWI738942B
TWI738942B TW106144562A TW106144562A TWI738942B TW I738942 B TWI738942 B TW I738942B TW 106144562 A TW106144562 A TW 106144562A TW 106144562 A TW106144562 A TW 106144562A TW I738942 B TWI738942 B TW I738942B
Authority
TW
Taiwan
Prior art keywords
cem
conductive substrate
nucleation layer
conductive
metal
Prior art date
Application number
TW106144562A
Other languages
English (en)
Other versions
TW201831711A (zh
Inventor
金佰利蓋 瑞德
露西安 席芙蘭
Original Assignee
美商瑟夫實驗室股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑟夫實驗室股份有限公司 filed Critical 美商瑟夫實驗室股份有限公司
Publication of TW201831711A publication Critical patent/TW201831711A/zh
Application granted granted Critical
Publication of TWI738942B publication Critical patent/TWI738942B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文所揭示之標的可關於形成成核層連同(例如)用以進行(例如)轉換功能的相關電子材料的製造。在實施例中，描述了其中採用呈氣體形式之金屬前驅物以(例如)在包含貴金屬之導電基板上沉積過渡金屬的製程。導電基板可暴露至還原劑，該還原劑可操作以將金屬前驅物之配位體轉化為氣體形式。在貴金屬上沉積的前驅物之剩餘金屬部分可允許在導電基板上方生長CEM膜。

Description

相關電子材料元件及其構造方法
本揭示係關於相關電子元件，並且更特定言之，可關於製造相關電子元件的方法，此等相關電子元件諸如可用於開關、記憶體電路等等，此等相關電子元件可呈現所需阻抗特性。
積體電路元件，諸如電子轉換元件，例如可在廣泛用於多種電子元件類型中。例如，記憶體及/或邏輯元件可結合適用於電腦、數位攝影機、智慧型電話、平板元件、個人數位助理等等之電子開關。可為正考慮電子轉換元件是否適用於特定應用的設計者所關注之有關電子轉換元件之因素可包括例如實體大小、儲存密度、操作電壓、阻抗範圍、及/或功率消耗。可為設計者所關注之其他因素可包括例如製造成本、製造簡易性、可擴縮性、及/或可靠性。此外，似乎存在對呈現較低功率及/或較高速度之特性之記憶體及/或邏輯元件的不斷增長之需求。然而，可良好適用於某些類型記憶體及/或邏輯元件之習知製造技術可不完全適用於製造採用相關電子材料的元件。
一種相關電子材料(correlated electron material; CEM)元件包含：導電基板，包含一原子濃度之貴金屬、兩種或多種貴金屬之合金、或由足夠產生基板之主要導電行為的至少一種貴金屬之氧化物形成的材料；以及第一成核層，形成在導電基板之表面上，以允許在導電基板上方沉積一層或多層CEM膜。
一種構造相關電子材料(CEM)元件的方法包含：在腔室中形成導電基板，該導電基板包含一原子濃度之貴金屬、兩種或多種貴金屬之合金、或由足夠產生基板之主要導電行為的至少一種貴金屬之氧化物形成的材料；在導電基板上形成一個或多個第一成核層；以及在一個或多個成核層上形成CEM膜。
一種電子元件包含：相關電子材料(CEM)膜，設置在第一導電基板與第二導電基板之間；第一成核層，形成在CEM膜之第一側面與第一導電基板之間；以及第二成核層，形成在CEM膜之第二側面與第二導電基板之間，其中第一導電基板及第二導電基板包含一原子濃度之貴金屬、兩種或多種貴金屬之合金、或由足夠產生基板之主要導電行為的至少一種貴金屬之氧化物形成的材料。
在此說明書全文中提及一個實施方式、一實施方式、一個實施例、一實施例及/或類似者意謂結合一特定實施方式及/或實施例描述之特定特徵、結構、特性、及/或類似者係包括在所請求標的之至少一個實施方式及/或實施例中。因此，例如，在此說明書全文之各個位置出現此類用語並非必定意欲指相同實施方式及/或實施例或指任何一個特定實施方式及/或實施例。此外，應理解所描述之特定特徵、結構、特性、及/或類似者能夠以各種方式結合在一個或多個實施方式及/或實施例中，並且由此係在所欲請求項範疇內。當然，一般而言，如專利申請案之說明書存在之情形，此等及其他問題具有在特定使用情境中變化之可能性。換言之，在本揭示全文中，描述及/或使用之特定情境提供關於得出之合理推論的有用指導；然而，同樣，一般無進一步條件之「在此情境中」指本揭示之情境。
本揭示之特定態樣描述了用於製備及/或製造相關電子材料(correlated electron material; CEM)膜以形成（例如）相關電子開關之方法及/或製程，該相關電子開關諸如可用於形成在（例如）記憶體及/或邏輯元件中之相關電子隨機存取記憶體(correlated electron random access memory; CERAM)。可用於構造CERAM元件及CEM開關之相關電子材料（例如）亦可包含廣泛其他電子電路類型，諸如，例如，記憶體控制器、記憶體陣列、濾波器電路、資料轉化器、光學儀器、鎖相迴路電路、微波及毫米波收發器等等，儘管所請求標的之範疇不限於此等方面。在此情境中，CEM開關諸如回應於（例如）在相變記憶體元件中從結晶態至非晶態之改變或（在另一實例中）在電阻RAM元件中絲極之形成（例如）可呈現實質上快速之導體至絕緣體轉變，該導體至絕緣體轉變可藉由電子相關性而非固態結構相變產生。在一個態樣中，在CEM元件中實質上快速的導體至絕緣體轉變可回應於量子力學現象，例如與在相變及電阻RAM元件中熔融/固化或絲極形成相對。例如在CEM中在相對導電與相對絕緣狀態之間、及/或在第一與第二阻抗狀態之間的此等量子力學轉變可在若干態樣之任一個中理解。如本文所使用，術語「相對導電狀態」、「相對較低阻抗狀態」、及/或「金屬狀態」可互換，及/或可有時被稱為「相對導電/較低阻抗狀態」。類似地，術語「相對絕緣狀態」及「相對較高阻抗狀態」本文可互換使用，及/或可有時被稱為相對「絕緣/較高阻抗狀態」。
在一態樣中，相關電子材料在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間之量子力學轉變可理解為術語莫特(Mott)轉變，其中相對導電/較低阻抗狀態係實質上與絕緣/較高阻抗狀態不同。根據莫特轉變，若莫特轉變條件發生，則材料可從相對絕緣/較高阻抗狀態轉換為相對導電/較低阻抗狀態。莫特準則可由(nc )1/3 a≈0.26定義，其中nc 表示電子濃度，並且其中「a」表示波爾(Bohr)半徑。若達到臨限載流子濃度，使得滿足莫特準則，則認為發生莫特轉變。回應於發生莫特轉變，CEM元件之狀態從相對較高電阻/較高電容狀態（例如，絕緣/較高阻抗狀態）改變為實質上與較高電阻/較高電容狀態不同之相對較低電阻/較低電容狀態（例如，導電/較低阻抗狀態）。
在另一態樣中，莫特轉變可由電子定域控制。例如，若定域載流子（諸如電子）時，認為在載流子之間之強庫倫相互作用分割CEM能帶而產生相對絕緣（相對較高阻抗）狀態。若不再定域電子，弱庫倫相互作用可主導，這可引起能帶分割之移除，繼而可產生實質上與相對較高阻抗狀態不同的金屬（導電）能帶（相對較低阻抗狀態）。
進一步地，在一實施例中，除電阻改變外，從相對絕緣/較高阻抗狀態轉換至實質上不同且相對導電/較低阻抗狀態亦可產生電容改變。例如，CEM元件可呈現可變電阻連同可變電容性質。換言之，CEM元件之阻抗特性可包括電阻及電容組成。例如，在金屬狀態中，CEM元件可包含相對低之電場，該電場可近似為零，並由此可呈現實質上低電容，該電容可同樣近似為零。
類似地，在可由較高密度之束縛電子或相關電子產生的相對絕緣/較高阻抗狀態中，外部電場可能能夠穿透CEM並且由此該CEM可至少部分基於儲存在該CEM中之額外電荷而呈現較高電容。因此，例如，至少在特定實施例中，在CEM元件中從相對絕緣/較高阻抗狀態至實質上不同且相對導電/較低阻抗狀態之轉變可導致電阻及電容兩者之改變。此轉變可產生額外可量測之現象，且所請求標的不限於此方面。
在一實施例中，由CEM形成之元件可在包含元件之CEM之大部分體積中回應於莫特轉變呈現阻抗狀態之轉換。在一實施例中，CEM可形成「主體開關」。如本文所使用，術語「主體開關」指諸如回應於莫特轉變而轉換元件之阻抗狀態的CEM之至少大部分體積。例如，在一實施例中，實質上元件之全部CEM可回應於莫特轉變從相對絕緣/較高阻抗狀態轉換至相對導電/較低阻抗狀態或從相對導電/較低阻抗狀態轉換至相對絕緣/較高阻抗狀態。CEM可例如包含一種或多種過渡金屬、過渡金屬化合物、一種或多種過渡金屬氧化物(transition metal oxide; TMO)。CEM亦可例如包含一種或多種稀土元素、稀土元素之氧化物、包含一種或多種稀土過渡金屬、鈣鈦礦、釔、及/或鐿之氧化物、或包含來自元素週期表之鑭系或錒系之金屬的任何其他化合物，並且所請求標的之範疇不限於此方面。
第1A圖係由相關電子材料形成之元件之電流密度對電壓曲線的實施例100的說明。例如，在「寫入操作」期間，至少部分基於施加至CEM元件之端子的電壓，可將CEM元件置於相對低阻抗狀態或相對高阻抗狀態。例如，施加電壓V 設定 及電流密度J 設定 可產生CEM元件至相對低阻抗記憶體狀態之轉變。相反地，施加電壓V 重置 及電流密度J 重置 可產生CEM元件至相對高阻抗記憶體狀態之轉變。如第1A圖所示，參考指示符110示出了可分開V 設定 與V 重置 之電壓範圍。在將CEM元件置於高阻抗狀態或低阻抗狀態之後，可藉由施加電壓V 讀取 （例如，在讀取操作期間）及偵測於CEM元件之端子處的電流（例如，採用讀取窗口107）來偵測CEM元件之特定狀態。
根據一實施例，在第1A圖中表徵之CEM元件可包含任何過渡金屬氧化物(TMO)，諸如，例如，鈣鈦礦、莫特絕緣體、電荷交換絕緣體、及/或安德森(Anderson)無序絕緣體。在特定實施方式中，CEM元件可由轉換材料形成，該等轉換材料為諸如氧化鎳、氧化鈷、氧化鐵、氧化釔、氧化釔鈦、及鈣鈦礦（諸如鉻摻雜之鈦酸鍶、鈦酸鑭）、及錳酸鹽族，該錳酸鹽族包括例如錳酸鐠鈣(praesydium calcium manganate)、及亞錳酸鐠鑭(praesydium calcium manganite)，在此僅提供數個實例。特定言之，結合具有不完全「d」及「f」軌道殼之元素的氧化物（諸如上文列出之彼等）可呈現用於CEM元件中之充分阻抗轉換性質。在不偏離所請求標的的情況下，其他實施方式可採用其他過渡金屬化合物。
在一個態樣中，第1A圖之CEM元件可包含其他類型的過渡金屬氧化物可變阻抗材料，但應理解此等僅係例示性且並不意欲限制所請求標的。氧化鎳（NiO）揭示為一種特定TMO。本文所論述之NiO材料可摻雜有外來配位體，諸如羰基(CO)，該等配位體可建立及/或穩定可變阻抗性質及/或產生CEM之P型操作。如本文所使用之術語，「P型」意謂本文所論述的CEM，該CEM呈現增強或增加之導電性同時以低阻抗狀態操作（諸如沿著第1A圖之區域104）。因此，在另一特定實例中，摻雜有外來配位體之NiO可表示為NiO:Lx ，其中Lx 可指示配位體元素或化合物，並且x可指示一個單位NiO的配位體單位之數量。針對任何特定配位體及配位體與NiO或與任何其他過渡金屬化合物之任何特定組合，可藉由平衡原子價來決定x值。除了羰基外，可產生或增強低阻抗狀態之導電性的其他摻雜劑配位體可包括：亞硝醯基(NO)、三苯膦(PPH3 )、啡啉(C12 H8 N2 )、聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、氨(NH3 )、乙腈(CH3 CN)、氟(F)、氯(Cl)、溴(Br)、氰化物(CN)、硫(S)、及其他。
在另一實施例中，第1A圖之CEM元件可包含其他過渡金屬氧化物可變阻抗材料，諸如含氮配位體，但應理解此等僅係例示性且並不意欲限制所請求標的。氧化鎳(NiO)揭示為一種特定TMO。本文所論述之NiO材料可摻雜有外來含氮配位體，該等外來含氮配位體可穩定可變阻抗性質。特定言之，本文所揭示之NiO可變阻抗材料可包括Cx Hy Nz 形式（其中x≥0，y≥0，z≥0，並且其中至少x、y、或z包含＞0的值）之含氮分子，諸如：氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、鄰啡啉(1,10-啡啉)(C12 H8 N2 )、2,2’聯吡啶(C10 H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)、及氰硫化物，諸如硫氰酸根(NCS- )，例如。本文所揭示之NiO可變阻抗材料可包括氮氧化物族（Nx Oy ，其中x及y包含整數，並且其中x≥0且y≥0且至少x或y包含＞0的值）之成員，其可包括，例如，氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、或具有NO3 – 配位體之前驅物。在實施例中，金屬前驅物包含含氮配位體，諸如具有藉由平衡原子價之NiO的配位體胺、醯胺、烷基醯胺含氮配位體。
根據第1A圖，若施加充分偏壓（例如，超過能帶分割電位）並滿足先前提及之莫特條件（例如，注入電洞數量與在轉換區域中電子數量相當，例如），CEM元件可例如回應於莫特轉變而從相對低阻抗狀態轉換至相對高阻抗狀態。這可對應於第1A圖之電壓對電流密度曲線之點108。於此點、或適宜地靠近此點，電子不再被屏蔽並且變為定域在金屬離子附近。此相關性可導致強電子與電子相互作用電位，其可操作以分割該等能帶，進而形成相對高阻抗材料。若CEM元件包含相對高阻抗狀態，則電流可藉由電洞傳輸產生。因此，若跨CEM元件之端子施加臨限電壓，則電子可被注入在金屬-絕緣體-金屬(metal-insulator-metal; MIM)元件之電位障上之MIM二極體中。在某些實施例中，於跨CEM元件之端子施加之臨限電位處注入臨限電子電流可進行「設定」操作，該操作將CEM元件置於低阻抗狀態中。在低阻抗狀態中，電子增加可屏蔽輸入電子並移除電子定域，此舉可作用以瓦解能帶分割電位，由此產生低阻抗狀態。
根據一實施例，CEM元件中之電流可藉由外部施加「順應」條件來控制，該「順應」條件至少部分基於可在寫入操作期間限制的外部施加之電流決定，例如，用以將CEM元件置於相對高阻抗狀態中。在一些實施例中，此外部施加之順應電流亦可設定電流密度條件以供用於隨後的重置操作，從而將CEM元件置於相對高阻抗狀態中。如第1A圖之特定實施方式所示，電流密度J 順應 可在寫入操作期間於點116施加以將CEM元件置於相對低阻抗狀態中，並且可決定在隨後寫入操作中用於將CEM元件置於高阻抗狀態中的順應條件。如第1A圖所示，可隨後於點108（此處外部施加J 順應 ）藉由於電壓V 重置 下施加電流密度J 重置 ≥J 順應 將CEM元件置於低阻抗狀態中。
在實施例中，順應可設定在CEM元件中可由用於莫特轉變之電洞「捕獲」的電子數量。換言之，在寫入操作中施加以將CEM元件置於相對低阻抗記憶體狀態中之電流可決定將注入CEM元件中以用於隨後將該CEM元件轉變為相對高阻抗記憶體狀態之電洞的數量。
如上文指出，重置條件可於點108回應於莫特轉變而發生。如上文指出，此莫特轉變可在CEM元件中產生一條件，其中電子濃度n 近似等於電洞濃度p ，或至少與電洞濃度p 相當。此條件可根據如下表達式(1)模型化：
Figure 02_image001
在表達式(1)中，λ TF 對應於托馬斯費米(Thomas Fermi)屏蔽長度，並且C 係常數。
根據一實施例，在第1A圖所示之電壓對電流密度曲線之區域104中電流或電流密度可回應於來自跨CEM元件之端子施加的電壓訊號的電洞注入而存在。此處，可指示存在P型摻雜劑的注入電洞可產生CEM元件之操作，該操作滿足用於低阻抗狀態至高阻抗狀態轉變的莫特轉變準則。當跨CEM元件之端子施加臨限電壓VMI 時，狀態轉變可回應於電流IMI 而發生。這可根據如下表達式(2)模型化：
Figure 02_image003
其中Q (VMI )對應於注入之電荷（電洞或電子）並且係施加之電壓之函數。注入電子及/或電洞以產生莫特轉變可發生在能帶之間並回應於臨限電壓VMI 、及臨限電流IMI 。藉由使電子濃度n 與電荷濃度相等以產生藉由在表達式(2)中根據表達式(1)藉由IMI 注入之電洞之莫特轉變，可根據如下表達式(3)模型化此臨限電壓VMI 對托馬斯費米屏蔽長度λ TF 之依賴性：
Figure 02_image005
其中ACEM 係CEM元件之橫截面積；並且J 重置 (VMI )可表示將於臨限電壓VMI 施加至CEM元件之穿過CEM元件之電流密度，該電流密度可將CEM元件置於相對高阻抗狀態中。
第1B圖係包含相關電子材料之轉換元件之實施例150之說明及相關電子材料開關之等效電路之示意圖。如先前提及，相關電子元件，諸如CEM開關、CERAM陣列、或採用一種或多種相關電子材料之其他類型元件可包含可變或複雜阻抗元件，該元件可呈現可變電阻及可變電容特性二者。換言之，CEM可變阻抗元件（諸如包含導電基板160、CEM 170、及導電覆蓋層180之元件）之阻抗特性可至少部分取決於該元件跨元件端子122及130量測之電阻及電容特性。在一實施例中，可變阻抗元件之等效電路可包含與可變電容器（諸如可變電容器128）並聯之可變電阻器（諸如可變電阻器126）。當然，儘管可變電阻器126及可變電容器128在第1B圖中描繪為包括離散部件，可變阻抗元件（諸如實施例150之元件）可包含實質上均勻之CEM並且所請求標的不限於此方面。
下表1描繪示例可變阻抗元件（諸如實施例150之元件）之示例真值表。
Figure 106144562-A0304-0001
 表1-相關電子開關真值表
在一實施例中，表1顯示可變阻抗元件（諸如實施例150之元件）之電阻可作為至少部分取決於跨CEM元件施加之電壓之函數，在低阻抗狀態與實質上不同之高阻抗狀態之間轉變。在一實施例中，於低阻抗狀態呈現之阻抗可近似在低於在高阻抗狀態中呈現之阻抗10.0至100,000.0倍之範圍中。在其他實施例中，於低阻抗狀態呈現之阻抗可例如近似在低於在高阻抗狀態中呈現之阻抗5.0至10.0倍之範圍中。然而，應注意，所請求標的不限於在高阻抗狀態與低阻抗狀態之間的任何特定阻抗比率。表1顯示可變阻抗元件（諸如實施例150之元件）之電容可在較低電容狀態與較高電容狀態之間轉變，在示例實施例中較低電容狀態可包含近似零（或非常低）之電容，較高電容狀態係至少部分跨CEM元件施加之電壓之函數。
根據一實施例，可用以形成CEM開關、CERAM記憶體元件、或包含一種或多種相關電子材料之各種其他電子元件的CEM元件可諸如藉由從相對高阻抗狀態之轉變（例如，經由注入足夠量電子以滿足莫特轉變準則）而被置於相對低阻抗記憶體狀態中。在將CEM元件轉變至相對低阻抗狀態時，若注入足夠電子並且跨CEM元件之端子之電位克服臨限轉換電位（例如，V 設定 ），則注入之電子可開始屏蔽。如先前提及，屏蔽可操作以解定域雙佔據電子以瓦解能帶分割電位，由此產生相對低阻抗狀態。
在特定實施例中，CEM元件之阻抗狀態之改變（諸如從低阻抗狀態至實質上不同之高阻抗狀態的改變）例如可藉由包含Nix Oy （其中下標「x」及「y」包含整數）之化合物之電子「給予」及「逆給予」來產生。如本文所使用之術語，「給予」意謂藉由晶格結構之相鄰分子（例如，包含過渡金屬、過渡金屬化合物、過渡金屬氧化物、或包含其組合）將一個或多個電子供應至過渡金屬、過渡金屬氧化物、或其任何組合。「逆給予」意謂藉由過渡金屬、過渡金屬氧化物、或其任何組合將一個或多個電子供應至晶格結構之相鄰分子。在實施例中，電子給予可允許過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其組合維持電離狀態，該狀態產生在高阻抗狀態中CEM之操作。在另一方面，逆給予可允許過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其組合維持電離狀態，該狀態有利於在施加之電壓的影響下之導電（例如，低阻抗操作）。在某些實施例中，在CEM中之電子給予及逆給予可例如回應於使用羰基(CO)或含氮摻雜劑（諸如氨(NH3 )、乙二胺(C2 H8 N2 )、或氮氧化物族(Nx Oy )之成員）發生，例如，此舉可允許CEM呈現其中電子係例如在操作包含CEM之元件或電路期間被可控並且可逆地給予過渡金屬或過渡金屬氧化物（諸如鎳）之導電能帶的性質。例如，在氧化鎳材料（例如，NiO:CO或NiO:NH3 ）中，給予及逆給予可允許在元件操作期間氧化鎳材料在實質上不同之阻抗性質之間（諸如在高阻抗性質與低阻抗性質之間）轉換。
因此，在此情境中，電子給予/逆給予材料意謂某種材料的至少部分基於施加之電壓之影響呈現阻抗轉換性質，諸如從第一阻抗狀態轉換至實質上不同之第二阻抗狀態（例如，從相對低阻抗狀態至相對高阻抗狀態，或反之亦然），用以控制將電子給予CEM之導電能帶及自CEM之導電能帶逆轉電子給予（逆給予）。
在一些實施例中，藉由逆給予之方式，若過渡金屬（諸如鎳），例如，被置於氧化狀態2+（例如，在諸如NiO:CO或NiO:NH3 等材料中之Ni2+ ），則包含過渡金屬、過渡金屬化合物、或過渡金屬氧化物之CEM開關可呈現低阻抗性質。相反地，若過渡金屬（諸如鎳），例如，被置於氧化狀態1+或3+，則電子逆給予可逆轉。由此，在操作CEM元件期間，逆給予可導致實質上根據如下表達式(4)之「歧化反應(disproportionation)」，其可包含實質上同時之氧化及還原反應：
Figure 02_image007
在此情況中，此歧化反應意謂如表達式(4)所示之鎳離子如Ni1+ +Ni3+ 的形成，該形成可在操作CEM元件期間產生（例如）相對高阻抗狀態。在一實施例中，摻雜劑諸如含碳配位體（羰基(CO)）或含氮配位體（諸如，氨分子(NH3 )）可允許在操作CEM元件期間共享電子以產生表達式(4)之歧化反應及實質上根據如下表達式(5)之其逆轉：
Figure 02_image009
如先前所提及，如表達式(5)所示的歧化反應之逆轉允許鎳基CEM返回相對低阻抗狀態。
在實施例中，取決於例如可從近似在0.1%至10.0%之原子百分比之範圍中的值變化的NiO:CO或NiO:NH3 之分子濃度，如第1A圖所示之V 重置 及V 設定 可根據條件V 設定 ≥V 重置 近似在0.1 V至10.0 V之範圍中變化。例如，在一個可能實施例中，V 重置 可於近似在0.1 V至1.0 V之範圍中之電壓發生，並且V 設定 可於近似在1.0 V至2.0 V之範圍中之電壓發生，例如。然而，應注意，V 設定 及V 重置 之變化可至少部分基於各種因素發生，諸如電子給予/逆給予材料（諸如NiO:CO或NiO:NH3 及在CEM元件中存在之其他材料）之原子濃度以及其他製程變化，並且所請求標的不限於此方面。
在某些實施例中，原子層沉積可用以形成或用以製造包含NiO材料（諸如NiO:CO或NiO:NH3 ）之膜，以允許在電路環境中操作CEM元件期間電子給予/逆給予，例如，進而在低阻抗狀態與高阻抗狀態之間轉換。在特定實施例中，原子層沉積可採用兩種或多種前驅物以將（例如）NiO:CO或NiO:NH3 ，或其他過渡金屬氧化物、過渡金屬、或其組合之組分沉積至導電基板上。在一實施例中，可根據如下之表達式(6a)採用獨立之前驅物分子即AX及BY沉積CEM元件層： AX（氣體） + BY（氣體） =AB（固體） +XY（氣體） (6a)
其中表達式(6a)之「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其任何組合。在實施例中，過渡金屬氧化物可包含鎳，但可包含其他過渡金屬、過渡金屬化合物、及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔、及鋅（其可連接至陰離子，諸如氧或其他類型配位體）、或其組合，儘管所請求標的之範疇不限於在此方面中。在特定實施例中，亦可採用包含一種以上之過渡金屬氧化物的化合物，諸如鈦酸釔(YTiO3 )。
在實施例中，表達式(6a)之「X」可包含配位體（諸如有機配位體），包含脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚烷-3,5-二酮基)((thd)2 )、乙醯基丙酮酸鹽(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、二甲基乙二醛肟鹽(dmg)2 、2-胺基-戊-2-烯-4-酮基(apo)2 、(dmamb)2 （其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽）、(dmamp)2 （其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽）、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 及羰基(CO)4 。由此，在一些實施例中，基於鎳之前驅物AX可包含，例如，脒基鎳(Ni(AMD))、二環戊二烯基鎳(Ni(Cp)2 )、二乙基環戊二烯基鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚烷-3,5-二酮基)Ni(Ⅱ)(Ni(thd)2 )、乙醯基丙酮酸鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )、Ni(dmamb)2 （其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽）、Ni(dmamp)2 （其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽）、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 )、及羰基鎳(Ni(CO)4 )，在此僅舉數例。在表達式(6a)中，前驅物「BY」可包含氧化劑，諸如氧(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 )，在此僅舉數例。在如本文將進一步描述之其他實施例中，電漿可與氧化劑一起用於形成氧自由基。
然而，在特定實施例中，除前驅物AX及BY之外，包含電子給予/逆給予材料之摻雜劑可用於形成CEM元件層。可與前驅物AX共同流動的包含電子給予/逆給予材料的額外摻雜劑配位體可允許實質上根據如下表達式(6b)形成電子給予/逆給予化合物。在實施例中，可採用包含電子給予/逆給予材料之摻雜劑，諸如氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或其他材料，可採用包含碳或氮之其他配位體或包含上文列出之電子給予/逆給予材料之其他摻雜劑。因此，表達式(6a)可經修改以包括實質上根據如下之表達式(6b)的包含電子給予/逆給予材料之額外摻雜劑配位體： AX（氣體） +（NH3 或包含氮之其他配位體）+BY（氣體） =AB:NH3 （固體） +XY（氣體） (6b)
應注意，表達式(6a)及(6b)之前驅物（諸如AX、BY、及NH3 ）（或包含氮之其他配位體）之濃度（諸如原子濃度）可經調節以便產生在所製造之CEM元件中包含電子給予/逆給予材料的氮或碳摻雜劑之期望原子濃度。在某些實施例中，包含在近似0.1%與15.0%之間之原子濃度的呈氨(NH3 )或羰基(CO)之形式的摻雜劑可在CEM材料中產生電子給予/逆給予。然而，所請求標的不一定限於上文提及之給予/逆給予材料（諸如含氮或含碳摻雜劑）的前驅物及/或原子濃度。而是，所請求標的意欲包含在CEM元件製造中採用的原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺鍍沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體群離子束沉積、或類似者中採用的全部此等前驅物及摻雜劑。在表達式(6a)及(6b)中，「BY」可包含氧化劑，諸如氧(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 )，在此僅舉數例。在其他實施例中，電漿可與氧化劑(BY)一起用以形成氧自由基。同樣，電漿可與包含電子給予/逆給予材料之摻雜種類一起用以形成活化物質，進而控制CEM之摻雜濃度。
在特定實施例中，諸如採用原子層沉積之實施例，可在加熱腔室中將導電基板曝露至前驅物，諸如AX及BY，以及包含電子給予/逆給予材料之摻雜劑（諸如氨或包含金屬-氮鍵之其他配位體，包括，例如，醯胺鎳、醯亞胺鎳、脒基鎳、或其組合），該加熱腔室可達到（例如）近似在20.0℃至1000.0℃之範圍中之溫度，例如，或在某些實施例中在近似在20.0℃與500.0℃之範圍中的溫度之間。在其中（例如）進行NiO:NH3 之原子層沉積的一個特定實施例中，可採用近似在20.0℃與400.0℃之範圍中的腔室溫度範圍。回應於曝露至前驅物氣體（例如，AX、BY、NH3 、或包含氮之其他配位體），此等氣體可從加熱腔室中吹掃近似在0.5秒至180.0秒之範圍中之持續時間。然而，應注意，此等僅係腔室溫度及/或時間之潛在適宜範圍之實例並且所請求標的不限於此方面。
在某些實施例中，採用原子層沉積之單個二前驅物循環（例如，AX及BY，如參考表達式6(a)所描述）或單個三前驅物循環（例如，AX、NH3 、CH4 、或包含氮、碳或其他包含電子給予/逆給予材料之摻雜劑之其他配位體、及BY，如參考表達式6(b)所描述）可產生包含近似每循環在0.6 Å至5.0 Å之範圍中之厚度的CEM元件層。由此，在一實施例中，為了採用其中層包含近似0.6 Å厚度之原子層沉積製程形成包含近似500.0 Å厚度之CEM元件膜，可採用（例如）800至900次循環。在另一實施例中，採用其中層包含近似5.0 Å之原子層沉積製程，例如採用100次二前驅物循環。應注意，原子層沉積可用以形成具有其他厚度之CEM元件膜，諸如近似在1.5 nm與150.0 nm之範圍中的厚度，例如，並且所請求標的不限於此方面。
在特定實施例中，回應於原子層沉積之一次或多次二前驅物循環（例如，AX及BY）、或三前驅物循環（AX、NH3 、CH4 或包含氮、碳或其他包含電子給予/逆給予材料之摻雜劑之其他配位體及BY），CEM元件膜可經歷原位退火，其在CEM元件膜中可允許改良膜性質或可用以結合包含電子給予/逆給予材料之摻雜劑，諸如呈羰基或氨之形式。在某些實施例中，可將腔室加熱至近似在20.0℃至1000.0℃之範圍中的溫度。然而，在其他實施例中，可採用近似在100.0℃至800.0℃之範圍中的腔室溫度進行原位退火。原位退火時間可從近似在1.0秒至5.0小時之範圍中的持續時間變化。在特定實施例中，退火時間可在更狹窄之範圍內變化，諸如，例如，從近似0.5分鐘至近似180.0分鐘，例如，並且所請求標的不限於此等方面。
在特定實施例中，根據上文所述之製程製造之CEM元件可呈現「天生」性質，其中元件在製造元件之後即刻呈現相對低阻抗（相對高導電性）。由此，若將CEM元件整合至較大電子環境中，例如，於初始活化施加至CEM元件之相對小電壓可允許穿過CEM元件之相對高電流，如第1A圖之區域104所示。例如，如在本文中先前所描述，在至少一個可能實施例中，V 重置 可於近似在0.1 V至1.0 V之範圍中的電壓發生，並且V 設定 可於近似在1.0 V至2.0 V之範圍中的電壓發生，例如。由此，在近似2.0 V或更低之範圍中操作之電氣轉換電壓可允許記憶體電路（例如）寫入CERAM記憶體元件、自CERAM記憶體元件讀取、或改變CERAM開關之狀態，例如。在實施例中，此相對低電壓操作可降低複雜性、成本，並且可提供優於競爭性記憶體及/或轉換元件技術之其他優點。
第2A圖至第2C圖示出了嘗試在導電基板上形成CEM元件的子製程的實施例200。在第2A圖中，導電基板210可包含抗氧化的貴金屬。如本文所使用之術語，「貴金屬」意謂抗氧化金屬，包含一原子濃度之貴金屬、或足夠產生金屬之主要導電行為的至少一種貴金屬之氧化物的抗氧化金屬合金。在實施例中，主要導電行為可藉由包含至少50.0%之貴金屬的材料或包含至少50.0%之兩種或多種貴金屬之合金的材料產生。主要導電行為可額外藉由至少一種貴金屬之氧化物形成的材料來產生。例如，呈現主要導電行為的貴金屬、貴金屬之合金、及至少一種貴金屬之氧化物可包含至少50.0%之釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)或汞(Hg)、或其任何組合。鑒於貴金屬之抗氧化性，引發表面主導之反應，諸如原子層沉積（先前參考表達式(6a)及(6b)所描述）可能係有問題的。
例如，若導電基板210包含原子濃度大於50.0%之鉑，例如，在基板210之表面上形成氧化鎳之初始層可能難以達成。在實施例中，氧化層（諸如氧化鎳層），例如，可允許在氧化鎳之初始層上沉積CEM層之沉積，以產生如參考表達式(6a)及(6b)所描述的CEM膜之逐層形成。由此，在此情境中，CEM膜意謂一層或多層相關電子材料，其可藉由原子層沉積構建以在導電基板上或導電基板上方沉積具有至少單個原子之厚度的一層或多層，或採用呈現如本文所述的在高阻抗操作與低阻抗操作之間轉換的能力的任何其他適宜製程。在一個不作限制之實例中，如第2A圖所示，例如，其中原子層沉積係用以形成CEM膜，基板210可能暴露至前驅物，諸如氣體二環戊二烯鎳(Ni(Cp)2 )。根據原子層沉積製程，基板210可藉由在Ni原子與至少一些Pt原子之間形成金屬至金屬鍵來吸附少量前驅物，諸如，此實例為Ni(Cp)2 。在第2A圖中，在Ni原子與至少一些Pt之間的此金屬至金屬鍵可由Pt原子252表示，圖示為鍵接至Ni(Cp)2 分子之Ni原子。
然而，在實施例200中，Ni(Cp)2 之吸附可允許Cp配位體屏蔽或以其他方式阻礙氣體前驅物進入相當百分比之Pt位點。由此，如第2A圖所示，Pt原子254及256圖示為設置在Cp配位體260下方並且由該Cp配位體屏蔽。如第2B圖所示，回應於Ni(CP)之氧化，諸如藉由將吸附之Ni(Cp)2 暴露至氧氣(O2 )、臭氧(O3 )、或其他氧化劑的方式，Cp配位體可經化學還原，並且因此允許從由導電基板210吸附之Ni原子脫離。在實施例中，如第2C圖所示的Cp從Ni原子之此分離（例如）可產生如由NiO分子270指示的NiO之形成，但亦可例如於導電基板210之表面處導致大百分比之未反應的Pt原子，諸如Pt原子254及256。此外，至少在一些實施例中，增加前驅物氣體（諸如Ni(Cp)2 ）的濃度可能不產生增加的金屬至金屬鍵接之Ni及Pt原子。進一步地，在特定實施例中，儘管重複暴露包含大比例貴金屬（例如，包含原子濃度至少50.0%之貴金屬或包含原子濃度至少50.0%金屬之貴金屬氧化物的基板）的導電基板210，可保留於導電基板210之表面處的大百分比之未反應Pt位點。
因此，如參考第2A圖至第2C圖指出，在包含大比例之貴金屬的導電基板上形成過渡金屬（例如，Ni）或過渡金屬氧化物之初始層可能難以達成。因此，第3A圖至第3G圖示出了用於經由原子層沉積方法採用氣體前驅物在導電基板上形成成核層的子製程的實施例。如本文所使用之術語，「成核層」意謂允許以化學及/或物理製程之方式在導電基板上沉積CEM膜的材料層。例如，成核層可包含允許在基板上方經由製程（諸如原子層沉積、金屬氧化物化學氣相沉積、物理氣相沉積、或其他製造製程）沉積例如過渡金屬或選自元素週期表之鑭系或錒系之金屬的材料（諸如導電材料）層。如參考第3A圖至第3G圖所描述，成核層可在包含原子濃度至少50.0%之貴金屬或包含原子濃度至少50.0%金屬（例如，Pt、Ru、Rh、Pd、Ag、Os、Ir、Au或Hg，或包括金屬氧化物的其任何組合）之貴金屬氧化物的導電基板上形成。成核層可產生其他有利效應，並且所請求標的不限於此方面。
如第3A圖所示，（實施例300）基板，諸如導電基板350，可暴露至第一氣體前驅物，諸如表達式(6a)之前驅物AX，該前驅物可包含二環戊二烯基鎳(Ni(Cp)2 )，儘管所請求標的不限於此方面。導電基板350之暴露可發生近似在0.5秒至180.0秒之範圍中的持續時間。第3A圖之子製程可在加熱腔室中發生，該加熱腔室可達到例如近似在20.0℃至400.0℃之範圍中的溫度。然而，應注意，額外溫度範圍（諸如包含小於近似20.0℃並大於近似400.0℃之溫度範圍）係可能的，並且所請求標的不限於此方面。亦應注意，可採用Ni(Cp)2 之原子濃度之額外範圍，並且所請求標的不限於此方面。
如第3A圖所示，並且如先前第2A圖之實施例之描述所暗示，導電基板（諸如導電基板350）暴露至氣體Ni(Cp)2 可導致於基板350之表面處的各個位置吸附Ni(Cp)2 。因此，如第3A圖所示，Ni原子可與導電基板350之至少一些Pt原子（諸如Pt原子352）形成金屬至金屬鍵。然而，亦如第3A圖所示，Cp配位體可操作以屏蔽或以其他方式阻礙氣體前驅物進入相當百分比之導電基板之原子，諸如Pt原子354。此外，增加前驅物氣體（諸如Ni(Cp)2 ）之濃度可能不產生增加之金屬至金屬鍵接的Ni及Pt原子。
如第3B圖所示，（實施例301）在將導電基板（諸如導電基板350）曝露至氣體前驅物（諸如包含(Ni(Cp)2 )之氣體前驅物）之後，可吹掃該腔室之餘留氣體Ni(Cp)2 及/或未附接之Cp配位體。在一實施例中，針對包含(Ni(Cp)2 )之氣體前驅物的實例，可吹掃該腔室近似在0.5秒至180.0秒之範圍中的持續時間。在一個或多個實施例中，吹掃持續時間可（例如）取決於未反應之配位體及副產物與用以形成導電基板350之貴金屬的親和性（除化學結合之外）。在其他實施例中，吹掃持續時間可（例如）取決於在腔室內之氣流。例如，在腔室內之氣流（其主要係層流）可允許於較快速度移除餘留之氣體配位體，而在腔室內之氣流（其主要係湍流）可導致於較低速度移除餘留配位體。應注意，所請求標的意欲包含吹掃餘留之氣體材料而不考慮在製造腔室內之流動特性。
如第3C圖所示，（實施例302）可將氣體還原劑引入腔室中。氣體還原劑（諸如H2 ）可操作以化學還原配位體（諸如Cp），例如，用以導致配位體從金屬原子（諸如，例如，Ni）脫離。由此，如第3D圖所示，在將導電基板350暴露至氣體H2 之後，可從腔室吹掃未附接之Cp分子以及未反應之還原劑（諸如H2 ）。由此，在此吹掃之後，未氧化之Ni原子可保持鍵接或以其他方式附接至構成導電基板350的金屬種類之原子。以下表達式(7)總結了針對特定實施例的Ni(Cp)2 與氣體還原劑(H2 )的還原反應： Ni(Cp)2 +H2 →Ni（金屬） +Cp（氣體） (7) 應注意，儘管氣體H2 可用作還原劑，可代替H2 或除H2 之外採用其他氣體還原劑，並且所請求標的不限於此方面。此外，儘管Ni(Cp)2 已經用作氣體前驅物，可採用額外金屬配位體組合，並且所請求標的不限於此方面。
如第3E圖所示，（實施例304）導電基板350可暴露至額外氣體前驅物，諸如Ni(Cp)2 。暴露至額外氣體前驅物可導致Ni(Cp)2 鍵接（例如）至先前未鍵接之Pt原子，諸如Pt原子354。如第3E圖所示，先前未鍵接之Pt原子354可位於已經（諸如，例如）回應於實施例300（第3A圖）之子製程出現Ni-Pt鍵的位點之間。由此，將導電基板350暴露至額外氣體前驅物可產生將Pt原子額外鍵接至氣體前驅物之Ni原子。導電基板350之暴露可發生近似在0.5秒至180.0秒之範圍中的持續時間並且可在加熱腔室中發生，該加熱腔室可達到例如近似在20.0℃至400.0℃之範圍中的溫度。
如第3F圖所示，（實施例305）可將氣體還原劑（諸如H2 ）再次引入製造腔室中，該製造腔室可操作以化學還原配位體（諸如Cp），例如，用以允許配位體從金屬原子（諸如，例如，Ni）脫離。由此，如第3F圖所示，回應於導電基板350一次或多次額外暴露至氣體H2 ，可從腔室吹掃未附接之配位體分子（例如，Cp）以及未反應之還原劑（例如，H2 ），如第3G圖所示。由此，在此吹掃之後，未氧化之Ni原子可保持鍵接或以其他方式附接至構成導電基板350的金屬物質之原子。
在特定實施例中，可重複子製程300-306（第3A圖至第3G圖）的一個或多個以產生利用導電金屬成核層之單層覆蓋導電基板。如本文所使用之術語，「單層」意謂在基板表面上形成使得缺乏基板表面之暴露部分的材料（諸如導電材料）之層。單層之實例可包含其中在於導電基板之表面處存在的原子與在導電基板之表面上沉積的層之原子之間存在近似1.0:1.0之比率的層。在一個實例中，包含原子濃度近似50.0%之過渡金屬氧化物（諸如Ni）的單層可在包含例如原子濃度至少50.0%之貴金屬的導電基板上方沉積或可在包含原子濃度至少50.0%之金屬的導電金屬氧化物上方沉積。在第3G圖之特定實施例中，將導電基板350之Pt原子之數量指示為包含具有對應數量之Ni原子的金屬至金屬鍵。然而，應注意，在某些實施例中，成核層可包含「子單層」。在此情境中，「子單層」意謂在基板表面上形成的材料層，其中暴露出或未由材料覆蓋該表面之至少一部分。子單層之實例可包含其中在導電基板之表面上沉積的層之原子與導電基板之表面之原子之間存在小於近似1.0:1.0比率的層。在一個實例中，包含原子濃度近似50.0%之Ni的子單層可在包含例如原子濃度至少50.0%之貴金屬的導電基板上沉積，諸如，例如，導電基板350之原子。在此等情況中，金屬成核位點之子單層的形成仍可操作以允許製造使用（例如）原子層沉積方法沉積的CEM膜。
在實施例中，回應於導電基板暴露至氣體前驅物接著暴露至氣體還原劑的一次或多次循環，成核層375可在導電基板（諸如導電基板350）上形成。成核層375（其可包含單層或子單層）可例如採用氧氣(O2 )、臭氧(O3 )氧化，例如，及/或可暴露至分子摻雜劑，諸如羰基(CO)。在實施例中，成核層375可表示與導電基板350之貴金屬相比更具反應性之層。由此，可利用用以製造CEM膜之製程（諸如，例如，如參考表達式(6a)及(6b)所描述的原子層沉積），該等製程採用過渡金屬或過渡金屬氧化物、或其組合。
應注意，在特定實施例中，成核層（諸如成核層375）可實際上包含過渡金屬原子的一個以上之實體層。例如，成核層375可包含具有不均勻厚度之過渡金屬（例如，諸如Ni）的區域。因此，成核層375之某些區域可包含大於鍵接至導電基板之原子的Ni原子之單層的厚度，而成核層375之其他區域可包含鍵接至導電基板之原子的Ni原子之單層或子單層。在特定實施例中，成核層375可包含近似在2.0 Å至200.0 Å之範圍中的厚度。在某些實施例中，成核層375可包含近似在5.0 Å至25.0 Å之範圍中的厚度，儘管所請求標的意欲包含薄於近似2.0 Å（例如）且厚於近似200.0 Å的成核層。
在特定實施例中，在成核層375上或上方製造CEM膜之後，並且在製造導電覆蓋層（諸如第1B圖之導電覆蓋層180）之前，可形成第二成核層。在特定實施例中，在CEM上形成第二成核層可允許隨後沉積包含大比例之貴金屬的導電覆蓋層，此舉可防止與CEM之過渡金屬氧化物形成鍵。形成第二成核層375可涉及在製造CEM膜之一個或多個最後層期間引入一種或多種氣體還原劑（諸如H2 ），而不（例如）在原子層沉積製程中採用氧化劑，諸如氧氣(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 )。在一個可能實例中，包含近似在2.0 Å至200.0 Å之範圍中的厚度的第二成核層375可在形成CEM膜接著用以形成包含大比例鉑之導電覆蓋層的沉積製程的最後步驟期間形成。
應注意，儘管第2A圖至第2C圖及第3A圖至第3G圖已經描述為採用基於鎳之成核層以及基於鎳之CEM（例如，NiO），在其他實施例中，成核層及CEM不需要採用相同的金屬種類。因此，在實施例中，成核層（諸如成核層375）例如可包含Ni，並且CEM可由完全不同之金屬物質形成，該等不同之金屬物質為諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔、及鋅（其可連接至陰離子，諸如氧或其他類型之配位體）、或其組合，但所請求標的之範疇不限於此方面。在特定實施例中，亦可採用包含一種以上之過渡金屬氧化物的化合物，諸如鈦酸釔(YTiO3 )。
第4圖係用於在導電基板上形成成核層之製程的實施例400的流程圖。諸如第4圖所描述的示例實施方式可包括除所示及所描述之彼等之外的方塊、較少方塊、或以不同於可識別的順序出現的方塊、或其任何組合。該製程可於方塊410開始，其中基板（諸如導電基板）可在腔室中暴露至呈氣體狀態的前驅物。在特定實施例中，第一前驅物可例如包含過渡金屬（諸如Ni）及第一配位體（諸如(Cp)2 ）。於方塊420，可吹掃處理腔室的未反應之前驅物，諸如，例如，(Cp)2 。於方塊430，基板（諸如導電基板）可暴露至氣體還原劑（諸如H2 ），該氣體還原劑可操作以還原配位體之氧化狀態。在特定實施例中，配位體（諸如(Cp)2 ）之氧化狀態之還原可產生配位體從例如過渡金屬原子（諸如Ni）脫離，此舉可允許脫離之配位體包含氣體形式。於方塊440，可吹掃處理腔室之氣體配位體及未反應之還原劑，諸如H2 。
在實施例中，可重複進行方塊410-440之方法以至少產生金屬成核位點之子單層或單層。在實施例中，金屬成核位點之子單層或單層可提供充分反應性之表面，此舉可允許使用原子層沉積方法（例如）在金屬成核位點之子單層或單層上或上方形成CEM膜。在實施例中，金屬成核位點可跨導電基板不均勻地分佈，使得某些區域（例如）可包含過渡金屬之額外層，而導電基板之其他區域包含過渡金屬之單層或子單層，例如。此外，方塊410-440可例如在沉積導電覆蓋層之前進行以提供不具有過渡金屬之氧化物的成核層。回應於提供不具有氧化物之成核層，包含大比例之抗氧化貴金屬的導電基板可在成核層上沉積。
應指出，儘管已經將原子層沉積識別為製造CEM膜的方法，但所請求標的可包含廣泛種類之CEM製造製程，諸如，例如，金屬氧化物化學氣相沉積、物理氣相沉積、或其他製造製程。
在實施例中，CEM元件可在任何廣泛範圍之積體電路類型中實施。例如，若干CEM元件可在積體電路中實施以形成可程式化之記憶體陣列，例如，在一實施例中，該記憶體陣列可藉由改變一個或多個CEM元件之阻抗狀態來重新配置。在另一實施例中，例如，可程式化之CEM元件可用作非揮發性記憶體陣列。當然，所請求標的不限於本文所提供之特定實例之範疇。
可形成複數個CEM元件以產生積體電路元件，該等積體電路元件可包括（例如）具有第一相關電子材料之第一相關電子元件及具有第二相關電子材料之第二相關電子元件，其中第一及第二相關電子材料可包含彼此不同之實質上不同之阻抗特性。而且，在一實施例中，包含彼此不同之阻抗特性的第一CEM元件及第二CEM元件可在積體電路之特定層中形成。進一步地，在一實施例中，在積體電路之特定層內形成第一及第二CEM元件可包括至少部分藉由選擇性磊晶沉積形成CEM元件。在另一實施例中，在積體電路之特定層內可至少部分藉由離子佈植形成第一及第二CEM元件，諸如例如用以改變第一及/或第二CEM元件之阻抗特性。
而且，在一實施例中，兩個或多個CEM元件可至少部分藉由相關電子材料之原子層沉積在積體電路之特定層中形成。在又一實施例中，第一相關電子開關材料之複數個相關電子開關元件之一個或多個及第二相關電子開關材料之複數個相關電子開關元件之一個或多個可至少部分藉由毯覆式沉積及選擇性磊晶沉積之組合形成。另外，在一實施例中，第一及第二存取元件可分別位於實質上第一及第二CEM元件附近。
在又一實施例中，複數個CEM元件之一個或多個可於第一金屬化層之導電線與第二金屬化層之導電線之一個或多個交叉點處獨立地位於積體電路中，在一實施例中。一個或多個存取元件可位於第一金屬化層之導電線與第二金屬化層之導電線之相應一個或多個交叉點處，其中在一實施例中，該等存取元件可與相應CEM元件成對。
在先前描述中，在特定使用情境中，諸如其中論述有形組分（及/或相似地，有形材料）之情況，在「上(on)與「上方(over)」之間存在區別。作為一實例，在基板「上」沉積物質指涉及直接實體且有形接觸而在此後者實例中在沉積之物質與基板之間無中間物諸如中間物質（例如，在中間製程操作期間形成之中間物質）的沉積；然而，儘管理解為潛在地包括沉積在基板「上」（由於「上」亦可準確描述為「上方」），沉積在基板「上方」應理解為包括其中一種或多種中間物（諸如一種或多種中間物質）在沉積之物質與基板之間存在使得沉積之物質不一定直接實體並有形接觸基板的情況。
在「下(beneath)」與「下方(under)」之間的相似區別在諸如其中論述有形材料及/或有形組分的適當特定使用情境中產生。儘管此特定使用情境中，「下(beneath)」意欲必須暗示實體及有形接觸（相似於如先前描述之「上」），「下方(under)」潛在地包括其中存在直接實體及有形接觸，但不一定暗示直接實體及有形接觸的情況，諸如若存在一種或多種中間物，諸如一種或多種中間物質。因此，「上」應理解為意謂「緊接著上方」並且「下」應理解為意謂「緊接著下方」。
同樣應瞭解，術語諸如「上方」及「下方」應以與先前提及之術語「上」、「下」、「頂部」、「底部」、及等等相似之方式理解。此等術語可用於方便論述，但並非意欲必須限制所請求標的之範疇。例如，術語「上方」，作為一實例，並不意欲暗含申請專利範圍限於僅其中一實施例係右側向上（諸如與上下顛倒之實施例相比）的情況，例如。一實例包括倒裝晶片，作為一個說明，其中（例如）於各個時間（例如，在製造期間）之定向可不必對應於最終產品之定向。因此，作為一實例，若以特定定向（諸如上下顛倒）之標的係在可用之申請專利範圍之範疇中，作為一個實例，同樣，意味著後者亦被解釋為再次以另一定向（諸如右側向上）包括在可用之申請專利範圍之範疇中，作為一實例，並且反之亦然，即使可用之字面申請專利範圍語言具有將被另外解釋之可能。當然，再者，一般係該情況：在專利申請案之說明書中，描述及/或使用之特定情境提供關於將得出之合理推論之有用引導。
除非另外指出，在本揭示之情境中，若用以關聯列表，諸如A、B、或C，術語「或」意欲意謂此處以包含性含義使用的A、B、及C，以及此處以排他性含義使用的A、B、或C。經由此理解，「及」以包含性含義使用並且意欲意謂A、B、及C；而「及/或」可謹慎地用以明確意欲全部上述含義，儘管此用法並非所需。此外，術語「一個或多個」及/或相似術語用以描述單數形式之任何特徵、結構、特性、及/或類似者，「及/或」亦用以描述複數個及/或一些特徵、結構、特性、及/或類似者之其他組合。此外，術語「第一」、「第二」、「第三」、及類似者係用以區別不同態樣，諸如不同組分，作為一個實例，而非提供數值限制或暗含特定順序，除非另外明確指出。同樣，術語「基於」及/或相似術語應理解為不一定意欲表達一組排他性因素，而是允許不一定明確描述之額外因素之存在。
此外，將意欲以以下方式理解關於所請求標的之實施並經歷測試、量測、及/或關於程度之規格的情況。作為一實例，在給定情況中，假設將量測物理性質之值。若一般技藝人士很可能會思及繼續該實例之至少關於性質之用以測試、量測、及/或關於程度之規格的可選之合理方法，則至少出於實施目的，所請求標的意欲涵蓋彼等可選之合理方法，除非另外明確指出。作為一實例，若在區域上方之量測曲線產生並且所請求標的之實施指採用在區域上方之斜率之量測，但存在用以估計在彼區域上方之斜率的各種合理且可選之技術，則所請求標的意欲涵蓋彼等合理之可選技術，即使彼等合理之可選技術不提供相同值、相同量測或相同結果，除非另外明確指出。
應進一步注意，若（諸如）與特徵、結構、特性、及/或類似者一起使用，則術語「類型」及/或「類似者」（使用「光學」或「電氣」作為簡單實例）意謂特徵、結構、特性、及/或類似者的至少部分及/或以存在微小變化之此方式關於特徵、結構、特性、及/或類似者，甚至另外可不認為與特徵、結構、特性、及/或類似者完全一致之變化一般不妨礙該特徵、結構、特性、及/或類似者為「類型」及/或為「類似者」，（諸如為「光學類型」或為「光學類似者」，例如），若該等微小變化係足夠微小使得該特徵、結構、特性、及/或類似者仍被認為主要存在且此等變化亦存在。因此，繼續此實例，術語光學類型及/或光學類似性質一定意欲包括光學性質。同樣，作為另一實例，術語電學類型及/或電學類似性質一定意欲包括電學性質。應注意，本揭示之說明書僅提供一個或多個說明性實例並且所請求標的意欲不被限制於一個或多個說明性實例；然而，再者，一般係該情況：關於專利申請案之說明書，描述及/或用法之特定情境提供關於將得出之合理推論之有用引導。
在先前描述中，已經描述所請求標的之各個態樣。出於解釋之目的，作為實例，闡明細節，諸如數量、系統及/或配置。在其他情況中，省略及/或簡化熟知特徵以免混淆所請求標的。儘管本文已經示出及/或描述了某些特徵，但本領域之一般技藝人士將會思及許多修改、替代、更改及/或等效物。由此，將理解隨附申請專利範圍意欲涵蓋落入所請求標的中的全部修改及/或更改。
100‧‧‧實施例104‧‧‧區域107‧‧‧讀取窗口108‧‧‧點110‧‧‧參考指示符116‧‧‧點122‧‧‧元件端子126‧‧‧可變電阻器128‧‧‧可變電容器130‧‧‧元件端子150‧‧‧實施例160‧‧‧導電基板170‧‧‧CEM180‧‧‧導電覆蓋層200‧‧‧實施例210‧‧‧導電基板252‧‧‧Pt原子254‧‧‧Pt原子256‧‧‧Pt原子260‧‧‧Cp配位體270‧‧‧NiO分子300‧‧‧實施例301‧‧‧實施例302‧‧‧實施例303‧‧‧子製程304‧‧‧實施例305‧‧‧實施例306‧‧‧子製程350‧‧‧導電基板352‧‧‧Pt原子354‧‧‧Pt原子375‧‧‧成核層400‧‧‧實施例410‧‧‧方塊420‧‧‧方塊430‧‧‧方塊440‧‧‧方塊
在本說明書之結束部分特定指出並明確要求保護的所請求標的。然而，當結合附圖一起閱讀時，參考下文詳細描述可最佳地理解組織及/或操作方法二者，以及其目的、特徵、及/或優點，其中：
第1A圖係由相關電子材料形成之元件的電流密度對電壓曲線的實施例的說明；
第1B圖係包含相關電子材料之轉換元件的實施例的說明以及相關電子材料開關的等效電路的示意圖；
第2A圖至第2C圖示出了嘗試在導電基板上形成CEM元件的子製程的實施例200。
第3A圖至第3G圖示出了用於以原子層沉積方法採用氣體前驅物在導電基板上形成成核層的子製程的實施例；以及
第4圖係用於在導電基板上形成成核層的製程的實施例的流程圖。
在下文詳細描述中參考附圖，附圖形成本發明之一部分，其中在全文中相似參考元件可指對應及/或類似的相似部件。應瞭解該等圖不必按比例繪製，諸如出於簡潔及/或清晰說明之目的。例如，一些態樣之尺寸可相對於其他態樣放大。進一步地，應理解可採用其他實施例。此外，可在不脫離所請求標的之情況下做出結構變化及/或其他變化。在本說明書全文中提及「所請求標的」指意欲由一或更多個請求項、或任何其部分涵蓋之標的，並且並非意指完整請求項集合、指請求項集合之特定組合（例如，方法請求項、裝置請求項、等等）、或指特定請求項。亦應注意方向及/或參考，例如，諸如上、下、頂部、底部、等等，可用於方便論述附圖且並不意欲限制所請求標的之應用。由此，下文詳細描述並非限制所請求標的及/或等效形式。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
400‧‧‧實施例
410‧‧‧方塊
420‧‧‧方塊
430‧‧‧方塊
440‧‧‧方塊

Claims (22)

  1. 一種相關電子材料(CEM)元件，包含：一導電基板，包含足夠產生該導電基板之主要導電行為的一原子濃度之至少一貴金屬或該至少一貴金屬之一氧化物；以及一第一成核層，會被設置在該導電基板之一表面上，以允許在該導電基板上方沉積一CEM膜之一層或多層，其中該第一成核層會包含複數個未氧化之鎳原子，該複數個未氧化之鎳原子在該導電基板之該表面會被附接至該至少一貴金屬或該至少一貴金屬之該氧化物的個別原子，其中該第一成核層會包含一第一厚度的至少一第一區域與一第二厚度的至少一第二區域，及其中該第二厚度會大於該第一厚度。
  2. 如請求項1所述之CEM元件，進一步包含：一第二成核層，在該CEM膜之一表面上形成，該第二成核層用以允許在該第二成核層上沉積一導電覆蓋層。
  3. 如請求項1所述之CEM元件，其中該CEM膜包含在近似0.1%與15.0%之間之一摻雜劑濃度，並且其中該第一成核層包含至少50.0%之一原子濃度的形成該CEM膜之一金屬物質。
  4. 如請求項1所述之CEM元件，其中該第一成 核層由與該CEM膜之一金屬物質不同的一金屬物質形成。
  5. 如請求項1所述之CEM元件，其中該第一成核層包含在該導電基板之該表面上方形成的一子單層，其中該導電基板的該表面的一部分未被該第一成核層覆蓋。
  6. 如請求項1所述之CEM元件，其中該第一成核層包含至少50.0%之一原子濃度的鎳及其中該導電基板會包含至少50.0%之一原子濃度的該至少一貴金屬。
  7. 如請求項1所述之CEM元件，其中該第一成核層包含近似在2.0Å至200.0Å之一範圍中的一厚度。
  8. 如請求項1所述之CEM元件，其中該第一成核層包含近似在5.0Å至25.0Å之一範圍中的一厚度。
  9. 如請求項1所述之CEM元件，其中該第一成核層包含一導電材料。
  10. 如請求項1所述之CEM元件，其中該導電基板包含至少50.0%之一原子濃度的該至少一貴金屬或該至少一種貴金屬之該氧化物。
  11. 一種構造一相關電子材料(CEM)元件的 方法，包含以下步驟：在一腔室中形成一導電基板，該導電基板包含足夠產生該導電基板之主要導電行為的一原子濃度之至少一貴金屬或該至少一貴金屬之一氧化物；在該導電基板上形成至少一第一成核層以允許在該導電基板上方沉積一CEM膜的一層或多層，其中該至少一第一成核層會包含複數個未氧化之鎳原子，該複數個未氧化之鎳原子在該導電基板之一表面會被附接至該至少一貴金屬或該至少一貴金屬之該氧化物的個別原子，其中該第一成核層包含一第一厚度的至少一第一區域與一第二厚度的至少一第二區域，其中該第二厚度大於該第一厚度；以及在該至少一第一成核層上形成該CEM膜的一層或多層。
  12. 如請求項11所述之方法，進一步包含以下步驟：在該CEM膜上形成一個或多個第二成核層；以及在該一個或多個第二成核層上方形成一導電覆蓋層。
  13. 如請求項11所述之方法，其中在該至少一第一成核層上形成該CEM膜的一層或多層之步驟包含以下步驟：經由一原子層沉積製程沉積該CEM膜的 一層或多層。
  14. 如請求項11所述之方法，其中該至少一第一成核層包含一導電材料，該導電材料包含至少近似50.0%之一原子濃度的一金屬物質，該金屬物質被採用以形成該CEM膜的一層或多層。
  15. 如請求項11所述之方法，其中該至少一第一成核層包含一導電材料之一子單層，該導電材料包含至少近似50.0%之一原子濃度的貴金屬或包含至少50.0%金屬之一貴金屬氧化物。
  16. 如請求項11所述之方法，其中形成該導電基板之步驟包含以下步驟：沉積具有足夠產生該基板之主要導電行為的至少近似50.0%之一原子濃度的該至少一貴金屬或該至少一貴金屬之該氧化物的一層或多層。
  17. 一種電子元件，包含：一相關電子材料(CEM)膜，在一第一導電基板與一第二導電基板之間設置；一第一成核層，在該CEM膜之一第一側面與該第一導電基板之間形成，其中該第一成核層會包含一第一厚度的至少一第一區域與一第二厚度的至少一第二區域，其中該第二厚度會大於該第一厚度；以及一第二成核層，在該CEM膜之一第二側面與該第 二導電基板之間形成，其中該第一導電基板及該第二導電基板會包含足夠產生該第一導電基板與該第二導電基板之主要導電行為的一原子濃度之至少一貴金屬或該至少一貴金屬之一氧化物，其中該第一成核層會包含複數個未氧化之鎳原子，該複數個未氧化之鎳原子在該第一導電基板之表面會被附接至該至少一貴金屬或該至少一貴金屬之該氧化物的個別原子。
  18. 如請求項17所述之電子元件，其中該第一成核層或該第二成核層、或其組合包含一子單層。
  19. 如請求項17所述之電子元件，其中該第一導電基板的一表面的一部分未被該第一成核層覆蓋。
  20. 如請求項17所述之電子元件，其中該CEM膜包含在近似0.1%與15.0%之間的一原子濃度之一P型摻雜劑。
  21. 如請求項17所述之電子元件，其中該第一成核層包含近似在5.0Å至25.0Å之一範圍中的一厚度。
  22. 如請求項17所述之電子元件，其中該第一導電基板及該第二導電基板包含足夠產生該基板之主要導電行為的至少50.0%之一原子濃度的該至少一貴金屬或該至少一貴金屬之該氧化物。
TW106144562A 2016-12-19 2017-12-19 相關電子材料元件及其構造方法 TWI738942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/383,926 2016-12-19
US15/383,926 US20180175290A1 (en) 2016-12-19 2016-12-19 Forming nucleation layers in correlated electron material devices

Publications (2)

Publication Number Publication Date
TW201831711A TW201831711A (zh) 2018-09-01
TWI738942B true TWI738942B (zh) 2021-09-11

Family

ID=60888537

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144562A TWI738942B (zh) 2016-12-19 2017-12-19 相關電子材料元件及其構造方法

Country Status (4)

Country Link
US (1) US20180175290A1 (zh)
CN (1) CN110073506A (zh)
TW (1) TWI738942B (zh)
WO (1) WO2018115831A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050016867A1 (en) * 2003-07-21 2005-01-27 Sascha Kreiskott High current density electropolishing in the preparation of highly smooth substrate tapes for coated conductors
US20100083487A1 (en) * 2006-12-19 2010-04-08 Fujitsu Limited Method of manufacturing resistance change element
TW201134904A (en) * 2009-11-16 2011-10-16 Hitachi Chemical Co Ltd Circuit connecting material and connection structure for circuit member using same
US20160163978A1 (en) * 2014-12-09 2016-06-09 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US41502A (en) * 1864-02-09 Improvement in car-couplings
US20040012700A1 (en) * 2002-06-25 2004-01-22 Minolta Co., Ltd. Image processing device, image processing program, and digital camera
KR101124504B1 (ko) * 2005-09-22 2012-03-15 삼성전자주식회사 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자
WO2007074969A1 (en) * 2005-12-27 2007-07-05 Samsung Electronics Co., Ltd. Group-iii nitride-based light emitting device
WO2008107941A1 (ja) * 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
WO2009140305A1 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
CN102138296A (zh) * 2008-07-10 2011-07-27 交互数字专利控股公司 具有测量间隙的上行链路传输时间间隔绑定
DE102008058768B4 (de) * 2008-11-24 2011-12-15 Zenergy Power Gmbh Verfahren zur Herstellung von Metallsubstraten für HTS-Schichtanordnungen
US20130018751A1 (en) * 2011-07-14 2013-01-17 Enpulz, Llc User profile and interaction history based buyer group matching in a demand driven promotion system
US20130168614A1 (en) * 2011-12-29 2013-07-04 L'Air Liquide Société Anonyme pour ''Etude et l'Exploitation des Procédés Georges Claude Nickel allyl amidinate precursors for deposition of nickel-containing films
JP5352024B1 (ja) * 2013-05-22 2013-11-27 田中貴金属工業株式会社 有機ニッケル化合物からなる化学蒸着用原料及び該化学蒸着用原料を用いた化学蒸着法
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050016867A1 (en) * 2003-07-21 2005-01-27 Sascha Kreiskott High current density electropolishing in the preparation of highly smooth substrate tapes for coated conductors
US20100083487A1 (en) * 2006-12-19 2010-04-08 Fujitsu Limited Method of manufacturing resistance change element
TW201134904A (en) * 2009-11-16 2011-10-16 Hitachi Chemical Co Ltd Circuit connecting material and connection structure for circuit member using same
US20160163978A1 (en) * 2014-12-09 2016-06-09 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region

Also Published As

Publication number Publication date
US20180175290A1 (en) 2018-06-21
TW201831711A (zh) 2018-09-01
WO2018115831A1 (en) 2018-06-28
CN110073506A (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
TWI738942B (zh) 相關電子材料元件及其構造方法
TWI722259B (zh) 由相關電子材料形成的開關裝置
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TWI723136B (zh) 用於相關電子材料的阻障層
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
JP2019508904A (ja) 相関電子材料デバイスの製作
TWI738856B (zh) Cem開關元件
US10276795B2 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
US10403816B2 (en) CEM switching device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees