CN110073506A - 在相关电子材料器件中形成成核层 - Google Patents

在相关电子材料器件中形成成核层 Download PDF

Info

Publication number
CN110073506A
CN110073506A CN201780076883.6A CN201780076883A CN110073506A CN 110073506 A CN110073506 A CN 110073506A CN 201780076883 A CN201780076883 A CN 201780076883A CN 110073506 A CN110073506 A CN 110073506A
Authority
CN
China
Prior art keywords
cem
layer
conductive substrates
nucleating layer
nucleating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780076883.6A
Other languages
English (en)
Inventor
金柏莉·盖伊·里德
卢西恩·斯弗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN110073506A publication Critical patent/CN110073506A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技术一般涉及结合制造相关电子材料形成成核层，该相关电子材料例如用于执行开关功能。在实施例中，描述了使用气态形式的金属前驱物将过渡金属例如沉积在包括贵金属的导电衬底上的过程。导电衬底可以暴露于还原剂，还原剂可以操作用于将金属前驱物的配体转化为气态形式。沉积在贵金属上的前驱物的剩余金属部分可允许在导电衬底之上生长CEM膜。

Description

在相关电子材料器件中形成成核层
技术领域
本技术一般涉及相关电子器件，并且可以更具体地涉及用于制造相关电子器件的方法，相关电子器件例如可以用在开关、存储器电路等中，其可以表现出期望的阻抗特性。
背景技术
诸如电子开关器件的集成电路器件可以在各种电子器件类型中找到。例如，存储器和/或逻辑器件可以包括适用于计算机、数码相机、智能电话、平板设备、个人数字助理等的电子开关。在考虑电子开关器件是否适合于特定应用时，设计者可能感兴趣的与电子开关器件有关的因素可包括例如物理尺寸、存储密度、操作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他因素可包括例如制造成本、易于制造性、可扩展性和/或可靠性。此外，似乎对于展现出较低功率和/或较高速度特性的存储器和/或逻辑器件的需求不断增加。然而，可能非常适合于某些类型的存储器和/或逻辑器件的传统制造技术可能不完全适合用于制造利用相关电子材料的器件。
附图说明
在说明书的结论部分中特别指出并清楚地要求所要保护的主题。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过结合附图阅读并参考以下详细描述来理解，其中：
图1A是由相关电子材料形成的器件的电流密度与电压分布的实施例的图示；
图1B是包括相关电子材料的开关器件的实施例的图示以及相关电子材料开关的等效电路的示意图；
图2A-2C示出了试图在导电衬底上形成CEM器件的子过程的实施例200；
图3A-3G示出了利用原子层沉积方法中的气态前驱物在导电衬底上形成成核层的子过程的实施例；以及
图4是用于在导电衬底上形成成核层的过程的实施例的流程图。
具体实施方式
在以下对附图的详细描述中参考了附图，附图形成了本发明的一部分，其中相同的附图标记可以表示贯穿附图中相应的和/或类似的相同部分。应当认识到，附图不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些实施例的尺寸可能相对于其他实施例被夸大。此外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，装置权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进对附图的讨论，并且不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
贯穿本说明书对一个实现方式、实现方式、一个实施例、实施例等的提及意味着结合特定实现方式和/或实施例描述的特定特征、结构和/或特性等包括在所要求保护的主题的至少一个实现方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在提及相同的实现方式和/或实施例或任何一个特定实现方式和/或实施例。此外，应当理解，所描述的特定特征、结构和/或特性等能够在一个或多个实现方式和/或实施例中以各种方式组合，并且因此在预期的权利要求范围内。当然，一般来说，如同本申请说明书的情况一样，这些和其他问题有可能因特定使用情境而异。换句话说，贯穿本公开，特定的描述和/或使用情况的上下文提供了关于要作出的合理推论的有用指导；然而，类似地，“在本上下文中”在没有进一步限定的情况下一般指本公开的上下文。
本公开的特定实施例描述了用于制备和/或制造相关电子材料(CEM)膜以形成例如相关电子开关的方法和/或工艺，相关电子开关例如可用于形成存储器中的相关电子随机存取存储器(CERAM)和/或逻辑器件。可以用于构造CERAM器件和CEM开关的相关电子材料也可以包括例如各种其他电子电路类型，例如存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相环电路、微波和毫米波收发器等等，虽然所要求保护的主题在范围上并在这些方面受限制。在本上下文中，CEM开关例如可以展现出基本上快速的导体到绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器件中响应于结晶态到非晶态的改变或者在另一示例中在电阻性RAM器件中形成细丝)来实现。在一个实施例中，与例如在相变和电阻性RAM器件中的细丝形成或熔化/凝固相对，CEM器件中的基本上快速的导体到绝缘体转变可响应于量子力学现象。可以在若干实施例中的任何一个中理解例如在CEM中的相对导电和相对绝缘状态之间和/或第一和第二阻抗状态之间的这种量子力学转变。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/较高阻抗状态”。
可以依据莫特(Mott)转变来理解相关电子材料在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的量子力学转变，其中相对导电/较低阻抗状态与绝缘/较高阻抗状态显著不同。根据莫特转变，如果莫特转变条件发生，则材料可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔半径。如果达到阈值载流子浓度，使得满足莫特标准，则认为发生莫特转变。响应于莫特转变发生，CEM器件的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为与较高电阻/较高电容状态显著不同的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
可以通过电子的局域化来控制莫特转变。如果诸如电子之类的载流子被局域化时，则认为载流子之间的强库仑相互作用将CEM的能带分裂以产生相对绝缘(相对较高阻抗)状态。如果电子不再局部化，则弱的库仑相互作用可能占主导地位，这可能导致能带分裂的消除，这进而又可能导致与相对较高阻抗状态显著不同的态金属(导)带(相对较低阻抗状态)。
此外，在一个实施例中，从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的切换可引起电阻的变化以及电容的变化。例如，CEM器件可以展现为具有可变电容特性的可变电阻。换句话说，CEM器件的阻抗特性可包括电阻和电容分量。例如，在金属状态下，CEM器件可以包括可能接近零的相对低的电场，因此可以展现出充分低的电容，该电容同样可能接近零。
类似地，在可以由较高密度的束缚或相关电子引起的相对绝缘/较高阻抗状态下，外部电场可能能够穿透CEM，因此，CEM可以展现出较高的电容，此较高的电容至少部分地基于存储在CEM内的附加电荷。因此，例如，至少在特定实施例中，CEM器件中从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的转变可导致电阻和电容两者的变化。这种转变可能带来另外的可测量的现象，并且要求保护的主题在这方面不受限制。
在一个实施例中，由CEM形成的器件可以响应于CEM(包括器件)的大部分体积中的莫特转变而表现出阻抗状态的切换。在一个实施例中，CEM可以形成“体开关”。如本文所使用的，术语“体开关”指的是CEM的至少大部分体积例如响应于莫特转变而切换器件的阻抗状态。例如，在一个实施例中，器件的大体上所有CEM可以响应于莫特转变从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态或者从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。CEM可以包括一种或多种过渡金属或过渡金属化合物，特别是一种或多种过渡金属氧化物(TMO)。CEM还可以包括例如一种或多种稀土元素、稀土元素的氧化物、包括一种或多种稀土金属的氧化物、钙钛矿、钇和/或镱、或包括来自周期表的镧系元素或锕系元素的金属的任何其它化合物，并且要求保护的主题的范围在这方面不受限制。
图1A是由相关电子材料形成的器件的电流密度与电压分布的实施例100的图示。至少部分地基于施加到CEM器件的端子的电压，例如，在“写操作”期间，CEM器件可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压Vset和电流密度Jset可以导致CEM器件转变到相对低阻抗存储器状态。相反，施加电压Vreset和电流密度Jreset可以使CEM器件转变为相对高阻抗存储器状态。如图1A所示，参考标号110示出了可以将Vset与Vreset分开的电压范围。在将CEM器件置于高阻抗状态或低阻抗状态之后，可以通过施加电压Vread(例如，在读操作期间)并检测CEM器件的端子处的电流(例如，利用读窗口107)来检测CEM器件的特定状态。
根据一个实施例，图1A中表征的CEM器件可以包括：任何过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体。在特定实现方式中，CEM器件可以由开关材料形成，例如氧化镍、氧化钴、氧化铁、氧化钇、氧化钛钇和钙钛矿，例如铬掺杂的钛酸锶、钛酸镧和包括锰酸镨钙和锰酸镨镧的锰酸盐族，这只是举几个示例。特别是，含有不完整“d”和“f”轨道壳的元素的氧化物(如上文所提及的)可以表现出用于CEM器件的足够阻抗开关特性。其他实现方式可以采用其他过渡金属化合物，而不偏离所要求保护的主题。
图1A的CEM器件可以包括其他类型的过渡金属氧化物可变阻抗材料，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。公开了氧化镍(NiO)作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外来配体，例如羰基(CO)，其可以建立和/或稳定可变阻抗特性和/或实现CEM的P型操作。如本文所使用的术语，“P型”意味着CEM在低阻抗状态下(例如，沿着本文所述的区域104)操作时呈现增强或增加的导电性。因此，在另一特定示例中，掺杂有外来配体的NiO可以表示为NiO：Lx，其中Lx可以表示配体元素或化合物，x可以表示一个单元NiO的配体单元数。可以通过平衡化合价来确定针对任何特定配体和配体与NiO或任何其他过渡金属化合物的任何特定组合的x值。除羰基外，还可以在低阻抗状态下引起或增强导电性的其他掺杂物配体可包括:亚硝酰基(NO)、三苯基膦(PPh3)、邻二氮菲(C12H8N2)、联吡啶(C10H8N2)、乙(撑)二胺(C2H4(NH2)2)、氨(NH3)、乙腈(CH3CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)。
在另一个实施例中，图1A的CEM器件可以包括其他过渡金属氧化物可变阻抗材料，例如含氮配体，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。氧化镍(NiO)被公开为一种特定的TMO。本文所讨论的NiO材料可以掺杂有外来含氮配体，其可以稳定可变阻抗性质。特别地，本文公开的NiO可变阻抗材料可包括CxHyNz形式的含氮分子(其中x≥0，y≥0，z≥0，并且其中至少x，y或z包括>0的值)(诸如：氨(NH3)、氰基(CN-)、叠氮离子(N3 -)、苯(1,10-菲咯啉，(C12H8N2))、2,2'-联吡啶(C10H8N2)、乙二胺((C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN))以及氰基硫化物(诸如硫氰酸盐(NCS-))。本文公开的NiO可变阻抗材料可包括氧氮化物族的成员(NxOy，其中x和y包括整数，其中x≥0且y≥0并且至少x或y包括>0的值)，其可包括例如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或具有NO3 -配体前驱物。
根据图1A，如果施加足够的偏压(例如，超过能带分裂电势)并且满足上述莫特条件(例如，注入的电子空穴数量与切换区域中的电子的数量相当)，则CEM器件可以例如响应于莫特转变而从相对低阻抗状态切换到相对高阻抗状态。这可以对应于图1A的电压相对于电流密度分布的点108。在此点处或适当地在此点附近，电子不再被筛选(screen)并且变得局限于金属离子附近。该相关性可以导致强的电子-电子相互作用势，其可以用于分裂能带以形成相对高阻抗的材料。如果CEM器件包括相对高阻抗状态，则可以通过电子空穴的传输产生电流。因此，如果在CEM器件的端子间施加阈值电压，则可以在绝缘体-金属(MIM)二极管的势垒上方将电子注入到该MIM器件中。在某些实施例中，在CEM器件的端子间施加的阈值电势处注入阈值电子电流可以执行“设置”操作，其将CEM器件置于低阻抗状态。在低阻抗状态下，电子的增加可以对进入的电子进行筛选并去除电子的局域化，这可以用于能带分裂电势坍塌，从而产生低阻抗状态。
根据一个实施例，CEM器件中的电流可以由外部施加的“顺应性”条件控制，该“顺应性”条件可以至少部分地基于所施加的外部电流来确定，该外部电流可以在写操作期间被限制为例如将CEM器件置于相对高阻抗状态。在一些实施例中，该外部施加的顺应性电流还可以为后续重置操作(以将CEM器件置于相对高阻抗状态)设置电流密度的条件。如图1A的特定实现方式中所示，可以在点116处的写操作期间施加电流密度Jcomp以将CEM器件置于相对低阻抗状态，这可以确定用于在随后的写操作中将CEM器件置于高阻抗状态的顺应性条件。如图1A所示，随后可以通过在点108处在电压Vreset下施加电流密度Jreset≥Jcomp来将CEM器件置于高阻抗状态，此时Jcomp是外部施加的。
在一个实施例中，顺应性可以设置CEM器件中的许多电子，这些电子可以被空穴“捕获”以进行莫特转变。换句话说，在写操作中施加的用于将CEM器件置于相对低阻抗的存储器状态的电流可以确定要注入CEM器件的空穴的数量，以便于随后将CEM器件转换到相对高阻抗的存储器状态。
如上所述，重置条件可以响应于点108处的莫特转变而发生。如上所述，这种莫特转变可以在CEM器件中引起电子浓度n近似等于或至少与电子空穴的浓度p相当的情况。这种情况可以根据表达式(1)建模如下：
在表达式(1)中，λTF对应于托马斯费米筛选长度，并且C是常数。
根据一个实施例，图1A中所示的电压相对电流密度分布中的区域104中的电流或电流密度可以响应于从施加在CEM器件的端子间的电压信号注入空穴而存在。这里，可指示P型掺杂物存在的空穴注入可以发起CEM器件的操作，该操作满足低阻抗状态到高阻抗状态转变的莫特转变标准。当在CEM器件的端子间施加阈值电压VMI时，状态转变可以响应于电流IMI发生。这可以根据表达式(2)建模如下：
其中，Q(VMI)对应于带电注入的(空穴或电子)并且是施加电压的函数。注入电子和/或空穴使得实现莫特转变可以发生在频带之间并且响应于阈值电压VMI和阈值电流IMI。根据表达式(1)通过表达式(2)中的IMI注入的空穴使电子浓度n等于电荷浓度以引起莫特转变，可以对这样的阈值电压VMI对托马斯费米筛选长度λTF的依赖性建模，表达式(3)如下：
其中，ACEM为CEM器件的横截面积；并且Jreset(VMI)可以表示要以阈值电压VMI施加到CEM器件的通过CEM器件的电流密度，其可以将CEM器件置于相对高阻抗状态。
图1B是包括相关电子材料的开关器件的实施例150的图示和相关电子材料开关的等效电路的示意图。如前所述，相关电子器件(例如CEM开关、CERAM阵列或利用一种或多种相关电子材料的其他类型的器件)可以包括可变或复阻抗器件，其可以表现出可变电阻和可变电容二者的特性。换句话说，CEM可变阻抗器件(例如包括导电衬底160、CEM 170和导电覆层180的器件)的阻抗特性可至少部分地取决于该器件的电阻和电容特性(如果在器件的端子122和130两端进行测量)。在一个实施例中，用于可变阻抗器件的等效电路可以包括可变电阻器(例如可变电阻器126)与可变电容器(例如可变电容器128)并联。当然，尽管可变电阻器126和可变电容器128在图1B中被示出为包括分立组件，可变阻抗器件(例如实施例150的器件)可以包括基本上均匀的CEM，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例性可变阻抗器件(诸如实施例150的器件)的示例性真值表。
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加</sub>) C<sub>高</sub>(V<sub>施加</sub>) Z<sub>高</sub>(V<sub>施加</sub>)
R<sub>低</sub>(V<sub>施加</sub>) C<sub>低</sub>(V<sub>施加</sub>)～0 Z<sub>低</sub>(V<sub>施加</sub>)
表1-相关电子开关真值表
在一个实施例中，表1示出了可变阻抗器件(例如实施例150的器件)的电阻可以在低阻抗状态和显著不同的高阻抗状态之间转换，其功能至少部分地取决于施加在CEM器件的两端的电压。在一个实施例中，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约10.0-100,000.0倍的范围内。在其他实施例中，例如，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约5.0到10.0倍的范围内。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗器件(例如实施例150的器件)的电容可以在较低电容状态(在一个示例实施例中，可以包括近似零(或非常小)的电容)和较高电容状态(该状态至少部分地是在CEM器件上施加的电压的函数)之间转换。
根据一个实施例，CEM器件(可以用于形成CEM开关、CERAM存储器器件或包括一个或多个相关电子材料的各种其他电子器件)可以诸如通过藉由被注入足够量的电子以满足莫特转变标准从相对高阻抗状态转变而被置于相对低阻抗的存储器状态。在将CEM器件转变到相对低阻抗状态时，如果注入了足够的电子，并且CEM器件的端子间的电势克服了阈值切换电势(例如，Vset)，则可以开始筛选注入的电子。如前所述，筛选可用以使双重占据电子(double-occupied electron)不局域化以使能带分裂电势坍塌，从而产生相对低阻抗状态。
在特定实施例中，CEM器件的阻抗状态的变化(例如，从低阻抗状态到显著不同的高阻抗状态的变化)例如可以通过化合物(包括NixOy(其中下标“x”和“y”包括整数)的电子的“捐赠”和“回赠”来实现。如本文所使用的，术语“捐赠”是指由相邻的晶格结构分子(即配体或掺杂物)向过渡金属、过渡金属氧化物或其任何组合(即向金属的原子轨道)提供一个或多个电子(即电子密度)。“回赠”是指在捐赠的同时由过渡金属、过渡金属氧化物或其任何组合(即配体或掺杂物)向相邻的晶格结构分子(即向配体或掺杂物)上的未被占据的π或其他反键合轨道提供一个或多个电子。电子回赠配体或掺杂物可以是π反键合配体，例如羰基(CO)、亚硝酰基(NO)、异氰化物(RNC，其中R是H、C1-C6烷基或C6-C10芳基)、烯烃(例如乙烯)、炔烃(例如乙炔)或膦(例如三烷基膦或三芳基膦(R3P，其中R是H、C1-C6烷基或C6-C10芳基)，例如三苯基膦。在实施例中，电子捐赠可以允许过渡金属、过渡金属化合物或其组合保持发起CEM在高阻抗状态下的操作的离子化状态。在另一方面，回赠可以允许过渡金属、过渡金属化合物、过渡金属氧化物或其组合以在施加的电压(例如低阻抗操作)的影响下保持有利于导电的电离状态。在某些实施方案中，CEM中的电子捐赠和回赠例如可响应于使用羰基(CO)或含氮掺杂物(诸如氨(NH3)、乙二胺(C2H8N2)或氮氧化物族(NxOy)的成员)而发生，羰基(CO)或含氮掺杂物物质可以在包括CEM的器件或电路的操作期间允许CEM表现出电子可控制地并且可逆地捐赠到过渡金属或过渡金属氧化物(例如镍)的导带的特性。例如在氧化镍材料(例如，NiO:CO或NiO:NH3)中的捐赠和回赠可以允许在器件操作期间将氧化镍材料在显著不同的阻抗特性(例如高阻抗特性和低阻抗特性)之间切换。
因此，在本上下文中，电子捐赠/回赠材料是指至少部分地基于所施加的电压的影响来控制向CEM的导带捐赠电子以及从CEM的导带进行电子捐赠(回赠)的逆转而表现出阻抗切换特性(例如从第一阻抗状态切换到显著不同的第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然))的材料。
在一些实施例中，通过回赠，包括过渡金属、过渡金属化合物或过渡金属氧化物的CEM开关在过渡金属(例如镍)被置于2+的氧化态(例如，在诸如NiO:CO或NiO:NH3材料中的Ni2+)情况下，则可表现出低阻抗特性。相反，如果将过渡金属(例如镍)置于1+或3+的氧化态，则可以将电子回赠逆转。因此，在CEM器件的操作期间，回赠可以致“歧化”，其可以包括基本上同时的氧化和还原反应，实质上根据下面的表达式(4)：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，这种歧化是指如表达式(4)所示形成镍离子，如Ni1++Ni3+，这可能在CEM器件的操作期间引起例如相对高阻抗状态。在一个实施例中，诸如含碳配体(羰基(CO))或含氮配体(诸如氨分子(NH3))的掺杂物可允许在CEM器件的操作期间共享电子以便产生表达式(4)的歧化反应及其逆转，实质上按照下面的表达式(5)：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示，歧化反应的逆转允许镍基CEM返回到相对低阻抗状态。
在实施例中，取决于例如NiO:CO或NiO:NH3的分子浓度(其值可以在原子百分比为大约0.1％至10.0％的范围内变化)，如图1A所示，在Vset≥Vreset的条件下，Vreset和Vset可以在0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，Vreset可以在大约0.1V至1.0V范围内的电压下发生，并且Vset可以在大约1.0V至2.0V范围内的电压下发生。然而，应该注意，Vset和Vreset的变化可以至少部分地基于各种因素发生，例如电子捐赠/回赠材料(例如NiO:CO或NiO:NH3)以及存在于CEM器件中的其他材料的原子浓度以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
在某些实施例中，原子层沉积可用于形成或制造包括NiO材料(诸如NiO:CO或NiO:NH3)的膜，以允许在电路环境下操作CEM器件期间进行电子捐赠/回赠，例如以在低阻抗状态和高阻抗状态之间切换。在特定实施例中，原子层沉积可以使用两种或更多种前驱物来在导电衬底上沉积例如NiO:CO或NiO:NH3或其他过渡金属氧化物、过渡金属或其组合的组分。在一个实施例中，根据下面的表达式(6a)，可以利用单独的前驱物分子AX和BY来沉积CEM器件的层：
AX(气)+BY(气)＝AB(固)+XY(气) (6a)
其中表达式(6a)的“A”对应于金属，例如过渡金属、过渡金属化合物、过渡金属氧化物或其任何组合。在实施例中，过渡金属氧化物可包括镍，但可包括其他过渡金属、过渡金属化合物和/或过渡金属氧化物，例如铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、钽、锡、钛、钒、钇和锌(它们可以与阴离子连接，例如氧或其他类型的配体)或其组合，尽管要求保护的主题在范围上在这方面不受限制。在特定的实施例中，也可以使用包括一种以上过渡金属氧化物的化合物，例如钛酸钇(YTiO3)。
在实施例中，表达式(6a)的“X”可包括一个或多个配体，例如有机配体，包括脒基(AMD，例如RNCR1NR2，其中R、R1和R2选自H或烷基)、二(环戊二烯基)(Cp)2、二(乙基环戊二烯基)(EtCp)2，双(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2)、乙酰丙酮酸(acac)、双(甲基环戊二烯基)((CH3C5H4)2)、二甲基乙二醛(dmg)、2-氨基-戊-2-烯-4-onato(apo)2、(dmamb)2(其中dmamb是1-二甲基氨基-2-甲基-2-丁醇酯)、(dmamp)2(其中dmamp＝1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)(C5(CH3)5)2和羰基(CO)诸如四羰基(CO)4。因此，在一些实施例中，镍基前驱物AX可包括例如脒基镍(Ni(AMD))、镍二(环戊二烯基)(Ni(Cp)2)、镍二(乙基环戊二烯基)(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、镍2-氨基-戊-2-烯-4-onato(Ni(apo)2)、Ni(dmamb)2(其中dmamb是1-二甲氨基-2-2-磷酸甲酯)、Ni(dmamp)2(其中dmamp是1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)，仅举一些示例。在表达式(6a)中，前驱物“BY”可以包括氧化剂，例如氧气(O2)、臭氧(O3)、氧化氮(NO)、过氧化氢(H2O2)，仅举一些示例。在本文将进一步描述的其他实施例中，等离子体可以与氧化剂一起使用以形成氧自由基。
然而，在特定实施例中，除了前驱物AX和BY之外，包括电子回赠材料的掺杂物可用于形成CEM器件的层。实质上根据下面的表达式(6b)，包括可以与前驱物AX共流的电子捐赠/回赠材料的另外的掺杂物配体可以允许形成电子捐赠/回赠化合物。在实施例中，可以使用包括电子捐赠/回赠材料的掺杂物，例如氨(NH3)、甲烷(CH4)、一氧化碳(CO)或其他材料，也可以是包括碳或氮的其他配体或包括上面所提及的电子捐赠/回赠材料的其他掺杂物。因此，实质上根据下面的表达式(6b)，表达式(6a)可以被修改为包括包括电子捐赠/回赠材料的另外的掺杂物配体：
AX(气)+(NH3或其他含氮配体)+BY(气)
＝AB:NH3(固)+XY(气) (6b)
应当注意，可以调节表达式(6a)和(6b)的前驱物(例如AX，BY和NH3(或包括氮的其他配体)的浓度，例如原子浓度，以产生包括电子捐赠/回赠材料的氮或碳掺杂物在制造的CEM器件中的期望原子浓度。在某些实施例中，以包括约0.1％至15.0％的原子浓度的氨(NH3)或羰基(CO)的形式的掺杂物可以引起CEM材料中的电子捐赠/回赠。然而，要求保护的主题不必限于捐赠/回赠材料(例如含氮或含碳掺杂物)的上述前驱物和/或原子浓度。相反，所要求保护的主题旨在包括在制造CEM器件中利用的原子层沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积、旋涂沉积、气体团簇离子束沉积等中所使用的所有这些前驱物和掺杂物。在表达式(6a)和(6b)中，“BY”可以包括氧化剂，诸如氧气(O2)、臭氧(O3)、氧化氮(NO)、过氧化氢(H2O2)，仅举一些示例。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基。同样地，等离子体可以与包括电子捐赠/回赠材料的掺杂物物质一起使用以形成活化物质来控制CEM的掺杂浓度。
在特定实施例中，诸如利用原子层沉积的实施例，在加热腔室(其可以达到例如约在20.0℃至1000.0℃的范围内的温度，或者在某些实施例中，约在20.0℃至500.0℃的范围内的温度之间)中，导电衬底可以暴露于前驱物(例如AX和BY)以及包括电子捐赠/回赠材料的掺杂物(例如氨，或者包括金属-氮键的其他配体，包括例如镍-酰胺、镍-酰亚胺、镍-脒盐或其组合)。在一个特定实施例中，例如，在其中执行NiO:NH3的原子层沉积的实施例中，可以使用约20.0℃至400.0℃的范围内的腔室温度范围。响应于暴露于前驱物气体(例如，AX、BY、NH3或其他含氮配体)，这些气体可以从加热腔室中清除，持续时间大约为0.5秒至180.0秒。然而，应该注意，这些仅仅是腔室温度和/或时间的可能合适范围的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，如参考表达式6B所述利用原子层沉积的单个双前驱物循环(例如，AX和BY，如参考表达式6A所述)或单个三前驱物循环(例如，AX、NH3、CH4或其他含氮、碳配体或包括电子捐赠/回赠材料的其他掺杂物以及BY)可以产生包括每循环约在至的范围内的厚度的CEM器件层。因此，在一个实施例中，为了使用原子层沉积工艺(其中层包括约为的厚度)来形成厚度约为的CEM器件膜，可以使用例如800-900个循环。在另一个实施例中，使用其中层包括约为的原子层沉积工艺，可以使用例如100个双前驱物循环。应当注意，原子层沉积可以用于形成具有其他厚度的CEM器件膜，例如，厚度大约在1.5nm至150.0nm的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于原子层沉积中的一个或多个双前驱物循环(例如，AX和BY)或三前驱物循环(AX、NH3、CH4或其他含氮、碳配体或包括电子捐赠/回赠材料的其他掺杂物以及BY)，CEM器件膜可以进行原位退火，这可以允许改善膜特性，或者可以用于在CEM器件膜中引入包括电子捐赠/回赠材料的掺杂物，例如以羰基或氨的形式。在某些实施例中，可将腔室加热至约20.0℃至1000.0℃范围内的温度。然而，在其他实施例中，可以利用约在100.0℃至800.0℃范围内的腔室温度来执行原位退火。原位退火时间可以在约1.0秒的持续时间至5.0小时的持续时间内变化。在特定实施例中，退火时间可以在更窄的范围内变化，例如，从约0.5分钟到约180.0分钟，并且要求保护的主题在这些方面不受限制。
在特定实施例中，根据上述工艺制造的CEM器件可以表现出“天生”特性，其中在制造器件之后器件即表现出相对低的阻抗(相对高的导电率)。因此，如果CEM器件被集成到更大的电子装置环境中，例如，在初始激活时，施加到CEM器件的相对小的电压可以允许相对高的电流流过CEM器件，如图1A的区域104所示。例如，如前所述，在至少一个可能的实施例中，例如，Vreset可以在约0.1V至1.0V范围内的电压下发生，并且Vset可以在约1.0V至2.0V范围内的电压下发生。因此，在约2.0V或更小的范围内操作的电开关电压可允许例如存储器电路例如对CERAM存储器装置进行写入、从CERAM存储器装置读取、或改变CERAM开关的状态。在实施例中，这种相对低电压操作可以降低复杂性、成本，并且可以提供优于竞争的存储器和/或开关器件技术的其他优点。
图2A-2C示出了试图在导电衬底上形成CEM器件的子过程的实施例200。在图2A中，导电衬底210可以包括抗氧化的贵金属。如本文所使用的，术语“贵金属”意指抗氧化金属、包括具有原子浓度的贵金属的抗氧化金属合金或其足以引起金属的主要导电性能的至少一种贵金属的氧化物。在实施例中，主要导电性能可由包括至少50.0％贵金属的材料或包括至少50.0％两种或更多贵金属合金的材料引起。主要导电性能另外可由至少一种贵金属的氧化物所形成的材料引起。例如，贵金属、贵金属合金和表现出主要导电性能的至少一种贵金属的氧化物可以包括至少50.0％的钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)或汞(Hg)或其任何组合。考虑到贵金属的抗氧化性，表面主导的反应(例如原子层沉积(先前根据表达式(6a)和(6b)进行描述的))可能存在诱导问题。
例如，如果导电衬底210包括大于50.0％原子浓度的铂，例如，在衬底210的表面上形成氧化镍的初始层可能很难实现。在实施例中，氧化层(例如氧化镍层)可以允许在氧化镍的初始层上沉积CEM层，以便根据表达式(6a)和(6b)逐层形成CEM膜。因此，在该上下文中，CEM膜意指一层或多层的相关电子材料，其可藉由原子层沉积来构建以在导电衬底上或之上沉积一层或多层(其具有至少单个原子的厚度)，或利用任何其他合适的工艺，来表现出在如本文所述的高阻抗操作和低阻抗操作之间切换的能力。在一个非限制性实施例中，例如图2A所示，其中利用原子层沉积来形成CEM膜，衬底210可暴露于前驱物，例如气态镍二环戊二烯基(Ni(CP)2)。根据原子层沉积工艺，衬底210可以通过在Ni原子和至少一些Pt原子之间形成金属-金属键来吸附少量前驱物(例如，本示例中的Ni(CP)2)。在图2A中，Ni原子和至少一些Pt之间的这种金属-金属键可以用Pt原子252表示，其被显示为键合到Ni(CP)2分子的Ni原子。
然而，在实施例200中，对Ni(CP)2的吸附可允许Cp配体屏蔽或以其他方式阻碍气态前驱物接入大百分比的Pt位点(site)。因此，如图2A所示，Pt原子254和256被显示为设置在Cp配体260之下并被Cp配体260屏蔽。如图2B所示，响应于对Ni(CP)2的氧化，例如通过将吸附的Ni(CP)2暴露于氧(O2)、臭氧(O3)或其他氧化剂，Cp配体可被化学还原，从而允许与由导电衬底210吸附的Ni原子分离。例如，在实施例中，如图2C所示，Cp与Ni原子的这种分离可导致NiO的形成，如NiO分子270所示，但也可在导电衬底210的表面处产生大百分比的未反应的Pt原子，例如，的Pt原子254和256。另外，至少在一些实施例中，增加前驱物气体(例如Ni(CP)2)的浓度可能不会产生增加的金属-金属键合的Ni和Pt原子。此外，在具体实施例中，尽管导电衬底210重复暴露，其包括大比例的贵金属(例如，包括至少50.0％原子浓度的贵金属的衬底或包括至少50.0％原子浓度的金属的贵金属氧化物)，但导电衬底210的表面处的大百分比的未反应的Pt位点可以保留。
因此，如参考2A-2C所示，在包括大比例的贵金属的导电衬底上形成过渡金属(例如，Ni)或过渡金属氧化物的初始层可能难以实现。因此，图3A-3G示出了经由原子层沉积方法利用气态前驱物在导电衬底上形成成核层的子过程的实施例。如本文所使用的术语，“成核层”意指允许通过化学和/或物理过程在导电衬底上沉积CEM膜的材料层。例如，成核层可以包括材料层，例如导电材料，其允许经由诸如原子层沉积、金属氧化物化学气相沉积、物理气相沉积或其他制造工艺在沉底之上沉积过渡金属或选自于元素周期表的镧系元素或锕系元素。如参考3A-3G所示，可以在包括至少50.0％原子浓度的贵金属或包括至少50.0％原子浓度的金属的贵金属氧化物(例如，Pt、Ru、Rh、Pd、Ag、Os、Ir、Au或Hg，或其任何组合，包括金属氧化物)的导电衬底上形成成核层。成核层可能会引起其他有利的影响，并且所要求保护的主题在这方面不受限制。
如图3A所示，(实施例300)衬底(例如导电衬底350)可暴露于第一气态前驱物，例如表达式(6a)的前驱物AX，其可包括镍二环戊二烯基(Ni(CP)2)，但所要求保护的主题在这方面不受限制。导电衬底350的暴露可以在约为0.5秒至180.0秒的时间段内发生。图3A的子过程可发生在加热室中，该加热室可获得例如大约在20.0℃到400.0℃范围内的温度。然而，应注意的是，可能存在额外的温度范围，例如包括小于约20.0℃和大于约400.0℃的温度范围，并且所要求保护的主题在这方面不受限制。还应注意，可以使用Ni(CP)2原子浓度的附加范围，并且所要求保护的主题在这方面不受限制。
如图3A所示，如图2A的实施例的描述中先前所提及的，将导电衬底(例如导电衬底350)暴露于气态Ni(CP)2可能导致在衬底350表面的不同位置处吸附Ni(CP)2。因此，如图3A所示，Ni原子可与导电衬底350的至少一些Pt原子(例如，Pt原子352)形成金属-金属键。然而，还如图3A所示，Cp配体可以操作用于屏蔽或以其他方式阻碍气态前驱物接入大百分比原子(例如Pt原子354)的导电衬底。另外，增加前驱物气体(例如Ni(CP)2)的浓度可能不会引起增加的金属-金属键合的Ni和Pt原子。
如图3B所示，(实施例301)在将导电衬底(例如导电衬底350)暴露于气态前驱物(例如包括Ni(CP)2的气态前驱物)之后，可清除室中剩余的气态Ni(CP)2和/或未附接的Cp配体。在实施例中，例如包括Ni(CP)2的气态前驱物，可以在约0.5秒到180.0秒的范围内对室进行清除。在一个或多个实施例中，清除时间段可取决于例如未反应配体和副产物与用于形成导电衬底350的贵金属的亲和力(化学键除外)。在其他实施例中，清除时间段可取决于例如室中的气体流。例如，主要为层流的室中的气体流可能允许以更快的速度去除剩余的气态配体，而主要为湍流的室中的气体流可能导致以较慢的速度去除剩余的配体。应注意的是，所要求保护的主题旨在包括剩余气态材料的净化，而不考虑制造室内的流动特性。
如图3C所示，(实施例302)可以将气态还原剂引入该室。气态还原剂(例如氢(H2))可操作用于化学还原配体，例如CP，以引起配体与金属原子(例如Ni)的分离。因此，如图3D所示，在将导电衬底350暴露于气态H2之后，可将未附接的Cp分子以及未反应的还原剂(例如H2)从室中清除。因此，在这种清除之后，未氧化的Ni原子可保持键合或以其他方式附接到包括导电衬底350的金属物质的原子。下面的表达式(7)总结了针对特定实施例的Ni(CP)2与气态还原剂(H2)的还原反应：
Ni(CP)2+H2→Ni(金属)+Cp(气体) (7)
应当注意的是，尽管气态H2可以用作还原剂，但还可以使用其他气态还原剂代替或补充H2，并且所要求保护的主题在这方面不受限制。另外，尽管Ni(CP)2已被用作气态前驱物，但可使用额外的金属配体组合，并且所要求保护的主题在这方面不受限制。
如图3E所示，(实施例304)导电衬底350可暴露于额外的气态前驱物，例如Ni(CP)2。例如，暴露于额外的气态前驱物可能导致Ni(CP)2与先前未键合的Pt原子(例如，Pt原子354)键合。如图3E所示，先前未键合的Pt原子354可位于Ni-Pt键已经响应于实施例300(图3A)的子过程而发生的位置之间。因此，将导电衬底350暴露于额外的气态前驱物可引起Pt原子与气态前驱物的Ni原子发生额外的键合。导电衬底350的暴露可以在约为0.5秒至180.0秒的范围的时间段内发生，并可在加热室中进行，例如，该加热室可达到约20.0℃至400.0℃的温度范围内。
如图3F所示，(实施例305)气态还原剂(例如H2)可以被再次引入制造室，该制造室可以操作用于化学还原配体(例如Cp)，以允许配体与金属原子(例如Ni)分离。因此，如图3F所示，响应于导电衬底350对气态H2的一个或多个额外暴露，如图3G所示，可以将未附接的配体分子(例如，Cp)以及未反应的还原剂(例如，H2)从室中清除。因此，在这种清除后，未氧化的Ni原子可以保持键合或以其他方式附接到包括导电衬底350的金属物质的原子。
在特定实施例中，可以重复一个或多个子过程300-306(图3A-3G)以使导电衬底被导电金属成核层的单层覆盖。如本文所使用的，术语“单层”意指形成于衬底的表面上的材料层(例如导电材料)，以使得衬底表面不存在暴露部分。单层的示例可以包括一层，在该层中存在于导电衬底的表面处的原子与沉积在导电衬底的表面上的层的原子之比约为1.0:1.0。在一个实施例中，可以将包括约50.0％原子浓度的过渡金属氧化物(例如Ni)的单层沉积在包括例如至少50.0％原子浓度的贵金属的导电衬底之上，或可以沉积在包括至少50.0％原子浓度的金属的导电金属氧化物之上。在图3G的特定实施例中，导电衬底350的一些Pt原子被表示为包括具有对应数量的Ni原子的金属-金属键。然而，应注意，在某些实施例中，成核层可以包括“子单层”。在此上下文中，“子单层”意指形成在衬底的表面上的材料层，其中至少一部分表面被材料暴露或以其他方式被材料覆盖。子单层的示例可以包括一层，在该层中沉积在导电衬底的表面上的层的原子与导电衬底的表面处的原子之比小于约为1.0:1.0。在一个实施例中，包括约50.0％原子浓度的Ni的子单层可沉积于导电衬底上，该导电衬底包括例如至少50.0％原子浓度的贵金属(例如，导电衬底350的原子)。在这样的实例中，金属成核位点的子单层的形成仍然可以操作，以允许使用例如原子层沉积方法制造沉积的CEM膜。
在实施例中，响应于导电衬底对气态前驱物的一个或多个暴露循环，随后暴露于气态还原剂，可以在导电衬底(例如导电衬底350)上形成成核层375。成核层375(可以包括单层或子单层)可以例如利用氧(O2)、臭氧(O3)被氧化，和/或可以暴露于分子掺杂剂(例如羰基(CO)。在实施例中，成核层375可以代表比导电衬底350的贵金属更具反应性的层。因此，可以使用过渡金属或过渡金属氧化物或其组合来采用用于制造CEM膜的工艺，例如，参考表达式(6a)和(6b)所述的原子层沉积。
应注意，在特定实施例中，成核层(例如成核层375)实际上可以包括过渡金属原子的多于一个的物理层。例如，成核层375可以包括具有不均匀厚度的过渡金属(例如Ni)的区域。因此，成核层375的某些区域包括的厚度可以大于与导电衬底的原子键合的单层Ni原子，而成核层375的其他区域可以包括与导电衬底的原子键合的单层或子单层Ni原子。在特定实施例中，成核层375可以包括约在到范围内的厚度。在某些实施例中，成核层375可以包括约在至范围内的厚度，尽管例如，所要求的保护的主题旨在包括厚度小于约以及厚度大于约的成核层。
在特定实施例中，在成核层375上或之上制造CEM膜之后，以及在制造导电覆盖层(例如图1B的导电覆盖层180)之前，可以形成第二成核层。在特定实施例中，在CEM上形成第二成核层可允许随后沉积包括大比例的贵金属的导电覆盖层，该导电覆盖层可以抵抗与CEM的过渡金属氧化物形成键。形成第二成核层375可能涉及在制造CEM膜的一个或多个最终层期间引入一个或多个气态还原剂(例如H2)，而不是在原子层沉积工艺中使用氧化剂，例如氧(O2)、臭氧(O3)、氧化氮(NO)、过氧化氢(H2O2)。在一个可能的示例中，在形成CEM膜的最终步骤期间，可以形成第二成核层375，其厚度约在至的范围内，随后进行沉积工艺，以形成包括大比例铂的导电覆盖层。
应注意的是，尽管图2A-2C和图3A-3G被描述为使用基于镍的成核层和基于镍的CEM(例如，NiO)，但在其他实施例中，成核层和CEM不需要使用相同的金属物质。因此，在实施例中，成核层(例如成核层375)可以包括Ni，并且CEM可以由完全不同的金属物质形成，例如铝、镉、铬、钴、铜、金、铁、锰、汞、钼、钯、铼、钌、银、钽、锡、钛、钒钇和锌(可与阴离子(例如氧或其他类型配体)连接)或它们的组合，但所要求保护的主题的范围在这方面不受限制。在特定实施例中，还可以使用包括多于一种过渡金属氧化物的化合物，例如钛酸钇(YTiO3)。
图4是用于在导电衬底上形成成核层的过程的实施例400的流程图。除所示和所述的那些框以外，示例性实施方式(如图4中所述)还可包括更少的框或以不同于可识别的顺序出现的框，或其任何组合。该过程可以从框410开始，其中，可以将衬底(例如导电衬底)在室中暴露于气体状态的前驱物。在特定实施例中，第一前驱物可以包括过渡金属(例如Ni)和第一配体(例如(Cp)2)。在框420处，工艺室可以清除未反应的前驱物，例如(Cp)2。在框430处，可以将衬底(例如导电衬底)暴露于气态还原剂，例如H2，该气态还原剂可以操作用于还原配体的氧化状态。在特定实施例中，配体(例如(Cp)2)的氧化状态的还原可以引起配体与例如过渡金属原子(例如Ni)的分离，这可允许分离的配体包括气态形式。在框440处，工艺室可清除气态配体和未反应的还原剂(例如H2)。
在实施例中，可以重复执行框410-440的方法以产生至少金属成核位点的子单层或单层。在实施例中，金属成核位点的子单层或单层可提供足够的反应性表面，其可允许使用原子层沉积方法在金属成核位点的子单层或单层上或之上形成CEM膜。在实施例中，金属成核位点可不均匀地分布于导电衬底上，例如，使得某些区域可包括过渡金属的额外层，而导电衬底的其他区域包括过渡金属的单层或子单层。另外，可以在沉积导电覆盖层之前执行框410-440，以便提供例如不含过渡金属氧化物的成核层。响应于提供不含氧化物的成核层，可以在成核层上沉积包括大比例的耐氧化物贵金属的导电衬底。
应当指出的是，尽管已将原子层沉积标识为制造CEM膜的方法，但所要求保护的主题可以采用各种CEM制造工艺，例如金属氧化物化学气相沉积、物理气相沉积或其他制造工艺。
在实施例中，CEM器件可以以各种集成电路类型中的任何一种来实现。例如，在一个实施例中，例如可以在集成电路中实现许多CEM器件以形成可编程存储器阵列，可编程存储器阵列可以通过改变一个或多个CEM器件的阻抗状态来重新配置。在另一实施例中，可编程CEM器件可以用作例如非易失性存储器阵列。当然，要求保护的主题在范围上不限于本文提供的具体示例。
可以形成多个CEM器件以产生集成电路器件，其可以包括例如具有第一相关电子材料的第一相关电子器件和具有第二相关电子材料的第二相关电子器件，其中第一和第二相关电子材料可以包括彼此不同的显著不同阻抗特性。另外，在一个实施例中，包括彼此不同的阻抗特性的第一CEM器件和第二CEM器件可以形成在集成电路的特定层内。此外，在一个实施例中，在集成电路的特定层内形成第一和第二CEM器件可以包括至少部分地通过选择性外延沉积来形成CEM器件。在另一实施例中，集成电路的特定层内的第一和第二CEM器件可至少部分地通过离子注入例如以改变第一和/或第二CEM器件的阻抗特性而形成。
另外，在一个实施例中，可以至少部分地通过相关电子材料的原子层沉积来在集成电路的特定层内形成两个或更多个CEM器件。在另一个实施例中，第一相关电子开关材料的多个相关电子开关器件中的一个或多个和第二相关电子开关材料的多个相关电子开关器件中的一个或多个可以至少部分地通过毯式沉积和选择性外延沉积的组合来形成。另外，在一个实施例中，第一和第二存取器件可以分别大体上与第一和第二CEM器件相邻地定位。
在另一个实施例中，多个CEM器件中的一个或多个可以单独位于集成电路内第一金属化层的导电线路与第二金属化层的导电线路的一个或多个交叉点处。在一个实施例中，一个或多个存取器件可以位于第一金属化层的导电线路与第二金属化层的导电线路的相应的一个或多个交叉点处，其中，存取器件可以与相应的CEM器件配对。
在前面的描述中，在特定的使用环境中，例如正在讨论有形组件(和/或类似地，有形材料)的情况中，在“上”和“上方”之间存在区别。作为示例，在衬底“上”沉积物质是指涉及直接物理和有形接触的沉积而在沉积的物质和衬底之间没有中间体，例如中间物质(例如，在介入工艺操作期间形成的中间物质)；尽管如此，在衬底“上方”沉积虽然被理解为潜在地包括在衬底“上”沉积(因为“在…上”也可以准确地描述为“在...上方”)，但应理解其包括在所沉积的物质和衬底之间存在一个或多个中间体的情况，例如，一种或多种中间物质，使得所沉积的物质不一定与衬底直接物理和有形接触。
在适当的特定使用环境(例如在其中讨论有形材料和/或有形组件的情况中)中在“下”和“下方”之间进行类似的区分。虽然在这种特定的使用环境中“下”意图必然意味着物理和有形接触(类似于刚刚描述的“上”)，“下方”可能包括直接物理和有形接触的情况，但不一定意味着直接的物理和有形接触，例如如果存在一种或多种中间体，例如一种或多种中间物质。因此，“在…上”应理解为“紧在...上方”，“在...下方”应理解为“紧在…下方”。
同样应理解，诸如“在...之上”和“在......之下”的术语以与前面提到的术语“向上”、“向下”、“顶部”、“底部”等类似的方式理解。这些术语可用于促进讨论，但不旨在必然限制所要求保护的主题的范围。例如，术语“在...之上”作为示例并不意味着声明范围仅限于实施例正面朝上的情况，诸如与例如倒置的实施例相比。作为一个例子，示例包括倒装芯片，其中，例如，在不同时间(例如，在制造期间)的取向可能不一定对应于最终产品的取向。因此，如果作为示例的对象在特定方向(作为一个示例，例如正面朝下)的可应用的要求范围内，同样地，后者也被解释为包括在另一方向(作为一个示例，例如正面朝上)的可应用的要求范围内，反之亦然，即使所应用的字面声明语言有可能以其他方式被解释。当然，再次，如在专利申请的说明书中一直如此，描述和/或使用的特定上下文提供了关于合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，术语“或”(如果用于关联列表，例如A，B或C)旨在表示A、B和C(这里用于包括性意义)以及A、B或C(这里用于排他性意义)。根据这种理解，“和”用于包括性意义并且意图表示A、B和C；而“和/或”可以充分谨慎地使用，以表明意在所有上述含义，尽管不需要这样的用法。另外，术语“一个或多个”和/或类似术语用于以单数形式描述任何特征、结构、特性等，“和/或”也用于描述多个和/或一些其他组合形式的特征、结构、特征等。此外，术语“第一”、“第二”、“第三”等用于区分不同的实施例，作为一个示例例如区分不同的组件，而不是提供数字限制或揭示特定的顺序，除非明确指出。除此以外。同样地，术语“基于”和/或类似术语被理解为不一定意图传达穷举的因素列表，而是允许存在未必明确描述的其他因素。
此外，对于涉及所要求保护的主题的实现并且受到测试、测量和/或规范程度制约的情况，旨在以下面的方式理解。例如，在给定情况下，假设要测量物理特性的值。如果对于普通技术人员合理地可能发生对于测试、测量和/或规范有关程度(至少针对特性而言)的替代的合理方法，则继续该示例，至少为了实现目的，要求保护的主题旨在涵盖那些替代的合理方法，除非另有明确说明。作为示例，如果产生一个区域上的测量图并且所要求保护的主题的实现涉及采用该区域上的斜率的测量，但是存在用于估计该区域上的斜率的各种合理和替代技术，则要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量或相同的结果，除非另有明确说明。
还应注意，如果使用了术语“类型”和/或“类”(例如针对特征、结构、特性等(使用“光学”或“电学”特征、结构、特性作为简单示例)，这样的术语按照如下方式至少部分地意味着此特征、结构、特性等本身的和/或与此特征、结构、特性等相关，即存在微小变化，甚至可能以其他方式被认为不完全与该特征、结构、特性等一致的变化，如果此微小变化足够小以便此特征、结构、特性等在存在这些变化的情况下也仍将被认为是主要存在的，一般并不妨碍此特征、结构、特性等是这种“类型”和/或“类”(例如，是“光学类型”或“光学类”)。因此，继续该示例，术语光学类型和/或光学类特性必然旨在包括光学特性。同样地，作为另一示例，术语电气类型和/或电气类特性必然旨在包括电气特性。应当注意，本公开的说明书仅提供一个或多个说明性示例，并且所要求保护的主题不旨在限于一个或多个说明性示例；然而，正如关于专利申请的说明书的总是常见情况一样，描述和/或使用的特定上下文提供了关于要作出合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各个方面。出于解释的目的，阐述了诸如量、系统和/或配置之类的细节作为示例。在其他实例中，省略和/或简化了众所周知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但对于本领域技术人员而言将会发生许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖所要求保护的主题内的所有修改和/或改变。

Claims (22)

1.一种相关电子材料(CEM)器件，包括：
导电衬底，该导电衬底包括具有原子浓度的如下项：贵金属、两种或更多种贵金属的合金、或由足以引起所述衬底的主要导电性能的至少一种贵金属的氧化物形成的材料；以及
第一成核层，该第一成核层形成在所述导电衬底的表面上，以允许在所述导电衬底之上沉积一层或多层CEM膜。
2.根据权利要求1所述的CEM器件，进一步包括：
第二成核层，该第二成核层形成在所述CEM膜的表面上，该第二成核层允许在所述第二成核层上沉积导电覆盖层。
3.根据权利要求1或2所述的CEM器件，其中，所述CEM膜包括在约0.1％至15.0％之间的掺杂物浓度，并且其中，所述第一成核层包括至少50.0％的原子浓度的形成所述CEM膜的金属物质。
4.根据前述权利要求中的任一项所述的CEM器件，其中，所述第一成核层由与所述CEM膜的金属物质相同的金属物质形成。
5.根据前述权利要求中的任一项所述的CEM器件，其中，所述第一成核层包括形成在所述导电衬底的所述表面之上的单层。
6.根据权利要求1所述的CEM器件，其中，所述第一成核层包括形成在所述导电衬底的所述表面之上的子单层。
7.根据前述权利要求中的任一项所述的CEM器件，其中，所述第一成核层包括约在至范围内的厚度。
8.根据前述权利要求中的任一项所述的CEM器件，其中，所述第一成核层包括约在至范围内的厚度。
9.根据前述权利要求中的任一项所述的CEM器件，其中，所述第一成核层包括导电材料。
10.根据前述权利要求中的任一项所述的CEM器件，其中，所述导电衬底包括至少50.0％的原子浓度的所述贵金属、或所述贵金属合金、或所述至少一种贵金属的氧化物。
11.一种构建相关电子材料(CEM)器件的方法，包括：
在室中形成导电衬底，该导电衬底包括具有原子浓度的如下项：贵金属、两种或更多种贵金属的合金、或由足以引起所述衬底的主要导电性能的至少一种贵金属的氧化物形成的材料；
在所述导电衬底上形成一个或多个第一成核层；以及
在所述一个或多个成核层上形成CEM膜。
12.根据权利要求11所述的方法，进一步包括：
在所述CEM膜上形成一个或多个第二成核层；并且
在所述一个或多个第二成核层之上形成导电覆盖层。
13.根据权利要求11或12所述的方法，其中，在所述一个或多个成核层上形成所述CEM膜包括：经由原子层沉积工艺沉积一层或多层CEM。
14.根据权利要求11至13中的任一项所述的方法，其中，所述一个或多个第一成核层包括导电材料，该导电材料包括具有至少约50.0％的原子浓度的过渡金属或过渡金属氧化物。
15.根据权利要求11至14中的任一项所述的方法，其中，所述一个或多个第一成核层包括导电材料的子单层，该导电材料的子单层包括至少约50.0％的原子浓度的贵金属或包括至少50.0％金属的贵金属氧化物。
16.根据权利要求11至15中的任一项所述的方法，其中，形成所述导电衬底包括沉积一个或多个层，该一个或多个层具有至少约50.0％的原子浓度的所述贵金属、或所述贵金属合金、或足以引起所述衬底的主要导电性能的所述至少一种贵金属的氧化物。
17.一种电子器件，包括：
相关电子材料(CEM)膜，该相关电子材料(CEM)膜设置在第一导电衬底和第二导电衬底之间；
第一成核层，该第一成核层形成在所述CEM膜的第一侧和所述第一导电衬底之间；以及
第二成核层，该第二成核层形成在所述CEM膜的第二侧和所述第二导电衬底之间，其中
所述第一导电衬底和所述第二导电衬底包括具有原子浓度的如下项：贵金属、两种或更多种贵金属的合金、或由足以引起所述衬底的主要导电性能的至少一种贵金属的氧化物形成的材料。
18.根据权利要求17所述的电子器件，其中，所述第一成核层或所述第二成核层或其组合包括子单层。
19.根据权利要求17或18所述的电子器件，其中，所述第一成核层或所述第二成核层或其组合包括单层。
20.根据权利要求17至19中的任一项所述的电子器件，其中，所述CEM膜包括在约0.1％至15.0％之间的原子浓度的P型掺杂物。
21.根据权利要求17至20中的任一项所述的电子器件，其中，所述第一成核层包括约在至的范围内的厚度。
22.根据权利要求17至21中的任一项所述的电子器件，其中，所述第一导电衬底和所述第二导电衬底包括至少50.0％的原子浓度的如下项：所述贵金属、至少50.0％的所述两种或更多种贵金属的合金、或足以引起所述衬底的主要导电性能的所述至少一种贵金属的氧化物。
CN201780076883.6A 2016-12-19 2017-12-18 在相关电子材料器件中形成成核层 Pending CN110073506A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/383,926 US20180175290A1 (en) 2016-12-19 2016-12-19 Forming nucleation layers in correlated electron material devices
US15/383,926 2016-12-19
PCT/GB2017/053788 WO2018115831A1 (en) 2016-12-19 2017-12-18 Forming nucleation layers in correlated electron material devices

Publications (1)

Publication Number Publication Date
CN110073506A true CN110073506A (zh) 2019-07-30

Family

ID=60888537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780076883.6A Pending CN110073506A (zh) 2016-12-19 2017-12-18 在相关电子材料器件中形成成核层

Country Status (4)

Country Link
US (1) US20180175290A1 (zh)
CN (1) CN110073506A (zh)
TW (1) TWI738942B (zh)
WO (1) WO2018115831A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033743A (ko) * 2005-09-22 2007-03-27 삼성전자주식회사 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자
WO2009140305A1 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
US20130168614A1 (en) * 2011-12-29 2013-07-04 L'Air Liquide Société Anonyme pour ''Etude et l'Exploitation des Procédés Georges Claude Nickel allyl amidinate precursors for deposition of nickel-containing films
CN105247098A (zh) * 2013-05-22 2016-01-13 田中贵金属工业株式会社 包含有机镍化合物的化学沉积用原料及使用该化学沉积用原料的化学沉积法
US20160163978A1 (en) * 2014-12-09 2016-06-09 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US41502A (en) * 1864-02-09 Improvement in car-couplings
US20040012700A1 (en) * 2002-06-25 2004-01-22 Minolta Co., Ltd. Image processing device, image processing program, and digital camera
US7510641B2 (en) * 2003-07-21 2009-03-31 Los Alamos National Security, Llc High current density electropolishing in the preparation of highly smooth substrate tapes for coated conductors
US7910935B2 (en) * 2005-12-27 2011-03-22 Samsung Electronics Co., Ltd. Group-III nitride-based light emitting device
EP2099070B1 (en) * 2006-12-19 2012-09-26 Fujitsu Limited Process for producing resistance change device
WO2008107941A1 (ja) * 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
US20100008348A1 (en) * 2008-07-10 2010-01-14 Interdigital Patent Holdings, Inc. Uplink tti bundling with measurement gaps
DE102008058768B4 (de) * 2008-11-24 2011-12-15 Zenergy Power Gmbh Verfahren zur Herstellung von Metallsubstraten für HTS-Schichtanordnungen
BR112012011692B1 (pt) * 2009-11-16 2020-11-17 Hitachi Chemical Company, Ltd material de conexão de circuito e estrutura de conexão para membro de circuito usando o mesmo
US20130018724A1 (en) * 2011-07-14 2013-01-17 Enpulz, Llc Buyer group interface for a demand driven promotion system
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033743A (ko) * 2005-09-22 2007-03-27 삼성전자주식회사 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자
WO2009140305A1 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
US20130168614A1 (en) * 2011-12-29 2013-07-04 L'Air Liquide Société Anonyme pour ''Etude et l'Exploitation des Procédés Georges Claude Nickel allyl amidinate precursors for deposition of nickel-containing films
CN105247098A (zh) * 2013-05-22 2016-01-13 田中贵金属工业株式会社 包含有机镍化合物的化学沉积用原料及使用该化学沉积用原料的化学沉积法
US20160163978A1 (en) * 2014-12-09 2016-06-09 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region

Also Published As

Publication number Publication date
WO2018115831A1 (en) 2018-06-28
US20180175290A1 (en) 2018-06-21
TWI738942B (zh) 2021-09-11
TW201831711A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
CN110073506A (zh) 在相关电子材料器件中形成成核层
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
CN110024153A (zh) 通过将导电衬底转换为相关电子区域而形成的相关电子器件
CN109478594A (zh) 制造具有减少的界面层阻抗的相关电子材料设备
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI722259B (zh) 由相關電子材料形成的開關裝置
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
CN110024152A (zh) 控制相关电子材料中的掺杂物浓度
CN108701762A (zh) 含氮的相关电子材料设备的制造
CN108604635A (zh) 相关电子材料器件的制造
CN108701764A (zh) 相关电子材料的阻挡层
CN109643757A (zh) Cem切换装置
CN110199389A (zh) 用于由相关电子材料（cem）形成器件的方法和过程
KR102317625B1 (ko) Cem 스위칭 장치
WO2018100341A1 (en) A cem switching device
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW202114259A (zh) 相關電子材料（cem）的形成
US20190051824A1 (en) Cem switching device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210121

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190730

WD01 Invention patent application deemed withdrawn after publication