CN108604635A - 相关电子材料器件的制造 - Google Patents

相关电子材料器件的制造 Download PDF

Info

Publication number
CN108604635A
CN108604635A CN201780008546.3A CN201780008546A CN108604635A CN 108604635 A CN108604635 A CN 108604635A CN 201780008546 A CN201780008546 A CN 201780008546A CN 108604635 A CN108604635 A CN 108604635A
Authority
CN
China
Prior art keywords
predecessor
nickel
associated electrical
substrate
cem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780008546.3A
Other languages
English (en)
Inventor
金柏莉·盖伊·里德
卡洛斯·帕滋·德·阿拉吉奥
卢西恩·施弗伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN108604635A publication Critical patent/CN108604635A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electron Tubes For Measurement (AREA)
  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)
  • Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本公开的技术一般涉及用于例如执行开关功能的相关电子材料的制造。在实施例中，气态形式的前驱物可用在腔室中以构建包含各种阻抗特性的相关电子材料膜。

Description

相关电子材料器件的制造
技术领域
本公开的技术一般涉及相关电子器件，并且更具体地，涉及制造展现所需阻抗特性的相关电子开关器件的方法。
背景技术
集成电路器件(例如电子开关器件)可以在各种电子设备类型中找到。例如，存储器和/或逻辑装置可以包含电子开关，可以用在计算机、数码相机、蜂窝电话、平板设备、个人数字助理等中。与电子开关器件(例如可以包含在存储器和/或逻辑装置中)相关的、设计者在考虑适用于任何特定应用时可能感兴趣的因素例如可包括物理尺寸、存储密度、工作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他示例因素可以包括制造成本、制造易度、可扩展性和/或可靠性。而且，似乎对展现出较低功率和/或较高速度特性的存储器和/或逻辑装置的需求不断增加。
附图说明
在说明书的结论部分中特别指出并明确要求了保护的主题。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过结合附图阅读、参考以下详细描述而最好地理解，在附图中：
图1A是示出根据实施例的由相关电子材料形成的器件的示例电流密度相对电压分布的示图；
图1B是根据实施例的相关电子材料开关的等效电路的示意图；
图2A-2C示出了根据一个或多个实施例的用于制造相关电子材料膜的方法的简化流程图；
图3是根据实施例的用于制造相关电子材料器件的双(环戊二烯基)分子(Ni(C5H5)2)(其可以用作气态形式的示例前驱物)的示图；
图4A-4D示出了根据实施例的用于制造相关电子材料器件的方法中使用的子工艺；
图5A-5D是示出根据实施例的可用于制造相关电子材料器件的方法中作为时间的函数的气流和温度分布的示图；
图5E-5H是示出根据实施例的可用于制造相关电子材料器件的方法中作为时间函数的前驱物流和温度分布的示图；和
图6A-6C是示出根据实施例的用于制造相关电子材料器件的沉积和退火工艺中使用的作为时间函数的温度分布的示图。
具体实施方式
在以下的详细描述中参考了形成描述的部分的附图，其中相同的标号始终表示相同的部件以指示相应的和/或类似的组件。应当理解，附图中示出的组件不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些组件的尺寸可能相对于其他组件被夸大。另外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进对附图的讨论和/或不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
本说明书中对“一个实现方式”、“实现方式”、“一个实施例”、“实施例”和/或类似物的引用意味着结合特定实现方式和/或实施例描述的特定特征、结构和/或特性包括在所要求保护的主题的至少一个实现方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在表示所描述的相同的实现方式或任何一个特定实现方式。此外，应当理解，所描述的特定特征、结构和/或特性能够在一个或多个实现方式中以各种方式组合，并且因此例如在预期的权利要求范围内。当然，一般来说，这些和其他问题因环境而异。因此，特定的描述和/或使用上下文提供了关于要作出的推论的有用指导。
如这里所使用的，术语“耦合”、“连接”和/或类似术语一般地被使用。应该理解，这些术语不是同义词。相反，“连接”一般用于表示两个或多个组件例如直接物理接触(包括电接触)；而“耦合”一般用于表示两个或多个组件可能物理接触(包括电接触)；然而，“耦合”一般也用于表示两个或多个组件不一定直接接触，但仍然能够协作和/或交互。术语“耦合”一般也理解为意味着间接连接，例如，在适当的上下文中。这里使用的术语“和”、，“或”、“和/或”和/或类似术语包括各种含义，这些含义也预期至少部分地取决于这些术语使用时的特定上下文。通常，“或”(如果用于关联列表，例如A，B或C)旨在表示A、B和C，(此处以包含性含义使用)以及A、B或C(此处以排他性含义使用)。另外，术语“一个或多个”和/或类似术语用于以单数形式描述任何特征、结构和/或特性，和/或还用于描述多个特征、结构和/或特征和/或一些其他组合。同样地，术语“基于”和/或类似术语被理解为不一定意图传达一组排他性因素，而是允许存在未必明确描述的其他因素。当然，对于所有前述内容，描述和/或使用的特定上下文提供了关于要作出的推论的有用指导。应当注意，以下描述仅提供一个或多个说明性示例，并且所要求保护的主题不限于这些一个或多个说明性示例；然而，再次，描述和/或使用的特定上下文提供了关于要作出的推论的有用指导。
本公开的特定实施例描述了用于制备和/或制造相关电子材料(CEM)以形成相关电子开关的方法和/或工艺，此相关电子开关例如可以用于形成例如存储器和/或逻辑装置中的相关电子随机存取存储器(CERAM)。例如，可以形成CERAM设备的相关电子材料和CEM开关也可以用于各种其他电子电路类型，例如存储器控制器、存储器阵列、滤波器电路、数据转换器、锁相环电路、微波和毫米波收发器等等，尽管所要求保护的主题的范围不限于这些方面的范围。在这种情况下，CEM开关可以展现出基本上快速的导体/绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器设备中，从晶态变为非晶态；在另一个示例中，在电阻性RAM设备中形成细丝)来实现。在一个实施例中，CEM器件中的基本上快速的导体/绝缘体转变可响应于量子力学现象，与例如相变和电阻性RAM设备中的熔化/凝固或细丝形成相反。在若干实施例中的任何一个中，可以理解CME中在相对导电和相对绝缘状态之间和/或在第一和第二阻抗状态之间的这种量子力学转变。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/更高阻抗状态”。
在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的相关电子材料的量子力学转变(其中相对导电/较低阻抗状态与绝缘/较高阻抗状态实质上不同)可以根据Motto(莫特)转变来理解。根据莫特转变，如果发生莫特转变条件，则材料可以从相对绝缘/更高阻抗状态切换到相对导通/更低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示Bohr(玻尔)半径。如果达到阈值载流子浓度，使得满足莫特标准，则认为发生莫特转变。响应于Mott转变发生，CEM器件的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为与较高电阻/较高电容状态实质上不同的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
可以通过电子的定位来控制莫特转变。如果诸如电子之类的载流子被定位，则认为载流子之间的强库仑相互作用将CEM的带劈裂以产生相对绝缘(相对较高阻抗)状态。如果电子不再定位，则弱库仑相互作用可能占主导地位，这可能导致带劈裂的消除，这进而又可能导致与相对较高阻抗状态实质不同的金属(导电)带(相对较低阻抗状态)。
此外，在实施例中，除了电阻的变化之外，从相对绝缘/更高阻抗状态切换到实质上不同的相对导电/较低阻抗状态可以引起电容的变化。例如，CEM器件可以表现出可变电阻以及可变电容的特性。换句话说，CEM器件的阻抗特性可包括电阻分量和电容分量。例如，在金属状态下，CEM器件可以包括可以接近零的相对较低电场，因此可以展现出实质上低电容(其同样可以接近零)。
类似地，在相对绝缘/较高阻抗状态(其可以由较高密度的束缚电子或相关电子引起)下，外部电场可能能够穿透CEM，因此CEM可以至少部分地基于存储在CEM中的额外电荷而展现出较高电容。因此，例如，至少在特定实施例中，CEM器件中从相对绝缘/较高阻抗状态到实质上不同的相对导电/较低阻抗状态的转变可导致电阻和电容两者的变化。这种转变可能带来额外的可测量现象，并且要求保护的主题在这方面不受限制。
在实施例中，由CEM形成的器件可以在包括器件的CEM的大部分体积中响应于Mott转变而呈现阻抗状态的切换。在实施例中，CEM可以形成“体积开关(bulk switch)”。如本文所使用的，术语“体积开关”指的是至少CEM的大部分体积切换器件的阻抗状态，例如响应于莫特转变。例如，在实施例中，器件的基本上所有CEM都可以响应于莫特转变而从相对绝缘/较高阻抗状态切换到相对导通/较低阻抗状态或者从相对导通/较低阻抗状态切换到相对绝缘/较高阻抗状态。在实施例中，CEM可包含一种或多种过渡金属、一种或多种过渡金属氧化物(TMO)、一种或多种稀土氧化物、周期表中一种或多种f区元素的一种或多种氧化物、一种或多种稀土过渡金属氧化物钙钛矿、钇和/或镱，尽管要求保护的主题在这方面的范围不受限制。在实施例中，CEM器件可包含选自铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌(它们可以与阴离子(例如氧或其他类型的配体)连接)的组中的一种或多种材料或其组合，尽管要求保护的主题在这方面的范围不受限制。
图1A是示出根据实施例100的由CEM形成的器件的示例电流密度相对电压分布的示图。至少部分地基于施加到CEM器件的端子的电压，例如，在“写入操作”期间，CEM器件可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压Vset和电流密度Jset可以将CEM器件置于相对低阻抗的存储器状态。相反，施加电压Vreset和电流密度Jreset可以将CEM器件置于相对高阻抗的存储器状态。如图1所示。在图1A中，参考标号110示出了可以将Vset与Vreset分开的电压范围。在将CEM器件置于高阻抗状态或低阻抗状态之后，可以通过施加电压Vread(例如，在读取操作期间)并在CEM器件的端子处检测电流或电流密度来检测CEM器件的特定状态。
根据实施例，图1的CEM器件可包括任何过渡金属化合物或过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和Anderson(安德森)无序绝缘体。在特定实现方案中，CEM器件可由开关材料形成，例如氧化镍、氧化钴、氧化铁、氧化钇和钙钛矿，例如掺铬钛酸锶、钛酸镧和锰酸盐族(包括锰酸镨钙、和镨镧锰氧化物)，这里仅是是提供几个示例。特别地，掺入具有不完整“d”和“f”轨道壳层的元素的氧化物可以展现出足够的阻抗转换特性以用于CEM器件。其他实现方式可以使用其他过渡金属化合物而不背离所要求保护的主题。
图1A的CEM器件可以包括为过渡金属氧化物可变阻抗材料的材料，但是应该理解，这些材料仅是示例性的，并不旨在限制所要求保护的主题。特定实现方式也可以采用其他可变阻抗材料。公开了氧化镍NiO作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外来配体，其可以建立和/或稳定可变阻抗特性。特别地，本文公开的NiO可变阻抗材料可包括含碳配体，例如羰基(CO)，形成NiO:CO。在另一具体示例中，掺杂有外来配体的NiO可以表示为NiO:Lx，其中Lx是配体元素或化合物，x表示一个NiO单元的配体单元数。本领域技术人员可以简单地通过平衡化合价来确定任何特定配体的x值和配体与NiO或任何其他过渡金属化合物的任何特定组合。除羰基之外的其他掺杂物配体包括：亚硝酰基(NO)、氨(NH3)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)等。
根据图1A，如果施加足够的偏压(例如，超过带劈裂电位)并且满足上述莫特条件(例如，注入的电子空穴数与开关区域中的电子数相当)，则响应于莫特转变，CEM器件可以从相对低阻抗状态切换到实质上不同的相对高阻抗状态。这可以对应于图1A的电压对电流密度分布的点108。在此点或在此点附近，电子不再被屏蔽(screened)并且变为定位在金属离子附近。这种相关性可能导致强电子-电子相互作用势，其将带劈裂以形成相对高阻抗的材料。如果CEM器件包括相对高阻抗状态，则可以通过电子空穴的传输产生电流。因此，如果在CEM器件的端子之间施加阈值电压，则可以在MIM器件的势垒上方将电子注入到金属-绝缘体-金属(MIM)二极管中。如果注入阈值电流的电子并且在端子之间施加阈值电位以将CEM器件置于“设定”状态，则大量流入电子既捕获空穴又筛选金属离子，这可能使带劈裂电位倒塌，从而引起相对低阻抗状态。
根据实施例，CEM器件中的电流可以通过外部施加的至少部分地基于外部电流确定的“顺应性(compliance)”条件来控制，该外部电流可以在写操作期间被限制例如以将CEM器件置于相对高阻抗状态。
该外部施加的顺应性电流还可以为随后的重置操作设置电流密度的条件，以将CEM器件置于相对高阻抗状态。如图1A的特定实现方式中所示，可以在点116处的写操作期间施加电流密度Jcomp以将CEM器件置于相对低阻抗状态，可以确定在随后的写操作中将CEM器件置于高阻抗状态的顺应性条件。如图1A所示，随后通过在点108处的电压Vreset处施加电流密度Jreset≥Jcomp，可以将CEM器件置于高阻抗状态，其中在该点108处Jcomp是外部施加的。
在实施例中，顺应性可以在CEM器件中设置多个电子，其可以被用于Mott转变的空穴“捕获”。换句话说，在写操作中施加的用以将CEM器件置于相对低阻抗的存储器状态的电流可以确定随后将CEM器件转换到相对高阻抗的存储器状态时要注入CEM器件的空穴的数量。
如上所述，响应于点108处的莫特转变，可以发生重置条件。如上所述，这种Mott转变可以在CEM器件中电子浓度n等于或变得至少与电子空穴的浓度p相当的条件下发生。该条件可以根据表达式(1)建模如下：
在表达式1中，λTF对应于Thomas-Fermi(托马斯费米)筛选长度，并且C是常数。
根据实施例，响应于基于施加在CEM器件的端子之间的电压信号的空穴注入，可存在如图1A所示的电压相对电流密度分布中区域104的电流或电流密度。这里，当在CEM器件的端子之间施加阈值电压VMI时，空穴的注入可满足用于在电流IMI处的低阻抗状态到高阻抗状态转变的Mott转变标准。这可以根据表达式(2)建模如下：
其中Q(VMI)对应于带电注入(空穴或电子)并且是施加的电压的函数。注入电子和/或空穴以实现Mott转变可发生于带间并且响应于阈值电压VMI和阈值电流IMI。通过根据表达式(1)借助于由根据表达式(2)的IMI注入的空穴而将电子浓度n等于引起Mott转变的电荷浓度，这样的阈值电压VMI对托马斯费米筛选长度λTF的依赖性可根据表达式(3)被建模如下：
其中：ACEM是CEM器件的横截面积；和
Jreset(VMI)是通过CEM器件的电流密度，其在阈值电压VMI时要被施加到CEM器件以将CEM器件置于相对高阻抗状态。
图1B描绘了根据实施例150的示例CEM开关器件的等效电路的示意图。如上所述，相关电子器件，例如CEM开关、CERAM阵列或利用一种或多种相关电子材料的其他类型器件，可以包括具有可变电阻和可变电容两者特性的可变阻抗装置。换句话说，CEM可变阻抗装置(例如根据实施例150的器件)的阻抗特性可至少部分地取决于该器件的电阻和电容特性，例如，跨器件端子122和130测量的电阻和电容特性。在实施例中，用于可变阻抗装置的等效电路可以包括可变电阻器(例如可变电阻器126)与可变电容器并联(例如可变电容器128)。当然，尽管图1A中描绘了可变电阻器126和可变电容器128包括分立元件，可变阻抗装置(例如实施例150的器件)可以包括大体上均质的CEM，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例可变阻抗装置的示例真值表，例如实施例150的装置。
表1-相关电子开关真值表
在实施例中，示例性真值表1示出了可变阻抗装置(例如实施例150的器件)的电阻可以至少部分以在CEM器件上施加的电压为函数而至少部分地在低阻抗状态和实质上不同的高阻抗状态之间转变。
在实施例中，在低阻抗状态下展现的阻抗可以大约在高阻抗状态下展现的实质上不同的阻抗的10.0-100,000.0倍的范围内。在其他实施例中，例如，在低阻抗状态下展现的阻抗可以大约在高阻抗状态下展现的阻抗的5.0-10.0倍的范围内。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。真值表1示出了可变阻抗装置(例如实施例150的器件)的电容可在较低电容状态和较高电容状态之间转变，在示例实施例中，该较低电容可包括近似零或非常小的电容，并且较高电容状态至少部分地是施加在CEM器件上的电压的函数。
根据实施例，CEM器件(可以包括CEM开关、CERAM存储器设备或包括相关电子材料的各种其他电子设备)可以例如通过足够数量的电子注入以满足莫特转变标准而从相对高阻抗状态的转变被置于相对低阻抗的存储器状态。在将CEM器件转变到相对低阻抗状态时，由于已经注入了足够的电子并且CEM器件的端子之间的电势克服了阈值切换电位(例如，Vset)，所以注入的电子开始筛选并且使双重占据的电子解除定位以关闭带隙。
在特定实施例中，例如，可以通过包含NixOy的化合物的电子的“回捐(back-donation)”来实现CEM器件的阻抗状态的变化，例如从低阻抗状态到实质上不同的高阻抗状态。其中下标“x”和“y”包括整数。如本文中使用的术语，“回捐”可以指通过相邻的晶格结构分子(即配体或掺杂物)向过渡金属、过渡金属氧化物或其任何组合(即，向金属的原子轨道)供应一个或多个电子(即电子密度)，并且同时可以包括从金属中心向配体/掺杂物上的未被占据的π*反键合轨道供应电子密度。电子回捐材料可以是π反键合配体，例如羰基(CO)、亚硝酰(NO)、异氰化物(RNC，其中R是H、C1-C6或烷基、G6-C10芳基)、烯烃(例如乙烯)、炔烃(例如乙炔)或膦(例如三烷基膦或三芳基膦)(R3P，其中R是C1-C6烷基或C6-C10芳基)。回捐允许过渡金属、过渡金属氧化物或其组合在施加的电压的影响下保持有利于电传导的离化状态。在某些实施例中，例如，相关电子材料中的回捐可以响应于使用诸如羰基(CO)的掺杂物而发生，并且在操作期间，可控地且可逆地“捐献”电子到过渡金属或过渡金属(例如镍)的导带。在例如氧化镍材料(例如，NiO:CO)中，回捐可以是反向的，从而可以允许氧化镍材料在器件操作期间切换以展现出高阻抗特性。因此，在此上下文中，回捐材料是指至少部分地基于施加电压的影响来控制电子向材料的导带的捐献以及源于材料的导带的反向电子捐献而表现出阻抗切换特性的材料，例如从第一阻抗状态切换到基本上不同的第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然)。
在一些实施方案中，通过回捐，包含过渡金属或过渡金属氧化物的CEM开关可以展现出低阻抗特性，如果过渡金属(例如镍)被置于2+(例如，材料中的Ni2+，例如asz#'，NiO:CO)的氧化态。相反，如果过渡金属(例如镍)处于1+或3+的氧化态，则电子回捐可以反向。因此，回捐可导致“歧化”，其可包括基本上同时的氧化和还原反应，例如：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，这种歧化是指如表达式(4)所示形成镍离子如Ni1++Ni3+，这可能在CEM器件的操作期间引起例如相对高阻抗的状态。
在实施例中，含碳配体，例如羰基分子(CO)，可以允许在CEM器件的操作期间共享电子，以允许歧化反应及其反转，例如：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示，歧化反应的反转允许镍基CEM返回到相对低阻抗状态。
在实施例中，取决于NiO:CO的原子浓度(其可以从大约在0.1％至10.0％的原子百分比范围内的值变化)，Vreset和Vset如图1A中所示在Vset>Vreset的条件下可以在0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，Vreset可以在大约0.1V至1.0V范围内的电压下发生，并且Vset可以在例如大约1.0V至2.0V范围内的电压下发生。然而，应该注意，Vset和Vreset的变化可以至少部分地基于各种因素发生，例如NiO:CO的原子浓度、CEM器件中存在的其他因素、以及其他工艺变化，所要求保护的主题在此方面不受限制。
在某些实施例中，可以利用原子层沉积来形成包括氧化镍材料(例如NiO:CO)的膜，以允许在电路环境中的器件操作期间的电子回捐，例如，以引起低阻抗状态。另外，在电路环境中的操作期间，例如，可以反转电子回捐，以便引起高阻抗状态。在特定实施例中，原子层沉积可利用两个或更多个“前驱物”源将例如NiO:CO或其他过渡金属氧化物、过渡金属化合物或其组合的组分沉积到导电基板上。在实施例中，根据以下表达式(6)，可以利用分开的分子AX和BY沉积CEM器件的层：
AX(气态)+BY(气态)＝AB(固态)+XY(气态) (6)
其中表达式(6)的“A”对应于金属，例如过渡金属、过渡金属氧化物或其任何组合)。在实施例中，过渡金属氧化物可包含镍，但金属可包含其他过渡金属和/或过渡金属氧化物，例如铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛和钒。
在特定实施例中，也可以使用包含一种以上过渡金属氧化物的CEM化合物，例如钛酸钇(YTiO3)。表达式(6)的“X”可以包含一个或多个配体，例如有机配体，并且可以包含脒基(AMD，例如，[RNCR1NR2]-其中R、R1和R2选自H或烷基)、二(环戊二烯基)(Cp)2、二(乙基环戊二烯基)(EtCp)2、双(2,2,6,6-四甲基庚烷-3,5-二酮)(thd)2、乙酰丙酮(acac)、双(甲基环戊二烯基)(CH3C5H4)2、二甲基乙二醛dmg、双(2-氨基-戊-2-烯-4-基)(apo)2、(dmamb)2(其中dmamb是1-二甲基氨基-2-甲基-2-丁醇酯)、(dmamp)2(其中，dmamp是二-二甲氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)(C5(CH3)5)2或羰基(CO)，例如四羰基(CO)4。因此，在一些实施例中，镍基前驱物AX可以例如包括：脒基镍(Ni(AMD))(示例为Ni(MeC(NBu)2)2)、二(环戊二烯基)镍(Ni(Cp)2)、二(乙基环戊二烯基)镍(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)镍(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、双(2-氨基-戊-2-烯-4-基)镍(Ni(apo)2)、双(1-二甲基氨基-2-甲基-2-丁醇酯)镍(Ni(dmamb)2)、双(二-二甲氨基-2-甲基-2-丙醇酯)镍(Ni(dmamp)2)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2)或羰基镍(Ni(CO)4)，仅给出一些示例。
在表达式(6)中，“BY”可以包括氧化剂，例如氧气(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)，仅给出一些示例。在实施例中，AX化合物可包含过渡金属氧化物或过渡金属化合物。BY可以包含选择的物质，使得表达式(6)的反应可以形成AB，其中AB表示通过该方法形成的CEM。在其他实施例中，等离子体可与氧化剂一起使用以形成氧自由基或其他活化物质以形成CEM。在其他实施例中，CEM可以通过任何类型的化学气相沉积或通过溅射沉积或通过物理气相沉积来形成。因此，在一些实施例中，可能不需要X和/或Y来形成AB(例如在从AB的靶溅射或从A的靶和B的靶的共溅射的情况下，或在包含B的周围环境中从A的靶溅射。应当注意，可以调节前驱物(例如AX和BY)的浓度，例如原子浓度，以便产生碳的最终原子浓度，例如以羰基或衍生自羰基的形式，在成品器件中为约0.1％-10.0％。然而，要求保护的主题不必限于上述前驱物和/或浓度。相反，所要求保护的主题旨在涵盖在用于制造CEM器件的原子层沉积、化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积等中使用的所有此类前驱物。
在特定实施例中，例如利用原子层沉积的实施例，基板可以暴露于加热的腔室中的前驱物，例如，腔室可以达到例如大约20.0℃至1000.0℃的温度，或者在某些实施例中，在约20.0℃至500.0℃的温度之间。在一个特定实施例中，其中进行NiO:CO的原子层沉积，可以使用大约在20.0℃和400.0℃范围内的温度范围。在暴露于前驱物源之后，可以从加热的腔室中吹扫这些源，其中吹扫可以在大约0.5秒至180.0秒的持续时间内发生。然而，应该注意，这些仅仅是潜在合适的温度和暴露时间的示例，并且所要求保护的主题内容在这方面不受限制。
在某些实施例中，利用原子层沉积的单个双前驱物循环可以产生包括厚度大约在至范围内的CEM器件层。因此，在实施例中，为了利用原子层沉积工艺形成包括约为厚度的CEM器件膜(其中各层包括约的厚度)，例如可以利用800-900个双前驱物循环，例如等式(6)的AX+BY。在另一个实施例中，利用原子层沉积工艺(其中各层包括大约)，例如可以利用300至350个双前驱物循环，例如AX+BY。应当注意，原子层沉积可以用于形成具有其他厚度的CEM器件膜，例如，厚度大约在1.5nm和150.0nm的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于原子层沉积的一个或多个双前驱物循环，CEM器件膜可以经历原位退火，这可以允许改善膜性质，例如在整个CEM器件膜中更均匀的碳分布，例如羰基形式。在某些实施例中，可将腔室加热至约20.0℃至1000.0℃范围内的温度。然而，在其他实施例中，可以利用大约150.0℃至800.0℃范围内的温度进行原位退火。原位退火时间可以从大约1秒至5.0小时范围内的持续时间变化。在特定实施例中，退火时间可以在更窄的范围内变化，例如，从大约0.5分钟到大约180.0分钟，并且要求保护的主题在这些方面不受限制。
图2A示出了根据实施例201的用于制造相关电子器件材料的方法的简化流程图。示例实现方式(诸如图2A、2B和2C中描述的)例如可以包括所示出和描述的那些块以外的块，或包括更少的块，或包括以与可被识别出的不同的顺序而发生的块，或者它们的任何组合。在实施例中，方法例如可以包括块210、230和250。图2A的方法可以符合先前在此描述的原子层沉积的一般描述。图2A的方法可以从块210开始，在块210处可以包括在加热腔室中将基板暴露于例如气态的第一前驱物(例如，“AX”)，其中第一前驱物包括过渡金属氧化物、过渡金属、过渡金属化合物或其任意组合以及第一配体。该方法可在块220处继续，在块220处可包括通过使用惰性气体或抽真空或其组合来去除前驱物AX和AX的副产物。该方法可以在块230处继续，在块230处可以包括将基板暴露于气态的第二前驱物(例如，BY)，其中第二前驱物包括氧化物，以形成CEM器件膜的第一层。该方法可以在块240处继续，在块240处可以包括通过使用惰性气体或抽真空或其组合去除前驱物BY和BY的副产物。该方法可以在块250处继续，在块250处可以包括重复将衬底暴露于第一前驱物和第二前驱物，其中中间进行吹扫和/或抽真空步骤，以形成膜的附加层，直到相关电子材料能够呈现出第一阻抗状态相对第二阻抗状态的比率至少为5.0:1.0。
图2B示出了根据实施例202的用于制造相关电子器件材料的方法的简化流程图。图2B的方法可以符合化学气相沉积或CVD以及CVD变体(例如等离子体增强CVD)等的一般描述。在图2B中，例如在块260处，可以在压力和温度条件下将衬底同时暴露于前驱物AX和BY，以促进AB的形成，AB对应于CEM。作为CVD形式的示例，可采用另外的方法来实现CEM的形成，例如直接或远程等离子体的应用、使用热丝来部分分解前驱物、或使用激光以增强反应。CVD膜工艺和/或变体可以在CVD技术领域的技术人员可以确定的条件下持续一段时间，直到例如相关电子材料具有适当的厚度并且展现适当的特性，例如电特性，如第一阻抗状态与第二阻抗状态的比率至少为5.0:1.0。
图2C示出了根据实施例203的用于制造相关电子器件材料的方法的简化流程图。图2C方法可以符合物理气相沉积或PVD或溅射气相沉积或这些和/或相关方法的变体的一般描述。在图2C中，基板可以在腔室中暴露，例如，在特定温度和压力条件下暴露于具有“视线”的前驱物的撞击流，以促进包含材料AB的CEM的形成。前驱物的来源可以是，例如，来自单独“靶”的AB或A和B，其中使用原子或分子流(这些原子或分子是通过物理手段或热手段或其他手段从包含材料A或B或AB并位于基板的“视线”中的靶移除(溅射)而得)进行沉积。在实现方式中，可以使用处理腔室，其中处理腔室内的压力包括足够低的值，例如接近下阈值的压力值或者低于阈值的压力值，使得原子或分子或A或B或AB的平均自由程大约是或大于从靶到基板的距离。由于反应腔室压力、基板的温度以及由PVD和溅射沉积领域的技术人员控制的其他特性的条件，AB(或A或B)或两者的流可以组合在基板上形成AB。
在PVD或溅射沉积的其他实施例中，周围环境可以是诸如BY的源或例如O2的环境，以供溅射的镍的反应以形成掺杂有碳或CO(例如共溅射的碳)的NiO。PVD膜及其变体将在PVD领域的技术人员可以确定的条件下持续所需的时间，直到沉积了能够展现出第一阻抗状态与第二阻抗状态的比率至少5.0:1.0的具有厚度和特性的相关电子材料。
该方法可以在块272处继续，其中，在至少一些实施例中，可以从靶溅射诸如镍的金属，并且可以在随后的氧化工艺中形成过渡金属氧化物。该方法可在块273处继续，其中，至少在一些实施例中，金属或金属氧化物可在包含气态碳的腔室(具有或没有大量氧气)中溅射。
图3是二(环戊二烯基)镍分子(Ni(C5H5)2)的试图，其可以缩写为Ni(Cp)2，可以作为气体形式的前驱物，用于根据实施例300制造相关电子材料。如图3所示，二(环戊二烯基)镍分子中心附近的镍原子被置于+2价的电离状态以形成Ni2+离子。在图3的示例分子中，另外的电子存在于二(环戊二烯基)镍(Ni(Cp)2)分子的各环戊二烯基(Cp)配体的左上和右下CH-位点。图3还示出了简化符号，示出了与五边形环戊二烯基配体键合的镍。
图4A-4D示出了根据实施例的用于制造包括CEM的膜的方法中使用的子过程。图4A-4D的子过程可以对应于利用表达式(6)的前驱物AX和BY将NiO:CO的组分沉积到导电基板上的原子层沉积工艺。在实施例中，导电基板可包括电极材料，包括氮化钛、铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱或其任何组合。然而，可通过适当材料替代来利用图4A-4D的子过程以制造包含利用其他过渡金属、过渡金属氧化物、过渡金属化合物或其组合的CEM的膜，并且要求保护的主题在这方面不受限制。
如图4A所示，(实施例400)可以将诸如基板450的基板暴露于第一气态前驱物(例如表达式(6)的前驱物AX，例如包含二(环戊二烯基)镍(Ni(Cp)2的气态前驱物)达约0.5秒至180.0秒范围内的持续时间。如前所述，可以调节第一气态前驱物的浓度(例如原子浓度)以及暴露时间，以使成品材料中碳(例如以羰基的形式)的最终原子浓度在约0.1％和10.0％之间。如本文所提及的，术语“原子浓度”通常是指成品材料中特定类型的原子的浓度。电子回捐材料的原子浓度是指电子回捐材料中与金属配位的那类原子的原子浓度，即在电子回捐材料是羰基的情况中为碳的原子浓度。如图4A和4B所示，将基板暴露于气态Ni(Cp)2可导致Ni(Cp)2分子或Ni(Cp)附着在基板450的表面的各个位置处。沉积可以在加热的腔室中进行，该加热的腔室可以达到例如大约20.0℃至400.0℃范围内的温度。然而，应该注意的是，另外温度范围(例如包括小于约20.0℃且大于约400.0℃的温度范围)也是可能的，并且所要求保护的主题内容在这方面不受限制。
如图4B所示，(实施例410)在将导电基板(例如导电基板450)暴露于气态前驱物(例如包含Ni(Cp)2的气态前驱物)之后，可以清除腔室中剩余的气态Ni(Cp)2和/或或Cp配体。在实施例中，对于包含Ni(Cp)2的气态前驱物的示例，可以将腔室吹扫约0.5秒至180.0秒范围内的持续时间。在一个或多个实施例中，吹扫持续时间可取决于，例如，未反应的配体和副产物与过渡金属、过渡金属化合物、过渡金属氧化物等表面以及处理腔室中的其他表面的亲和力(除化学键合外)。因此，对于图4B的示例，如果未反应的Ni(Cp)2、Ni(Cp)、Ni和其它副产物对基板或腔室的表面具有增加的亲和力，则可以使用更大的吹扫持续时间来除去剩余的气态配体，例如提到的那些。在其他实施例中，吹扫持续时间可以取决于例如腔室内的气流。例如，腔室内的气流(主要是层流式)可以允许以更快的速率去除剩余的气态配体，而腔室内的气流(主要是湍流式)可以允许以较慢的速率去除剩余的配体。应该注意的是，要求保护的主题旨在包括吹扫剩余的气态材料而不轮腔室内的流特性如何。
如图4C所示，(实施例420)可将第二气态前驱物(例如表达式(6)的前驱物BY)引入腔室中。如前所述，第二气态前驱物可包含氧化剂，其可用于置换第一配体，例如(Cp)，并用氧化剂(例如氧气(O2)、臭氧(O3)、一氧化氮(NO)、过氧化氢(H2O2)，仅举一些示例)代替配体。因此，如图4C所示，氧原子可以与至少一些键合到基板450的镍原子形成键。在实施例中，前驱物BY可以根据下面的表达式(7)氧化Ni(Cp)2以形成许多潜在的副产物和/或其组合：
Ni(C5H5)2+O3→NiO+
潜在的副产物(例如，CO、CO2、C5H5、C5H6、CH3、CH4、C2H5、C2H6，......) (7)
其中C5H5表示表达式(7)中的Cp。如图4C所示，显示了许多潜在的副产物，包括C2H5、CO2、CH4和C5H6。还如图4C所示，羰基(CO)分子可以与氧化镍络合物键合，例如在461中的位点460处。在实施例中，这种镍-羰基键(例如，NiO:CO)(原子浓度在例如0.1％和10.0％之间)可以实现CEM器件的基本上快速的导体/绝缘体转变。
如图4D所示，(实施例430)可以从腔室中清除潜在的烃类副产物，例如CO、CO2、C5H5、C5H6、CH3、CH4、C2H5、C2H6。在特定实施例中，利用大约在0.01Pa至105.0kPa范围内的压力，这种对腔室的吹扫可以发生在大约0.5秒至180.0秒的范围的持续时间。
在特定实施例中，可以重复图4A-4D所示和所描述的子过程，直到获得所需的厚度，例如约1.5nm至100.0nm范围内的厚度。如前所述，原子层沉积方法，例如参考图4A-4D所示和所述，对于一个ALD循环，可以产生厚度大约在至范围内的CEM器件膜。因此，为了构造包括(50.0nm)厚度的CEM器件膜，正如可能的示例，可以例如利用AX+BY执行大约300至900个双前驱物循环。在某些实施方案中，循环可偶尔散布在不同的过渡金属和/或过渡金属化合物和/或过渡金属氧化物中以获得所需的特性。例如，在实施例中，可以进行两个原子层沉积循环(其中可以形成NiO:CO层)，然后进行三个原子层沉积循环以形成例如氧化钛羰基络合物(TiO:CO)。过渡金属和/或过渡金属化合物和/或过渡金属氧化物的其他散布是可能的，并且要求保护的主题在这方面不受限制。
在特定实施例中，在完成一个或多个原子层沉积循环之后，可以对基板进行退火，这可以有助于控制晶粒结构，使CEM膜致密化或以其他方式改善膜特用、性能或耐久性。例如，如果原子层沉积产生多个柱状晶粒，则退火可以允许柱状晶粒的边界生长在一起，这例如可以减小CEM器件的电阻变化。退火可以产生额外的益处，例如，在整个CEM器件材料中更均匀地分布碳分子，例如羰基，所要求保护的主题在这方面不受限制。
图5A-5D是示出作为时间函数的前驱物流和温度分布的示图，其可以在根据实施例的用于制造相关电子器件材料的方法中。共同的时间标度(T0-T7)用于图5A-5D。图5A示出根据实施例501的前驱物(例如，AX)的前驱物流分布510。如图5B所示，可以增大前驱物流，以允许前驱物气体进入其中正在制造CEM器件的腔室中。因此，根据前驱物气流分布510，在时间T0，前驱物AX气流可以是大约0.0(例如可忽略不计)。在时间T1，前驱物AX气流可以增大到相对较高的值。在时间T2，其可以对应于在时间T1之后大约在0.5秒至180.0秒范围内的时间，前驱物AX气体可以例如通过吹扫从腔室中被清除和/或抽空。可以停止前驱物AX气流直到大约时间T5，此时前驱物AX气流可以增大到相对较高值。在时间T5之后，例如在时间T6和T7，前驱物AX气流可以返回到0.0(例如可忽略的量)，直到稍后增加。
图5B示出了根据实施例502的用于吹扫气体的气流分布520。如图5B所示，可以增大和减少吹扫气流，以允许例如抽空制造腔室的前驱物气体AX和BY。在时间T1，吹扫气流可以减少到大约0.0，这可以允许将前驱物AX气体引入制造腔室中。在时间T2，吹扫气流可以增大达约0.5秒至180.0秒范围的持续时间，以允许从制造腔室中除去过量的前驱物气体AY和反应副产物。
图5C示出了根据实施例503的用于前驱物气体(例如，BY)的气流分布520。如图5C所示，前驱物BY气流可以保持在约0.0的流速，直到大约时间T3，在该时间T3，气流可以增大到相对较高的值。在时间T4，其可以对应于在时间T2之后大约在0.5秒至180.0秒范围内的时间，前驱物BY气体可以例如通过吹扫从腔室中被清除和/或抽空。前驱物BY气流可以返回到0.0，直到大约时间T7，此时前驱物BY气流可以增大到相对较高的值。在时间T3，吹扫气流可以降低到相对低的值，这可以允许前驱物BY气体进入制造腔室。在将基板暴露于前驱物BY气体之后，可以再次增大吹扫气流以允许从制造腔室清除前驱物BY气体，这可以表示例如CEM器件膜的单个原子层的完成。在除去前驱物BY气体之后，可以将前驱物AX气体重新引入制造腔室，以引发CEM器件膜的第二原子层的沉积循环。在特定实施例中，可以重复上述将前驱物AX气体引入制造腔室、从制造腔室中清除剩余前驱物AX气体、引入前驱物BY气体和清除剩余前驱物BY气体的过程，例如，大约在300次到900次的范围内。例如，重复上述过程可以使CEM器件膜的厚度尺寸例如在约20.0nm和100.0nm之间。
图5D是示出根据实施例的在用于制造相关电子器件材料的方法中使用的作为时间函数的温度分布的示图。在图5D中，可以升高沉积温度以达到例如大约20.0℃至900.0℃范围内的温度。然而，在特定实施例中，可以使用稍微更小的范围，例如大约在100.0℃至800.0℃范围内的温度范围。此外，对于特定材料，甚至可以使用更小的温度范围，例如从大约100.0℃到大约600.0℃。
图5E-5H是示出根据实施例的在用于制造相关电子器件材料的方法中使用的作为时间函数的温度分布的示图。共同的时间标度(T0-T3)用于图5E-5H。如505中所示，可以在时间T1将前驱物AX引入制造腔室中，其中时间T0至时间T1用于吹扫和/或抽空处理腔室以通过增大吹扫气流来准备沉积，如实施例550中所示。实施例540示出在时间T1发生的前驱物AX流的相对增大。同样在时间T1，第二反应物前驱物BY流可以如实施例507所示增大，其中在560处气流增大。两种前驱物(AX和BY)可以基本上同时流动达CEM膜厚度所需的时间量。图5H中所示的温度分布示出在时间T0之前或附近设定用于沉积的温度。
图6A-6C是示出根据实施例的用于制造CEM器件的沉积和退火工艺中使用的作为时间的函数的温度分布的示图。如图6A所示(实施例600)，沉积可以在初始时间跨度期间发生，例如从T0到T1m，在此期间，可以利用原子层沉积工艺将CEM器件膜沉积在合适的基板上。在沉积CEM器件膜之后，后面可以是退火时段。在一些实施例中，多个原子层沉积循环可以从例如大约10个循环到多达1000个循环或更多，并且所要求保护的主题内容在这方面不受限制。在完成将CEM膜沉积到合适的基板上之后，可以利用大约在20.0℃至900.0℃范围内的温度进行相对高温退火或在与沉积温度相同的温度或更低温度下的退火，例如从时间T1n到时间Tlz。然而，在特定实施例中，可以使用更小的范围，例如大约在100.0℃至800.0℃范围内的温度范围。此外，对于特定材料，甚至可以使用更小的温度范围，例如从大约200.0℃到大约600.0℃。退火时间可以在约1.0秒至约5.0小时的范围，但可以缩小至例如约0.5分钟至180.0分钟的持续时间。应该注意的是，所要求保护的主题不限于用于CEM器件的退火的任何特定温度范围，并且要求保护的主题不限于任何特定的退火持续时间。在其他实施例中，沉积方法可以是化学气相沉积、物理气相沉积、溅射、等离子体增强化学气相沉积或用于形成CEM膜的其他沉积方法或沉积方法的组合，例如ALD和CVD的组合。
在实施例中，退火可以在气态环境中进行，所述气态环境包括以下项中的一种或多种：气态氮(N2)、氢气(H2)、氧气(O2)、水或蒸汽(H2O)、一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)、臭氧(O3)、氩(Ar)、氦(He)、氨(NH3)、一氧化碳(CO)、甲烷(CH4)、乙炔(C2H2)、乙烷(C2H6)、丙烷(C3H8)、乙烯(C2H4)、丁烷(C4H10)或其任何组合。退火也可以在减压环境或高达和超过大气压的压力下发生，包括多种大气压力。
如图6B所示(实施例601)，沉积可以在初始时间跨度期间发生，例如从T0到T2m，在此期间可以执行大约10个到大约500个原子层沉积循环。在时间T2n，可以启动退火时段并且可以继续退火直到时间T2z。在时间T2z之后，可以发生第二组原子层沉积循环，例如，可以在大约10个到大约500个循环之间编号。如图6B所示，可以发生第二组原子层沉积(沉积-2)循环。在其他实施例中，沉积方法可以是化学气相沉积、物理气相沉积、溅射、等离子体增强化学气相沉积或用于形成CEM膜的其他沉积方法或沉积方法的组合，例如ALD和CVD的组合。
如图6C所示，(实施例602)沉积可以在初始时间跨度期间发生，例如从时间T0到时间T3m，在此期间可以执行大约10个到大约500个原子层沉积循环。在时间T3n，可以启动第一退火时段(退火-1)并且可以继续直到时间T3z。在时间T3j，可以执行第二组原子层沉积循环(沉积-2)直到时间T3k，在该时间T3k可以增加腔室温度，使得可以发生第二退火时段(退火-2)，例如在时间T3l开始。在其他实施例中，沉积方法可以是化学气相沉积、物理气相沉积、溅射、等离子体增强化学气相沉积或用于形成CEM膜的其他沉积方法或沉积方法的组合，例如ALD和CVD的组合。
如本文所用，术语“基板”可包括裸硅、绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂和/或未掺杂半导体、由基础半导体基底支撑的外延硅层、互补金属氧化物半导体(CMOS)(例如具有金属后端的CMOS前端)和/或其他半导体结构和/或技术，例如包括CEM器件。在实施例中，基板可包含III族氮化物，例如氮化铝或氮化镓；或III-V族材料，如砷化镓、磷化铟等；或其他IV族材料，例如Ge、石墨烯、金刚石或碳化硅或其组合。基板还可以包括金属膜(例如氮化钛、铜、铝、钴、镍或其他材料)；或碳纳米管或碳纳米管簇；或其他导电材料，例如氧化钌或其上沉积CEM的其他导电氧化物。例如，与操作可编程存储器阵列相关联的各种电路(例如驱动器和/或解码电路)可以形成在基板中和/或基板上。此外，当在以下描述中提及“基板”时，可以利用先前的工艺步骤在基础半导体结构或基底中形成区域和/或结。
在实施例中，CEM器件可以以各种集成电路类型中的任何一种来实现。例如，在实施例中，可以在集成电路中实现许多CEM器件以例如形成可编程存储器阵列，该可编程存储器阵列可以通过改变一个或多个CEM器件的阻抗状态而被重新配置。在另一个实施例中，可编程CEM器件可以用作例如非易失性存储器阵列。当然，要求保护的主题不限于本文提供的具体示例的范围。可以形成多个CEM器件以产生集成电路器件，其可以包括，例如，具有第一相关电子材料的第一相关电子器件和具有第二相关电子材料的第二相关电子器件，其中第一相关电子材料和第二相关电子材料可以包括彼此不同的阻抗特性。此外，在实施例中，包括彼此不同的阻抗特性的第一CEM器件和第二CEM器件可以形成在集成电路的特定层内。此外，在实施例中，在集成电路的特定层内形成第一和第二CEM器件可以包括至少部分地通过选择性沉积来形成CEM器件。在另一个实施例中，集成电路的特定层内的第一和第二CEM器件可以至少部分地通过离子注入形成，例如以改变第一和/或第二CEM器件的阻抗特性。
此外，在实施例中，可以至少部分地通过相关电子材料的原子层沉积在集成电路的特定层内形成两个或更多个CEM器件。在另一实施例中，可以至少部分地通过毯式沉积和选择性沉积的组合来形成第一相关电子开关材料的多个相关电子开关器件中的一个或多个以及第二相关电子开关材料的多个相关电子开关器件中的一个或多个。另外，在实施例中，第一和第二存取设备可以分别基本上与第一和第二CEM器件相邻地定位。
在另一实施例中，多个CEM器件中的一个或多个可以单独地在集成电路内定位在第一金属化层的导电线和第二金属化层的导电线的一个或多个交叉点处。一个或多个存取设备可以分别定位在第一金属化层的导电线和第二金属化层的导电线的相应的一个或多个交叉点处，其中在实施例中存取设备可以与相应的CEM器件配对。
在前面的描述中，已经描述了所要求保护的主题的各种实施例。出于解释的目的，阐述了诸如量、系统和/或配置之类的细节作为示例。在其他情况下，省略和/或简化了众所周知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但本领域技术人员将会想到许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖落入所要求保护的主题内的所有修改和/或改变。

Claims (20)

1.一种方法，包括：
将基板在腔室中暴露于气态的第一前驱物，所述第一前驱物包括过渡金属氧化物、过渡金属、过渡金属化合物或其任意组合以及第一配体；
将所述基板暴露于气态的第二前驱物，所述第二前驱物包括氧化物，以形成相关电子材料膜的第一层；并且
重复将所述基板暴露于所述第一前驱物和所述第二前驱物足够次数，以便形成所述相关电子材料膜的附加层，所述相关电子材料膜展现第一阻抗状态和第二阻抗状态，所述第一阻抗状态和所述第二阻抗状态实质上彼此不相似。
2.根据权利要求1所述的方法，其中，所述相关电子材料膜包括原子浓度为0.1％和10.0％之间的电子回捐材料。
3.根据权利要求2所述的方法，其中，所述电子回捐材料包括羰基。
4.根据前述权利要求中任一项所述的方法，还包括对具有所述第一前驱物的所述腔室吹扫0.5秒和180.0秒之间的时间。
5.根据前述权利要求中任一项所述的方法，其中，将所述基板暴露于所述第一前驱物发生长达0.5秒和180.0秒之间的持续时间。
6.根据前述权利要求中任一项所述的方法，包括将所述基板暴露于所述第一前驱物和所述第二前驱物达50次和900次之间的次数。
7.根据前述权利要求中任一项所述的方法，还包括重复暴露所述基板，直到所述相关电子材料膜的厚度达到1.5nm和150.0nm之间的厚度。
8.根据前述权利要求中任一项所述的方法，其中，所述第一前驱物包括气态形式的以下项中的一种或多种：脒基镍(Ni(AMD))、二(环戊二烯基)镍(Ni(Cp)2)、二(乙基环戊二烯基)镍(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)镍(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、双(2-氨基-戊-2-烯-4-基)镍(Ni(apo)2)、双(1-二甲基氨基-2-甲基-2-丁醇酯)镍(Ni(dmamb)2)、双(二-二甲氨基-2-甲基-2-丙醇酯)镍(Ni(dmamp)2)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2)或羰基镍(Ni(CO)4)或其任意组合。
9.根据前述权利要求中任一项所述的方法，其中，所述第二前驱物包括氧气(O2)、臭氧(O3)、水(H2O)、一氧化氮(NO)、一氧化二氮(N2O)或过氧化氢(H2O2)或其任意组合。
10.根据前述权利要求中任一项所述的方法，其中，将所述基板暴露于所述第一前驱物、将所述基板暴露于所述第二前驱物或其任意组合发生于20.0℃和1000.0℃之间的温度。
11.根据前述权利要求中任一项所述的方法，还包括使被暴露的所述基板在所述腔室中退火。
12.根据前述权利要求中任一项所述的方法，还包括在开始所述退火之前将所述腔室的温度升高到20.0℃和900.0℃之间。
13.根据权利要求11或12所述的方法，其中，被暴露的所述基板在包括以下一项或多项或其任意组合的环境中被退火：气态氮(N2)、氢气(H2)、氧气(O2)、水或蒸汽(H2O)、一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)、臭氧(O3)、氩(Ar)、氦(He)、氨(NH3)、一氧化碳(CO)、甲烷(CH4)、乙炔(C2H2)、乙烷(C2H6)、丙烷(C3H8)、乙烯(C2H4)或丁烷(C4H10)。
14.一种沉积在基板上的膜，包括：
相关电子材料，所述相关电子材料具有的厚度大约在1.0nm和100.0nm之间，所述膜响应于在该膜的厚度维度两端要被施加以0.1V和10.0V之间的电压而展现出第一阻抗状态相对于第二阻抗状态的比率至少为5.0:1.0。
15.根据权利要求14所述的膜，其中，要被施加的所述电压在0.1V和2.0V之间，并且其中，所述相关电子材料包括1.5nm和150.0之间的厚度。
16.根据权利要求14所述的膜，其中，所述相关电子材料包括10和1000之间个数的原子层。
17.根据权利要求14、15和16中任一项所述的膜，其中，所述基板的至少50.0％包含氮化物材料。
18.一种开关器件，包括：
设置在两个或更多个导电电极之间的相关电子材料，所述相关电子材料具有的厚度在1.0nm和100.0nm之间，所述开关装置响应于在所述两个或更多个导电电极中的至少两个导电电极两端要被施加以0.1V和10.0V之间的电压而展现出第一阻抗状态相对于第二阻抗状态的比率至少为5.0:1.0。
19.根据权利要求18所述的开关器件，其中，所述相关电子材料的厚度在1.5nm和150.0nm之间，并且其中，在所述两个或多个导电电极中的所述至少两个导电电极两端要被施加的电压将在0.6V和1.5V之间。
20.根据权利要求18或19所述的开关器件，其中，所述相关电子材料的厚度在1.5nm和150.0nm之间，并且被沉积在包括以下项的电子材料上：氮化钛、铂、钛、铜、铝、钴、镍、氮化钨、硅化钴、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱或其任意组合。
CN201780008546.3A 2016-01-26 2017-01-25 相关电子材料器件的制造 Pending CN108604635A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/006,889 US9627615B1 (en) 2016-01-26 2016-01-26 Fabrication of correlated electron material devices
US15/006,889 2016-01-26
PCT/GB2017/050182 WO2017129970A1 (en) 2016-01-26 2017-01-25 Fabrication of correlated electron material devices

Publications (1)

Publication Number Publication Date
CN108604635A true CN108604635A (zh) 2018-09-28

Family

ID=58162962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780008546.3A Pending CN108604635A (zh) 2016-01-26 2017-01-25 相关电子材料器件的制造

Country Status (7)

Country Link
US (2) US9627615B1 (zh)
EP (1) EP3408875A1 (zh)
JP (1) JP6976967B2 (zh)
KR (1) KR20180107165A (zh)
CN (1) CN108604635A (zh)
TW (2) TWI802533B (zh)
WO (1) WO2017129970A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113913774A (zh) * 2020-07-08 2022-01-11 Tdk株式会社 成膜系统、工厂系统和晶圆的成膜方法
US11450804B2 (en) 2016-01-26 2022-09-20 Cerfe Labs, Inc. Fabricating correlated electron material (CEM) devices

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US20170237001A1 (en) * 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US20170213960A1 (en) * 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10128438B2 (en) 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10103327B2 (en) 2016-09-14 2018-10-16 Arm Limited CEM switching device
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10373680B2 (en) 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10211398B2 (en) * 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106925A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
US20080106927A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Stabilized resistive switching memory
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
US20130288427A1 (en) * 2012-04-25 2013-10-31 Steven Hung Methods Of Fabricating Dielectric Films From Metal Amidinate Precursors
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138520A (en) 1988-12-27 1992-08-11 Symetrix Corporation Methods and apparatus for material deposition
US5997642A (en) 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
EP2201149B1 (en) * 2007-09-14 2013-03-13 Sigma-Aldrich Co. Methods of preparing titanium containing thin films by atomic layer deposition using monocyclopentadienyl titanium-based precursors
US8319208B2 (en) * 2008-10-02 2012-11-27 Zettacore Ip, Inc. Methods of forming thin films for molecular based devices
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9194040B2 (en) * 2012-07-25 2015-11-24 Applied Materials, Inc. Methods for producing nickel-containing films
EP3373352A1 (en) 2014-12-09 2018-09-12 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106925A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
US20080106927A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Stabilized resistive switching memory
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
JP2010522424A (ja) * 2006-11-08 2010-07-01 シメトリックス・コーポレーション 相関電子メモリ
US20130288427A1 (en) * 2012-04-25 2013-10-31 Steven Hung Methods Of Fabricating Dielectric Films From Metal Amidinate Precursors
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450804B2 (en) 2016-01-26 2022-09-20 Cerfe Labs, Inc. Fabricating correlated electron material (CEM) devices
CN113913774A (zh) * 2020-07-08 2022-01-11 Tdk株式会社 成膜系统、工厂系统和晶圆的成膜方法
CN113913774B (zh) * 2020-07-08 2024-04-16 Tdk株式会社 成膜系统、工厂系统和晶圆的成膜方法

Also Published As

Publication number Publication date
JP6976967B2 (ja) 2021-12-08
US9627615B1 (en) 2017-04-18
TWI802533B (zh) 2023-05-21
TW201737520A (zh) 2017-10-16
US20170213961A1 (en) 2017-07-27
US10038141B2 (en) 2018-07-31
KR20180107165A (ko) 2018-10-01
EP3408875A1 (en) 2018-12-05
WO2017129970A1 (en) 2017-08-03
JP2019508904A (ja) 2019-03-28
TW202324803A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
CN108604635A (zh) 相关电子材料器件的制造
CN108701762A (zh) 含氮的相关电子材料设备的制造
CN108701760A (zh) 相关电子材料器件的制造和操作
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
US11011701B2 (en) Switching device formed from correlated electron material
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
CN108701764A (zh) 相关电子材料的阻挡层
CN109791976A (zh) 使用从邻近结构扩散的掺杂剂种类的关联电子材料器件
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
CN110024153A (zh) 通过将导电衬底转换为相关电子区域而形成的相关电子器件
CN110073506A (zh) 在相关电子材料器件中形成成核层
CN110024152A (zh) 控制相关电子材料中的掺杂物浓度
Chang et al. Achieving atomistic control in materials processing by plasma–surface interactions
CN109643756A (zh) 通过暴露于紫外线能量制造相关电子材料膜
CN109661732A (zh) Cem转换装置
US20200295260A1 (en) Correlated electron switch device sidewall restoration
US10403816B2 (en) CEM switching device
TW201946307A (zh) 關聯電子材料元件之製造
US11133466B1 (en) Methods for controlling switching characteristics of a correlated electron material device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210120

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180928

WD01 Invention patent application deemed withdrawn after publication