TWI802533B - 相關電子材料裝置的製造 - Google Patents

相關電子材料裝置的製造 Download PDF

Info

Publication number
TWI802533B
TWI802533B TW106103151A TW106103151A TWI802533B TW I802533 B TWI802533 B TW I802533B TW 106103151 A TW106103151 A TW 106103151A TW 106103151 A TW106103151 A TW 106103151A TW I802533 B TWI802533 B TW I802533B
Authority
TW
Taiwan
Prior art keywords
electronic material
substrate
precursor
nickel
impedance state
Prior art date
Application number
TW106103151A
Other languages
English (en)
Other versions
TW201737520A (zh
Inventor
金柏莉 瑞德
卡羅斯 艾洛喬
露西安 席芙蘭
Original Assignee
美商瑟夫實驗室股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑟夫實驗室股份有限公司 filed Critical 美商瑟夫實驗室股份有限公司
Publication of TW201737520A publication Critical patent/TW201737520A/zh
Application granted granted Critical
Publication of TWI802533B publication Critical patent/TWI802533B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electron Tubes For Measurement (AREA)
  • Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本案揭示之標的可關於相關電子材料之製造，該等相關電子材料例如用以執行開關功能。在實施例中，氣態形式之前驅物可用於腔室中以構建包括各種阻抗特性的相關電子材料薄膜。

Description

相關電子材料裝置的製造
本案揭示之標的係關於相關電子裝置，及更特定而言可關於製造展現所需阻抗特性之相關電子開關裝置之方法。
諸如電子開關裝置之積體電路裝置例如可在範圍寬泛的電子裝置類型中發現。例如，記憶體及/或邏輯裝置可併入有電子開關，該等開關可用於電腦、數位攝影機、蜂巢式電話、平板裝置、個人數位助理，等等。與電子開關裝置相關的因數例如可包括實體大小、儲存密度、操作電壓、阻抗範圍，及/或功耗，該等電子開關裝置如可併入設計師在設想針對任何特定應用的適用性時可能感興趣之記憶體及/或邏輯裝置。設計師可能感興趣的其他示例性因數可包括製造成本、製造簡易性、可縮放性，及/或可靠性。此外，對展示更低功率及/或更高速度之特性的記憶體及/或邏輯裝置之需求似乎日益增長。
本發明提供一種方法，該方法包括：在腔室中將基板曝露於氣態的第一前驅物，該第一前驅物包括過渡金屬氧化物、過渡金屬、過渡金屬化合物，或上述各者之任何組合，及第一配位體；將基板曝露於氣態的第二前驅物，該第二前驅物包括氧化物以形成相關電子材料薄膜的第一層；及反覆曝露基板於第一與第二前驅物達充足次數，以形成相關電子材料薄膜的額外層，相關電子材料薄膜展現第一阻抗狀態與第二阻抗狀態，第一阻抗狀態與第二阻抗狀態大體彼此不同。
本發明提供一種沉積在基板上的薄膜，該薄膜包括：相關電子材料，具有1.0 nm與100.0 nm之間的大致厚度，該薄膜回應於橫跨薄膜厚度尺寸施加之在0.1 V與10.0 V之間的電壓而展現至少5.0:1.0的第一阻抗狀態與第二阻抗狀態之比。
本發明提供一種開關裝置，包括：相關電子材料，安置在兩個或兩個以上導電電極之間，該相關電子材料具有1.0 nm與100.0 nm之間的厚度，該開關裝置回應於橫跨兩個或兩個以上導電電極中至少兩者施加之在0.1 V與10.0 V之間的電壓而展現至少5.0:1.0的第一阻抗狀態與相對於第二阻抗狀態之比。
本說明書全文中對「一個實施方式」、「一實施方式」、「一個實施例」、「一實施例」及/或類似物之引用意謂著結合特定實施方式及/或實施例描述之特定特徵、結構及/或特性被納入所主張之標的之至少一個實施方式及/或實施例中。因而，該等片語在例如貫穿本說明書各處之出現並非一定意指相同實施方式或所描述的任何一個特定實施方式。此外，將理解，所描述之特定特徵、結構，及/或特性能夠在一或更多個實施方式中以多種方式結合，且因此例如符合意欲的專利申請範圍。當然，一般情況下，該等及其他問題隨上下文而變化。因此，描述及/或使用之特定上下文就將要得出的推斷而言提供有益的指導。
如本案中所利用，一般性使用術語「耦合」、「連接」，及/或類似術語。應理解，該等術語並非意欲用作同義詞。相反，「連接」一般用以指示兩個或兩個以上組件例如處於直接實體（包括電）接觸狀態；而「耦接」一般用以意謂兩個或兩個以上組件有可能直接實體（包括電）接觸；然而，「耦接」亦一般用以意謂兩個或兩個以上組件未必直接接觸，但儘管如此亦能夠協作及/或相互作用。在適當的上下文中，術語耦接一般亦理解為意謂例如間接連接。
如本案中使用的術語「及」、「或」、「及/或」及/或相似術語包括多種含義，該等含義亦預計至少部分地取決於使用該等術語之特定上下文。通常，「或」在用以關連如A、B或C之清單時，意欲意謂在此以包容含義使用的A、B及C，亦意謂在此以獨佔含義使用的A、B及C。另外，術語「一或更多個」及/或類似術語用以描述單數形式之任何特徵、結構及/或特性，及/或亦用以描述複數個及/或某些其他組合的特徵、結構及/或特性。同樣，術語「基於」及/或類似術語被理解爲未必意欲傳達獨佔因數之集合，而是允許額外因數之存在，該等額外因數並非必須明確描述。當然，針對所有前述事項，描述及/或使用之特定上下文就將要得出的推斷而言提供了有益的指導。應注意，以下描述僅提供一或更多個說明性實例，且所主張之標的不限制於該等一或更多個說明性實例；然而，此外，描述及/或使用之特定上下文就將要得出之推論而言提供有益指導。
本揭示案之特定態樣描述方法及/或製程，該等方法及/或製程用於製備及/或製造相關電子材料(correlated electron material; CEM)以形成相關電子開關，該相關電子開關例如可用以形成例如記憶體及/或邏輯裝置中之相關電子隨機存取記憶體(correlated electron random access memory; CERAM)。可形成相關電子隨機存取記憶體裝置之相關電子材料，且相關電子材料開關例如亦可用於範圍廣泛之其他電子電路類型，諸如例如記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、鎖相迴路電路、微波及毫米波收發器等等，但所主張之標的範圍並非限制於該等方面的範疇內。在此上下文中，相關電子材料開關可展現大體上快速的導體/絕緣體轉變，此轉變可能是由相變記憶體裝置中之電子相關性，而非諸如從晶態變化到非晶態之固態結構相變所導致的；或在另一實例中是由電阻性隨機存取記憶體裝置中的細絲形成所導致的。在一個態樣中，相關電子材料裝置中之大體上快速的導體/絕緣體轉變可回應於量子機械現象，此與例如在相變及電阻性隨機存取記憶體裝置中之熔融/凝固或細絲形成相反。可在多個態樣的任一態樣中理解例如相關電子材料中的相對傳導狀態與相對絕緣狀態之間，及/或第一阻抗狀態與第二阻抗狀態之間的該等量子機械轉變。如本案中所使用，術語「相對傳導性狀態」、「相對低之阻抗狀態」，及/或「金屬狀態」是可互換的，及/或時常可被稱為「相對傳導性/較低阻抗狀態」。同樣地，術語「相對絕緣狀態」及「相對較高阻抗狀態」在本案中可互換使用，及/或可時常被視作相對「絕緣/較高的阻抗狀態」。
在一態樣中，可根據莫脫轉變（Mott transition）來理解相對絕緣/較高阻抗狀態與相對傳導性/較低阻抗狀態之間的相關電子材料之量子機械轉變，其中相對傳導性/較低阻抗狀態大體上不同於絕緣/較高阻抗狀態。根據莫脫轉變，如若出現莫脫轉變條件，則材料可從相對絕緣/較高阻抗狀態轉換至相對傳導性/較低阻抗狀態。莫脫標準可由此公式定義：(nc )1/3 a ≈ 0.26，其中nc 表示電子濃度，且其中「a」表示玻爾半徑。若達到載流子濃度臨限值，以使得莫脫標準得以滿足，則視作發生莫脫轉變。回應於莫脫轉變之發生，相關電子材料裝置的狀態從相對較高電阻/較高電容狀態（例如絕緣/較高阻抗狀態）變化至大體上不同於較高電阻/較高電容狀態的相對較低電阻/較低電容狀態（例如傳導性/較低阻抗狀態）。
在另一態樣中，莫脫轉變可藉由電子局部化而控制。如若諸如電子之載流子例如得以局部化，則載流子之間的強庫侖相互作用被視作將分裂相關電子材料能帶，產生相對絕緣（相對較高的阻抗）狀態。若電子不再局部化，則可以弱庫侖相互作用爲主，該作用使得能帶分裂之移除，從而產生大體上不同於相對較高阻抗狀態的金屬（傳導性）能帶（相對較低阻抗狀態）。
此外，在一實施例中，除電阻變化之外，從相對絕緣/較高阻抗狀態轉換至大體上不同且相對傳導性/較低阻抗狀態亦可導致電容變化。例如，相關電子材料裝置可同時展現可變電阻及可變電容之特性。換言之，相關電子材料裝置之阻抗特性可包括電阻及電容分量。例如，在金屬狀態下，相關電子材料裝置可包括可接近零之相對低電場，且因此可展現同樣可接近零之大體上低電容。
同樣地，在可能由束縛或相關電子之較高密度而產生的相對絕緣/較高阻抗狀態中，外部電場可能能夠穿透相關電子材料，且因此相關電子材料可展現至少部分基於相關電子材料內儲存之額外電荷之較高電容。因此，例如至少在特定實施例中，相關電子材料裝置中從相對絕緣/較高阻抗狀態至大體上不同且相對傳導性/較低阻抗狀態之轉變可導致電阻及電容兩者之變化。此轉變可引起額外的可量測現象，但所主張之標的不限於此。
在一實施例中，由相關電子材料形成之裝置可回應於包括裝置之相關電子材料之大部分體積內的莫脫轉變而展現阻抗狀態之轉換。在一實施例中，相關電子材料可形成「塊狀開關」。如本案中所使用，術語「塊狀開關」係指諸如回應於莫脫轉變而轉換裝置的阻抗狀態之相關電子材料的至少大部分體積。例如，在一實施例中，裝置的大體上所有相關電子材料可回應於莫脫轉變而從相對絕緣/較高阻抗狀態轉換到相對傳導性/較低阻抗狀態，或從相對傳導性/較低阻抗狀態轉換到相對絕緣/較高阻抗狀態。在一實施例中，相關電子材料可能包含一或更多種過渡金屬、一或更多種過渡金屬氧化物(transition metal oxide; TMO)、一或更多種稀土氧化物、元素週期表中一或更多種F區元素中之一或更多種氧化物、一或更多種稀土過渡金屬氧化物鈣鈦礦、釔，及/或鐿，但所主張之標的並非限定於此範疇。在一實施例中，相關電子材料裝置可包含選自包含以下各者之群組的一或更多種材料：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩，及鋅（該等材料可與諸如氧之陰離子或其他類型之配位體連接），或上述各者之組合，但所主張之標的並非限定於此範疇。
第1A圖是圖示根據一實施例100之由相關電子材料形成之裝置的示例性電流密度對比電壓輪廓的圖。例如在「寫入操作」期間，至少部分地基於施加於相關電子材料裝置之端子的電壓，該相關電子材料裝置可進入相對低阻抗狀態或相對高阻抗狀態。例如，電壓V設定 及電流密度J設定 的施加可使相關電子材料裝置進入相對低阻抗的記憶體狀態。反之，電壓V重設 及電流密度J重設 的施加可使相關電子材料裝置進入相對高阻抗的記憶體狀態。如第1A圖所示，元件符號110說明可使V設定 隔離於V重設 的電壓範圍。在相關電子材料裝置進入高阻抗狀態或低阻抗狀態之後，可藉由施加電壓V讀取 （例如在讀取操作期間）及對相關電子材料裝置端子處的電流或電流密度進行偵測而偵測關電子材料裝置的特定狀態。
根據一實施例，第1A圖之相關電子材料裝置可包括任何過渡金屬化合物或過渡金屬氧化物(transition metal oxide; TMO)，諸如例如鈣鈦礦、莫脫絕緣體、電荷交換絕緣體，及安德森無序絕緣體。在特定實施方式中，相關電子材料裝置可由轉換材料（switching material）形成，該等轉換材料諸如氧化鎳、氧化鈷、氧化鐵、氧化釔及諸如鉻摻雜鈦酸鍶、鈦酸鑭之鈣鈦礦，及包括錳酸鐠鈣及亞錳酸鐠鑭之錳酸鹽種類，僅舉少數實例。特定而言，包括併入有不完整「d」及「f」軌道殼層之元素的氧化物可展現用於相關電子材料裝置中之充足的阻抗轉換特性。其他實施方式可在不背離本案主張之標的的情況下使用其他過渡金屬化合物。
在一個態樣中，第1A圖之相關電子材料裝置可包含為過渡金屬氧化物可變阻抗材料之材料，但應理解，該等材料僅爲示例性，且並不意欲限制本案主張之標的。特定實施方式亦可使用其他可變阻抗材料。氧化鎳(NiO)經揭示為一種特定過渡金屬氧化物。本案論述之NiO材料可摻雜有外來配位體，該等配位體可確定及/或穩定化可變阻抗特性。特定而言，本案揭示之NiO可變阻抗材料可包括含碳配位體，該配位體如羰基(CO)，從而形成NiO:CO。在另一特定實例中，摻雜外來配位體之NiO可表示爲NiO:Lx ，其中Lx 是配位體元素或化合物且x指示用於一個單位NiO之配位體單位數目。熟習該項技術者可藉由平衡原子價即可決定任何特定配位體及配位體與NiO或任何其他過渡金屬化合物之任何特定組合之x值。其他摻雜劑配位體除羰基之外包括：亞硝醯基(NO)、氨(NH3 )、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)，等等。
根據第1A圖，如若施加充足的偏壓（例如超過能帶分裂電位）及滿足前述莫脫條件（例如，注入電子洞具有可與轉換區域中的電子群體相當之群體），相關電子材料裝置可回應於莫脫轉變而從相對低阻抗狀態轉換至大體上不同且相對高阻抗狀態。此舉可對應於第1A圖中電壓對比電流密度輪廓之點108。在此點處，或適當之點附近，電子不再被屏蔽及在金屬離子附近局部化。此相關性可導致強大的電子間相互作用電位，此電位使能帶分裂以形成相對高阻抗材料。如若相關電子材料裝置包括相對高阻抗狀態，則電洞的遷移可產生電流。因此，如若橫跨相關電子材料裝置之端子施加臨限電壓，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)裝置之電位屏障而將電子注入金屬絕緣體金屬二極體。如若注入電子臨限電流且橫跨端子施加臨限電位以使相關電子材料裝置進入「設定」狀態，則大量流入電子截獲電洞且屏蔽金屬離子，此舉可操作以瓦解能帶分裂電位，從而引起相對低阻抗狀態。
根據一實施例，相關電子材料裝置中之電流可由外部施加的「順應」條件控制，該條件至少部分地基於在例如寫入操作期間可被限制的外部電流而決定，以使相關電子材料裝置進入相對高阻抗狀態。此外部施加順應電流亦可設定電流密度條件，以用於隨後的重設操作，以使相關電子材料裝置進入相對高阻抗狀態。如第1A圖之特定實施方式所示，可於寫入操作期間在點116處施加電流密度J順應 以使相關電子材料裝置進入相對高阻抗狀態，該電流密度J順應 可決定在後續寫入操作中使相關電子材料裝置進入低阻抗狀態的順應條件。如第1A圖所示，相關電子材料裝置可隨後在點108處在電壓V重設 下藉由施加電流密度J重設 ≥J順應 而進入低阻抗狀態，在點108處，J順應 從外部施加。
在實施例中，順應性可設定在莫脫轉變中在相關電子材料裝置中將被電洞「截獲」的電子數目。換言之，在寫入操作中經施加以使相關電子材料裝置進入相對低阻抗記憶體狀態的電流可決定將注入相關電子材料裝置之電洞的數目，該等電洞用於隨後將相關電子材料裝置轉變至相對高阻抗記憶體狀態。
如上文所指出，重設條件可回應於點108處之莫脫轉變而出現。如上文指出，該種莫脫轉變可在相關電子材料裝置中的一條件下發生，在該條件下，電子密度n等於或變得至少相較於電洞密度p。此條件可根據表達式(1)如下模型化：
Figure 02_image001
(1) 在表達式1中，λTF 對應於托馬斯費米屏蔽長度，而C是常數。
根據一實施例，第1A圖所示的電壓對比電流密度輪廓的區域104中的電流或電流密度可回應於來自施加於相關電子材料裝置中所有端子的電壓信號之電洞注入而存在。此時，在電流IMI 下，當將臨限電壓VMI 應用於相關電子材料裝置之所有端子時，電洞注入可滿足低阻抗狀態到高阻抗狀態轉變的莫脫轉變標準。此情況可根據表達式(2)如下模型化：
Figure 02_image003
(2) 其中Q(VMI )對應於注入電荷（電洞或電子）且Q(VMI )為所施加電壓的函數。電子及/或電洞注入以賦能莫脫轉變可在能帶之間及回應於臨限電壓VMI 及臨限電流IMI 而發生。根據表達式(1)，藉由使電子濃度n等於電荷濃度以藉由由表達式(2)中之IMI 注入之電洞產生莫脫轉變，該種臨限電壓VMI 對托馬斯費米屏蔽長度λTF 之依賴性可根據表達式(3)如下模型化：
Figure 02_image005
(3) 其中：ACEM 是相關電子材料裝置之橫截面面積；且 J重設 (VMI )是整個相關電子材料裝置之電流密度，該電流密度將在臨限電壓VMI 下被施加於相關電子材料裝置，使相關電子材料裝置進入相對高阻抗狀態。
第1B圖繪示根據一實施例150之示例性相關電子材料開關裝置的等效電路之示意圖。如本案所提及，諸如相關電子材料開關、相關電子隨機存取記憶體陣列，或利用一或更多個相關電子材料的其他種類之裝置的相關電子裝置可包含可變阻抗裝置，該可變阻抗裝置展現可變電阻及可變電容的特性。換言之，例如在跨於裝置端子122及130量測時，諸如根據實施例150之裝置的相關電子材料可變阻抗裝置之阻抗特性可至少部分地取決於裝置的電阻及電容特性。在一實施例中，用於可變阻抗裝置之等效電路可包含諸如可變電阻器126之可變電阻器，其與包含諸如可變電容器128之可變電容器並聯。當然，儘管可變電阻器126與可變電容器128在第1A圖中繪示爲包含離散組件，但諸如實施例150之裝置的可變阻抗裝置可包含大體上同質的相關電子材料，且所主張標的並非限定於此。
下文中表1繪示示例性可變阻抗裝置的示例性真值表，該可變阻抗裝置如實施例150中之裝置。
Figure 106103151-A0304-0001
 表1 – 相關電子開關真值表
在一實施例中，示例性真值表1顯示諸如實施例150中之裝置的可變阻抗裝置的電阻可在低阻抗狀態與大體不同之高阻抗狀態之間至少部分地隨著橫跨相關電子材料裝置施加的電壓而過渡。在一實施例中，低阻抗狀態下展現的阻抗可爲大致處於比高阻抗狀態下展現的大體不同之阻抗低10.0-100,000.0倍之範圍中。在其他實施例中，且低阻抗狀態下展現的阻抗例如可大致處於比高阻抗狀態下展現的阻抗低5.0-10.0倍之範圍中。然而，應注意，本案主張標的並非限定於高阻抗狀態與低阻抗狀態之間的任何特定阻抗比。真值表1展示諸如實施例150中之裝置的可變阻抗裝置的電容可在較低電容狀態與較高電容狀態之間轉變，該較低電容狀態在一示例性實施例中可包含大致零或極少的電容，而該較高電容狀態至少部分地隨著橫跨相關電子材料裝置施加的電壓而變化。
根據一實施例，可包括相關電子材料開關、相關電子隨機存取記憶體記憶體裝置，或包括相關電子材料的多種其他電子裝置之相關電子材料裝置可進入相對低阻抗記憶體狀態，例如藉由例如經由注入充足數目的電子以滿足莫脫轉變標準而從相對高阻抗狀態轉變進入相對低阻抗記憶體狀態。在將相關電子材料裝置轉變到相對低阻抗狀態時，在充足電子已被注入及橫跨相關電子材料裝置之端子的電位大於臨限開關電位（例如V設定 ）時，注入電子開始屏蔽及去局部化雙重佔據的電子以關閉帶隙。
在特定實施例中，相關電子材料裝置的阻抗狀態變化，如從低阻抗狀態到大體不同之高阻抗狀態的變化例如可由化合物電子的「逆給予」而引起，該等化合物包括Nix :Oy （其中下標「x」及「y」包含整數）。如本案所使用之術語，「逆給予」係指藉由晶格結構之相鄰分子而供應一或更多個電子到過渡金屬、過渡金屬氧化物，或上述各者之任何組合；該晶格結構例如包括過渡金屬、過渡金屬氧化物，或上述各者之組合。逆給予允許過渡金屬、過渡金屬氧化物，或上述各者之組合維持離子化狀態，該狀態有利於在施加電壓影響下之導電性。在某些實施例中，相關電子材料中之逆給予例如可回應於摻雜劑的使用而出現，該摻雜劑如羰基(CO)，該逆給予例如在操作期間以可控及可逆轉方式將電子「給予」諸如鎳之過渡金屬或過渡金屬氧化物的導帶。逆給予可在氧化鎳材料（例如，NiO:CO）中逆轉，例如可由此允許氧化鎳材料轉換以在裝置操作期間展現高阻抗特性。因此。在此上下文中，逆給予材料係指一材料，該材料展現阻抗轉換特性，如至少部分地基於施加電壓的影響而從第一阻抗狀態轉換到大體不同之第二阻抗狀態（例如從相對低阻抗狀態轉換到相對高阻抗狀態，或反之亦然），以控制進出材料導帶的電子給予，及電子給予之逆轉。
在一些實施例中，以逆給予之方式，包括過渡金屬或過渡金屬氧化物之相關電子材料開關可展現低阻抗特性，如若諸如鎳之該過渡金屬例如進入2+氧化狀態（例如材料中之Ni2+ ，如NiO:CO）。反之，如若諸如鎳之過渡金屬例如進入1+或3+氧化狀態，則電子逆給予可逆轉。因此，逆給予可產生「歧化作用」，該作用可包含大體上同時的氧化及還原反應，諸如：
Figure 02_image007
(4) 其中該種歧化作用在此情況下係指鎳離子形成爲Ni1+ + Ni3+ ，如表達式(4)所示，此可在相關電子材料裝置操作期間產生例如相對高阻抗狀態。在一實施例中，諸如羰基分子(CO)之含碳配位體可允許在相關電子材料裝置操作期間共用電子，以便允許歧化反應及其逆轉，諸如：
Figure 02_image009
(5)
如前文提及，歧化反應的逆轉，如表達式(5)所示，允許鎳基相關電子材料返回相對低阻抗狀態。
在實施例中，根據NiO:CO原子濃度（此原子濃度可不同於大致處於0.1%至10.0%原子百分數範圍內的值），如第1A圖中所示的V重設 及V設定 可在V設定 大於V重設 的條件下在大致0.1 V至10.0 V之範圍內變化。例如，在一可能的實施例中，V重設 可在大致0.1 V至1.0 V範圍中的電壓下出現，而V設定 例如可在大致1.0 V至2.0 V範圍中的電壓下出現。然而，應注意，V設定 及V重設 之變化可能至少部分地基於多種因數而出現，如相關電子材料裝置中之NiO:CO的原子濃度及其他存在，及其他製程變化，但本案所主張之標的並非限定於此。
在某些實施例中，原子層沉積可用以形成包括諸如NiO:CO之氧化鎳材料的薄膜，以允許在電路環境中之裝置操作期間的電子逆給予，以例如產生低阻抗狀態。同時，在電路環境中之操作期間，例如電子逆給予可逆轉，以便產生例如高阻抗狀態。在特定實施例中，原子層沉積可利用兩個或兩個以上「前驅物」源以在導電基板上沉積例如NiO:CO組分或其他過渡金屬氧化物、過渡金屬化合物，或上述各者之組合。在一實施例中，根據表達式(6)，相關電子材料裝置層可利用單獨分子AX及BY而沉積，表達式(6)如下所示：
Figure 02_image011
其中表達式(6)中之「A」對應於過渡金屬、過渡金屬氧化物，或上述各者之任何組合。在實施例中，過渡金屬氧化物可包含鎳，但可包含其他過渡金屬及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳鈀、錸、釕、銀、錫、鈦、釩。
在特定實施例中，亦可利用包含一個以上過渡金屬氧化物的相關電子材料化合物，如鈦酸釔(YTiO3 )。表達式(6)中之「X」可包含配位體，如有機配位體，包括脒基(AMD)、二環戊二烯(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基-3,5-庚二酮)((thd)2 )、乙醯丙酮(acac)、雙(甲基環戊二烯)((CH3 C5 H4 )2 )、丁二酮肟鹽(dmg)2 、2-胺基-戊-2-烯-4-酮(apo)2 、(dmamb)2 ，其中dmamb = 1-二甲胺基-2-甲基-2-丁醇、(dmamp)2 ，其中dmamp = 1-二甲胺基-2-甲基-2-丙醇、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 )及羰基(CO)4 。因此，在一些實施例中，鎳基前驅物AX可包含例如脒鎳(Ni(AMD))，其一實例是Ni(MeC(NBu)2)2、二環戊二烯鎳(Ni(Cp)2)、二乙基環戊二烯鎳(Ni(EtCp)2)、雙(2,2,6,6-四甲基-3,5-庚二酮)Ni(II)(Ni(thd)2)、乙酸丙酮鎳(Ni(acac)2)、雙(甲基環戊二烯基)鎳(Ni(CH3C5H4)2、丁二酮肟鎳(Ni(dmg)2)、2-胺基-戊-2-烯-4-酮鎳(Ni(apo)2)、Ni(dmamb)2，其中dmamb=1-二甲胺基-2-甲基-2-丁醇、Ni(dmamp)2，其中dmamp=1-二甲胺基-2-甲基-2-丙醇、雙(五甲基環戊二烯基)鎳(Ni(C5(CH3)5)2，及羰基鎳(Ni(CO)4)，僅舉數例。
在表達式(6)中，「BY」可包含氧化劑，如氧氣(O2)、臭氧(O3)、氧化氮(NO)、過氧化氫(H2O2)，僅舉數例。在實施例中，AX化合物可包含過渡金屬氧化物或過渡金屬化合物。BY可包含經選擇之物種，以使得表達式(6)所示之反應可形成AB，其中AB表示由該製程形成的相關電子材料。在其他實施例中，電漿可與氧化劑結合使用以形成氧自由基或其他活性物種以形成相關電子材料。在其他實施例中，相關電子材料可藉由任何類型之化學氣相沉積，或藉由濺射沉積，或藉由物理氣相沉積而形成。因此，在一些實施例中，X及/或Y並非必須形成AB(如在從AB靶材進行濺射或從A靶材及B靶材進行共濺射，或在包括B的大氣環境中從A靶材進行濺射的情況下)。應注意，諸如AX及BY之前驅物中諸如原子濃度的濃度可經調整以便產生大致0.1%與10.0%之間的碳 最終原子濃度，該碳如呈羰基形式。然而，本案主張之標的並非必須限定於上述辨識之前驅物及/或濃度。相反，本案主張之標的意欲包含用於在製造相關電子材料裝置中利用之原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積等等中之所有該類前驅物。
在特定實施例中，如利用原子層沉積之實施例，基板可在加熱腔室中曝露於前驅物，此舉可獲得例如大致攝氏20.0度至攝氏1000.0度範圍中之溫度，或在某些實施例中獲得例如大致攝氏20.0度至攝氏500.0度範圍中之溫度。在執行NiO：CO的原子層沉積的一個特定實施例中，可利用處於大致攝氏20.0度與攝氏400.0度的範圍中之溫度範圍。在曝露於前驅物源之後，可從加熱腔室中淨化該等源，其中淨化可在大致0.5秒至180.0秒之範圍中的持續時間內進行。然而，應注意，上述各者僅為可能的適宜溫度及曝露時間的實例，且本案主張之標的並非限定於此。
在某些實施例中，利用原子層沉積的單個雙前驅物循環可產生包括一厚度的相關電子材料裝置層，該厚度大致處於0.6Å至1.5Å的範圍中。因此，在一實施例中，為利用原子層沉積製程來形成包括大致500Å之厚度的相關電子材料裝置薄膜，其中層包含大致0.6Å之厚度，可利用800至900次雙前驅物循環，例如方程式(6)中之AX + BY。在另一實施例中，利用層包含大致1.5 Å之厚度的原子層沉積製程時，可利用300至350次雙前驅物循環，例如AX + BY。應注意，原子層沉積可用以形成具有其他厚度的相關電子材料裝置薄膜，例如大致處於1.5 nm與150.0 nm之範圍中之厚度，且本案主張的標的並非限定於此。
在特定實施例中，回應於原子層沉積的一或更多個雙前驅物循環，相關電子材料裝置薄膜可經歷原位退火，此製程可允許薄膜特性之改良，如在整個相關電子材料裝置薄膜的更均勻的碳分佈，如以羰基形式的碳。在某些實施例中，腔室可被加熱到大致攝氏20.0度至攝氏1000.0度範圍中之溫度。然而，在其他實施例中，原位退火可利用大致攝氏150.0度至攝氏800.0度之範圍中之溫度執行。原位退火時間可不同於大致1秒至5.0小時的範圍中之持續時間。在特定實施例中，退火時間可在更小範圍內不同，例如從大致0.5分鐘至大致180.0分鐘的範圍中，但本案主張的標的並非限定於此。
第2A圖圖示根據一實施例201之用於製造相關電子裝置材料之方法的簡化流程圖。諸如第2A圖、第2B圖，及第2C圖中描述的示例性實施方式例如可包括除了已圖示及描述之彼等方塊的方塊、更少的方塊，或以不同於可辨識次序之次序出現的方塊，或上述各者之任何組合。在一實施例中，方法例如可包括方塊210、230，及250。第2A圖之方法可符合本案先前描述的原子層沉積的一般描述。第2A圖之方法可始於方塊210，此處可包含在例如加熱腔室中將基板曝露於氣態的第一前驅物（例如「AX」），其中第一前驅物包括過渡金屬氧化物、過渡金屬、過渡金屬化合物或上述各者之任何組合，及第一配位體。該方法可在方塊220處繼續，此處可包含藉由使用惰性氣體或抽空，或上述方法之組合來移除前驅物AX及AX之副產物。該方法可在方塊230處繼續，此處可包含將基板曝露於氣態的第二前驅物（例如BY），其中第二前驅物包括氧化物以便形成相關電子材料裝置的第一層薄膜。該方法可在方塊240處繼續，此處可包含藉由使用惰性氣體或抽空，或上述方法之組合來移除前驅物BY及BY之副產物。該方法可在方塊250處繼續，此處可包含反覆將基板曝露於第一及第二前驅物，其間進行淨化及/或抽空步驟以便形成額外薄膜層，直至相關電子材料能夠展現至少5.0:1.0之第一阻抗狀態與第二阻抗狀態之比。
第2B圖圖示根據一實施例202之用於製造相關電子裝置材料之方法的簡化流程圖。第2B圖的該方法可符合化學氣相沉積(chemical vapor deposition; CVD)或化學氣相沉積之變化（如電漿增強化學氣相沉積，等等）的一般描述。在第2B圖中，如在方塊260處，基板可在壓力及溫度條件下同時曝露於前驅物AX及BY，以促進AB的形成，此AB對應於相關電子材料。額外方法可用以產生相關電子材料的形成，如施加直接或遠端電漿，使用熱絲以部分分解前驅物，或雷射以增強反應，如化學氣相沉積的形式實例。化學氣相沉積薄膜製程及/或其變化可在熟習化學氣相沉積之技術者可決定的條件下執行達一持續時間，直至例如相關電子材料具有適當厚度及展現適當特性為止，該特性諸如電特性，如至少5.0:1.0的第一阻抗狀態與第二阻抗狀態之比。
第2C圖圖示根據一實施例203之用於製造相關電子裝置材料之方法的簡化流程圖。第2C圖之該方法可符合物理氣相沉積(physical vapor deposition; PVD)或濺射氣相沉積或該等方法之變化及/或相關方法的一般描述。在第2C圖中，基板可在腔室中曝露於例如在特定溫度及壓力條件下具有「視線」的前驅物撞擊流，以促進包括材料AB之相關電子材料的形成。前驅物源可爲例如來自單獨「靶材」之AB或A及B，其中藉由使用原子流或分子流而產生沉積，該等流以物理方式或熱方式或其他手段自由材料A或B或AB組成的靶材移除（濺射），且處於基板的「視線」中。在一實施方式中，可使用處理腔室，其中處理腔室壓力內的壓力包括一足夠低的值，如接近下限限值之壓力值，或低於臨限值之壓力值，以使得原子或分子或A或B或AB的平均自由路徑大致為或大於從靶材到基板的距離。由於反應腔室壓力、基板溫度及由熟習物理氣相沉積及濺射沉積技術者控制的其他特性的條件，AB（或A或B）流或兩者可在基板上組合以形成AB。在物理氣相沉積或濺射沉積的其他實施例中，周圍環境可為諸如BY之來源或例如O2環境，O2環境用於濺射鎳之反應以形成摻碳NiO或CO(例如共濺射碳)。物理氣相沉積薄膜及其變化將在如熟習物理氣相沉積的技術者可決定的條件下繼續達一所需時間，直至沉積具有某種厚度及特性的相關電子材料，該相關電子材料能夠展現至少5.0：1.0的第一阻抗狀態與第二阻抗狀態之比。
該方法可在方塊272處繼續，在此步驟中，至少一些實施例中，諸如鎳之金屬可從靶材進行濺射，且過渡金屬氧化物可形成於後續氧化製程中。該方法可在方塊273處繼續，其中，至少在一些實施例中，金屬或金屬氧化物可在包括含或不含大量氧部分的氣態碳的腔室中濺射。
第3圖是根據一實施例300的二環戊二烯鎳分子(Ni(C5H5)2)之圖，此分子可縮寫為Ni(Cp)2且可以氣態形式充當用於製造相關電子材料之前驅物。如第3圖所示，二環戊二烯鎳分子中心附近的鎳原子已進入+2離子化狀態以形成Ni2+離子。在第3圖的示例性分子中，額外的電子存在於二環戊二烯((Cp)2)分子的環戊二烯基(Cp)部分的左上及右下CH-位置。第3圖另外圖示顯示鍵合至二環戊二烯分子之五角形形狀單體的鎳的簡化標記。第4A-4D圖圖示根據一實施例之用於製造包括相關電子材料之薄膜之方法中使用的子製程。第4A-4D圖之子製程可對應於利用表達式(6)中前驅物AX及BY以在導電基板上沉積NiO：CO組分的原子層沉積製程。在實施例中，導電基板可包含電極材料，該電極材料包括氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥，或上述各者之任何組合。然而，第4A-4D圖之子製程可利用適當的替代材料而用以製造包括相關電子材料的薄膜，該等薄膜利用其他過渡金屬、過渡金屬氧化物、過渡金屬化合物或上述各者之組合，但本案主張之標的並非限定於此。
如第4A圖所示（實施例400），諸如基板450之基板可曝露於第一氣態前驅物達大致0.5秒至180.0秒的範圍中之一持續時間，該第一氣態前驅物如表達式(6)之前驅物AX，諸如包括二環戊二烯鎳(Ni(Cp)2 )之氣態前驅物。如前所述，諸如第一氣態前驅物之原子濃度之濃度及曝露時間可經調整以便產生例如大致0.1%與10.0%之間的最終碳原子濃度（諸如以羰基形式）。如第4A圖所示，基板曝露於氣態(Ni(Cp)2 可產生(Ni(Cp)2 )分子或(Ni(Cp)在基板450表面之各種位置上的連接。沉積可在加熱腔室中發生，該加熱腔室可獲得例如大致處於攝氏20.0度至攝氏400.0度的範圍中之溫度。然而，應注意額外溫度範圍亦是可能的，如包括小於大致攝氏20.0度及大於大致攝氏400.0度之溫度範圍，且本案主張之標的並非限定於此。
如第4B圖所示（實施例410），在諸如導電基板450的導電基板曝露於諸如包括(Ni(Cp)2 )之氣態前驅物的氣態前驅物之後，腔室可淨化剩餘的氣態Ni(Cp)2 及/或Cp配位體。在一實施例中，對於包括(Ni(Cp)2 )之氣態前驅物的實例，腔室可淨化達一持續時間，該持續時間大致處於0.5秒至180.0秒之範圍中。在一或更多個實施例中，淨化持續時間可取決於例如未反應配位體及副產物與過渡金屬、過渡金屬化合物、過渡金屬氧化物或類似表面及處理腔室中存在的其他表面的親合性（除化學鍵合以外）。因此，在第4B圖的實例中，如若未反應Ni(Cp)2 、Ni(Cp)、Ni及其他副產物將展現對基板或腔室表面的增強親合性，則可利用更長淨化持續時間以移除剩餘氣態配位體，如本案提及之彼等氣態配位體。在其他實施例中，淨化持續時間可取決於例如腔室內的氣流。例如，腔室內主要爲層狀的氣流可允許以更快速率移除剩餘氣態配位體，而腔室內主要爲亂流的氣流可允許以更慢速率移除剩餘配位體。應注意，本案主張之標的意欲包含淨化剩餘氣態材料，無論腔室內為何種流動特性。
如第4C圖所示（實施例420），諸如表達式(6)之前驅物BY的第二氣態前驅物可被引入腔室。如前所述，第二氣態前驅物可包含氧化劑，該氧化劑可操作以取代諸如(Cp)2 之第一配位體，及以諸如氧氣(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 )之氧化劑替換配位體，僅舉數例。因此，如第4C圖所示，氧原子可形成與鍵合至基板450的至少一些鎳原子鍵合的鍵。在一實施例中，依據以下表達式(7)，前驅物BY可氧化(Ni(Cp)2 )以形成數個額外氧化劑，及/或上述各者之組合：
Figure 02_image013
潛在副產物（例如CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 、...）(7) 其中C5 H5 在表達式(7)中已置換Cp。如第4C圖所示，顯示數個潛在副產物，包括C2 H5 、CO2 、CH4 ，及C5 H6 。亦如第4C圖中圖示，羰基(CO)分子可鍵合至氧化鎳複合物，例如461中之位置460處。在實施例中，該等鎳-羰基鍵（例如NiO:CO），在例如0.1%與10.0%之間的原子濃度下可能產生相關電子材料裝置的大體上快速導體/絕緣體轉變。
如第4D圖所示（實施例430），潛在烴類副產物，例如CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 可從腔室中淨化。在特定實施例中，該種腔室淨化可利用大致處於0.01 Pa至105.0 kPa之範圍中之壓力而發生達一持續時間，該持續時間大致處於0.5秒至180.0秒之範圍中。
在特定實施例中，第4A-4D圖中描述及圖示的子製程可反覆執行直至達到所需厚度，如大致處於1.5 nm至100.0 nm範圍中之厚度。如本案先前所提及，諸如參考第4A-4D圖中圖示及描述的原子層沉積方法例如可在例如一個原子層沉積(Atomic Layer Deposition; ALD)循環中產生具有一厚度之相關電子材料裝置薄膜，該厚度大致處於0.6 Å至1.5 Å之範圍中。因此，要建構包括500.0 Å（50.0 nm）之厚度的相關電子材料裝置薄膜，正如可能之實例所示，可利用例如AX + BY來執行大致300至900次雙前驅物循環。在某些實施例中，循環中可偶爾散佈於不同過渡金屬及/或過渡金屬化合物及/或過渡金屬氧化物中以獲得所需特性。例如，在一實施例中，可於其中形成NiO:CO層之兩次原子層沉積循環之後，可執行三次原子層沉積循環以形成例如二氧化鈦羰基錯合物(TiO:CO)。過渡金屬及/或過渡金屬化合物及/或過渡金屬氧化物的其他散佈亦是有可能的，但本案主張之標的並非限定於此。
在特定實施例中，在一或更多個原子沉積循環完成之後，基板可經退火，此退火可協助控制晶粒結構，密化相關電子材料薄膜或提高薄膜特性、效能或耐久度。例如，如若原子層沉積產生柱狀晶粒數目，則退火可允許柱狀晶粒邊界生長在一起，此舉可例如降低相關電子材料裝置之電阻變化。退火可產生額外益處，如諸如羰基之碳分子在例如整個相關電子材料裝置材料的更均勻分佈，且本案主張的標的物並非限定於此。
第5A-5D圖是根據一實施例之圖表，該等圖表圖示隨著時間變化的前驅物流及溫度輪廓，該等前驅物流及溫度輪廓可用於用以製造相關電子裝置材料之方法。共同時標(T0 -T7 )用於第5A-5D圖。第5A圖圖示根據一實施例501之前驅物（例如AX）之前驅物流輪廓510。如第5B圖所示，前驅物氣流可增大，以便允許前驅物氣體進入相關電子材料裝置正於其中經歷製造的腔室。因此，根據時間T0 處之前驅物氣流輪廓510，前驅物AX氣流可大致為0.0（例如可忽略的）。在時間T1 處，前驅物AX氣流可增加到相對更高的值。在可對應於大致處於時間T1 之後0.5秒至180.0秒的範圍中之時間T2 處，前驅物AX氣體可經淨化及/或抽出腔室，例如藉由淨化。前驅物AX氣流可停止直至大致時間T5 ，在時間T5 處，前驅物AX氣流可增加到相對更高的值。時間T5之後，如在時間T6 及T7 處，前驅物AX氣流可返回至0.0（例如可忽略的量），直至稍後增大。
第5B圖圖示根據一實施例502之淨化氣體的氣流輪廓520。如第5B圖所示，淨化氣流可增大及減小以便允許抽空例如具有前驅物氣體AX及BY的製造腔室。在時間T0 處，淨化氣體輪廓520指示相對高的淨化氣流，在時間T1 之前，該淨化氣流可允許移除製造腔室內的雜質氣體。在時間T1 處，清洗氣流可減小到大致0.0，此可允許將前驅物AX氣體引入製造腔室。在時間T2 處，淨化氣流可增大達大致處於0.5秒至180.0秒的範圍中之一持續時間，以便允許從製造腔室中移除多餘前驅物氣體AY及反應副產物。
第5C圖圖示根據一實施例503之前驅物氣體（例如BY）之氣流輪廓520。如第5C圖所示，前驅物BY氣流可保持大致0.0之流率，直至達大致時間T3 ；在時間T3 處，氣流可增大到相對更高的值。在可對應於大致處於時間T2 之後0.5秒至180.0秒的範圍中之時間的時間T4 處，前驅物BY氣體可淨化及/或抽出腔室，例如藉由淨化。前驅物BY氣流可返回到0.0，直至達大致時間T7 ；在時間T7 處，前驅物BY氣流可增大到相對更高的值。
在時間T3 處，淨化氣流可減小到相對低值，此值可允許前驅物BY氣體進入製造腔室。在基板曝露於前驅物BY氣體之後，淨化氣流可再次增大以便允許移除製造腔室中之前驅物BY氣體，此舉可表示例如一個相關電子材料裝置薄膜之原子層的完成。在移除前驅物BY氣體之後，前驅物AX氣體可再次被引入製造腔室以便啟動相關電子材料裝置薄膜之第二原子層的沉積循環。在特定實施例中，將前驅物AX氣體引入製造腔室，從製造腔室中淨化剩餘前驅物AX氣體，引入前驅物BY氣體，及淨化剩餘前驅物BY氣體之上述製程可反覆執行，例如在大致300次至900次的範圍之中。上述製程之反覆執行可產生相關電子材料裝置薄膜，該等薄膜具有例如在大致20.0 nm與100.0 nm之間的厚度尺寸。
第5D圖是根據一實施例之圖表，該圖圖示隨著時間變化的溫度輪廓，該溫度輪廓用於用以製造相關電子裝置材料之方法。在第5D圖中，沉積溫度可升高以獲得一溫度，該溫度例如是大致處於攝氏20.0度至攝氏900.0度的範圍中之溫度。然而，在特定實施例中，可利用較小溫度範圍，如大致在攝氏100.0度至攝氏800.0度之間的溫度範圍。而且，對於特定的材料，甚至可利用更小溫度範圍，如從大致攝氏100.0度到大致攝氏600.0度之溫度範圍。
第5E-5H圖是根據一實施例之圖表，該等圖表展示隨著時間變化的前驅物流及溫度輪廓，該等前驅物流及輪廓可用於用以製造相關電子裝置材料之方法。共同時標(T0 -T3 )用於第5E-5H圖。如505中所示，前驅物AX可在時間T1 處進入製造腔室，其中時間T0 至時間T1 用以淨化及/或抽空處理腔室，以準備藉由增加淨化氣流而進行沉積，如實施例550中圖示。實施例540圖示前驅物AX在時間T1 時出現的前驅物流相對增大。亦在時間T1 處，第二反應物前驅物BY之流可隨著氣流在560處增大而增大，如實施例507中所示。雙前驅物（AX及BY）可大體上同時流動達相關電子材料薄膜厚度所需的時長。第5H圖中所示之溫度輪廓圖示在時間T0 之前或將近該時間設定用於沉積之溫度。
第6A-6C圖是根據一實施例之圖表，該等圖表展示隨著時間變化之溫度輪廓，該等溫度輪廓用於用以製造相關電子材料裝置之沉積及退火製程。如第6A圖所示（實施例600），沉積可發生在初始時間跨度中，如從T0 到T1m ，在此時間跨度期間，相關電子材料裝置薄膜可利用原子層沉積製程而沉積在適當基板上方。相關電子材料裝置薄膜沉積之後，可繼之以退火時段。在一些實施例中，原子層沉積循環次數的範圍可爲自例如大致10次循環到多達1000次或以上的循環，但本案主張之標的並非限定於此。在相關電子材料薄膜在適合的基板上之沉積完成之後，可利用大致處於攝氏20.0度至攝氏900.0度的範圍中之溫度執行相對高溫的退火或與沉積溫度相比相同或更低溫度之退火，如從時間T1n 到時間T1z 。然而，在特定實施例中，可利用較小範圍，如大致在攝氏100.0度至攝氏800.0度之間的溫度範圍。此外，對於特定的材料，甚至可利用更小溫度範圍，如從大致攝氏200.0度至大致攝氏600.0度。退火時間範圍可從大致1.0秒至大致5.0小時，但可縮小爲例如大致0.5分鐘至180.0分鐘之持續時間。應注意，本案主張之標的不限於任何特定的相關電子材料裝置之退火溫度範圍，本案主張之標的亦不限於任何特定退火持續時間。在其他實施例中，沉積方法可爲化學氣相沉積、物理氣相沉積、濺射、電漿增強化學氣相沉積或其他沉積方法，或沉積方法之組合，如原子層沉積與化學氣相沉積之組合，以便形成相關電子材料薄膜。
在實施例中，退火可在氣態環境中執行，該環境包括以下氣體中之一或更多者：氣態氮(N2 )、氫氣(H2 )、氧氣(O2 )、水或蒸氣(H2 O)、氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )、臭氧(O3 )、氬(Ar)、氦(He)、氨(NH3 )、一氧化碳(CO)、甲烷(CH4 )、乙炔(C2 H2 )、乙烷(C2 H6 )、丙烷(C3 H8 )、乙烯(C2 H4 )、丁烷(C4 H10 )，或上述氣體之任何組合。退火亦可在減壓環境中或壓力高達及超過大氣壓力之環境下進行，包括多個大氣壓力。
如第6B圖所示（實施例601），沉積可發生在初始時間跨度中，如從T0 到T2m ，在此時間跨度期間，可執行大致10次與大致500次之間的原子層沉積循環。在時間T2n 處，退火期可啟動且可繼續直至時間T2z 。在時間T2z 之後，第二組原子層沉積循環可發生，次數例如在大致10次與大致500次循環之間。如第6B圖所示，可發生第二組原子層沉積（沉積2）循環。在其他實施例中，沉積方法可爲化學氣相沉積、物理氣相沉積、濺射、電漿增強化學氣相沉積或其他沉積方法，或沉積方法之組合，如原子層沉積與化學氣相沉積之組合，以便形成相關電子材料薄膜。
如第6C圖中所示（實施例602），沉積可發生在初始時間跨度中，如從T0 到T3m ，在此時間跨度期間，可執行大致10次與大致500次之間的原子層沉積循環。在時間T3n 處，第一退火期（退火1）可啟動且可繼續直至時間T3z 。在時間T3j 處，第二組原子層沉積循環（沉積2）可執行直至時間T3k ，此時腔室溫度可增大以便第二退火期（退火2）可發生，例如在時間T3l 處開始。在其他實施例中，沉積方法可爲化學氣相沉積、物理氣相沉積、濺射、電漿增強化學氣相沉積或其他沉積方法，或沉積方法之組合，如原子層沉積與化學氣相沉積之組合，以便形成相關電子材料薄膜。
如本案中所使用，術語「基板」可包括裸矽、絕緣體上矽(silicon on insulator; SOI)或藍寶石上矽(silicon on sapphire; SOS)技術、摻雜及/或無摻雜半導體、由基底半導體基礎支撐的矽磊晶層、諸如具有金屬後端之互補金屬氧化物半導體前端的互補金屬氧化物半導體(complementary metal oxide semiconductor; CMOS)，及/或其他半導體結構及/或技術，例如包括相關電子材料裝置。在實施例中，基板可包含III族氮化物，如氮化鋁或氮化鎵；或III-V族材料，如砷化鎵、磷化銦或其他；或其他IV族材料，諸如Ge、石墨烯、金剛石或碳化矽，或上述各者之組合。基板亦可包含金屬薄膜（如氮化鈦、銅、鋁、鈷、鎳或其他材料）；或碳奈米管或碳奈米管群集；或其他導電材料，如氧化釕或其他導電氧化物，相關電子材料沉積於前述各者上。多種電路系統，例如關連於操作可程式化記憶體陣列的驅動器及/或解碼電路系統例如可形成於基板中及/或形成於基板上。此外，當在下文描述中引用「基板」時，先前製程步驟可用以在基底半導體結構或基礎中形成區域及/或接合點。
在一實施例中，相關電子材料裝置可在多種積體電路類型中任何類型中實施。例如，諸多相關電子材料裝置可在積體電路中實施以形成可程式化記憶體陣列，例如在一實施例中，該陣列可藉由改變一或更多個相關電子材料裝置的阻抗狀態而經重新配置。在另一實施例中，可程式化相關電子材料裝置可用作例如非揮發性記憶體陣列。當然，所主張之標的並非限定於本案提供之具體的實例範疇。
複數個相關電子材料裝置可形成以產生積體電路裝置，此裝置可包括例如具有第一相關電子材料的第一相關電子裝置及具有第二相關電子材料的第二相關電子裝置，其中第一及第二相關電子材料可包含彼此不同之阻抗特性。同時，在一實施例中，包括彼此不同的阻抗特性的第一相關電子材料裝置及第二相關電子材料裝置可形成於積體電路的特定層內。此外，在一實施例中，在積體電路之特定層內形成第一相關電子材料裝置及第二相關電子材料裝置可包括至少部分地藉由選擇性沉積而形成相關電子材料裝置。在另一實施例中，積體電路之特定層內的第一及第二相關電子材料裝置可至少部分地藉由離子佈植而形成，以便改變例如第一及/或第二相關電子材料裝置之阻抗特性。
此外，在一實施例中，兩個或兩個以上相關電子材料裝置可至少部分地藉由相關電子材料的原子層沉積而形成於積體電路之特定層內。在又一實施例中，可至少部分地藉由毯覆沉積及選擇性沉積的組合而形成具有第一相關電子開關材料的複數個相關電子開關裝置中之一或更多者，及具有第二相關電子開關材料的複數個相關電子開關裝置中之一或更多者。此外，在一實施例中，第一及第二存取裝置可分別位於大體上鄰近於第一及第二相關電子材料裝置之處。
在又一實施例中，複數個相關電子材料裝置中之一或更多者可逐一定位於積體電路內的第一金屬化層之導電線與一實施例中之第二金屬化層之導電線的一或更多個交點處。在一實施例中，一或更多個存取裝置可定位於第一金屬化層之導電線與第二金屬化層之導電線的交點中之各別一或更多者處，其中存取裝置可與各個相關電子材料裝置配對。
在前述描述中，已描述本案主張之標的之各種態樣。爲達到解釋說明之目的，本案闡述了諸如量、系統及/或配置之作為實例之特定內容。在其他情況下，忽略及/或簡化眾所周知的特徵，以便不使所主張之標的模糊不清。儘管本案中已圖示及/或描述某些特徵，但熟習該項技術者將立刻想到諸多修改、替換、變更及/或同等物。因此，將理解，所附專利申請範圍意欲涵蓋符合所主張範疇之所有修改及/或變更。
100‧‧‧實施例104‧‧‧區域108‧‧‧點110‧‧‧電壓範圍116‧‧‧點122‧‧‧端子126‧‧‧可變電阻器128‧‧‧可變電容器130‧‧‧端子150‧‧‧實施例201‧‧‧實施例202‧‧‧實施例203‧‧‧實施例210‧‧‧方塊220‧‧‧方塊230‧‧‧方塊240‧‧‧方塊250‧‧‧方塊260‧‧‧方塊271‧‧‧方塊272‧‧‧方塊273‧‧‧方塊300‧‧‧實施例400‧‧‧實施例410‧‧‧實施例420‧‧‧實施例430‧‧‧實施例450‧‧‧基板460‧‧‧位置461‧‧‧位置501‧‧‧實施例502‧‧‧實施例503‧‧‧實施例505‧‧‧實施例507‧‧‧實施例510‧‧‧前驅物流輪廓520‧‧‧氣流輪廓540‧‧‧實施例550‧‧‧實施例560‧‧‧實施例600‧‧‧實施例601‧‧‧實施例602‧‧‧實施例
本案主張之標的在本說明書之結論部分特別指出並得到明確主張。然而，本發明之標的之結構及/或操作方法，及本發明之目標、特徵，及/或優勢可在結合附圖閱讀時藉由參考以下詳細說明最佳地理解，在該等附圖中：
第1A圖是圖示根據一實施例之由相關電子材料形成之裝置的示例性電流密度對比電壓輪廓的圖；
第1B圖是根據一實施例之相關電子材料開關的等效電路示意圖；
第2A圖至第2C圖圖示根據一或更多個實施例之用於製造相關電子材料薄膜之方法的簡化流程圖；
第3圖是根據一實施例的雙(環戊二烯基)分子(Ni(C5 H5 )2 )之圖，此分子可起用於製造相關電子材料裝置的呈氣態形式之示例性前驅物的作用；
第4A圖至第4D圖圖示根據一實施例之用於製造相關電子材料裝置之方法中使用的子製程；
第5A圖至第5D圖是根據一實施例之圖表，該等圖表展示隨著時間變化的氣流及溫度輪廓，該氣流及溫度輪廓可用於用以製造相關電子材料裝置之方法；
第5E圖至第5H圖是根據一實施例之圖表，該等圖表展示隨著時間變化的前驅物流及溫度輪廓，該前驅物流及溫度輪廓可用於用以製造相關電子裝置材料之方法；及
第6A圖至第6C圖是根據一實施例之圖表，該等圖表展示隨著時間變化之溫度輪廓，該等輪廓用於用以製造相關電子材料裝置之沉積及退火製程。
參考形成本案之一部分之附圖的以下詳細說明，其中相同元件符號可指示全文中的相同部件以指示對應及/或類似的元件。將理解，如爲了說明的簡單及/或明晰起見，圖式中所示之元件無須按比例描繪。例如，一些元件之尺寸可相對於其他元件而放大。另外，將理解，亦可利用其他實施例。而且，可在不脫離所主張之標的之前提下進行結構性及/或其他變更。亦應注意，諸如向上、向下、頂部、底部，等等之方向及/或參考可用以便於圖式之論述，及/或不意欲限制所主張之標的之應用。因此，以下詳細說明將不限制所主張之標的及/或同等物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序注記) 無
(請換頁單獨記載) 無
201‧‧‧實施例
210‧‧‧方塊
220‧‧‧方塊
230‧‧‧方塊
240‧‧‧方塊
250‧‧‧方塊

Claims (19)

  1. 一種於基板上沉積薄膜之方法，該方法包含以下步驟：於第一沉積期，在一腔室中將一基板曝露於氣態之第一前驅物，該第一前驅物包括一過渡金屬氧化物、一過渡金屬、一過渡金屬化合物、或上述各者之任何組合，及一第一配位體；於第一沉積期，將該基板曝露於氣態之第二前驅物，該第二前驅物包括一氧化物，以便形成一塊狀開關相關電子材料薄膜的第一層；於第一沉積期，反覆曝露該基板於該第一及該第二前驅物達一充足次數，以便形成第一組該塊狀開關相關電子材料薄膜之額外層；於退火期對經曝露之該基板進行退火；以及在退火期之後，於第二沉積期，反覆曝露該基板於該第一及該第二前驅物達一額外次數，以便形成第二組該塊狀開關相關電子材料薄膜之額外層，該塊狀開關相關電子材料薄膜展現一第一阻抗狀態及一第二阻抗狀態，該第一阻抗狀態及該第二阻抗狀態大體彼此不同，其中該塊狀開關相關電子材料薄膜包括一電子逆給予材料，該電子逆給予材料具有在0.1%與10.0%之間的NiO：CO原子濃度。
  2. 如請求項1所述之方法，其中該電子逆給予材料包括羰基。
  3. 如請求項1所述之方法，進一步包括以下步驟：於第一沉積期，淨化該腔室中之該第一前驅物達0.5秒與180.0秒之間。
  4. 如請求項1所述之方法，其中於第一沉積期曝露該基板於該第一前驅物之步驟在0.5秒與180.0秒之間的一持續時間中發生。
  5. 如請求項1所述之方法，進一步包括以下步驟：於第一沉積期，反覆將該基板曝露於該第一及該第二前驅物達50次與900次之間。
  6. 如請求項1所述之方法，進一步包括以下步驟：於第一沉積期，反覆曝露該基板，直至達到在1.5nm與150.0nm之間的該塊狀開關相關電子材料薄膜的一厚度。
  7. 如請求項1所述之方法，其中該第一前驅物包括氣態之下列一或更多者：脒鎳(Ni(AMD))、二環戊二烯鎳(Ni(Cp)2)、二乙基環戊二烯鎳(Ni(EtCp)2)、雙(2,2,6,6-四甲基-3,5-庚二酮)Ni(II)(Ni(thd)2)、乙酸丙酮鎳(Ni(acac)2)、雙(甲基環戊二烯基)鎳(Ni(CH3C5H4)2)、丁二酮肟鎳(Ni(dmg)2)、2-胺基-戊-2-烯-4-酮鎳 (Ni(apo)2)、鎳(dmamb)2(其中dmamb=1-二甲胺基-2-甲基-2-丁醇)、鎳(dmamp)2(其中dmamp=1-二甲胺基-2-甲基-2-丙醇)、雙(五甲基環戊二烯基)鎳(Ni(C5(CH3)5)2，或羰基鎳(Ni(CO)4)、或上述各者之任何組合。
  8. 如請求項1所述之方法，其中該第二前驅物包含氧氣(O2)、臭氧(O3)、水(H2O)、氧化氮(NO)、一氧化二氮(N2O)或過氧化氫(H2O2)、或上述各者之任何組合。
  9. 如請求項1所述之方法，其中於第一沉積期，將該基板曝露於第一前驅物之步驟、將該基板曝露於第二前驅物之步驟、或上述各者之任何組合係在攝氏20.0度與攝氏1000.0度之間的一溫度下發生。
  10. 如請求項1所述之方法，其中於退火期對經曝露之該基板進行退火包括在該腔室中對經曝露之該基板進行退火。
  11. 如請求項10所述之方法，進一步包括以下步驟：在啟動該退火之前，升高該腔室溫度以達到攝氏20.0度與攝氏900.0度之間。
  12. 如請求項10所述之方法，其中該曝露基板係在一環境中退火，該環境包括下列一或更多者：氣態氮(N2)、氫氣(H2)、氧氣(O2)、水或蒸氣(H2O)、 氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)、臭氧(O3)、氬(Ar)、氦(He)、氨(NH3)、一氧化碳(CO)、甲烷(CH4)、乙炔(C2H2)、乙烷(C2H6)、丙烷(C3H8)、乙烯(C2H4)、丁烷(C4H10)，或上述各氣體之任何組合。
  13. 一種沉積在一基板上之薄膜，該薄膜包括：一塊狀開關相關電子材料，包括分別沉積之第一組層及第二組層之電子逆給予材料，該電子逆給予材料具有在0.1%與10.0%之間的NiO：CO原子濃度，該塊狀開關相關電子材料具有1.0nm與100.0nm之間的一大致厚度，該薄膜回應於橫跨該薄膜之厚度尺寸施加之在0.1V與10.0V之間的一電壓而展現至少5.0：1.0的一第一阻抗狀態與一第二阻抗狀態之比值。
  14. 如請求項13所述之沉積在該基板上之薄膜，其中將施加的該電壓在0.1V與2.0V之間，且其中該相關電子材料包括1.5nm與150.0nm之間的一厚度。
  15. 如請求項13所述之沉積在該基板上之薄膜，其中該塊狀開關相關電子材料之該第一組層包括10個與1000個之間的層。
  16. 如請求項13所述之沉積在該基板上之薄膜，其中該基板中至少50.0%包括一氮化物材料。
  17. 一種開關裝置，包括：一塊狀開關相關電子材料，包括分別沉積之第一組層及第二組層之電子逆給予材料，該電子逆給予材料具有在0.1%與10.0%之間的NiO：CO原子濃度，該塊狀開關相關電子材料係安置於兩個或兩個以上導電電極之間，該相關電子材料具有1.0nm與100.0nm之間的一厚度，該開關裝置回應於橫跨該兩個或兩個以上導電電極中至少兩者施加之在0.1V與10.0V之間的一電壓而展現至少5.0：1.0的一第一阻抗狀態與相對於一第二阻抗狀態之比值。
  18. 如請求項17所述之開關裝置，其中該塊狀開關相關電子材料包括在1.5nm與150.0nm之間的一厚度，且其中將施加於該兩個或兩個以上導電電極中至少兩者上之該電壓在0.6V與1.5V之間。
  19. 如請求項17所述之開關裝置，其中該塊狀開關相關電子材料包括1.5nm與150.0nm之間的一厚度，且沉積在一電極材料上，該電極材料包括氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥，或上述各者之任何組合。
TW106103151A 2016-01-26 2017-01-26 相關電子材料裝置的製造 TWI802533B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/006,889 US9627615B1 (en) 2016-01-26 2016-01-26 Fabrication of correlated electron material devices
US15/006,889 2016-01-26

Publications (2)

Publication Number Publication Date
TW201737520A TW201737520A (zh) 2017-10-16
TWI802533B true TWI802533B (zh) 2023-05-21

Family

ID=58162962

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106103151A TWI802533B (zh) 2016-01-26 2017-01-26 相關電子材料裝置的製造
TW112106102A TW202324803A (zh) 2016-01-26 2017-01-26 相關電子材料裝置的製造

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112106102A TW202324803A (zh) 2016-01-26 2017-01-26 相關電子材料裝置的製造

Country Status (7)

Country Link
US (2) US9627615B1 (zh)
EP (1) EP3408875A1 (zh)
JP (1) JP6976967B2 (zh)
KR (1) KR20180107165A (zh)
CN (1) CN108604635A (zh)
TW (2) TWI802533B (zh)
WO (1) WO2017129970A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170237001A1 (en) * 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US20170213960A1 (en) * 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10128438B2 (en) 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10103327B2 (en) 2016-09-14 2018-10-16 Arm Limited CEM switching device
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10373680B2 (en) 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device
US11840757B2 (en) * 2020-07-08 2023-12-12 Tdk Corporation Film deposition system, factory system, and method of depositing film on wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200912030A (en) * 2007-09-14 2009-03-16 Sigma Aldrich Co Methods of preparing thin films by atomic layer deposition using titanium-based precursors
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
TW201346056A (zh) * 2012-04-25 2013-11-16 Applied Materials Inc 由金屬脒鹽前驅物製造介電膜的方法
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138520A (en) 1988-12-27 1992-08-11 Symetrix Corporation Methods and apparatus for material deposition
US5997642A (en) 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US8319208B2 (en) * 2008-10-02 2012-11-27 Zettacore Ip, Inc. Methods of forming thin films for molecular based devices
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9194040B2 (en) * 2012-07-25 2015-11-24 Applied Materials, Inc. Methods for producing nickel-containing films
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
JP6297754B2 (ja) 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
EP2082426B1 (en) * 2006-11-08 2012-12-26 Symetrix Corporation Correlated electron memory
TW200912030A (en) * 2007-09-14 2009-03-16 Sigma Aldrich Co Methods of preparing thin films by atomic layer deposition using titanium-based precursors
TW201346056A (zh) * 2012-04-25 2013-11-16 Applied Materials Inc 由金屬脒鹽前驅物製造介電膜的方法
US20140175355A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Carbon Doped Resistive Switching Layers

Also Published As

Publication number Publication date
KR20180107165A (ko) 2018-10-01
TW201737520A (zh) 2017-10-16
JP6976967B2 (ja) 2021-12-08
US10038141B2 (en) 2018-07-31
JP2019508904A (ja) 2019-03-28
TW202324803A (zh) 2023-06-16
CN108604635A (zh) 2018-09-28
US20170213961A1 (en) 2017-07-27
US9627615B1 (en) 2017-04-18
EP3408875A1 (en) 2018-12-05
WO2017129970A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
TWI802533B (zh) 相關電子材料裝置的製造
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
KR102295434B1 (ko) 감소된 계면층 임피던스를 가진 상관 전자 물질 장치의 제작
TW201800602A (zh) 含氮之相關電子材料元件之製造
US10014468B2 (en) Barrier layer for correlated electron material
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI733885B (zh) 關聯電子材料切換裝置
TWI738942B (zh) 相關電子材料元件及其構造方法
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW201946307A (zh) 關聯電子材料元件之製造
TW201820669A (zh) Cem轉換裝置
TW202213828A (zh) 控制相關電子材料裝置的切換特性的方法