TW201820669A - Cem轉換裝置 - Google Patents

Cem轉換裝置 Download PDF

Info

Publication number
TW201820669A
TW201820669A TW106130925A TW106130925A TW201820669A TW 201820669 A TW201820669 A TW 201820669A TW 106130925 A TW106130925 A TW 106130925A TW 106130925 A TW106130925 A TW 106130925A TW 201820669 A TW201820669 A TW 201820669A
Authority
TW
Taiwan
Prior art keywords
electronic material
silicon
related electronic
material layer
conversion device
Prior art date
Application number
TW106130925A
Other languages
English (en)
Inventor
金佰利蓋 瑞德
露西安 席芙蘭
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201820669A publication Critical patent/TW201820669A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Silicon Compounds (AREA)

Abstract

本技術係關於一種用於製造轉換裝置的方法，該轉換裝置包含含矽相關電子材料。在實施例中，描述用於形成含矽相關電子材料的製程。相較於用於形成僅包含過渡金屬氧化物的相關電子材料的彼等製程，該等製程可使用相對更低溫度。

Description

CEM轉換裝置
本技術係關於一種包含相關電子材料（correlated electron material; CEM）層的轉換裝置，且係關於用於製造該裝置之方法。
電子轉換裝置可見於多種電子裝置類型中，如電腦、數位攝影機、蜂巢式電話、平板電腦裝置、個人數位助理等等，在該等電子裝置類型中電子轉換裝置可充當記憶體及/或邏輯裝置。
設計者在考慮特定電子轉換裝置是否適合此種功能時所關注之因素可包括實際尺寸、儲存密度、操作電壓、阻抗範圍，及/或功耗。受關注的其他因素可包括製造成本、易製性、可擴縮性及/或可靠性。
對展示更低功率及/或更高速度之記憶體及/或邏輯裝置之推進似乎日益增強。包含相關電子材料之轉換裝置立於此推進最前沿之原因不僅在於能夠展現低功率及/或高速率，而亦在於它們普遍可靠且易於製造、成本低廉。
本技術提供用於基於含矽相關電子材料製造轉換裝置之方法。相關電子材料轉換裝置例如可應用為記憶體及/或邏輯裝置中之相關電子隨機存取記憶體（correlated electron random access memory; CERAM），該等記憶體及/或邏輯裝置可與多種電子電路類型共同使用，諸如記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波收發器等等。
相較於其他轉換裝置，相關電子材料轉換裝置可展現快速的導體至絕緣體轉變，因為轉換是由電子相關性而非由固態結構相變或由長絲形成導致，正如分別在相變記憶體裝置及電阻隨機存取記憶體裝置中所見。
特定而言，相關電子材料轉換裝置的導體至絕緣體快速轉變可回應於量子力學現象，此與在相變及電阻式隨機存取記憶體裝置中分別可見的熔融/凝固或長絲形成對比。相關電子材料轉換裝置中在相對導電狀態與相對絕緣狀態之間（或在第一阻抗狀態與第二阻抗狀態之間）的量子力學轉變可以數種方式發生。
可根據莫特轉變來理解相關電子材料在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間之量子力學轉變。依據莫特轉變，若滿足莫特轉變條件，則材料可自相對絕緣/較高阻抗狀態轉換至相對導電/較低阻抗狀態。莫特準則可由（nc ）1/3 a ≈ 0.26定義，其中nc 表示電子濃度，且其中「a」表示波爾半徑。若達到臨限載流子濃度，因而滿足莫特準則，則據信會發生莫特轉變。回應於莫特轉變的發生，相關電子材料裝置之狀態從相對較高電阻/較高電容狀態（例如絕緣/較高阻抗狀態）變更至相對較低電阻/較低電容狀態（例如導電/較低阻抗狀態）。
莫特轉變可藉由電子局域化來控制。例如，若諸如電子之載流子局域化，則載流子之間的強庫侖交互作用據信將分裂相關電子材料之能帶，從而導致相對絕緣的（相對較高阻抗）狀態。若電子不再局域化，則弱庫侖交互作用可能主導，此導致能帶分裂之移除，能帶分裂之移除繼而產生實質上不同於相對較高阻抗狀態的金屬（導電）能帶（相對較低阻抗狀態）。
除電阻變更之外，從相對絕緣/較高阻抗狀態轉換至相對導電/較低阻抗狀態亦可導致電容變更。例如，相關電子材料轉換可展現可變電阻以及可變電容特性。換言之，相關電子材料轉換之阻抗特性可包括電阻分量及電容分量。例如，在金屬狀態下，相關電子材料轉換可包含可接近零之相對低電場，及因此可展現可同樣接近零之實質上的低電容。
相似地，在可因束縛或相關電子之較高密度而產生的相對絕緣/較高阻抗狀態中，外部電場可以能夠穿透相關電子材料，且因此相關電子材料可至少部分基於相關電子材料內儲存之額外電荷展現較高電容。因此，例如，相關電子材料轉換中從相對絕緣/較高阻抗狀態到相對導電/較低阻抗狀態之轉變可導致電阻及電容兩者之變更。
由相關電子材料形成之轉換裝置可回應於構成該裝置之相關電子材料的大部分體積內的莫特轉變而展現阻抗狀態之轉換。特定而言，相關電子材料可形成「整塊轉換（bulk switch）」。如本文中所使用，術語「整塊轉換」係指相關電子材料的至少大部分體積諸如回應於莫特轉變而轉換裝置之阻抗狀態。例如，裝置的實質上全部相關電子材料可回應於莫特轉變而從相對絕緣/較高阻抗狀態轉換至相對導電/較低阻抗狀態，或從相對導電/較低阻抗狀態轉換到相對絕緣/較高阻抗狀態。
在第1圖中圖示之一個佈置中，相關電子材料轉換裝置可包含夾在導電基板與導電覆層之間之相關電子材料層。在此佈置中，相關電子材料轉換裝置可充當記憶體儲存元件。在其他佈置中，相關電子材料轉換裝置可包含導電基板上提供之相關電子材料層，或具有導電覆層之相關電子材料層。在該等其他佈置中，該裝置包含源極及汲極區域，該區域提供整個裝置上的電流流動。
現請參看第1A圖，該圖圖示相關電子材料轉換裝置之電流密度對電壓輪廓100，該圖圖解該裝置之轉換行為。至少部分基於施加於相關電子材料裝置端子之電壓，例如在「寫入操作」期間，可將相關電子材料裝置置入相對較低阻抗狀態或相對較高阻抗狀態。例如，電壓V 設定 及電流密度J 設定 之施加可導致相關電子材料轉換裝置向相對低阻抗記憶體狀態轉變。相反，電壓V 重設 及電流密度J 重設 的施加可導致相關電子材料裝置向相對高阻抗記憶體狀態轉變。
如第1A圖所示，參考指示符110說明可分隔V 設定 與V 重設 之電壓範圍。在將相關電子材料轉換裝置置入高阻抗狀態或者低阻抗狀態之後，可藉由（例如在讀取操作期間）在相關電子材料轉換裝置的端子處施加電壓V 讀取 及偵測電流或電流密度（例如利用讀取視窗107），來偵測相關電子材料轉換裝置之特定狀態。
依據第1A圖，若施加充足的偏壓（例如超過能帶分裂電位），且滿足前述的莫特條件（例如注入之電洞數量堪比轉換區域中之電子數量），則相關電子材料轉換裝置可例如回應於莫特轉變，而從相對較低阻抗狀態轉換至相對較高阻抗狀態。此可對應於第1A圖中電壓對電流密度輪廓中之點108。在此點處或適當地在此點附近，電子不再被屏蔽並且在金屬離子附近局域化。此相關性可導致較強之電子對電子交互作用電位，此電位可作用以分裂能帶，以形成相對高阻抗材料。
若相關電子材料轉換裝置包含相對較高阻抗狀態，則可藉由電洞傳輸而生成電流。因此，若在相關電子材料裝置之整個端子上施加臨限電壓，則可越過金屬-絕緣體-金屬（metal-insulator-metal; MIM）裝置之電位障，將電子注入將電子注入金屬-絕緣體-金屬二極體。在某些裝置中，在相關電子材料裝置的端子上施加之臨限電位處，注入臨限電子電流可進行「設定」操作，此操作將相關電子材料裝置置入低阻抗狀態。在低阻抗狀態下，電子增多可屏蔽進入之電子，且移除電子局域化，此舉可作用以使能帶分裂電位崩潰，從而產生低阻抗狀態。
相關電子材料轉換裝置中之電流可藉由外部施加之「順應（compliance）」條件來控制，可至少部分基於所施加之外部電流（該外部電流在寫入操作期間是受限的）決定該電流，例如以將相關電子材料裝置置入相對較高阻抗狀態。此外部施加的順應電流在一些裝置中亦可設定用於隨後重設操作的電流密度條件，以將相關電子材料裝置置入相對較高阻抗狀態。如第1A圖的特定裝置中所示，電流密度J 順應 可在寫入操作期間在點116處施加以將相關電子材料轉換裝置置入相對較低阻抗狀態，且可決定用於在隨後的寫入操作中將相關電子材料裝置置入高阻抗狀態的順應條件。如第1A圖所示，可藉由在點108處於電壓V 重設 下施加電流密度J 重設 ≥J 順應 ，來將相關電子材料裝置置入高阻抗狀態，在點108處J 順應 是外部施加的。
特定而言，該順應可設定在相關電子材料轉換裝置中可由電洞「捕獲」以用於莫特轉變的電子數目。換言之，在寫入操作中為將相關電子材料裝置置入相對低阻抗記憶體狀態而施加之電流可以決定待注入相關電子材料裝置以隨後用於將相關電子材料轉換裝置轉變至相對高阻抗記憶體狀態之電洞的數目。
如上述所指出，重設條件可回應於點108處之莫特轉變而發生。此種莫特轉變可在相關電子材料轉換裝置中產生以下條件：其中電子密度n 約等於或變得至少相當於電洞濃度p 。此條件可根據表達式（1）模型化如下：（1） 其中λ TF 對應於托馬斯費米屏蔽長度，並且C 是常數。
第1A圖中圖示的電壓對電流密度輪廓之區域104中之電流或電流密度可回應於電洞注入而存在，該電洞注入是根據在相關電子材料轉換裝置的整個端子上施加之電壓信號而實施。在此，電洞注入可滿足當在相關電子材料裝置的整個端子上施加臨限電壓VMI 時在電流IMI 下從低阻抗狀態向高阻抗狀態轉變的莫特轉變準則。此可根據表達式（2）模型化如下：（2） 其中Q （ VMI ） 對應於所注入之電荷（電洞或電子），且是所施加電壓之函數。用以賦能莫特轉變的電子及/或電洞注入可在各能帶之間且回應於臨限電壓VMI 及臨限電流IMI 而發生。藉由根據表達式（1）使電子濃度n 等於電荷濃度，以利用由表達式（2）中之IMI 注入之電洞來產生莫特轉變，此種臨限電壓VMI 對托馬斯費米屏蔽長度λ TF 之依賴性可根據表達式（3）模型化如下：（3） 其中ACEM 是相關電子材料轉換裝置之橫剖面面積；並且J 重設 （ VMI ） 可表示穿過相關電子材料轉換裝置的電流密度，該電流密度將在臨限電壓VMI 下施加於相關電子材料轉換裝置，該電流密度可將相關電子材料轉換裝置置入相對較高阻抗狀態。
第1B圖圖示相關電子材料轉換裝置150，該相關電子材料轉換裝置包含夾在導電基板170與導電覆層180之間的相關電子材料層160；且該圖圖示轉換裝置之等效電路的示意圖。
如前所提及，相關電子材料轉換裝置可展現可變電阻與可變電容之特性。換言之，相關電子材料轉換裝置可被視作可變阻抗裝置，其中在跨於裝置端子190與190’量測時，阻抗至少部分地取決於該裝置之電阻及電容特性。可變阻抗裝置之等效電路可包含可變電阻器192，如與可變電容器194並聯之可變電阻器。當然，儘管第1B圖中將可變電阻器及可變電容器繪示為包含離散部件，但諸如圖示之裝置的可變阻抗裝置可包含實質上同質之相關電子材料。
以下表1繪示示例性可變阻抗裝置（如第1A圖中之裝置）的示例性真值表。 表1-相關電子轉換真值表
表1顯示，諸如圖示裝置的可變阻抗裝置的電阻可在低阻抗狀態與實質上不同之高阻抗狀態之間作為至少部分地取決於在整個相關電子材料轉換裝置上施加的電壓的函數而轉變。低阻抗狀態下展現的阻抗可例如為近似處於比高阻抗狀態下展現的阻抗低10.0–100,000.0倍之範圍中。然而，低阻抗狀態下展現的阻抗可近似處於比高阻抗狀態下展現的阻抗低5.0–10.0倍之範圍中。表1亦顯示，諸如圖示裝置的可變阻抗裝置的電容可在較低電容狀態與較高電容狀態之間轉變，該較低電容狀態可例如包含近似零或極少的電容，而該較高電容狀態至少部分地隨著在整個相關電子材料轉換裝置上施加的電壓而變化。
可諸如藉由例如經由注入足量電子以滿足莫特轉變準則而從相對較高阻抗狀態轉變，來將相關電子材料轉換裝置置入相對低阻抗的記憶體狀態。在將相關電子材料轉換裝置轉變為相對較低阻抗狀態時，若注入了充足電子且在相關電子材料轉換裝置之整個端子上的電位克服臨限轉換電位（例如，V 設定 ），則注入的電子可開始屏蔽。如先前所提及，屏蔽可作用以使雙重佔據的電子去定域（delocalize），來使分裂能帶的電位崩潰，從而導致相對較低阻抗狀態。
通常，相關電子材料轉換裝置包含相關電子材料層，該相關電子材料層包含一或更多個過渡金屬或者過渡金屬化合物，如過渡金屬氧化物（transition metal oxide; TMO）。特定而言，過渡金屬可包含氧化鎳、氧化鈷、氧化鐵或者氧化釔，或者具有d或f區元素之任何其他氧化物（尤其是展現不完全的d或f電子殼層之彼等氧化物）。過渡金屬亦可包含稀土元素氧化物、諸如摻雜鉻之鈦酸鍶、鈦酸鑭、錳酸鈣鐠及亞錳酸鑭鐠之鈣鈦礦，及其他複合（或「混合」）氧化物，如釔及/或鐿之彼等氧化物。
本技術提供一種包含含矽相關電子材料層的轉換裝置。特定而言，含矽相關電子材料層可「生長」在僅包含過渡金屬氧化物（transition metal oxide; TMO）之相關電子材料層上，且在類似操作電壓下具有與該等相關電子材料層類似的轉換特性。然而，相較於僅包含過渡金屬氧化物之相關電子材料層，含矽相關電子材料層可提供更低導通電流及更低功耗。然而，相較於包含典型過渡金屬氧化物的相關電子材料層所採用之彼等相關電子材料層，含矽相關電子材料層可在顯著更低溫度下及/或以顯著更高速率沉積或形成。
此外，含矽相關電子材料層可為非晶，從而相較於僅包含過渡金屬氧化物之相關電子材料層，允許實現對相關電子材料層之形成的精細控制。
本技術提供一種用於製造相關電子材料轉換裝置之方法，該方法包含形成含矽相關電子材料層。
特定而言，該方法可包含形成含矽相關電子材料層，該含矽相關電子材料層包含經摻雜之金屬矽酸鹽，如d或f區元素之矽酸鹽（尤其是展現不完全d或f電子殼層之金屬矽酸鹽）。特定而言，含矽相關電子材料層可包含以下各者中一或更多者之矽酸鹽：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、銀、鉭、錫、鈦、釩、錸、釕、銀、鉭、錫、鈦、釩、釔、鐿及鋅。
在一個實施例中，該方法包含直接形成經摻雜之金屬矽酸鹽。在另一實施例中，該方法包含藉由以下方式形成經摻雜之金屬矽酸鹽：形成含矽金屬層以及利用伴隨或後續摻雜劑之併入來氧化含矽金屬層。含矽金屬層可包含金屬矽化物。在另一實施例中，該方法包含藉由以下方式形成經摻雜之金屬矽酸鹽：利用摻雜劑的伴隨併入而形成含矽金屬層以及氧化經摻雜之含矽金屬層。
矽在含矽相關電子材料層中之含量可在約1.0原子%與20.0原子%之間，特定而言在1.0原子%與15.0原子%之間，例如3%、4%、5%或10%。摻雜劑在含矽相關電子材料層中之含量可在約0.1原子%與15.0原子%之間。在一個實施例中，矽在含矽相關電子材料層中之含量超過摻雜劑含量。
應注意，矽酸鹽之化學計量可依據金屬及形成該矽酸鹽所用方法及製程條件而變化。然而，一般而言，矽酸鹽可例如由式Mx Siy Oz :摻雜劑表示，其中x、y，及z中每一者大於零且並非必須為整數。x、y及z之值可使得矽酸鹽亦可被視作摻雜矽（以及摻雜劑）之金屬氧化物。本文對金屬矽酸鹽或摻雜金屬矽酸鹽之述及將相應地解讀。
特定而言，摻雜劑可衍生自在矽酸鹽中提供碳-金屬鍵、鹵素-金屬鍵、氮-金屬鍵、硫-金屬鍵或磷-金屬鍵之配位體或分子。適合之摻雜劑包括可向金屬矽酸鹽反饋（back-donate）電子之彼等摻雜劑。此種「反饋」可提供，相關電子材料層展現在裝置操作期間向金屬矽酸鹽傳導能帶進行可控制及可逆轉之電子饋給的特性，因此允許金屬矽酸鹽在相對導電狀態與相對絕緣狀態之間轉換。
適合用於反饋摻雜劑的摻雜劑前驅物可包含一氧化碳（CO）、氨（NH3 ）或胺類（NR3 ，R是H或烷基或芳基），如乙二胺（C2 H8 N2 ），及式為Nx Oy 之氮氧化物，即一氧化二氮、氧化氮或二氧化氮。
其他適合之反饋摻雜劑可產生自用於金屬化合物之有機金屬前驅物，該有機金屬前驅物包含含碳配位體、含氮配位體、含磷配位體或含硫配位體中之一或更多者。此類配位體包括羰基（-CO）、異氰化物（RNC，其中R是H、C1 -C6 烷基或C6 -C10 芳基）、鏈烯（例如乙烯）、鏈炔（例如乙炔）、氯基（-Cl）、胺（-NH3 ）、烷基醯胺（-NR3 ，其中C1 -C6 烷基或C6 -C10 芳基）、硫化物（-SR，其中C1 -C6 烷基或C6 -C10 芳基）與膦（-PR3 ，其中R等於C1 -C6 烷基或C10 -C16 芳基，例如，苯基）及更複雜之配位體，如脒基（AMD）、環戊二烯基（Cp）、甲基環戊二烯基（MeCp）、乙基環戊二烯基（EtCp）、五甲基環戊二烯基（Me5 Cp）、2,2,6,6-四甲基庚烷-3,5-二酮基（thd）、乙醯丙酮基（acac）、甲基乙二肟基（dmg）、2-胺基-戊-2-烯-4-酮酸基（apo）、1-二甲胺-2-甲基-2-丁醇酸基（dmamb）、1-二甲胺-2-甲基-2-丙醇酸基（dmamp）。
在一個實施例中，該方法包含藉由對至少一種有機金屬前驅物進行物理氣相沉積或化學氣相沉積來直接形成經摻雜的金屬矽酸鹽。特定而言，該方法可包含原子層沉積（atomic layer deposition; ALD）或金屬有機化學氣相沉積（metallo-organic chemical vapour deposition; MOCVD）以利用有機金屬前驅物分子、含矽前驅物分子與任選的氧化劑來沉積經摻雜的金屬矽酸鹽。在此情況下，摻雜劑可源自於有機金屬前驅物分子或含矽分子中之一者或另一者。
另外或替代地，該方法可藉由以下方式形成經摻雜的金屬矽酸鹽：對有機金屬前驅物分子與含矽前驅物分子進行化學溶液沉積（例如，旋塗），隨後在含有氧化劑（諸如氧氣或臭氧）的氛圍中進行退火。在另一實施例中，該方法包含利用金屬與矽靶材在含有氧化劑（諸如氧氣或臭氧）及摻雜劑前驅物之氛圍中進行共濺射，以沉積經摻雜的金屬矽酸鹽。然而，在一個實施例中，該方法包含利用金屬、矽及摻雜劑（例如，碳）靶材在含有氧化劑（諸如氧氣或臭氧）的氛圍中進行共濺射。
在另一實施例中，該方法可包含原子層沉積（atomic layer deposition; ALD）或金屬有機化學氣相沉積（metallo-organic chemical vapour deposition; MOCVD）以利用有機金屬前驅物分子、含矽前驅物分子與任選的氧化劑來沉積包含金屬矽化物之含矽金屬層。
在另一實施例中，該方法可包含濺射、共濺射、蒸發或共蒸發以沉積交替的矽層及金屬層（或在矽晶圓上沉積金屬層），隨後進行退火以形成包含矽化物之含矽金屬層。在一個此種實施例中，濺射、共濺射、蒸發或共蒸發可在含有摻雜劑前驅物（諸如一氧化碳）的氣氛中執行。在另一個此種實施例中，退火可在包含摻雜劑前驅物的氣氛中執行。
在另一實施例中，該方法可包含原子層沉積或化學氣相沉積，以利用有機金屬前驅物分子或無機前驅物分子及還原劑（諸如氨（NH3 ））在矽晶圓上沉積金屬層，隨後進行退火以形成包含矽化物之含矽金屬層。
退火可包含快速熱退火（rapid thermal annealing; RTA）至50℃與900℃之間的一個或多個溫度。金屬層退火（與沉積）可在真空中執行，或在實質上不含氧或其他氧化劑的乾燥環境氣氛中執行，以確保在金屬層氧化之前形成含矽金屬層。
在另一實施例中，該方法可利用雷射或（遠端）電漿誘發化學氣相沉積以直接沉積經摻雜的金屬矽化物層。此種化學氣相沉積避免使用藉由普通化學氣相沉積形成金屬矽化物時一般所必需的高溫。
在一些實施例中，該方法進一步包含氧化含矽金屬層以形成矽酸鹽。應注意，氧化不會導致在含矽金屬層內形成二氧化矽界面層。特定而言，氧化可包含濕式氧化、乾式氧化或電漿氧化中之一或更多者。濕式及乾式氧化可例如藉由在1分鐘至30分鐘時段期間分別在150℃與900℃之間的一或更多個溫度下曝露於水蒸汽（H2 O）與氧氣（O2 ）而執行。電漿氧化可藉由在50℃與400℃之間的一或更多個溫度下曝露於氧氣（O2 ）或臭氧（O3 ）中達1分鐘至30分鐘時段而執行。
該方法可包含利用摻雜劑的伴隨併入來氧化含矽金屬層。在該等實施例中，摻雜劑前驅物分子，諸如一氧化碳（CO）、氨（NH3 ）、氯（Cl2 ）或其他鹵素，可與上述提及之氧化劑混合。特定而言，該混合可以提供用於在1秒至5.0小時之間的時段期間在20℃與1000℃，特定而言在50℃與800℃之間的溫度下曝露於摻雜劑。
在一些實施例中，該方法可進一步包含在形成或氧化含矽金屬層之後，摻雜該含矽金屬層。該摻雜可例如藉由在1秒至5.0小時之間的時段期間在20℃與1000℃之間，特定而言在50℃與800℃之間的溫度下將金屬矽酸鹽曝露於摻雜劑前驅物來執行，該摻雜劑前驅物為諸如一氧化碳（CO）、氨（NH3 ）、氯（Cl2 ）或其他鹵素。
其他適合的摻雜劑前驅物包括具有Cx Hy Nz 形式之含氮分子（其中x與y≥0且N≥0），諸如氨（NH3 ）、氰基（CN-）、疊氮化物（N3 ）、乙二胺（C2 H8 N2 ）、鄰啡啉（1,10-啡啉）（C12 H8 N2 ）、2,2'-二吡啶（C10 H8 N2 ）、吡啶（C5 H5 N）、乙腈（CH3 CN），及具有Nx Oy 形式之含氮分子（其中x與y≥1），如氧化氮（NO）、一氧化二氮（N2 O）、二氧化氮（NO2 ）。
在特定實施例中，該方法包含根據以下表達式（4），利用單獨的前驅物分子AX與BY，藉由原子層沉積而直接形成含矽相關電子材料層： AX（氣體 ） + BY（氣體 ） + [O] = AB（固體 ） + XY（氣體 ） （4） 其中表達式（4）的「A」對應於金屬，如過渡金屬，[O]對應於氧化劑，且AB對應於金屬矽酸鹽。
在該等實施例中，表達式（4）的「X」可包含有機配位體中之一或更多者，諸如：烷基醯胺、烷基芳基醯胺、脒基（AMD）、環戊二烯基（Cp）、甲基環戊二烯基（MeCp）、乙基環戊二烯基（C5 （CH3 ）5 ）、2,2,6,6-四甲基庚烷-3,5-二酮基（thd）、乙醯丙酮基（acac）、二甲基乙二肟基（dmg）、2-胺基-戊-2-烯-4-酮酸基（apo）、1-二甲胺-2-甲基-2-丁醇酸基（dmamb）、1-二甲胺-2-甲基-2-丙醇酸基（dmamp）及羰基（CO）。
因此，在一些實施例中，鎳基前驅物AX可包含例如四（二乙胺基）鎳（Ni（TDEA））、四（乙基甲胺基）鎳（Ni（TEMA））、四（二甲胺基）鎳（Ni（TDMA））、脒基鎳（Ni（AMD））、二環戊二烯基鎳（Ni（Cp）2 ）、二乙基環戊二烯基鎳（Ni（EtCp）2 ）、雙（2,2,6,6-四甲基-3,5-庚二酮酸）Ni（II） （Ni（thd）2 ）、乙醯丙酮酸鎳（Ni（acac）2 ）、雙（甲基環戊二烯基）鎳（Ni（CH3 C5 H4 ）2 ）、丁二酮肟鎳（Ni（dmg）2 ）、2-胺基-戊-2-烯-4-酮酸鎳（Ni（apo）2 ）、Ni（dmamb）2 ，其中dmamb = 1-二甲胺-2-甲基-2-丁醇酸根、Ni（dmamp）2 ，其中dmamp = 1-二甲胺-2-甲基-2-丙醇酸根、雙（五甲基環戊二烯基）鎳（Ni（C5 （CH3 ）5 ）2 ，及羰基鎳（Ni（CO）4 ）。
在表達式（4）中，前驅物「BY」可包含鹵化矽，諸如四氟化矽（SiF4 ）或四氯化矽（SiCl4 ）；或饋矽有機分子，諸如烷基矽烷（諸如三乙基矽烷）、矽醇鹽（諸如原矽酸四乙酯（TEOS））、矽氧烷、矽氮烷或矽烷基醯胺（諸如矽四（乙基甲基）醯胺）。氧化劑[O]可包含氧氣（O2 ）、水（H2 O）、臭氧（O3 ）或氧（O）的電漿產生物質。
在該等實施例中，該方法可包含反覆脈衝序列，該序列包含脈衝（1）「AX」或「BY」前驅物、（2）臭氧、（3）「BY」或「AX」前驅物，及（4）臭氧。替代地或另外，該方法可包含反覆脈衝序列，該序列包含脈衝（1）前驅物「AX」與「BY」兩者及（2）臭氧。
在一些實施例中，當前驅物「BY」亦是饋氧之有機分子時，原子層沉積可以使用氧化劑分配。在該等實施例中，特定而言，前驅物「AX」可包含金屬烷基醯胺，如四（二乙胺基）鎳，而前驅物「BY」可包含矽烷醇，如三（第三丁氧基）矽烷醇。
在其他實施例中，除前驅物AX與BY之外，亦可利用提供反饋金屬配位體之外來摻雜劑以形成含矽相關電子材料層。在該情況下，前驅物AX可替代地包含金屬鹵化物，如四氯化鎳（NiCl4 ）。根據以下表達式（5），可與前驅物「AX」共流之外來摻雜劑可允許在金屬上大量形成反饋配位體，如氨（NH3 ）： AX（氣體 ） + NH3 + BY（氣體 ） + [O] = AB:NH3 （固體 ） + XY（氣體 ） （5）
在特定實施例中，該方法可利用摻雜劑分子，該分子提供反饋碳-金屬或氮-金屬鍵，如氨（NH3 ）、甲烷（CH4 ）、一氧化碳（CO），但亦可使用含有碳及/或氮且經由其他鍵或元素向金屬提供反饋的其他分子。提供反饋氮-金屬鍵之配位體可包含例如鎳醯胺、鎳醯亞胺、脒基鎳，並且經由其他元素提供反饋的配位體可包含例如三苯膦或鹵素（例如，氟、氯與溴）。
應注意，在所有該等實施例中，前驅物分子「AX」與「BY」及摻雜劑的濃度可經調整，以便使最終成品裝置中包含反饋配位體的氮或碳摻雜劑的最終原子濃度在約0.1原子%與15.0原子%之間。亦應注意，前驅物分子「AX」與「BY」的濃度及/或一或更多個前驅物在脈衝序列期間的脈衝歷時可經調整，以便使最終成品裝置中的最終原子濃度在約1原子%與20原子%之間。然而，應注意，矽在最終成品裝置中之最終原子濃度可高於或低於氮或碳摻雜劑的最終原子濃度。
在用於直接形成含矽相關電子材料層的該等及其他實施例中，該方法可利用20℃至800℃之間的溫度。然而，較佳地，該方法利用低於500℃的溫度，例如400℃、300℃、250℃、200℃、100℃或更低。此種溫度可低於藉由原子層沉積或金屬有機化學氣相沉積來形成對應過渡金屬氧化物層時所用的彼等溫度，且能夠更便宜及/或更快地生產在相關電子材料層中更好地保持官能性的最終成品裝置。
在某些實施例中，單個雙前驅物或三前驅物的循環（例如，如參考表達式（6）或（7）所述）可使含矽相關電子材料層中產生每循環在約0.6 Å至5.0 Å範圍中之厚度。因此，在一個實施例中，該方法可包含藉由原子層沉積製程形成厚度約500.0 Å的含矽相關電子材料層，該製程包含800-900次循環，每一循環產生約0.6 Å之厚度。在另一實施例中，該方法可包含藉由原子層沉積製程形成含矽相關電子材料層，該製程包含100次前驅物循環，每一循環產生約5 Å之厚度。
在直接形成含矽相關電子材料層的特定實施例中，該方法提供原位退火，該原位退火可允許改良含矽層的層特性，或可用以在主要的相關電子材料層中併入包含反饋材料之摻雜劑，諸如以羰基或氨形式。原位退火可利用約在50.0℃至800.0℃範圍內的溫度來執行。原位退火時間可不同於近似在1.0秒至5.0小時範圍中之歷時。在一些實施例中，退火時間可在更窄範圍內變化，例如自約0.5分鐘至約180.0分鐘。
在特定實施例中，該方法包含根據以下表達式（8），利用單獨的前驅物分子AX與BY，藉由原子層沉積來形成含矽金屬層： AX（氣體 ） + BY（氣體 ） + [R] = AB（固體 ） + XY（氣體 ） （6） 其中表達式（6）的「A」對應於金屬，如過渡金屬，[R]對應於還原劑，且AB對應於金屬矽化物。
在該等實施例中，表達式（6）的「X」可包含有機配位體中之一或更多者，諸如：烷基醯胺、烷基芳基醯胺、脒基（AMD）、二環戊二烯基（Cp）2 、二乙基環戊二烯基（EtCp）2 、甲基環戊二烯基（CH3 C5 H4 ）、五甲基環戊二烯基（C5 （CH3 ）5 ）、2,2,6,6-四甲基庚烷-3,5-二酮基（thd）、乙醯丙酮基（acac）、二甲基乙二肟基（dmg）、2-胺基-戊-2-烯-4-酮酸基（apo）、1-二甲胺-2-甲基-2-丁醇酸基（dmamb）、1-二甲胺-2-甲基-2-丙醇酸醇酸（dmamp）、1,4-二異丙基-1,3-二氮雜丁二烯基（i Pr-DAD）及羰基（CO）。
因此，在一些實施例中，鎳基前驅物AX可包含例如四（二乙胺基）鎳（Ni（TDEA））、四（乙基甲胺基）鎳（Ni（TEMA））、四（二甲胺基）鎳（Ni（TDMA））、脒基鎳（Ni（AMD））、二環戊二烯基鎳（Ni（Cp）2 ）、二乙基環戊二烯基鎳（Ni（EtCp）2 ）、雙（五甲基環戊二烯基）鎳（Ni（C5 （CH3 ）5 ）2 、雙（2,2,6,6-四甲基-3,5-庚二酮酸）Ni（II） （Ni（thd）2 ）、乙醯丙酮酸鎳（Ni（acac）2 ）、雙（甲基環戊二烯基）鎳（Ni（CH3 C5 H4 ）2 ）、丁二酮肟鎳（Ni（dmg）2 ）、2-胺基-戊-2-烯-4-酮酸鎳（Ni（apo）2 ）、Ni（dmamb）2 （其中dmamb = 1-二甲胺-2-甲基-2-丁醇酸根）、Ni（dmamp）2 （其中dmamp = 1-二甲胺-2-甲基-2-丙醇酸根）、雙（1,4-二異丙基-1,3-二氮雜丁二烯基）鎳（i Pr-DAD）2 ，及羰基鎳（Ni（CO）4 ）。
在表達式（6）中，前驅物「BY」可包含鹵化矽，諸如四氟化矽（SiF4 ）或四氯化矽（SiCl4 ）；或饋矽之有機分子，諸如烷基矽烷（諸如三乙基矽烷）；矽醇鹽（諸如原矽酸四乙酯（TEOS））、矽氧烷、矽氮烷或矽烷基醯胺（諸如矽四（乙基甲基）醯胺）。特定而言，該還原劑可包含氫氣（H2 ）或胺（NH3 ）。
在該等實施例中，該方法可包含反覆脈衝序列，該序列包含脈衝（1）「AX」或「BY」前驅物、（2）氨、（3）「BY」或「AX」前驅物，及（4）氨。彼等熟習此項技藝者將理解，此種序列沉積交替的矽層與金屬層，且退火該等層可導致藉由矽與金屬離子中之一者或另一者或兩者的擴散而形成金屬矽化物。
可在原位執行退火，且特定而言，退火可包含快速熱退火至50℃與900℃之間的一或更多個溫度。金屬層退火（與沉積）可在真空中執行，或在實質上不含氧或其他氧化劑的乾燥環境氣氛中執行，以確保在金屬層氧化之前形成含矽金屬層。
應注意，儘管可以調整前驅物「AX」與「BY」之濃度以產生矽及/或金屬層的摻雜，或在矽與金屬層之形成期間引入外來摻雜劑，但較佳的是在矽化物氧化期間或之後引入摻雜劑。進一步地應注意，前驅物分子「AX」與「BY」的濃度及/或脈衝序列的脈衝歷時可經調整，以在最終成品裝置中產生某一矽原子濃度，該矽原子濃度提供在約1.0原子%與20.0原子%之間的矽原子濃度。
因此，在該等實施例中，該方法可進一步地包含氧化含矽金屬層以形成矽酸鹽。特定而言，氧化可包含濕式氧化、乾式氧化或電漿氧化中之一或更多者。濕式及乾式氧化例如可藉由在1分鐘至30分鐘時段期間，在150℃與900℃之間的一或更多個溫度下使含矽金屬層分別曝露於水蒸汽（H2 O）與氧氣（O2 ）來執行。電漿氧化例如可藉由在50℃與400℃之間的一或更多個溫度下曝露於氧氣（O2 ）或臭氧（O3 ）中達1分鐘至30分鐘時段來執行。
在特定實施例中，該方法可包含利用摻雜劑的伴隨併入作為金屬配位體來氧化含矽金屬層。在該等實施例中，摻雜劑前驅物分子，諸如一氧化碳（CO）、氨（NH3 ）、氯（Cl2 ）或其他鹵素，可與上述提及之氧化劑混合。特定而言，該混合提供為在1秒鐘至5.0小時之間的時段期間，在20℃與1000℃之間，特定而言在50℃與800℃之間的溫度下曝露於摻雜劑。
在其他的實施例中，該方法可進一步地包含摻雜矽酸鹽層。該摻雜可例如藉由在1秒至5.0小時之間的時段期間，在20℃與1000℃之間，特定而言在50℃與800℃之間的溫度下將矽酸鹽層曝露於摻雜劑前驅物分子來執行，該摻雜劑前驅物分子為諸如一氧化碳（CO）、氨（NH3 ）、氯（Cl2 ）或其他鹵素。
如上所述，該摻雜劑前驅物可包含為過渡金屬提供反饋配位體的分子。反饋配位體可不僅利用一氧化碳、氨或鹵素而形成，而亦可利用其他分子而形成，如上文提及之彼等分子。
應注意，含矽相關電子材料層可形成於導電基板上及/或具有導電覆層。導電基板與導電覆層可為相同或不同的，且可包含過渡金屬與過渡金屬化合物中之一或更多者，諸如氮化鈦、氮化鉭、鉑、鈦、銅、鋁、鈷、鎳、鎢、鈷矽化物、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥，及氧化銥。
因此，在一個實施例中，該方法包含形成導電基板與在導電基板上或上方形成含矽相關電子材料層。在另一實施例中，該方法包含在含矽相關電子材料層上形成導電覆層。在適於形成CeRAM記憶體的又一實施例中，該方法包含形成導電基板、在導電基板上或上方形成含矽相關電子材料層，以及在含矽導電覆層上形成導電覆層。
本技術亦提供包含含矽相關電子材料層的相關電子材料轉換裝置。特定而言，相關電子材料轉換裝置可包含提供在導電基板上的含矽相關電子材料層。替代地或另外，其可包含其中具有導電覆層的含矽相關電子材料層。在一個實施例中，相關電子材料轉換裝置包含夾在導電基板與導電覆層之間的含矽相關電子材料層。
導電基板與導電覆層可為相同或不同的，且可包含過渡金屬與過渡金屬化合物中之一或更多者，諸如氮化鈦、氮化鉭、鉑、鈦、銅、鋁、鈷、鎳、鎢、鈷矽化物、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥，及氧化銥。
含矽相關電子材料層可包含d或f區金屬的經摻雜的矽酸鹽。特定而言，含矽相關電子材料層可包含以下一或更多者的矽酸鹽：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、銀、鉭、錫、鈦、釩、錸、釕、銀、鉭、錫、鈦、釩、釔、鐿與鋅。在一特定實施例中，含矽相關電子材料層包含Niz Six Oy :CO，其中x、y與z大於零。x、y及z之值可使得矽酸鹽亦可被視作摻雜矽（以及摻雜劑）之金屬氧化物。本文對金屬矽酸鹽或摻雜金屬矽酸鹽之述及將相應地解讀。
含矽相關電子材料層可具有在1 nm與150 nm之間，例如在10 nm與100 nm之間的厚度。在一個實施例中，該材料層具有在15 nm與20 nm之間的厚度。含矽相關電子材料層之矽含量可在1.0原子%與20.0原子%之間，例如在1.0原子%與15.0原子%之間。含矽相關電子材料層之摻雜劑含量可在約0.1原子%與15.0原子%之間。在某些實施例中，摻雜劑是碳（例如，為羰基化或其他配位體之形式）並且含矽相關電子材料層的矽含量超過其碳含量。
特定而言，摻雜劑可衍生自在矽酸鹽中提供碳-金屬鍵、鹵素-金屬鍵、氮-金屬鍵、硫-金屬鍵或磷-金屬鍵之配位體或分子。適合之摻雜劑包括可向金屬矽酸鹽饋給電子之彼等摻雜劑。此種「反饋」可提供相關電子材料層在裝置操作期間展現向金屬矽酸鹽傳導能帶進行可控制及可逆轉之電子饋給的特性，因此允許金屬矽酸鹽在相對導電狀態與相對絕緣狀態之間轉換。
用於反饋摻雜劑的適合摻雜劑前驅物可包含一氧化碳（CO）、氨（NH3 ）或胺類（NR3 ，R等於H或烷基或芳基），如乙二胺（C2 H8 N2 ），及式為Nx Oy 之氮氧化物，即一氧化二氮、氧化氮或二氧化氮。
其他適合之逆給予摻雜劑可產生自用於金屬化合物之有機金屬前驅物，該有機金屬前驅物包含含碳配位體、含氮配位體、含磷配位體或含硫配位體中之一或更多者。此類配位體包括羰基（-CO）、異氰化物（RNC，其中R是H、C1 -C6 烷基或C6 -C10 芳基）、鏈烯（例如乙烯）、鏈炔（例如乙炔）、氯基（-Cl）、胺類（-NH3 ）、烷基醯胺（-NR3 ，其中C1 -C6 烷基或C6 -C10 芳基）、硫化物（-SR，其中C1 -C6 烷基或C6 -C10 芳基）與膦（-PR3 ，其中R等於C6 -C10 芳基，例如，苯基）及更複雜之配位體，如脒基（AMD）、環戊二烯基（Cp）、甲基環戊二烯基（MeCp）、乙基環戊二烯基（EtCp）、五甲基環戊二烯基（Me5 Cp）、2,2,6,6-四甲基庚烷-3,5-二酮基（thd）、乙醯丙酮基（acac）、二甲基乙二肟基（dmg）、2-胺基-戊-2-烯-4-酮酸基（apo）、1-二甲胺-2-甲基-2-丁醇酸基（dmamb）、1-二甲胺-2-甲基-2-丙醇酸基（dmamp）。
本技術進一步提供一薄膜，該薄膜包含d或f區過渡金屬的含矽相關電子材料。特定而言，含矽相關電子材料可包含以下一或更多者的經摻雜的矽酸鹽：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、銀、鉭、錫、鈦、釩、錸、釕、銀、鉭、錫、鈦、釩、釔、鐿與鋅。
含矽相關電子材料層的矽含量可在1.0原子%與20.0原子%之間，例如5.0原子%、10.0原子%或15.0原子%或更大。含矽相關電子材料層的摻雜劑含量可在約0.1原子%與15.0原子%之間，例如3%、4%、5%或10%。在某些實施例中，摻雜劑是碳（以羰基或其他配位體之形式）並且含矽相關電子材料層的矽含量超過其碳含量。
含矽相關電子材料層可由式Mz Six Oy :摻雜劑代表，其中x、y與z大於零。摻雜劑可如上所述。在一特定實施例中，含矽相關電子材料層包含Niz Six Oy :CO，其中x、y與z大於零。x、y及z之值可使得矽酸鹽亦可被視作摻雜矽（以及摻雜劑）之金屬氧化物。本文對金屬矽酸鹽或摻雜金屬矽酸鹽之述及將相應地解讀。
現參看第2圖，該圖圖示轉換裝置250，諸如可用作儲存元件，其中在導電基板270上提供含矽相關電子材料層260，並且在含矽相關電子材料層上提供導電覆層280。特定而言，導電基板270及導電覆層280可包含藉由物理氣相沉積、化學氣相沉積或任何其他適用技術而沉積在矽基板（未圖示）上或上方的鉑電極。
特定而言，含矽相關電子材料層260可包含摻雜羰基（例如，以羰基配位體（-CO）形式）的矽酸鎳。經摻雜的矽酸鎳層的通式可寫為Nix Siy Oz :CO，其中x、y及z大於零。在以臭氧作為氧化劑的情況下含矽相關電子材料層260可由羰基鎳Ni（CO）4 及四氯化矽SiCl4 的原子層配置而形成。特定而言，脈衝序列可包含藉由脈衝以下各者而使基板（包含鉑電極）在低於400℃之溫度下依序曝露：（1） Ni（CO）4 、（2）臭氧、（3） SiCl4 ，及（4）臭氧，及反覆該序列，直至已形成厚度為約15 nm至20 nm之摻雜矽酸鎳薄膜。
相關電子材料轉換裝置可展現可變電阻與可變電容之特徵。換言之，相關電子材料轉換裝置可被視作可變阻抗裝置，其中在跨裝置端子290與290’量測時，阻抗至少部分地取決於該裝置之電阻及電容特性。可變阻抗裝置之等效電路可包含可變電阻器292，諸如與可變電容器294並聯之可變電阻器。當然，儘管第2圖中將可變電阻器及可變電容器繪示為包含離散部件，但諸如圖示之裝置的可變阻抗裝置可包含實質上同質之相關電子材料。
第3圖是圖示此相關電子材料轉換裝置之電流對電壓研究的結果的圖表。如圖可見，裝置的第一次掃描（RHS處指示之1至8）顯示該裝置在其高導電（低電阻）狀態（見掃描1）下「生長」，且在與經摻雜的氧化鎳層所用電壓相當之電壓（2V左右）下轉換至低導電（高電阻）狀態（見掃描2）。熟習此項技藝者將理解，該轉換行為與相關電子材料轉換裝置之轉換行為之類似處在於該等裝置中的相關電子材料層僅包含過渡金屬氧化物。
第4圖是圖示相關電子材料轉換裝置之二次離子質譜法（secondary ion mass spectrometry; SIMS）研究的圖表。該圖表對應於上述轉換裝置的結構分佈，其中包含氧化矽及氧化鈦（TiOx ）之中介層在矽基板與其鉑電極之間提供。該等層經提供以分別用於使矽基板與裝置隔離，且實現其鉑電極之更佳黏附。
雙縱標軸指示相較於碳絕對濃度（LHS）的鎳、矽及其他元素之相對含量（RHS）。如圖可見，矽輪廓具有一峰值，該峰值對應於裝置內之層，該層與碳輪廓、鎳輪廓與氧輪廓中之峰值重合，且匯報含矽相關電子材料層。
第5圖是圖示相關電子材料轉換裝置的能量分散X射線譜（energy dispersive X-ray spectroscopy; EDS）研究之圖表。該圖表亦對應於轉換裝置之結構輪廓（如針對第4圖所述）。如圖可見，矽輪廓具有一峰值，該峰值對應於裝置內之層，該層與碳輪廓、鎳輪廓與氧輪廓中之峰值重合，且匯報含矽相關電子材料層。含矽相關電子材料層中之矽含量利用圖表經估算為大約15原子%。
第6圖圖示一流程圖，該圖總體說明用於形成相關電子材料轉換裝置之含矽相關電子材料層的替代方法。在一個實施例中，含矽相關電子材料層是直接形成的且包含摻雜劑。特定而言，此含矽相關電子材料層可包含過渡金屬矽酸鹽，該過渡金屬矽酸鹽可由式Mx Siy Oz :摻雜劑表示，例如矽酸鎳及摻雜劑，該摻雜劑是藉由原子層沉積形成的反饋配位體，如羰基、氨或鹵素，如上所述。
在另一實施例中，含矽金屬層藉由原子層沉積而形成為金屬矽酸鹽（諸如矽酸鎳），且藉由在低於500℃的溫度下，例如在包含摻雜劑前驅物（諸如一氧化碳、氨或鹵素）的氣氛中退火來處理。可由式Mx Siy Oz 表示的含矽金屬層的處理導致含矽相關電子材料層的形成。
在又一實施例中，含矽金屬層藉由在低於500℃的溫度下，例如在包含摻雜劑前驅物（諸如一氧化碳、氨或鹵素）的氣氛中共濺射而形成為金屬矽化物，如矽酸鎳。可表示為Mx Siy :摻雜劑之含矽金屬層隨後藉由在含氧氣氛中退火而被氧化，例如使含矽相關電子材料層形成為例如Nix Siy Oz :CO。
在第6圖中未圖示的另一實施例中，含矽金屬層是藉由在低於500℃的溫度下，使用碳靶材及包含氧化劑（諸如氧或臭氧）的氣氛進行共濺射及退火而形成為金屬矽化物，如矽酸鎳。共濺射直接產生含矽相關電子材料層，如Nix Siy Oz :CO。
在又一實施例中，含矽金屬層藉由在低於500℃的溫度下共濺射及退火而形成為金屬矽化物，如矽酸鎳。可由式Mx Siy 表示的含矽金屬層隨後藉由在含氧氣氛中退火而經氧化，例如將含矽金屬層形成為矽酸鹽，如矽酸鎳。可由式Mx Siy Oz 表示的此含矽金屬層隨後藉由在低於500℃的溫度下，例如在包含摻雜劑前驅物（諸如一氧化碳、氨或鹵素）的氣氛中退火來處理。對含矽金屬層的處理導致含矽相關電子材料層形成為例如Nix Siy Oz :CO。
本技術提供一些允許在低於彼等習用方法的溫度下製造相關電子材料層以用於相關電子材料轉換的方法。在一些實施例中，用於形成相關電子材料層的溫度可不超過500℃或400℃，且可實質上更低。此種低溫可賦能相關電子材料轉換裝置之更便宜製造，且可降低趨向於在相關電子材料層與導電基板及/或導電覆層之間形成電阻層的可能性。
本技術可提供非晶相關電子材料層，且因此與過渡金屬氧化物相關電子材料層相比，能實現對相關電子材料層之形成的更佳控制。此種控制可提供相關電子材料層之改良階梯式覆蓋。相較於其中相關電子材料層僅包含過渡金屬氧化物的裝置（尤其是其中相關電子材料層具有低於10 µm的區域的裝置），本技術亦可提供裝置的更低功耗（更低導通電流）。
應注意，本揭示案中匯報之範圍，諸如「在50℃與400℃之間」的述及包括對起始值及最終值的述及，例如50℃與400℃。
進一步應注意，對包含經摻雜的金屬矽酸鹽的含矽相關電子材料層之述及包括對包含一種以上此類矽酸鹽之含矽相關電子材料層的述及。含矽相關電子材料層可形成為包含特定金屬矽酸鹽之層，或形成為具有不同金屬矽酸鹽的層。
100‧‧‧電流密度對電壓輪廓
104‧‧‧區域
107‧‧‧讀取視窗
108‧‧‧點
110‧‧‧電壓範圍
116‧‧‧點
150‧‧‧相關電子材料轉換裝置
160‧‧‧相關電子材料層
170‧‧‧導電基板
180‧‧‧導電覆層
190‧‧‧裝置端子
190'‧‧‧裝置端子
192‧‧‧可變電阻器
194‧‧‧可變電容器
250‧‧‧轉換裝置
260‧‧‧含矽相關電子材料層
270‧‧‧導電基板
280‧‧‧導電覆層
290‧‧‧裝置端子
290’‧‧‧裝置端子
292‧‧‧可變電阻器
294‧‧‧可變電容器
前述技術中的更多實施例將根據以下一般描述而顯而易見，其中參考以下圖式： 第1A圖圖示相關電子材料轉換裝置之電流密度對電壓輪廓示意圖； 第1B圖圖示第1A圖的相關電子材料轉換裝置的示意圖，及轉換裝置之等效電路的示意圖； 第2圖圖示本揭示案的轉換裝置的一個實施例的相關電子材料轉換裝置的示意圖； 第3圖圖示第2圖的轉換裝置的一（部分）電流對電壓輪廓示意圖； 第4圖圖示繪製藉由二次離子質譜法（secondary ion mass spectrometry; SIMS）得出的第2圖的相關電子材料轉換裝置的研究結果的圖表； 第5圖圖示繪製藉由能量分散X射線譜（energy dispersive X-ray spectroscopy; EDS）得出的第2圖的相關電子材料轉換裝置的研究結果的圖表；及 第6圖圖示總體說明第2圖的相關電子材料轉換裝置之製造步驟的流程圖。
國內寄存資訊 （請依寄存機構、日期、號碼順序註記） 無
國外寄存資訊 （請依寄存國家、機構、日期、號碼順序注記） 無

Claims (20)

  1. 一種用於製造一相關電子材料轉換裝置之方法，該方法包含：形成一導電基板，在該導電基板上或上方形成一含矽相關電子材料（CEM）層，及在該含矽相關電子材料層上形成一導電覆層。
  2. 如請求項1所述之方法，包含以下步驟：形成含矽相關電子材料層，該層包含d或f區金屬矽酸鹽。
  3. 如請求項1或請求項2所述之方法，包含以下步驟：形成矽含量在1原子%與20原子%之間的該含矽相關電子材料層。
  4. 如請求項3所述之方法，包含以下步驟：形成摻雜劑含量小於矽含量之該含矽相關電子材料層。
  5. 如請求項2所述之方法，包含以下步驟：形成包含一矽化物的一含矽金屬層，及將該矽化物氧化成矽酸鹽。
  6. 如請求項1所述之方法，其中該含矽相關電子材料層包含式為Mx Siy Oz :摻雜劑之矽酸鹽，其中x、y及z大於零。
  7. 如請求項6所述之方法，其中該相關電子材料層之該形成併入了來自一有機或無機金屬前驅物的該摻雜劑。
  8. 如請求項5所述之方法，包含以下步驟：藉由曝露於來自環境氣氛的一摻雜劑來摻雜該矽化物。
  9. 如請求項5所述之方法，包含以下步驟：藉由曝露於來自環境氣氛的一摻雜劑來摻雜該矽酸鹽。
  10. 如請求項5所述之方法，其中該氧化步驟包含一濕式氧化、一乾式氧化或一電漿氧化。
  11. 如請求項10所述之方法，其中該氧化步驟在低於500℃的一溫度下執行。
  12. 如請求項1所述之方法，其中該含矽相關電子材料層之該形成步驟在低於500℃的一溫度下執行。
  13. 一種相關電子材料轉換裝置，包含一相關電子材料層，該相關電子材料層提供在一導電基板與一導電覆層之間，其中該相關電子材料層包含一含矽相關電子材料層。
  14. 如請求項13所述之相關電子材料轉換裝置，其中生長該含矽相關電子材料層。
  15. 如請求項13所述之相關電子材料轉換裝置，其中該含矽相關電子材料層具有在15 nm與20 nm之間的厚度。
  16. 如請求項13至15中任一項所述之相關電子材料轉換裝置，其中該含矽相關電子材料層包含式為Mz Six Oy :摻雜劑之矽酸鹽，其中M是d或f區金屬，且x、y與z大於零且未必是整數。
  17. 如請求項13至15中任一項所述之相關電子材料轉換裝置，其中該相關電子材料層的該矽含量在1原子%與20原子%之間。
  18. 如請求項13至15中任一項所述之相關電子材料轉換裝置，其中該相關電子材料層的該摻雜劑含量小於該矽含量。
  19. 如請求項16所述之相關電子材料轉換裝置，其中該金屬選自由以下各者組成的群組：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、銀、鉭、錫、鈦、釩、錸、釕、銀、鉭、錫、鈦、釩、釔、鐿與鋅。
  20. 如請求項13至15中任一項所述之相關電子材料轉換裝置，其中該含矽相關電子材料層包含摻雜有羰基配位體的矽酸鎳。
TW106130925A 2016-09-14 2017-09-11 Cem轉換裝置 TW201820669A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/264,851 2016-09-14
US15/264,851 US10103327B2 (en) 2016-09-14 2016-09-14 CEM switching device

Publications (1)

Publication Number Publication Date
TW201820669A true TW201820669A (zh) 2018-06-01

Family

ID=59772649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130925A TW201820669A (zh) 2016-09-14 2017-09-11 Cem轉換裝置

Country Status (4)

Country Link
US (2) US10103327B2 (zh)
CN (1) CN109690799A (zh)
TW (1) TW201820669A (zh)
WO (1) WO2018051062A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7429431B2 (ja) * 2020-02-27 2024-02-08 国立研究開発法人産業技術総合研究所 情報処理装置および情報処理装置の駆動方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064062B2 (en) * 2003-12-16 2006-06-20 Lsi Logic Corporation Incorporating dopants to enhance the dielectric properties of metal silicates
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
JP5170107B2 (ja) 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009140305A1 (en) 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
JP5502339B2 (ja) 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20120046327A (ko) 2009-09-04 2012-05-09 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 혼합된-금속-원자가 화합물에 기초한 멤리스터
US20140113428A1 (en) 2011-07-06 2014-04-24 Fudan University Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process
KR20130043472A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 홀을 구비한 상변화 메모리 장치의 제조방법 및 반도체 장치의 제조방법
JP2013197396A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
JP5999853B2 (ja) 2012-07-06 2016-09-28 神島化学工業株式会社 透光性希土類ガリウムガーネットセラミックスとその製造方法及びファラデー回転子
US8912517B2 (en) * 2012-09-24 2014-12-16 Adesto Technologies Corporation Resistive switching memory
US8629421B1 (en) 2012-10-15 2014-01-14 Micron Technology, Inc. Memory cells
KR102014375B1 (ko) 2013-04-05 2019-08-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 전자 장치
US20150129826A1 (en) * 2013-11-13 2015-05-14 Intermolecular Inc. Flexible Non-Volatile Memory
US9397143B2 (en) * 2013-12-20 2016-07-19 Intel Corporation Liner for phase change memory (PCM) array and associated techniques and configurations
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
CN105489387B (zh) * 2016-01-13 2018-07-17 宿州学院 一种掺氮碳微球负载MoS2复合物、制备方法及应用
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
WO2017139972A1 (zh) 2016-02-19 2017-08-24 华为技术有限公司 在压力触控屏上操作多个对象的方法及装置
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
GB2552014B (en) 2016-07-07 2020-05-13 Advanced Risc Mach Ltd Reconfigurable artificial neural networks comprising programmable non-volatile memory elements

Also Published As

Publication number Publication date
WO2018051062A3 (en) 2018-04-26
US20190051824A1 (en) 2019-02-14
US20180076386A1 (en) 2018-03-15
WO2018051062A2 (en) 2018-03-22
CN109690799A (zh) 2019-04-26
US10403816B2 (en) 2019-09-03
US10103327B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
TWI802533B (zh) 相關電子材料裝置的製造
US10014468B2 (en) Barrier layer for correlated electron material
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
TWI733885B (zh) 關聯電子材料切換裝置
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
US20170237001A1 (en) Fabrication of correlated electron material devices comprising nitrogen
TW201834288A (zh) 由相關電子材料形成的開關裝置
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
TWI738856B (zh) Cem開關元件
TW201831711A (zh) 在相關電子材料元件中形成成核層
WO2019180404A1 (en) Method for fabrication of a cem device
TW201826350A (zh) Cem切換裝置
TW201820669A (zh) Cem轉換裝置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW202213828A (zh) 控制相關電子材料裝置的切換特性的方法