TW201834288A - 由相關電子材料形成的開關裝置 - Google Patents

由相關電子材料形成的開關裝置 Download PDF

Info

Publication number
TW201834288A
TW201834288A TW106141783A TW106141783A TW201834288A TW 201834288 A TW201834288 A TW 201834288A TW 106141783 A TW106141783 A TW 106141783A TW 106141783 A TW106141783 A TW 106141783A TW 201834288 A TW201834288 A TW 201834288A
Authority
TW
Taiwan
Prior art keywords
cem
conductive traces
gaseous
oxide
voids
Prior art date
Application number
TW106141783A
Other languages
English (en)
Other versions
TWI722259B (zh
Inventor
金佰利蓋 瑞德
露西安 席芙蘭
卡羅斯阿爾貝托 巴茲德阿勞約
喬蘭塔博任娜 斯林史卡
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201834288A publication Critical patent/TW201834288A/zh
Application granted granted Critical
Publication of TWI722259B publication Critical patent/TWI722259B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文所公開的標的可涉及製造相關電子材料(CEM)開關。在實施例中，描述了可在絕緣材料之上或上方形成導電跡線的製程。回應於在絕緣材料中形成空隙，與空隙接觸的導電跡線的區域化部分可暴露於氣態的氧化劑，其可將導電跡線的區域化部分轉換為CEM。在實施例中，可將電極材料沉積在空隙內，以接觸轉換為CEM的導電跡線的區域化部分。

Description

由相關電子材料形成的開關裝置
本公開涉及相關電子裝置，並且更特定而言，可涉及用於製造相關電子裝置的方法，如可用於開關、記憶體電路等，其可呈現出期望的阻抗開關特性。
可在廣泛的電子裝置類型中發現積體電路裝置(如(例如)電子開關裝置)。例如，記憶體及/或邏輯裝置可包括電子開關，該等電子開關適用於電腦、數位相機、蜂巢式電話、平板裝置等。與設計者考慮電子開關裝置是否適用於特定應用而可能感興趣的電子開關裝置有關的因素可包括(例如)實體尺寸、儲存密度、操作電壓、阻抗範圍、及/或功耗。設計者可能感興趣的其他因素可包括(例如)製造成本、製造簡易性、可縮放性、及/或可靠性。再者，對呈現較低功率及/或較高速度特性的記憶體及/或邏輯裝置似乎有日益增加的需求。然而，可能非常適合於某些記憶體及/或邏輯裝置類型的習用製造技術可能不適用於製造利用相關電子材料的裝置。
一種建造一開關裝置的方法，包括以下步驟：在一腔室中在一絕緣基板上方所形成的複數個導電跡線的相鄰導電跡線之間形成一或更多個空隙；及將該複數個導電跡線的該等相鄰導電跡線中之至少一些者的區域化部分轉換成一CEM，該CEM包括至少85.0％的一d區塊元素的一氧化物、或一f區塊元素的一氧化物、或一d區塊元素或一f區塊元素的兩個或兩個以上氧化物的一合金的一原子濃度。
一種相關電子材料(CEM)裝置，包括：一第一複數個導電跡線，該第一複數個導電跡線是形成在一絕緣基板上方；及一或更多個電極，該一或更多個電極是形成在該第一複數個導電跡線的相鄰導電跡線之間，其中該第一複數個導電跡線中之至少一者的至少一部分包括CEM的一第一區域化部分。
在整個說明書中對一個實施方式、一實施方式、一個實施例、一實施例、及/或類似者的引用表示關於一特定實施方式及/或實施例而描述的特定特徵、結構、特性、及/或類似者是包括在所請標的之至少一個實施方式及/或實施例中。因此，例如在整個說明書中的各個地方出現此種短語未必指的是相同的實施方式及/或實施例或者是任何一個特定實施方式及/或實施例。此外，應該理解的是，所描述的特定特徵、結構、特性、及/或類似者能夠以一或更多種實施方式及/或實施例中的各種方式進行組合，而因此是在所期望的請求項範疇內。當然，一般情況下，專利申請案的說明書一直是此種情況，該等和其他問題有可能在使用的特定上下文發生變化。換言之，在整個公開中，描述及/或使用的特定上下文提供關於合理推論的有用指導；然而，同樣地，「在此上下文中」通常沒有進一步的限定指的是本公開的上下文。
本公開的特定態樣描述了用於準備及/或製造相關電子材料(CEM)薄膜的方法及/或製程，以形成(例如)相關電子開關，如可用來形成(例如)相關電子隨機存取記憶體(CERAM)及/或邏輯裝置。例如，可在CERAM裝置和CEM開關的建造中使用的相關電子材料還可包括廣泛的其他電子電路類型，如(例如)記憶體控制器、記憶體陣列、濾波器電路，資料轉換器、光學儀器、鎖相環電路、微波和毫米波收發器等，但是所請標的不限於此等方面的範疇。
在此上下文中，(例如)CEM裝置可呈現實質上快速的導體至絕緣體轉變，其可藉由電子相關而不是固態結構相變導致，如回應於(例如)在相變記憶體裝置中從晶態到非晶態的變化，或在另一實例中，在電阻RAM裝置中形成長絲。在一個態樣中，回應相較於(例如)在相變和電阻RAM裝置中的熔化/固化或長絲形成，在CEM裝置中的實質上快速的導體至絕緣體轉變可回應於量子力學現象。在相對導電與相對絕緣狀態之間及/或(例如)在CEM中的第一與第二阻抗狀態之間的此種量子力學轉變可在若干態樣的任何一者中來理解。如本文所使用，術語「相對導電狀態」、「相對較低阻抗狀態」及/或「金屬狀態」可以互換，及/或有時可被稱為「相對導電/較低阻抗狀態」。類似地，術語「相對絕緣狀態」和「相對較高阻抗狀態」在本文中可互換使用，及/或有時可被稱為相對「絕緣/較高阻抗狀態」。
在一態樣中，可根據莫特(Mott)轉變來理解相關電子材料在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間的量子力學轉變，其中相對導電/較低阻抗狀態與絕緣/較高阻抗狀態實質上相異。根據莫特轉變，如若莫特轉變條件發生，則材料可從相對絕緣/較高阻抗狀態切換到相對導電/較低阻抗狀態。可由(nc )1/3 a≈0.26來定義莫特標準，其中nc 表示電子的濃度，且其中「a」表示波爾半徑。如若達到閾值載子濃度，使得滿足莫特標準，則認為莫特轉變將發生。回應於莫特轉變發生，CEM裝置的狀態從相對較高電阻/較高電容狀態(例如，絕緣/較高阻抗狀態)變化到相對較低電阻/較低電容狀態(例如，導電/較低阻抗狀態)，其與較高電阻/較高電容狀態實質上相異。
在另一態樣中，可藉由電子的區域化，來控制莫特轉變。如若將如(例如)電子的載子區域化，則將在載子之間的強庫侖交互作用認為是將CEM的帶分開以導致相對絕緣(相對較高阻抗)狀態。如若電子不再區域化，則弱庫侖交互作用可主導，此可能導致帶分裂的消除，此又可能導致了金屬(導電)帶(相對較低阻抗狀態)，其與相對較高阻抗狀態實質上相異。
此外，在一實施例中，除了電阻變化之外，從相對絕緣/較高阻抗狀態切換到實質上相異且相對導電/較低阻抗狀態可能導致電容變化。例如，CEM裝置可呈現可變電阻以及可變電容的性質。換言之，CEM裝置的阻抗特性可包括電阻和電容兩部分。例如，在金屬狀態中，CEM裝置可包括可接近於零的相對低電場，且因此可呈現可能同樣接近於零的實質上低電容。
類似地，在相對絕緣/較高阻抗狀態(可能由較高密度的結合或相關電子所導致)中，外部電場可能能夠穿透CEM，且因此CEM可至少部分地基於儲存在CEM內的額外電荷而呈現較高電容。因此，例如，至少在特定實施例中，在CEM裝置中從相對絕緣/較高阻抗狀態轉變到實質上相異且相對導電/較低阻抗狀態可導致在電阻和電容兩者上的變化。此種轉變可能導致額外可量測的現象，並且所請標的不限於此方面。
在一實施例中，由CEM所形成的裝置可呈現回應於在包括基於CEM裝置的CEM的大部分體積中的莫特轉變的阻抗狀態之切換。在一實施例中，CEM可形成「大量開關」。如本文所使用，術語「大量開關」指的是如回應於莫特轉變而切換裝置的阻抗狀態的CEM的至少大部分體積。例如，在一實施例中，裝置的實質上全部CEM可回應於莫特轉變而從相對絕緣/較高阻抗狀態切換到相對導電/較低阻抗狀態或從相對導電/較低阻抗狀態切換到相對絕緣/較高阻抗狀態。
在實施方式中，CEM可包括來自元素週期表的一或更多種「d區塊」元素，如(例如)過渡金屬、過渡金屬化合物、一或更多種過渡金屬氧化物(TMO)。還可使用元素週期表中的一或更多種「f區塊」元素，來實現CEM裝置，如(例如)稀土元素、稀土元素的氧化物、包含一或更多種稀土過渡金屬的氧化物、鈣鈦礦、釔、及/或鐿，或包含來自元素週期表的鑭系元素或錒系元素的金屬的任何其他化合物，並且所請標的不限於此方面的範疇。因此，在實施例中，CEM可包括(例如)具有至少85.0％的原子濃度的一或更多種d區塊元素的氧化物及/或一或更多種f區塊元素的氧化物，而CEM的其餘部分包括摻雜劑(如(例如)碳或氮)。因此，在此上下文中，在本文所用的術語，d區塊元素表示包括鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)、汞(Hg)、鑪(Rf)、𨧀(Db)、𨭎(Sg)、𨨏(Bh)、𨭆(Hs)、䥑(Mt)、鐽(Ds)、錀(Rg)、或鎶(Cn)，或其任何組合。又在此上下文中，由元素週期表的f區塊元素形成或包含元素週期表的f區塊元素的CEM表示包含來自元素週期表的f區塊的金屬或金屬氧化物的CEM，其包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)、錒(Ac)、釷(Th)、鏷(Pa)、鈾(U)、錼(Np)、鈽(Pu)、鋂(Am)、鉳(Bk)、鉲(Cf)、鑀(Es)、鐨(Fm)、鍆(Md)、鍩(No)、或鐒(Lr)，或其任何組合。
圖1A是由相關電子材料形成的裝置的電流密度對電壓分佈的實施例100的圖示。例如，在「寫入操作」期間，至少部分地基於施加到CEM裝置的端子的電壓，可將CEM裝置置於相對低阻抗狀態或相對高阻抗狀態。例如，施加電壓V設定 和電流密度J設定 可導致CEM裝置轉變到相對低阻抗記憶體狀態。相反地，施加電壓V重置 和電流密度J重置 可導致CEM裝置轉變到相對高阻抗記憶體狀態。如在圖1A中所示，參考標記110顯示了可將V設定 和V重置 分開的電壓範圍。在將CEM裝置置於高阻抗狀態或低阻抗狀態之後，可藉由施加電壓V讀取 (例如，在讀取操作期間)和偵測在CEM裝置的端子處的電流或電流密度(例如，使用讀取訊窗107)，來偵測CEM裝置的特定狀態。
根據一實施例，圖1A中示出的CEM裝置可包括任何過渡金屬氧化物(TMO)，如(例如)鈣鈦礦、莫特絕緣體、電荷交換絕緣體、及安德森混亂絕緣體，以及來自元素週期表的任何d區塊或f區塊材料。在一個態樣中，圖1A的CEM裝置可包括其他類型的過渡金屬氧化物可變阻抗材料，然而應理解的是，該等僅是示例性的，並且不意欲限制所請標的。氧化鎳(NiO)已公開為一種特定的TMO。可將本文所論述的NiO材料摻雜可建立及/或穩定可變阻抗性質及/或導致P型操作的外部配體Lx (如羰基(CO))，其中CEM可在低阻抗狀態下更加導電。因此，在另一特定實例中，摻雜有外部配體的NiO可表示為NiO：Lx ，其中Lx 可指示配體元素或化合物，並且x可指示針對一個單位NiO的配體的數量單位。可簡單藉由平衡價，來針對任何特定配體及配體與NiO或與任何其他過渡金屬化合物的任何特定組合確定x值。除了羰基，可在低阻抗狀態下導致或增強導電性的其他摻雜劑配體可包括：亞硝基(NO)、三苯基膦(PPH3 )、菲羅啉(C12 H8 N2 )、聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、氨(NH3 )、乙腈(CH3 CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)、及其他。
在此上下文中，如本文所指的「P型」摻雜CEM表示包括特定分子摻雜劑的第一類型CEM，如若在低阻抗狀態下操作該CEM，則該CEM相對於未摻雜CEM呈現增加的導電性。引入替代的配體(如CO和NH3 )可操作以增強NiO CEM的P型本質。因此，至少在特定實施例中，CEM的P型操作的屬性可包括藉由控制在CEM中的P型摻雜劑的原子濃度來定製或客製在低阻抗狀態下所操作的CEM的導電性的能力。在特定實施例中，增加的P型摻雜劑的原子濃度可導致增加的CEM的導電性，但是所請標的不限於此方面。在特定實施例中，如本文所述，可在圖1A的區域104的特性中觀察到在CEM裝置中的P型摻雜劑的原子濃度或原子百分比的變化，其中P型摻雜劑的增加導致區域104的更陡斜率(例如，更高導電性)。
在另一實施例中，圖1A的CEM裝置可包括其他過渡金屬氧化物可變阻抗材料(如含氮配體)，然而應理解的是，該等僅是示例性的，並且不意欲限制所請標的。例如，NiO可摻雜有外在含氮配體，其可以與藉由使用碳基摻雜劑(例如羰基)而導致可變阻抗特性的穩定類似的方式，來穩定可變阻抗特性。尤其是，本文所公開的NiO可變阻抗材料可包括具有Cx Hy Nz 形式的含氮分子(其中x≥0，y≥0，z≥0，且其中至少x、y、或z包括＞0的值)，如：氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )乙二胺(C2 H8 N2 )、苯(1,10-菲羅啉)(C12 H8 N2 )、2,2'-聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)、及氰基硫化物，如(例如)硫氰酸鹽(NCS-)。本文所公開的NiO可變阻抗材料可包括氮氧自由基族的成員(Nx Oy ，其中x和y包括整數，且其中x≥0和y≥0且至少x或y包括＞0的值)，其可包括：(例如)一氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )、或具有NO3 - 配體的前驅物。在實施例中，金屬前驅物包括含氮配體，如配體胺、酰胺、烷基酰胺含氮配體(藉由平衡價而具有NiO)。
根據圖1A，如若施加足夠的偏壓(例如，超過帶分裂電位)並且滿足上述莫特條件(例如，注入電洞的群體數與在(例如)開關區域中的電子的群體數相當)，則CEM裝置可(例如)回應於莫特轉變而從相對低阻抗狀態切換到相對高阻抗狀態。此可對應於圖1A的電壓對電流密度分佈的點108。在該點或在該點附近適當地，電子將不再屏蔽並且在金屬離子附近變得區域化。此種相關性可導致強電子-電子交互作用電位，其可操作來分裂帶，以形成相對高阻抗材料。如若CEM裝置包括相對高阻抗狀態，則可藉由電洞的傳輸而產生電流。因此，如若跨CEM裝置的端子來施加閾值電壓，則可將電子越過金屬-絕緣體-金屬(MIM)裝置的電位屏障注入到MIM二極體中。在某些實施例中，在跨CEM裝置的端子所施加的閾值電位，注入電子的閾值電流可執行「設定」操作，其將CEM裝置置於低阻抗狀態。在低阻抗狀態下，電子的增加可屏蔽進入的電子並且消除電子的區域化，其可操作以破壞帶分裂電位，從而導致低阻抗狀態。
根據一實施例，可藉由外部施加的「順應」條件來控制在CEM裝置中的電流，可至少部分地基於所施加的外部電流來確定該順應條件，可在(例如)寫入操作期間限制該外部電流，以將CEM裝置置於相對高阻抗狀態中。在一些實施例中，此外部施加的順應電流還可針對後續的重置操作來設定電流密度的條件，以將CEM裝置置於相對高阻抗狀態中。如在圖1A的特定實施方式中所示，可在寫入操作期間而在點116處施加電流密度J順應 ，以將CEM裝置置於相對低阻抗狀態中，其可確定用於將CEM裝置在後續的寫入操作中置於高阻抗狀態中的順應條件。如在圖1A中所示，可藉由在外部施加J順應 的點108處而在電壓V重置 下施加電流密度J重置 ≥J順應 ，來隨後將CEM裝置置於低阻抗狀態中。
在實施例中，順應可在CEM裝置中設定電子數量，其可由莫特轉變的電洞來「捕獲」。換言之，在將CEM裝置置於相對低阻抗記憶體狀態的寫入操作中所施加的電流可確定要注入到CEM裝置的電洞數量，用以隨後將CEM裝置轉變到相對高阻抗記憶體狀態。
如上文所指出，可回應於在點108處的莫特轉變，來發生重置條件。如上文所指出，此種莫特轉變可導致在CEM裝置中的電子濃度n近似等於或變成至少與電洞濃度p相當的條件。此條件可根據如下的表達式(1)來模型化：(1) 在表達式(1)中，λTF 對應於湯瑪斯費米屏蔽長度，且C是常數。
根據一實施例，在圖1A中所示的電壓對電流密度分佈的區域204中的電流或電流密度可回應於來自跨CEM裝置的端子所施加的電壓信號的電洞之注入而存在。在本文，當跨CEM裝置的端子施加閾值電壓VMI 時，電洞之注入可在電流IMI 下滿足低阻抗狀態到高阻抗狀態轉變的莫特轉變標準。此可根據如下的表達式(2)來模型化：(2) 在表達式(2)中，Q(VMI )對應於注入的電荷(電洞或電子)並且是所施加電壓的函數。電子及/或電洞之注入將致能莫特轉變可發生在帶之間並且回應於閾值電壓VMI 和閾值電流IMI 。根據表達式(1)，藉由使電子濃度n與電荷濃度相等，以由在表達式(2)中的IMI 所注入的電洞，來導致莫特轉變，此種閾值電壓VMI 對湯瑪斯費米屏蔽長度λTF 的依賴性可根據如下的表達式(3)來模型化：(3) 在表達式(3)中，ACEM 是CEM裝置的橫截面面積；並且J重置 (VMI )可表示在閾值電壓VMI 下要施加到CEM裝置的通過CEM裝置的電流密度，其可將CEM裝置置於相對高阻抗狀態。
根據一實施例，可將可用來形成CEM開關、CERAM記憶體裝置、或包括一或更多種相關電子材料的各種其他電子裝置的CEM裝置置於相對低阻抗記憶體狀態中，如(例如)藉由從相對高阻抗狀態進行轉換，通過注入足夠量的電子以滿足莫特轉變標準。在將CEM裝置轉變到相對低阻抗狀態時，如若注入足夠多的電子並且跨CEM裝置的端子的電位超過閾值開關電位(例如，V設定 )，則所注入的電子可開始屏蔽。如前所述，屏蔽可操作以使雙佔據的電子不區域化，以破壞帶分裂電位，從而導致相對低阻抗狀態。
在特定實施例中，可藉由包括Nix Oy (其中下標「x」和「y」包括整數)的化合物的電子的「反饋」，來導致CEM裝置的阻抗狀態的變化(如(例如)從低阻抗狀態變化到基本上不相似的高阻抗狀態)。如本文所使用的術語，「反饋」指的是(例如)藉由包括過渡金屬、過渡金屬化合物、過渡金屬氧化物、或包括其組合的晶格結構的相鄰分子，來對過渡金屬、過渡金屬氧化物、或其任何組合供應一或更多個電子。反饋可允許過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其組合，以維持在所施加的電壓的影響下有利於電性傳導的離子化狀態。在某些實施例中，例如，反饋可(例如)回應於使用羰基(CO)或含氮摻雜劑(如氨(NH3 )、乙二胺(C2 H8 N2 )、或氮氧化合物族(Nx Oy )的成員)而在CEM中發生，其可允許CEM呈現其中電子可受控制的性質，並且(例如)在包括CEM的裝置或電路的操作期間，可逆地「回饋」到過渡金屬或過渡金屬氧化物(如鎳)的導電帶。例如，可在氧化鎳材料(例如，NiO：CO或NiO：NH3 )中逆轉反饋，從而允許在裝置操作期間氧化鎳材料切換為呈現基本上不相似的阻抗特性(如高阻抗特性)。
因此，在此上下文中，電子反饋材料指的是呈現阻抗開關特性的材料，如至少部分地基於所施加的電壓對控制和對來自CEM的導電帶的電子回饋和電子回饋逆轉的影響，從第一阻抗狀態切換到基本上不相似的第二阻抗狀態(例如，從相對低阻抗狀態切換到相對高阻抗狀態，或反之亦然)。
在一些實施例中，如若(例如)將過渡金屬(如鎳)置於2+的氧化態(例如，在材料中的Ni2+ ，如NiO：CO或NiO：NH3 )，則通過反饋，包括過渡金屬、過渡金屬化合物、或過渡金屬氧化物的CEM開關可呈現低阻抗特性。相反地，如若(例如)將過渡金屬(如鎳)置於1+或3+的氧化態，則電子反饋可能逆轉。因此，在CEM裝置的操作期間，反饋可導致「歧化」，其可包括基本上同時的氧化和還原反應，此基本上是根據以下的表達式(4)： 2Ni2+ →Ni1+ +Ni3+ (4) 在此情況下，此種歧化指的是如在表達式(4)中所示的形成鎳離子為Ni1+ +Ni3+ ，此可能在CEM裝置的操作期間導致(例如)相對高阻抗狀態。在一實施例中，摻雜劑(如含碳配體、羰基(CO)、或含氮配體(如氨分子(NH3 ))可允許在CEM裝置的操作期間共享電子，以便導致表達式(4)的歧化反應及其逆轉，此基本上是根據以下的表達式(5)： Ni1+ +Ni3+ →2Ni2+ (5) 如前所述，如表達式(5)所示，歧化反應的逆轉將允許鎳基CEM回到相對低阻抗狀態。
在實施例中，取決於(例如)NiO：CO或NiO：NH3 的分子濃度(其可從大約在0.1％至10.0％的原子百分比的範圍中的值變化)，如圖1A所示的V重置 和V設定 ，可在符合V設定 ≥V重置 的條件下大約在0.1V至10.0V的範圍中變化。例如，在一個可能的實施例中，例如，V重置 可大約在0.1V至1.0V的範圍中的電壓下發生，V設定 可大約在1.0V至2.0V的範圍中的電壓下發生。然而，應注意的是，V設定 和V重置 的變化可至少部分基於各種因素(如電子反饋材料(如NiO：CO或NiO：NH3 和在CEM裝置中所存在的其他材料)的原子濃度以及其他處理變化)而發生，並且所請標的不限於此方面。
圖1B是包括相關電子材料的開關裝置的實施例150及相關電子材料開關的等效電路的示意圖的圖示。如前所述，相關電子裝置(如CEM開關、CERAM陣列、或使用一或更多種相關電子材料的其他類型裝置)可包括可呈現可變電阻和可變電容兩者的特性的可變或複雜阻抗裝置。換言之，用於CEM可變阻抗裝置(如包括第一導體160、CEM膜170、及第二導體180的裝置)的阻抗特性可至少部分地取決於如若跨裝置端子122和130所量測的裝置的電阻和電容特性。在一實施例中，用於可變阻抗裝置的等效電路可包括與可變電容器(如可變電容器128)並聯的可變電阻器(如可變電阻器126)。當然，儘管將可變電阻器126和可變電容器128在圖1B中描繪為包括離散的部件，但是可變阻抗裝置(如實施例150的裝置)可包括基本上同質的CEM膜，並且所請標的不限於此方面。
下表1描繪了示例性可變阻抗裝置(如實施例150的裝置)的示例性真值表。 表1-相關電子開關真值表 在一實施例中，表1示出了可變阻抗裝置(如實施例150的裝置)的電阻可在低阻抗狀態與基本上不相似的高阻抗狀態之間進行轉換，作為至少部分地取決於跨CEM裝置所施加的電壓的函數。在一實施例中，在低阻抗狀態下所呈現的阻抗可以比在高阻抗狀態下呈現的阻抗低大約在10.0至100,000.0倍的範圍。在其他實施例中，例如，在低阻抗狀態下所呈現的阻抗可以比在高阻抗狀態下呈現的阻抗低大約在5.0至10.0倍的範圍。然而，應注意的是，所請標的不限於在高阻抗狀態與低阻抗狀態之間的任何特定阻抗比。表1示出了可變阻抗裝置(如實施例150的裝置)的電容可以在較低電容狀態與較高電容狀態之間進行轉變，該較低電容狀態在示例實施例中可包括大約為零(或非常小)的電容，該較高電容狀態至少部分地為跨CEM裝置所施加的電壓的函數。
在某些實施例中，原子層沉積可用以形成或製造包含NiO材料(如NiO:CO或NiO:NH3 )的膜。在此上下文中，本文所使用的術語「層」表示可設置在底層構造(如導電或絕緣基板)之上或上方的材料薄片或塗層。例如，藉由原子層沉積製程的方式在底層基板上沉積的層可包括單一原子之厚度，其可包含不到一埃的厚度(例如，0.6Å)。然而，取決於(例如)用於製造包括CEM膜的膜之處理，層包含具有厚度大於單一原子的厚度的薄片或塗層。額外地，「層」可橫向定向(例如，「水平」層)、垂直定向(例如，「垂直」層)、或可以任何其他定向(如(例如)對角線)來定位。在實施例中，CEM膜可包含足夠的層數量，以(例如)在電路環境中在操作CEM裝置期間允許電子反饋，以導致低阻抗狀態。而且，(例如)可在電路環境中的操作期間逆轉電子反饋，以便導致基本上不相似的阻抗狀態(如(例如)高阻抗狀態)。
而且，在此上下文中，如本文所使用的「基板」表示包含一表面之結構，該表面能將材料(如具有特定電性性質(例如，導電性質、絕緣性質等)的材料)沉積或置於基板之上或上方。例如，在基於CEM的裝置中，導電基板可以類似於第一導體160的方式來操作，以將電流傳遞至與導電基板160接觸的CEM膜。在另一實例中，基板可操作以絕緣CEM膜，以阻止電流流入或流出CEM膜。在絕緣基板的一個可能實例中，可使用材料(如氮化矽(SiN))來絕緣半導體結構的部件。此外，絕緣基板可包含其他矽基材料，如絕緣體上矽(SOI)或藍寶石上矽(SOS)技術、摻雜及/或無摻雜半導體、由基座半導體底座所支撐的矽之磊晶層、習用金屬氧化物半導體(CMOS，例如，具有金屬後端之CMOS前端)、及/或(例如)包括CES裝置的其他半導體結構及/或技術。因此，不限於此，所請標的意欲包含各式各樣的導電及絕緣基板。
在特定實施例中，在基板之上或上方形成CEM膜可使用兩種或兩種以上前驅物，來在導電材料(如基板)上沉積(例如)NiO:CO或NiO:NH3 或其他過渡金屬氧化物、過渡金屬、或其組合的組成。在一實施例中，可根據以下的表達式(6a)，使用分開的前驅物分子AX及BY來沉積CEM膜的層： AX( 氣體 ) +BY( 氣體 ) =AB( 固體 ) +XY( 氣體 ) (6a)
其中表達式(6a)的「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物或其任一組合。在實施例中，過渡金屬氧化物可包含鎳，但可包含其他過渡金屬、過渡金屬化合物、及/或過渡金屬氧化物，如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔及鋅(其可與陰離子(如氧或其他類型的配體)連結)、或其組合，但是所請標的不限於此方面的範疇。在特定實施例中，還可使用包括超過一種的過渡金屬氧化物的化合物，如鈦酸釔(YTiO3 )。
在實施例中，表達式(6a)的「X」可包括配體(如有機配體)，該配體包括脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2 )、乙醯丙酮(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、二甲基乙二醛肟(dmg)2 、2-胺基-戊-2-烯-4-酮基(apo)2 、(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁醇鹽、(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙醇鹽、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 )及羰基(CO)4 。因此，在一些實施例中，鎳基前驅物AX可包含(例如)脒基鎳(Ni(AMD))、二環戊二烯鎳(Ni(Cp)2 )、二乙基環戊二烯鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚烷-3,5-二酮)鎳(II)(Ni(thd)2 )、乙酸丙酮鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 )、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮鎳(Ni(apo)2 )、Ni(dmamb)2 ，其中dmamb=1-二甲胺-2-甲基-2-丁醇鹽、Ni(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙醇鹽、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 ，及羰基鎳(Ni(CO)4 )，在此僅舉數例。
然而，在特定實施例中，除了前驅物AX和BY之外，可使用包括電子反饋材料的摻雜劑，來形成CEM裝置的層。可與前驅物AX共流的包括電子反饋材料的額外摻雜劑配體可允許基本上根據以下的表達式(6b)來形成電子反饋化合物。在實施例中，可使用包括電子反饋材料(如氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或其他材料)的摻雜劑，以及可使用其他含碳或氮的其他配體或包括上文所列出的電子反饋材料的其他摻雜劑。因此，表達式(6a)可基本上根據以下的表達式(6b)來修改以包括含有電子反饋材料的額外摻雜劑配體： AX( 氣體 ) +(NH3 或包含氮的其他配體)+BY( 氣體 ) =AB:NH3( 固體 ) +XY( 氣體 ) (6b)
應注意的是，可調整前驅物(如表達式(6a)及(6b)的AX、BY、及NH3 (或含氮的其他配體))的濃度(如原子濃度)，以便在所製造的CEM裝置中導致包括電子反饋材料的氮或碳摻雜劑的最終原子濃度，如以包括大約在0.1%與10.0%之間的濃度的氨(NH3 )或羰基(CO)的形式。然而，所請標的未必限於上文指出的前驅物及/或原子濃度。反而是，所請標的意欲包含用於製造CEM裝置的原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體團離子束沉積、或類似者中所使用的所有此種前驅物。如前所述，在表達式(6a)及(6b)中，「BY」可包括氧化劑，如水(H2 O)、氧氣(O2 )、臭氧(O3 )、電漿O2 、過氧化氫(H2 O2 )。在其他實施例中，「BY」可包括CO、O2 +(CH4 )、或氧化氮(NO)+水(H2 O)、或氮氧化合物或含碳的氣體氧化劑或氮氧化劑。在其他實施例中，電漿可與氧化劑(BY)一起使用，以形成氧自由基(O*)。同樣地，電漿可與包含電子反饋材料的摻雜物質一起使用，以形成活化物質，以控制CEM的摻雜濃度。
在特定實施例中，如使用原子層沉積的實施例，可將基板(如導電基板)在加熱腔室中暴露於前驅物(如AX及BY)以及包含電子反饋材料(如氨或包括金屬氮鍵(包括(例如)鎳醯胺、鎳醯亞胺、鎳脒基或其組合)的其他配體)的摻雜劑，該加熱腔室可達到(例如)溫度大約在20.0℃至1000.0℃的範圍中，或(例如)在某些實施例中達到溫度大約在20.0℃與500.0℃的範圍中。在執行(例如)NiO:NH3 的原子層沉積的一個特定實施例中，可使用範圍大約在20.0℃與400.0℃的範圍中的腔室溫度。回應於暴露於前驅物氣體(例如，AX、BY、NH3 、或含氮的其他配體)，可從加熱腔室中吹出此種氣體一段大約在0.5秒至180.0秒的範圍中的時間。然而，應注意的是，該等僅是腔室溫度及/或時間的潛在適合範圍的實例，並且所請標的不限於此方面。
在某些實施例中，使用原子層沉積的單一雙前驅物循環(例如，如參考表達式(6a)所描述的AX及BY)或單一三前驅物循環(例如，如參考表達式(6b)所描述的AX、NH3 、CH4 、或包括氮、碳的其他配體、或包括電子反饋材料的其他摻雜劑、及BY)可在每個循環導致包括厚度大約在0.6Å至5.0Å的範圍中的CEM膜的層。因此，在一實施例中，為了使用其中層包括厚度大約在0.6Å的原子層沉積製程，來形成包括厚度大約在500.0Å的CEM裝置膜，可使用(例如)800至900個循環。在另一實施例中，使用其中層包括大約5.0Å的原子層沉積製程，是(例如)100個兩前驅物循環。應注意的是，可使用原子層沉積，來形成具有其他厚度(如厚度(例如)大約在1.5nm和150.0nm的範圍中)的CEM裝置膜，並且所請標的不限於此方面。
在特定實施例中，回應於原子層沉積的一或更多個雙前驅物循環(例如，AX及BY)或三前驅物循環(AX、NH3 、CH4 、或包括氮、碳的其他配體、或包括電子反饋材料的其他摻雜劑、及BY)，CEM裝置膜可經歷原位退火，其可允許膜性質的改進或可用於在CEM裝置膜中併入包括電子反饋材料的摻雜劑(如以羰基或氨的形式)。在某些實施例中，可將腔室加熱到溫度大約在20.0℃至1000.0℃的範圍中。然而，在其他實施例中，可使用腔室溫度大約在100.0℃至800.0℃的範圍中，來執行原位退火。可從一段大約在1.0秒至5.0小時的範圍中的時間，來變化原位退火時間。在特定實施例中，例如，可在更狹窄範圍內變化退火時間，如(例如)從大約0.5分鐘至大約180.0分鐘，並且所請標的不限於此等方面。
在特定實施例中，根據上文所述的製程來製造的CEM裝置可呈現「出生」性質，其中在製造裝置之後，該裝置立即呈現相對低阻抗(相對高導電性)。因此，例如，如若將CEM裝置整合於更大的電子環境中，則在初始啟動時施加至CEM裝置的相對小電壓可允許相對高電流流過該CEM裝置，如由圖1A的區域104所示。例如，如本文先前所描述，在至少一個可能實施例中，例如，V重置 可發生大約在0.1V至1.0V的範圍中的電壓處，及V設定 可發生大約在1.0V至2.0V的範圍中的電壓處。因此，在大約2.0V的範圍(或更小)中操作的電性開關電壓可允許(例如)記憶體電路進行(例如)寫入CERAM記憶體裝置、從CERAM記憶體裝置讀取、或變化CERAM開關的狀態。在實施例中，此種相對低電壓操作可減少複雜度、成本，並且可提供優於競爭性記憶體及/或開關裝置技術的其他優點。
在特定實施例中，可至少部分地由相關電子材料的原子層沉積，來在積體電路的特定層內形成兩個或兩個以上CEM裝置。在進一步實施例中，可至少部分地由毯覆沉積和選擇性磊晶沉積之組合，來形成第一相關電子開關材料的複數個相關電子開關裝置中之一或更多者及第二相關電子開關材料的複數個相關電子開關裝置中之一或更多者。額外地，在一實施例中，可將第一存取裝置和第二存取裝置分別定位於基本上鄰近第一CEM裝置和第二CEM裝置。
在進一步實施例中，可將複數個CEM裝置中之一或更多者定位於積體電路的兩個或兩個以上層中且在第一層的導電跡線和第二層的導電跡線的一或更多個交點處，可將該第二層定位於第一層導電跡線上方。在此上下文中，如本文所使用的術語「導電跡線」表示將電流從多位準CEM開關裝置的一層的第一位置路由到第二位置的導體。例如，導電跡線可對或從位於第一層的導電跡線和第二層的導電跡線的交點處的存取裝置來傳輸電流。在某些實施例中，例如，可將由多位準CEM裝置形成的開關裝置(如使用位於CEM開關裝置的多位準處的導電跡線所形成的裝置)的製造用於基於CEM的記憶體裝置中，在其中可將導電跡線定位於多位準處，以促進位元線密度的增加。例如，位元線密度的增加可導致更有效及/或更高度整合的方法，來控制對基於CEM的隨機存取記憶體陣列的記憶體單元的存取。
而且，在此上下文中，本存所使用的術語「位準」表示導電跡線或其他裝置可穿過的離散表面，其中藉由絕緣材料，來將該離散表面與緊鄰於上及/或緊鄰於下的離散表面分開。例如，如本文所描述，可藉由絕緣材料(如氮化矽)，來將穿過第一位準的導電跡線與穿過第二位準的導電跡線分開。在此上下文中，如本文所使用的術語「多位準」開關裝置表示使用上述「位準」中之兩者或兩者以上來執行開關功能(如從高阻抗狀態到低阻抗狀態)的裝置。
圖2A-圖2J示出了可用於製造由相關電子材料的多位準形成的開關裝置的子製程的實施例。在對應於實施例200A的圖2A中，絕緣基板(如絕緣基板210)可包括具有至少90.0％的原子濃度的SiN。在實施例中，可使用任何合適的製程，來沉積基板210。合適的製程可包括但不限於物理氣相沉積(PVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)等等，並且所請標的不限於此方面。在形成絕緣基板210之後，可將導電材料220沉積在絕緣基板的表面之上或上方(如在對應於實施例200B的圖2B中所示)。在實施例200B中，僅作為實例，導電材料220包括Ni；然而，在其他實施例中，例如，導電材料220可包括具有至少90.0％的原子濃度的任何過渡金屬、過渡金屬氧化物、及/或任何其他的d區塊或f區塊元素、或其合金。
在對應於實施例200C的圖2C中，可蝕刻導電材料220，以產生導電跡線222，導電跡線222可在絕緣基板210的表面上在兩個維度上延伸。可經由任何合適的製程(如(例如)使用圖案化光阻遮罩的製程)，來實現對導電材料220的蝕刻而導致導電跡線222，並且所請標的不限於此方面。在蝕刻導電材料220之後，可在導電跡線222之間沉積額外絕緣材料212(如在對應於實施例200D的圖2D中所示)。在實施例中，額外絕緣材料212可包括用於形成實施例200A的絕緣基板210的SiN，其可被沉積在導電跡線222之間。實施例200D的子製程更一步可包括化學機械平坦化(CMP)，其可操作以移除絕緣材料212的多餘部分。因此，由額外絕緣材料212所分開的導電跡線222可形成基本上平坦的表面。基本上平坦的表面可在導電跡線222之上或上方容納絕緣材料的額外層(如SiN)。
在對應於實施例200E的圖2E中，將額外導電跡線222和絕緣材料212顯示為沈積以形成多位準裝置。可藉由重複可用於構建由絕緣材料所圍繞的導電跡線的額外層實施例200B-200D的子製程，來導致實施例200E。應注意的是，儘管圖2E的結構指示出分佈在多位準結構的三個層上方的12個導電跡線，但是實施例可包括含有更少層(如(例如)兩個層)的多位準結構，或者可包括更多數目的層(如四個層、八個層、16個層、32個層等)。額外地，儘管圖2E的多位準結構的個別層示出了四個導電跡線，但是多位準結構的實施例可包括含有更少導電跡線的層(如(例如)三個導電跡線)，或者可包括更多數目的導電跡線(如10個導電跡線、20個導電跡線、數百個導電跡線、數千個導電跡線、或甚至更大數目的導電跡線)，並且所請標的不限於此等方面。
在對應於實施例200F的圖2F中，示出了在多位準CEM裝置中所形成的空隙230。在此上下文中，在本文所使用的術語「空隙」表示空腔或孔洞、或其他的不存在材料(如在可包括基板的結構中的不存在材料)。根據實施例，(例如)可經由蝕刻製程或圖案化製程(例如可包括使用光阻遮罩)，來形成孔洞或空隙。然而，應理解的是，此僅僅是形成孔洞或空隙的方法的實例，並且所請標的不限於此方面。在實施例中，可回應於使用遮罩材料(例如，光阻劑)，來蝕刻空隙(如(例如)空隙230)，其後可進行圖案化操作和蝕刻。在實施例中，可使用硬遮罩材料，來輔助光阻製程，該硬遮罩材料可相對於光阻製程以降低的速率進行刻蝕。在特定實施例中，使用光阻材料可在硬遮罩中提供圖案，其中可使用硬遮罩，來遮蔽在其內不需要蝕刻的多位準CEM裝置的表面的一或更多個區域。在某些實施例中，例如，蝕刻製程可包括乾蝕刻或濕蝕刻，或(例如)可涉及以符合動態隨機存取記憶體的高寬比蝕刻的方式的反應性離子/電漿，或可使用符合在三維NAND快閃記憶體的製造中所使用的蝕刻製程之蝕刻製程。應注意的是，實施例200F可使用其他製程，來產生空隙230之形成，並且所請標的不限於此等方面。
在對應於實施例200G的圖2G中，示出了多位準CEM裝置暴露於氣態氧化劑221。在此上下文中，如本文所使用的術語，氣態氧化劑表示包括含氧分子的氣體，如(例如)O2 、O3 、氧自由基(例如，O*)、H2 O2 或H2 O、或其任何組合。在實施例中，氣態氧化劑221可漂移到空隙230中，其可導致導電跡線222的區域化部分的氧化，從而將導電跡線222的區域化部分轉換成CEM(在圖2I-圖2J中顯示為區域化CEM部分240)。在其中導電跡線222包括原子濃度大於90.0％的Ni的一個特定實施例中，例如，氣態O2 可操作以將導電跡線222的特定區域化部分(如與空隙230接觸或接近的區域化部分)轉換成(例如)NiO。在其他實施例中(如其中導電跡線222包括選自元素週期表的d區塊或f區塊的金屬的實施例)，可形成呈現CEM行為的其他氧化物。在某些實施例中，選擇氣態氧化劑221、絕緣材料212、及基板210以使其彼此基本上不反應。因此，儘管可將絕緣材料212暴露於氣態氧化劑221，但是此種暴露可能不導致在氧化劑221與絕緣材料212之間的化學反應。
在特定實施例中，可使用摻雜劑，來增加CEM的P型行為(如由導電跡線222的特定區域化部分轉換的CEM)。因此，在某些實施例中，可在導電跡線222的製造期間隨著金屬有機前驅物來沉積摻雜劑(如碳)。替代地，可使用含碳源，來濺射碳，其可允許將足夠的碳(如(例如)在原子濃度為0.1％與10.0％之間的碳)結合到導電跡線222中，其可因此回應於暴露於氣態氧化劑221來形成NiO：CO。在其他實施例中，可在氣態氧化劑221中包含摻雜劑，以在導電跡線222的區域化部分中導致合適濃度的碳，其可被轉換為CEM。
在對應於實施例200H的圖2H中，示出了多位準CEM裝置暴露於氣態氧化劑221，其可包括相關於實施例200G所描述的一或更多個氧化劑(例如，O2 、O3 、氧自由基(例如，O*)、或H2 O、或其任何組合)。然而，在實施例200H中，氣態氧化劑221可與(例如)原子濃度至少為50.0％的一或更多個氣態氮基分子P型摻雜劑(如NO、NO2 、NH3 或氮自由基(NO*)或其任何組合)共流。在此上下文中，如本文所使用的術語，與氮基分子P型摻雜劑共流的氣態氧化劑形成氣態氮氧化劑。例如，與NO、NO2 、NH3 或氮自由基(例如，NO*)組合(例如，共流)的氧化劑(如O2 、O3 、或氧自由基(例如，O*))形成氣態氮氧化劑。在實施例中，多位準CEM裝置的暴露可利用大約在13.0Pa (0.0975Torr)至500.0kPa (至3800.0Torr)範圍內的壓力進行。在特定實施例中，暴露溫度包括大約在23℃至1100.0℃範圍內的值。然而，在某些實施例中，暴露溫度可包括更有限範圍內的值(如50.0℃至900.0℃)。暴露時間包括大約在1.0秒至5.0小時範圍內的值。然而，在某些實施例中，暴露時間可包括更窄的持續時間(如(例如)持續時間大約在1.0秒至1.0小時範圍內)。然而，所請標的意欲包含任何合適的壓力範圍、溫度範圍、及暴露時間。
因此，氣態氧化劑221與一或更多個氣態氮基分子P型摻雜劑結合可漂移到空隙230中，空隙230可操作以將導電跡線222的區域化部分轉換為CEM(如圖2I-圖2J的區域化CEM部分240)。在其中導電跡線222包括原子濃度大於90.0％的Ni的一個特定實施例中，氣態NH3 (其可與氣態氧化劑221共流)可將導電跡線222的特定區域化部分(如與空隙230接觸或接近的區域化部分)轉換成(例如)NiO：NH3 。在另一實施例中，可經由濺射金屬氮化物的方式將氮基P型摻雜劑結合到導電跡線222的區域化部分中。在實施例中，回應於導電跡線暴露於與氣態氮基P型摻雜劑結合的氣態氧化劑221，可形成CEM。在另一實施例中，可藉由使用氣態形式的胺前驅物(如使用對應於Cx Hy Nz 形式的分子(其中x≥0，y≥0，z≥0，且其中至少x、y、或z包括＞0的值)，如：氰基(CN- )、疊氮離子(N3 - )乙二胺(C2 H8 N2 )、苯(1,10-菲羅啉)(C12 H8 N2 )、2,2'-聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)、及氰基硫化物，如(例如)硫氰酸鹽(NCS-))，來將氮基P型摻雜劑包括在轉換為CEM的導電跡線222的區域化部分中。
在實施例200G及/或200H(圖2G和圖2H)中，可在退火子製程期間將P型摻雜劑結合到導電跡線222的區域化部分中，該退火子製程可在空隙230暴露於氣態氧化劑221之後發生。例如，可與氧化/氮氧化子製程分開執行的退火子製程可包括將空隙230暴露於富碳氣體(如甲烷或乙炔)，僅舉數例，其可允許在轉換成CEM的導電跡線222的區域化部分處形成NiO：CO。在另一實施例中，退火子製程可包括將空隙230暴露於富氮氣體(如氣態氨)，其可允許在轉換成CEM的導電跡線222的區域化部分處形成NiO：NH3 。
在對應於實施例200I的圖2I中，將位於個別空隙230的相鄰側處的導電跡線222的區域化部分顯示為已轉換成CEM。例如，在具有或不具有包括一或更多個氣態氮基分子P型摻雜劑的共流的情況下，可回應於將空隙230暴露於氣態氧化劑221，來發生區域化CEM部分240。如先前本文所述，區域化CEM部分240可包括一或更多個P型分子摻雜劑(如CO或NH3 用以形成NiO：CO或NiO：NH3 )。因此，在一實施例中，如若導電跡線222包括至少90.0％Ni的原子濃度，則區域化CEM部分240可包括在0.1％與10.0％之間的NiO：CO。替代地，在一實施例中，區域化CEM部分240可包括在0.1％與10.0％之間的NiO：NH3 。
在對應於實施例200J的圖2J中，電極250顯示為已形成在空隙230內，以與區域化CEM部分240接觸。在特定實施例中，電極250包括可以層來製造的TiN。在其他實施例中，電極250可包括除了鈦以外的d區塊或f區塊材料，如鉑、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、氮化鉭、銀、銥、或氧化銥、或其合金，並且所請標的不限於電極250的任何特定組成。在沉積電極250以與區域化CEM部分240接觸之後，圖2J的CEM裝置可經歷化學機械平坦化(CMP)，以從CEM裝置的表面移除多餘的金屬。
圖3A示出由相關電子材料形成的多位準開關裝置的實施例300A的表面的視圖。在圖3A中，電極350可類似於先前本文所述的電極250。儘管圖3A僅示出了排列成包括三列的二維陣列中的九個電極350，但是所請標的之實施例可包括電極的二維陣列的不同排列(如排列成更少的列(如兩列)的電極，或排列成更多數目的列(如四列、五列、八列等)的電極)。額外地，儘管在圖3A的二維陣列中示出總共九個電極，但是所請標的之實施例可包括更少的電極(如六個電極)、或更多數目的電極(如10個電極、15個電極、64個電極、或任何其他數目的電極)，幾乎沒有限制。
圖3B示出由相關電子材料形成的多位準開關裝置的實施例300B的表面的透視圖。實施例300B包括類似於先前所述的實施例的開關裝置，除了已將開關裝置的一部分移除，以便顯示沿著+z方向朝向基板310延伸的電極350。將電極350顯示為接觸位於電極350的側邊的區域化CEM部分340，其中可以類似於用來形成區域化CEM部分240的方式(如先前本文所述)，來形成區域化CEM部分340。在圖3B的實施例中，將導電跡線322顯示為隱藏在開關裝置內，而可以類似於製造導電跡線222的方式(如先前所述)，來製造的導電跡線322。在圖3B中的虛線用於描繪導電跡線322的隱藏部分以及沿著+z方向延伸的電極350的部分。
圖4A-圖4D示出了用於製造由相關電子材料形成的開關裝置的子製程的實施例。在可對應於實施例400A的圖4A中，絕緣基板410(例如可類似於圖2A的絕緣基板210)可包括原子濃度至少為85.0％的SiN。在實施例中，可使用一或更多個合適的製程，來沉積基板410，包括但不限於物理氣相沉積(PVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)等等，並且所請標的不限於此方面。在形成絕緣基板410之後，可在絕緣基板410的表面之上或上方沉積導電材料。可蝕刻導電材料，以產生導電跡線422，導電跡線422(例如)可沿著水平面延伸。可經由合適的製程(如(例如)使用圖案化光阻遮罩的製程)，來實現對導電材料的蝕刻以導致導電跡線222，並且所請標的不限於此方面。在蝕刻導電材料之後，可在導電跡線之上及/或之間沉積額外絕緣材料。在實施例中，沉積在導電跡線422之上及/或之間的絕緣材料可包括SiN，但是所請標的不限於此方面。
在對應於實施例400B的圖4B中，示出了在CEM裝置中所形成的空隙430。在實施例中，例如，可回應於使用遮罩材料(如光阻劑)，來蝕刻空隙430，其後可以(例如)類似於形成圖2F的空隙230的方式進行圖案化操作和蝕刻。應注意的是，實施例400B可使用其他製程，來產生空隙430的形成，並且所請標的不限於此方面。
在對應於實施例400C的圖4C中，將CEM裝置顯示為暴露於氣態氧化劑421，其可(例如)類似於圖2G的氣態氧化劑221的操作。替代地，例如，氣態氧化劑可與一或更多個氣態氮基分子P型摻雜劑(如NO、NO2 、NH3 、或氮自由基(NO*)、或其任何組合)一起操作。在實施例中，氣態氧化劑421可漂移到空隙430中，其可產生導電跡線422的區域化部分的氧化，從而將導電跡線422的區域化部分轉換成CEM(在圖4C中顯示為區域化CEM部分440)。在其中導電跡線422包括原子濃度大於90.0％的Ni或Ni合金的一個特定實施例中，例如，氣態O2 可操作以將導電跡線422的特定區域化部分(如與空隙430接觸或接近的部分)轉換成(例如)NiO。在其他實施例中(如其中導電跡線422包括選自元素週期表的d區塊或f區塊的金屬的實施例)，可形成呈現CEM行為的其他氧化物。在實施例中，區域化CEM部分440可包括一或更多個P型分子摻雜劑(如CO或NH3 用以形成NiO：CO或NiO：NH3 )。因此，在一實施例中，如若導電跡線422包括至少90.0％Ni的原子濃度，則區域化CEM部分440可包括在0.1％與10.0％之間的NiO：CO。替代地，在一實施例中，區域化CEM部分440可包括(例如)至少85.0％的原子濃度的NiO，並且可額外地包括(例如)在0.1％與15.0之間的原子濃度的摻雜劑(如NH3 )。
在對應於實施例400D的圖4D中，將電極450顯示為已形成在空隙430內，以與區域化CEM部分440接觸。在特定實施例中，電極450可包括可以層來製造的TiN。在其他實施例中，電極450可包括除了鈦以外的d區塊或f區塊材料，如鉑、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、氮化鉭、銀、銥、或氧化銥、或其任何組合，並且所請標的不限於電極450的任何特定組成。在沉積電極450以與區域化CEM部分440接觸之後，圖4D的CEM裝置可經歷化學機械平坦化(CMP)，以從CEM裝置的表面移除多餘的金屬。
圖5是根據實施例500的形成由相關電子材料形成的開關裝置的方法的流程圖。示例性實施方式(如在圖5中所述)及本文所述的其他附圖可包括除了示出和描述的那些之外的方塊、更少的方塊、或以不同於可識別的順序發生的方塊、或其任何組合。該方法可從方塊510開始，方塊510可包括在絕緣基板上方所形成的複數個導電跡線的相鄰導電跡線之間形成一或更多個空隙。在實施例中，可由鈦基及/或含鈦導電跡線(如(例如)以層來製造的氮化鈦(TiN))形成導電跡線，用於CERAM裝置或其他類型的基於CEM的裝置。在實施例中，導電跡線可包括除了鈦以外的d區塊或f區塊元素材料，如鉑、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、氮化鉭、銀、銥、或氧化銥、或其任何組合，並且所請標的不限於導電材料的任何特定組成。該方法可在方塊520繼續，方塊520可包括將複數個導電跡線的相鄰導電跡線中之至少一些者的區域化部分轉換成CEM。在特定實施例中，CEM可包括來自元素週期表的至少90.0％的d區塊或f區塊材料的原子濃度。
在實施例中，可在廣泛的積體電路類型的任何一種中實施CEM裝置。例如，在一實施例中，可在積體電路中實施眾多CEM裝置，以形成可程式化的記憶體陣列，(例如)可藉由變化一或更多個CEM裝置的阻抗狀態，來重配置該可程式化的記憶體陣列。在另一實施例中，例如，可程式化的CEM裝置可用作非依電性記憶體陣列。當然，所請標的不限於本文所提供的特定實例之範疇。
可形成複數個CEM裝置，以導致積體電路裝置，其可包括(例如)具有第一相關電子材料的第一相關電子裝置及具有第二相關電子材料之第二相關電子裝置，其中該第一相關電子材料及該第二相關電子材料可包括不同於彼此的基本上不相似的阻抗特性。而且，在一實施例中，可在積體電路的特定層內形成包括不同於彼此的阻抗特性的第一CEM裝置和第二CEM裝置。此外，在一實施例中，在積體電路的特定層內形成第一CEM裝置和第二CEM裝置可包括至少部分地藉由選擇性磊晶沉積，來形成CEM裝置。在另一實施例中，可至少部分地藉由離子植入，來形成在積體電路的特定層內的第一CEM裝置和第二CEM裝置，如(例如)變化第一CEM裝置及/或第二CEM裝置的阻抗特性。
在前面描述中，在特定用法上下文中(如其中論述有形部件(及/或類似地有形材料)的情況)，在「在...上」與「在...上方」之間存在區別。舉例而言，物質在基板「上」的沉積指的是在所沉積的物質與在後面的實例中的基板之間涉及直接實體和有形接觸而無中間物(如中間物質(例如，在中間處理操作期間形成的中間物質)的沉積；但是，在基板「上方」的沉積(儘管理解為潛在包括在基板「上」的沉積(因為在「上」亦可準確地描述為在「上方」))應理解為包括其中在所沉積的物質與基板之間存在一或更多個中間物(如一或更多個中間物質)使得所沉積的物質未必與基板直接實體和有形接觸的情況。
在合適的特定用法上下文中(如其中論述有形材料及/或有形部件的情況)，在「在...下」與「在...下方」之間有著類似區別。儘管「在...下」在此種特定用法上下文中，意欲必要地意味著實體和有形接觸(類似於剛描述的「在...上」)，但是「在...下方」潛在包括其中存在直接實體和有形接觸卻未必意味著直接實體和有形接觸的情況(如如若存在一或更多個中間物(如一或更多個中間物質))。因此，將「在...上」理解為表示「緊鄰上方」，並且將「在...下」理解為表示「緊鄰下方」。
同樣應理解，如「在...上方」和「在...下方」的術語是以類似方式來理解先前所述的術語「向上」、「向下」、「頂部」、「底部」等等。該等術語可用來便利論述，但並非意欲限制所請標的之範疇。例如，作為實例的術語「在...上方」不表示建議請求項範疇僅限於其中實施例為正面朝上的情況(如(例如)與上下顛倒的實施例進行比較)。一實例包括倒裝晶片(作為一個說明)，其中(例如)在不同時間(例如，在製造期間)的定向可能未必對應於最終產品的定向。因此，例如，如若物體(作為一實例)在特定定向(如上下顛倒(作為一實例))上是在適用的請求項範圍內，同樣地，則期望的是後者還解釋為在另一定向(如正面朝上)上是包括在適用的請求項範圍內，再次地，作為一實例，反之亦然，即使適用的文字請求項語言具有另外解釋的可能性。當然，再次地，一般情況是：在專利申請案的說明書中，特定描述及/或用法上下文提供關於將得出的合理推論的有用引導。
除非另有指示，在本公開的上下文中，術語「或」如若用於關聯到如A、B或C的列表，則意欲表示在此以包括性意義來使用的A、B及C，以及在此以排他性意義來使用的A、B或C。在此理解下，「及」是用於包括性意義，並且意欲表示A、B及C；而「及/或」可用來極其小心清楚表示包含所有前述意義，但此用法並非必需。額外地，術語「一或更多個」及/或類似術語是用來以單數形式描述任何特徵、結構、特性及/或類似者，「及/或」還用來描述複數個及/或特徵、結構、特性及/或類似者之一些其他組合。此外，術語「第一」、「第二」、「第三」及類似術語是用來區別不同態樣，如作為一個實例的不同部件，而不是提供數字限制或建議特定順序，除非另外明確地指示。同樣地，將術語「基於」及/或類似術語理解為未必意欲傳達因素的詳盡列表，但是允許未必明確描述的額外因素的存在。
此外，針對關於所請標的之實施方式且進行測試、量測及/或規格相關程度的情況，意欲以下列方式理解。作為一實例，在給定情況下，假設要量測實體性質之數值。繼續參考此實例，如若本領域具有通常知識者(至少為了實施之目的)可合理地想到用於測試、量測及/或規格相關程度(至少在性質方面)之可替代的合理方法，則所請標的意欲涵蓋彼等可替代的合理方法，除非另有明確指示。作為一實例，如若產生一區域上的量測曲線圖，並且所請標的之實施方式指的是使用區域上斜率的量測，但是用來估計區域上斜率的各種合理及替代技術存在，則所請標的意欲涵蓋彼等合理的替代技術，即使該等合理的替代技術未提供相同的值、相同的量測或相同的結果，除非另有明確指示。
要更注意的是，術語「類型」及/或「類」如若如與特徵、結構、特性、及/或類似者一起使用(使用「光學」或「電學」作為簡單實例)，則表示特徵、結構、特性、及/或類似者的至少部分及/或以存在微小變化之此方式關於特徵、結構、特性、及/或類似者，甚至另外可不認為與特徵、結構、特性、及/或類似者完全一致之變化一般不妨礙該特徵、結構、特性、及/或類似者作為一「類型」及/或作為一「類」(如(例如)作為一「光學類型」或為一「光學類」)，如若該等微小變化係足夠微小使得該特徵、結構、特性、及/或類似者仍被認為主要存在且此等變化亦存在。因此，繼續此實例，術語光學類型性質及/或光學類性質必須意欲包括光學性質。同樣地，作為另一實例，術語電學類型性質及/或電學類性質必須意欲包括電學性質。應注意的是，本公開的說明書僅僅提供一或更多個說明性實例，並且所請標的意欲不限於一或更多個說明性實例；但是，再次地，一般情況是：關於專利申請案之說明書，特定描述及/或用法上下文提供關於將得出的合理推論的有用引導。
在前面描述中，已經描述了所請標的之各種態樣。為了說明的目的，作為實例，闡述了如數量、系統、及/或配置的細節。在其他情況下，省略及/或簡化了眾所周知的特徵，以避免混淆所請標的。儘管本文已說明及/或描述某些特徵，但是本領域具有通常知識者現在將想到許多修改、替換、變化、及/或均等物。因此，應當理解的是，所附的申請專利範圍意欲涵蓋落在所請標的內的所有修改及/或變化。
100‧‧‧實施例
104‧‧‧區域
107‧‧‧讀取訊窗
108‧‧‧點
110‧‧‧標記
116‧‧‧點
122‧‧‧端子
126‧‧‧可變電阻器
128‧‧‧可變電容器
130‧‧‧端子
150‧‧‧實施例
160‧‧‧第一導體
170‧‧‧CEM膜
180‧‧‧第二導體
200A‧‧‧實施例
200B‧‧‧實施例
200C‧‧‧實施例
200D‧‧‧實施例
200E‧‧‧實施例
200F‧‧‧實施例
200G‧‧‧實施例
200H‧‧‧實施例
200I‧‧‧實施例
200J‧‧‧實施例
210‧‧‧基板
212‧‧‧材料
220‧‧‧材料
221‧‧‧氧化劑
222‧‧‧導電跡線
230‧‧‧空隙
240‧‧‧區域化CEM部分
250‧‧‧電極
300A‧‧‧實施例
300B‧‧‧實施例
310‧‧‧基板
322‧‧‧導電跡線
340‧‧‧區域化CEM部分
350‧‧‧電極
400A‧‧‧實施例
400B‧‧‧實施例
400C‧‧‧實施例
400D‧‧‧實施例
410‧‧‧基板
421‧‧‧氧化劑
422‧‧‧導電跡線
430‧‧‧空隙
440‧‧‧區域化CEM部分
450‧‧‧電極
500‧‧‧實施例
510‧‧‧方塊
520‧‧‧方塊
在說明書之結尾部分特定指出並明確主張所請標的。然而，對於組織及/或操作方法兩者，連同其目標、特徵、及/或優點一起，如若與附圖一起閱讀，可藉由參考以下詳細說明，而最佳地理解，在該等附圖中：
圖1A是由相關電子材料形成的裝置的電流密度對電壓的曲線的實施例的圖示；
圖1B是包括相關電子材料的開關裝置的實施例的圖示及相關電子材料開關的等效電路的示意圖；
圖2A至2J顯示出可用來製造由相關電子材料形成的多位準開關裝置的子製程的實施例；
圖3A至3B顯示出由相關電子材料形成的多位準開關裝置的實施例；
圖4A至4D顯示出用來製造由相關電子材料形成的開關裝置的子製程的實施例；及
圖5是根據一實施例的使用相關電子材料來形成開關裝置的方法的流程圖。
參考形成本案一部分的附圖的以下詳細描述，其中相同的元件符號在整個對應的及/或類似的部分中可指定相同的部分。應理解的是，如為了說明的簡明性及/或清楚性之目的，附圖未必按比例繪製。例如，一些態樣的尺寸可相對於其他者而誇示。另外，應理解的是，可利用其他實施例。另外，可在不脫離所請標的之情況下，進行結構及/或其他變化。在整個說明書中對「所請標的」之引用指的是由一或更多個請求項或其任何部分所要涵蓋之標的，並未必指的是完整的請求項集合、請求項集合之特定組合(例如，方法請求項、設備請求項等)、或特定請求項。還應注意的是，可使用例如如上、下、頂部、底部等之方向及/或參考，來便利對附圖的論述，及/或並不意欲限制所請標的之應用。因此，以下詳細描述不應視為是限制所請標的及/或均等物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (19)

  1. 一種建造一開關裝置的方法，包括以下步驟： 在一腔室中在一絕緣基板上方所形成的複數個導電跡線的相鄰導電跡線之間形成一或更多個空隙；及將該複數個導電跡線的該等相鄰導電跡線中之至少一些者的區域化部分轉換成一CEM，該CEM包括至少85.0％的一d區塊元素的一氧化物、或一f區塊元素的一氧化物、或一d區塊元素或一f區塊元素的兩個或兩個以上氧化物的一合金的一原子濃度。
  2. 如請求項1所述之方法，其中將該等相鄰導電跡線中之至少一些者的該等區域化部分轉換之步驟包括將該一或更多個空隙暴露於一氣態氧化劑或一氣態氮氧化劑。
  3. 如請求項2所述之方法，其中該氣態氧化劑包括至少50.0％的一原子濃度的O2 、O3 、O*、或H2 O、或其任何組合。
  4. 如請求項3所述之方法，其中該氣態氧化劑包括O2 ，及其中轉換之步驟包括將該一或更多個空隙暴露於氣態CO和CH4 ，及其中 轉換成CEM的該等相鄰導電跡線中之至少一些者的該等區域化部分包括0.1％至10.0％的CO的一原子濃度。
  5. 如請求項2所述之方法，其中該氣態氮氧化劑包括至少50.0％的一原子濃度的氣態NO、N2 O、或NO*、或其任何組合。
  6. 如請求項5所述之方法，其中該氣態氮氧化劑包括NO，及其中轉換之步驟進一步包括將該一或更多個空隙暴露於氣態H2 O，及其中轉換成CEM的該等相鄰導電跡線中之至少一些者的該等區域化部分包括0.1％至10.0％的氮的一原子濃度。
  7. 如請求項1所述之方法，進一步包括以下步驟：將該一或更多個空隙暴露於一氣體形式的一摻雜劑，以導致在該CEM中的該摻雜劑的一濃度是大約在0.1％至10.0％範圍內。
  8. 如請求項1所述之方法，進一步包括以下步驟：在該一或更多個所形成的空隙中的至少一者內形成一或更多個電極。
  9. 如請求項8所述之方法，其中該一或更多個電極接觸轉換成該CEM的該等相鄰導電跡線中之至少一些者的該等區域化部分。
  10. 如請求項8所述之方法，其中該一或更多個電極包括至少85.0％的鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、或銥、或其合金。
  11. 一種相關電子材料(CEM)裝置，包括： 一第一複數個導電跡線，該第一複數個導電跡線是形成在一絕緣基板上方；及一或更多個電極，該一或更多個電極是形成在該第一複數個導電跡線的相鄰導電跡線之間，其中該第一複數個導電跡線中之至少一者的至少一部分包括CEM的一第一區域化部分。
  12. 如請求項11所述之CEM裝置，進一步包括： 一第二複數個導電跡線，在該絕緣機板上方形成該第二複數個導電跡線，其中該第二複數個導電跡線藉由一絕緣材料來與該第一複數個導電跡線分開，及其中形成在該第一複數個導電跡線的相鄰導電跡線之間的該一或更多個電極亦是形成在該第二複數個導電跡線的相鄰導電跡線之間。
  13. 如請求項12所述之CEM裝置，其中該第一複數個導電跡線、或該第二複數個導電跡線、或其組合包括至少85.0％的氧化鎳。
  14. 如請求項12所述之CEM裝置，其中該第一複數個導電跡線、或該第二複數個導電跡線、或其組合包括至少85.0％的一d區塊元素的一氧化物、或一f區塊元素的一氧化物、或一d區塊元素和一f區塊元素的兩個或兩個以上氧化物的一合金。
  15. 如請求項12所述之CEM裝置，其中該CEM是形成自將該第二複數個導電跡線中之至少一者轉換以形成CEM的一第二區域化部分。
  16. 如請求項11所述之CEM裝置，其中CEM的該第一區域化部分包括大約在0.1％至10.0％範圍內的一原子濃度的一摻雜劑。
  17. 如請求項16所述之CEM裝置，其中該摻雜劑包括大約在0.1％至10.0％範圍內的一含氮配體或一含碳配體。
  18. 如請求項11所述之CEM裝置，其中該一或更多個電極包括至少50.0％的鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、或銥、或其任何組合、或其包括至少50.0％金屬的一氧化物的一原子濃度。
  19. 如請求項11所述之CEM裝置，其中該CEM的該第一區域化部分是回應於將該第一複數個導電跡線中之至少一者的至少該部分轉換成該CEM而形成。
TW106141783A 2016-12-01 2017-11-30 由相關電子材料形成的開關裝置 TWI722259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/367,052 US10193063B2 (en) 2016-12-01 2016-12-01 Switching device formed from correlated electron material
US15/367,052 2016-12-01

Publications (2)

Publication Number Publication Date
TW201834288A true TW201834288A (zh) 2018-09-16
TWI722259B TWI722259B (zh) 2021-03-21

Family

ID=60629738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141783A TWI722259B (zh) 2016-12-01 2017-11-30 由相關電子材料形成的開關裝置

Country Status (4)

Country Link
US (2) US10193063B2 (zh)
CN (1) CN110036496B (zh)
TW (1) TWI722259B (zh)
WO (1) WO2018100380A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10217935B2 (en) * 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10734805B2 (en) * 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10418553B1 (en) * 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
DE102018128152A1 (de) * 2018-11-12 2020-05-14 Man Energy Solutions Se Verfahren zur Nachbehandlung des Abgases einer Brennkraftmaschine und Brennkraftmaschine
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20060134846A1 (en) * 2004-12-16 2006-06-22 Macronix International Co., Ltd. Method of fabricating a semiconductor structure
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
JP2009164580A (ja) 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングＮｉＯ層を含むメモリ素子の製造方法、およびそのデバイス
JP4956598B2 (ja) * 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
WO2010115924A1 (en) 2009-04-10 2010-10-14 Imec METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF
JP2011114202A (ja) 2009-11-27 2011-06-09 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
US20110175050A1 (en) 2010-01-19 2011-07-21 Macronix International Co., Ltd. Metal Oxide Resistance Based Semiconductor Memory Device With High Work Function Electrode
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
CN102593352A (zh) * 2012-02-21 2012-07-18 北京大学 一种阻变存储器的制备方法
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP6297754B2 (ja) 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US20170237001A1 (en) * 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US9660189B1 (en) * 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material

Also Published As

Publication number Publication date
CN110036496B (zh) 2023-08-15
WO2018100380A1 (en) 2018-06-07
US20180159031A1 (en) 2018-06-07
US11011701B2 (en) 2021-05-18
US20190157555A1 (en) 2019-05-23
CN110036496A (zh) 2019-07-19
TWI722259B (zh) 2021-03-21
US10193063B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
TWI722259B (zh) 由相關電子材料形成的開關裝置
US10014468B2 (en) Barrier layer for correlated electron material
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI738942B (zh) 相關電子材料元件及其構造方法
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TW201800602A (zh) 含氮之相關電子材料元件之製造
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
JP2019508904A (ja) 相関電子材料デバイスの製作
TW201835369A (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
JP2019532508A (ja) 相関電子スイッチ構造及びその製造
TW201813111A (zh) 關聯電子材料切換裝置
TW201836062A (zh) 由相關電子材料形成裝置的方法及製程
TW201810752A (zh) 經由暴露至紫外線能量之關聯電子材料膜之製造
US20190296231A1 (en) Method for fabrication of a cem device
TW201826350A (zh) Cem切換裝置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
US10403816B2 (en) CEM switching device
TW201946307A (zh) 關聯電子材料元件之製造