TW201810752A - 經由暴露至紫外線能量之關聯電子材料膜之製造 - Google Patents

經由暴露至紫外線能量之關聯電子材料膜之製造 Download PDF

Info

Publication number
TW201810752A
TW201810752A TW106127436A TW106127436A TW201810752A TW 201810752 A TW201810752 A TW 201810752A TW 106127436 A TW106127436 A TW 106127436A TW 106127436 A TW106127436 A TW 106127436A TW 201810752 A TW201810752 A TW 201810752A
Authority
TW
Taiwan
Prior art keywords
cem
nickel
layers
deposition process
light source
Prior art date
Application number
TW106127436A
Other languages
English (en)
Inventor
金佰利蓋 瑞德
露西安 席芙蘭
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201810752A publication Critical patent/TW201810752A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文揭露的標的可關於用以例如執行切換功能的關聯電子材料的製造。在多個實施例中，描述多種製程，其中在製造關聯電子材料期間利用紫外光源。在多個實施例中，使用紫外光可減少基板的原子及/或分子成分擴散的可能性，此擴散可能招致CEM元件之非期望的電子效能。

Description

經由暴露至紫外線能量之關聯電子材料膜之製造
本案揭露內容關於關聯電子（correlated electron）元件，且更特定而言，可關於針對製造關聯電子元件之方式，該等關聯電子元件諸如可用在開關、記憶電路等中，可呈現期望的阻抗特性。
諸如電子開關元件之類的積體電路元件例如可以大範圍的電子元件類型出現。例如，記憶體及/或邏輯元件可併有適合用於電腦、數位相機、智慧型手機、平板裝置、個人數位助理等中的電子開關。與電子開關元件相關的因素可包括例如實體尺寸、儲存密度、操作電壓、阻抗範圍、及/或功率消耗，該等因素可能是設計者在考慮電子開關元件是否適用於特定應用時所關注的。可能是設計者所關注的其他因素可包括例如製造成本、製造容易度、規模縮放的可能性及/或可靠度。再者，似乎對於呈現更低功率及/或更高速度之特性的記憶體及/或邏輯元件的需求與日俱增。然而，習知製造技術可能相當適合某些類型的記憶體及/或邏輯元件，但可能不完全適合用在製造利用關聯電子材料的元件上。
一種建構元件的方法，包括下述步驟：從第一材料形成基板；以及於腔室中在該基板上形成關聯電子材料（correlated electron material，CEM）的一或多層；其中在該基板上形成該CEM的一或多層包括下述步驟：在形成該CEM的一或多層的一部分期間，將該CEM的一或多個化學前驅物暴露至光源，該光源主要具有紫外線頻率成分（frequency content）。
一種建構元件的方法，包括下述步驟：在腔室中，在由第一材料形成的基板上形成關聯電子材料（CEM）的一或多層，在該基板上形成該CEM的一或多層包括下述步驟：將該CEM的一或多個化學前驅物暴露至光源，該光源主要具有紫外線頻率成分；以及在形成該CEM的一或多層期間，將該腔室的溫度維持在不超過400.0°C。
一種製造元件的方法，包括下述步驟：使關聯電子材料（CEM）的一或多個化學前驅物流動進入處理腔室；以及在將該CEM的一或多層暴露至該一或多個化學前驅物期間，將該CEM的一或多層暴露至主要具有紫外線頻率成分的光源。
此說明書全文中對於一個實施形態、一實施形態、一個實施例、一實施例、及/或類似用語之參考對象是意味與特定實施形態及/或實施例相關描述的特定特徵、結構、特性及/或類似者納入所請標的之至少一個實施形態及/或實施例中。因此，不必然希望例如於此說明書全文各處出現的此類詞彙是指相同實施形態及/或實施例，或指任何一個特定實施形態及/或實施例。再者，應瞭解，所描述的特定特徵、結構、特性、及/或類似物能夠於一或多個實施形態及/或實施例中以多種方式組合，因此都在所希望的請求項之範疇內。當然，一般而言，和專利申請案的說明書同樣，這些及其他議題有可能隨著所用的特定背景而有所變化。換言之，本案揭露內容全文中，說明及/或使用的特定背景提供關於合理推斷的有幫助的導引；然而，同樣，一般無進一步限定的「在此背景中」是指本案揭露內容的背景。
本案揭露內容的特定態樣描述用於製備及/或製造關聯電子材料（CEM）膜的方法及/或製程，該CEM膜用以形成例如關聯電子開關，諸如可用於形成記憶體及/或邏輯元件中的關聯電子隨機存取記憶體（CERAM）。可用在CERAM元件及CEM開關的構造中的關聯電子材料例如亦可包括各式各樣的其他電子電路類型，諸如（舉例而言）記憶體控制器、記憶體陣列、濾波器電路、數據轉換器、光學設備、鎖相環電路、微波與毫米波收發器等，然而所請標的在範疇上並不以這些方面為限。在此背景中，CEM開關例如可呈現實質快速的導體至絕緣體的轉換，此可由電子關聯所實現，而非由固態結構相變實現，該等固態結構相變諸如為回應例如在相變記憶體元件中從結晶態至非晶態的改變，或在另一範例中，在電阻式RAM元件中的電阻絲形成。在一個態樣中，CEM元件中實質上快速的導體至絕緣體的轉換可為回應量子力學現象，此與例如相變RAM元件中的熔融/固化或是電阻式RAM中的電阻絲形成相反。此類於例如CEM中在相對導電及相對絕緣的狀態之間（及/或在第一阻抗態與第二阻抗態之間）的量子力學轉換可於數種態樣中的任何一者中獲得理解。如在本文中所用，術語「相對導電態」、「相對較低阻抗態」、及/或「金屬態」可互換，及/或有時候可稱為「相對導電/較低阻抗態」。類似地，術語「相對絕緣態」和「相對較高阻抗態」在本文中可互換使用，及/或有時候可稱為相對「絕緣/較高阻抗態」。
在一態樣中，關聯電子材料在相對絕緣/較高阻抗態與相對導電/較低阻抗態（其中相對絕緣/較高阻抗態與相對導電/較低阻抗態實質上不相似）之間的量子力學轉換可按照Mott轉換理解。根據Mott轉換，若Mott轉換條件發生，則材料可從相對絕緣/較高阻抗態切換到相對導電/較低阻抗態。Mott標準可以(nc )1/3 a ≈ 0.26界定，其中nc 代表電子濃度，且其中「a」代表波耳半徑。若達到閾值的載子濃度，使得符合Mott標準，則相信會發生Mott轉換。回應發生的Mott轉換，CEM元件的狀態從相對較高電阻/較高電容的狀態（例如絕緣/較高阻抗態）改變至實質上與該較高電阻/較高電容的狀態不相似的相對較低電阻/較低電容的狀態（例如導電/較低阻抗態）。
在另一態樣中，Mott轉換可由電子的局部化（localization）所控制。若載子（諸如電子）例如受到局部化，則相信在載子之間的強庫侖交互作用會分裂CEM帶（band）以實現相對絕緣（相對較高阻抗）態。若電子不再局部化，則弱庫侖交互作用會主宰，而可能產生帶分裂的移除，可能轉而實現金屬（導電）帶（相對較低阻抗態），該金屬帶與該相對較高阻抗態實質上不相似。
進一步，在一實施例中，從相對絕緣/較高阻抗態至實質上不相似且相對導電/較低阻抗態的切換可能除了實現電阻的改變之外亦實現電容的改變。舉例而言，CEM元件可呈現可變電阻及可變電容之性質。換言之，CEM元件的阻抗特性可包括電阻分量及電容分量兩者。例如，在金屬態，CEM元件可包括可能趨近零的相對低的電場，因此可呈現實質上低的電容，該電容可同樣趨近零。
類似地，在可由更高密度的束縛或關聯電子實現的相對絕緣/較高的阻抗態中，外部電場可為能夠貫穿CEM，因此，至少部分基於儲存在CEM內的額外電荷，CEM可呈現更高的電容。從而，舉例而言，至少在特定實施例中，在CEM元件中從相對絕緣/較高阻抗態至實質上不相似且相對導電/較低的阻抗態的轉換可造成電阻與電容兩者的改變。此類轉換可實現額外可量測的現象，所請標的在這方面並無限制。
在一實施例中，從CEM形成的元件在構成元件的CEM的大部分體積中可呈現回應Mott轉換的阻抗態切換。在一實施例中，CEM可形成「體切換（bulk switch）」。如在本文所用，術語「體切換」是指CEM的至少大部分的體積諸如回應Mott轉換而切換元件的阻抗態。例如，在一實施例中，元件的實質上所有的CEM可回應Mott轉換而從相對絕緣/較高阻抗態切換至相對導電/較低阻抗態，或是從相對導電/較低阻抗態切換至相對絕緣/較高阻抗態。在一實施例中，CEM可包括一或多種過渡金屬，或多種過渡金屬化合物、一或多種過渡金屬氧化物（TMO）、一或多種包括稀土元素的氧化物、一或多種元素週期表之f區元素的一或多種氧化物、一或多種稀土過渡金屬氧化物鈣鈦礦（perovskite）、釔、及/或鐿，然而所請標的在範疇上並不以該等方面為限。在一實施例中，CEM元件可包括一或多種材料，該等材料選自包括下述材料之群組：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔和鋅（可連接至陰離子，諸如氧或其他類型的配位基）、或上述之材料之組合，然而所請標的在範疇上並不以該等方面為限。
第1A圖是由關聯電子材料所形成的元件的電流密度對電壓分佈曲線的實施例100的示意圖。例如在「寫入操作」期間，至少部分基於施加至CEM元件端子的電壓，該CEM元件可處於相對低阻抗態或相對高阻抗態。例如，施加電壓V 設定 及電流密度J 設定 可實現CEM元件轉換到相對低阻抗記憶態。相反地，施加電壓V 重置 及電流密度J 重置 可實現CEM元件轉換到相對高阻抗記憶態。如第1A圖中所示，參考指標110說明可使V 設定 與V 重置 分開的電壓範圍。使CEM元件處於高阻抗態或低阻抗態之後，可藉由施加電壓V 讀取 （例如在讀取操作期間）及偵測CEM元件之端子處的電流或電流密度（例如利用讀取裕度（read window）107），而偵測CEM元件的特定狀態。
根據一實施例，在第1A圖中標示特徵的CEM元件可包括任何過渡金屬氧化物（TMO），諸如（舉例而言）鈣鈦礦、Mott絕緣體、電荷交換絕緣體、及Anderson無序絕緣體。特定實施形態中，CEM元件可由切換材料形成，諸如氧化鎳、氧化鈷、氧化鐵、氧化釔、氧化釔鈦和鈣鈦礦，諸如鉻摻雜的鈦酸鍶、鈦酸鑭，以及錳酸族（包括錳酸鐠鈣及錳酸鐠鑭），以上僅提供一些範例。尤其，併有不完整「d」及「f」軌道殼層的元素的氧化物可呈現用在CEM元件中的充足阻抗切換性質。不背離所請標的的前提下，其他實施形態可運用其他過渡金屬化合物。
在一個態樣中，第1A圖的CEM元件可包括其他類型的過渡金屬氧化物可變阻抗材料，然而應瞭解該等僅為示範性，不希望限制了所請標的。揭露氧化鎳（NiO）作為一種特定的TMO。本文所論述的NiO材料可摻雜有外來配位基，而可建立及/或穩定可變阻抗性質。從而，在另一特定範例中，以外來配位基摻雜的NiO可表達成NiO:Lx ，其中Lx 可指配位基元素或化合物，且x可指針對一個單元的NiO所對應的配位基單元的數目。x值可針對任何特定配位基及任何特定配位基與NiO（或任何其他過渡金屬化合物）之組合而簡單地透過平衡價數而決定。除了羰基之外的其他摻雜劑配位基可包括：亞硝醯基（NO）、三苯基膦（PPH3 ）、鄰二氮菲（C12 H8 N2 ）、聯吡啶（C10 H8 N2 ）、乙二胺（C2 H4 (NH2 )2 ）、氨（NH3 ）、乙腈（CH3 CN）、氟化物（F）、氯化物（Cl）、溴化物（Br）、氰化物（CN）、硫（S）及其他物質。
在另一實施例中，第1A圖的CEM元件可包括其他過渡金屬氧化物可變阻抗材料，諸如含氮配位基，然而應瞭解該等僅為示範性，不希望限制了所請標的。揭露氧化鎳（NiO）作為一種特定的TMO。本文所論述的NiO材料可摻雜有外來含氮配位基，而可穩定可變阻抗性質。尤其，本文所揭露的NiO可變阻抗材料可包括形式為Cx Hy Nz 之含氮分子，其中x＞ 0、y＞ 0、z＞ 0，且其中至少x、y、或z包括大於零的數值，諸如：氨（NH3 ）、氰基（CN- ）、疊氮離子（N3 - ）、乙二胺（C2 H8 N2 ）、1,10-鄰二氮雜菲（C12 H8 N2 ）、2,2-聯吡啶（C10 H8 N2 ）、乙二胺（C2 H4 (NH2 )2 ）、吡啶（C5 H5 N）、乙腈（CH3 CN）、及諸如硫氰酸鹽（NCS- ）之類的硫氰化物（cyanosulfanide），以上為舉例。本文揭露的NiO可變阻抗材料可包括氮氧化物族（Nx Oy ，其中x與y包括整數，且其中x＞ 0、y＞ 0且至少x或y包括大於零的數值）的成員，可包括例如一氧化氮（NO）、一氧化二氮（N2 O）、二氧化氮（NO2 ）、或具NO3 - 之配位基的前驅物。多個實施例中，包括含氮配位基的金屬前驅物，諸如配位基胺、醯胺、烷基醯胺，與NiO透過平衡價數的含氮配位基。
根據第1A圖，若施加充足的偏壓（例如超過帶分裂勢能）且滿足上述的Mott條件（例如，切換區域中注入的電洞的數量相當於電子數量，此為舉例），則CEM元件可例如回應Mott轉換而從相對低阻抗態切換到相對高阻抗態。此可對應至第1圖的電壓對電流密度分佈曲線的點108。在該點或適當靠近該點處，電子不再受屏蔽，且變得在靠近金屬離子處局部化。此關聯作用（correlation）可造成強電子至電子的交互作用勢能，可起作用以使帶分裂，而形成相對高阻抗材料。若CEM元件包括相對高阻抗態，則電流可透過傳輸電洞而生成。於是，若跨CEM元件之端子施加閾值電壓，則電子可注入金屬絕緣體金屬（MIM）二極體，超越該MIM元件之勢能阻障。某些實施例中，在跨CEM元件之端子施加的閾值勢能處注入電子之閾值電流可執行「設定」操作，而使CEM元件處於低阻抗態。在低阻抗態，電子的增加可屏蔽進入的電子且移除電子的局部化，而可起作用以使帶分裂勢能崩潰，藉此產生低阻抗態。
根據一實施例，CEM元件中的電流可由外部施加的「限流（compliance）」條件所控制，以例如使CEM元件處於相對高阻抗態，該限流條件可至少部分基於施加的外部電流而決定，該施加的外部電流可在寫入操作時受限。在一些實施例中，此外部施加的限流電流亦可針對後續重置操作設定電流密度之條件，以使CEM元件處於相對高阻抗態。如第1A圖之特定實施形態中所示，電流密度J 限流 可在寫入操作期間於點116施加，以使CEM元件處於相對高阻抗態，可決定用於在後續寫入操作中使CEM元件處於低阻抗態的限流條件。如第1A圖中所示，透過在點108於電壓V 重置 施加電流密度J 重置 且使J 重置 ≥J 限流 （J 限流 為外部施加），CEM元件可接著處於低阻抗態。
在多個實施例中，限流可設定針對Mott轉換的CEM元件中可被電洞所捕獲的電子數目。換言之，在寫入操作中使CEM元件處於相對低阻抗記憶狀態而施加的電流可決定待注入CEM元件的電洞的數目以在之後將CEM元件轉換成相對高阻抗記憶狀態。
如上文所指出，於點108處，重置條件可回應Mott轉換而發生。如上文所指出，此類Mott轉換可於CEM元件中產生一條件，其中電子之濃度n大約等於（或變得至少相當於）電洞之濃度p。此條件可根據下文表達式（1）而建構模型：表達式（1）中，λTF 對應托馬斯-費米（Thomas Fermi）屏蔽長度，而C是常數。
根據一實施例，可回應來自跨CEM元件之端子施加的電壓訊號的電洞注入，而存在第1A圖中所示的電壓對電流密度分佈曲線的區域104中的電流或電流密度。在此，當跨CEM元件之端子施加閾值電壓VMI 時，在電流IMI ，電洞的注入可符合對於低阻抗態至高阻抗態轉換的Mott轉換標準。此可根據下文的表達式（2）建立模型：其中Q (VMI )對應注入的電荷（電洞或電子）且為施加之電壓的函數。實現Mott轉換的電子及/或電洞的注入可發生在帶之間，且回應閾值電壓電壓VMI 、閾值電流IMI 。透過根據表達式（1）使電子濃度n等於實現Mott轉換（此是藉由表達式（2）中的IMI 注入的電洞）的電荷濃度，此類閾值電壓VMI 對托馬斯-費米屏蔽長度λTF 的相依性可根據表達式（3）建立模型，如下所示：其中，ACEM 是CEM元件的截面積；且J 重置 (VMI )可代表於閾值電壓VMI 施加至CEM元件、通過CEM元件的電流密度，其可使CEM元件處於相對高阻抗態。
第1B圖是包括關聯電子材料的開關元件之實施例150的示意圖及關聯電子材料開關的等效電路的概略圖。如先前所提，關聯電子元件諸如CEM開關、CERAM陣列、或其他類型的利用一或多種關聯電子材料的元件，該關聯電子元件可包括可變或複合阻抗元件，該元件可呈現可變電阻及可變電容兩者的特性。換言之，針對CEM可變阻抗元件（諸如包括導電基板160、CEM170、及導電上覆件（overlay）180之元件）的阻抗特性可至少部分取決於該元件的電子及電容特性（若跨元件端子122及130量測）。再一實施例中，可變阻抗元件的等效電路可包括可變電阻器（諸如可變電阻器126），該可變電阻器與可變電容器（諸如可變電容器128）並聯。當然，儘管可變電阻器126及可變電容器128在第1B圖中描繪成包括分立的部件，但可變阻抗元件（諸如實施例150之元件）可包括實質上均質的CEM，且所請標的在這方面並無限制。
下文表1描繪針對示範性可變阻抗元件（諸如實施例150之元件）的示範性真值表。 表1—關聯電子開關真值表
在一實施例中，表1顯示可變阻抗元件（諸如實施例150之元件）的電阻可在低阻抗態與實質上不相似的高阻抗態之間轉換，該轉換作為至少部分取決於跨CEM元件施加的電壓的函數。在一實施例中，低阻抗態呈現的阻抗可大約比高阻抗態呈現的阻抗小，倍數為10.0至100,000.0倍的範圍。其他實施例中，低阻抗態呈現的阻抗可大約比高阻抗態呈現的阻抗小，倍數為5.0至10.0倍的範圍，此為舉例。然而，應注意，所請標的並不限於高阻抗態與低阻抗態之間的任何特定阻抗比例。表1顯示，可變阻抗元件（諸如實施例150之元件）的電容可在較低電容態與較高電容態之間轉換，在一示範實施例中，該較低電容態可包括大約為0（或微乎其微）的電容，而該較高電容態至少部分與跨CEM元件施加的電壓呈函數相關。
根據一實施例，可用於形成CEM開關、CERAM記憶體元件、或各種包括一或多種關聯電子材料的其他電子元件的CEM元件可透過諸如從相對高阻抗態轉換（例如，經由注入充足量的電子以滿足Mott轉換標準）而處於相對低阻抗記憶態。在使CEM元件轉換至相對低阻抗態的過程中，若足夠的電子注入且跨CEM元件之端子的勢能克服閾值切換勢能（例如V 設定 ），則注入的電子可開始屏蔽。如先前所提，屏蔽可起作用以使雙重佔據的電子去局部化（unlocalize），而使帶分裂勢能崩潰，藉此產生相對低阻抗態。
特定實施例中，CEM元件的阻抗態的改變（諸如從低阻抗態改變到實質上不相似的高阻抗態）例如可透過包括Nix Oy 的化合物的電子的「逆給予（back-donation）」而實現，其中下標的x與y包括整數。如本文中所用之術語，「逆給予」是指，供應一或多個電子給過渡金屬、過渡金屬氧化物、或上述之組合，而此是藉由例如包括該過渡金屬、過渡金屬化合物、過渡金屬氧化物、或包括上述物質之組合的晶格結構的相鄰分子所達成。逆給予可容許過渡金屬、過渡金屬化合物、過渡金屬氧化物、或上述物質之組合維持離子態，該離子態在施加的電壓的影響下有利於電子傳導。某些實施例中，CEM中的逆給予例如可回應使用羰基（CO）或含氮摻雜劑而發生，而可容許CEM所呈現的性質為，例如在包括CEM的元件或電路操作期間，以可受控制的方式（且反向地）將該等電子「給予」過渡金屬或過渡金屬氧化物（諸如鎳）傳導帶，上述含氮摻雜劑諸如氨（NH3 ）、乙二胺（C2 H8 N2 ）、或氮氧化物族（Nx Oy ）的成員，以上為舉例。逆給予可例如在氧化鎳材料（例如NiO:CO或NiO:NH3 ）中反轉，藉此容許氧化鎳材料在元件操作期間切換至呈現實質上不相似的阻抗性質，諸如高阻抗性質。
從而，在此背景中，逆給予材料是指此類材料：該材料至少部分基於所施加之電壓的影響而呈現阻抗切換性質，諸如從第一阻抗態切換至實質上不相似的第二阻抗態（例如，從相對低阻抗態至相對高阻抗態，反之亦然），所施加的電壓控制將電子給予材料之傳導帶及從材料之傳導帶給予電子，以及控制上述電子給予的反轉。
在一些實施例中，透過逆給予，若過渡金屬（諸如鎳）處於2+的氧化態（例如在諸如NiO:CO或NiO:NH3 的材料中的Ni2+ ），則包括過渡金屬、過渡金屬化合物、或過渡金屬氧化物的CEM開關可呈現低阻抗性質。相反地，若過渡金屬（諸如鎳）例如處於1+或3+的氧化態，則電子的逆給予可反轉。因此，在操作CEM元件期間，逆給予可造成「不均化（disproportionation）」，該不均化可包括實質上同時氧化及還原反應，實質上是根據下述的表達式（4）： 2Ni2+ Ni1+ + Ni3+ (4) 此實例中，此類不均化是指諸如表達式（4）中所示的Ni1+ +Ni3+ 之鎳離子的形成，此可在CEM元件操作期間實現例如相對高阻抗態。一實施例中，諸如含碳配位基羰基（CO）的摻雜劑或是諸如氨分子（NH3 ）之類的含氮配位基之「摻雜劑」可容許操作CEM元件期間電子的共用，以產生表達式（4）的不均化反應及其逆向反應，此實質上是根據下述表達式（5）： Ni1+ + Ni3+ 2Ni2+ (5) 如先前所提，不均化反應的逆向反應（如表達式（5）中所示）容許以鎳為基礎的CEM返回相對低阻抗態。
在多個實施例中，取決於NiO:CO或NiO:NH3 之分子濃度（例如，該分子濃度可從大約在原子百分比0.1%至10.0%的範圍內的數值變化），在V 設定 ≥V 重置 的條件下，如第1A圖所示的V 重置 及V 設定 可大約在0.1V至10.0V的範圍內變化。例如，一個可能的實施例中，V 重置 可發生在大約為0.1V至1.0V的範圍內的電壓，且V 設定 可發生在大約為1.0V至2.0V的範圍內的電壓，以上為舉例。然而應注意，V 設定 與V 重置 可產生差異，此至少部分基於各種因素，諸如CEM元件中存在的逆給予材料（諸如NiO:CO或NiO:NH3 ）及其他材料的原子濃度，以及其他製程變數，而所請標的在此方面並無限制。
某些實施例中，原子層沉積可用於形成或製造包括NiO材料（諸如NiO:CO或NiO:NH3 ）的膜，以容許在電路環境中操作CEM元件期間有電子逆給予，例如以產生低阻抗態。同樣在電路環境中的操作期間，舉例而言，可反轉電子的逆給予，以產生實質上不相似的阻抗態（諸如高阻抗態），以上為舉例。特定實施例中，原子層沉積可利用兩種或更多種前驅物將例如NiO:CO或NiO:NH3 或其他過渡金屬氧化物、過渡金屬、或上述物質之組合的成分沉積至導電基板上。一實施例中，CEM元件之層可利用分別的前驅物分子AX與BY沉積，此是根據下文的表達式（6a）： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) + XY( 氣體 ) (6a)
其中表達式（6a）的「A」對應過渡金屬、過渡金屬化合物、過渡金屬氧化物、或上述物質之組合。多個實施例中，過渡金屬氧化物可包括鎳，但可包括其他過渡金屬、過渡金屬化合物、及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔和鋅（可連接至陰離子，諸如氧或其他類型的配位基）、或上述物質之組合，然而所請標的在這方面並無限制。在特定實施例中，亦可利用包括超過一種過渡金屬氧化物的化合物，諸如鈦酸釔（YTiO3 ）。
在多個實施例中，表達式（6a）的「X」可包括配位基，諸如有機配位基，包括：脒鹽（AMD）、二環戊二烯基（(Cp)2 ）、二乙基環戊二烯基（(EtCp)2 ）、雙(2,2,6,6-四甲基己烷-3,5-庚二酮)（(thd)2 ）、乙醯丙酮（acac）、雙(甲基環戊二烯基)（(CH3 C5 H4 )2 ）、二甲基乙二肟鹽（(dmg)2 ）、2-氨基-戊-2-烯-4-酮酸根（2-amino-pent-2-en-4-onato，(apo)2 ）、(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁酸鹽、(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙酸鹽、雙(五甲基環戊二烯基)（(C5 (CH3 )5 )2 ）及羰基（(CO)4 ）。因此，一些實施例中，以鎳為基礎的前驅物AX可包括例如脒鎳（Ni(AMD)）、二環戊二烯鎳（Ni(Cp)2 ）、二乙基環戊二烯鎳（Ni(EtCp)2 ）、雙(2,2,6,6-四甲基己烷-3,5-庚二酮)鎳(II)（Ni(thd)2 ）、乙醯丙酮鎳（Ni(acac)2 ）、雙(甲基環戊二烯基)鎳（Ni(CH3 C5 H4 )2 ）、二甲基乙二肟鎳（Ni(dmg)2 ）、2-氨基-戊-2-烯-4-酮酸鎳（Ni(apo)2 ）、Ni(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁酸鹽、Ni(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙酸鹽、雙(五甲基環戊二烯基)鎳（Ni(C5 (CH3 )5 )2 ）及羰基鎳（Ni(CO)4 ），在此僅列舉一些範例。在表達式（6a）中，前驅物「BY」可包括氧化劑，諸如氧（O2 ）、臭氧（O3 ）、一氧化氮（NO）、過氧化氫（H2 O2 ），在此僅列舉一些範例。在本文中將進一步描述的其他實施例中，可與氧化劑一併使用電漿，以形成氧自由基。
但是，在特定實施例中，可除了前驅物AX與BY以外亦使用包括逆給予材料的摻雜劑，以形成CEM元件的層。包括逆給予材料的額外摻雜劑配位基可與前驅物AX共流，該額外摻雜劑配位基可容許形成逆給予化合物，實質上根據下文的表達式（6b）。多個實施例中，可利用包括逆給予材料的摻雜劑，諸如氨（NH3 ）、甲烷（CH4 ）、一氧化碳（CO）或其他材料，就如可利用包括碳或氮的其他配位基或包括上文所列之逆給予材料的其他摻雜劑。從而，表達式（6b）可經修改以包括含逆給予材料的額外摻雜劑配位基，實質上根據下文的表達式（6b）： AX( 氣體 ) + (NH3 或其他包括氮的配位基) + BY( 氣體 ) = AB:NH3( 固體 ) + XY( 氣體 ) (6b)
應注意，可調整諸如表達式（6a）及（6b）的AX、BY、及NH3 （或其他包括氮之配位基）之類的前驅物的濃度（諸如原子濃度），以實現所製造的CEM元件中的包括逆給予材料的氮或碳摻雜劑的最終原子濃度，諸如形式為包括介於約0.1%至10.0%之間的濃度的氨（NH3 ）或羰基（CO）。然而，所請標的並不必然限制在上文所確認的前驅物及/或原子濃度。毋寧是希望所請標的涵蓋用在下述程序中的所有此類前驅物，該等程序為：原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱燈絲化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋轉塗佈沉積、氣體團簇離子束沉積、或類似沉積，上述程序用在CEM元件的製造中。在表達式（6a）及（6b）中，「BY」可包括氧化劑，諸如氧（O2 ）、臭氧（O3 ）、一氧化氮（NO）、過氧化氫（H2 O2 ），在此僅列舉一些範例。在其他實施例中，可與氧化劑一併使用電漿，以形成氧自由基。同樣，可與包括逆給予材料的摻雜物種一併使用電漿，以形成活化物種而控制CEM的摻雜濃度。
在特定實施例中，諸如利用原子層沉積的實施例中，基板可在加熱的腔室中暴露至前驅物，該等前驅物諸如AX及BY，以及包括逆給予材料的摻雜劑（諸如氨或其他包括金屬氮鍵結的配位基，包括例如鎳-醯胺、鎳-亞醯胺、鎳-眯鹽、或上述物質之組合），該腔室可到達例如大約在20.0°C至1000.0°C的範圍內的溫度（此為舉例），或者在某些實施例中，介於大約範圍在20.0°C至500.0°C的溫度之間。一個特定實施例中，其中執行例如NiO:NH3 之原子層沉積，可利用大約是在20.0°C至400.0°C的範圍內的腔室溫度範圍。回應對前驅物氣體（例如AX、BY、NH3 ，或其他包括氮的配位基）之暴露，可將此類氣體從加熱腔室沖洗除去，達大約0.5秒至180.0秒範圍內的持續時間。然而應注意，該等僅為潛在的適合的腔室溫度及/或時間之範圍的範例，所請標的在此方面並無限制。
在某些實施例中，利用原子層沉積的單一的雙前驅物循環（例如AX及BY，如參考表達式6（a）所述）或單一的三前驅物循環（例如AX、NH3 、CH4 、或其他包括氮、碳之配位基或其他包含逆給予材料的摻雜劑、以及BY，如參考表達式6（b）所述）可實現包括大約每循環在0.6埃至5.0埃範圍內的厚度的CEM元件層。因此，在一實施例中，為了透過利用其中層包括約0.6埃之厚度的原子層沉積製程形成包括大約500.0埃的厚度的CEM元件膜，可利用例如800至900個循環。在另一實施例中，利用其中層包括約5.0埃之厚度的原子層沉積製程則是利用例如100個雙前驅物的循環。應注意，可利用原子層沉積形成具有其他厚度的CEM元件膜，該其他厚度諸如大約在1.5nm至150.0nm之範圍內的厚度（舉例而言），所請標的在這方面並無限制。
在特定實施例中，回應原子層沉積的一或多個雙前驅物循環（例如AX及BY）或三前驅物循環（AX、NH3 、CH4 、或其他包括氮、碳之配位基或其他包含逆給予材料的摻雜劑、以及BY），CEM元件膜可歷經原位退火，該原位退火可使膜性質得以改善或可用於將包括逆給予材料之摻雜劑（諸如以羰基或氨之形式）併入CEM元件膜中。在某些實施例中，可將腔室加熱到大約範圍為20.0°C至1000.0°C的溫度。然而，其他實施例中，可利用大約範圍為100.0°C至800.0°C之腔室溫度執行原位退火。原位退火的時間可從大約範圍為1.0秒至5.0小時的持續時間變化。特定實施例中，退火時間可在更窄的範圍內變化，諸如，舉例而言從約0.5分至約180.0分，以上為舉例，所請標的在這方面並無限制。
在特定實施例中，根據上述製程製造的CEM元件可呈現「與生俱來（born on）」性質，其中在該元件製造之後立刻該元件呈現相對低的阻抗（相對高的導電率）。因此，若CEM元件於例如最初的活化整合至更大型的電子元件環境，則施加至CEM元件的相對小的電壓可允許相對高的電流流過CEM元件，如第1A圖之區域104所示。例如，如本文先前所述，在至少一個可能的實施例中，V 重置 可發生在大約為0.1V至1.0V的範圍內的電壓，且V 設定 可發生在大約為1.0V至2.0V的範圍內的電壓，以上為舉例。因此，在約2.0V或更小的範圍操作的電切換電壓可容許記憶電路例如寫至CERAM記憶體元件，從CERAM記憶體元件讀取，或改變CERAM開關的狀態，以上為舉例。多個實施例中，此類相對低的電壓操作可減少複雜度、成本，且可提供勝於競爭的記憶體及/或開關元件技術的其他優點。
第2A圖是導電基板200的實施例的示意圖。導電基板（諸如導電基板210）例如可包括以鈦為基礎及/或含鈦的基板，諸如氮化鈦（TiN），該基板製造成多層，以例如用在CERAM開關元件或其他類型的以CEM為基礎的元件中。其他實施例中，導電基板210可包括其他類型的導電材料，諸如氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥、或前述材料之任何組合，而所且標的並不限於導電基板材料之任何特定組成。
其他實施例中，導電基板210可包括以鉭為基礎及/或含鉭的基板，諸如氮化鉭（TaN），該基板製造成多層，以例如用在CERAM開關元件或其他類型的以CEM為基礎的元件中。多個實施例中，TaN基板可利用諸如五二甲胺基鉭（PDMAT）之前驅物形成，該前驅物可包括碳以作為摻雜劑物種。另一實施例中，TaN基板可利用乙氧鉭（TAETO）形成，該乙氧鉭可包括碳以作為摻雜劑物種。另一實施例中，TaN基板可利用五氯化鉭（TaCl5 ）形成，該五氯化鉭可包括氯以作為摻雜劑物種。
其他實施例中，導電基板210可包括以多層形成的以鎢為基礎及/或含鎢材料，諸如氮化鎢（WN），以例如用在CERAM開關元件或其他類型的以CEM為基礎的元件中。多個實施例中，WN基板可利用諸如六羰基鎢（W(CO)6 ）及/或環戊二烯鎢(II)三羰基氫化物之類的前驅物而形成，上述兩者都可包括碳以作為摻雜劑物種。另一實施例中，WN基板可利用三胺鎢三羰基（(NH3 )3 W(CO)3 ）及/或鎢五羰基甲基異氰丁烷（W(CO)5 (C5 H11 NC)）而形成，上述兩者可包括碳或氮以作為摻雜劑物種。
第2B圖是第2A圖的導電基板實施例（250）的示意圖，顯示導電基板材料的原子及/或分子成分擴散進入導電基板210製造的關聯電子材料。可能會例如回應升高的腔室溫度（如第2B圖中以指標T↑所示），而加速導電基板的分解，可在製造導電基板210上所沉積的CEM膜（諸如CEM膜220）之一或多層期間利用該升高的腔室溫度。例如，如前文所提，若利用原子層沉積或化學氣相沉積形成CEM膜，且其中可達成大約範圍在20.0°C至500.0°C之腔室溫度，則此升高的腔室溫度可能招致基板210的分子及/或原子成分的熱敏感性分解。此外，升高的腔室溫度可能招致基板210的分子及/或原子成分熱敏感性加速擴散到CEM膜220中。從而，一個可能的範例中，若基板210包括TiN材料，則鈦原子205或基板210的其他原子及/或分子成分可能從基板210擴散或遷移至CEM膜220中。另一範例中，若基板210包括氮化鉭，則氮化鉭基板之組分的原子及/或分子成分（例如原子鉭）可擴散進入CEM膜220中。同樣，若基板210包括氮化鎢，則原子鎢可從基板210擴散進入CEM膜220中。
在多個實施例中，導電基板的原子及/或分子成分（諸如鈦、鉭、鉑、銅、鋁、鈷等）的熱敏感性擴散可指招致例如CEM膜（諸如CEM膜220）的非期望的電效能的潛力。僅為說明的非限制性範例中，若鈦原子擴散進入CEM膜220，舉例而言，則此擴散可能移位或驅除CEM摻雜劑物種的留駐，該摻雜劑物種諸如氯（Cl）、氮（N）、及/或羰基（CO），以上為舉例。特定實施例中，如本文先前所述，摻雜劑物種（例如Cl、N、CO等）可產生或增強CEM中的電子逆給予。同樣如本文中先前所述，電子的逆給予可實現例如CEM操作期間可控制且可反轉的電子至CEM（包括過渡金屬或過渡金屬氧化物，諸如鎳）導電帶的給予作用。轉而，此可控制且可反轉的電子至導電帶的給予作用可實現在第一施加電壓影響下實質上快速的CEM的導體至絕緣體的轉換（如參考第1A圖至第1B圖所述）及在第二施加電壓影響下實質上快速的絕緣體至導體的轉換。
因此，在特定實施例中，可期望在導電基板（諸如導電基板210）上製造CEM膜220是以減少原子及/或分子成分從導電基板熱敏感性擴散至CEM膜220中的可能性的方式進行。以減少基板210之原子及/或分子成分擴散的可能性的方式製造CEM膜220可保有CEM膜220的期望電性質，諸如實質上快速、可控制、且可反轉的導體至絕緣體的轉換。
因此，在特定實施例中，在製造CEM膜期間（可能包括製造CEM開關的製程的熱敏感性部分），例如可利用紫外光源，此舉可不升高腔室溫度使CEM製造製程發生。從而，某些在原子層沉積製程或化學氣相沉積製程中利用紫外光源的實施例中，可利用大約在比替代製程低100.0°C至150.0°C的範圍內的腔室溫度範圍製造CEM膜。因此，不利用可能達到500.0°C的腔室溫度，製造CEM膜的原子層沉積製程或化學氣相沉積製程可利用趨近例如大約350.0°C的腔室溫度。從而，原子及/或分子成分從導電基板210至CEM膜220中的熱敏感性擴散可減少至潛在可忽略的程度，以上為舉例。在製造CEM膜期間使用紫外光源可實現其他優點，且所請標的在這方面並無限制。
第3A圖至第3C圖是根據實施例製造關聯電子材料之方法中所用的次製程的示意圖。第3A圖至第3C圖的次製程可至少部分對應至利用表達式（6）的前驅物AX與BY將NiO:CO之成分沉積至實質上完整的導電基板上的原子層沉積製程。多個實施例中，導電基板可包括電極材料，該電極材料包括氮化鈦、鉭、鉑、鈦、銅、鋁等，如本文先前所述。
如第3A圖中所示（實施例300），關聯電子材料膜可形成在實質上完成的基板上（諸如基板210），此是透過將該基板暴露至第一氣態前驅物（諸如表達式（6）的前驅物AX）而達成。第一氣態前驅物可包括二環戊二烯鈷（Ni(Cp)2 ），該二環戊二烯鈷可暴露至基板達大約範圍為0.5秒至180.0秒的持續時間，以上為舉例。如先前所述，第一氣態前驅物的濃度（諸如原子濃度）以及暴露時間可經調整以實現介於約0.1%至10.0%之間的碳（諸如以羰基的形式）的最終原子濃度，以上為舉例。如第3A圖中所示，基板對氣態Ni(Cp)2 的暴露可造成Ni(Cp)2 分子或Ni(Cp)貼附在基板450之表面的各個位置。沉積可發生在加熱腔室中，該腔室可達成例如大約在20.0°C至350.0°C範圍內的腔室溫度。然而，應注意，額外的腔室溫度範圍（諸如包括低於大約20.0°C及大於約400.0°C的溫度範圍）是可行的，所請標的在這方面並無限制。
如第3B圖中所示（實施例350），在將導電基板210暴露至氣態前驅物（諸如包括Ni(Cp)2 之氣態前驅物）之後，可沖洗該腔室以除去殘餘的氣態Ni(Cp)2 及/或Cp配位基。一實施例中，對於包括Ni(Cp)2 的氣態前驅物的範例，可沖洗該腔室達大約範圍為0.5秒至180.0秒的持續時間。一或多個實施例中，沖洗持續時間可取決於例如未反應之配位基及副產物對於過渡金屬、過渡金屬化合物、過渡金屬氧化物或類似物的親合力（除化學鍵結之外）。
如第3B圖中所示，特定實施例中，回應沖洗腔室去除過剩氣體前驅物（諸如未反應的Ni(Cp)2 ），單層的Ni(Cp)2 可維持沉積在基板210上。某些實施例中，在已沖洗腔室之後，可啟動紫外光源360，如第3B圖中以hv 所指。在此背景中，紫外光源360是指輸出能量主要（大於總輸出能量的約50.0%）包括紫外線頻率成分（frequency content）的照明來源。在此背景中，術語「紫外線頻率成分」是指，介於約100.0至450.0nm之間的紫外線或近紫外線波長的輻射能量。從而，示範性紫外光源可包括低壓汞燈，該低壓汞燈發射波長約253.7nm與184.9nm的實質部分的能量。然而應注意，紫外光源360可提供額外波長的紫外線能量，諸如264.0 nm、313.2 nm、365.0 nm、405.0 nm、及436 nm，所請標的在這方面並無限制。第3B圖的實施例中，紫外光源360可發射輸出功率層級足以斷裂鎳與貼附的Cp配位基之間的至少一些化學鍵的能量。從而，如第3B圖中所示，回應對紫外光源360的暴露，貼附的Cp配位基可變得從鎳原子脫離（如↑箭號所指）。
在特定實施例中，暴露至紫外光源360（如第3B圖中hv 所指）可利用相對低的腔室溫度（如第3B圖中以指標T↓所指）造成Cp配位基從Ni原子脫離。在某些實施例中，如本文中先前提及，CEM膜220的Cp配位基的脫離可在範圍大約為20.0°C至350.0°C的腔室中在紫外光源存在下發生。在這樣的腔室溫度，基板210的原子與分子成分可能會難以從基板210擴散且進入CEM膜210中。
如第3C圖所示（實施例375），在實質上完整的導電基板（諸如基板210）上形成CEM膜可涉及對第二氣態前驅物（諸如表達式（6）的前驅物BY）的暴露。如先前所提及，第二氣態前驅物可包括氧化劑，該氧化劑可起作用以驅除例如第一配位基（諸如Cp）且以氧（O*）、氮（N）、或羰基（CO）（只列舉一些範例）取代第一配位基。多個實施例中，將Cp配位基暴露至紫外光源360可起作用以加速Cp配位基從鎳原子在相對低溫下脫離，以形成單層的NiO CEM膜。因此，第二氣態前驅物可流入的處理腔室的溫度可維持相對低，諸如大約在20.0°C至350.0°C範圍內的溫度，以上為舉例。
從而，在特定實施例中，在包括臭氧（O3 ）的第二氧化前驅物氣體的存在下啟動紫外光源360（可實現在較低溫度形成CEM膜的一或多層）可由下文的表達式（7）表達： hv + Ni(CP)2 + O3 → NiO + O2 (7) 其中表達式（7）指出，將紫外線能量（hv ）添加至Ni(CP)2 +O3 可造成CEM膜的NiO層形成。進一步而言，在利用包括分子氧的氧化前驅物氣體的實施例中，啟動紫外光源亦可加速CEM膜的一或多層形成，如以下文的表達式（8）所表達： hv + 2Ni(CP)2 + 2O2 → 2Ni(CP)2 + O3 + O* → 2NiO + O2 + 4CP (8) 然而，應注意紫外光源的啟動可造成許多額外未反應氣體形成，所請標的在這方面並無限制。第3C圖例如顯示許多氣態形式的前驅物產物，諸如O2 、O3 、及由O*所指的氧自由基。
儘管第3A圖至第3C圖針對在形成CEM膜之層的程序中利用紫外光源的原子層沉積製程，但其他實施例可利用例如化學氣相沉積、旋轉塗佈沉積等，上述沉積可受惠於製造製程的一或多個步驟中對紫外光的暴露。然而，應注意，對紫外光的暴露可提供額外優點，諸如填充氧空位（參考第4A圖及第4B圖描述），以維持CEM元件中的快速導體至絕緣體切換及絕緣體至導體切換的期望性質。
在特定實施例中，使用紫外光源亦可增強用在製造CEM膜中的以電漿為基礎的沉積製程。在以電漿為基礎的沉積製程（其中不運用紫外光源）中，離子化氣態前驅物可流進製造腔室以形成CEM之一或多層。但是，在一些例子中，如果不存在紫外光源，則以電漿為基礎的沉積製程可能招致包括相對低密度的NiO:CO或NiO:NH3 的CEM膜（舉例而言）及相對高的缺陷率。例如，在一些實施例中，CEM膜的以電漿為基礎的沉積可造成用於形成CEM膜的材料中氧空位增加。
作為範例，第4A圖是根據實施例400的關聯電子材料的代表性NiO複合物的示意圖。儘管指出第4A圖中的鎳原子位在以X-Y平面定向的四個氧原子之間，但至少在特定實施例中，NiO複合物的氧原子可位在以第4A圖的Z-Y平面定向的額外兩個鎳原子之間，以上為舉例。多個實施例中，如第4A圖所示的NiO複合物可佈置成形成非晶形NiO、結晶NiO、或多晶NiO，以上為舉例。
第4B圖是關聯電子材料的NiO複合物中氧空位的代表性實施例450的示意圖。如先前所提及，此類缺陷（可包括氧空位410）例如可在特定沉積製程期間更為普遍，該特定沉積製程諸如CEM膜的以電漿為基礎的沉積，而不受惠於對紫外光源的暴露。諸如氧空位410之類的缺陷可能招致CEM材料電子逆給予的劣化。CEM材料中電子逆給予的劣化轉而可能造成以CEM為基礎的元件的導電率減少，以CEM為基礎的元件內電荷儲存增加（而可能增加寄生電容且因此減少高頻率的切換效能），及/或可劣化以CEM為基礎的元件的其他效能態樣，所請標的在此方面並無限制。
第4C圖繪示用於填充第4B圖之NiO複合物的氧空位的次製程的實施例475。第4C圖的次製程可包括針對填充CEM膜（諸如CEM膜220）中氧空位的後沉積方式，該CEM膜可在導電基板210上製造。特定實施例中，第4C圖之次製程可實質上根據下文的表達式（9）發生： hv + Nix Oy (y＜1) + O3 → Nix Oy (y＜1) + O2 + O*→ NiO + O2 (9) 表達式（9）中y＜1的限制是指在NiO非晶形、結晶、或多晶CEM中存在氧空位。例如，第4B圖中的NiO複合物（其中存在氧空位410）可代表y＜1的實例。此可對比於第4A圖的NiO複合物，其中顯示無氧空位（例如，y=1）。
根據表達式（9），在後沉積退火製程期間，O3 （臭氧）可流進退火腔室。在將CEM膜220暴露至O3 期間，可啟動紫外光源360以引導紫外線能量（在表達式（9）中以hv 象徵）。多個實施例中，回應O3 對主要具有紫外線頻率成分的光源（諸如紫外光源360）的暴露，O3 可分解而產生原子氧（O*）及分子氧（O2 ）。從而，第4C圖的實施例中所示，原子氧（O*）可填充例如在以NiO為基礎的CEM膜中的諸如在氧空位420及430處的氧空位。回應填充氧空位，CEM膜可呈現受青睞的電性質，諸如（舉例而言）快速及可反轉的導體至絕緣的切換。
特定實施例中，可在氣態羰基（CO）存在下使用紫外光源360（如關於第4C圖所示及所述），此舉可起作用以離子化CO，從而提供CO的更反應性的形式，該形式可指CO*。CO的更反應性的形式（例如CO*）可能會更可能貼附到NiO複合物的氧空位，如第4C圖所示，其中CO*顯示為貼附鎳而填充氧空位440。如本文先前所述，CO可起作用以作為以CEM為基礎之元件中的摻雜劑，以增強可控制及可反轉的電子逆給予，而可實現快速、可控制、且可反轉的導體至絕緣體的切換。
第5圖是用於透過暴露至紫外光製造關聯電子材料的概括製程的實施例的流程圖。諸如描述於第5圖中的示範的實施形態及本文所述之其他圖式可包括除了所示及所述的方塊之外的方塊、更少的方塊、或以有別於可確認之順序所發生的方塊、或上述之任何情況的組合。該方法可開始於方塊510，可包括從諸如TiN之材料形成基板，以上為舉例。然而，其他實施例中，基板可包括鉑、鉭、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥、或上述材料之組合。在方塊510形成的基板可涉及多種製程，諸如原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱燈絲化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋轉塗佈沉積、或類似沉積，上述沉積用在CEM元件的製造中。
該方法可於方塊520繼續，可包括在基板上形成CEM之一或多層，其中在基板上形成CEM之一或多層包括：在形成CEM之一或多層的一部分期間，將CEM的一或多個化學前驅物暴露至光源，該光源主要具有紫外線頻率成分。
第6圖是用於透過暴露至紫外光製造關聯電子材料的概括製程的實施例的流程圖。該方法可開始於方塊610，可包括在由第一材料形成的基板上形成CEM之一或多層，該第一材料諸如為導電材料。方塊610可包括在腔室中於由第一材料形成的基板上形成CEM之一或多層。在方塊610，在基板上形成CEM之一或多層可包括：將CEM的一或多個化學前驅物暴露至主要具有紫外線頻率成分的光源。該方法可於方塊620繼續，可包括在形成該CEM之一或多層期間將腔室溫度維持在不超過400.0°C。
第7圖是用於透過暴露至紫外光製造關聯電子材料的概括製程的實施例的流程圖。方法可開始於方塊710，可包括將CEM的一或多個化學前驅物流進處理腔室。方塊720可包括：在將該CEM之一或多層暴露至一或多個化學前驅物期間將該CEM之至少一層暴露至主要具有紫外線頻率成分的光源。
在一實施例中，CEM元件可在各式各樣的積體電路類型的任一種中實施。例如，許多CEM元件可在積體電路中實施，以形成可程式化記憶體陣列，在一實施例中，該記憶體陣列例如可透過改變一或多個CEM元件的阻抗態而重新配置。另一實施例中，可程式化的CEM元件可用作為非揮發性記憶體元件，以上為舉例。當然，所請標的在範疇上不限於本文提供之特定範例。
複數個CEM元件可形成為實現積體電路元件，該積體電路元件可包括例如具有第一關聯電子材料的第一關聯電子元件以及具有第二關聯電子材料的第二關聯電子元件，其中該第一與第二關聯電子材料可包括彼此不同的實質上不相似的阻抗特性。同樣，在一實施例中，包括彼此不同的阻抗特性的第一CEM元件與第二CEM元件可形成於積體電路的特定層內。進一步而言，一實施例中，在積體電路的特定層內形成第一CEM元件與第二CEM元件可包括至少部分透過選擇性磊晶沉積形成該等CEM元件。另一實施例中，可至少部分透過離子佈植而在積體電路的特定層內形成第一CEM元件及第二CEM元件，諸如以改變第一CEM元件及/或第二CEM元件的阻抗特性，以上為舉例。
同樣，在一實施例中，至少部分透過關聯電子材料的原子層沉積，而可將兩個或更多個CEM元件形成於積體電路的特定層內。進一步之實施例中，第一關聯電子切換材料的複數個關聯電子開關元件的一或多者及第二關聯電子切換材料的複數個關聯電子開關元件的一或多者可至少部分透過覆蓋性沉積與選擇性磊晶沉積之組合所形成。此外，在一實施例中，可實質上分別鄰近第一CEM元件及第二CEM元件而定位第一存取元件及第二存取元件。
在進一步之實施例中，複數個CEM元件的一或多者可個別地定位在積體電路內而位於第一金屬鍍層之導電線與第二金屬鍍層的導電線的一或多個交叉點處（於一實施例中）。於一實施例中，一或多個存取元件可定位在第一金屬鍍層之導電線與第二金屬鍍層的導電線的一或多個交叉點處，其中該等存取元件可與各別的CEM元件配對。
前述說明中，在使用的特定背景中（諸如其中正論述的實際（tangible）部件（及/或，類似地，實際材料）的情況），「上」與「上方」之間存在區別。作為範例，在基板「上」沉積物質是指沉積涉及直接實體及實際接觸，在此後者的範例中所沉積的物質與基板之間無居中物，諸如居中物質（例如，在中間的處理操作期間形成的居中物質）；然而，基板「上方」的沉積（同時理解成潛在地包括基板「上」的沉積（由於「上」亦可準確地描述成「上方」））理解成包括此類情況：其中所沉積的物質與基板之間存在一或多個居中物（諸如一或多個居中物質），使得所沉積的物質不必然直接實體且實際接觸基板。
在使用的適當特定背景（諸如其中論述實際材料及/或實際部件）中，在「之下」及「下方」做了類似的區別。在此類使用的特定背景中希望「之下」必然暗示實體與實際接觸（類似「上」，如方才描述），而「下方」潛在地包括了其中有直接實體與實際接觸，但不必然暗示直接實體與實際接觸（諸如若存在一或多個居中物（諸如一或多個居中物質））的情況。因此，「上」理解成意味「直接上方」而「之下」理解成意味「直接下方」。
同樣瞭解，諸如「上方」及「下方」之術語是以先前所提之術語「上」、「下」、「頂部」、「底部」等類似方式理解。該等術語可用以助於論述，但不希望必然限制所請標的之範疇。例如，術語「上方」（作為範例）不必然暗示請求項範疇限制在僅只其中實施例呈正面朝上（諸如相較於顛倒的實施例）的情況中，以上為舉例。範例包括覆晶（作為一個說明），其中例如多次（例如製造期間）的走向可不必然對應最終產品的走向。因此，即使可應用的字面上的請求項語句有可能以其他方式解釋，若一物體（作為範例）在可應用的請求項範疇中呈特定走向（諸如顛倒，作為一個範例），同樣，希望後者解釋成被包括在呈另一走向（諸如正面朝上，再次，作為範例）的可應用的請求項範疇內，反之亦然。當然，再次，如一直是專利申請案之說明書中的情況，說明及/或使用的特定背景提供關於合理推斷的有幫助的導引。
除非另外指示，否則在本案揭露內容的背景中，術語「或」若用於與一列表相關聯（諸如A、B、或C），希望該術語「或」是意味A、B、及C（在此處是以包括的語感使用）以及A、B、或C（在此處是以排除的語感使用）。在此類理解下，「及」是以包括性的語感使用，且希望該術語意味A、B、及C；然而「及/或」可用於以防萬一地釐清希望有上述意義的全部意義，儘管並不要求此種用法。此外，術語「一或多個」及/或類似術語是用於描述單個的任何特徵、結構、特性及/或類似物，「及/或」亦用於描述複數個特徵、結構、特性及/或類似物及/或特徵、結構、特性及/或類似物的一些其他組合。再者，術語「第一」、「第二」、「第三」及類似術語用於區分不同態樣，諸如不同部件（作為一個範例），而非提供數值限制或暗示特定順序，除非另外明確指示。同樣，術語「基於」及/或類似術語應理解成不必然希望表達窮盡表列因素，而是容許存在不必然明確描述的額外因素。
再者，對於關於所請標的之實施形態及經受測試、量測、及/或關於程度之規格的情況，希望以下述方式理解。作為範例，在給定的情況中，假設量測物理性質的值。若具常規技術之人士至少為了實施之目的而合理地可能想到有至少針對該性質（以該範例繼續）的測試、量測及/或關於程度之規格的替代性合理方式，則希望所請標的涵蓋彼等替代性合理方式，除非另外明確指示。作為範例，若產生對區域的量測繪圖且所請標的之實施形態參考運用該區域的斜率的量測，但存在多種合理且替代的技術估算該區域的斜率，則希望所請標的涵蓋彼等合理替代技術，即使彼等合理替代技術不提供相同數值、相同量測或相同結果，除非另外明確指示。
進一步注意，若諸如連同特徵、結構、特性及/或類似物使用術語「類型」及/或「類似」（使用「光學」或「電」作為簡單範例），該等術語意味至少部分及/或關於該特徵、結構、特性、及/或類似物是以下述方式呈現：次要變化例（甚至可能另外不被視為與該特徵、結構、特性、及/或類似物全然一致的變化例）的存在一般而言不防止該特徵、結構、特性、及/或類似物具有「類型」及/或「類似」（諸如「光學類型」或「類似光學」，舉例而言），若該次要變化例相當次要以致該特徵、結構、特性、及/或類似物仍被視為主要是以亦存在的此類變化例存在。從而，以此範例繼續，必然希望術語光學類型及/或類似光學的性質包括光學性質。同樣，作為另一範例，必然希望術語電類型及/或類似電的性質包括電性質。應注意，本案揭露內容的說明書僅提供一或多個說明性範例，希望所主張標的不限於一或多個說明性範例；然而，再次，如一直是針對專利申請案之說明書的情況，說明及/或使用的特定背景提供關於合理推斷的有幫助的導引。
上文的說明中，已說明所請標的之各種態樣。為了解釋，提出了諸如量、系統、及/或組裝方式（作為範例）的特定細節。其他實例中，省略及/或簡化已知的特徵，以不混淆所請標的。儘管已在本文說明及/或描述某些特徵，但熟悉此技術之人士會想到許多修飾例、取代例、改變例、及/或等效例。因此，應瞭解，希望所附的申請專利範圍涵蓋所有修飾例及/或改變例，如這些修飾例及/或改變例落入所請標的內。
100‧‧‧示意圖
104‧‧‧區域
107‧‧‧讀取裕度
108‧‧‧點
110‧‧‧參考指標
116‧‧‧點
122‧‧‧端子
126‧‧‧可變電阻器
128‧‧‧可變電容器
130‧‧‧端子
150‧‧‧實施例
160‧‧‧導電基板
170‧‧‧關聯電子材料
180‧‧‧導電上覆件
200‧‧‧實施例
205‧‧‧鈦原子
210‧‧‧導電基板
220‧‧‧CEM膜
250‧‧‧實施例
300‧‧‧實施例
350‧‧‧實施例
360‧‧‧紫外光源
375‧‧‧實施例
400‧‧‧實施例
410‧‧‧氧空位
420‧‧‧氧空位
430‧‧‧氧空位
440‧‧‧氧空位
450‧‧‧基板
475‧‧‧實施例
510‧‧‧方塊
520‧‧‧方塊
610‧‧‧方塊
620‧‧‧方塊
710‧‧‧方塊
720‧‧‧方塊
在本說明書的總結部分特別指出及清楚地主張所請標的。然而，關於操作之組織及/或方法與其目標、特徵、及/或優點，若連同附圖閱讀、參考下文的詳細說明，可獲得最佳的瞭解，在該等附圖中：
第1A圖是由關聯電子材料形成的元件的電流密度對電壓分佈曲線的實施例的示意圖；
第1B圖是包括關聯電子材料的開關元件的實施例的示意圖及關聯電子材料開關的等效電路的概略圖；
第2A圖是導電基板的實施例的示意圖；
第2B圖是第2A圖的導電基板實施例的示意圖，顯示導電基板材料的原子及/或分子組分擴散進入該導電基板上製造的關聯電子材料中；
第3A圖至第3C圖繪示在基板上製造關聯電子材料中所利用的次製程的實施例；
第4A圖是根據一實施例的關聯電子材料的代表性氧化鎳（NiO）複合物的示意圖；
第4B圖是根據一實施例的關聯電子材料的氧化鎳（NiO）複合物中的代表性氧空位的示意圖；
第4C圖是用於填充第4B圖之NiO複合物的氧空位的次製程的實施例；以及
第5圖至第7圖是用於透過暴露至紫外光源製造關聯電子材料的概括製程的實施例的流程圖。
請於下述詳細說明中參考附圖，該等附圖形成詳細說明的一部分，其中類似的元件符號可指定所有圖式中相對應及/或類似的類似部件。將會瞭解，例如為了簡明說明及/或明確說明起見，該等圖式並非必然按照比例繪製。例如，一些態樣的尺寸可能相對於其他尺寸而誇張化。進一步而言，應瞭解可利用其他實施例。再者，可不背離所請標的而製作結構性改變及/或其他改變。此說明書中各處對於「所請標的」的參考對象是指希望由一或多個請求項所涵蓋的標的（或其任何部分），且並不必然希望該參考對象是指整個申請請求項群組、指請求項群組的特定組合（例如方法請求項、設備請求項等）、或指特定請求項。應注意，可使用舉例而言諸如上、下、頂部、底部等之類方向及/或參考對象以助於圖式的討論，且不希望這類方向及/或參考對象限制所請標的的申請。因此，不應將下文的詳細說明視為限制所請標的及/或等效例。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (21)

  1. 一種建構元件的方法，包括下述步驟： 從一第一材料形成一基板；以及在一腔室中在該基板上形成關聯電子材料（correlated electron material，CEM）的一或多層；其中在該基板上形成該CEM的一或多層包括下述步驟：在形成該CEM的一或多層的一部分期間，將該CEM的一或多個化學前驅物暴露至一光源，該光源主要具有紫外線頻率成分（frequency content）。
  2. 如請求項1所述之方法，其中在該基板上形成該CEM的一或多層進一步包括下述步驟：利用一原子層沉積製程、一電漿氣相沉積製程、一化學氣相沉積製程、或一旋轉塗佈沉積製程、或上述製程之任何組合。
  3. 如請求項2所述之方法，其中該CEM之一或多個化學前驅物包括呈氣態的下述物質：脒鎳（Ni(AMD)）、二環戊二烯鎳（Ni(Cp)2 ）、二乙基環戊二烯鎳（Ni(EtCp)2 ）、雙(2,2,6,6-四甲基己烷-3,5-庚二酮)鎳(II)（Ni(thd)2 ）、乙醯丙酮鎳（Ni(acac)2 ）、雙(甲基環戊二烯基)鎳（Ni(CH3 C5 H4 )2 ）、二甲基乙二肟鎳（Ni(dmg)2 ）、2-氨基-戊-2-烯-4-酮酸鎳（Ni(apo)2 ）、Ni(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁酸鹽、Ni(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙酸鹽、雙(五甲基環戊二烯基)鎳（Ni(C5 (CH3 )5 )2 ）、或羰基鎳（Ni(CO)4 ）、或上述物質之任何組合。
  4. 如請求項2所述之方法，其中在該基板上形成該CEM的一或多層進一步包括下述步驟：利用一原子層沉積製程，且其中 將該CEM的一或多個化學前驅物暴露至該光源包括下述步驟：在沖洗該腔室除去用於該原子層沉積製程中的一前驅物氣體之後，將該CEM的一或多層之至少一層暴露至該光源。
  5. 如請求項2所述之方法，其中在該基板上形成該CEM的一或多層進一步包括下述步驟：利用一原子層沉積製程，且其中 將該CEM的一或多個化學前驅物暴露至該光源包括下述步驟：在暴露該CEM的一或多個化學前驅物期間，暴露該CEM的一或多層之至少一層，該CEM的一或多個化學前驅物包括氣態氧。
  6. 如請求項1所述之方法，其中在該基板上形成該CEM的一或多層進一步包括下述步驟：利用一化學氣相沉積製程。
  7. 如請求項6所述之方法，其中將該CEM的一或多個化學前驅物暴露至該光源包括下述步驟：在將該CEM的一或多層暴露至一或多個化學前驅物期間，將該CEM的一或多層之至少一層暴露至該光源。
  8. 如請求項1所述之方法，其中形成該CEM的一或多層的該部分包括一熱敏感性部分，該熱敏感性部分發生在低於400.0°C腔室溫度。
  9. 如請求項1所述之方法，其中主要具有紫外線頻率成分的該光源包括發射能量的一光源，其中所發射的至少50%包括波長在大約100.0nm至450.0nm之間的能量。
  10. 一種建構元件的方法，包括下述步驟： 在一腔室中，在由一第一材料形成的一基板上形成關聯電子材料（CEM）的一或多層，在該基板上形成該CEM的一或多層包括下述步驟：將該CEM的一或多個化學前驅物暴露至一光源，該光源主要具有紫外線頻率成分；以及在形成該CEM的一或多層期間，將該腔室的溫度維持在不超過400.0°C。
  11. 如請求項10所述之方法，其中形成該CEM的一或多層進一步包括下述步驟：利用一原子層沉積製程、一電漿氣相沉積製程、一化學氣相沉積製程、或一旋轉塗佈沉積製程、或上述製程之任何組合。
  12. 如請求項11所述之方法，其中該一或多個化學前驅物包括呈氣態的下述物質：脒鎳（Ni(AMD)）、二環戊二烯鎳（Ni(Cp)2 ）、二乙基環戊二烯鎳（Ni(EtCp)2 ）、雙(2,2,6,6-四甲基己烷-3,5-庚二酮)鎳(II)（Ni(thd)2 ）、乙醯丙酮鎳（Ni(acac)2 ）、雙(甲基環戊二烯基)鎳（Ni(CH3 C5 H4 )2 ）、二甲基乙二肟鎳（Ni(dmg)2 ）、2-氨基-戊-2-烯-4-酮酸鎳（Ni(apo)2 ）、Ni(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁酸鹽、Ni(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙酸鹽、雙(五甲基環戊二烯基)鎳（Ni(C5 (CH3 )5 )2 ）、或羰基鎳（Ni(CO)4 ）、或上述物質之任何組合。
  13. 如請求項11所述之方法，其中在該基板上形成該CEM的一或多層進一步包括下述步驟：利用一原子層沉積製程，且其中 將該CEM的一或多個化學前驅物暴露至該光源包括下述步驟：在沖洗該腔室除去用於該原子層沉積製程中的一氣態前驅物之後，將該CEM的一或多層之至少一層暴露至該光源，且其中形成該CEM的一或多層包括下述步驟：利用一原子層沉積製程。
  14. 如請求項11所述之方法，其中在該基板上形成該CEM的一或多層進一步包括下述步驟：利用一原子層沉積製程，且其中 將該CEM的一或多個化學前驅物暴露至該光源包括下述步驟：在將該CEM的一或多層之至少一層暴露至氣態氧期間，將該CEM的一或多層之至少一層暴露至該光源。
  15. 如請求項10所述之方法，其中在該基板上形成該CEM的一或多層進一步包括下述步驟：利用一化學氣相沉積製程。
  16. 如請求項15所述之方法，其中將該CEM的一或多個化學前驅物暴露至該光源包括下述步驟：在將該CEM的一或多層暴露至一或多個化學前驅物期間，將該CEM的一或多層之至少一層暴露至該光源。
  17. 一種製造元件的方法，包括下述步驟： 使一關聯電子材料（CEM）的一或多個化學前驅物流動進入一處理腔室；以及在將該CEM的一或多層暴露至該一或多個化學前驅物期間，將該CEM的一或多層暴露至主要具有紫外線頻率成分的一光源。
  18. 如請求項17所述之方法，進一步包括下述步驟： 在使該CEM的一或多個化學前驅物流動之前形成一基板，該CEM形成在該基板的一或多層上。
  19. 如請求項17所述之方法，進一步包括下述步驟： 將該處理腔室的溫度維持在低於400.0°C。
  20. 如請求項17所述之方法，其中使該一或多個化學前驅物流動的步驟包括下述步驟：使呈氣態的下述物質流動：脒鎳（Ni(AMD)）、二環戊二烯鎳（Ni(Cp)2 ）、二乙基環戊二烯鎳（Ni(EtCp)2 ）、雙(2,2,6,6-四甲基己烷-3,5-庚二酮)鎳(II)（Ni(thd)2 ）、乙醯丙酮鎳（Ni(acac)2 ）、雙(甲基環戊二烯基)鎳（Ni(CH3 C5 H4 )2 ）、二甲基乙二肟鎳（Ni(dmg)2 ）、2-氨基-戊-2-烯-4-酮酸鎳（Ni(apo)2 ）、Ni(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁酸鹽、Ni(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙酸鹽、雙(五甲基環戊二烯基)鎳（Ni(C5 (CH3 )5 )2 ）、或羰基鎳（Ni(CO)4 ）、或上述物質之任何組合。
  21. 如請求項17所述之方法，其中使該CEM之一或多個化學前驅物流動進入一處理腔室是發生在下述製程期間：一原子層沉積製程、一電漿氣相沉積製程、一化學氣相沉積製程、或一旋轉塗佈沉積製程、或一氣體團簇離子束沉積、或上述之任何組合。
TW106127436A 2016-08-15 2017-08-14 經由暴露至紫外線能量之關聯電子材料膜之製造 TW201810752A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/237,357 2016-08-15
US15/237,357 US10276795B2 (en) 2016-08-15 2016-08-15 Fabrication of correlated electron material film via exposure to ultraviolet energy

Publications (1)

Publication Number Publication Date
TW201810752A true TW201810752A (zh) 2018-03-16

Family

ID=59811692

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127436A TW201810752A (zh) 2016-08-15 2017-08-14 經由暴露至紫外線能量之關聯電子材料膜之製造

Country Status (4)

Country Link
US (1) US10276795B2 (zh)
CN (1) CN109643756A (zh)
TW (1) TW201810752A (zh)
WO (1) WO2018033707A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138520A (en) * 1988-12-27 1992-08-11 Symetrix Corporation Methods and apparatus for material deposition
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6787181B2 (en) * 2001-10-26 2004-09-07 Symetrix Corporation Chemical vapor deposition method of making layered superlattice materials using trimethylbismuth
JP4751973B2 (ja) * 2003-10-30 2011-08-17 独立行政法人科学技術振興機構 電界発光材料及びそれを用いた電界発光素子
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
KR101133832B1 (ko) * 2006-11-08 2012-04-06 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
JP2009289822A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 抵抗変化メモリ
CN102473847B (zh) * 2010-06-24 2015-01-14 松下电器产业株式会社 有机el元件、显示装置以及发光装置
US8871617B2 (en) * 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8765569B2 (en) 2011-06-14 2014-07-01 Intermolecular, Inc. Molybdenum oxide top electrode for DRAM capacitors
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
NL2008592C2 (en) 2012-04-03 2013-10-07 Solaytec B V Method for producing a photocell.
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9246099B1 (en) * 2014-11-12 2016-01-26 Intermolecular, Inc. Low-temperature deposition of nitrides by UV-assisted ALD or CVD
WO2016094010A1 (en) * 2014-12-09 2016-06-16 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9735071B2 (en) 2015-08-25 2017-08-15 International Business Machines Corporation Method of forming a temporary test structure for device fabrication
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10032487B2 (en) 2016-03-31 2018-07-24 Arm Ltd. One-time and multi-time programming using a correlated electron switch
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation

Also Published As

Publication number Publication date
US20180047897A1 (en) 2018-02-15
WO2018033707A1 (en) 2018-02-22
US10276795B2 (en) 2019-04-30
CN109643756A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
TWI723136B (zh) 用於相關電子材料的阻障層
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
TWI722259B (zh) 由相關電子材料形成的開關裝置
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI771445B (zh) 製造關聯電子材料(cem)元件
TW201810752A (zh) 經由暴露至紫外線能量之關聯電子材料膜之製造
TWI738942B (zh) 相關電子材料元件及其構造方法
JP2019532508A (ja) 相関電子スイッチ構造及びその製造
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW201946307A (zh) 關聯電子材料元件之製造
TW202115938A (zh) 用於相關電子元件的摻雜物活化退火