TWI744352B - 具有減低之界面層阻抗之相關電子材料元件之製造 - Google Patents

具有減低之界面層阻抗之相關電子材料元件之製造 Download PDF

Info

Publication number
TWI744352B
TWI744352B TW106123165A TW106123165A TWI744352B TW I744352 B TWI744352 B TW I744352B TW 106123165 A TW106123165 A TW 106123165A TW 106123165 A TW106123165 A TW 106123165A TW I744352 B TWI744352 B TW I744352B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
conductive
cem
oxide
Prior art date
Application number
TW106123165A
Other languages
English (en)
Other versions
TW201835369A (zh
Inventor
金佰利蓋 瑞德
露西安 席芙蘭
Original Assignee
美商瑟夫實驗室股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑟夫實驗室股份有限公司 filed Critical 美商瑟夫實驗室股份有限公司
Publication of TW201835369A publication Critical patent/TW201835369A/zh
Application granted granted Critical
Publication of TWI744352B publication Critical patent/TWI744352B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文所揭示之標的係關於用以例如執行開關功能之相關電子材料之製造。在實施例中，描述了製程，其可用於避免在例如導電基板與相關電子材料之間的界面表面處形成潛在電阻氧化物層。

Description

具有減低之界面層阻抗之相關電子材料元件之製造
本揭示案係關於相關電子元件，並可特定言之係關於用於製造相關電子元件之方法，該等相關電子元件諸如可在開關、記憶體電路等中使用，展現所要阻抗特性。
諸如電子開關元件之積體電路元件例如可用在範圍廣泛之電子元件類型中。舉例而言，記憶體及/或邏輯元件可包括電子開關，該等電子開關適用於電腦、數位攝像機、蜂巢式電話、平板裝置、個人數位助理，等等。設計者在考慮電子開關元件是否適於特定應用所感興趣的有關電子開關元件之因素，可以包括例如實體尺寸、儲存密度、工作電壓、阻抗範圍，及/或功耗。設計者可能感興趣之其他因素可包括例如製造成本、製造簡單性、可縮放性及/或可靠性。此外，對於展現更低功耗及/或更高速度之特性之記憶體及/或邏輯元件的需求似乎日益增長。
在一個態樣中，本申請案提供了一種構建開關元件之方法，該方法包含：由第一導電材料形成基板；將基板暴露於至少第一製劑(agent)以抑制氧化物層在基板之界面表面處形成；以及在基板上方形成一或多個相關電子材料層。
在另一態樣中，本申請案提供一種製造開關元件之方法，該方法包含：在導電基板上方形成一或多個相關電子材料層；在一或多個相關電子材料層上方形成一或多個導電材料層；以及抑制氧化物層在位於導電基板上方之第一界面層處，或位於一或多個相關電子材料層之第二界面層處或在第一界面層及第二界面層處形成。
在另一態樣中，本申請案提供一種開關元件，其包含：至少一個導電材料層，其用以形成電極；及相關電子材料，其在界面層處之至少一個導電材料層上方，該界面層包含用以抑制相關電子材料之氧化物的形成及抑制導電材料之氧化物的形成。
在另一態樣中，本申請案提供一種開關元件，其包含：導電基板；在導電基板上方之相關電子材料；在相關電子材料上方之導電材料；在導電基板與相關電子材料之間之第一界面層；及在相關電子材料與相關電子材料上方之導電材料之間的第二界面層，該第一界面層及第二界面層包含用以抑制氧化物形成之阻障。
本說明書全文中對「一個實施方式」、「一實施方式」、「一個實施例」、「一實施例」及/或類似項之引用意謂相對於特定實施方式及/或實施例描述之特定特徵、結構及/或類似物可納入所主張之標的之至少一個實施方式及/或實施例中。因此，該等用語在例如貫穿本說明書各處之出現並非一定意指相同實施方式及/或實施例或任何一個特定實施方式及/或實施例。另外，應理解，例如，所描述之特定特徵、結構，特性及/或類似物能夠在一或多個實施方式及/或實施例中以不同的方式結合，且因此符合所欲主張之範疇。當然，一般而言，如本申請案之說明書的情況一樣，該等及其他問題可能隨特定上下文而變化。換言之，在整個申請案中，描述及/或使用之特定上下文提供有關根據得出之推斷之有益的指導，然而，同樣地，一般沒有另外條件之「在上下文中」指本揭露的上下文。
本揭示案之特定態樣描述方法及/或製程，該等方法及/或製程用於準備好及/或製造相關電子材料(correlated electron material; CEM)以形成相關電子開關，該相關電子開關諸如可用以形成例如記憶體及/或邏輯元件中之相關電子隨機存取記憶體(correlated electron random access memory; CERAM)。可用在CERAM元件及CEM開關之構造中之相關電子材料亦可包含範圍廣泛之其他電子電路類型，諸如，例如記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波收發器等，儘管所主張之標的並不限於該等方面之範疇。在此上下文中，CEM開關可展現實質上快速之導體至絕緣體轉變，其可藉由相變記憶體元件中之電子相關性，而非諸如回應於自晶態至非晶態之變化的固態結構相變所導致；或在另一實例中，是由電阻性RAM元件中之纖絲之形成所導致。在一個態樣中，CEM元件中之實質上快速之導體至絕緣體轉變可回應於量子機械現象，此與例如在相變及電阻性RAM元件中之熔融/凝固或纖絲形成相反。在CEM中之相對導電狀態與相對絕緣狀態之間，及/或第一阻抗狀態與第二阻抗狀態之間之該量子機械轉變可在若干態樣中任一態樣中理解。如本文所用，術語「相對導電狀態」、「相對更低阻抗狀態」、及/或「金屬狀態」可互換使用，及/或有時可稱為「相對導電/更低阻抗狀態」。類似地，術語「相對絕緣狀態」及「相對更高阻抗狀態」在本文可互換使用，及/或有時可稱為相對「絕緣/更高阻抗狀態」。
在一態樣中，相對絕緣/更高阻抗狀態與相對導電/更低阻抗狀態之間之相關電子材料之量子機械轉變可根據莫特轉變(Mott transition)來理解，其中相對導電/更低阻抗狀態實質上不同於絕緣/更高阻抗狀態。根據莫特轉變，若發生莫特轉變條件，則材料可自相對絕緣/更高阻抗狀態轉換至相對導電/更低阻抗狀態。莫特準則可藉由以下公式定義：(nc )1/3 a≈0.26，其中nc 表示電子濃度，及其中「a」表示玻爾半徑。如若達到閾值載流子濃度，使得滿足莫特準則，則認為發生莫特轉變。回應於莫特轉變之發生，CEM元件之狀態自相對更高電阻/更高電容狀態（例如，絕緣/更高阻抗狀態）變化至實質上不同於該更高電阻/更高電容狀態之相對更低電阻/更低電容狀態（例如，導電/更低阻抗狀態）。
在另一態樣中，莫特轉變可藉由電子之定域而控制。如若諸如電子之載流子例如被定域，則認為載流子之間之強庫侖相互作用分裂CEM之能帶，以產生相對絕緣（相對更高阻抗）狀態。如若電子不再被定域，則弱庫侖相互作用可起主要作用，其可引起能帶分裂之移除，從而可產生實質上不同於相對更高阻抗狀態之金屬（導電的）能帶（相對更低阻抗狀態）。
另外，在一實施例中，除電阻變化之外，自相對絕緣/更高阻抗狀態轉換至實質上不同之相對導電/更低阻抗狀態可引起電容變化。例如，CEM元件可同時展現可變電阻與可變電容之特性。換言之，CEM元件之阻抗特性可包括電阻性的及電容性分量兩者。例如，在金屬狀態中，CEM元件可包含可接近零之相對低電場，及因此可展現可同樣接近零之實質上低的電容。
類似地，在可藉由束縛或相關電子之高密度產生之相對絕緣/更高阻抗狀態中，外部電場可能能夠穿透CEM，且因此CEM可至少部分地基於CEM內儲存之額外電荷展現更高電容。因而，例如至少在特定實施例中，在CEM元件中之自相對絕緣的/更高的阻抗狀態至實質上不同且相對導電的/更低阻抗狀態之轉變可導致電阻及電容兩者之變化。此轉變可產生額外可量測現象，但所主張之標的並不限於此。
在一實施例中，由CEM形成之元件可回應於包含元件之CEM之大多數體積中的莫特轉變而展現阻抗狀態之切換。在一實施例中，CEM可形成「塊狀開關」。如本文使用，術語「塊狀開關」指諸如回應於莫特轉變轉換元件之阻抗狀態之CEM的至少大多數體積。例如，在一實施例中，元件之實質上全部CEM可回應於莫特轉變而自相對絕緣/更高阻抗狀態轉換至相對導電/更低阻抗狀態或自相對導電/更低阻抗狀態轉換至相對絕緣/更高阻抗狀態。在一實施例中，CEM可包含一或多個過渡金屬、一或多個過渡金屬化合物、一或多個過渡金屬氧化物(transition metal oxide; TMO)、包含稀土元素之一或多個氧化物、元素週期表之一或多個f區元素之一或多個氧化物、一或多個稀土過渡金屬氧化物鈣鈦礦、釔、及/或鐿，但所主張之標的並不限於此範疇。在一實施例中，CEM元件可包含選自包含以下各者之群組中之一或多個材料：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔、及鋅（上述各者可與陰離子，諸如氧或其他類型配位體連接）、或上述各者之組合，但所主張之標的並不限於此範疇。
第1A圖為由相關電子材料形成之元件之電流密度與電壓輪廓之實施例100的說明。例如在「寫入操作」期間，至少部分地基於施加至CEM元件之端子上之電壓，CEM元件可置於相對低阻抗狀態或相對高阻抗狀態中。例如，電壓V 設定 及電流密度J 設定 之施加可使CEM元件轉變至相對低阻抗的記憶體狀態中。相反地，電壓V 重設 及電流密度J 重設 之施加可使CEM元件轉變至相對較高阻抗的記憶體狀態中。如第1A圖圖示，元件符號110說明可將V 設定 與V 重設 隔開之電壓範圍。在使CEM元件置於高阻抗狀態或低阻抗狀態之後，可藉由電壓V 讀取 之施加（例如，在讀取操作期間）及對CEM元件端子處之電流或電流密度進行偵測（例如，利用讀取窗口107）來偵測CEM元件之特定狀態。
根據一實施例，在第1A圖中表徵的CEM元件可包含任一過渡金屬氧化物(transition metal oxide; TMO)，諸如，例如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及安德森無序絕緣體。在特定實施方式中，CEM元件可由諸如氧化鎳、氧化鈷、氧化鐵、氧化釔之轉換材料、及諸如鉻摻雜鈦酸鍶、鈣鈦礦、鈦酸鑭，及包括錳酸鐠鈣及亞錳酸鐠鑭之錳酸鹽族形成，此僅為所舉的幾個實例。特定而言，包括具有不完全的「d」及「f」軌道殼層之元素的氧化物可展現用於CEM元件中之充足的電阻轉換特性。其他實施方式可在不背離本案所主張之標的之情況下使用其他過渡金屬化合物。
在一個態樣中，第1A圖之CEM元件可包含為過渡金屬氧化物可變阻抗材料之材料，但是應理解，此等僅為示例性的，且並不意欲限制本案所主張之標的。特定實施方式亦可使用其他可變阻抗材料。氧化鎳(NiO)經揭示為一特定TMO。本文所論述之NiO材料可摻雜外來配位體，該等配位體可建立及/或穩定可變阻抗特性。特定而言，本文所揭示之NiO可變阻抗材料可包括形成NiO:CO之諸如羰基(CO)的含碳配位體。在另一特定實例中，摻雜有外來配位體之NiO可表示為NiO:Lx ，其中Lx 係配位體元素或化合物及x指示用於一個單位NiO之配位體的單位數量。熟習此項技術者可簡單地藉由平衡原子價決定用於任意特定配位體及配位體與NiO或任意其他過渡金屬複合物的任意特定組合之x的值。包含除羰基外之逆給予（back donating）材料的其他摻雜劑配位體包括:亞硝醯基(NO)、三苯基膦(PPH3 )、菲啉(C12 H8 N2 )、二吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、氨(NH3 )、乙腈(CH3 CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)及其他。
在另一態樣中，第1A圖之CEM元件可包含為過渡金屬氧化物可變阻抗材料之材料，但是應理解，此等僅為示例性的，且並不意欲限制本案所主張之標的。特定實施方式亦可使用其他可變阻抗材料。氧化鎳(NiO)經揭示為一種特定TMO。本文所論述之NiO材料可摻雜外來配位體，該等配位體可穩定可變阻抗性質。特定而言，例如本文所揭示之NiO可變阻抗材料可包括形式為Cx Hy Nz （其中x,y≥0，及N≥1）之含氮分子，諸如氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、苯(1,10-啡啉)(C12 H8 N2 )、2,2'二吡啶(C10 H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)及諸如，例如硫氰酸(NCS- )之氰基硫。氧氮化物族(Nx Oy )的成員，其可以包括例如一氧化氮(nitric oxide, NO)、一氧化二氮(nitrous oxide, N2 O)、二氧化氮(NO2 )或具有NO3 – 配位體之前驅物。在實施例中，金屬前驅物包含含氮配位體，諸如配位體胺、醯胺、具有平衡原子價之NiO之烷基醯胺含氮配位體。
根據第1A圖，如若施加充足的偏壓（例如，超過能帶分裂電位）及滿足前述莫特條件（例如，注入電子電洞為相當於例如轉換區域中之電子群體的群體），則CEM元件可例如回應於莫特轉變自相對低阻抗狀態轉換至相對高阻抗狀態。此可對應於第1A圖中電壓與電流密度輪廓之點108。在此點處或適當接近此點處，電子不再被屏蔽及被定域在金屬離子附近。此相關性可產生強電子間相互作用電位，該電位可使能帶分裂以形成相對高阻抗材料。如若CEM元件包含相對高阻抗狀態，則可藉由電子電洞之遷移來產生電流。因此，如若跨CEM元件之端子施加閾值電壓，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)元件之電位屏障而將電子注入金屬絕緣體金屬二極體中。在某些實施例中，在跨CEM元件之端子施加之閾值電位處注射電子之閾值電流，可執行「設定」操作，其使CEM元件置於低阻抗狀態中。在低阻抗狀態中，電子增多可屏蔽進入之電子並移除電子之定域，其可操作以瓦解能帶分裂電位，進而產生低阻抗狀態。
根據一實施例，CEM元件中之電流可由外部施加之「順應」條件控制，該條件可至少部分地基於在寫入操作期間可受限制之施加的外部電流來決定，例如以使CEM元件置於相對高阻抗狀態中。在一些實施例中，此外部施加之順應電流亦可設定電流密度條件，以用於使CEM元件置於相對高阻抗狀態中之後續重設操作。如第1A圖之特定實施方式所示，可在寫入操作期間在點116處施加使CEM元件置於相對高阻抗狀態中之電流密度J 順應 ，該電流密度J 順應 可決定在後續寫入操作中使CEM元件置於低阻抗狀態之順應性條件。如第1A圖圖示，CEM元件可隨後在點108處在電壓V 重設 下藉由施加電流密度J 重設 ≥J 順應 而置於低阻抗狀態中，在點108處從外部施加J 順應 。
在實施例中，順應性可在CEM元件中設定電子之數量，該電子將要由電洞「俘獲」以用於莫特轉變。換言之，在寫入操作中經施加以使CES元件置於相對低阻抗記憶體狀態之電流可決定將要注射至CEM元件之電洞用於隨後使CEM元件轉變至相對高阻抗記憶體狀態之數目。
如上文所指出，重設條件可回應於點108處之莫特轉變而出現。如上文指出，此類莫特轉變可導致在CEM元件中之一條件，在該條件下，電子濃度n約等於，或至少與電洞濃度p相當。此條件可根據表達式(1)模型化如下：
Figure 02_image001
(1) 在表達式1中，λ TF 對應於托馬斯費米屏蔽長度，而C為常數。
根據一實施例，如第1A圖所示之電壓與電流密度輪廓之區域104中之電流或電流密度可回應於來自跨CEM元件之端子施加之電壓訊號之電洞注入而存在。此處，在電流IMI 下，當跨CES元件之端子施加閾值電壓VMI 時，電洞注入可滿足低阻抗狀態至高阻抗狀態之轉換之莫特轉換準則。此情況可根據表達式(2)模型化如下：
Figure 02_image003
(2) 　其中Q(VMI ) 對應於注入電荷(電洞或電子）及Q(VMI ) 為施加電壓之函數。賦能莫特轉變之電子及/或電洞注入可在能帶之間並回應於閾值電壓VMI 及閾值電流IMI 發生。根據表達式(1)，藉由表達式(2)中之IMI 注入之電洞使電子濃度n 等於電荷濃度以引起莫特轉換，此閾值電壓VMI 對托馬斯費米屏蔽長度λ TF 之依賴性可根據如下表達式(3)模型化如下：
Figure 02_image005
(3) 其中ACEM 為CEM元件之橫截面積；以及J 重設 (VMI ) 可表示在閾值電壓VMI 處施加至CEM元件之穿過CEM元件之電流密度，其可使CEM元件置於相對高阻抗狀態。
第1B圖為包含相關電子材料之開關元件之實施例150的說明以及相關電子材料開關之等效電路的示意圖。如上文所提及，諸如CEM開關、CERAM陣列或使用一或多個相關電子材料之其他類型元件的相關電子元件，可包含可展現可變電阻及可變電容兩者之特性之可變的或複合阻抗元件。換言之，如若跨元件端子122及元件端子130量測，則諸如包含導電基板160、CEM 170及導電覆層180之元件的CEM可變阻抗元件之阻抗特性可至少部分地取決於元件之電阻及電容特性。在一實施例中，可變阻抗元件之等效電路可包含可變電阻器，諸如與可變電容器（諸如可變電容器128）並聯之可變電阻器126。當然，儘管在第1B圖中描繪之可變電阻器126及可變電容器128包含分立部件，但諸如實施例150之元件之可變阻抗元件可包含實質上同質CEM且所主張之標的並不限制於此。
下文中表1繪示示例性可變阻抗元件（諸如實施例150之元件）之示例性真值表。
Figure 106123165-A0304-0001
 表1-相關電子開關真值表
在一實施例中，表1顯示諸如實施例150之元件之可變阻抗元件之電阻可在低阻抗狀態與實質上不同之高阻抗狀態之間至少部分地隨著跨CEM元件施加之電壓而轉變。在一實施例中，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低10.0至100,000.0倍之範圍內。在其他實施例中，例如，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低5.0至10.0倍之範圍內。然而，應當注意，所主張之標的並不限於在高阻抗狀態與低阻抗狀態之間之任一特定阻抗比。表1顯示諸如實施例150之元件之可變阻抗元件的電容可在更低電容狀態與更高電容狀態之間轉變，該更低電容狀態在示例性實施例中可包含大約零或極小之電容及更高電容狀態，該更高電容狀態至少部分地隨跨CEM元件施加之電壓而變化。
根據一實施例，可用以形成CEM開關、CERAM記憶體元件、或包含一或多個相關電子材料之各種其他電子元件的CEM元件，可諸如藉由例如經由注入充足數目之電子以滿足莫特轉變準則而自相對高阻抗狀態轉變而進入相對低阻抗記憶體狀態中。在將CEM元件轉換至相對低阻抗狀態時，如若充足電子已被注入及跨CEM元件之端子之電位克服閾值開關電位（例如，V 設定 ），則注入電子可開始屏蔽。如上述所提及，屏蔽可操作以使雙重佔領之電子去局部化以瓦解能帶分裂電位，進而產生相對低阻抗狀態。
在特定實施例中，在CEM元件之阻抗狀態中之變化，諸如自低阻抗狀態變至實質上不同之高阻抗狀態，例如可藉由包含Nix Oy （其中下標「x」及「y」包含整數）之化合物之電子之「逆給予」來引起。如本文使用之術語，「逆給予」指藉由例如包含過渡金屬、過渡金屬化合物、過渡金屬氧化物或其組合之晶格結構之相鄰分子而供應一或多個電子至過渡金屬、過渡金屬氧化物、或上述各者之任一組合。逆給予允許過渡金屬、過渡金屬化合物、過渡金屬氧化物或上述各者之組合維持游離狀態，該游離狀態有利於在施加電壓之影響下之導電性。在某些實施例中，CEM中之逆給予，例如可回應於羰基(CO)或包含逆給予材料之含氮摻雜劑（諸如氨(NH3 )、乙二胺(C2 H8 N2 )或氧氮化物族(Nx Oy )之成員）之使用而發生，例如其可允許CEM展現電子為可控及可逆地例如在包含CEM之元件或電路之操作期間「給予」至諸如鎳之過渡金屬或過渡金屬氧化物之導電帶的特性。逆給予例如在氧化鎳材料（例如，NiO:CO或NiO:NH3 ）中可逆轉，進而允許氧化鎳材料切換至在元件操作期間展現諸如高阻抗特性之實質上不同之阻抗特性。
因而，在此上下文中，逆給予材料指一材料，該材料展現阻抗轉換特性，諸如至少部分地基於施加電壓之影響而自第一阻抗狀態轉換至實質上不同之第二阻抗狀態（例如，自相對低阻抗狀態轉換至相對高阻抗狀態，或反之亦然），以控制進出材料之導電帶之電子之給予，及電子給予之逆轉。
在一些實施例中，以逆給予之方式，如若諸如鎳之過渡金屬例如進入2+氧化狀態中（例如，材料中之Ni2+ ，諸如NiO:CO或NiO:NH3 ），包含過渡金屬、過渡金屬化合物或過渡金屬氧化物之CEM開關可展現低阻抗性質。相反地，如若諸如鎳之過渡金屬進入1+或者3+任一者之氧化狀態中，則電子逆給予可逆轉。因此，在操作CEM元件期間，逆給予可引起「歧化反應」，其可包含實質上根據以下表達式(4)且實質上同時之氧化及還原反應：
Figure 02_image007
(4) 此種歧化反應在此情況下指鎳離子形成為Ni1+ +Ni3+ ，如表達式(4)所示，其可在CEM元件之操作期間產生例如相對高阻抗狀態。在一實施例中，包含逆給予材料（例如諸如羰基(CO)之含碳配位體、或諸如氨分子(NH3 )之含氮配位體）之摻雜劑可允許在CEM元件之操作期間共享電子，以便允許表達式(4)之歧化反應及其實質上根據以下表達式(5)之逆轉：
Figure 02_image009
(5) 如前文所提及，如表達式(5)所示之歧化反應之逆轉允許鎳基CEM返回至相對低阻抗狀態。
在實施例中，根據NiO:CO或NiO:NH3 之分子濃度（例如其可自約處於0.1%至10.0%之原子百分率範圍內變化之值變化），如第1A圖圖示，V 重設 及V 設定 可當V 設定 ≥V 重設 時在約0.1V至10.0V之範圍內變化。例如，在一個可能實施例中，例如V 重設 可在約0.1V至1.0V範圍內之電壓處出現，及V 設定 可在約1.0V至2.0V範圍內之電壓處出現。然而，應當注意，V 設定 及V 重設 中之變化可至少部分地基於各種因素發生，諸如在CEM元件中存在之諸如NiO:CO或NiO:NH3 之逆給予材料及其他材料之原子濃度以及其他製程變化，且所主張之標的並不限於此。
在某些實施例中，原子層沉積可用以形成或製造包含諸如NiO:CO或NiO:NH3 之氧化鎳材料之膜，以允許在電路環境中CEM元件之操作期間之電子逆給予，例如產生低阻抗狀態。同時，在電路環境中之操作期間，例如，可逆轉電子逆給予以便例如產生諸如高阻抗狀態之實質上不同之阻抗狀態。在特定實施例中，原子層沉積可使用兩個或兩個以上前驅物以在導電基板上沉積例如NiO:CO或NiO:NH3 或其他過渡金屬氧化物過渡金屬或上述各者之組合之組分。在一實施例中，根據以下表達式(6a)，可使用單獨前驅物分子AX及BY沉積CEM元件層： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) + XY( 氣體 ) (6a) 其中表達式(6a)之「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物或上述各者之任一組合。在實施例中，過渡金屬氧化物可包含鎳，亦可包含其他過渡金屬、過渡金屬化合物、及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳鈀、錸、釕、銀、錫、鈦、釩。在特定實施例中，亦可使用包含一個以上過渡金屬氧化物之化合物，諸如鈦酸釔(YTiO3 )。
在實施例中，表達式(6a)的「X」可以包含諸如有機配位體之配位體，該有機配位體包含脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚-3,5-二酮)((thd)2 )、乙醯丙酮(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、丁二酮肟鹽(dmg)2 、2-胺基-戊-2-烯-4-酮(apo)2 、(dmamb)2 ，其中dmamb=1-二甲胺-2-甲基-2-丁醇、(dmamp)2 ，其中dmamp=1-二甲胺-2-甲基-2-丙醇、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 )及羰基(CO)4 。因此，在一些實施例中，鎳基前驅物AX可包含例如脒基鎳(Ni(AMD))、二環戊二烯鎳(Ni(Cp)2 )、二乙基環戊二烯鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚-3,5-二酮)Ni(II)(Ni(thd)2 )、乙酸丙酮鎳(Ni(acac)2 )、雙(甲基環戊二烯)鎳(Ni(CH3 C5 H4 )2 ）、丁二酮肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮鎳(Ni(apo)2)、Ni(dmamb)2 ，其中dmamb=1-二甲胺-2-甲基-2-丁醇、Ni(dmamp)2 ，其中dmamp=1-二甲胺-2-甲基-2-丙醇、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 ，及羰基鎳(Ni(CO)4 )，在此僅舉數例。在表達式(6a)中，前驅物「BY」可包含氧化劑，諸如氧氣(O2 )、臭氧(O3 )、一氧化氮(NO)、過氧化氫(H2 O2 )，在此僅舉數例。在其他實施例中，電漿可與氧化劑一起使用以形成氧自由基。
然而，在特定實施例中，包含除前驅物AX及BY之外之逆給予材料的摻雜劑可用以形成CEM元件層。可與前驅物AX共流之包含逆給予材料之額外摻雜劑配位體可允許實質上根據下文表達式(6b)形成逆給予化合物。在實施例中，可使用包含逆給予材料，諸如氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或其他材料之摻雜劑，亦可使用其他含碳或氮之其他配位體或包含上述逆給予材料之其他摻雜劑。因此，表達式(6a)可實質上根據下文表達式(6b)改至包括包含逆給予材料之額外摻雜劑配位體： AX( 氣體 ) + (氨或其他含氮配位體) + BY( 氣體 ) = AB:NH3( 固體 ) + XY( 氣體 ) (6b)
應當注意，諸如表達式(6a)及表達式(6b)之AX、BY及NH3 （或其他包含氮之配位體）之前驅物中諸如原子濃度之濃度可經調整以便在所製造之CEM元件中產生包含逆給予材料之氮或碳摻雜劑的最終原子濃度，諸如以包含約0.1%與10.0%之間之濃度的氨(NH3 )或羰基(CO)之形式。然而，本案所主張之標的不一定限於上述識別之前驅物及/或原子濃度。相反地，本案所主張之標的意圖包含在於製造CEM元件中使用之原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體群離子束沉積(gas cluster ion beam; GCIB)等中使用之所有此類前驅物。在表達式(6a)及(6b)中，「BY」可包含氧化劑，諸如氧氣(O2 )、臭氧(O3 )、一氧化氮(NO)、過氧化氫(H2 O2 )，在此僅舉數例。在其他實施例中，電漿可與氧化劑(BY)一起使用以形成氧自由基。同樣地，電漿可與包含逆給予材料之摻雜物質一起使用以形成活化物質來控制CEM之摻雜濃度。
在特定實施例中，如利用原子層沉積之實施例，基板可在加熱腔室中暴露於前驅物，諸如AX及BY以及包含逆給予材料之摻雜劑（諸如氨或包含金屬氮鍵之其他配位體，包括例如鎳醯胺、鎳醯亞胺、鎳脒基或其組合），此舉可獲得例如約在20.0℃至1000.0℃之範圍內之溫度，例如在某些實施例中獲得約在20.0℃與500.0℃之範圍內之溫度。在執行例如NiO:NH3 之原子層沉積的一個特定實施例中，可使用約在20.0℃與400.0℃之範圍內之溫度範圍。回應於對前驅物氣體（例如，AX、BY、NH3 或含氮之其他配位體）之暴露，可自加熱腔室中清除該等氣體達到在約0.5秒至180.0秒之範圍內之歷時。然而，應當注意，上述各者僅為溫度及/或時間之潛在適合範圍示例且所主張之標的並不限於此。
在某些實施例中，使用原子層沉積之單個雙前驅物循環（例如，如參考表達式(6a)描述之AX及BY）或單個三前驅物循環（例如，如參照表達式(6a)描述之AX、NH3 、CH4 或包含氮、碳之其他配位體、或包含逆給予材料之其他摻雜劑、及BY）可每循環產生包含約處於0.6Å至5.0Å之範圍內之厚度之CEM元件層。因此，在一實施例中，為使用原子層沉積製程，形成包含約500.0Å之厚度之CEM元件膜，其中層包含大約0.6Å之厚度，可使用800至900次循環。在另一實施例中，使用其中層包含約5.0Å之厚度之原子層沉積製程，例如使用100次雙前驅物循環。應當注意，原子層沉積可用以形成具有其他厚度之CEM元件膜，諸如約處於1.5 nm與150.0 nm之範圍內之厚度，且所主張之標的並不限於此。
在特定實施例中，回應於原子層沉積之一或多個雙前驅物循環（例如，AX及BY）、或三前驅物循環（AX、NH3 、CH4 或包含氮、碳之其他配位體或包含逆給予材料之其他摻雜劑、及BY），CEM元件膜可經歷原位退火，此可允許膜性質之改良或可用以在CEM元件膜中併入包含逆給予材料之摻雜劑，諸如以羰基或氨之形式。在某些實施例中，腔室可經加熱到約20.0℃至1000.0℃之範圍中的溫度。然而，在其他實施例中，可使用約100.0℃至800.0℃之範圍內的溫度執行原位退火。原位退火時間可自約1.0秒至5.0小時之持續時間內變化。在特定實施例中，退火時間可在更狹窄範圍內變化，諸如，例如自約0.5分鐘至約180.0分鐘之範圍內，並且所主張之標的並不限於此。
在特定實施例中，根據上述製程製造之CEM元件可展現「出生」性質，其中緊接著在元件製造之後元件展現相對低阻抗（相對高導電率）。因此，如若CEM元件被併入例如在更大電子環境中，則在初始啟動時施加至CEM元件之相對小電壓可容許相對高電流穿過CEM元件，如藉由第1A圖之區域104圖示。例如，如本文先前描述，在至少一個可能實施例中，例如V 重設 可在約0.1V至1.0V範圍內之電壓處出現，及V 設定 可在約1.0V至2.0V範圍內之電壓處出現。因此，在約2.0V或更小電壓之範圍中工作的電開關電壓，可容許記憶體電路例如寫入CERAM記憶體元件，從CERAM記憶體元件讀取，或改變CERAM開關之狀態。在實施例中，這種相對低壓操作可減少複雜性、成本，並且可提供超過相競爭與記憶體及/或開關元件技術之其他優勢。
第2A圖為相關電子材料開關元件之實施例200的說明，該相關電子材料開關元件包含在導電材料與相關電子材料之間之界面層處的氧化物。諸如導電基板260之導電基板例如可包含在層中製造之氮化鈦(TiN)基板，例如用於CERAM元件或其他類型之基於CEM元件中。因此，導電基板260可使用，例如TiN沉積、濺射、化學氣相沉積、原子層沉積、或其他適宜製程而製造，並且所主張之標的並不限定於此。
有時，在形成導電基板260期間，及/或在後續處理期間，氧化層265可在導電基板260上方形成。例如，在一實施例中，如若可沉積在導電基板260上方之層中的CEM膜270使用過渡金屬氧化物（諸如NiO），則來自CEM膜270之氧原子可向導電基板260遷移或擴散。有時，這種從CEM膜270之氧遷移可產生界面氧化層，諸如氧化層265，其可引入在CEM膜270與導電基板260之間流動的電流(I )的電阻。在特定實施例中，氧化層265可包含處在約0.5Å至例如約CEM膜之整個厚度的範圍中的厚度。
同樣地，在至少一些情況中，在形成CEM膜270之後，CEM膜270可包含使用本文先前所述之一或多個方法（例如，原子層沉積、化學氣相沉積、電漿化學氣相沉積等等）在層中沉積之過渡金屬氧化物，自CEM膜270遷移或擴散之氧可引起氧化層275之形成。在特定實施例中，氧化層275可包含在約0.5Å至例如約CEM膜之整個厚度的範圍中的厚度。在特定實施例中，導電基板260可包含任意數目之導電材料，諸如氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化錫銦、鉭、銀、銥、或上述各者之任意組合，並且所主張之標的並不限於導電基板材料之任一特定組合。另外，可設置在氧化層275上方之導電覆層280，可由實質上類似於用於形成導電基板260之材料的材料組成。如本文使用之術語，「實質上類似」材料可指至少組成類似之材料，諸如由上述材料（例如，氮化鈦、鉑、鈦等等）之一個構成或形成，或可由至少元素週期表中類似分組之材料構成或形成。實質上類似材料亦可指具有至少類似電性質之材料，諸如類似範圍之導電性及/或類似範圍之複阻抗，及/或包含彼此類似之其他電性質之材料，並且主張之標的物並不限定於此。
如在第2A圖中圖示，氧化層275可使用等效電阻276模型化，等效電阻276設置在元件端子122與可變電容128及可變電阻126的並聯組合之間。同樣地，氧化層265可使用等效電阻266模型化，等效電阻266設置在元件端子130與可變電容128及可變電阻126的並聯組合之間。在特定實施例中，電阻266及電阻276可引起CEM元件之電效能退化。
第2B圖為對應於第2A圖之示例性開關元件之電流密度與電壓輪廓的實施例225的說明。如在第2B圖中圖示，回應第2A圖之氧化層265及氧化層275之引入，其可操作以將潛在之寄生電阻添加至表示實施例200之CEM開關元件的等效電路，V 讀取 、V 重設 及V 設定 可實質上（及不當地）增大。在一個可能的實例中，V 設定 可包含約在3.0V至4.0V之範圍中的電壓位準。因此，引起CERAM記憶體元件之狀態改變的電開關電壓，例如可顯著地增大，諸如如參考第1A圖描述之自約1.0 V至2.0 V，例如，至少在如參考第2A圖描述之某些情況中，自3.0 V至4.0 V。
第2C圖為開關元件之實施例250的說明，該開關元件包含在導電材料與相關電子材料之間之界面層處形成的纖絲。如在第2C圖中圖示，回應在特定範圍內電壓之施加，諸如，在約3.0 V與約4.0 V之間，氧化層275可生成一或多個纖絲（諸如纖絲290），其可包含在導電覆層280與CEM膜270之間之導電晶態、低電阻路徑。同樣地，在例如約3.0 V與約4.0 V之間的電壓可使纖絲291在CEM膜270與導電基板260之間形成。纖絲290之形成可引起開關元件更緊密地接近第1A圖之電流密度與電壓輪廓的操作。
然而，儘管纖絲在CEM元件內之形成可容許元件回應於例如約在2.0 V或更小之範圍中的電壓位準之施加而執行開關操作，但施加例如約3.0 V至約4.0 V之纖絲形成電壓的需求在特定情況中是不合要求的。因此，在某些實施例中，減少或消除對形成導電纖絲之需要是有利的，以便允許電流例如自導電基板260流至CEM膜270及導電材料280的低阻抗路徑。避免對纖絲形成電壓之需要可保存CEM元件之「出生」性質，該性質指回應元件製造而展現相對低阻抗（相對高導電率）之CEM元件的能力。
第3A圖為設置在導電材料及界面層上方之CEM之實施例300的說明。在實施例300中，例如，導電基板260可藉由任意適宜製程形成，諸如，例如原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱絲化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體群離子束沉積等等，並且所主張之標的物並不限定於此。如上所述，導電基板260可包含任意數目之導電材料，諸如氮化鈦、鉑、鈦、銅等等，並且所主張之標的物不限制於導電基板260之任一特定組合。
如以上關於第2A圖至第2C圖描述，如若CEM沉積在導電基板（諸如導電基板260）上方之層中，諸如氧化層265之潛在寄生氧化層可在導電基板與CEM之間的界面層處形成。另外，包含氧化物材料之這種界面層之形成可使在導電基板與CEM之間流動的電流產生不想要的電阻。在特定實施例中，諸如其中導電基板260包含氮化鈦之實施例，氧化層可至少部分地基於存在氧之氣體環境的周圍溫度而形成。例如，在特定實施例中，在氮化鈦(TiN)基板處之氧形成可在低於23.0℃之溫度下發生並可更迅速地隨著上升之溫度形成。
因此，在特定實施例中，諸如實施例300（第3A圖），導電基板可暴露於一種製劑，該製劑可操作以抑制或阻止氧化物在界面層310處形成。因此，CEM元件之「出生」性質可被保存，其中「出生」指CEM元件在元件製造之後而展現相對低阻抗（相對高導電性）之能力。
在特定實施例中，諸如在第3A圖中圖示之實施例300，界面層310之相對高導電性可經由在CEM之沉積或其他後續處理期間抗氧化或氧化抑制的層之形成而產生。因此，抗氧化或氧化抑制膜（如導電基板260）可沉積在膜270上方、沉積在導電基板上方、或在導電薄膜形成之最後部分期間形成。在實例中，在導電基板260之最後層或最高層之形成期間，導電基板可暴露於一氣態氮環境，其所包含之氮濃度高於用於在界面層310下形成層氮濃度。因此，例如，在製造導電基板260之製程之最後部分期間，基板可暴露於包含四氯化鈦加氨(TiCl4 +NH3 )之氣體環境，在此僅列舉特定氣體混合物。回應導電基板260之暴露，在最後形成中，增加NH3 之相對百分比以使在藉由第3A圖中之區域310表示之導電基板之上部的氮化鈦膜中之氮量增大。
因此，如在第3B圖之流程圖中圖示，根據實施例325之用於製造具有減低之界面層阻抗的CEM元件的製程，可在方塊330處開始，形成導電基板之至少最初層。導電基板可包含，例如TiN，儘管所主張之標的並不限定於此。方法可進一步包括方塊335，其中，在形成導電基板之最後層或最高層之前，可包含將導電基板暴露於富氣態氮環境，諸如，例如藉由增大NH3 :TiCl4 之比率或例如藉由流動NH3 而無TiCl4 。這可引起可接觸CEM膜之導電基板之富氮上部區域形成。
在另一實施例中，第3A圖之界面層310之相對高導電性可經由退火幾乎整個導電基板，在包含例如氣態氨(NH3 )之富氮氣體環境中產生。在可能的實施例中，例如，在實質完成導電基板260之形成之後，並且在導電基板上方形成CEM膜270之第一層之前，在富氮氣體環境中退火導電基板可操作以經由第3A圖之抗氧化界面層310之形成，抑制更高電阻率的、基於非CEM的氧化物在CEM與導電基板之界面處形成。退火可使用包括直接或遠端電漿源、熱絲之增加的能源而發生，以輔助分解含氮分子、紫外線(ultraviolet; UV)；或與上述能源組合之熱退火。另外，GCIB製程可用以在TMO/電極區域併入氮或富氮薄膜。
因此，如在第3C圖之流程圖中圖示，根據實施例350之用於製造具有減低之界面層阻抗的CEM元件的製程，可在形成導電基板之實質上所有層的方塊360處開始。方法可進一步包括方塊370，其中，在導電基板上方形成CEM膜之第一層之前，可包含在氣態氮環境中退火導電基板。
在另一實施例中，第3A圖之相對高導電性界面層310可藉由生長例如一或多個金屬氧化物或金屬氮氧化物層（諸如，積聚至總共小於大約10.0 nm之層）之方式而獲得。在實施例中，一或多個金屬氧化物或金屬氮氧化物層可產生導電性，該導電性例如容許CEM元件根據第1B圖之層170之電壓區域表現。金屬氧化物或金屬氮氧化物可操作以形成阻障，例如用以阻止或抑制氧之遷移及/或擴散，諸如，例如氧自一或多個CEM（例如，NiO）層擴散。在一個可能實例中，NiTiOx Ny 膜可經由將導電基板暴露於氮氧化製程而形成，其可涉及在相對低氣壓下或相對短歷時內，諸如在約5.0 Pa與約13,000 Pa（大約0.04托至大約100托）之間的氣壓下經歷約1.0秒與600.0秒之間，將氮化鈦基板暴露於包含氣態氧化氮之環境。
因此，如在第3D圖之流程圖中圖示，根據實施例375之用於製造具有減低之界面層阻抗的CEM元件的製程，可在形成導電基板之實質上所有層的方塊380處開始。方法可進一步包括方塊390，其中，在導電基板上方形成CEM膜之第一層之前，包含在導電基板上方生長一或多個金屬氧化物或金屬氮氧化物層。
因此，在特定實施例中，在導電基板上方形成第一CEM層之前，引入額外氮可抑制氧化物層在導電基板之界面層310處形成，諸如第3A圖之導電基板。在一個實施例中，諸如第3B圖之實施例中，在完成導電基板之形成之前引入額外氮可阻止或抑制電阻性氧化物在界面層310處形成。在另一實施例中，諸如第3C圖之實施例中，在富氮氣體環境（諸如包含氨之氣體環境）中退火導電基板，可阻止或抑制電阻性氧化物在界面層310處形成。在另一實施例中，諸如第3D圖之彼實施例，在界面層310處一或多個金屬氧化物或金屬氮氧化物層之形成可用作阻障，該阻障可阻止或抑制電阻性氧化物在界面層310處形成。應注意，所主張之標的意指包含可操作以阻止電阻性氧化物在界面層310處形成之全部這種方法。
第4A圖為示出包含在導電基板上方設置之CEM膜的實施例400的說明，其中界面層設置在相關電子材料及導電材料上方。如先前關於第3A圖描述，CEM膜270可能包含諸如，例如NiO之過渡金屬氧化物，儘管所主張之標的並不限定於此。在一個非限定性實例中，CEM膜270可利用原子層沉積製程製造，在原子層沉積製程中材料層可使用，例如數百個雙前驅物循環（例如，AX及BY，如參考表達式6(a)描述）或單個三個前驅物循環（例如，AX、NH3 或含氮、碳之其他配位體或其他逆給予摻雜劑、及BY，如參考表達式6(b)描述）而形成，以獲得具有約在1.5 nm至150.0 nm之範圍中的厚度。在形成CEM膜之後，材料可在高溫（諸如在約20.0℃與1000.0℃之間的溫度）下退火，其可輔助控制晶粒結構，緻密化CEM膜270或另外改良材料性質、效能或耐久度。另外，形成導電覆層製程可在高溫下執行。導電覆層之形成可使覆層導電材料與氧在CEM中反應。例如，在實施例中，反應可以根據界面層310之形成的方式引起界面層320之形成界面。
如以上關於第3A圖描述，界面氧化物層320可阻止或阻礙電流(I )流向CEM膜270或自CEM膜270流出。因此，在特定實施例中，諸如實施例400，CEM可暴露於一製劑，該製劑可操作以抑制或阻止電阻性氧化物在界面層320處形成。在某些實施例中，暴露於操作以抑制或阻止氧化物之形成的製劑可增強界面層320之導電性。因此，可保存CEM元件之「出生」性質。
在特定實施例中，氧化物在界面層320處形成之減少可經由例如，在形成CEM膜270之最後層或最高層期間引入額外氮而產生。在可能的實例中，在製造CEM膜270層之製程的最後部分期間，材料可暴露於包含四氯化鈦加上氨(TiCl4 +NH3 )之氣體環境，儘管所主張之標的可包含對富氮環境除TiCl4 +NH3 外之額外貢獻者。
因此，如在第4B圖之流程圖中圖示，根據實施例425之用於製造具有減低之界面層阻抗的CEM元件的製程，可在形成CEM膜之至少最初層的方塊410處開始。CEM膜可包含，例如TiN，儘管所主張之標的並不限定於此。方法可進一步包括方塊420，其中，在形成CEM膜之最後層或最高層期間，材料可例如暴露於富含氮前驅物（諸如NH3 、NO、N2 O）之氣體環境。
在另一實施例中，界面層320之相對高導電性可經由在富氮氣體環境中退火CEM膜而產生，該富氮氣體環境包含，例如氣態氨(NH3 )、氧化氮(NO)或一氧化二氮(N2 O)，在此僅列舉包含富氮環境之氣體的幾個實例。在可能的實施例中，在實質完成CEM膜270之形成之後，例如在CEM膜上方形成導電覆層280之前，在富氮氣體環境中退火CEM膜可操作以抑制或阻止相對不導電氧化物在界面層320處形成。回應於阻止或抑制相對不導電氧化物之形成，諸如，例如藉由在形成導電覆層280之第一層之前氮退火的方式，可阻止或抑制電阻性氧化物在界面層320處形成。
因此，如在第4C圖之流程圖中圖示，根據實施例450之用於製造具有減低之界面層阻抗的CEM元件的製程，可在形成CEM膜之實質上所有層之方塊460處開始。方法可進一步包括方塊470，其中，在形成導電覆層之第一層之前，實質上完成的CEM膜可在包含例如NH3 、N2 O、NO或其任一組合之富氮環境中退火。「退火」及這種退火可包括例如直接或遠端電漿、UV源、熱絲或GCIB之使用。
在另一實施例中，界面層320之相對高導電性可藉由生長例如一或多個相對導電或CEM金屬氮氧化物（例如，NiTiOx Ny ）層（諸如，積聚至小於約10.0 nm之層）之方式而獲得。金屬氮氧化物可操作以形成阻障，例如其可阻止或抑制氧之遷移及/或擴散，例如氧在導電覆層280之方向上從一或多個CEM膜（例如，NiO）層擴散。在一個可能實例中，NiTiOx Ny 膜可經由將CEM膜暴露於氮氧化製程而形成，該氮氧化製程可包括在相對低氣壓下，諸如在約5.0 Pa與約13,000 Pa（約0.04托至約100托）之間的氣壓下經歷約1.0秒與600.0秒之間的歷時，將CEM膜暴露於包含氣態氧化氮之環境。
因此，如在第4D圖之流程圖中圖示，根據實施例475之用於製造具有減低之界面層阻抗的CEM元件的製程，可在形成CEM膜之實質上所有層之方塊480處開始。方法可進一步包括方塊490，在形成導電覆層之前，其可包含在CEM膜上方生長一或多個金屬氮氧化物層。
在特定實施例中，在導電材料上方形成CEM膜之部分之後，引入額外氮可抑制不作為CEM作用之相對不導電氧化物層之形成。在一個實施例中，諸如實施例425，在完成CEM膜之形成之前引入額外氮可阻止或抑制電阻性氧化物在界面層320處形成。在另一實施例中，諸如實施例450，在富氮氣體環境（諸如包含氨、氧化氮或一氧化二氮之氣體環境）中退火CEM膜，可阻止或抑制電阻性氧化物在界面層320處形成。在另一實施例中，諸如實施例475，在界面層320處一或多個金屬氮氧化物層之形成可用作阻障，該阻障可阻止或抑制電阻性氧化物在界面層320處形成。應注意，所主張之標的意指包含可操作以阻止電阻性氧化物在界面層320處形成之所有此種方法。
第5圖為用於製造具有減低之界面層阻抗之相關電子材料的通用製程之實施例500的流程圖。諸如在第5圖中及本文描述之其他圖描述之示例性實施例，可包括除了已圖示及描述之外之方塊、更少之方塊、或以不同於可識別之順序發生之方塊或上述各者之任一組合。在方塊510處，可形成基板，諸如包含TiN之導電基板。在其他實施例中，導電基板可包含鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化錫銦、鉭、銀、銥或上述各者之任一組合。在方塊510處形成導電基板可包括各種製程，諸如在製造CEM元件中使用之原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體群離子束沉積等等。
在方塊520處，基板可暴露於至少第一製劑以抑制或阻止在基板之界面表面處氧化。因此，在實施例中，在基板之界面表面處之氧化可藉由在富氮氣體環境中退火導電基板而抑制。在另一實施例中，一或多個金屬氮氧化物（例如，TiOx Ny ）層可在導電基板上方生長，其可阻止氧空位在導電基板與CEM之間之界面層處形成。在另一實施例中，在完成導電基板之形成之前引入額外氮可阻止或抑制電阻性氧化物在界面層處形成。方法可在方塊530處結束，其中可在導電基板上方形成一或多個CEM膜層。
第6圖為用於製造具有減低之界面層阻抗之相關電子材料的通用製程之實施例600的流程圖。在方塊610處，可在基板上方形成一或多個CEM膜層。在一實施例中，CEM膜可包含選自包含以下各者之群組中之一或多個材料：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔、及鋅（上述各者可與陰離子，諸如氧、氮、碳或其他類型配位體連接）、或上述各者之組合，但所主張之標的並不限於此範疇。在方塊620處，可在一或多個相關電子材料層上方形成一或多個導電材料。在實施例中，導電材料可作為包含TiN、鉑、銅、鋁等之電極操作。方塊630可涉及減少在位於導電基板上方之第一界面層或在一或多個CEM膜層上方之第二界面層（或在兩個界面層）形成氧化物層。減少氧化物層之形成可包含在使用例如NH3 、N2 、NO或N2 O之富氮環境中退火導電基板、CEM膜或導電基板與 CEM膜之兩者。退火製程可包括熱退火及/或UV、直接或遠端電漿、及/或熱絲能源以輔助氮併入或氧化阻障材料之形成。
第7圖為作為時間函數之溫度輪廓之實施例700的說明，該溫度輪廓在用於製造導電基板之沉積及退火製程中使用。如在第7圖中示出，腔室（諸如在其內可進行原子層沉積製程之腔室）之溫度，可在T0 至T1 之歷時內從T低 增大至T高 。自T1 至T2 ，例如在適宜基板上利用原子層沉積製程可沉積導電膜。在其他實施例中，自T1 至T2 發生之沉積方法可包含化學氣相沉積、物理氣相沉積、濺射、電漿增強化學氣相沉積、氣體群離子束、或其他沉積方法或沉積方法之組合，諸如ALD及CVD之組合以形成導電基板。在實施例中，時段T1 至T2 可包含適用於沉積具有例如約5.0 nm至約300.0 nm之厚度的氮化鈦基板之任意歷時，儘管所主張之標的意指包含具有任意適宜厚度的基板。
在沉積導電基板之後，可繼之以退火期。在一些實施例中，退火可在大於TiN沉積溫度的溫度範圍下發生。退火可在包含氨(NH3 )之氣體環境中，使用約20.0℃至900.0℃之範圍中的溫度執行，並自時間T3 至時間T4 發生。然而，在特定實施例中，可使用更小之範圍，諸如約在100.0℃至800.0℃之範圍中的溫度範圍。另外，針對特定材料，可使用甚至更小的溫度範圍，諸如自約200.0℃至約600.0℃。退火歷時，諸如自時間T3 至T4 ，可自約1.0秒至約5.0小時範圍中變化，但可逐漸變窄，例如，約0.5分鐘至180.0分鐘之歷時。應當注意，所主張之標的並不限於用於導電基板之退火之任一特定之溫度範圍，並且主張之標的亦不限於任一特定退火歷時。在實施例中，退火可在包含氣態氮(N2 )、氨(NH3 )、乙二胺(C2 H8 N2 )、或氮氧化物族(Nx Oy )之成員，諸如氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )或其任一組合之氣體環境中執行。
第8圖為作為時間函數之溫度及電漿功率輪廓之實施例800的說明，該溫度及電漿功率輪廓在沉積及退火製程中用於製造相關電子材料元件。以類似於關於第4圖描述之方式，導電基板可例如使用原子層沉積製程而形成。在其他實施例中，自T1 至T2 發生之沉積方法可包含化學氣相沉積、物理氣相沉積、濺射、電漿增強化學氣相沉積、氣體群離子束、或其他沉積方法或沉積方法之組合，諸如ALD及CVD之組合以形成導電基板。
在形成導電基板之後，基板可利用電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition; PECVD)退火。在實施例中，PECVD製程可引起氮(N2 )、氨(NH3 )、乙二胺(C2 H8 N2 )、或氮的氧化物族(Nx Oy )之成員，諸如氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )之電離，在此僅列舉幾個實例。在特定實施例中，PECVD之優勢可包含在富氮氣體環境中但在低於參考第4圖描述之更高溫度退火之溫度範圍中退火導電基板，PECVD之使用可提供其他益處，並且所主張之標的並不限定於此。
在特定實施例中，第7圖及第8圖退火輪廓彼此不互斥。因此，在一些實施例中，導電基板可利用熱退火而退火，其中例如，在利用PECVD製程之前導電基板在高溫下暴露於氣態氨。在其他實施例中，在包含在高溫下將導電基板暴露於氣態氮之額外退火之前，導電基板可例如利用PECVD製程而退火。在某些實施例中，退火製程可與導電基板可在高溫下暴露於氣態氮之時間段以及例如導電基板暴露於離子氮流（諸如在PECVD製程期間）之時間段交錯。
第9圖為群集工具之實施例900的說明，該群集工具經實施以製造具有減低之界面層阻抗的相關電子材料元件。儘管第9圖之群集工具可用以執行各種沉積及本文描述之退火製程，但沉積及退火製程可使用其他類型之設備，並且所主張之標的並不限定於此。另外，儘管第9圖指示兩個氣體源，諸如氣體源945及氣體源950，但實施例可利用更大數量氣體源，諸如三個或更多個氣體源，或例如可利用單個氣體源。另外，儘管處理腔室可描述為允許這種製程為原子層沉積，例如，群集工具之處理腔室可容許其他製造及/或製造相關製程，諸如化學氣相沉積、物理氣相沉積、濺射、電漿增強化學氣相沉積、旋塗沉積、及/或其他沉積方法或沉積方法之組合，諸如ALD及CVD之組合以形成在導電基板、CEM及在CEM上方沉積之導電材料。
在特定實施例中，晶圓盒905可賦能諸如晶圓917之一或多個晶圓加載進傳送腔室910中以進行處理，以例如在晶圓917上或在晶圓917上方製造CEM開關。為了引起諸如第2A圖之實施例之CEM開關元件的CEM開關之製造及退火，實施例900之群集工具可包括旋轉料架915，其可具備可伸長的/可縮回的臂918。因此，可伸長的/可縮回的臂918可允許晶圓917，例如方便地自晶圓盒905傳送進傳送腔室910中，傳送腔室910可包含真空或其他類型之惰性的或不起反應的氣體環境。在自晶圓盒905縮回晶圓917之後，晶圓917可被插入處理腔室930及/或處理腔室940中並回應例如完成在晶圓917上或在晶圓917上方CEM開關之製造返回至晶圓盒905。在實施例中，在將晶圓917插進處理腔室930及/或處理腔室940之前，可打開閘閥920及/或閘閥925以容許晶圓917進入處理腔室，及關閉閘閥920及/或閘閥925以容許處理腔室被排空或以前驅物氣體、退火氣體、電漿相物質等等填充，而不使大量此類氣態/電漿相物質逸散進傳送腔室910中。閘閥920及/或閘閥925可提供額外能力，並且所主張之標的並不限定於此。
在特定實施例中，其中導電基板（例如，第2A圖之導電基板260）在富氮環境中退火，可利用處理腔室940處理晶圓917。氣體源950可例如表示氮化鈦基板之氣體源，其為例如在原子層沉積中涉及之氣體。回應於完成TiN基板之多層之形成，晶圓917可退出處理腔室940並插入處理腔室930中。可關閉閘閥925以容許處理腔室用於利用例如氣態氨之退火。然而，在其他實施例中，可例如利用處理腔室930執行其他退火製程，諸如基於電漿退火製程。
在另一實施例中，處理腔室940可用以形成TiN基板。因此，氣體源950可表示在化學氣相沉積或原子層沉積製程中使用之多種氣體，諸如TiCl4 及/或額外前驅物氣體的來源。例如，氣體源945可表示富氮氣體（諸如NH3 ）之來源。在一實施例中，在處理腔室940內完成TiN基板之前，例如，TiN基板可暴露於包含TiCl4 及NH3 之氣體環境。為了使晶圓917暴露於NH3 ，例如，打開閥947，可允許NH3 自氣體源945流至處理腔室940。
在另一實施例中，可利用處理腔室940經由濺射沉積製程形成TiN基板，該濺射沉積製程使用TiN靶或者利用N2 及/或NH3 之鈦靶+反應性濺射。在實施例中，NH3 可在用以增加氮之TiN沉積之前及/或之後流入處理腔室940。因此，氣體源950可表示在濺射沉積製程中使用之N2 及/或NH3 來源。例如，在特定實施例中，氮可在高溫下流向處理腔室940，諸如在第4圖中示出之T高 。例如，在另一實施例中，氮可在低溫下流向處理腔室940，諸如參考在第5圖中圖示之電漿退火描述。在一實施例中，若在鈦靶+反應性濺射製程中使用處理腔室940，則氣體源945可包含氬氣源，其可回應打開閥915而流向處理腔室940。在另一實施例中，氣體源945可包含諸如氧化氮(NO)之氮氧化物氣體。
在實施例中，可在大量積體電路類型之任一者中實施CEM元件。例如，在一實施例中，可在積體電路中實施眾多CEM元件以形成可程式化記憶體陣列，例如可藉由改變一或多個CEM元件之阻抗狀態來重新配置該記憶體陣列。在另一實施例中，例如，可程式化CEM元件可用作為非揮發性記憶體陣列。當然，所主張之標的並不限於本文提供之具體實例之範疇。
可形成複數個CEM元件以產生積體電路元件，其可例如包括具有第一相關電子材料之第一相關電子元件及具有第二相關電子材料之第二相關電子元件，其中第一相關電子材料及第二相關電子材料可包含彼此有差異之實質上不同之阻抗特性。又，在一實施例中，包含彼此有差異之阻抗特性之第一CEM元件及第二CEM元件可在積體電路之特定層內形成。另外，在一實施例中，在積體電路之特定層內形成第一CEM元件及第二CEM元件可包括至少部分地藉由選擇性的磊晶沉積形成CEM元件。在另一實施例中，例如，在積體電路之特定層內之第一CEM元件及第二CEM元件可至少部分地藉由離子注入而形成，以便改變第一CEM元件及/或第二CEM元件之阻抗特性。
又，在一實施例中，可至少部分地藉由相關電子材料之原子層沉積在積體電路之特定層內形成兩個或兩個以上CEM元件。在另一實施例中，可至少部分地藉由毯覆沉積及選擇性磊晶沉積之組合形成第一相關電子開關材料之複數個相關電子開關元件之一或多個，及第二相關電子開關材料之複數個相關電子開關元件之一或多個。另外，在一實施例中，第一存取元件及第二存取元件可分別地定位在實質上鄰近於第一CEM元件及第二CEM元件之處。
在又一實施例中，複數個相關電子材料元件中之一或更多者可個別地位於積體電路內的第一金屬化層之導電線與一實施例中之第二金屬化層之導電線的一或更多個交點處。一或多個存取元件可位於第一金屬化層之導電線與第二金屬化層之導電線之相應一或多個交叉點處，其中在一實施例中，存取元件可與相應CEM元件配對。
在以上描述中，在特定使用上下文中，諸如其中正論述之有形部件（及/或類似地，有形材料）的位置，於「在...上」與「在...上方」之間存在區別。例如，物質在基板「上」之沉積指包括直接實體及有形接觸而在沉積物質與後面實例中之基板之間沒有中間物之沉積，該中間物諸如中間物質（例如，在中間製程操作期間形成的中間物質）；儘管如此，在基板「上方」之沉積，同時理解為可能包括在基板「上」沉積（因為「在...上」亦可精確地稱為「在...上方」），理解為包括其中一或多個中間物，諸如一或多個中間物質，存在於沉積物質與基板之間，使得沉積物質不一定與基板直接實體及有形接觸。
在特定使用上下文中，諸如其中論述有形材料及/或有形部件，在「下面」與「在...下」之間進行類似的區分。而在這種特定的使用情況下，「下面」意欲必然意謂著實體上及有形的接觸（類似於剛剛描述的之「上」），「在...下」包括其中存在直接實體及有形接觸之情況，但不一定意謂著直接實體及有形接觸，例如如若存在一或多種中間物，諸如一或多種中間物質。因此，「在...上」被理解為意謂「在...直接上方」及「下面」理解為意謂「在...直接下面」。
同樣應理解，諸如「在...上方」及「在...下」以類似於上述術語「向上」、「向下」、「頂部」、「底部」等之方式理解。這些術語可以用於便於論述，但並不意欲必然限制所主張之標的。例如，術語「在...上方」例如並不意謂著申請專利範圍僅限於實施例是正面向上的情況，諸如與上端朝下之實施例作對比。實例包括作為一個說明之倒裝晶片，其中例如在不同時候（例如，在製造期間）的取向可不一定對應於最終產品之取向。因此，作為一實例，如若物件以特定方向（諸如倒置）在適用的主張範疇之內，作為一個示例，則同樣地，後者亦應被解釋為以另一方向包括在適用的主張範疇內，諸如正面朝上，又作為一實例，反之亦然，即使適用的文字請求項語言有可能以其他方式解釋。又，當然，發明專利說明書，尤其是描述及/或使用之特定上下文提供有關合理結論的有用指導。
除非另有明確說明，在本揭示案之上下文中，「或」若用於關聯諸如A、B或C之清單，則意欲表示在此以包括性意義使用之A、B及C，以及在此以排他性意義使用之A，B或C。在此理解之下，「及」用於包括性意義，且意欲意味著A、B及C；而「及/或」可用於極其小心清楚表示包含所有前述意義，但此用法並非必需。另外，術語「一或多個」及/或類似項用以描述單數形式之任一特徵、結構及/或特性及/或亦用以描述複數個及/或一些其他組合之特徵、結構及/或特性。另外，術語「第一」、「第二」、「第三」及類似術語用以區別不同態樣，諸如例如不同部件，而不提供數字限制或表示特別順序，除非另外明確地指示。同樣地，術語「基於」及/或類似術語被理解為未必意欲傳達諸因素之詳盡清單，但允許不一定明確描述之額外因素之存在。
此外，針對關於所主張標的之實施方式並進行關於程度的測試、量測及/或規格的情況，意欲以以下方式理解。作為一實例，在給定情況下，假設要量測物理性質之值。繼續參考這個實例，如若普通技術人員可合理地想到用於關於程度（至少關於性質）的測試、量測及/或規格之可替代合理方法，則至少為了實現目的，所主張之標的意欲涵蓋彼等可替代合理方法，除非另有明確指出。作為一實例，如若產生一個區域之量測曲線，並且所主張之標的之實施方式指使用區域上斜率之量測，但用以估計區域上斜率之各種合理及替代技術存在，則所主張之標的意欲涵蓋彼等合理的替代技術，即使該等合理替代技術不提供相同的值，相同的量測或相同的結果，除非另有明確說明。
進一步應注意，術語「類型」及/或「類」，（如若使用，諸如具有特徵、結構、特性及/或類似物，例如「光學」或「電學」之簡單實例），意謂以存在微小差異之方式至少部分地表示及/或關於特徵、結構、特性、及/或類似物，甚至另外不被認為與特徵、結構、特性及/或類似物完全一致之差異，通常不妨礙特徵、結構、特性及/或類似物屬於「類型」及/或「類」（諸如「光學類型」或「類光學」），如若小差異足夠小，使得特徵、結構、特性及/或類似物亦在存在這種差異的情況下仍被認為是主要存在的。因此，繼續參考這個實例，術語光學類型及/或類光學性質必須意欲包括光學性質。同樣地，作為另一實例，術語電類型及/或類電性質必須意欲包括電性質。應注意，本揭示案之說明書僅提供一或多個說明性實例，並且所主張之標的意欲不限於一或多個說明性實例；然而，與專利申請的說明書一樣，描述及/或使用之特定上下文提供了關於得出合理推斷的有用指導。
在上述描述中，已經描述了主張之標的之各種態樣。出於解釋之目的，闡述了作為實例之具體細節，例如量、系統及/或配置。在其他情況下，可忽略及/或簡化熟知之特徵以便不模糊主張之標的。儘管本文說明及/或描述了某些特徵，但該等熟習此技術者可進行許多修改、置換、變化及/或同等物。因此，應理解，所附專利申請範圍意欲涵蓋符合所主張範疇內之所有修改及/或變更。
100‧‧‧實施例104‧‧‧區域107‧‧‧讀取窗口108‧‧‧點110‧‧‧元件符號116‧‧‧點122‧‧‧元件端子126‧‧‧可變電阻器128‧‧‧可變電容器130‧‧‧元件端子150‧‧‧實施例160‧‧‧導電基板170‧‧‧CEM180‧‧‧導電覆層200‧‧‧實施例225‧‧‧實施例250‧‧‧實施例260‧‧‧導電基板265‧‧‧氧化層266‧‧‧等效電阻270‧‧‧CEM膜275‧‧‧氧化層276‧‧‧等效電阻280‧‧‧導電覆層290‧‧‧纖絲291‧‧‧纖絲300‧‧‧實施例310‧‧‧界面層320‧‧‧界面層325‧‧‧實施例330‧‧‧方塊335‧‧‧方塊350‧‧‧實施例360‧‧‧方塊370‧‧‧方塊375‧‧‧實施例380‧‧‧方塊390‧‧‧方塊400‧‧‧實施例410‧‧‧方塊420‧‧‧方塊425‧‧‧實施例450‧‧‧實施例460‧‧‧方塊470‧‧‧方塊475‧‧‧實施例480‧‧‧方塊490‧‧‧方塊500‧‧‧實施例510‧‧‧方塊520‧‧‧方塊530‧‧‧方塊600‧‧‧實施例610‧‧‧方塊620‧‧‧方塊630‧‧‧方塊700‧‧‧實施例800‧‧‧實施例900‧‧‧實施例905‧‧‧晶圓盒910‧‧‧傳送腔室915‧‧‧旋轉料架917‧‧‧晶圓918‧‧‧臂920‧‧‧閘閥925‧‧‧閘閥930‧‧‧處理腔室940‧‧‧處理腔室
本案主張之標的在說明書之結論部分特別指出並明確主張。然而，本發明之標的之結構及/或操作方法，及目標、特徵，及/或優勢可在結合附圖閱讀時藉由參考以下詳細說明最佳地理解，在該等附圖中：
第1A圖為由相關電子材料形成之元件之電流密度與電壓輪廓之實施例的說明；
第1B圖為包含相關電子材料之開關元件之實施例的說明及相關電子材料開關之等效電路的示意圖；
第2A圖為相關電子材料開關元件之實施例的說明，該相關電子材料開關元件包含在導電材料與相關電子材料之間之界面層處的氧化物；
第2B圖為對應於第2A圖之示例性開關元件之電流密度與電壓輪廓的實施例的說明；
第2C圖為開關元件之實施例的說明，該開關元件包含在導電材料與相關電子材料之間之界面層處形成的纖絲；
第3A圖為在相關電子材料與導電基板之間之界面層的實施例的說明，其中界面層包含減低之阻抗；
第3B圖至第3D圖為用於製造具有減低之界面阻抗之相關電子材料元件的製程的實施例的流程圖；
第4A圖為包含設置在導電材料上方之相關電子材料的實施例的說明，其中在相關電子材料與導電材料之間之界面層包含減低之阻抗；
第4B圖至第4D圖為用於製造具有減低之界面阻抗之相關電子材料元件的製程的實施例的流程圖；
第5圖至第6圖為用於製造具有減低之界面層阻抗之相關電子材料的通用製程的實施例的流程圖；
第7圖為作為時間函數之溫度輪廓之實施例的說明，該溫度輪廓在用於製造導電基板之沉積及退火製程中使用；
第8圖為作為時間函數之溫度及電漿功率輪廓之實施例的說明，該溫度及電漿功率輪廓在用於製造相關電子材料元件之沉積及退火製程中使用；以及
第9圖為群集工具之實施例的說明，該群集工具經實施以製造具有減低之界面層阻抗的相關電子材料元件。
在以下詳細說明中參考形成本案之一部分之附圖，其中相同元件符號可指示全文中的相同零件以指示對應及/或類似的部件。應理解，諸如為了說明之簡明性及/或清晰性起見，圖未按比例繪製。例如，一些態樣之尺寸可相對於其他而誇示。另外，應理解可使用其他實施例。另外，可在不脫離主張之標的之前提下進行結構及/或其他變更。本說明書對「主張之標的」之引用意欲被一或多個請求項覆蓋之標的，並不一定意指完整的請求項集合、請求項集合（例如，方法請求項、裝置請求項等）之特定組合、或特定的請求項。亦應注意，諸如向上、向下、頂部、底部等之方向及/或引用可用以便於圖式之論述，及/或並不意欲限制所主張之標的之應用。因此，以下詳細之描述不應視為限制所主張之標的及/或同等物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
122‧‧‧元件端子
126‧‧‧可變電阻器
128‧‧‧可變電容器
130‧‧‧元件端子
150‧‧‧實施例
160‧‧‧導電基板
170‧‧‧CEM
180‧‧‧導電覆層

Claims (20)

  1. 一種構成一開關元件之方法，該方法包含以下步驟：由一第一導電材料形成一基板；將該基板暴露於至少一第一製劑(agent)以抑制一氧化物層在該基板之一第一界面表面上形成；以及在該基板上方形成一或多個電子逆給予塊狀開關材料層，其中該將該基板暴露於該至少該第一製劑之步驟包含：在包含氮的一氣體環境中退火該基板，同時維持該基板的該第一界面表面的一導電性。
  2. 如請求項1所述之方法，進一步包含以下步驟：在該一或多個電子逆給予塊狀開關材料層上方形成一第二導電材料的步驟之前，將該一或多個電子逆給予塊狀開關材料層之至少一個層暴露於一第二製劑以抑制該氧化物層在該一或多個電子逆給予塊狀開關材料層之該至少一個層與該第二導電材料之間的一第二界面表面上形成；以及其中該氣體環境包含NH3、N2或N2O或其任何組合。
  3. 如請求項2所述之方法，其中該第二製劑包含沉積在該一或多個電子逆給予塊狀開關材料層之一 頂層上方的一氧阻障材料。
  4. 如請求項3所述之方法，其中該第二製劑包含氣態氨、氧化氮(nitric oxide)、一氧化二氮(nitrous oxide)或其組合。
  5. 如請求項2所述之方法，其中該第一導電材料及該第二導電材料包含實質上類似之材料。
  6. 如請求項1所述之方法，其中該第一導電材料包含氮化鈦。
  7. 如請求項1所述之方法，其中該將該基板暴露於至少一第一製劑之步驟包含以下步驟：相對於該基板的一或多個其他層增大該基板的該第一界面表面的該導電性。
  8. 如請求項7所述之方法，其中該相對於該基板的一或多個其他層增大該基板的該第一界面表面的該導電性之步驟包含以下步驟：在該基板上方形成一氧阻障層。
  9. 如請求項1所述之方法，其中該將該基板暴露於該至少該第一製劑之步驟使得在該基板上方形成一或多個NiTiOxNy層。
  10. 如請求項1所述之方法，其中該形成該一或多個電子逆給予塊狀開關材料層之步驟包含以下步驟：利用一原子層沉積製程、一化學氣相沉積製程、 一濺射沉積製程或一旋塗沉積製程或其任何組合。
  11. 一種製造一開關元件之方法，該方法包含以下步驟：在一導電基板上方形成一或多個電子逆給予塊狀開關材料層；在該一或多個電子逆給予塊狀開關材料層上方形成一或多個導電材料層；以及抑制一氧化物層在設置於該導電基板上方之一第一界面層上形成，同時維持該第一界面層的一導電性，或抑制一氧化物層在設置於該一或多個電子逆給予塊狀開關材料層上方之一第二界面層上形成，同時維持該第二界面層的一導電性，其中該抑制該氧化物層形成的步驟包含：在包含氮的一氣體環境中退火該導電基板或該一或多個電子逆給予塊狀開關材料層。
  12. 如請求項11所述之方法，進一步包含以下步驟：回應該抑制該氧化物層形成之步驟，增大該第一界面層、或該第二界面層或該第一界面層及該第二界面層之該導電性，其中該氣體環境包含NH3、N2、NO或N2O或其任何組合。
  13. 一種開關元件，該開關元件包含：一電極，該電極包含至少一個導電材料層，該至少 一個導電材料層包含一界面層；以及一電子逆給予塊狀開關材料，該電子逆給予塊狀開關材料設置在該至少一個導電材料層的該界面層上方，該界面層包含一材料，該材料用以抑制該電子逆給予塊狀開關材料之一氧化物之形成及用以抑制該導電材料之一氧化物之形成，以至少部分地保存該開關元件的一初始製造後低阻抗性質。
  14. 如請求項13所述之開關元件，其中該界面層包含在0.1%與10.0%之間的一氮原子濃度。
  15. 如請求項13所述之開關元件，其中該界面層包含一或多個NiTiOxNy層。
  16. 如請求項13所述之開關元件，其中該電子逆給予塊狀開關材料包含由一或多個層形成之一膜，該膜包含在1.5nm與150.0nm之間之一厚度。
  17. 一種開關元件，該開關元件包含：一導電基板；一電子逆給予塊狀開關材料，該電子逆給予塊狀開關材料位在該導電基板上方；一導電覆層，該導電覆層位在該電子逆給予塊狀開關材料上方；一第一界面層，該第一界面層位在該導電基板與該電子逆給予塊狀開關材料之間；以及 一第二界面層，該第二界面層位在該電子逆給予塊狀開關材料與該導電覆層之間，其中該第一界面層及第二界面層包含一阻障，該阻障用以抑制在該導電基板與該導電覆層上的氧化物形成，以至少部分地保存該開關元件的一初始製造後低阻抗性質。
  18. 如請求項17所述之開關元件，其中該用以抑制氧化物形成之該阻障包含一基於氮的材料。
  19. 如請求項17所述之開關元件，其中該阻障包含一或多個NiTiOxNy層。
  20. 如請求項17所述之開關元件，其中該導電基板及該導電覆層包含氮化鈦。
TW106123165A 2016-07-12 2017-07-11 具有減低之界面層阻抗之相關電子材料元件之製造 TWI744352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/207,708 US10516110B2 (en) 2016-07-12 2016-07-12 Fabrication of correlated electron material devices with reduced interfacial layer impedance
US15/207,708 2016-07-12

Publications (2)

Publication Number Publication Date
TW201835369A TW201835369A (zh) 2018-10-01
TWI744352B true TWI744352B (zh) 2021-11-01

Family

ID=59350979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123165A TWI744352B (zh) 2016-07-12 2017-07-11 具有減低之界面層阻抗之相關電子材料元件之製造

Country Status (5)

Country Link
US (2) US10516110B2 (zh)
KR (1) KR102295434B1 (zh)
CN (1) CN109478594A (zh)
TW (1) TWI744352B (zh)
WO (1) WO2018011547A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10217935B2 (en) * 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
WO2020024221A1 (zh) 2018-08-02 2020-02-06 深圳市为通博科技有限责任公司 忆阻器电极材料的制备方法、制备装置和忆阻器电极材料
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279857A (en) 1991-08-16 1994-01-18 Materials Research Corporation Process for forming low resistivity titanium nitride films
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US8554628B1 (en) * 1999-10-26 2013-10-08 Aol Inc. Advertisement delivery
WO2001049015A1 (en) * 1999-12-24 2001-07-05 Siemens Ltd A portable symbol
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20060292705A1 (en) * 2005-06-24 2006-12-28 Veeco Instruments Inc. Method and process for fabricating read sensors for read-write heads in mass storage devices
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
WO2009114796A1 (en) 2008-03-13 2009-09-17 Symetrix Corporation Correlated electron material with morphological formations
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
WO2009140305A1 (en) 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
JP2012104719A (ja) 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP6297754B2 (ja) 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure

Also Published As

Publication number Publication date
US10516110B2 (en) 2019-12-24
TW201835369A (zh) 2018-10-01
WO2018011547A1 (en) 2018-01-18
US20200176677A1 (en) 2020-06-04
US20180019394A1 (en) 2018-01-18
CN109478594A (zh) 2019-03-15
KR102295434B1 (ko) 2021-08-30
KR20190027867A (ko) 2019-03-15

Similar Documents

Publication Publication Date Title
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
US10014468B2 (en) Barrier layer for correlated electron material
TWI802533B (zh) 相關電子材料裝置的製造
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
TWI738942B (zh) 相關電子材料元件及其構造方法
KR20200026256A (ko) 상관 전자 재료（ｃｅｍ）장치 제조
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
TW201810752A (zh) 經由暴露至紫外線能量之關聯電子材料膜之製造
US20200295260A1 (en) Correlated electron switch device sidewall restoration
US10403816B2 (en) CEM switching device
US20180216228A1 (en) Fabrication of correlated electron material devices
TW202213828A (zh) 控制相關電子材料裝置的切換特性的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees