TW201824597A - 關聯電子材料中之摻雜劑濃度控制 - Google Patents

關聯電子材料中之摻雜劑濃度控制 Download PDF

Info

Publication number
TW201824597A
TW201824597A TW106142512A TW106142512A TW201824597A TW 201824597 A TW201824597 A TW 201824597A TW 106142512 A TW106142512 A TW 106142512A TW 106142512 A TW106142512 A TW 106142512A TW 201824597 A TW201824597 A TW 201824597A
Authority
TW
Taiwan
Prior art keywords
cem
traces
spacer
dopant
atomic concentration
Prior art date
Application number
TW106142512A
Other languages
English (en)
Inventor
露西安 席芙蘭
金佰利蓋 瑞德
格瑞格利莫森 葉立克
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201824597A publication Critical patent/TW201824597A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文揭示之標的係關於關聯電子材料(CEM)元件之製造。在實施例中，在形成一或多個CEM跡線之後，可沉積間隔物以與一或多個CEM跡線接觸。間隔物可用以藉由補充可能在後續處理期間損失之摻雜劑及/或藉由形成密封以減少摻雜劑從一或多個CEM跡線進一步損失，而控制一或多個CEM跡線內之摻雜劑的原子濃度。

Description

關聯電子材料中之摻雜劑濃度控制
本揭示案係關於關聯電子元件，並可更特定言之係關於用於製造關聯電子元件之方法，該等關聯電子元件諸如可在開關、記憶體電路等中使用，展現所要阻抗切換特性。
諸如電子切換元件之積體電路元件例如可用在範圍廣泛之電子元件類型中。舉例而言，記憶體及/或邏輯元件可包括電子開關，該等電子開關適用於電腦、數位攝影機、行動電話、平板裝置等。設計者在考慮電子切換元件是否適於特定應用時可能感興趣的相關於電子切換元件之因素，可以包括例如實體尺寸、儲存密度、工作電壓、阻抗範圍，及/或功耗。設計者可能感興趣之其他因素可包括例如製造成本、製造簡單性、可縮放性及/或可靠性。此外，對於展現更低功耗及/或更高速度之特性之記憶體及/或邏輯元件的需求似乎日益增長。
然而，可最適合用於某些類型之記憶體及/或邏輯元件的常規製造技術，可能不適合在利用關聯電子材料之元件製造中使用。例如，在有些情況下，展現所要電特性之關聯電子材料(correlated electron material; CEM)可摻雜特定摻雜劑物質。然而，在摻雜CEM之後發生的處理步驟可引起CEM內之摻雜劑的損失，此損失可不利地影響由CEM形成之一或多個元件的效能。
本揭示案係關於構造元件之方法，此方法包含以下步驟：在第一位準上方形成複數個關聯電子材料(correlated electron material; CEM)跡線，該複數個CEM跡線包含在0.1%至10.0%之範圍內的原子濃度的摻雜劑；以及形成間隔物以填充溝槽之至少一部分，該溝槽分隔開複數個CEM跡線之相鄰CEM跡線，該間隔物將複數個CEM跡線之至少一個內之摻雜劑的原子濃度控制在0.1%至10.0%之範圍內。
本揭示案亦係關於關聯電子材料(correlated electron material; CEM)元件，此元件包含：形成於基板上方之複數個CEM跡線，此複數個CEM跡線包含具有0.1%至10.0%之範圍內的原子濃度的摻雜劑；以及間隔物，該間隔物經形成以填充溝槽之至少一部分，該溝槽分隔開複數個CEM跡線之相鄰CEM跡線，該間隔物將複數個CEM跡線之至少一個內之摻雜劑的原子濃度控制在0.1%至10.0%之範圍內。
本揭示案另外係關於一種元件，此元件包含：複數個跡線，該複數個跡線由具有近似在0.1%至10.0%之範圍內之原子濃度的摻雜劑的關聯電子材料(correlated electron material; CEM)形成；以及間隔物，該間隔物用以填充溝槽之至少一部分，該溝槽分隔開由CEM形成之複數個跡線之相鄰CEM跡線，該間隔物用以藉由限制摻雜劑物質自至少一個CEM跡線擴散或藉由將摻雜劑物質提供至至少一個CEM跡線或藉由以上各者之組合，將相鄰CEM跡線之至少一個CEM跡線內之摻雜劑物質的原子濃度維持至0.1%與10.0%之範圍中。
在整個說明書中對一個實施方式、一實施方式、一個實施例、一實施例及/或類似項之引用意謂相對於特定實施方式及/或實施例描述之特定特徵、結構、特性及/或類似物可納入所主張標的之至少一個實施方式及/或實施例中。因此，該等短語在例如貫穿本說明書各處之出現並非一定意指相同實施方式及/或實施例或任何一個特定實施方式及/或實施例。另外，應理解，所描述之特定特徵、結構、特性及/或類似物能夠在一或多個實施方式及/或實施例中以不同的方式結合，且因此符合所欲主張之範疇內。當然，一般而言，如專利申請案之說明書的情況一樣，該等及其他問題可能在特定之使用上下文中變化。換言之，在整個申請案中，描述及/或使用之特定上下文提供有關得出推斷之有益的指導；然而，同樣地，一般沒有另外條件之「在此上下文中」指本揭示案之上下文。
本揭示案之特定態樣描述方法及/或製程，該等方法及/或製程用於準備好及/或製造關聯電子材料(correlated electron material; CEM)膜以形成關聯電子開關，該關聯電子開關諸如可用以形成例如關聯電子隨機存取記憶體(correlated electron random access memory; CERAM)及/或邏輯元件。可用在CERAM元件及CEM開關之構造中之關聯電子材料例如亦可包含範圍廣泛之其他電子電路類型，諸如，例如記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學工具、鎖相迴路電路、微波及毫米波收發器等，儘管所主張標的之範疇並不限於該等方面。
在此上下文中，CEM開關例如可展現大體上快速之導體至絕緣體轉變，其可藉由電子關聯性導致，而非諸如回應於相變記憶體元件中自晶態至非晶態之變化的固態結構相變所導致；或在另一實例中，是由電阻性RAM元件中之長絲之形成所導致。在一個態樣中，CEM元件中之大體上快速之導體至絕緣體轉變可回應於量子力學現象，此與例如在相變及電阻性RAM元件中之熔融/凝固或長絲形成相對。在CEM中之相對導電狀態與相對絕緣狀態之間，及/或第一阻抗狀態與第二阻抗狀態之間之該量子力學轉變可在若干態樣中任一態樣中理解。如本文所用，術語「相對導電狀態」、「相對更低阻抗狀態」、及/或「金屬狀態」可互換使用，及/或有時可稱為「相對導電/更低阻抗狀態」。類似地，術語「相對絕緣狀態」及「相對更高阻抗狀態」在本文可互換使用，及/或有時可稱為相對「絕緣/更高阻抗狀態」。
在一態樣中，相對絕緣/更高阻抗狀態與相對導電/更低阻抗狀態之間之關聯電子材料之量子力學轉變（其中相對導電/更低阻抗狀態大體上不同於絕緣/更高阻抗狀態）可根據莫特轉變來理解。根據莫特轉變，若發生莫特轉變條件，則材料可自相對絕緣/更高阻抗狀態轉換至相對導電/更低阻抗狀態。莫特準則可藉由(nc )1/3 a≈0.26定義，其中nc 表示電子濃度，及其中「a」表示玻爾半徑。若達到閾值載流子濃度，使得滿足莫特準則，則認為發生莫特轉變。回應於莫特轉變之發生，CEM元件之狀態自相對更高電阻/更高電容狀態（例如，絕緣/更高阻抗狀態）變化至大體上不同於該更高電阻/更高電容狀態之相對更低電阻/更低電容狀態（例如，導電/更低阻抗狀態）。
在另一態樣中，莫特轉變可藉由電子之定域而控制。如若諸如電子之載流子例如被定域，則認為載流子之間之強庫侖相互作用分裂CEM之能帶，以產生相對絕緣（相對更高阻抗）狀態。如若電子不再被定域，則弱庫侖相互作用可起主要作用，其可引起能帶分裂之移除，從而可產生大體上不同於相對更高阻抗狀態之金屬（導電的）能帶（相對更低阻抗狀態）。
另外，在一實施例中，除電阻變化之外，自相對絕緣/更高阻抗狀態轉換至大體上不同之相對導電/更低阻抗狀態可引起電容變化。例如，CEM元件可同時展現可變電阻與可變電容之特性。換言之，CEM元件之阻抗特性可包括電阻性分量及電容性分量兩者。例如，在金屬狀態中，CEM元件可包含可接近零之相對低電場，及因此可展現可同樣接近零之大體上低的電容。
類似地，在可藉由束縛或關聯電子之高密度產生之相對絕緣/更高阻抗狀態中，外部電場可能能夠穿透CEM，且因此CEM可至少部分地基於CEM內儲存之額外電荷展現更高電容。因而，例如至少在特定實施例中，在CEM元件中之自相對絕緣的/更高的阻抗狀態至大體上不同且相對導電的/更低阻抗狀態之轉變可導致電阻及電容兩者之變化。此轉變可產生額外可量測現象，但所主張標的並不限於此。
在一實施例中，由CEM形成之元件可回應於包含CEM基元件之CEM之大多數體積中的莫特轉變而展現阻抗狀態之切換。在一實施例中，CEM可形成「體開關」。本文使用的術語「體開關」指諸如回應於莫特轉變CEM之至少大多數體積轉換元件之阻抗狀態。例如，在一實施例中，元件之大體上全部CEM可回應於莫特轉變而自相對絕緣/更高阻抗狀態轉換至相對導電/更低阻抗狀態或自相對導電/更低阻抗狀態轉換至相對絕緣/更高阻抗狀態。
在實施方式中，CEM可包含來自元素週期表之一或多個「d區」元素，諸如過渡金屬、過渡金屬化合物、一或多個過渡金屬氧化物(transition metal oxides; TMO)。CEM元件亦可利用元素週期表之一或多個「f區」元素實施，該「f區」元素諸如稀土元素、稀土元素之氧化物、包含一或多個稀土過渡金屬之氧化物、鈣鈦礦、釔、及/或鐿，或包含來自元素週期表之鑭系或錒系之金屬的任意其他化合物，且所主張標的之範疇並不限於此方面。因此，在實施例中，CEM可以包含至少85.0%之原子濃度的來自元素週期表之d區元素或f區元素。因此，除d區元素或f區元素外，CEM可以包含例如0.l%至高達l5.0%之原子濃度的摻雜劑（諸如含碳摻雜劑及/或含氮摻雜劑）。因此，在此上下文中，如本文使用之術語，「d區」元素意謂包含以下各者之元素：鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鍀(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)、汞(Hg)、鑪(Rf)、金杜(Db)、金喜(Sg)、金波(Bh)、金黑(Hs)、金麥(Mt)、鐽(Ds)、錀(Rg)或鎶(Cn)或其任何組合。同時在此上下文中，由元素週期表之「f區」元素形成或包含元素週期表之「f區」元素的CEM意謂包含來自元素週期表之「f區」元素之金屬或金屬氧化物的CEM，該元素週期表之「f區」元素包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)、錒(Ac)、釷(Th)、鏷(Pa)、鈾(U)、錼(Np)、鈈(Pu)、鋂(Am)、錇(Bk)、鉲(Cf)、鎄(Es)、鐨(Fm)、鍆(Md)、鍩(No)或鐒(Lr)或其任何組合。
第1A圖為由關聯電子材料形成之元件之電流密度對比電壓輪廓之實施例100的說明。例如在「寫入操作」期間，至少部分地基於施加至CEM元件之端子上之電壓，CEM元件可置於相對低阻抗狀態或相對高阻抗狀態中。例如，電壓V 設定 及電流密度J 設定 之施加可使CEM切換元件轉變至相對低阻抗的記憶體狀態中。相反地，電壓V 重設 及電流密度J 重設 之施加可使CEM裝置轉變至較高阻抗的記憶體狀態中。如第1A圖圖示，元件符號ll0說明可將V 設定 與V 重設 隔開之電壓範圍。在使CEM切換元件置於高阻抗狀態或低阻抗狀態之後，可藉由電壓V 讀取 之施加（例如，在讀取操作期間）及對CEM元件端子處之電流或電流密度進行偵測（例如，利用讀取窗口l07）來偵測CEM切換元件之特定狀態。
根據一實施例，在第1A圖中表徵的CEM元件可包含任一過渡金屬氧化物(transition metal oxide; TMO)，諸如，例如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及安德森無序絕緣體，以及來自元素週期表之任意d區或f區材料。在一個態樣中，第1A圖之CEM元件可包含其他類型之過渡金屬氧化物可變阻抗材料，但是應理解，此等僅為示例性的，且並不意欲限制所主張標的。氧化鎳(NiO)係揭示為一特定TMO。本文所論述之NiO材料可摻雜外來配位體，諸如羰基(CO)，其可建立及/或穩定可變阻抗特性及/或引起其中CEM可在低阻抗狀態中更加導電之P型操作。因此，在另一特定實例中，與外在配位體摻雜之NiO可以表示為NiO:Lx ，其中Lx 可以指示配位體元素或化合物及x可以指示用於一個單元之NiO的配位體單元的數目。可簡單地藉由平衡原子價來決定任意特定配位體及配位體與NiO或任意其他過渡金屬化合物之任意特定組合之x值。包含除羰基外之可在低阻抗狀態中引起或增強導電率的其他摻雜劑配位體可以包括:亞硝醯基(NO)、三苯基膦(PPH3 )、菲啉(C12 H8 N2 )、二吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、氨氣(NH3 )、乙腈(CH3 CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)等。
在此上下文中，如本文引用之「P型」摻雜CEM意謂如若CEM在低阻抗狀態中操作，則相對於無摻雜之CEM，包含展現增大導電性的特定分子摻雜劑的第一類型CEM。諸如CO及NH3 之替用配位體之引入可用以增強NiO CEM之P型特性。因此，至少在特定實施例中，CEM之P型操作之屬性可包括藉由控制CEM中之P型摻雜劑的原子濃度來特製或定製在低阻抗狀態中操作之CEM的導電性的能力。在特定實施例中，P型摻雜劑之原子濃度增大可導致CEM之導電性增大，但所主張標的並不限於此。在特定實施例中，CEM元件中之P型摻雜劑的原子濃度或原子百分率的變化可在第1A圖之區域104之特性中觀察到，如本文所述，其中P型摻雜劑之增大引起區域l04之更陡峭的斜度（例如，更高的導電率）。
在另一實施例中，第1A圖之CEM元件可包含其他過渡金屬氧化物可變阻抗材料（諸如含氮配位體），但是應理解，此等僅為示例性的，且並不意欲限制所主張標的。例如，NiO可摻雜外在含氮配位體，其以類似於藉由使用含碳摻雜劑物質（例如，羰基）而引起可變阻抗性質之穩定的方式，可穩定可變阻抗性質。特定而言，本文所揭示之NiO可變阻抗材料可包括形式為Cx Hy Nz （其中x≥0，y≥0，z≥0，以及其中至少x、y、或z包含＞0的值）之含氮分子，諸如：氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、苯(1,10-啡啉)(C12 H8 N2 )、2,2'二吡啶(C10 H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)及諸如硫氰酸根(NCS- )之氰基硫化物。本文所揭示之NiO可變阻抗材料可包括氧氮化物族（Nx Oy ，其中x及y包含整數，以及其中x≥0且y≥0且至少x或y包含＞0的值）的成員，其可以包括例如一氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )或具有NO3 - 配位體之前驅物。在實施例中，金屬前驅物包含含氮配位體，諸如配位體胺、醯胺、具有平衡原子價之NiO之烷基醯胺含氮配位體。
根據第1A圖，如若施加充足的偏壓（例如，超過能帶分裂電位）及滿足前述莫特條件（例如，注入電洞數量等於切換區域中之電子數量），則CEM元件可例如回應於莫特轉變自相對低阻抗狀態切換至相對高阻抗狀態。此可對應於第1A圖中電壓對比電流密度輪廓之點l08。在此點處或適當接近此點處，電子不再被屏蔽及被定域在金屬離子附近。此關聯性可產生強電子間相互作用電位，該電位可使能帶分裂以形成相對高阻抗材料。如若CEM元件包含相對高阻抗狀態，則可藉由電洞之運送來產生電流。因此，如若跨CEM元件之端子施加閾值電壓，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)元件之電位障而將電子注入MIM二極體。在某些實施例中，在跨CEM元件之端子施加之閾值電位處，閾值電子流的注入可執行「設定」操作，此舉可使CEM元件置於低阻抗狀態。在低阻抗狀態中，電子增多可屏蔽進入之電子並移除電子之定域，此舉可操作以瓦解能帶分裂電位，進而引起低阻抗狀態。
根據實施例，CEM元件中之電流可由外部施加之「順應」條件控制，該條件可至少部分地基於在寫入操作期間可受限制之外部施加之電流來決定，以使CEM元件置於相對高阻抗狀態中。在一些實施例中，此外部施加之順應電流亦可設定電流密度條件，以用於使CEM元件置於相對高阻抗狀態中之後續重設操作。如第1A圖之特定實施例所示，可在寫入操作期間在點ll6處施加使CEM元件置於相對低阻抗狀態中之電流密度J 順應 ，該電流密度J 順應 可決定在後續寫入操作中使CEM元件置於高阻抗狀態之順應性條件。如第1A圖圖示，CEM元件可隨後在點118處在電壓V 重設 下藉由施加電流密度J 重設 ≥J 順應 而置於低阻抗的狀態中，在點118處從外部施加J 順應 。
在實施例中，順應性可在CEM元件中設定電子之數量，該電子將要由電洞「俘獲」以用於莫特轉變。換言之，在寫入操作中經施加以使CEM元件置於相對低阻抗記憶體狀態之電流可決定將要注入至CEM元件用於隨後使CEM切換元件轉變至相對高阻抗記憶體狀態之電洞數目。
如上文指出，重設條件可回應於點l08處之莫特轉變而出現。如上文指出，此類莫特轉變可導致在CEM元件中之一條件，在該條件下，電子濃度n 約等於，或變為至少相當於電洞密度p 。此條件可根據表達式(1)模型化如下：在表達式1中，λ TF 對應於托馬斯費米遮罩長度，而C為常數。
根據一實施例，如第1A圖所示之電壓對比電流密度輪廓之區域104中之電流或電流密度可回應於來自跨CEM元件之端子施加之電壓訊號之電洞注入而存在，這可對應於CEM元件之P型操作。此處，在電流IMI 下，當跨CEM元件之端子施加閾值電壓VMI 時，電洞注入可滿足低阻抗狀態至高阻抗狀態之轉變之莫特轉換準則。此情況可根據表達式(2)模型化如下：在表達式(2)中，Q(VMI ) 對應於注入電荷(電洞或電子）及Q(VMI ) 為施加電壓之函數。賦能莫特轉變之電子及/或電洞注入可在能帶之間並回應於閾值電壓VMI 及閾值電流IMI 發生。根據表達式(1)之藉由表達式(2)中之IMI 注入之電洞使電子濃度n 等於電荷濃度以引起莫特轉換，此閾值電壓VMI 對托馬斯費米遮罩長度λ TF 之依賴性可根據表達式(3)模型化如下：在表達式(3)中，ACEM 對應於CEM元件之橫截面積；以及J 重設 (VMI ) 可表示在閾值電壓VMI 處施加至CEM元件之穿過CEM元件之電流密度，其可使CEM元件置於相對高阻抗狀態。
根據一實施例，可用以形成CEM開關、CERAM記憶體元件、或包含一或多個關聯電子材料之各種其他電子元件的CEM元件，可諸如藉由例如經由注入充足數目之電子以滿足莫特轉變準則而自相對高阻抗狀態轉變進入相對低阻抗記憶體狀態中。在將CEM切換元件轉變至相對低阻抗狀態時，如若充足電子已被注入及跨CEM元件之端子之電位克服閾值開關電位（例如，V 設定 ），則注入電子可開始屏蔽。如上述所提及，可操作屏蔽以使雙重佔領之電子去定域以瓦解能帶分裂電位，進而產生相對低阻抗狀態。
在特定實施例中，在CEM元件之阻抗狀態中之變化，諸如自低阻抗狀態變至大體上不同之高阻抗狀態，例如可藉由包含Nix Oy （其中下標「x」及「y」包含整數）之化合物之電子「逆給予」來引起。如本文使用之術語，「逆給予」指藉由例如包含過渡金屬、過渡金屬化合物、過渡金屬氧化物或其組合之晶格結構之相鄰分子而供應一或多個電子至過渡金屬、過渡金屬氧化物、或上述各者之任一組合。逆給予可以允許過渡金屬、過渡金屬化合物、過渡金屬氧化物或上述各者之組合以維持電離狀態，該電離狀態有利於在施加電壓之影響下之導電性。在某些實施例中，CEM中之逆給予，例如可回應於羰基(CO)或含氮摻雜劑物質（諸如氨(NH3 )、乙二胺(C2 H8 N2 )或氧氮化物族(Nx Oy )之成員）之使用而發生，例如其可允許CEM展現其中例如在包含CEM之元件或電路之操作期間電子可控地及可逆地「給予」至諸如鎳之過渡金屬或過渡金屬氧化物之導帶的性質。逆給予在氧化鎳材料（例如，NiO:CO或NiO:NH3 ）中可逆轉，例如進而允許氧化鎳材料切換至在元件操作期間展現諸如高阻抗特性之大體上不同之阻抗特性。
因而，在此上下文中，逆給予材料指一材料，該材料展現阻抗轉換性質，諸如至少部分地基於施加電壓之影響而自第一阻抗狀態轉換至大體上不同之第二阻抗狀態（例如，自相對低阻抗狀態轉換至相對高阻抗狀態，或反之亦然），以控制進出材料之導帶之電子之給予，及電子給予之逆轉。
在一些實施例中，以逆給予之方式，如若諸如鎳之過渡金屬例如進入2+氧化狀態中（例如，材料中之Ni2+ ，諸如NiO:CO或NiO:NH3 ），包含過渡金屬、過渡金屬化合物或過渡金屬氧化物之CEM開關可展現低阻抗特性。相反地，如若諸如鎳之過渡金屬進入1+或者3+之氧化狀態中，則電子逆給予可逆轉。因此，在操作CEM元件期間，逆給予可引起「歧化反應」，其可包含大體上根據以下表達式(4)且大體上同時之氧化及還原反應： 2Ni2+ → Nil+ + Ni3+ (4) 此種歧化反應在此情況下指鎳離子形成為Ni1+ +Ni3+ ，如表達式(4)所示，其可在CEM元件之操作期間產生例如相對高阻抗狀態。在一實施例中，諸如羰基(CO)之含碳配位體、或諸如氨分子(NH3 )之含氮配位體之摻雜劑可允許在CEM元件之操作期間共享電子，以便產生表達式(4)之歧化反應及其大體上根據以下表達式(5)之逆轉： Nil+ + Ni3+ → 2Ni2+ (5) 如前文所述，如表達式(5)所示之歧化反應之逆轉允許鎳基CEM返回至相對低阻抗狀態。
在實施例中，根據NiO:CO或NiO:NH3 之分子濃度（例如其可不同於近似處於0.1%至10.0%之原子百分率之範圍內變化之數值），如第1A圖圖示，V 重設 及V 設定 可當經歷V 設定 ≥V 重設 條件時在近似0.1V至10.0V之範圍內變化。例如，在一個可能實施例中，例如V 重設 可在近似0.1V至1.0V之範圍內之電壓處出現，及V 設定 可在近似1.0V至2.0V之範圍內之電壓處出現。然而，應當注意，V 設定 及V 重設 中之變化可至少部分地基於各種因素發生，諸如在CEM元件中存在之諸如NiO:CO或NiO:NH3 之逆給予材料及其他材料之原子濃度以及其他製程變化，且所主張標的並不限於此。
第1B圖為包含關聯電子材料之切換元件之實施例l50的說明及關聯電子材料開關之等效電路的示意圖。如上文所提及，諸如CEM開關、CERAM陣列或使用一或多個關聯電子材料之其他類型元件的關聯電子元件，可包含可展現可變電阻及可變電容兩者之特性之可變的或複雜的阻抗元件。換言之，如若跨元件端子122及元件端子130量測，則諸如包含導電基板160、CEM膜170及導電覆層180之元件的CEM可變阻抗元件之阻抗特性可至少部分地取決於元件之電阻及電容特性。在一實施例中，可變阻抗元件之等效電路可包含可變電阻器，諸如與可變電容器（諸如可變電容器128）並聯之可變電阻器126。當然，儘管在第1B圖中描繪之可變電阻器126及可變電容器128包含分立部件，但諸如實施例150之元件之可變阻抗元件可包含大體上同樣之CEM膜且所主張之標的並不限制於此。
下文中表1說明示例性可變阻抗元件（諸如實施例150之元件）之示例性真值表。 表1-關聯電子開關真值表 表l說明諸如實施例150之元件之可變阻抗元件之電阻可在低阻抗狀態與大體上不同之高阻抗狀態之間至少部分地隨著跨CEM元件施加之電壓而轉變。在一實施例中，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低10.0至100,000.0倍之範圍內。在其他實施例中，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低5.0至l0.0倍之範圍內。然而，應當注意，所主張標的並不限於在高阻抗狀態與低阻抗狀態之間之任一特定阻抗比。表1顯示諸如實施例150之元件之可變阻抗元件之電容可在更低電容狀態與更高電容狀態之間轉變，該更低電容狀態在示例性實施例中可包含大約零(或極小)之電容，該更高電容狀態至少部分地隨跨CEM元件施加之電壓而變化。
在某些實施例中，原子層沉積可用以形成或製造包含諸如NiO:CO或NiO:NH3 之NiO材料之膜。在此上下文中，本文使用之術語「層」意謂可設置在底層構造（諸如導電基板或絕緣基板）上或底層構造上方之材料薄片或塗層。例如，藉由原子層沉積製程之方式在底層基板上沉積的層可包含單個原子之厚度，其可包含不到一埃的厚度（例如，0.6Å）。然而，層包含薄片或塗層，該層例如根據用以製造包含CEM膜之膜的製程而具有大於單個原子之厚度的厚度。另外，「層」可橫向取向（例如，「水平」層）、垂直取向（例如，「垂直」層）、或可以任意其他取向（諸如對角線）安置。在實施例中，CEM膜可以包含充足之層數以在電路環境中在操作CEM元件期間允許電子逆給予，例如用以引起低阻抗狀態。同時在電路環境中操作期間，例如可逆轉電子逆給予以引起大體上不同的阻抗狀態（諸如，高阻抗狀態）。
同時在此上下文中，如本文使用之「基板」意謂包含一表面之結構，該表面使材料（諸如具有特定電氣性質（例如，導電性質、絕緣性質等等）之材料）能沉積或置於基板上或基板上方。例如，在CEM基元件中，諸如導電基板l60之導電基板例如可操作以將電流傳遞至接觸導電基板160之CEM膜。在另一實例中，基板可操作以隔離CEM膜以阻止電流流入或流出CEM膜。在絕緣基板之一個可能實例中，諸如氮化矽(SiN)之材料可用以隔離半導體結構之部件。另外，絕緣基板可包含其他矽基材料，諸如絕緣體上矽或藍寶石上矽技術、摻雜及/或無摻雜半導體、由基底半導體底座支撐之矽的磊晶層、習知金屬氧化物半導體（例如，具有金屬後端之CMOS前端）、及/或包括CES元件之其他半導體結構及/或技術。因此，所主張標的意指包含範圍廣泛之導電及絕緣基板，但並不限於此。
在特定實施例中，CEM膜在基板上或基板上方之形成可使用兩種或兩種以上前驅物以在諸如基板之導電材料上沉積例如NiO:CO或NiO:NH3 或其他過渡金屬氧化物、過渡金屬或上述各者之組合之組分。在一實施例中，根據以下表達式(6a)，可使用單獨前驅物分子AX及BY沉積CEM膜之層： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) + XY( 氣體 ) (6a)
其中表達式(6a)之「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物或上述各者之任一組合。在實施例中，過渡金屬氧化物可包含鎳，但可包含其他過渡金屬、過渡金屬化合物、及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳鈀、錸、釕、銀、鉭、錫、鈦、釩、釔及鋅（其可與諸如氧或其他類型之配位體之陰離子連接）、或以上各者之組合，但所主張標的之範疇並不限於此。在特定實施例中，亦可使用包含一種以上過渡金屬氧化物之化合物，諸如鈦酸釔(YTiO3 )。
在實施例中，表達式(6a)之「X」可以包含諸如有機配位體之配位體，該有機配位體包含脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2 )、乙醯丙酮(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、二甲基乙二醛肟(dmg)2 ，2-胺基-戊-2-烯-4-酮基(apo)2 、(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁醇鹽、(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙醇鹽、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 )及羰基(CO)4 。因此，在一些實施例中，鎳基前驅物AX可包含例如脒基鎳(Ni(AMD))、二環戊二烯鎳(Ni(Cp)2 )、二乙基環戊二烯鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2 )、乙酸丙酮鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 ）、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮鎳(Ni(apo)2 )、Ni(dmamb)2 （其中dmamb=1-二甲胺-2-甲基-2-丁醇鹽）、Ni(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙醇鹽、Ni(dmamp)2 （其中dmamp=1-二甲胺基-2-甲基-2丙醇）、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 ，及羰基鎳(Ni(CO)4 )，在此僅舉數例。
然而，在特定實施例中，除前驅物AX及BY之外還包含逆給予材料的摻雜劑可用以形成CEM元件層。可與前驅物AX共流之包含電子逆給予材料之額外摻雜劑配位體可允許大體上根據下文表達式(6b)之電子逆給予化合物之形成。在實施例中，可使用包含電子逆給予材料，諸如氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或其他材料之摻雜劑，也可使用其他含碳或氮之其他配位體或包含上述電子逆給予材料之其他摻雜劑。因此，表達式(6a)可大體上根據下文表達式(6b)改至包括包含電子逆給予材料之額外摻雜劑配位體： AX( 氣體 ) +(NH3 或包含氮之其他配位體) + BY( 氣體 ) = AB:NH3( 固體 ) + XY( 氣體 ) (6b)
應當注意，諸如表達式(6a)及表達式(6b)之AX、BY及NH3 （或其他含氮配位體）之前驅物中之諸如原子濃度之濃度可經調整以便在所製造之CEM元件中產生包含電子逆給予材料之氮或碳摻雜劑的最終原子濃度，諸如以包含近似0.1%與10.0%之間之原子濃度的氨(NH3 )或羰基(CO)之形式。在特定實施例中，諸如NH3 及CO之摻雜劑之原子濃度可包含更多受限範圍之原子濃度，例如在近似0.l%與l0.0%之間。然而，所主張標的不一定限於上述指出之前驅物及/或原子濃度。應當注意，所主張標的意圖包含用於製造CEM元件之原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體群離子束沉積等中使用之所有此類前驅物及摻雜劑之原子濃度。在表達式(6a)及(6b)中，「BY」可包含氧化劑，諸如水(H2 O)、氧氣(O2 )、臭氧(O3 )、電漿O2 、過氧化氫(H2 O2 )，如前所述。在其他實施例中，「BY」可包含CO、O2 +(CH4 )、或氧化氮(NO)+水(H2 O)或含氮氧化合物或碳之氣體氧化劑或氮氧化劑。在其他實施例中，電漿可與氧化劑(BY)一起使用以形成氧自由基(O*)。同樣地，電漿可與包含電子逆給予材料之摻雜物質一起使用以形成活化物質來控制CEM之摻雜濃度。
在特定實施例中，如利用原子層沉積之實施例，諸如導電基板之基板可在加熱腔室中暴露於前驅物，諸如AX及BY以及包含電子逆給予材料（諸如氨或包含包括例如鎳醯胺、鎳醯亞胺、鎳脒基或其組合之金屬氮鍵之其他配位體）之摻雜劑，此舉可獲得例如近似在20.0℃至1000.0℃之範圍內之溫度，例如在某些實施例中獲得近似在20.0℃與500.0℃之範圍內之溫度。在執行NiO:NH3 之原子層沉積的一個特定實施例中，可使用近似在20.0℃與400.0℃之範圍內之溫度範圍。回應於對前驅物氣體（例如，AX、BY、NH3 或含氮之其他配位體）之暴露，可自加熱腔室中清除該等氣體達到在近似0.5秒至180.0秒之範圍內之歷時。然而，應當注意，上述各者僅為腔室溫度及/或時間之潛在適合範圍示例且所主張標的並不限於此。
在某些實施例中，使用原子層沉積之單個雙前驅物循環（例如，如參考表達式(6a)描述之AX及BY）或單個三前驅物循環（例如，如參照表達式(6a)描述之AX、NH3 、CH4 或包含氮、碳之其他配位體、或包含電子逆給予材料之其他摻雜劑、及BY）可每個循環中產生包含近似處於0.6Å至5.0Å之範圍內之厚度的CEM膜層。因此，在一個可能實施例中，如若原子層沉積製程能夠沉積包含近似0.6Å之厚度之CEM膜層，則可以使用800至900次循環以形成包含近似500.0Å之厚度之CEM元件。應當注意，原子層沉積可用以形成具有其他厚度之CEM元件膜，諸如近似處於1.5nm與150.0nm之範圍內之厚度，且所主張標的並不限於此。
在特定實施例中，回應於原子層沉積之一或多個雙前驅物循環（例如，AX及BY）、或三前驅物循環（AX、NH3 、CH4 或包含氮、碳之其他配位體或包含電子逆給予材料之其他摻雜劑、及BY），CEM元件膜可經歷原位退火，此可允許膜特性之改進或可用以在CEM元件膜中併入包含電子逆給予材料之摻雜劑，諸如以羰基或氨之形式。在某些實施例中，腔室可經加熱到近似20.0℃至1000.0℃之範圍中的溫度。然而，在其他實施例中，可使用近似100.0℃至800.0℃之範圍內的腔室溫度執行原位退火。原位退火時間可自近似1.0秒至5.0小時之持續時間內變化。在特定實施例中，退火時間可在更狹窄範圍內變化，諸如，例如自近似0.5分鐘至近似180.0分鐘之範圍內，並且所主張標的並不限於此。
在特定實施例中，根據上述製程製造之CEM元件可展現「出生」性質，其中緊接著在元件製造之後元件展現相對低阻抗（相對高導電率）。因此，如若CEM元件被併入在更大電子環境中，例如，則在初始啟動時施加至CEM元件之相對小電壓可容許相對高電流穿過CEM元件，如藉由第1A圖之區域104圖示。例如，如以上本文描述，在至少一個可能實施例中，例如V 重設 可在近似0.1V至1.0V之範圍內之電壓處出現，及V 設定 可在近似1.0V至2.0V之範圍內之電壓處出現。因此，在近似2.0V或更小電壓之範圍中工作的電切換電壓，可容許記憶體電路寫入CERAM記憶體元件，從CERAM記憶體元件讀取，或改變CERAM開關之狀態。在實施例中，這種相對低壓操作可減少複雜性、成本，並且可提供與競爭性記憶體及/或切換元件技術相比之其他優勢。
在特定實施例中，可至少部分地藉由關聯電子材料之原子層沉積在積體電路之特定層內形成兩個或兩個以上CEM元件。在另一實施例中，至少部分地藉由毯覆沉積及選擇性磊晶沉積之組合可形成第一關聯電子開關材料之一或多個關聯電子切換元件，及第二關聯電子開關材料之一或多個關聯電子切換元件。另外，在一實施例中，第一存取元件及第二存取元件可分別地定位在大體上鄰近於第一CEM元件及第二CEM元件之處。
在又一實施例中，CEM元件可位於多位準積體電路之一位準內以與位於CEM元件正下方之位準處的導電通孔產生第一電接觸。CEM元件可與位於CEM元件正上方之位準處的導電通孔產生第二電接觸。在此上下文中，如本文使用之術語「位準」意謂可定位導電跡線或電導電路徑在其上之分立表面，其中分立表面藉由插入CEM及/或藉由插入導電通孔而在正上方及/或正下方與分立表面分隔。例如，在三位準積體電路中，CEM元件可分隔第一金屬位準與第二金屬位準，該第一金屬位準位於安置CEM元件之層的正下方，該第二金屬層位於安置CEM元件之位準的正上方。在諸如五位準元件之另一實例中，第一金屬位準可包含一或多個導電金屬跡線。在第二位準，第一導電通孔可安置在第一金屬位準之一或多個導電跡線上或上方。在第三位準，CEM切換元件例如可安置在第二位準之導電通孔上。在第四位準，第二導電通孔可安置在CEM切換元件上或上方。在第五位準，一或多個導電金屬跡線可安置在第二導電通孔上。應注意，此等僅僅為多種多位準電路（諸如可包含CEM元件之積體電路）之實例，並且所主張標的並不限定於此。
另外，位於多位準積體電路元件之特定位準處的相鄰CEM元件可藉由位於相鄰CEM元件之間的溝槽而彼此分隔。「間隔物」可填充位於多位準元件之特定位準處之溝槽的至少一部分，該溝槽分隔相鄰元件（諸如CEM元件）。因此，在此上下文中，「間隔物」意謂與CEM元件接觸之結構，其中間隔物用以將相鄰元件彼此隔離或至少部分地彼此隔離，諸如藉由位於多位準結構之特定位準處之溝槽分隔的CEM元件。在實施例中，除了提供相鄰元件之隔離或至少部分的隔離外，間隔物用以控制CEM元件內之摻雜劑的原子濃度。在特定實施例中，例如，間隔物藉由充當密封件以減少摻雜劑自CEM元件遷移或擴散至相鄰結構，而控制CEM元件內之摻雜劑的原子濃度。在另一實例中，亦如本文進一步描述，間隔物藉由替換或補充CEM之一或多種摻雜劑而用以控制CEM元件內之摻雜劑的原子濃度，此摻雜劑可能在製造操作（諸如可引起摻雜劑從CEM擴散的退火）期間損失。在相鄰CEM元件之間的溝槽中形成之間隔物可執行額外功能且產生除描述之優勢外的額外優勢，並且所主張標的並不限定於此。
第2A圖至第2J圖圖示中間製程之實施例，該中間製程用以製造間隔物以控制CEM元件內之摻雜劑的原子濃度。在對應於實施例200A之第2A圖中，諸如絕緣基板210之絕緣基板例如可包含具有至少90.0%之原子濃度的SiN。在實施例中，基板2l0可以利用任一適宜製程而沉積。適宜製程可包括，但不限於此：物理氣相沉積(physical vapor deposition; PVD)、金屬有機化學氣相沉積(metal-organic chemical vapor deposition; MOCVD)、原子層沉積(atomic layer deposition; ALD)等等，並且所主張標的並不限定於此。如在第2B圖中圖示（實施例200B），在形成可包含例如在l.0奈米與25.0奈米之間的厚度的絕緣基板210之後，導電材料220可沉積在絕緣基板210之表面上或上方。在實施例200B中，僅作為實例，導電材料220可包含Ni；然而，在其他實施例中，導電材料220可以包含具有例如至少90.0%之原子濃度的任意其他過渡金屬、過渡金屬氧化物、及/或任意其他d區或f區元素、或其合金。因此，例如，導電材料220可包含TiN或可包含其他d區或f區材料，諸如鉑、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、氮化鉭、銀、銥、或氧化銥或其合金，並且所主張標的並不限定於導電材料220之任意特定組合物。在實施例中，導電材料220可包含少於絕緣基板210之厚度，但可仍然包含例如在l.0奈米與25.0奈米之間的厚度，並且所主張標的並不限定於此。
在對應於實施例200C之第2C圖中，CEM 227可沉積在導電材料220上或上方。在特定實施例中，CEM 227可以利用例如原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體群離子束沉積等等來沉積，但所主張標的並不限定於此。
在導電材料220上或上方沉積CEM 227之後，CEM材料227及導電材料220可藉由任意適宜製程來蝕刻，諸如利用圖案化光阻劑遮罩之製程，僅作為實例，但所主張標的並不限定於此。如在第2D圖（實施例200D）中圖示，導電材料220及CEM 227可以經蝕刻以形成導電跡線225及導電跡線226以及CEM跡線230及CEM跡線23l。蝕刻亦可形成溝槽，該溝槽將導電跡線225及CEM跡線230與導電跡線226及CEM元件23l分隔。在實施例200D中，導電跡線225及導電跡線226以及CEM跡線230及CEM跡線23l可在絕緣基板210之表面上的二維空間中延伸。
在特定實施例中，蝕刻製程，諸如用以在導電跡線225與導電跡線226之間及CEM跡線230與CEM跡線23l之間形成溝槽的蝕刻製程，可引起摻雜劑從CEM跡線230及CEM跡線23l內向外擴散。摻雜劑從CEM跡線向外擴散可藉由例如涉及高溫及/或將CEM跡線暴露於氣態試劑中之蝕刻中間製程而引起，該等氣態試劑可用以在CEM跡線230之一或多個內提取摻雜劑分子。因此，在特定實施例中，諸如第2E圖之實施例200E，例如，由於蝕刻CEM跡線230及CEM跡線23l而損失之至少一些摻雜劑可藉由將分隔相鄰CEM元件（諸如CEM元件230及CEM元件23l）之溝槽暴露於氣態摻雜劑源240而取代。在特定實施例中，氣態摻雜劑源240可以包含氮，其可用以例如藉由替換氮及/或CEM跡線230及CEM跡線23l內之其他摻雜劑物質來控制CEM內之摻雜劑的濃度，此摻雜劑物質在蝕刻製程期間或由於蝕刻製程損失。因此，氣態摻雜劑源240可包含N2 O（一氧化二氮）及/或NO（氧化氮）或其他含氮氣態材料，但所主張標的並不限定於此。在實施例中，CEM跡線230/CEM跡線23l可暴露於氣態摻雜劑源240歷時近似在0.5分鐘至l80.0分鐘之範圍中的持續時間，但所主張標的並不限定於此。
在暴露於氣態摻雜劑源240之後，用以控制CEM跡線內中之摻雜劑之原子濃度的間隔物之製造可以在第2F圖（實施例200F）中繼續。在實施例中，間隔物材料235可以沉積在位於相鄰導電跡線（諸如導電跡線225及導電跡線226）之間及諸如CEM跡線230之CEM跡線之間的溝槽中。可以利用任意適宜沉積製程以形成間隔物材料235，諸如原子層沉積、化學氣相沉積、電漿增強化學氣相沉積、電漿增強原子層沉積及氣體群離子束沉積，但所主張標的並不限定於此。
在諸如實施例200F（第2F圖）之特定實施例中，利用相對高濃度之氣態含氮材料（諸如NH3 ）啟動沉積製程可能是有利的，該沉積製程可用以在CEM跡線230及CEM跡線23l之暴露表面附近形成氮之累積。在某些實施例中，氣態含氮材料可使用碳組分補充，其中氣態材料之碳組分與氮組分的比率可藉由控制處理腔室溫度或藉由調整其他製程控制值來調整。因此，藉由利用補充有碳組分之含氮材料，可以啟動沉積製程，其中允許碳及/或氮累積在CEM跡線230及CEM跡線23l之暴露表面上。另外，可允許在CEM跡線之暴露表面上累積之碳及/或氮藉由退火擴散進CEM跡線230及CEM跡線23l中，該退火使用例如近似在l00.0℃到800.0℃之範圍內之溫度歷時自近似l.0秒變化至5.0小時的持續時間。然而，在特定實施例中，可以利用不同溫度範圍及/或持續時間，但所主張標的並不限定於此。
在實施例中，在CEM跡線230及CEM跡線23l之暴露表面上提供碳及/或氮之原始累積之後，間隔物材料235之形成可繼續材料之沉積以形成間隔物材料塊235，諸如第2G圖（實施例200G）中圖示。在特定實施例中，包括氮及碳組分兩者之矽前驅物可經沉積以形成間隔物材料235。例如，在某些實施例中，間隔物材料235可以藉由沉積三甲基矽烷、雙三甲基甲矽烷基甲烷（bis-trimethylsiylmethane; BTMSM）、雙(二甲基胺基)二甲基矽烷、雙(第三丁基胺基)矽烷、雙(二乙基胺基)矽烷、叁(二甲基胺基)矽烷或四乙氧基矽烷（tetrathoxysilane; TEOS）或其組合。除上述有機前驅物之外，可以與NH3 一起利用矽烷、乙矽烷、丙矽烷及二氯甲矽烷以形成非含碳SiN，以及可以利用矽源與NH3 之比例以控制存在於前驅物中之氮的數量。應注意，可以利用額外前驅物以沉積含氮間隔物材料235，但所主張標的並不限定於此。
在其他實施例中，間隔物材料235可由包含由上述含碳前驅物（例如，三甲基矽烷、雙三甲基甲矽烷基甲烷（bis-trimethylsiylmethane; BTMSM）、雙(二甲基胺基)二甲基矽烷、雙(第三丁基胺基)矽烷、雙(二乙基胺基)矽烷、叁(二甲基胺基)矽烷）形成之至少50.0%氧化矽(SiO)的材料形成，僅列舉若干實例，但所主張標的並不限定於此。對於SiO間隔物材料之形成，可以利用例如氧化劑，諸如O3 、O2 、電漿氧(O*)及/或H2 O，但所主張標的並不限定於此。在實施例中，暴露於氧化劑可引起含碳分子摻雜劑（例如，CO）之形成，該摻雜劑可擴散進CEM跡線230之一或多個中以補充在蝕刻製程期間或由於蝕刻製程損失的摻雜劑。在特定實施例中，間隔物材料235可用以補充損失之摻雜劑（例如，藉由從CEM跡線230及CEM跡線23l向外擴散之方式），至近似0.l%至l0.0%之範圍中的原子濃度。
在特定實施例中，蝕刻製程可引起例如少於閾值數量之摻雜劑從CEM跡線230及CEM跡線23l之一或多個的損失。在僅用以說明之一個可能實例中，蝕刻製程可將CEM跡線230及CEM跡線23l之一或多個內之摻雜劑的原子濃度自例如l0.0%減小至8.0%。然而，儘管例如8.0%之摻雜劑濃度可表示CEM跡線內之充足摻雜劑以允許利用CEM跡線230及CEM跡線23l進行CEM元件之滿意的操作，但是期望控制CEM跡線230及CEM跡線23l內之摻雜劑的原子濃度以減少或阻止摻雜劑之進一步損失。因此，在某些實施例中，可在相鄰CEM跡線之間形成之間隔物材料235可用作阻障或密封件，其可減少摻雜劑從CEM跡線向外擴散。
因此，在特定實施例中，間隔物材料235可包含密封材料，諸如包含至少50.0%氮氧化矽(SiON)或SiN之材料，其可減少碳或其他分子摻雜劑物質向外擴散。在一或多個實施例中，間隔物材料235可包含氧化鋁(AL2 O3 )，其可由諸如三甲基鋁(trimethylaluminum; TMAI)之有機前驅物形成。在實施例中，三甲基鋁之使用可表示阻障材料，該阻障材料可在溝槽（諸如在CEM跡線230與CEM跡線23l之間及導電跡線225以導電跡線226之間形成的溝槽）內沉積均勻的厚度。在實施例中，阻障材料可填充在距離在l.0奈米與25.0奈米之間的相鄰CEM跡線之間的間隙。
在形成間隔物材料235之後，該間隔物材料235可用以補充自CEM跡線230及CEM跡線23l之一或多個損失的摻雜劑及/或用以密封在CEM跡線230及CEM跡線23l之一或多個內的摻雜劑，可以執行化學-機械平坦化(chemical-mechanical planarization; CMP)。在實施例中，CMP可用以去除間隔物材料235之過量部分，諸如第2H圖（實施例200H）中圖示。因此，CEM跡線230及CEM跡線23l以及間隔物材料235可以形成大體上平面的表面。在實施例中，在CMP之後，導電材料240可沉積在CEM跡線230及CEM跡線23l及間隔物材料235上或上方，如第2I圖（實施例200I）中圖示。在實施例200I中，僅作為實例，導電材料240可包含Ni；然而，在其他實施例中，導電材料240可以包含具有至少90.0%之原子濃度的任意其他過渡金屬、過渡金屬氧化物、及/或任意其他d區或f區元素、或其合金。在實施例中，例如，導電材料240可以包含類似於實施例200B（第2B圖）之導電材料220之厚度的厚度。
在間隔物材料235及CEM元件230上或上方形成導電材料240之後，可以蝕刻掉導電材料240之部分及間隔物材料235之至少一部分以形成例如，兩個或兩個以上CEM切換元件。如第2J圖（實施例200J）中圖示，第一CEM切換元件可包含由導電跡線225、CEM材料230及導電跡線24l（由導電材料240形成）形成之下電極。第二CEM切換元件可包含由導電跡線226、CEM材料23l及導電跡線242（亦由導電材料240形成）形成之下電極。間隔物材料235在第2J圖中圖示為與CEM跡線230及CEM跡線23l接觸，其可允許間隔物材料用以補充從CEM跡線230及CEM跡線23l擴散的摻雜劑及/或用以充當阻障來密封CEM跡線230及CEM跡線23l內的摻雜劑。間隔物材料235可執行附加功能，但所主張標的並不限定於此。
應注意，第2J圖之結構可僅表示利用一或多個間隔物以控制CEM材料中之摻雜劑濃度的三位準元件之一個實例。在另一實施例中，類似於第2J圖之結構的結構可利用導電通孔代替導電跡線225及導電跡線226及代替導電跡線24l及導電跡線242。因此，這種實施例可以表示多位準元件之另一實例，其中位於第一金屬位準之導電通孔例如與位於第二位準之CEM元件產生電接觸。位於第二位準之CEM元件可接觸位於第三位準之導電通孔接觸，該第三位準位於CEM元件之正上方。
第3圖圖示利用間隔物以控制CEM元件內之摻雜劑的濃度的CEM元件的實施例。如第3圖（實施例300）圖示，可類似於第2D圖之CEM跡線230的CEM跡線330可位於導電跡線325與導電跡線340之間。類似地，可類似於第2D圖之CEM跡線23l的CEM跡線33l例如可位與導電跡線326與導電跡線34l之間。可包含類似於實施例200A之絕緣基板210的材料的絕緣基板310，例如，可位於導電跡線325及導電跡線326之下，以及絕緣材料350可位於間隔物335及導電跡線340及導電跡線34l上或上方。在實施例中，例如，導電跡線325及導電跡線326可類似於導電跡線225及導電跡線226，如在第2D圖中圖示。另外，導電跡線340及導電跡線34l可類似於第2D圖之導電跡線240及導電跡線24l。在實施例300中，可類似於（第2D圖之）間隔物材料235的間隔物材料335可圖示為與CEM材料330、導電跡線325及導電跡線326以及導電材料340及導電材料34l接觸。在實施例中，間隔物材料335可因此提供保護及/或導電材料之保護，以及補充及/或密封CEM材料內的摻雜劑。間隔物材料可執行附加功能，但所主張標的並不限定於此。
第3圖之結構可僅表示五位準元件之一個實例，該五位準元件利用與間隔物接觸之CEM跡線及導電跡線來控制CEM材料中的摻雜劑濃度。因此，多位準元件可以包含絕緣基板310及第一位準，其例如可包括絕緣基板310內之一或多個金屬導體。多位準元件可包含第二位準，其可包括導電跡線325及導電跡線326或導電通孔以將電流自絕緣基板310內之一或多個金屬導體傳遞至CEM跡線330及CEM跡線33l。在第三位準，CEM跡線330及CEM跡線33l可用以在高阻抗狀態與低阻抗狀態之間提供切換。多位準元件之第四位準可包括導電跡線340及導電跡線34l導電通孔，以將電流自CEM跡線330及CEM跡線33l傳遞進出絕緣材料350內之一或多個金屬導體，其可包含多位準CEM元件之充足位準。
第4圖為根據實施例400之用以形成由關聯電子材料形成之切換元件的方法的流程圖。諸如在第4圖中描述之示例性實施方式可包括除圖示及描述之單元外的方塊、較少方塊、或以不同於可指出之順序發生的方塊、或上述各者的任意組合。方法可從方塊410處開始，其可包含在第一金屬位準上方形成複數個CEM跡線。在實施例中，CEM跡線可由任意d方塊或f方塊組成，但所主張標的並不限定於導電材料之任意特定組合物。方法可在方塊420處繼續，其可包含形成間隔物以填充分隔複數個CEM跡線之相鄰CEM跡線的溝槽的至少一部分。在特定實施例中，間隔物可用以將複數個CEM跡線之至少一個內之摻雜劑的原子濃度控制至0.l%至l0.0%之範圍內。
在實施例中，CEM元件可以在範圍廣泛之積體電路類型之任一個中實施。例如，在實施例中，眾多CEM元件可以在積體電路中實施以形成可程式化記憶體陣列，該可程式化記憶體陣列例如可藉由改變一或多個CEM元件的阻抗狀態來重構。在另一實施例中，例如，可程式化CEM元件可用作非依電性記憶體陣列。當然，所主張標的之範疇並不限於本文提供之特定實例。
可形成複數個CEM元件以產生積體電路元件，其可包括例如，具有第一關聯電子材料之第一關聯電子元件及具有第二關聯電子材料之第二關聯電子元件，其中第一及第二關聯電子材料可包含不同於彼此之大體上不同的阻抗特性。另外，在實施例中，包含不同於彼此之阻抗特性的第一CEM元件及第二CEM元件，可在積體電路之特定位準內形成。另外，在實施例中，在積體電路之特定位準內形成第一及第二CEM元件可包括至少部分地藉由選擇性的磊晶沉積而形成CEM元件。在另一實施例中，積體電路之特定位準內的第一及第二CEM元件可至少部分地藉由離子植入來形成，以致例如改變第一及/或第二CEM元件的阻抗特性。
在前文描述中，在特定使用情境中，諸如其中論述有形部件（及/或類似地有形材料）之情境，區別存在於「上」與「上方」之間。例如，物質在基板「上」之沉積指包括在直接實體及有形接觸而在沉積物質與後一實例中之基板之間無中間物，諸如中間物質（例如，在中間製程操作中形成之中間物質）的沉積；但是，在基板「上方」之沉積，同時理解為可能包括在基板「上」沉積（因為在「上」亦可準確地描繪為在「上方」），應理解為包括其中在沉積物質與基板之間存在一或多種中間物，諸如一或多種中間物質，使得沉積物質不一定與基板直接實體及有形接觸的情況。
在特定適當的使用上下文中在「在...之下」與在「在...下方」之間產生類似區別，諸如其中論述有形材料及/或有形部件。儘管「在...之下」在這種特定之使用上下文中，意圖必要地表示實體及有形接觸（類似於僅描述之「在...上」），「在...下方」可能包括其中存在直接實體及有形接觸，但不一定表示直接實體及有形接觸，諸如若一或多個中間物，諸如一或多個中間物質存在的情境。因此，「在...上」理解為意謂「正上方」，以及「在...下」理解為意謂「正下方」。
同樣應理解，諸如「在...上方」及在「在...下方」的術語以類似方式理解為先前提及之術語「向上」、「向下」、「頂部」、「底部」等等。這些術語可用以便於論述，但並不一定限制所主張標的之範疇。例如，作為實例之術語「在...上方」不意指暗示請求項範疇僅限於其中實施例為正面朝上之情境，諸如與上下顛倒之實施例比較。一個實例包括倒裝晶片，作為一個說明，其中例如在不同時間（例如，在製造期間）的取向可能不一定對應於最終產品之取向。因此，例如，如若物件在特定取向（諸如倒置）中處於合適的請求項範圍內，例如，同樣地，期望的是後者亦經解釋為在另一取向（注入右側朝上）中包括在適用的請求項範圍內，此外，例如，反之亦然，即使適用文字請求項語言具有另外解釋之可能性。當然，此外，在專利申請案之說明書中總是此類情況：描述及/或使用之特定上下文提供關於待得出之推論的有用指導。
除非另外指明，在本揭示案之上下文中，術語「或」如若用來將清單(諸如A、B或C)關聯起來，則希望意味著以排除意義使用之A、B或C以及以獨佔意義使用之A、B及C。在此理解之情況下，「及」以包括意義使用且意在表示A、B及C；而「及/或」可謹慎使用以清楚表明所有上述意義為期望的，儘管不需要這種用法。另外，術語「一或多個」及/或類似項用於描述單數形式之任意特徵、結構、特性及/或類似項，「及/或」亦用於描述特徵、結構、特徵及/或類似項之複數個及/或一些其他組合。此外，術語「第一」、「第二」、「第三」及類似項用於區別不同態樣，諸如不同部件，例如，而非提供數字限制或暗示特定順序，除非另外清楚指示。同樣地，術語「基於」及/或類似術語被理解為不一定意指傳遞因素之窮盡清單，但允許不一定明確描述之額外因素的存在。
此外，意欲對於關於所主張標的之實施方式且進行測試、量測之情況，及/或關於程度之規格，以下列方式理解。作為一實例，在給定情況中，假定待量測之物理性質的值。如若用以測試、量測之另一合理方法，及/或關於程度（至少關於性質）之規格（以此為例）對於一般技藝人士相當有可能地想到，則至少對於實施目標，所主張標的意欲覆蓋可替代的合理方法，除非另外有明確指示。例如，如若產生在區域上方量測之曲線圖及所主張標的之實施方式指使用在區域上方斜度之量測，但用以在區域上方估量斜度之各種合理及替代技術存在，則所主張標的意欲覆蓋彼等合理替代技術，即使彼等合理替代技術不提供同一值、同一量測或同一結果，除非另外明確指示。
進一步應注意，術語「類型」及/或「類」，（如若使用，諸如用於特徵、結構、特性及/或類似物，使用「光學」或「電學」作為簡單實例），意謂以存在微小差異之方式至少部分地表示及/或關於特徵、結構、特性、及/或類似物，甚至另外不被認為與特徵、結構、特性及/或類似物完全一致之差異，大體不妨礙特徵、結構、特性及/或類似物屬於「類型」及/或「類」（諸如「光學類型」或「類光學」），如若小差異足夠小，使得特徵、結構、特性及/或類似物也在存在這種差異的情況下仍被認為是主要存在的。因此，繼續參考此實例，術語光學類型及/或類光學性質一定意欲包括光學性質。同樣地，作為另一實例，術語電類型及/或類電性質一定意欲包括電性質。應注意，本揭示案之說明書僅提供一或多個說明性實例，並且所主張標的意欲不限於一或多個說明性實例；然而，此外，與專利申請案的說明書一樣，描述及/或使用之特定上下文提供了關於得出合理推斷的有用指導。
在上述描述中，已經描述了所主張標的之各種態樣。出於解釋之目的，闡述了作為實例之具體細節，諸如數量、系統及/或配置。在其他情況下，可忽略及/或簡化熟知之特徵以便不模糊所主張標的。儘管本文說明及/或描述了某些特徵，但該等熟習此技術者可進行許多修改、置換、變化及/或同等物。因此，應理解，所附專利申請範圍意欲涵蓋符合所主張標的內之所有修改及/或變更。
100‧‧‧實施例
104‧‧‧區域
107‧‧‧讀取窗口
108‧‧‧點
116‧‧‧點
122‧‧‧元件端子
126‧‧‧可變電阻器
128‧‧‧可變電容器
130‧‧‧元件端子
150‧‧‧實施例
160‧‧‧導電基板
170‧‧‧CEM
180‧‧‧導電覆層
200A‧‧‧實施例
200B‧‧‧實施例
200C‧‧‧實施例
200D‧‧‧實施例
200E‧‧‧實施例
200F‧‧‧實施例
200G‧‧‧實施例
200H‧‧‧實施例
200I‧‧‧實施例
200J‧‧‧實施例
210‧‧‧絕緣基板
220‧‧‧導電材料
225‧‧‧導電跡線
226‧‧‧導電跡線
227‧‧‧CEM
230‧‧‧CEM跡線
235‧‧‧間隔物材料
240‧‧‧氣態摻雜劑源/導電材料
242‧‧‧導電跡線
300‧‧‧實施例
310‧‧‧絕緣基板
325‧‧‧導電跡線
326‧‧‧導電跡線
330‧‧‧CEM材料
335‧‧‧間隔物材料
340‧‧‧導電跡線
341‧‧‧導電跡線
350‧‧‧絕緣材料
400‧‧‧實施例
410‧‧‧方塊
420‧‧‧方塊
在本說明書之結論部分特別指出且明確主張所主張標的。然而，本發明之標的之結構及/或操作方法兩者，及目標、特徵，及/或優勢可在結合附圖閱讀時藉由參考以下詳細說明最佳地理解，在該等附圖中：
第1A圖為由關聯電子材料形成之元件之電流密度對比電壓輪廓之實施例的說明；
第1B圖為包含關聯電子材料之切換元件之實施例的說明及關聯電子材料開關之等效電路的示意圖；
第2A圖至第2J圖圖示中間製程之實施例，該中間製程用以製造間隔物以控制CEM元件內之摻雜劑的原子濃度；
第3圖圖示利用間隔物以控制CEM元件內之摻雜劑的濃度的CEM元件的實施例；以及
第4圖為根據實施例之構造CEM元件及間隔物之方法的流程圖。
在下面詳細描述中參照構成描述之一部分的附圖進行，在附圖中相同數字可以指示始終為對應的及/或類似的相同部件。應理解，諸如為了說明之簡明性及/或清晰性起見，圖未按比例繪製。例如，一些態樣之尺寸可以相對於其他誇示。另外，應理解可以使用其他實施例。此外，可以進行結構及/或其他變化，而不脫離所主張標的。在整個說明書中對「所主張標的」之參考指意指由一或多個請求項或其任意部分包括之標的，而不一定意指一完整之請求項集、請求項集之特定組合（例如，方法請求項、元件請求項等等）、或特定請求項。亦應注意，方向及/或基準，例如向上、向下、頂部、底部等等，可用以便於圖表之論述且並不意欲限制所主張標的之應用。因此，以下詳細描述並不用以限制所主張標的及/或等效物。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

Claims (21)

  1. 一種用於構造一元件之方法，該方法包含以下步驟： 在一第一位準上方形成複數個關聯電子材料(CEM)跡線，該複數個CEM跡線包含在0.l%至l0.0%之範圍內的一原子濃度之一摻雜劑；以及 形成一間隔物以填充一溝槽之至少一部分，該溝槽分隔開該複數個CEM跡線之相鄰CEM跡線，該間隔物將該複數個CEM跡線之至少一個內之該摻雜劑的該原子濃度控制在0.l%至l0.0%之範圍內。
  2. 如請求項1所述之方法，其中控制包含以下步驟： 控制密封該複數個CEM跡線之該至少一個之該間隔物以將該摻雜劑之該原子濃度維持至0.l%至l0.0%之範圍內。
  3. 如請求項2所述之方法，其中形成該間隔物之步驟包含以下步驟：將呈至少50.0%之一原子濃度的氧化鋁(Al2 O3 )、氮化矽(SiN)或氮氧化矽(SiON)或其組合沉積在該溝槽中，該溝槽分隔該複數個CEM跡線之相鄰CEM跡線。
  4. 如請求項3所述之方法，其中形成該間隔物之步驟包含以下步驟：回應於將分隔開該複數個CEM跡線之相鄰CEM跡線之該溝槽暴露於三甲基鋁而沉積Al2 O3 。
  5. 如請求項1所述之方法，其中該間隔物適於將該摻雜劑擴散進該複數個CEM跡線之該至少一個中，以將該CEM跡線之該至少一個內之該摻雜劑的原子濃度之範圍維持在0.l%至l0.0%之範圍中。
  6. 如請求項5所述之方法，進一步包含以下步驟：將該複數個CEM跡線之該至少一個暴露於一氧化二氮(N2 O)或氧化氮(NO)或其一組合，以及其中該間隔物將包含至少50.0%之原子濃度之SiN或SiO或其任一組合，該間隔物藉由沉積三甲基矽烷、雙(二甲基胺基)二甲基矽烷、雙(第三丁基胺基)矽烷、雙(二乙基胺基）矽烷、叁(二甲基胺基)矽烷或四乙氧基矽烷(TEOS)或其一組合而形成。
  7. 如請求項6所述之方法，其中該間隔物包含至少50.0%之一原子濃度之SiN，以及其中該方法進一步包含以下步驟：在形成該間隔物之步驟的同時將分隔開該相鄰CEM跡線之該溝槽暴露於氣態氨(NH3 )。
  8. 如請求項6所述之方法，其中該間隔物包含至少50.0%之一原子濃度之SiO，以及其中形成該間隔物之步驟進一步包含以下步驟：在形成該間隔物的同時將分隔開該等相鄰CEM跡線之該溝槽暴露於臭氧(O3 )、氧氣(O2 )、自由基氧(O*)或水(H2 O)蒸汽或其一組合。
  9. 如請求項8所述之方法，進一步包含以下步驟：在形成該間隔物之步驟之前，將分隔開該等相鄰CEM跡線之該溝槽暴露於一氧化二氮(N2 O)或氧化氮(NO)或其組合。
  10. 如請求項1所述之方法，其中該控制在該第一位準上方形成該複數個CEM跡線之步驟之後執行的一蝕刻製程期間發生。
  11. 一種關聯電子材料(CEM)元件，包含： 複數個CEM跡線，形成於一基板上方，該複數個CEM跡線包含具有0.l%至l0.0%之範圍內的一原子濃度的一摻雜劑；以及 一間隔物，經形成以填充一溝槽之至少一部分，該溝槽分隔開該複數個CEM跡線之相鄰CEM跡線，該間隔物將該複數個CEM之至少一個內之該摻雜劑的原子濃度控制在0.l%至l0.0%之範圍內。
  12. 如請求項11所述之CEM元件，其中該間隔物包含在0.l%至l0.0%之範圍中的該原子濃度中之一含碳摻雜劑物質或一含氮摻雜劑物質或其一組合。
  13. 如請求項12所述之CEM元件，其中該間隔物包含至少50.0%氮化矽(SiN)之原子濃度。
  14. 如請求項12所述之CEM元件，其中該間隔物包含至少50%氧化矽(SiO)之原子濃度。
  15. 如請求項11所述之CEM元件，其中該間隔物用以限制該摻雜劑從該複數個CEM跡線之該至少一個擴散，該複數個CEM跡線之該至少一個內之該摻雜劑的原子濃度將維持在0.l%至l0.0%之範圍內。
  16. 如請求項15所述之CEM元件，其中該間隔物包含具有至少50.0%之一原子濃度之氧化鋁(Al2 O3 )、氮化矽(SiN)或氮氧化矽(SiON)。
  17. 如請求項11所述之CEM元件，其中該間隔物填充在該複數個CEM跡線之相鄰跡線之間的一間隙，該間隙為l.0奈米至25.0奈米。
  18. 一種元件，包含： 複數個跡線，由具有近似在0.l%至l0.0%之範圍內之一原子濃度的一摻雜劑的一關聯電子材料(CEM)形成；以及 一間隔物，用以填充一溝槽之至少一部分，該溝槽分隔開由該CEM形成之該複數個跡線之相鄰CEM跡線，該間隔物用以藉由限制該摻雜劑物質從該至少一個CEM跡線擴散或藉由將該摻雜劑物質提供至該至少一個CEM跡線或藉由其一組合，將該等相鄰CEM跡線之至少一個CEM跡線內之一摻雜劑物質的原子濃度維持至0.l%與l0.0%之範圍中。
  19. 如請求項18所述之元件，其中該摻雜劑物質包含碳或氮或其組合。
  20. 如請求項18所述之元件，其中該間隔物包含具有至少50.0%之一原子濃度之氧化鋁(Al2 O3 )、氮化矽(SiN)或氮氧化矽(SiON)。
  21. 如請求項18所述之元件，其中該間隔物包含具有近似在0.l%至l0.0%之範圍中之一原子濃度的一含碳或含氮摻雜劑物質。
TW106142512A 2016-12-06 2017-12-05 關聯電子材料中之摻雜劑濃度控制 TW201824597A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/370,168 US10454026B2 (en) 2016-12-06 2016-12-06 Controlling dopant concentration in correlated electron materials
US15/370,168 2016-12-06

Publications (1)

Publication Number Publication Date
TW201824597A true TW201824597A (zh) 2018-07-01

Family

ID=60923796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142512A TW201824597A (zh) 2016-12-06 2017-12-05 關聯電子材料中之摻雜劑濃度控制

Country Status (7)

Country Link
US (2) US10454026B2 (zh)
EP (1) EP3552251A1 (zh)
JP (1) JP2020501357A (zh)
KR (1) KR102295362B1 (zh)
CN (1) CN110024152A (zh)
TW (1) TW201824597A (zh)
WO (1) WO2018104727A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11201276B2 (en) 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7333652B2 (en) * 2004-08-03 2008-02-19 Sony Corporation System and method for efficiently performing a depth map recovery procedure
US7227234B2 (en) * 2004-12-14 2007-06-05 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
US20060292705A1 (en) * 2005-06-24 2006-12-28 Veeco Instruments Inc. Method and process for fabricating read sensors for read-write heads in mass storage devices
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
WO2008058264A2 (en) 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US20140353729A1 (en) * 2013-05-29 2014-12-04 United Microelectronics Corp. Semiconductor structure and method for forming the same
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备
KR20160066971A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 저항성 메모리 장치
JP6297754B2 (ja) 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Also Published As

Publication number Publication date
KR102295362B1 (ko) 2021-08-30
JP2020501357A (ja) 2020-01-16
US10454026B2 (en) 2019-10-22
CN110024152A (zh) 2019-07-16
KR20190089934A (ko) 2019-07-31
WO2018104727A1 (en) 2018-06-14
EP3552251A1 (en) 2019-10-16
US20200052201A1 (en) 2020-02-13
US20180159028A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
TWI722259B (zh) 由相關電子材料形成的開關裝置
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI723136B (zh) 用於相關電子材料的阻障層
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TWI738942B (zh) 相關電子材料元件及其構造方法
JP2019532508A (ja) 相関電子スイッチ構造及びその製造
TW201810752A (zh) 經由暴露至紫外線能量之關聯電子材料膜之製造
JP2019532501A (ja) Ｃｅｍスイッチングデバイス
TW201826350A (zh) Cem切換裝置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
US10403816B2 (en) CEM switching device
TW201946307A (zh) 關聯電子材料元件之製造
US20210226124A1 (en) Electrode for correlated electron device
TW201946265A (zh) 製造cem元件之方法