TW201826350A - Cem切換裝置 - Google Patents

Cem切換裝置 Download PDF

Info

Publication number
TW201826350A
TW201826350A TW106141303A TW106141303A TW201826350A TW 201826350 A TW201826350 A TW 201826350A TW 106141303 A TW106141303 A TW 106141303A TW 106141303 A TW106141303 A TW 106141303A TW 201826350 A TW201826350 A TW 201826350A
Authority
TW
Taiwan
Prior art keywords
layer
cem
conductive material
conductive
switching device
Prior art date
Application number
TW106141303A
Other languages
English (en)
Inventor
卡羅斯 巴茲德阿勞約
喬蘭塔 斯林史卡
金佰利蓋 瑞德
露西安 席芙蘭
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201826350A publication Critical patent/TW201826350A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技術大體係關於改良之CEM切換裝置及其製造方法。在此裝置中，導電基板及/或導電覆蓋層各自包含導電材料之初生層及導電材料之次生層。接觸CEM層之初生層在用於製造裝置之溫度下對CEM層大體上為惰性的及/或充當次生層之氧阻障層。

Description

CEM切換裝置
本技術大體係關於包含相關電子材料(correlated electron material; CEM)層之切換裝置及此裝置之製造方法。
電子切換裝置可用在多種電子裝置類型中，諸如電腦、數位攝像機、行動電話、平板裝置、個人數位助理等等，在這些裝置中電子切換裝置可用作記憶體及/或邏輯裝置。
設計者考慮特定電子切換裝置是否適於此種功能之感興趣因素可以包括實體尺寸、儲存密度、工作電壓、阻抗範圍、及/或功耗。可能感興趣之其他因素可包括製造成本、製造簡單性、可縮放性及/或可靠性。
提供一種用於製造CEM切換裝置之方法，該方法包含形成導電基板，在導電基板上形成相關電子材料(correlated electron material; CEM)層及在CEM層上形成導電覆蓋層，其中導電覆蓋層之形成包含形成接觸CEM層之導電材料之初生層及在初生層上或上方形成導電材料之次生層，且形成導電基板包含在基板上形成導電材料之次生層及在次生層上或上方形成導電材料之初生層，以及其中初生層之導電材料大體上抵抗氧離子自CEM層擴散或遷移至次生層。
提供一種切換裝置，包含：導電基板、導電覆蓋層及在以上各者之間的相關電子材料(CEM)層，其中導電基板及/或導電覆蓋層各自包含導電材料之初生層及導電材料之次生層，其中初生層接觸CEM層且大體上抵抗氧離子自CEM層擴散或遷移至次生層。
對於展現更低功耗及/或更高速度之記憶體及/或邏輯裝置的需求似乎日益增長。包含CEM之切換裝置位於此趨勢之最前沿，不僅因為此等裝置可展現低功率及/或高速率，亦因為它們大體可靠及製造簡單且便宜。
本技術描述改良之CEM切換裝置及其製造方法。CEM切換裝置可例如應用為記憶體及/或邏輯裝置中之相關電子隨機存取記憶體(correlated electron random access memory; CERAM)，此等記憶體及/或邏輯裝置可與範圍廣泛之電子電路類型一起使用，諸如，記憶體控制器、記憶體陣列、濾波電路、資料轉換器、光學工具、鎖相迴路電路、微波及毫米波收發器等等。
相比於其他切換裝置，CEM切換裝置可展現快速導體至絕緣體轉變，因為切換可藉由電子相關性，而非固態結構相變或長絲形成所導致，後兩者分別用在相變記憶體裝置及電阻性RAM裝置中。
CEM切換裝置之快速導體至絕緣體轉變可尤其回應於量子力學現象，此與分別在相變及電阻性RAM裝置中之熔融/凝固或長絲形成相對。在CEM切換裝置中之相對導電狀態與相對絕緣狀態之間（或第一阻抗狀態與第二阻抗狀態之間）之該量子力學轉變可以若干方式發生。
在一個實施例中，在CEM中之相對絕緣/更高阻抗狀態與相對導電/更低阻抗狀態之間的量子力學轉變可根據莫特轉變理解。根據莫特轉變，若滿足莫特轉變條件，則材料可自相對絕緣/更高阻抗狀態轉換至相對導電/更低阻抗狀態。莫特準則可藉由(nc )1/3 a≈0.26定義，其中nc 表示電子濃度，及其中「a」表示玻爾半徑。若達到閾值載流子濃度，使得滿足莫特準則，則認為發生莫特轉變。回應於莫特轉變之發生，CEM裝置之狀態自相對更高電阻/更高電容狀態（例如，絕緣/更高阻抗狀態）變化至相對更低電阻/更低電容狀態（例如，導電/更低阻抗狀態）。
在另一實施例中，莫特轉變可由電子之定域控制。如若諸如電子之載流子例如被定域，則認為載流子之間之強庫侖相互作用分裂CEM之能帶，以產生相對絕緣（相對更高阻抗）狀態。如若電子不再被定域，則弱庫侖相互作用可起主要作用，其可引起能帶分裂之移除，從而可產生大體上不同於相對更高阻抗狀態之金屬（導電）能帶（相對更低阻抗狀態）。
除電阻變化之外，自相對絕緣/更高阻抗狀態切換至相對導電/更低阻抗狀態可引起電容變化。例如，CEM開關可展現可變電阻連同可變電容之特性。換言之，CEM開關之阻抗特性可包括電阻性分量及電容性分量兩者。例如，在金屬狀態中，CEM開關可包含可接近零之相對低電場，及因此可展現可同樣接近零之大體上低的電容。
類似地，在可藉由更高密度束縛或相關電子產生之相對絕緣/更高阻抗狀態中，外部電場可能能夠穿透CEM，且因此CEM可至少部分地基於CEM內儲存之額外電荷展現更高電容。因而，例如，在CEM開關中之自相對絕緣的/更高的阻抗狀態至相對導電的/更低阻抗狀態之轉變可導致電阻及電容兩者之變化。
由CEM形成之切換裝置可回應於包含裝置之CEM之大多數體積中的莫特轉變而展現阻抗狀態之切換。CEM可尤其形成「體開關」。如本文使用的，術語「體開關」指諸如回應於莫特轉變CEM切換裝置之阻抗狀態之至少大多數體積。例如，裝置之大體上全部CEM可回應於莫特轉變而自相對絕緣/更高阻抗狀態切換至相對導電/更低阻抗狀態或自相對導電/更低阻抗狀態切換至相對絕緣/更高阻抗狀態。
在第1B圖圖示之一個佈置中，CEM切換裝置可包含夾入在導電基板與導電覆蓋層之間的CEM層。在此佈置中，CEM切換裝置可充當記憶體儲存元件。在其他佈置中，CEM切換裝置可包含設置在導電基板上之CEM層或者具備導電覆蓋層之CEM層。在此等其他佈置中，裝置包含提供電流跨裝置流動之源極及汲極區。
現參看第1A圖，圖示CEM切換裝置之電流密度對電壓輪廓100，其說明CEM切換裝置切換行為。例如在「寫入操作」期間，至少部分地基於施加至CEM裝置之端子上之電壓，CEM裝置可置於相對低阻抗狀態或相對高阻抗狀態中。例如，電壓V設定 及電流密度J設定 之施加可使CEM切換裝置轉變至相對低阻抗的記憶體狀態中。相反地，電壓V重設 及電流密度J重設 之施加可使CEM裝置轉變至較高阻抗的記憶體狀態中。
如第1A圖圖示，元件符號110說明可將V 設定 與V 重設 隔開之電壓範圍。在使CEM切換裝置置於高阻抗狀態或低阻抗狀態之後，可藉由電壓V 讀取 之施加（例如，在讀取操作期間）及對CEM切換裝置端子處之電流或電流密度進行偵測（例如，利用讀取窗口107）來偵測CEM切換裝置之特定狀態。
根據第1A圖，如若施加充足的偏壓（例如，超過能帶分裂電位）及滿足前述莫特條件（例如，注入電洞數量等於切換區域中之電子數量），則CEM切換裝置可例如回應於莫特轉變自相對低阻抗狀態切換至相對高阻抗狀態。此可對應於第1A圖中電壓對比電流密度輪廓之點108。在此點處或適當接近此點處，電子不再被屏蔽及定域在金屬離子附近。此相關性可產生強電子間相互作用電位，該電位可使能帶分裂以形成相對高阻抗材料。
如若CEM切換裝置包含相對高阻抗狀態，則可藉由電洞之運送來產生電流。因此，如若跨CEM裝置之端子施加閾值電壓，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)裝置之電位阻障層而將電子注入金屬絕緣體金屬二極體中。在某些裝置中，在跨CEM裝置之端子施加之閾值電位處，閾值電流之電子的注入可執行「設定」操作，此舉可使CEM裝置置於低阻抗狀態。在低阻抗狀態中，電子增多可屏蔽進入之電子並移除電子之定域，此舉可操作以瓦解能帶分裂電位，進而導致低阻抗狀態。
CEM切換裝置中之電流可由外部施加之「順應」條件控制，該條件可至少部分地基於在寫入操作期間可受到限制之施加的外部電流來決定，以使CEM裝置置於相對高阻抗狀態中。在一些裝置中，此外部施加之順應電流亦可設定電流密度條件，以用於使CEM裝置置於相對高阻抗狀態中之後續重設操作。如第1A圖之特定裝置所示，可在寫入操作期間在點116處施加使CEM切換裝置置於相對低阻抗狀態中之電流密度J 順應 ，該電流密度J 順應 可決定在後續寫入操作中使CEM裝置置於高阻抗狀態之順應性條件。如第1A圖圖示，CEM裝置可隨後在點118處在電壓V 重設 下藉由施加電流密度J 重設 ≥J 順應 而置於高阻抗狀態中，在點118處從外部施加J 順應 。
順應性可尤其在CEM切換裝置中設定電子之數量，該電子將要由電洞「俘獲」以用於莫特轉變。換言之，在寫入操作中經施加以使CES裝置置於相對低阻抗記憶體狀態之電流可決定將要注入至CEM裝置用於隨後使CEM切換裝置轉變至相對高阻抗記憶體狀態之電洞數目。
如上文指出，重設條件可回應於點108處之莫特轉變而出現。此類莫特轉變可導致在CEM切換裝置中之一條件，在該條件下，電子濃度n 約等於，或至少相當於電洞密度p 。此條件可根據表達式(1)模型化如下：(1) 其中λ TF 對應於托馬斯費米屏蔽長度，及C為常數。
如第1A圖所示之電壓對比電流密度輪廓中區域104中之電流或電流密度可回應於來自跨CEM切換裝置之端子施加之電壓訊號之電洞注入而存在。此處，在電流IMI 下，當跨CES裝置之端子施加閾值電壓VMI 時，電洞注入可滿足低阻抗狀態至高阻抗狀態之轉變之莫特轉換準則。此情況可根據表達式(2)模型化如下：(2) 其中Q(VMI ) 對應於注入電荷(電洞或電子）及Q(VMI ) 為施加電壓之函數。賦能莫特轉變之電子及/或電洞注入可在能帶之間並回應於閾值電壓VMI 及閾值電流IMI 發生。根據表達式(1)，藉由表達式(2)中之IMI 注入之電洞使電子濃度n等於電荷濃度以引起莫特轉換，此閾值電壓VMI 對托馬斯費米屏蔽長度λ TF 之依賴性可根據如下表達式(3)模型化如下：(3) 其中ACEM 為CEM切換裝置之橫截面積；以及J 重設 (VMI ) 可表示在閾值電壓VMI 處施加至CEM切換裝置之穿過CEM切換裝置之電流密度，其可使CEM切換裝置置於相對高阻抗狀態。
第1B圖圖示包含夾入在導電基板170與導電覆蓋層180之間的CEM層160的CEM切換裝置150及切換裝置之等效電路的示意圖。
如上文所提及，CEM切換裝置可展現可變電阻及可變電容兩者之特性。換言之，如若跨裝置端子190及裝置端子190'量測，CEM切換裝置可被認為是可變阻抗裝置，其中阻抗至少部分地取決於裝置之電阻及電容特性。可變阻抗裝置之等效電路可包含與可變電容器194並聯之可變電阻器192（諸如可變電阻器）。當然，儘管在第1B圖中描繪之可變電阻器及可變電容器包含分立部件，但諸如圖示之可變阻抗裝置可包含大體上均質之CEM。
下文中表1繪示示例性可變阻抗裝置（諸如第1A圖之裝置）之示例性真值表。 表 1- 相關電子開關真值表
表1顯示諸如圖示之可變阻抗裝置之電阻可在低阻抗狀態與大體上不同之高阻抗狀態之間至少部分地隨著跨CEM切換裝置施加之電壓而轉變。例如，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低10.0至100,000.0倍之範圍內。然而，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低5.0至10.0倍之範圍內。表1亦顯示諸如圖示之裝置之可變阻抗裝置之電容可在更低電容狀態與更高電容狀態之間轉變，該更低電容狀態可例如包含大約零或極小之電容，該更高電容狀態至少部分地隨跨CEM切換裝置施加之電壓而變化。
CEM切換裝置諸如藉由例如經由注入充足數目之電子以滿足莫特轉變準則而自相對高阻抗狀態轉變進入相對低阻抗記憶體狀態中。在將CEM切換裝置轉變至相對低阻抗狀態時，如若注入充足電子及跨CEM裝置之端子之電位克服閾值開關電位（例如，V 設定 ），則注入電子可開始屏蔽。如上述所提及，屏蔽可操作以使雙重佔領之電子去定域以瓦解能帶分裂電位，進而產生相對低阻抗狀態。
CEM切換裝置可以包含CEM層，CEM層包含諸如過渡金屬氧化物(transition metal oxide; TMO)之一或多種金屬化合物。另外，導電基板及/或導電覆蓋層可以包含過渡金屬或過渡金屬化合物之一或多個，諸如過渡金屬氮化物或半導體或合金。
有時，因此在形成導電基板期間，及/或在後續處理期間，氧化層可在導電基板上方形成。例如，如若沉積在導電基板上方之CEM層使用TMO（諸如NiO），則來自CEM層之氧原子可向導電基板遷移或擴散。有時，這種氧遷移可產生諸如氧化層之界面層，其可引入在CEM層與導電基板之間流動的電流的阻力。
同樣地，在至少一些情況中，在形成導電覆蓋層之後，自CEM層遷移或擴散之氧可導致界面層之形成，諸如氧化層，其可引入在CEM層與導電覆蓋層之間流動的電流的阻力。
美國專利申請案第15/207,708號（以引入之方式併入本文）揭示對這種界面層之形成問題的一個方法。此方法包括將導電基板及/或導電覆蓋層暴露於一種製劑，該製劑抑制氧化層例如在基板之界面表面處形成。
本技術描述對這種界面層之形成問題的另一種方法。此方法基於形成導電基板及/或導電覆蓋層作為層狀結構，其中接觸CEM層之層包含導電材料，該導電材料在形成CEM切換裝置及其整合至電路板期間使用之溫度下大體上抵抗氧離子在其中擴散或遷移。
因此，在一個實施例中，提供用於製造CEM切換裝置之方法，該方法包含形成導電基板及在導電基板上形成相關電子材料(CEM)層，其中導電基板之形成包含形成導電材料之初生層及導電材料之次生層使得初生層接觸CEM層，以及其中初生層之導電材料大體上抵抗氧離子自CEM層擴散或遷移至次生層。
在另一實施例中，提供用於製造CEM切換裝置之方法，該方法包含在基板上形成相關電子材料(CEM)層及在CEM層上形成導電覆蓋層，其中導電覆蓋層之形成包含形成接觸CEM層之導電材料之初生層及在初生層上或上方形成導電材料之次生層，以及其中初生層之導電材料大體上抵抗氧離子自CEM層擴散或遷移至次生層。
在另一實施例中，提供用於製造CEM切換裝置之方法，該方法包含形成導電基板，在導電基板上形成相關電子材料(CEM)層及在CEM層上形成導電覆蓋層，其中導電覆蓋層之形成包含形成接觸CEM層之導電材料之初生層及在初生層上或上方形成導電材料之次生層，以及導電基板之形成包含在基板上形成導電材料之次生層及在次生層上或上方形成導電材料之初生層，以及其中初生層之導電材料大體上抵抗氧離子自CEM層擴散或遷移至次生層。
在一些實施例中，方法提供導電基板之初生層接觸CEM層及導電覆蓋層之初生層在CEM層上。
導電覆蓋層之初生層將在形成其次生層期間尤其抵抗來自CEM層之氧離子的擴散或遷移。
導電基板之初生層應在形成CEM層期間尤其抵抗氧離子的擴散或遷移。在需要導電覆蓋層之實施例中，導電基板之初生層亦應在形成導電覆蓋層期間抵抗氧離子的擴散或遷移。
應注意，在需要導電基板及導電覆蓋層兩者但它們中僅一者包含初生層及次生層的實施例中，另一者可簡單地包含導電材料層，其亦抵抗氧離子的擴散或遷移。
進一步注意，導電覆蓋層之初生層可包含相比於導電基板之初生層不同之導電材料。
儘管在上述實施例之間存在差異，但初生層之形成可利用大體上相同的方法。因此，除非上下文暗示其他情形，否則對形成初生層之引用可解釋為在任一實施例中關於導電基板及/或導電覆蓋層。
CEM層之形成可以利用20℃與1000℃之範圍內的溫度。例如，它可包含在範圍內之選定溫度下沉積導電材料及在彼範圍內之另一選定溫度下選擇性地退火。
同樣地，導電基板及導電覆蓋層之形成可以利用20℃於1000℃之範圍內的溫度。初生層之形成及次生層之形成可例如在彼範圍內之不同溫度下進行。
因此，初生層之導電材料可在20℃與1000℃之間的溫度下抵抗氧擴散或遷移。然而，它僅可在20℃與750℃之間的溫度下如此耐氧化-當用於形成CEM層及導電覆蓋層之溫度不超過750℃時。同樣地，它僅可在20℃與450℃之間的溫度下如此耐氧化。
次生層之導電材料不同於初生層之導電材料。它不需要在100℃以上之溫度下耐氧化，且可尤其形成相比於CEM層具有相對高阻抗的氧化物。相比於初生層之導電材料，可由於其蝕刻特性而選擇該導電材料。
在一些實施例中，初生層之導電材料可在20℃與1000℃之間的溫度下耐氧化。或者，初生層之導電材料可在20℃與750℃之間或在20℃與450℃之間的溫度下如此耐氧化。
然而，在其他實施例中，初生層之導電材料可易於氧化-只要初生層相比於CEM層保持相對導電。
初生層之適宜導電材料包括貴金屬及其合金。因此，方法可包含形成初生層，該初生層包含以下各者之一或多個：釕、銠、鈀、銀、鋨、銥、鉑、金、銅及錸。
初生層之其他適宜導電材料包括貴金屬氧化物及其混合物。因此，方法可包含形成初生層，該初生層包含諸如氧化釕(RuOx )、氧化銥(IrOx )、氧化銠(RhOx )及氧化鉑(PtOx )之貴金屬氧化物的一或多個。
初生層之另外其他適宜導電材料包括貴金屬與諸如氧化釕銥(Ir-RuOx )之貴金屬氧化物的混合物。因此，方法可以包含形成初生層，該初生層包含銥氧化釕(Ir-RuOx )、釕氧化銥(Ru-IrOx )、釕氧化鉑(Ru-PtOx )、鉑氧化釕(Pt-RuOx )、鉑氧化銠(Pt-RhOx )及其類似物之一或多個。
儘管諸如氮化鈦之過渡金屬氮化物在低於1000℃之溫度下易於氧化，但諸如釕氮化鈦(Ru-TiN)之導電材料可保持相對導電，即使在相對高溫（例如，大於200℃）下暴露於氧化環境之後。
因此，方法可以包含形成初生層，該初生層包含以下各者之一或多個：釕氮化鈦(Ru-TiN)、鉑氮化鈦(Pt-TiN)、銥氮化鈦(Ir-TiN)、鈀氮化鈦(Pd-TiN)、銠氮化鈦(Rh-TiN)、釕氮化鉭(Ru-TaN)、銠氮化鉭(Rh-TaN)、鉑氮化鉭(Pt-TaN)、銥氮化鉭(Ir-TaN)及鈀氮化鉭(Pd-TaN)及其類似物。
初生層之其他適宜導電材料可以類似地包含貴金屬及諸如矽化鎳之過渡金屬矽化物，其即使在相對高溫下暴露於氧化環境之下亦相對導電。
因此，方法可以包含形成初生層，該初生層包含以下各者之一或多個：釕矽化鎳(Ru-NiSi)、鉑矽化鎳(Pt-NiSi)、銠矽化鎳(Rh-NiSi)、銥矽化鎳(Ir-NiSi)及鈀矽化鎳(Pd-NiSi)。
初生層之另外其他適宜導電材料包含貴金屬與過渡金屬（諸如銅、鈷、鋁、鎳）之合金或貴金屬與即使在相對高溫下暴露於氧化環境之後亦相對導電的多晶矽之合金。
因此，方法可以包含形成初生層，該初生層包含合金，諸如Ru-Al、Ru-Cu、Ru-Co或Ru-Ni、或Ru-多晶矽、Pt-多晶矽或Ir-多晶矽。
初生層之另外其他適宜導電材料包括貴金屬矽化物，諸如矽化釕(Ru2 Si3 )，其即使在700℃下暴露於氧化環境之後亦相對導電。
因此，方法可以包含形成初生層，該初生層包含矽化釕(Ru2 Si3 )、矽化鉑(PtSi)、矽化銥(IrSi)及其類似物。
方法可以利用物理氣相沉積或化學氣相沉積以形成初生層。方法可例如包含藉由以下各者之一或多個形成初生層：原子層沉積（其可為雷射或電漿增強）、化學氣相沉積（其可為雷射或電漿增強）、速熱或熱絲化學氣相沉積、電子或離子束化學氣相沉積、濺射、離子束濺射、反應濺射、離子電鍍法。
在一個實施例中，初生層之形成包含在20℃與1000℃之間的溫度下在惰性氣氛中濺射一或多個貴金屬。濺射可尤其形成包含如上提及之貴金屬之任一個的初生層。或者，它可形成初生層，該初生層包含兩個或兩個以上貴金屬之合金，諸如釕銥合金。
在另一實施例中，初生層之形成包含濺射一或多個貴金屬，諸如釕、鉑或銥，隨後在20℃與1000℃之間的溫度下在包含諸如氧氣之氧化劑的氣氛中執行氧化作用。
在又一實施例中，初生層之形成包含在20℃與1000℃之間的溫度下在包含諸如氧氣之氧化劑的氣氛中濺射一或多個貴金屬，諸如釕、鉑或銥。
在此等後續實施例中，初生層包含導電金屬氧化物，諸如氧化釕(RuOx )、氧化銥(IrOx )、氧化鉑(PtOx )及其混合物之一或多個。
在另一實施例中，初生層之形成包含在20℃與1000℃之間的溫度下濺射矽及一或多個貴金屬。濺射之後可進行在20℃與1000℃之間的溫度下在惰性氣氛中之退火。
在又一實施例中，初生層之形成包含來自有機金屬前驅物分子之貴金屬或貴金屬氧化物之原子層沉積或金屬有機化學氣相沉積（其可為雷射或電漿增強）。
在整個學術文獻中描述此類沉積，且原子層沉積藉由Hämäläinen J.等人在Chem. Mater.2014年26期第786-801頁之「貴金屬及它們的氧化物之原子層沉積(Atomic Layer Deposition of Noble Metals and Their Oxides)」中回顧。
在一個實施例中，初生層之形成包含基於有機金屬前驅物由氧氣或空氣之氧化作用的原子層沉積。可在200℃以上之溫度下進行的沉積可由以下表達式(4)表示： AX( 氣體 ) + O2 或空氣= A( 金屬 ) + 燃燒產物 (4) 其中AX為有機金屬前驅物，金屬(A)最適合為釕、鋨、銠、銥或鉑，以及「燃燒產物」為諸如一氧化碳、二氧化碳、甲烷、氫氣及水之氣體，其可被認為起因於有機金屬前驅物之燃燒。
在表達式(4)中，有機金屬前驅物之「X」表示一或多個有機配位體，諸如環戊二烯基(Cp)、乙基環戊二烯基(EtCp)、甲基環戊二烯基(MeCp)、二甲基胺基環戊二烯基(Me2 NEtCp)、2,4-甲基戊二烯基(dmpd)、環己二烯基(chd)、甲基二甲基環己二烯基(Me-Me2 -chd)、環辛二烯基(cod)、甲基(Me)、乙基(Et)、羰基(CO)、三苯基膦(PPh3 )、三正丁基膦(Pn Bu3 )、吡啶基(Py)、甲基吡啶基(MePy)、二甲基吡啶基(Me2 Py)、1,4-異丙基（甲基）苯(iPr-Me-Be)、乙苯(Et-Be)、新戊酸酯(piv)、乙醯丙酮基(acac)、2,2,6,6-四甲基庚烷-3,5-二酮基(thd)、辛烷-2-4-二酮基(od)、1,3-二第三丁基乙脒基(tBu-Me-amd)、六氟乙醯丙酮基(hfd)、6,6,7,7,8,8,8-七氟-2,2-二甲基-3,5-辛烷二酮基(hfac)及被稱為keim1、keim2及keim3的氟化β-酮亞胺酸酯。
初生層之形成可尤其包含基於以下各者之一或多個與氧氣或空氣之氧化的原子層沉積：叁(乙醯丙酮)銠(Rh(acac)3 )、叁(乙醯丙酮)銥(Ir(acac)3 )、叁(乙醯丙酮)鉑(Pt(acac)3 )、二甲基(乙醯丙酮)金((acac)AuMe2 )、雙(環戊二烯基)釕(Ru(Cp)2 )、雙(環戊二烯基)鋨(Os(Cp)2 ）及三乙基膦（6,6,7,7,8,8,8-七氟-2,2-二甲基-3,5-辛烷二酮）銀((hfac)AgPEt3 )。
應注意，這種有機金屬前驅物由氧或空氣之氧化作用通常導致貴金屬之沉積，但至少對於釕及銥，有機金屬前驅物與處理條件（諸如溫度、有機金屬前驅物之濃度及氧分壓）之謹慎選擇可賦能形成貴金屬氧化物。
然而，貴金屬氧化物之原子層沉積更一般藉由此種有機金屬前驅物被臭氧氧化而進行。
因此，在另一實施例中，初生層之形成包含基於有機金屬前驅物與臭氧之氧化作用的原子層沉積。可以在低於200℃之溫度下進行的沉積，可以由以下表達式(5)表示： AX( 氣體 ) + O3 = Ax Oy( 固體 ) + 燃燒產物(5) 其中AX為有機金屬前驅物，Ax Oy 最適合為銠、銥、鈀或鉑之氧化物，以及「燃燒產物」為諸如一氧化碳、二氧化碳、甲烷、氫氣及水之氣體，其可被認為起因於有機金屬前驅物之燃燒。
在表達式(5)中，有機金屬前驅物之「X」表示一或多個有機配位體，諸如環戊二烯基(Cp)、乙基環戊二烯基(EtCp)、甲基環戊二烯基(MeCp)、二甲基胺基環戊二烯基(Me2 NEtCp)、2,4-甲基戊二烯基(dmpd)、環己二烯基(chd)、甲基二甲基環己二烯基(Me-Me2 -chd)、乙基(Et)、羰基(CO)、吡啶基(Py)、甲基吡啶基(MePy)、二甲基吡啶基(Me2 Py)、1,4-異丙基(甲基)苯(iPr-Me-Be)、乙苯(Et-Be)、乙醯丙酮基(acac)、2,2,6,6-四甲基庚烷-3,5-二酮基(thd)、辛烷-2-4-二酮基(od)、1,3-二第三丁基乙脒基(tBu-Me-amd)。
初生層之形成可尤其包含基於有機金屬前驅物（諸如叁(乙醯丙酮)銥、叁(乙醯丙酮)銠及雙(環戊二烯基)釕）被臭氧氧化之原子層沉積。
在又一實施例中，初生層之形成包含基於貴金屬氧化物之形成與還原的原子層沉積。可以在低於200℃之溫度下進行的沉積，可以由以下表達式(6)表示： AX( 氣體 ) + O3 /H2 = A( 金屬 ) + 燃燒產物(6) 其中「AX」為有機金屬前驅物，金屬(A)最適合為銠、銥、鈀或鉑，以及「燃燒產物」為諸如一氧化碳、二氧化碳、甲烷、氫氣及水之氣體，其可被認為起因於有機金屬前驅物之燃燒。
應注意在此實施例中，沉積可使用包含(1)脈衝臭氧及(2)脈衝氫氣的單位循環。脈衝臭氧產生中間氧化物，其藉由脈衝氫氣還原為金屬。
在表達式(6)中，有機金屬前驅物之「X」表示一或多個有機配位體，諸如關於以上表達式(5)提及之彼等。
初生層之形成可尤其包含基於藉由使用臭氧及氫氣之連續脈衝的叁(乙醯丙酮)銠(Rh(acac)3 )或叁(乙醯丙酮)銥(Ir(acac)3 )之氧化還原的原子層沉積。
在又一實施例中，初生層之形成包含基於有機金屬前驅物藉由氫氣或其他還原劑之直接還原的原子層沉積。可在100℃與500℃之間的溫度下進行的此沉積可由表達式(7)表示： AX( 氣體 ) + [R] = A( 金屬 ) + 燃燒產物 (7) 其中「AX」為有機金屬前驅物，金屬(A)最適合為釕、銠、銥、鉑或鈀，以及[R]為諸如氫氣或福爾馬林之還原劑。
在表達式(7)中，有機金屬前驅物之「X」表示一或多個有機配位體，諸如關於以上表達式(4)提及之彼等。
初生層之形成可因此包含基於雙(6,6,7,7,8,8,8-七氟-2,2-二甲基-3,5-辛烷二酮)鈀(Pd(hfac)2 )被福爾馬林還原之原子層沉積。
在一個實施例中，初生層之形成包含原子層沉積，該原子層沉積提供貴金屬及過渡金屬氮化物（諸如氮化鈦、氮化鉭或氮化鎢）之子層的形成。
沉積可在100℃與500℃之間的溫度下進行。當然，在過渡金屬氮化物在彼溫度下易於被臭氧、氧或空氣氧化的情況下，沉積應規定貴金屬藉由其有機金屬前驅物之直接還原而沉積。
在特定實施例中，初生層之形成可以包含藉由含有釕之有機金屬前驅物被氫氣直接還原而形成包含釕之一或多個子層。
它可以進一步包含形成包含氮化鈦之一或多個子層，藉由根據以下表達式(8)之含有鈦之有機金屬前驅物與氮之反應： AX( 氣體 ) + N2 或 NH3 = AB( 固體 ) + XY( 氣體 ) (8) 其中「A」對應於鈦，「AB」對應於氮化鈦。
在表達式(8)中，「X」可包含有機配位體之一或多個，諸如二甲基醯胺基(dimethylamido；Me2 N-)、二乙基醯胺基(Et2 N-)、第三丁基亞胺基(tBuN=)、羰基(-CO)、乙氧基(-OEt)、異丙氧基(-OiPr)、1-或2-甲基丁基異氮基(MeBuNC-)及環戊二烯基(Cp)。或者「X」可包含配位體的一或多個，諸如鹵素及尤其氟(-F)、氯(-Cl)或溴(-Br)以及β-二酮或脒鹽，諸如N，N'-二第二丁基乙脒鹽或N,N'-二烯丙基乙脒鹽。
初生層之形成可尤其包含在分別分配給釕及氮化鈦之子循環中的雙(乙基環戊二烯基)釕（Ru（EtCp）2）及肆(二甲基胺基)鈦（tetrakis(dimethylamino)titanium; TDMAT）的原子層沉積。基於此等前驅物之原子層沉積由Jeong, S-J等人在2011年11期第671-674頁之「奈米科學與奈米技術(Journal of Nanoscience and Nanotechnology)」中描述。
在一個實施例中，初生層之形成包含利用單獨的前驅物分子之原子層沉積，該原子層沉積提供以用於根據以下表達式(9)之形成矽及貴金屬之子層： AX( 氣體 ) + BY( 氣體 ) + [R] = AB( 固體 ) + XY( 氣體 ) (9) 其中「A」最適合為釕、銠、銥、鉑或鈀，AB對應於諸如矽化釕(Ru2 Si3 )之貴金屬矽化物，以及[R]為諸如氨氣之還原劑。
在此實施例中，表達式(9)之「X」可以包含一或多個有機配位體，諸如關於以上表達式(4)或表達式(5)提及之彼等。
因此，釕基前驅物AX可以包含，例如雙(環戊二烯基)釕(Ru(Cp)2 、雙(乙基環戊二烯基)釕(Ru(EtCp)2 或雙(2,4-二甲基-戊二烯)釕(Ru(dmpd)2 )。
在表達式(9)中，前驅物「BY」可以包含鹵化矽，諸如四氟化矽(SiF4 )或四氯化矽(SiCl4 )或施矽有機分子，諸如烷基矽烷，例如三乙基矽烷，矽醇鹽，諸如四乙基正矽酸酯(tetraethyl orthosilicate; TEOS)、矽氧烷、矽氮烷或烴基醯胺矽，諸如肆(乙基甲基)醯胺矽。
在此實施例中，初生層之形成之後可執行退火。
應注意，初生層之形成可包含單位循環，此單位循環包含脈衝(1)「AX」或「BY」前驅物(2)氨氣(3)及脈衝「BY」或「AX」前驅物及(4)氨氣。此類循環沉積矽及貴金屬之另一個子層。退火彼等子層可藉由矽及貴金屬之一個或其他的或兩個之擴散而導致貴金屬矽化物之形成。
退火可原位進行，且可尤其包含快速熱退火至一溫度或20℃與1000℃之間的溫度。
應注意，對本文子層之引用為對藉由預定數目之單位循環之子循環形成的層的引用，該子循環形成特定化學實體，諸如釕或氮化鈦。
進一步注意，藉由原子層沉積不同的子層而形成之導電材料在本文大體由符號「-」指示，儘管材料可關於且有時描述為單個化學實體。
因此，藉由原子層沉積形成之導電材料表示為(Ru-TiN)，該原子層沉積提供上述之釕及氮化鈦之子層。
在另一實施例中，初生層之導電材料之形成包含原子層沉積，該原子層沉積提供包含一個以上貴金屬或一個以上貴金屬氧化物之單層。
應注意，如本文使用，「單層」指藉由提供特定化學實體之原子層沉積之單個單位循環而形成的層。這種單層不是由不同的及平行的單位循環產生的，而是要求有機金屬前驅物在單個單位循環中與另一種反應物反應以形成類似化學實體之混合物，諸如貴金屬或貴金屬氧化物。
包含一個以上貴金屬或一個以上貴金屬氧化物之單層可經由不同有機金屬前驅物之同時脈衝而產生。它亦可經由不同有機金屬前驅物之連續脈衝而產生，其中前驅物之濃度或脈衝之持續時間使得部分的覆蓋使用一個前驅物實現及使用另一前驅物完成。
應注意，藉由包含例如釕及銥之單層之原子層沉積而形成的導電材料在本文大體藉由符號「/」指示，儘管材料有時描述為合金。
因此，藉由包含釕及銥或氧化釕及氧化銥之單層之原子層沉積而形成的導電材料表示為(Ru/Ir)或(RuOx /IrOx )。
可以選擇用於初生層之特定導電材料以便其功函數與CEM層之功函數匹配。或者或另外，可進行選擇以便其蝕刻快於或慢於CEM層之蝕刻。
藉由使用用於初生層之原子層沉積大大地增強選擇，該原子層沉積形成包含不同貴金屬或貴金屬氧化物之子層及/或單層的導電材料。
這種子層或單層可不僅經由不同貴金屬之選擇，而且例如經由此等貴金屬各別濃度之選擇，賦能非常準確地定製初生層之功函數。
因此，在一個實施例中，初生層之形成包含原子層沉積，該原子層沉積提供例如不同貴金屬或貴金屬氧化物之子層的形成。
在另一實施例中，初生層之形成包含原子層沉積，該原子層沉積提供包含例如不同貴金屬或貴金屬氧化物之單層的形成。
在又一實施例中，初生層之形成包含原子層沉積，該原子層沉積提供如上所述之子層以及單層的形成。
在此方面，應注意，CEM層之功函數可根據一或多個金屬或金屬化合物（例如，金屬氧化物）之選擇及摻雜劑之選擇而變化顯著。因此，子層及/或單層之選擇可針對不同CEM層而不同。
初生層之形成可包含形成不同貴金屬之複數個子層，如A1 -A2 、A1 -A2 -A1 、A1 -A2 -A3 、A1 -A2 /A3 、A1 -A2 /A3 -A1 、A1 -A2 /A3 -A4 及A1 -A2 -A3 -A4 等等，其中A1 、A2 、A3 及A4 為不同的貴金屬。例如，此可包含形成如Pt/Ir/Pt或Ru/Ir/Ru或Pt/Ir/Ru或Pt/Rh/Ru或Pt/Pt-Ir/Ir或Pt/Pt-Rh/Rh之子層或如Pt/Rh/Pt或Pt/Rh/Pt或Ru/Rh/Ru之子層。
或者或另外，初生層之形成可包含形成不同貴金屬氧化物之複數個子層，諸如A1 O-A2 O、A1 O-A2 O-A3 O、A1 O-A2 O/A3 O及A1 O-A2 O/A3 O-A1 O、A1 O-A2 O/A3 O-A1 O及A1 O-A2 O-A3 O-A4 O，其中A1 O、A2 O、A3 O及A4 O為不同金屬氧化物（未指示化學計量）。例如，此可包含形成如RuOx /IrOx 之子層。
當然，初生層之形成亦可包含形成貴金屬及貴金屬氧化物之複數個子層，諸如A1 -A1 O-A1 、A1 /A2 -A1 O-A3 ，其中A1 、A2 及A3 為不同貴金屬。例如，此可包含形成如RuOx -Ru之子層。
應注意，子層可包含包括合金或氧化物之混合物（例如，由M1 /M2 指示）之子層。
初生層之形成可簡單地包含形成包含一個以上貴金屬或一個以上貴金屬氧化物之單層。在彼情況下，初生層可描述為包含合金且指示為A1 /A2 或A1 /A2 /A3 或包含氧化物之混合物且指示為A1 O/A2 O或A1 O/A2 O/A3 之單個層。
一般而言，已發現，貴金屬及貴金屬氧化物之蝕刻與蝕刻CEM層一樣困難且在考慮到不同貴金屬及/或不同貴金屬氧化物之間的蝕刻速率的差異而進行的選擇中沒有太多優勢。
但是，導電基板之初生層包含與導電覆蓋層之初生層不同的導電材料可能是有利的。
因此，在一個實施例中，方法包含形成導電基板之初生層及導電覆蓋層之初生層，其中導電基板之初生層之導電材料不同於導電覆蓋層之初生層之導電材料。在此實施例中，對於給定蝕刻劑，導電覆蓋層之初生層可例如比導電基板之初生層更加快速地被蝕刻。
當然，導電覆蓋層之初生層之厚度亦可不同於導電基板之初生層之厚度。
然而，一般而言，初生層之厚度將儘可能地低，不僅由於蝕刻困難，而且因為次生層可在蝕刻過程中充當硬遮罩或蝕刻停止層。
導電基板及導電覆蓋層之初生層之適宜厚度大於約5Å且低於350Å，例如低於250Å且尤其小於或等於200Å。
次生層之厚度可大於初生層之厚度，尤其當次生層將充當硬遮罩或蝕刻停止層時。次生層厚度可例如大於200Å，及尤其大於1000Å且低於5000Å。
因此，初生層及次生層合起來可被認為提供具有塊部分（次生層）及襯墊部分（初生層）之導電基板及/或導電覆蓋層。
應注意在全部上述實施例中，應選擇有機金屬前驅物及諸如溫度、壓力及流速之處理條件，以便初生層不含可導致初生層在相對導電狀態與相對絕緣狀態之間切換的濃度下之有機或其他雜質。
在一些情況下，初生層之形成可以包括退火以便去除這種雜質。退火可原位進行或隨後在20℃與1000℃之間的溫度下在惰性氣氛中進行。
另外應注意，初生層之形成可替代地使用來自類似於如上所述之彼等的有機前驅物的金屬有機化學汽相沉積。此氣相沉積亦可提供如針對原子層沉積描述之子層及單層（儘管控制較少）。
如上所述，次生層之導電材料可包含在20℃與1000℃之間的溫度下易於氧化的任意材料-及尤其可產生高電阻率之界面層（若界面層接觸CEM層）的材料。
次生層之適宜導電材料包括過渡金屬及過渡金屬化合物，諸如鈦、鉭、鎢、銅、鈷、鋁、鎳、氮化鈦、氮化鉭、氮化鎢、及諸如矽化鎳之矽化物以及多晶矽。
因此，在一些實施例中，次生層之形成包含形成氮化鈦、氮化鉭或氮化鎢之一或多個的層。
在其他實施例中，次生層之形成包含形成銅、鈷、鋁、鎳、鈦、鉭或鎢之一或多個的層。
當然，次生層之形成可以包含形成包含此等導電材料之混合物的層。
方法可以利用物理氣相沉積或化學氣相沉積以形成次生層。方法可例如包含藉由以下各者之一或多個形成次生層：原子層沉積（其可為雷射或電漿增強）、化學氣相沉積（其可為雷射或電漿增強）、速熱或熱絲化學氣相沉積、電子或離子束化學氣相沉積、濺射、離子束濺射、反應濺射、離子電鍍法。
應注意，導電覆蓋層之次生層在初生層上形成及導電基板之次生層在諸如矽晶圓之另一基板上形成。
另外應注意，儘管導電覆蓋層之次生層可包含與導電基板之次生層不同的導電材料，但此等次生層之形成可利用大體上相同的方法。因此，除非上下文另外指示，否則對在上述態樣及實施例中形成次生層的引用可關於形成導電基板或者導電覆蓋層之次生層來解釋。
在某些實施例中，次生層之形成包含靶濺射，該靶包含諸如銅、鈷、鋁、鎳、鈦、鉭或鎢之金屬或諸如氮化鈦、氮化鉭或氮化鎢之金屬氮化物。
在其他實施例中，次生層之形成包含在氮氣氛中諸如鈦、鉭或鎢之金屬的反應濺射。
在又一實施例中，根據表達式(10)，次生層之形成包含原子層沉積： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) + XY( 氣體 ) (10) 其中「A」對應於鈦、鉭或鎢，「AB」對應於氮化鈦、氮化鉭或氮化鎢，以及「BY」包含諸如氨氣(NH3 )、氮氣(N2 )之還原劑。
在此等實施例中，「X」可包含諸如有機配位體之配位體的一或多個，該有機配位體諸如二甲基醯胺基(Me2 N-)、二乙基醯胺基(Et2 N-)、第三丁基亞胺基(tBuN=)、羰基(-CO)、乙氧基(-OEt)、異丙氧基(-Oi Pr)、醯胺基(NH3 - )、1-或2-甲基丁基異氮基(MeBuNC-)及環戊二烯基(Cp)。或者「X」可包含配位體，諸如鹵素及尤其氟(-F)、氯(-Cl)或溴(-Br)以及β-二酮或脒鹽，諸如N,N’-二第二丁基乙脒鹽或N,N’-二烯丙基乙脒鹽。
因此，鈦基前驅物可以包含四氯化鈦(TiCl4 )、四異丙氧化鈦(titanium tetraisopropoxide; TTIP)、肆(二甲基醯胺基)鈦(tetrakis(dimethylamido)titanium; TDMAT)或肆(二乙基醯胺基)鈦(tetrakis(diethyl-amido)titanium; TDEAT)。在其他實施例中，鉭基前驅物可以包含五(二甲基醯胺基)鉭(pentakis(dimethylamido)tantalum; PDMAT)、乙氧化鉭(TAETO)或五氯化鉭。在又一實施例中，鎢基前驅物可以包含六氟化鎢、六羰基化鎢、三氨三羰基鎢、環戊二烯基三羰基鎢氫化物或五羰基化鎢1-甲基丁基異腈或雙(第三丁基亞胺基)-雙(二甲基醯胺基)鎢。
次生層之導電材料可以包含在20℃與1000℃之間的溫度下易於氧化的金屬或金屬氧化物。
因此，在某些實施例中，次生層之形成包含靶在惰性氣氛中之濺射，該靶包含諸如鎢或鈦之金屬或諸如矽化鎳之金屬矽化物。
在其他實施例中，根據表達式(11)，次生層之形成包含原子層沉積： AX( 氣體 ) + BY( 氣體 ) = A( 金屬 ) + XY( 氣體 ) (11) 其中「A」對應於鈦、鎢，「X」對應於諸如上述之彼等的有機配位體之一或多個，以及「BY」包含諸如氫氣(H2 )之還原劑。
在又一實施例中，根據表達式(12)，次生層之形成包含原子層沉積： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) + XY( 氣體 ) (12) 其中「A」對應於鈦，「AB」對應於金屬氧化物，「X」對應於諸如如上述之彼等的配位體之一或多個，以及「BY」包含諸如氧氣(O2 )或臭氧(O3 )之氧化劑。
具體而言，這種沉積可在100℃與500℃之間的溫度下進行。應注意，選擇有機金屬前驅物及諸如溫度、壓力及流速之處理條件，以便次生層之導電材料大體上不含有可致使材料在相對導電狀態與相對絕緣狀態之間切換之雜質濃度。
在一些情況下，次生層之形成可包括在選定溫度或20℃與1000℃之間的溫度下在惰性氣氛中進行的退火，以便去除這種有機雜質。
具體而言，方法可包含藉由沉積d區或f區元素（尤其具有不完全d電子殼層或f電子殼層之元素）之氧化物而形成CEM層。具體而言，金屬氧化物可包含鎳、鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦或釩之氧化物。應注意，亦可利用包含一個以上金屬氧化物之化合物，其包括稀土過渡金屬鈣鈦礦及其他混合氧化物，諸如鈦酸釔(YTiO3 )。
方法可以利用物理氣相沉積或化學氣相沉積以形成CEM層。方法可例如包含藉由以下各者之一或多個形成CEM層：原子層沉積（其可為雷射或電漿增強）、化學氣相沉積（其可為雷射或電漿增強）、速熱或熱絲化學氣相沉積、電子或離子束化學氣相沉積、濺射、離子束濺射、反應濺射、離子電鍍法。
CEM層之形成可以藉由一或多種摻雜劑來提供摻雜，從而建立及/或穩定CEM層中的可變阻抗性質。
CEM層之形成可例如包含形成由配位體L摻雜之可變阻抗過渡金屬氧化物，例如NiO：Lx ，其中L為配位體元素或化合物及x指示對於一個單元NiO的配位體的單元數目。
方法可例如形成CEM層，該CEM層包含由逆給予含碳配位體摻雜的氧化鎳，諸如羰基(NiO：CO)。
方法可例如形成CEM層，該CEM層包含由另一逆給予配位體摻雜的氧化鎳，諸如亞硝醯基(NO)、異氰化物(RNC，其中R為H、C1 -C6 烷基或C6 -C10芳基）、膦（R3 P，其中R為C1 -C6 烷基或C6 -C10 芳基），例如三苯基膦基(PPh3 )、烯（例如乙烯）、炔（例如乙炔）、1,10-菲啉(1,10-phenanthrolino；C12 H8 N2 )、2,2'-二吡啶(C10 H8 N2 )、乙二胺(C2 H8 N2 )、氨氣(NH3 )、乙腈(CH3 CN)、氟(F)、氯(Cl)、溴(Br)、氰(CN)及硫(S)。
一種或多種摻雜劑可以來自用於藉由一種或多種上述製程而沉積金屬氧化物的有機金屬前驅物分子的一或多種配位體。這種摻雜劑可以包含或來自含碳配位體，諸如環戊二烯基，或含氮配位體，諸如烷基醯胺基、亞胺基、脒基及其類似物。
或者或另外，一種或多種摻雜劑可以包含來自分子之配位體，該分子引入製程中以用於彼目的。外在摻雜劑可例如來自Cx Hy Nz 形式之含氮分子，其中x、y≥0且N≥1，諸如氨氣(NH3 )、氰化物(CN-)、疊氮化物(N3 - )、乙二胺(C2 H8 N2 )、1,10-菲啉(1,10-phenanthroline；C12 H8 N2 )、2,2’-二吡啶(C10 H8 N2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)及諸如硫氰酸(NCS- )之氰基硫。或者，外在摻雜劑可來自氧化氮(Nx Oy )，諸如一氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )及硝酸根(NO3 - )。
在特定實施例中，CEM層之形成包含原子層沉積，例如沉積氧化鎳材料，諸如NiO：CO或NiO：NH3 ，在電路環境中在CEM裝置工作期間提供電子逆給予，例如為了產生低阻抗狀態。同時在電路環境中的工作期間，例如電子逆給予可逆轉以便產生大體上不同之阻抗狀態，諸如高阻抗狀態。
在特定實施例中，根據表達式(13)，CEM層之形成包含原子層沉積： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) + XY( 氣體 ) (13) 其中「A」對應於過渡或其他金屬，以及「AB」對應於過渡或其他金屬化合物，諸如過渡金屬氧化物。
在此些實施例中，表達式(13)之「X」可以包含一或多種有機配位體，諸如脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚烷-3,5-二酮) ((thd)2 )、乙醯丙酮(acac)、雙(甲基環戊二烯基) ((CH3 C5 H4 )2 )、二甲基乙二醛肟(dmg)2 、2-胺基-戊-2-烯-4-酮基(apo)2 、(dmamb)2 （其中dmamb=1-二甲胺基-2-甲基-2-丁醇鹽）、(dmamp)2 （其中dmamp=1-二甲胺-2-甲基-2-丙醇鹽）、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 )及羰基(CO)4 。
因此，在一些實施例中，鎳基前驅物AX可包含例如脒基鎳(Ni(AMD))、二環戊二烯鎳(Ni(Cp)2 )、二乙基環戊二烯鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚-3,5-二酮)Ni(II)(Ni(thd)2 )、乙醯基丙酮酸鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 ）、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮鎳(Ni(apo)2 )、Ni(dmamb)2 （其中dmamb=1-二甲胺基-2-甲基-2-丁醇鹽、Ni(dmamp)2 （其中dmamp=1-二甲胺-2-甲基-2-丙醇鹽）、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 、及羰基鎳(Ni(CO)4 )。
在表達式(13)中，前驅物「BY」可包含氧化劑，諸如氧氣(O2 )、臭氧(O3 )、一氧化氮(NO)或過氧化氫(H2 O2 )。在其他實施例中，電漿可與氧化劑一起使用以形成氧自由基。
然而，在特定實施例中，包含除前驅物AX及BY之外之逆給予材料的摻雜劑可用以形成CEM層。可與前驅物AX共流之包含逆給予材料之額外摻雜劑配位體可允許大體上根據下文表達式(14)之逆給予化合物之形成。
在特定實施例中，可使用包含逆給予材料，諸如氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或其他材料之摻雜劑，也可使用其他含碳或氮之其他配位體或包含上述逆給予材料之其他摻雜劑。因此，表達式(13)可大體上根據下文表達式(14)改為包括包含逆給予材料之額外摻雜劑配位體： AX( 氣體 ) + (氨或其他含氮配位體) + BY( 氣體 ) = AB：NH3( 固體 ) + XY( 氣體 ) (14)
在表達式(14)中，「BY」可包含氧化劑，諸如氧氣(O2 )、臭氧(O3 )、一氧化氮(NO)或過氧化氫(H2 O2 )。在其他實施例中，電漿可與氧化劑(BY)一起使用以形成氧自由基。同樣地，電漿可與包含逆給予材料之摻雜物質一起使用以形成活化物質來控制初生CEM層之摻雜濃度。
應當注意，諸如表達式(13)及表達式(14)之AX、BY及NH3 （或其他含氮配位體）之前驅物中之諸如原子濃度之濃度可經調整以便在所製造之CEM裝置中產生包含逆給予材料之氮或碳摻雜劑的最終原子濃度，諸如以包含近似0.1%與15.0%之間之濃度的氨(NH3 )或羰基(CO)之形式。
在特定實施例中，諸如利用原子層沉積之實施例，基板可在20℃至1000℃之間的溫度，尤其20℃與750℃之間或20℃與400℃之間的一或多個溫度下曝露於前驅物，諸如AX及BY以及提供逆給予配位體之化合物（諸如氨或包含包括例如鎳醯胺、鎳醯亞胺、鎳脒鹽或其組合之金屬氮鍵之其他配位體）。
在特定實施例中，回應於原子層沉積之一或多個雙前驅物循環（例如，AX及BY），或三前驅物循環（AX、NH3 、CH4 或包含氮、碳之其他配位體或包含逆給予材料之其他摻雜劑及BY），初生CEM層可進行原位退火，其可允許改善層性質或可用以將包含逆給予材料（諸如以羰基或胺基之形式）之摻雜劑併入CEM層中。
在某些實施例中，可在在20.0°C至100.0°C之間的溫度下執行原位退火。然而，在其他實施例中，可使用20.0℃至750.0℃之間的溫度執行原位退火。原位退火時間可自近似1.0秒至5.0小時之持續時間內變化。在特定實施例中，退火時間可在更狹窄範圍內，諸如，例如自0.5分鐘至180.0分鐘之間變化。
在一個實施例中，原子層沉積可用於沉積導電基板、CEM層及導電覆蓋層。此原子層沉積可例如使用與用於導電基板及/或導電覆蓋層相同或不同的有機金屬前驅物以形成CEM層及相比於還原劑使用氧化劑以形成CEM層。
應注意，初生層之導電材料之選擇及在CEM切換裝置中之各層之沉積的溫度應關於初生層被CEM層氧化的可能性而選擇。
例如，CEM層在導電基板之初生層上之形成應在選定溫度下進行，在該選定溫度下初生層之導電材料之氧化作用耐氧化。
同樣地，導電覆蓋層之初生層及次生層之形成應在導電材料之氧化作用耐氧化之溫度下進行。
在其中使用（電漿增強）原子層沉積之實施例中，可進行初生層及次生層之導電材料之選擇以及CEM層之金屬氧化物之選擇以便各層之沉積使用與形成各層相同或增大的溫度。
在另一實施例中，提供包含導電基板及相關電子材料(CEM)層之切換裝置，其中導電基板包含導電材料之初生層及導電材料之次生層，其中初生層接觸CEM層且大體上抵抗氧離子自CEM層擴散或遷移至次生層。
在另一實施例中，提供包含相關電子材料(CEM)層及導電覆蓋層之切換裝置，其中導電覆蓋層包含導電材料之初生層及導電材料之次生層，其中初生層接觸CEM層且大體上抵抗氧離子自CEM層擴散或遷移至次生層。
在又一實施例中，提供包含導電基板、導電覆蓋層及在以上各者之間的相關電子材料(CEM)層之切換裝置，其中導電基板及/或導電覆蓋層各自包含導電材料之初生層及導電材料之次生層，其中初生層接觸CEM層且大體上抵抗氧離子自CEM層擴散或遷移至次生層。
初生層之導電材料可例如在20℃與1000℃之間的溫度下或高達450℃、600℃、700℃、800℃或900℃之溫度下抵抗氧離子擴散或遷移。
初生層之導電材料亦可在這些溫度下藉由CEM層抵抗氧化。然而，只要初生層與CEM層相比保持相對導電，它可能在這些溫度下易於氧化。
次生層在100℃以上之溫度下不一定耐氧化。此可能與初生層不同，尤其相比於初生層之導電材料之彼等，次生層由於其蝕刻性質而被選擇。
初生層之適宜導電材料包括貴金屬及其合金。因此，初生層可包含釕、銠、鈀、銀、鋨、銥、鉑、金、銅及錸之一或多個。
初生層之其他適宜導電材料包括導電金屬氧化物及其混合物。因此，初生層可包含導電金屬氧化物之一或多個，尤其諸如氧化釕(RuOx )、氧化銥(IrOx )、及氧化鉑(PtOx )之貴金屬氧化物的一或多個。
初生層之另外其他適宜導電材料包括貴金屬與諸如銥氧化釕(Ir-RuOx )之導電金屬氧化物的混合物。因此，初生層可以包含銥氧化釕(Ir-RuOx )、釕氧化銥(Ru-IrOx )、釕氧化鉑(Ru-PtOx)、鉑氧化釕(Pt-RuOx )及其類似物之一或多個。
如上所述，諸如釕氮化鈦(Ru-TiN)之導電材料即使在相對高溫下暴露於氧化環境之後可保持導電。因此，初生層可以包含以下各者之一或多個：釕氮化鈦(Ru-TiN)、鉑氮化鈦(Pt-TiN)、銥氮化鈦(Ir-TiN)、鈀氮化鈦(Pd-TiN)、釕氮化鉭(Ru-TaN)、鉑氮化鉭(Pt-TaN)、銥氮化鉭(Ir-TaN)及鈀氮化鉭(Pd-TaN)及其類似物。
初生層之其他適宜導電材料可以類似地包含貴金屬及諸如矽化鎳之過渡金屬矽化物，其即使在相對高溫下暴露於氧化環境之下亦相對導電。因此，初生層可以包含以下各者之一或多個：釕矽化鎳(Ru-NiSi)、鉑矽化鎳(Pt-NiSi)、銠矽化鎳(Rh-NiSi)、銥矽化鎳(Ir-NiSi)及鈀矽化鎳(Pd-NiSi)及其類似物。
初生層之另外其他適宜導電材料包含貴金屬與過渡金屬（諸如銅、鈷、鋁、鎳）之合金或貴金屬與即使在相對高溫下暴露於氧化環境之後亦相對導電的多晶矽之合金。因此，初生層可以包含諸如Ru-Al、Ru-Cu、Ru-Co或Ru-Ni、或Ru-多晶矽、Pt-多晶矽或Ir-多晶矽及其類似物之合金的一或多個。
初生層之另外其他適宜導電材料包括貴金屬矽化物，諸如矽化釕(Ru2 Si3 )，其即使在700℃下暴露於氧化環境之後相對導電。因此，初生層可以包含矽化釕(Ru2 Si3 )、矽化鉑(PtSi)、矽化銥(IrSi)及其類似物之一或多個。
在一個實施例中，初生層包含例如不同貴金屬或貴金屬氧化物之複數個子層。
在另一實施例中，初生層包含不同貴金屬或貴金屬氧化物之單層。在又一實施例中，初生層包含如上所述之子層以及單層。如上所述，子層及/或單層之選擇可針對不同CEM層而不同。
因此，初生層可包含不同貴金屬之複數個子層，如A1 -A2 、A1 -A2 -A1 、A1 -A2 -A3 、A1 -A2 /A3 、A1 -A2 /A3 -A1 、A1 -A2 /A3 -A4 及A1 -A2 -A3 -A4 等等，其中A1 、A2 、A3 及A4 為不同的貴金屬。此可例如包含如Pt/Ir/Pt或Ru/Ir/Ru或Pt/Ir/Ru之三個子層或如Pt/Pt-Ir/Ir之兩個子層。
或者或另外，初生層可包含不同貴金屬氧化物之複數個子層，諸如A1 O-A2 O、A1 O-A2 O-A3 O、A1 O-A2 O/A3 O及A1 O-A2 O/A3 O-A1 O、A1 O-A2 O/A3 O-A1 O及A1 O-A2 O-A3 O-A4 O，其中A1 O、A2 O、A3 O及A4 O為不同金屬氧化物（未指示化學計量）。例如，此可包含如RuOx /IrOx 之兩個子層。
當然，初生層亦可包含貴金屬及貴金屬氧化物之複數個子層，諸如A1 -A1 O-A1 、A1 /A2 -A1 O-A3 ，其中A1 、A2 及A3 為不同貴金屬。例如，此可包含如RuOx /Ru之兩個子層。
初生層可簡單地包含包含一個以上貴金屬或一個以上貴金屬氧化物之單層。在彼情況下，初生層可描述為包含諸如A1 /A2 或A1 /A2 /A3 之合金的單個層或包含諸如A1 O/A2 O或A1 O/A2 O/A3 之氧化物之混合物的單個層。
如上所述，導電基板之初生層包含與導電覆蓋層之初生層不同的導電材料可能是有利的。
因此，在一個實施例中，導電覆蓋層之初生層包含不同於導電基板之導電材料的導電材料。在此實施例中，對於給定蝕刻劑，導電覆蓋層之初生層可例如比導電基板之初生層更加快速地被蝕刻。
當然，導電覆蓋層之初生層之厚度亦可不同於導電基板之初生層之厚度。
導電基板及導電覆蓋層之初生層之適宜厚度大於約5Å且低於350Å，例如低於250Å且較佳小於或等於200Å。
次生層之厚度可大於初生層之厚度，尤其當次生層將充當硬遮罩或蝕刻停止層時。次生層厚度可例如大於200Å，及尤其大於1000Å且低於5000Å。
CEM層之適宜厚度在1.5奈米與150.0奈米之間。
如上所述，次生層之導電材料可包含對在20℃與1000℃之間的溫度下易於氧化的任意材料，及尤其可產生高電阻率之界面層（若該材料接觸CEM層）的材料。
次生層之適宜導電材料包括過渡金屬、過渡金屬化合物，諸如銅、鈷、鋁、鎳、鈦、鉭、鎢、氮化鈦、氮化鉭、氮化鎢、諸如矽化鎳之矽化物以及多晶矽。
因此，在一些實施例中，次生層包含氮化鈦、氮化鉭或氮化鎢之一或多個。在其他實施例中，次生層包含銅、鈷、鋁、鎳、鈦、鉭或鎢之一或多個。當然，次生層亦可包含此等導電材料之混合物。
具體而言，方法可包含d區或f區元素（尤其具有不完全d電子殼層或f電子殼層之元素）之氧化物。具體而言，金屬氧化物可包含鎳、鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦或釩之氧化物。應注意，亦可利用包含一個以上金屬氧化物之化合物，其包括稀土過渡金屬鈣鈦礦及其他混合氧化物，諸如鈦酸釔(YTiO3 )。
CEM層可以藉由一或多種摻雜劑來提供摻雜，從而建立及/或穩定CEM層中的可變阻抗性質。
CEM層可包含由配位體L摻雜之可變阻抗過渡金屬氧化物，例如NiO：Lx ，其中L為配位體元素或化合物及x指示對於一個單元NiO的配位體的單元數目。
具體而言，CEM層可包含由電子逆給予含碳配位體（諸如羰基）摻雜的氧化鎳（形成NiO：CO）。
其他適宜電子逆給予配位體包括亞硝醯(NO)、異氰化物(RNC，其中R為H、C1 -C6 烷基或C6 -C10 芳基）、膦（R3 P，其中R為C1 -C6 烷基或C6 -C10 芳基），例如三苯基膦(PPh3 )、烯（例如乙烯）、炔（例如乙炔）、1,10-菲啉(C12 H8 N2 )、2,2’-二吡啶(C10 H8 N2 )、乙二胺(C2 H8 N2 )、氨氣(NH3 )、乙腈(CH3 CN)、氟(F)、氯(Cl)、溴(Br)、氰(CN)及硫(S)。
一種或多種摻雜劑可以來自用於藉由一種或多種上述製程而沉積金屬氧化物的有機金屬前驅物分子的一或多種配位體。此種摻雜劑可以包含或來自含碳配位體，諸如環戊二烯基，或含氮配位體，諸如烷基醯胺、亞胺基、脒基及其類似物。
CEM層可包含可變阻抗過渡金屬氧化物，其包括來自Cx Hy Nz 形式之含氮分子，其中x、y≥0且N≥1，諸如氨氣(NH3 )、氰化物(CN-)、疊氮化物(N3 - )、乙二胺(C2 H8 N2 )、1,10-菲啉(C12 H8 N2 )、2,2’-二吡啶(C10 H8 N2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)及諸如硫氰酸(NCS- )之氰基硫。或者，CEM層可包含可變阻抗過渡金屬氧化物，其包括來自氧化氮(Nx Oy )之摻雜劑，諸如一氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )以及硝酸根(NO3 - )。
在特定實施例中，CEM層之阻抗狀態之變化，諸如自低阻抗狀態變化至大體上不同的高阻狀態，例如可由包含Nix Oy （其中下標「x」及「y」包含整數）之化合物之電子之「逆給予」來引起。
如本文使用之術語，「逆給予」及其類似物可指藉由晶格結構之相鄰分子（即配位體或摻雜劑）而供應一或多個電子（即，電子密度）至過渡金屬、過渡金屬氧化物、或上述各者之任一組合（即，至金屬之原子軌道），以及可同時包括電子密度自金屬中心給予至配位體/摻雜劑上之空位π反鍵軌。逆給予允許過渡金屬、過渡金屬化合物、過渡金屬氧化物或上述各者之組合維持游離狀態，該游離狀態有利於在施加電壓之影響下之導電。
在某些實施例中，CEM中之逆給予，例如可回應於羰基(CO)或包含逆給予材料之含氮摻雜劑（諸如氨(NH3 )、乙二胺(C2 H8 N2 )或氧氮化物族(Nx Oy )之成員）之使用而發生，例如其可允許CEM展現電子為可控及可逆地例如在包含CEM之裝置或電路之操作期間「給予」至諸如鎳之過渡金屬或過渡金屬氧化物之導帶的特性。逆給予在氧化鎳材料（例如，NiO：CO或NiO：NH3 ）中可逆轉，例如進而允許氧化鎳材料切換至在裝置操作期間展現諸如高阻抗特性之大體上不同之阻抗特性。
因而，逆給予材料指一材料，該材料展現阻抗切換特性，諸如至少部分地基於施加電壓之影響而自第一阻抗狀態切換至大體上不同之第二阻抗狀態（例如，自相對低阻抗狀態切換至相對高阻抗狀態，或反之亦然），以控制進出材料之導帶之電子之給予，及電子給予之逆轉。
在一些實施例中，以逆給予之方式，如若諸如鎳之過渡金屬例如進入2+氧化狀態中（例如，材料中之Ni2+ ，諸如NiO：CO或NiO：NH3 ），CEM層可展現低阻抗特性。相反地，如若諸如鎳之過渡金屬進入1+或者3+任一者之氧化狀態中，則電子逆給予可逆轉。因此，在操作CEM切換裝置期間，逆給予可引起「歧化反應」，其可包含大體上根據以下表達式(15)且大體上同時之氧化及還原反應： 2Ni2+ → Ni1+ + Ni3+ (15)
這種歧化可例如在CEM切換裝置操作期間引起相對高阻抗狀態。
在一些實施例中，包含逆給予材料（諸如羰基(CO)之含碳配位體、或諸如氨分子(NH3 )之含氮配位體）之摻雜劑可允許在CEM切換裝置之操作期間共享電子，以便允許大體上根據以下表達式(16)之歧化反應及其逆轉： Ni1+ + Ni3+ → 2Ni2+ (16)
歧化反應之逆轉允許鎳基CEM切換裝置返回至相對低阻抗狀態。
如第1A圖中圖示，根據NiO：CO或NiO：NH3 之分子濃度（例如在0.1%至15.0%之原子百分率之範圍之間），V 重設 及V 設定 可在V 設定 ≥V 重設 約束下在近似0.1V至10.0V之範圍內變化。例如，V 重設 可在近似0.1V至1.0V之範圍內之電壓處出現，及V 設定 可在近似1.0V至2.0V之範圍內之電壓處出現。然而，應當注意，V 設定 及V 重設 中之變化可至少部分地基於其他製程偏差而發生。
在一些實施例中，CEM層可展現「出生」特性，其中緊接著在裝置製造之後CEM層展現相對低阻抗（相對高導電率）。因此，如若CEM切換裝置被整合在更大電子環境中，例如，則在初始啟動時施加至CEM裝置之相對小電壓可容許相對高電流穿過CEM切換裝置，如藉由第1A圖之區域104圖示。例如，如以上本文描述，V 重設 可在近似0.1V至1.0V之範圍內之電壓處出現，及V 設定 可在近似1.0V至2.0V之範圍內之電壓處出現。因此，在近似2.0V或更小電壓之範圍中工作的電開關電壓，可容許記憶體電路寫入CERAM記憶體裝置，從CERAM記憶體裝置讀取，或改變CERAM開關之狀態。此種相對低壓操作可減少複雜性、成本，並且可提供相對於競爭性記憶體及/或切換裝置技術之其他優勢。
方法可以藉由原子層或其他沉積形成任意適宜厚度之CEM層，及尤其具有1.5奈米與150.0奈米之間的厚度的CEM層。
本技術提供用於製造CEM切換裝置之方法，該方法可以避免界面層之形成，界面層諸如CEM層與導電基板及/或導電覆蓋層之間的氧化層。
導電基板及/或導電覆蓋層之初生層及次生層之使用避免了可與厚度有關之要求及整合至CEM切換裝置之積體電路板引起的顯著成本，其中導電基板及/或導電覆蓋層為貴金屬或貴金屬氧化物之單個層。
這種要求通常意謂導電基板及導電覆蓋層之厚度為200Å或更多。次生層可組成彼厚度之大部分且可包含比沉積貴金屬或貴金屬氧化物顯著更便宜之導電材料。此可包含多種材料，且如上所述不需要包含在50℃與900℃之間的溫度下耐氧化之材料。
次生層可提供硬遮罩或蝕刻停止層，其在其整合至積體電路板之前需要界定CEM切換裝置。此可因此避免問題，諸如對CEM層之無意識的損壞，此損壞可在長時間蝕刻貴金屬及貴金屬氧化物期間產生。
初生層可以提供相比於其功函數與CEM層之相容性，更多為由於其蝕刻特性來選擇導電材料次生層。
初生層基本上封裝CEM層，並可用於防止CEM切換裝置自提供在積體電路板中之CEM切換裝置之陣列中「看到」其他CEM切換裝置。
用以形成初生層之（電漿增強）原子層沉積之使用可賦能非常準確地控制其功函數及蝕刻性質。功函數可藉由形成包含不同貴金屬及/或貴金屬氧化物之複數個子層或藉由形成包含貴金屬之合金或貴金屬氧化物之混合物的單層，而適合於CEM層或次生層。
參看第2A圖，圖示諸如可用作儲存元件之切換裝置250，其中相對高阻抗氧化物之界面層262及界面層264已在CEM層260與導電基板270與導電覆蓋層280之間形成。該裝置可以由類似於第1圖所示裝置的電路圖表示，不同之處在於該裝置也包括串聯電阻器296及串聯電阻器298。導電基板及/或導電覆蓋層可以包含例如使用濺射、化學氣相沉積、原子層沉積或其他適宜處理在層中製造的氮化鈦，以及CEM層可以包含使用例如原子層沉積或其他適宜製程在層中製造的氧化鎳（例如，Ni：CO）。
如在第2A圖中圖示，氧化層262可以存在及使用設置在裝置端子290與可變電阻292與可變電容294之並聯組合之間的等效電阻模型化。同樣地，氧化層264可以使用設置在裝置端子290'與可變電阻292與可變電容294之並聯組合之間的等效電阻298模型化。電阻296及電阻298可以導致CEM切換裝置之電氣效能退化。
在此裝置中，回應於特定範圍（例如，在約3.0 V與約4.0 V之間）內的電壓之施加，氧化層262可以形成一或多個長絲，其可包含在導電覆蓋層280與CEM層260之間的導電結晶低阻抗路徑。同樣地，例如在近似3.0 V與近似4.0 V之間的電壓可導致CEM層260與導電基板270之間的氧化層264中的長絲之形成。長絲之形成可引起更接近第1A圖之電流密度對電壓輪廓的切換裝置之操作。
因此，V 讀取 、V 重設 及V 設定 可大體上（及不當地）增大。在一個可能的實例中，V 設定 可包含近似在3.0V至4.0V之範圍中的電壓位準。因此，引起CERAM記憶體裝置之狀態改變的電開關電壓，例如可顯著地增大，諸如如參考第1A圖描述之自近似1.0V至2.0V，例如，至少在如參考第2A圖描述之某些情況中，自3.0V至4.0V。
儘管長絲在氧化層262及氧化層264內之形成可容許裝置回應近似在2.0V或更小之範圍中的電壓位準之施加而執行開關操作，但例如，施加例如近似3.0V至近似4.0V之長絲形成電壓的需求在特定情況中是不合要求的。
因此，在某些裝置中，減少或除去形成導電長絲之需要是有利的，以便允許電流例如自導電基板流至CEM膜及導電材料的低阻抗路徑。
避免對長絲形成（「擊穿」）電壓之需要可保存CEM切換裝置之「出生」性質，該性質指回應裝置之製造而展現相對低阻抗（相對高導電率）之CEM切換裝置的能力。
現參看第3A圖，圖示CEM切換裝置350，諸如可用作CERAM記憶體儲存裝置，其中包含摻雜金屬氧化物（諸如NiO：CO）之CEM層360夾入在導電基板370與導電覆蓋層380之間。
導電基板370形成為電極，其中次生層形成電極370b之大部分及初生層形成用於體電極之襯墊370a。接觸CEM層之襯墊370a由諸如鉑之導電材料組成，該導電材料大體上抵抗氧離子自CEM層360擴散或遷移至體電極370b。體電極370b由諸如氮化鈦之導電材料組成，該導電材料可如第2A圖描述形成接觸CEM層的界面層。
同樣地，導電覆蓋層380形成為電極，其中次生層形成電極380b之大部分及初生層形成體電極之襯墊380a。接觸CEM層之襯墊380a由諸如鉑或另一貴金屬之導電材料組成，該導電材料大體上抵抗氧離子自CEM層360擴散或遷移至體電極380b。體電極380b由諸如氮化鈦或鈦之導電材料組成，該導電材料可如第2A圖描述在接觸CEM層時形成界面層。
應注意，相互比較時，襯墊370a及襯墊380a可具有類似的或不同的厚度及/或由相同或不同之導電材料組成。
類似地，相互比較時，體電極370b及體電極380b可以具有類似的或不同的厚度及/或由相同的或不同的導電材料組成。
儘管這不是本技術之特定要求，但每個體電極370b、體電極380b之厚度通常大於其襯墊370a、襯墊380b。
可選擇體電極370b、體電極380b之每個之厚度及導電材料，以便體電極380b提供硬遮罩，以及體電極370b提供用於將切換裝置蝕刻成適宜尺寸之(倒轉T）配置以用於整合至常規電路板的蝕刻停止層。
襯墊370a及襯墊380a相對導電（相比於CEM層360），以便裝置在其切換操作之前不需要施加相對高長絲形成電壓。
第2B圖及第3B圖圖示可施加至第2A圖及第3A圖之CEM切換裝置的電壓之間的比較。當襯墊370a、襯墊380a之功函數與跨CEM切換裝置之電荷轉移方向完全匹配時，等效電路可與第1B圖之CEM切換裝置所示的相同，即，該等效電路包含可變電阻392與可變電容394之並聯組合。
第4圖圖示類似於第3圖中描述（蝕刻之後）之對CEM切換裝置之前十次掃描的電流對比電壓的圖。
在此裝置中，具有鉑(100Å)襯墊370a之鎢鉭（W 1000Å；Ta覆蓋層30Å）電極370b設置在具有薄矽氧層(2000Å)之矽晶圓（300毫米P型矽）上。CEM層360形成為在襯墊370a上之摻雜氧化鎳(～600Å)層，及鉑電極(1500Å)在CEM層上形成。
應注意在此裝置中，沒有體電極380b之襯墊380a，因為體電極380b本身為貴金屬。第4圖圖示在此裝置中CEM層「出生」且至相對隔離狀態之切換在低於2.0V之電壓下發生。
第5圖圖示根據本揭示案之概述用於形成CEM切換裝置之一個方法的流程圖。
亦參看第3A圖，方法包含：在矽基板上或在矽基板上方形成導電基板370，作為對如在第2A圖中描述之形成界面層敏感的導電材料之體電極370b；及在導電材料之體電極370b上形成襯墊370a，該導電材料如第2A圖中描述抵抗形成界面層。
方法進一步包含在導電基板370之襯墊370b上形成CEM層360，及隨後在導電材料之CEM層360上形成襯墊380a及在襯墊380a上形成體電極380b，該導電材料如在第2A圖中描述抵抗形成界面層。
此些步驟之每個可藉由使用無機或有機金屬前驅物及氧化及/或還原劑之一或多個的原子層沉積或金屬有機化學氣相沉積而進行。
應注意，襯墊370a之導電材料在CEM層之沉積（及退火）期間以及在形成襯墊380a及體電極380b期間耐氧化。
一般而言（給定氧化劑之分壓不重要），可根據其在大氣壓力下之耐溫氧化性選擇襯墊370a之導電材料。
因此，可選擇襯墊370a之導電材料以在彼等選擇以用於形成CEM襯墊、襯墊380a及體電極380b之最高溫度下耐氧化。
同樣地，可選擇襯墊370a之導電材料以在選擇以用於形成襯墊或體電極380b之最高溫度下耐氧化。
如若CEM層之形成使用溫度T1 及襯墊380a及體電極380b之形成分別使用溫度T2 及溫度T3 （其中T1 ＞T2 ＞T3 ），則襯墊370a之導電材料將在高達T1 之溫度下耐氧化及襯墊380a之導電材料將在高達T2 之溫度下耐氧化。
注意，使用什麼溫度形成體電極370b及其襯墊370a並不是特別重要，只要如上所述，襯墊370a之形成不會導致體電極370b之氧化即可。
在其他實施例中，方法可形成襯墊370a，其可在T2 或低於T2 下產生類似於第2A圖中描述之界面層，只要相比於CEM層，襯墊保持相對導電且不允許氧擴散或遷移至體電極370b即可。
同樣地，方法可形成襯墊380a，其可在T3 或低於T3 下產生類似於第2A圖中描述之界面層，只要相比於CEM層，襯墊保持相對導電且不允許氧擴散或遷移至體電極380b即可。
儘管已經詳細描述了本技術之實施例，但是對於熟習此項技術者而言顯而易見的是，在所附申請專利範圍的範圍內可以有其他實施例。
注意，此處對相比於CEM層相對傳導或相對導電之初生層的引用是對與其導電狀態下之CEM層具有類似阻抗或電阻率的初生層的引用。
亦應注意，描述之金屬間化合物（諸如金屬氧化物）之引用不一定需要特定化學計量。
進一步應注意，範圍引用（諸如溫度範圍）包括對開始值以及結束值之引用。
100‧‧‧電壓輪廓
104‧‧‧區域
107‧‧‧讀取窗口
108‧‧‧點
110‧‧‧元件符號
116‧‧‧點
150‧‧‧切換裝置
160‧‧‧CEM層
170‧‧‧導電基板
180‧‧‧導電覆蓋層
190‧‧‧裝置端子
190'‧‧‧裝置端子
192‧‧‧變電阻器
194‧‧‧可變電容器
250‧‧‧切換裝置
260‧‧‧CEM層
262‧‧‧氧化層
264‧‧‧氧化層
270‧‧‧導電基板
280‧‧‧導電覆蓋層
290‧‧‧裝置端子
290'‧‧‧裝置端子
292‧‧‧可變電阻
294‧‧‧可變電容
296‧‧‧電阻
298‧‧‧電阻
350‧‧‧CEM切換裝置
360‧‧‧CEM層
370‧‧‧導電基板
370a‧‧‧襯墊
370b‧‧‧電極
380‧‧‧導電覆蓋層
380a‧‧‧襯墊
380b‧‧‧電極
392‧‧‧可變電阻
394‧‧‧可變電容
CEM切換裝置及其製造方法之另外實施例將在以下描述及附圖中顯而易見，其中
第1A圖圖示CEM切換裝置之電流密度對比電壓輪廓之示意圖；
第1B圖圖示第1A圖之CEM切換裝置之示意圖及切換裝置之等效電路的示意圖；
第2A圖圖示在導電基板與CEM層之間具有氧化物作為界面層之CEM切換裝置的示意圖及切換裝置之示意等效電路；
第2B圖圖示第2A圖之CEM切換裝置之部分電流密度對比電壓輪廓之示意圖；
第3A圖圖示CEM切換裝置之一個實施例之示意圖及切換裝置之等效電路的示意圖；
第3B圖圖示第3A圖之切換裝置之部分電流密度對比電壓輪廓之示意圖；
第4圖圖示CEM切換裝置之一個實施例之電流密度對比電壓之圖；以及
第5圖為大體圖示CEM切換裝置之製造的流程圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (18)

  1. 一種用於製造一CEM切換裝置之方法，該方法包含以下步驟：形成一導電基板，在該導電基板上形成一相關電子材料(CEM)層及在該CEM層上形成一導電覆蓋層，其中該導電覆蓋層之該形成的步驟包含以下步驟：形成接觸該CEM層之一導電材料之一初生層及在該初生層上或在該初生層上方形成一導電材料之一次生層，以及其中該導電基板之形成包含在一基板上形成一次生層及在該次生層上或在該次生層上方形成一導電材料之一初生層，以及其中該初生層之該導電材料大體上抵抗氧離子自該CEM層擴散或遷移至該次生層。
  2. 如請求項1所述之方法，其中該初生層之該導電材料在20℃與1000℃之溫度下大體上抵抗氧離子擴散或遷移。
  3. 如請求項1所述之方法，其中該初生層之該導電材料在20℃與750℃之溫度下大體上抵抗氧離子擴散或遷移。
  4. 如請求項1所述之方法，其中該初生層之該導電材料在20℃與450℃之溫度下大體上抵抗氧離子擴散或遷移。
  5. 如請求項1至4中任一項所述之方法，其中該初生層之該導電材料藉由該CEM層耐氧化。
  6. 如請求項1至4中任一項所述之方法，其中該CEM層包含一d或f區金屬氧化物之一或多個。
  7. 如請求項1至4中任一項所述之方法，其中該初生層之形成厚度小於或等於250Å。
  8. 如請求項7所述之方法，其中該次生層之形成厚度大於或等於250Å。
  9. 如請求項1至4中任一項所述之方法，其中該次生層之導電材料易於被該CEM層氧化。
  10. 如請求項9所述之方法，其中該次生層之該導電材料包含以下各者之一或多個：銅、鈷、鋁、鎳、鈦、鉭、鎢、氮化鈦、氮化鉭、氮化鎢、諸如矽化鎳之矽化物、及多晶矽。
  11. 如請求項1至4中任一項所述之方法，其中該初生層之該導電材料包含一貴金屬或一貴金屬氧化物之一或多個。
  12. 一種切換裝置，包含：一導電基板、一導電覆蓋層及其間的一相關電子材料(CEM)層，其中該導電基板及/或該導電覆蓋層各自包含一導電材料之一初生層及一導電材料之一次生層，其中該初生層接觸該CEM層且大體上抵抗氧離子自該CEM層擴散或遷移至該次生層。
  13. 如請求項12所述之切換裝置，其中該初生層之該導電材料包含一貴金屬或一貴金屬氧化物之一或多個。
  14. 如請求項12或13所述之切換裝置，其中該初生層具有小於或等於250Å之一厚度。
  15. 如請求項14所述之切換裝置，其中該次生層具有大於或等於250Å之一厚度。
  16. 如請求項12或13所述之切換裝置，其中該次生層之該導電材料易於被該CEM層氧化。
  17. 如請求項13所述之切換裝置，其中該一或多個貴金屬自由以下所組成之群組：鉑、鈀、銠、釕及銥。
  18. 如請求項16所述之切換裝置，其中該次生層之該導電材料包含以下各者之一或多個：銅、鈷、鋁、鎳、鈦、鉭、鎢、氮化鈦、氮化鉭、氮化鎢、諸如矽化鎳之金屬矽化物及多晶矽。
TW106141303A 2016-11-29 2017-11-28 Cem切換裝置 TW201826350A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/363,216 US10121967B2 (en) 2016-11-29 2016-11-29 CEM switching device
US15/363,216 2016-11-29

Publications (1)

Publication Number Publication Date
TW201826350A true TW201826350A (zh) 2018-07-16

Family

ID=60543575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141303A TW201826350A (zh) 2016-11-29 2017-11-28 Cem切換裝置

Country Status (3)

Country Link
US (2) US10121967B2 (zh)
TW (1) TW201826350A (zh)
WO (1) WO2018100341A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10734805B2 (en) * 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
US11901826B2 (en) 2019-08-26 2024-02-13 Delta Electronics, Inc. Isolated DC/DC converters for wide output voltage range and control methods thereof

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701427B2 (ja) * 2004-04-28 2011-06-15 パナソニック株式会社 スイッチング素子およびそれを用いたアレイ型機能素子
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
WO2009072213A1 (ja) * 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009140305A1 (en) 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
KR100960013B1 (ko) 2008-07-24 2010-05-28 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
JP5502339B2 (ja) 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2011028208A1 (en) 2009-09-04 2011-03-10 Hewlett-Packard Development Company, L.P. Memristors based on mixed-metal-valence compounds
US20140113428A1 (en) 2011-07-06 2014-04-24 Fudan University Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process
JP2013197396A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
US10012850B2 (en) 2012-07-06 2018-07-03 Konoshima Chemical Co., Ltd. Light-transmitting rare-earth gallium garnet ceramic, process for producing same, and faraday rotator
US8629421B1 (en) 2012-10-15 2014-01-14 Micron Technology, Inc. Memory cells
US8686389B1 (en) 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US9224878B2 (en) * 2012-12-27 2015-12-29 Intermolecular, Inc. High work function, manufacturable top electrode
KR102014375B1 (ko) 2013-04-05 2019-08-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 전자 장치
US10096361B2 (en) * 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9589636B1 (en) * 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
US9773550B2 (en) * 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9627615B1 (en) * 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US9660189B1 (en) * 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) * 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US10032487B2 (en) * 2016-03-31 2018-07-24 Arm Ltd. One-time and multi-time programming using a correlated electron switch
GB2552014B (en) 2016-07-07 2020-05-13 Advanced Risc Mach Ltd Reconfigurable artificial neural networks comprising programmable non-volatile memory elements
US10516110B2 (en) * 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) * 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) * 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10128438B2 (en) * 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10352971B2 (en) * 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US10267831B2 (en) * 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US9997242B2 (en) * 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10193063B2 (en) * 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10217935B2 (en) * 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10566527B2 (en) * 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device

Also Published As

Publication number Publication date
US10727406B2 (en) 2020-07-28
US20190058118A1 (en) 2019-02-21
US20180151800A1 (en) 2018-05-31
WO2018100341A1 (en) 2018-06-07
US10121967B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
TWI733885B (zh) 關聯電子材料切換裝置
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TWI722259B (zh) 由相關電子材料形成的開關裝置
US10014468B2 (en) Barrier layer for correlated electron material
US9627615B1 (en) Fabrication of correlated electron material devices
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TW201800595A (zh) 相關電子材料元件的製造及操作
US20170244032A1 (en) Fabrication of correlated electron material devices method to control carbon
TW201831711A (zh) 在相關電子材料元件中形成成核層
TW201835369A (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
JP2019532508A (ja) 相関電子スイッチ構造及びその製造
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
TW201826350A (zh) Cem切換裝置
WO2019180404A1 (en) Method for fabrication of a cem device
US10403816B2 (en) CEM switching device
KR20210002507A (ko) 도펀트 증착 및 어닐을 통한 상관 전자 재료 디바이스들의 형성