KR20210002507A - 도펀트 증착 및 어닐을 통한 상관 전자 재료 디바이스들의 형성 - Google Patents

도펀트 증착 및 어닐을 통한 상관 전자 재료 디바이스들의 형성 Download PDF

Info

Publication number
KR20210002507A
KR20210002507A KR1020207031092A KR20207031092A KR20210002507A KR 20210002507 A KR20210002507 A KR 20210002507A KR 1020207031092 A KR1020207031092 A KR 1020207031092A KR 20207031092 A KR20207031092 A KR 20207031092A KR 20210002507 A KR20210002507 A KR 20210002507A
Authority
KR
South Korea
Prior art keywords
layers
cem
dopant
annealing
carbon
Prior art date
Application number
KR1020207031092A
Other languages
English (en)
Inventor
루시안 시프렌
드 아라우조 카를로스 알베르토 파즈
졸란타 보제나 셀린스카
크리스토퍼 랜돌프 맥윌리엄스
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20210002507A publication Critical patent/KR20210002507A/ko

Links

Images

Classifications

    • H01L45/1616
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H01L27/249
    • H01L45/1226
    • H01L45/1233
    • H01L45/146
    • H01L45/1608
    • H01L45/1641
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

상관 전자 재료(correlated electron material; CEM) 스위칭 디바이스를 제조하는 개시된 방법은, 적어도 하나의 전이 금속 함유 레이어, 바람직하게는 Ni을 전도성 기판 위에 증착하는 단계, 적어도 하나의 탄소 함유 도펀트 레이어를 그 위에 증착하는 단계, 및 도펀트들이 전이 금속 속으로 확산하도록 산소 함유 환경에서 레이어들을 어닐링하는 단계를 구비하고, 이로써 바람직하게는 탄소 도핑된 NiO로 이루어진 CEM을 형성할 수 있다.

Description

도펀트 증착 및 어닐을 통한 상관 전자 재료(CEM) 디바이스의 형성
본 기술은 상관 전자 재료(correlated electron material; CEM)로부터 형성되는 디바이스들에 관한 것이고, 보다 상세하게는, 바람직한 임피던스 스위칭 특징들을 보여줄 수 있는 스위치, 메모리 회로 따위에서 사용될 수 있는 것과 같은 CEM 디바이스들을 제조하기 위한 접근법들에 관한 것이다.
예컨대 일렉트로닉 스위칭 디바이스와 같은 집적 회로 장치들은 수많은 타입의 전자 장치들에서 발견될 수 있다. 예를 들어, 메모리 디바이스 및/또는 로직 디바이스는 컴퓨터, 디지털 카메라, 스마트 폰, 컴퓨팅 디바이스, 웨어러블 일렉트로닉 디바이스 따위에서의 사용을 위하여 적합한 일렉트로닉 스위치를 포함하고 있을 수 있다. 일렉트로닉 스위칭 디바이스가 특정 적용처들을 위하여 적합한지 여부를 고려하고 있는 설계자에게 관심이 있을 수 있는 일렉트로닉 스위칭 디바이스들과 관련될 수 있는 요인들은, 예컨대 물리적인 크기, 저장 밀도, 작동 전압, 임피던스 범위, 스위칭 속도 및/또는 전력 소모를 포함할 수 있다. 다른 요인들은, 예컨대 비용 및/또는 제조생산의 용이성, 범위성 및/또는 신뢰성을 포함할 수 있다.
그러나, 일정한 타입들의 메모리 디바이스 및/또는 로직 디바이스에도 잘 맞을 수 있는 종래의 제조 기술들은 원하는 스위칭 능력을 보여주는 상관 전자 재료 디바이스를 제조할 때의 사용을 위하여 적합하지 않을 수 있다.
권리주장된 주제는 본 명세서의 종결 부분에서 명확하게 권리주장되어 있고 특히 지적되어 있다. 그러나, 그 목적들, 특징들 및/또는 이점들과 함께 작동의 편성 및/또는 방법 양자 모두와 관련하여, 첨부의 도면들을 가지고 의미파악한다면 다음에 오는 상세한 설명에 대한 참조사항에 의해 가장 잘 이해될 수 있을 것이다.
도 1a는 상관 전자 재료로부터 형성된 디바이스의 전압 프로파일에 대항하는 전류 밀도의 실시예에 관한 도면이다.
도 1b는 상관 전자 재료를 구비하는 스위칭 디바이스의 실시예 및 상관 전자 재료 스위치의 등가 회로에 관한 개략적인 모식도에 관한 도면이다.
도 2a 내지 도 2d에는 도펀트 증착 및 어닐을 통해서 상관 전자 재료를 형성하는데 활용될 수 있는 하위-공정들의 실시예들이 도시되어 있다.
도 3a와 도 3b에는 어닐에 앞선 캡핑 레이어의 증착이 도시되어 있는 도 2a 내지 도 2d의 하위-공정들의 실시예들에 관한 변형예가 도시되어 있다.
도 4a와 도 4b에는 CEM으로부터 형성된 스위칭 디바이스를 제조하는데 활용되는 하위-공정들의 제 1 실시예가 도시되어 있다.
도 4c에는 일 실시예에 따라 도 4a와 도 4b의 하위-공정들에 응답하여 형성되는 도펀트 농도 프로파일이 도시되어 있다.
도 5a와 도 5b에는 CEM으로부터 형성된 스위칭 디바이스를 제조하는데 활용되는 하위공정들의 제 2 실시예들이 도시되어 있다.
도 5c에는 일 실시예에 따라 도 5a와 도 5b의 하위-공정들에 응답하여 형성되는 도펀트 농도 프로파일이 도시되어 있다.
도 6a와 도 6b에는 CEM으로부터 형성된 스위칭 디바이스를 제조하는데 활용되는 하위공정들의 제 3 실시예들이 도시되어 있다.
도 6c에는 일 실시예에 따라 도 6a와 도 6b의 하위-공정들에 응답하여 형성되는 도펀트 농도 프로파일이 도시되어 있다.
도 7a 내지 도 7e에는 멀티-레이어 CEM 디바이스를 형성하는 하위-공정의 일 실시예가 도시되어 있다.
도 8과 도 9는 실시예들에 따라 CEM 스위칭 디바이스를 제조하는 그리고/또는 제작하는 공정들이 도시되어 있는 흐름도들이다.
다음에 오는 상세한 설명은 그 일부를 형성하는 첨부의 도면들을 참조하고 있는데, 여기에서 유사한 부재번호들은 전체에 걸쳐 대응하는 그리고/또는 유사한 비슷한 부분들을 지시할 수 있다. 예컨대 실례의 간단함 및/또는 명료함을 위하여 도면들이 일정한 비율로 반드시 도시되어 있는 것은 아니라는 점을 알 수 있을 것이다. 예를 들어, 일부 양태들의 치수들은 다른 것들에 비해 과장되어 있을 수 있다. 더욱이, 다른 실시예들이 활용될 수 있다는 점도 이해되어야 한다. 나아가, 구조적인 변경 및/또는 다른 변경은 권리주장된 주제로부터 벗어나지 않으면서 행해질 수 있다. 본 명세서 전체에 걸쳐 "권리주장된 주제(claimed subject matter)"라는 말은 하나 이상의 청구항들 또는 그 중 임의의 부분에 의해 커버되도록 의도된 주제를 지칭하는 것이지, 완전한 청구항 세트, 청구항 세트들의 특정 조합(예컨대 방법 청구항, 장치 청구항 등), 또는 특정 청구항을 지칭하도록 반드시 의도된 것은 아니다. 예를 들어 위, 아래, 정상, 바닥 등과 같은 방향들 및/또는 말들이 도면들에 관한 언급을 수월하게 하는데 사용될 수 있는 것이지 권리주장된 주제의 적용을 제약하도록 의도된 것은 아니라는 점 또한 유의해야만 한다.
본 명세서 전체에 걸쳐 하나의 구현예, 일 구현예, 하나의 실시예, 일 실시예 및/또는 이와 유사한 말들은, 특정 구현예 및/또는 실시예에 대한 관계에서 기술되어 있는 특정 부재, 구조, 특징 및/또는 이와 유사한 것이 권리주장된 주제의 적어도 하나의 구현예 및/또는 실시예 안에 포함되어 있다는 것을 의미한다. 그러므로, 예컨대 본 명세서 전체에 걸쳐 다양한 곳들에 있는 이러한 문구들의 외관들이 동일한 구현예 및/또는 실시예 또는 임의의 하나의 특정 구현예 및/또는 실시예를 지칭하도록 반드시 의도된 것은 아니다. 나아가, 기술되어 있는 특정 부재들, 구조들, 특징들 및/또는 이와 유사한 것이 하나 이상의 구현예들 및/또는 실시예들에서 다양한 방식으로 조합될 수 있으므로 의도된 청구범위 내에 있다는 점은 이해되어야 한다. 일반적으로, 당연히 특허 출원의 명세서에서 그러하듯이, 여러 가지 이슈들은 특정 맥락의 용례에서 달라지는 잠재성을 가지고 있다. 환언하자면, 본 발명 전체에 걸쳐, 특정 맥락의 기술사항 및/또는 용례는 도출될 합리적인 추론들에 관한 유용한 본보기를 제공하지만, 마찬가지로 "이 맥락에서(in this context)"라는 말은 대체로 추가적인 유보조건없이 본 발명의 맥락을 지칭한다.
본 기술들의 특정 실시예들은, 예컨대 상관 전자 랜덤 액세스 메모리(correlated electron random access memory; CERAM) 디바이스 및/또는 로직 디바이스를 형성하는데 활용될 수 있는 것과 같이, 예컨대 상관 전자 스위치를 형성하는 상관 전자 재료(correlated electron materials; CEMs) 필름들을 준비하기 위한 그리고/또는 제조하기 위한 방법들 및/또는 공정들을 기술하고 있다. 예컨대 CERAM 디바이스 및 CEM 스위치의 제작시 활용될 수 있는 상관 전자 재료는 또한, 예컨대 메모리 컨트롤러, 메모리 어레이, 필터 회로, 데이터 컨버터, 광학 기기, 위상 고정 루프 회로, 마이크로웨이브 및 밀리미터 웨이브 트랜시버 따위와 같은 폭넓은 범위의 다른 전자 회로 타입들을 구비할 수 있고, 그렇더라도 권리주장된 주제는 이 점들에 있어서 그 범위가 제한되지 않는다.
이 맥락에서, 예컨대 CEM 스위치는, 예컨대 결정질로부터 비정질 상태로의 변화에 응답해서 그러한 바와 같이 솔리드-스테이트 구조적 상 변화들 이외에 재료의 전기적 특성들을 수정하는 전자 상관들에 의해 적어도 부분적으로 가능하게 될 수 있는 실질적으로 급속한 전도체에서 절연체로의 전이(substantially rapid conductor-to-insulator transition)를 보일 수 있다. 예컨대 결정질 상태로부터 비정질 상태로 그러하는 바와 같은 이러한 솔리드-스테이트 구조적 상 변화들은 일정한 저항성 RAM 디바이스들 안에 전도성 필라멘트들의 형성을 만들어낼 수 있다. 일 양태에서, CEM 디바이스 안에서의 실질적으로 급속한 전도체에서 절연체로의 전이는, 예컨대 상 변화로 일정한 저항성 RAM 디바이스들 안에서의 융해/응고 또는 편재화된 필라멘트 형성과 대조적으로 벌크를 이루는 재료 내부에서 발현하는 양자 역학적 현상에 응답할 수 있다. 예컨대 CEM 디바이스 안에서 상대적으로 전도성 상태와 상대적으로 절연성 상태 사이의 그리고/또는 제 1 임피던스 상태와 제 2 비유사 임피던스 상태 사이의 이러한 양자 역학적 전이들은 몇몇 양태들 중 임의의 한가지로 이해될 수 있다. 본 명세서에서 사용되는 바와 같이, "상대적으로 전도성 상태(relatively conductive state)", "상대적으로 낮은 임피던스 상태(relatively lower impedance state)" 및/또는 금속 상태(metal state)"라는 용어들은 상호교환가능할 수 있고, 그리고/또는 때때로 "상대적으로 전도성/낮은 임피던스 상태"로도 지칭될 수 있다. 마찬가지로, "상대적으로 절연성 상태(relatively insulative state)" 및 "상대적으로 높은 임피던스 상태(relatively higher impedance state)"라는 용어들은 본 명세서에서 상호교환가능하게 사용될 수 있고, 그리고/또는 때때로 "상대적으로 절연성/높은 임피던스 상태"로도 지칭될 수 있다. 더욱이, 상대적으로 절연성/높은 임피던스 상태에서는 CEM이 일정 범위의 임피던스들을 특징으로 할 수 있고, 그리고 상대적으로 전도성/낮은 임피던스 상태에서는 CEM이 제 2 범위의 임피던스들을 특징으로 할 수 있다. 실시예들에서, 일정 범위의 임피던스들은 제 2 범위의 임피던스들과 상당히 비유사할 수 있다.
CEM의 양자 역학적 전이는 상대적으로 절연성/높은 임피던스 상태와 상대적으로 전도성/낮은 임피던스 상태 사이에 있는데, 여기에서 상대적으로 전도성/낮은 임피던스 상태는 절연성/높은 임피던스 상태와 실질적으로 비유사하며, 이는 모트 전이(Mott transition)라는 관점에서 이해될 수 있다. 모트 전이에 따르면, 모트 전이 조건이 발현하는 경우라면, 재료는 상대적으로 절연성/높은 임피던스 상태 사이에 있다가 상대적으로 전도성/낮은 임피던스 상태로 스위칭될 수 있다. 모트 기준은 (nc)1/3 a
Figure pct00001
0.26으로 정의될 수 있는데, 여기에서 nc는 전자들의 농도를 나타내고, 여기에서 "a"는 보어 반경을 나타낸다. 임계 캐리어 농도가 달성되어서 모트 기준이 충족되는 경우라면, 모트 전이가 발현하는 것으로 알려져 있다. 모트 전이 발생에 응답하여, CEM 디바이스의 상태는 상대적으로 높은 리지스턴스(resistance; 저항)/높은 커패시턴스(capacitance; 전기용량) 상태(예컨대 절연성/높은 임피던스 상태)로부터, 높은 리지스턴스/높은 커패시터스 상태와 실질적으로 비유사한 상대적으로 낮은 리지스턴스/낮은 커패시턴스 상태(예컨대 전도성/낮은 임피던스 상태)로 변한다.
모트 전이는 전자들의 편재화(localization)에 의해 제어될 수 있다. 예컨대 전자들과 같은 캐리어들이 편재화되는 경우라면, 캐리어들 사이의 강한 쿨롱 상호작용은 상대적으로 절연성(상대적으로 높은 임피던스) 상태를 만들어내기 위해서 CEM의 밴드들을 분열시킬 수 있다. 전자들이 더 이상 편재화되지 않는 경우라면, 밴드 분열을 일으킬 수 있는 약한 쿨롱 상호작용이 지배적일 수 있는데, 이는 차례로, 상대적으로 높은 임피던스 상태와 실질적으로 비유사한 금속(전도성) 밴드(상대적으로 낮은 임피던스 상태)를 가능하게 할 수 있다.
나아가, 일 실시예에서, 상대적으로 절연성/높은 임피던스 상태로부터 실질적으로 비유사하고 상대적으로 전도성/낮은 임피던스 상태로의 스위칭은 리지스턴스의 변화에 추가하여 커패시턴스의 변화를 가능하게 할 수 있다. 예를 들어, CEM 디바이스는 가변 커패시턴스의 특성과 함께 가변 리지스턴스를 보일 수 있다. 환언하자면, CEM 디바이스의 임피던스 특징들은 저항 구성요소와 용량 구성요소 양자 모두를 포함할 수 있다. 예를 들어, 금속 상태에서, CEM 디바이스는 제로에 접근할 수 있는 상대적으로 낮은 전기장을 구비할 수 있고, 그러므로 마찬가지로 제로에 접근할 수 있는 실질적으로 낮은 커패시턴스를 보일 수 있다.
이와 유사하게, 상관 전자들이나 바운드의 높은 밀도를 만들어낼 수 있는 상대적으로 절연성/높은 임피던스 상태에서, 외부 전기장은 CEM을 관통할 수 있고, 그러므로 CEM은 적어도 부분적으로, CEM 내부에 저장된 추가적인 전하들에 기초하여 높은 커패시턴스를 보일 수 있다. 그러므로, 예를 들어, CEM 디바이스 안에서의 상대적으로 절연성/높은 임피던스 상태로부터 실질적으로 비유사하고 상대적으로 전도성/낮은 임피던스 상태로의 전이는 적어도 특정 실시예들에서 리지스턴스와 커패시턴스 양자 모두에서의 변화들을 초래할 수 있다. 이러한 전이는 추가적인 측정가능한 현상을 만들어낼 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다.
일 실시예에서, CEM으로부터 형성된 디바이스는 CEM-기반 디바이스를 구비하는 CEM의 대부분의 볼륨에서의 모트 전이에 응답하여 임피던스 상태들의 스위칭을 보일 수 있다. 일 실시예에서, CEM은 "벌크 스위치"를 형성할 수 있다. 본 명세서에서 사용되는 바와 같이, "벌크 스위치(bulk switch)"라는 용어는 모트 전이에 응답해서 그러한 바와 같이 디바이스의 임피던스 상태를 스위칭하는 CEM의 실질적인 볼륨을 지칭한다. 예를 들어, 일 실시예에서, 디바이스의 실질적으로 모든 CEM은 모트 전이에 응답하여 상대적으로 절연성/높은 임피던스 상태와 상대적으로 전도성/낮은 임피던스 상태(예컨대 "금속" 또는 "금속성 상태") 사이에서 스위칭할 수 있고, 또는 역방향 모트 전이에 응답하여 상대적으로 전도성/낮은 임피던스 상태로부터 상대적으로 절연성/높은 임피던스 상태로 스위칭할 수 있다.
구현예들에서, CEM은 전이 금속 또는 전이 금속 산화물(transition metal oxides; TMOs)에 대응하는 하나 이상의 "d-블록" 원소들 또는 "d-블록" 원소들로 이루어진 성분들을 구비할 수 있다. CEM 디바이스들은 또한 하나 이상의 "f-블록" 원소들 또는 "f-블록" 원소들로 이루어진 성분들을 활용하여 구현될 수 있다. CEM은 하나 이상의 희토류 원소들, 희토류 원소들의 산화물들, 하나 이상의 희토류 전이 금속들을 구비하는 산화물들, 페로브스카이트, 이트륨 및/또는 이테르븀을 구비하는 산화물, 또는 예컨대 원소들의 주기율표 중 란타나이드 또는 악티나이드 계열로부터의 금속들을 구비하는 임의의 다른 성분들을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 그 범위가 제한되지 않는다. CEM은 탄소-함유 도펀트 및/또는 질소-함유 도펀트와 같은 도펀트를 추가적으로 구비할 수 있고, 여기에서 (예컨대 탄소나 질소의) 원자 농도는 약 0.1% 내지 약 15.0% 사이를 구비한다. 그 용어가 본 명세서에서 사용되는 바와 같이, "d-블록(d-block)" 원소는 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 러더퍼듐(Rf), 두부늄(Db), 시보??(Sg), 보륨(Bh), 하슘(Hs), 마이트네륨(Mt), 다름스타튬(Ds), 뢴트게늄(Rg)이나 코페르니슘(Cn), 또는 이들의 임의의 조합을 구비하는 원소를 의미한다. 원소들의 주기율표 중 "f-블록" 원소를 구비하거나 이로부터 형성된 CEM은 금속 또는 금속 산화물을 구비하는 CEM을 의미하고, 여기에서 금속은, 란타늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리듐(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu), 악티늄(Ac), 토륨(Th), 프로트악티늄(Pa), 우라늄(U), 넵투늄(Np), 플루토늄(Pu), 아메리슘(Am), 버클륨(Bk), 칼리포늄(Cf), 아인시타이늄(Es), 페르뮴(Fm), 멘델레븀(Md), 노벨륨(No)이나 로렌슘(Lr), 또는 이들의 임의의 조합을 포함할 수 있는 원소들의 주기율표 중 f-블록에 있는 것이다.
도 1a는 CEM으로부터 형성된 디바이스를 위한 인가 전압(VEXT)에 대한 전류 밀도(J)에 관한 일 실시예(100)의 도면이다. 적어도 부분적으로, 예컨대 "기록 작동(write operation)" 동안 CEM 디바이스의 단자들에 인가되는 전압에 기초하여, "CEM 디바이스"는 상대적으로 낮은 임피던스/전도성 상태 또는 상대적으로 높은 임피던스/절연성 상태에 놓여질 수 있다. 예를 들어, 전압(V set )과 전류 밀도(J set )의 인가는 상대적으로 낮은 임피던스/전도성 상태로의 CEM 디바이스의 전이를 가능하게 할 수 있다. 이와 반대로, 전압(V reset )과 전류 밀도(J reset )의 인가는 상대적으로 높은 임피던스/절연성 상태로의 CEM 디바이스의 전이를 가능하게 할 수 있다. 도 1a에 나타나 있는 바와 같이, 참조 지시기(110)에는 V reset 로부터 V set 를 분리시킬 수 있는 전압 범위가 도시되어 있다. 높은 임피던스 상태/절연성 또는 낮은 임피던스/전도성 상태로의 CEM 디바이스의 자리배치 다음으로, CEM 디바이스의 특정 상태는 (예컨대 판독 작동 동안) 전압(V read )의 인가 및 (예컨대 판독 창(read window)(107)을 활용하는) CEM 디바이스의 단자들에서의 전류나 전류 밀도의 탐지에 의해 탐지될 수 있다.
일 실시예에 따르면, 도 1a에서 특징되어 있는 CEM 디바이스는, 예컨대 페로브스카이트, 모트 절연체, 전하 교환 절연체 및 앤더슨 불규칙 절연체(Anderson disorder insulator)와 같은 임의의 전이 금속 산화물(TMO) 뿐만 아니라 d-블록이나 f-블록 원소를 구비하는 임의의 성분이나 재료를 구비할 수 있다. 일 양태에서, 도 1a의 CEM 디바이스는 다른 타입들의 TMO 스위칭 재료들을 구비할 수 있지만, 이러한 것들이 단지 예시적인 것이지 권리주장된 주제를 제한하려는 것은 아니라는 점은 이해되어야 한다. 산화니켈(NiO)은 한가지 특정 TMO 재료로서 개시되어 있다. 본 명세서에 개시되어 있는 NiO 재료들은, 예컨대 탄소-함유 재료(예컨대 카르보닐(CO)4)들과 같은 대체 리간드들, 또는 암모니아(NH3)와 같은 질소-함유 재료들과 도핑될 수 있는데, 이는 재료 특성들을 수립할 수 있고 그리고/또는 안정화시킬 수 있고 그리고/또는 CEM이 낮은 임피던스/전도성 상태에 놓여있게 되는 경우 더욱 전도성일 수 있는 P-타입 작동을 가능하게 할 수 있다. 그러므로, 다른 특정 예시에서, 대체 리간드들과 도핑된 NiO는 NiO:Lx로 표현될 수 있고, 여기에서 Lx는 리간드 원소 또는 성분을 지시할 수 있고, x는 하나의 유닛의 NiO를 위한 리간드의 유닛들의 개수를 지시할 수 있다. x의 값은 임의의 특정 리간드, 및 NiO 또는 원자가들의 밸런싱에 의한 임의의 다른 전이 금속 성분을 가지는 리간드의 임의의 특정한 조합을 위하여 결정될 수 있다. 카르보닐에 추가하여 낮은 임피던스/전도성 상태에서의 전도성을 증가시키거나 가능하게 할 수 있는 다른 도펀트 리간드들은, 예컨대 니트로실(NO), 이소시아나이드(RNC, 여기에서 R은 H, C1-C6 알킬 또는 C6-C10 아릴임), 포스핀(R3P, 여기에서 R은 C1-C6 알킬 또는 C6-C10 아릴임), 트리페닐포스파인(PPh3), 알킨(예컨대 에틴) 또는 페난트롤린(C12H8N2), 바이피리딘(C10H8N2), 에틸렌디아민(C2H4(NH2)2), 아세토니트릴(CH3CN), 플루오르화물(F), 염화물(Cl), 브롬화물(Br), 시안화물(CN), 황(S), 탄소(C) 및 다른 것들을 포함할 수 있다.
이 맥락에서, 본 명세서에 언급되어 있는 바와 같이 "P-타입" 도핑된(doped) CEM은, CEM이 상대적으로 낮은 임피던스/전도성 상태에서 작동되는 경우 미도핑된(undoped) CEM에 비해 증가된 전기 전도성을 보이는 특정 분자 도펀트를 구비하는 제 1 타입의 CEM을 의미한다. CO 및 NH3와 같은 대체 리간드의 도입은, 예컨대 NiO-기반 CEM의 P-타입 성질을 강화시키도록 작동될 수 있다. 따라서, CEM의 P-타입 작동의 속성은, 적어도 특정 실시예들에서, CEM 안에서의 P-타입 도펀트의 원자 농도를 제어함으로써 상대적으로 낮은 임피던스/전도성 상태에서 작동되는 CEM의 전기 전도성을 맞추거나 맞춤제작하는 능력을 포함할 수 있다. 특정 실시예들에서, P-타입 도펀트의 증가된 원자 농도는 CEM의 증가된 전기 전도성을 가능하게 할 수 있고, 그렇더라도 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 특정 실시예들에서, CEM 디바이스 안에서의 P-타입 도펀트의 원자 농도 또는 원자 퍼센트의 변화들은 본 명세서에 기술되어 있는 바와 같이 도 1a의 영역(104)의 특징들에서 관찰될 수 있는데, 여기에서 P-타입 도펀트의 증가는 높은 전도성을 지시하는 영역(104)의 더 가파른(예컨대 더 양의) 경사를 만들어낸다.
이 맥락에서, 본 명세서에 언급되어 있는 바와 같이 "P-타입" 도핑된 CEM은, CEM이 상대적으로 낮은 임피던스/전도성 상태에서 작동되는 동안 미도핑된 CEM에 비해 증가된 전기 전도성을 보이는 특정 분자 도펀트를 구비하는 제 1 타입의 CEM을 의미한다. CO 및 NH3와 같은 대체 리간드의 도입은, 예컨대 NiO-기반 CEM의 P-타입 성질을 강화시키도록 작동될 수 있다. 따라서, CEM의 P-타입 작동의 속성은, 적어도 특정 실시예들에서, CEM 안에서의 P-타입 도펀트의 원자 농도를 제어함으로써 상대적으로 낮은 임피던스/전도성 상태에서 작동되는 CEM의 전기 전도성을 맞추거나 맞춤제작하는 능력을 포함할 수 있다. 특정 실시예들에서, P-타입 도펀트의 증가된 원자 농도는 CEM의 증가된 전기 전도성을 가능하게 할 수 있고, 그렇더라도 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 특정 실시예들에서, CEM 디바이스 안에서의 P-타입 도펀트의 원자 농도 또는 원자 퍼센트의 변화들은 본 명세서에 기술되어 있는 바와 같이 도 1a의 영역(104)의 특징들에서 관찰될 수 있는데, 여기에서 P-타입 도펀트의 증가는 높은 전도성을 지시하는 영역(104)의 더 가파른(예컨대 더 양의) 경사를 만들어낸다.
다른 실시예에서, 도 1a의 전압 프로파일에 대한 전류 밀도로 표현되어 있는 CEM 디바이스는 탄소-함유 리간드들 또는 질소-함유 리간드들과 같은 다른 TMO 재료들을 구비할 수 있지만, 이러한 것들이 단지 예시적인 것이지 권리주장된 주제를 제한하려는 것은 아니라는 점은 이해되어야 한다. 예를 들어 NiO는, 탄소-함유 도펀트 종(dopant species)(예컨대 카르보닐)의 사용에 의해 만들어지는 안정화 스위칭 특성들과 유사한 방식으로 스위칭 특성들을 안정화시킬 수 있는 대체 탄소-함유 리간드 또는 질소-함유 리간드와 도핑될 수 있다. 특히, 본 명세서에 개시되어 있는 NiO 재료들은, 예컨대 암모니아(NH3), 시아노(CN-), 아지드 이온(N3 -), 펜(1,10-페난트롤린) (C12H8N2), 2,2'-바이피리딘(C10,H8N2), 에틸렌디아민((C2H4(NH2)2), 피리딘(C5H5N), 아세토니트릴(CH3CN), 및 티오시안산염(NCS-)과 같은 시아노설파나이드(cyanosulfanides)와 같은 CxHyNz(여기에서 x>0, y>0, z>0 이고, 그리고 여기에서 적어도 x, y, 또는 z는 0보다 큰 값들을 구비함) 형태의 질소-함유 분자들을 포함할 수 있다. 본 명세서에 개시되어 있는 NiO 스위칭 재료들은, 예컨대 일산화질소(NO), 아산화질소(N2O), 이산화질소(NO2), 또는 NO3 - 리간드가 있는 전구체(precursor)들을 포함할 수 있는 산화질소 족(NxOy, 여기에서 x와 y는 전체 숫자들을 구비하고, 여기에서 x>0 이고 y>0 이며, 그리고 적어도 x 또는 y는 0보다 큰 값들을 구비함)의 멤버들을 포함할 수 있다.
도 1a에 따르면, (예컨대 밴드-분열 전위를 초과하는) 충분한 바이어스 전압이 인가되고 전술된 모트 조건이 만족되는 경우라면(예컨대 주사된 전자 홀들이 예컨대 스위칭 영역 안에 있는 전자들의 개체수에 상당한 개체수를 가짐), CEM 디바이스는, 예컨대 모트 전이에 응답하여 상대적으로 낮은 임피던스/전도성 상태 사이에 있다가 상대적으로 높은 임피던스/절연성 상태로 스위칭될 수 있다. 이는 도 1a의 전류 밀도 프로파일에 대항하는 전압의 지점(108)에 대응할 수 있다. 이 지점에서 또는 적절하게 이 지점 근처에서, 전자들은 더 이상 스크린되지 않고, 금속 이온 근처에서 편재화된 상태가 된다. 이 상관관계는, 상대적으로 높은 임피던스/절연성 재료를 형성하기 위해서 밴드들을 분열시키도록 작동될 수 있는 강한 전자 대 전자 상호작용 전위를 초래할 수 있다. CEM 디바이스가 상대적으로 높은 임피던스/절연성 상태를 구비하는 경우라면, 전류는 전자 홀들의 운반에 의해 발생될 수 있다. 결과적으로, 임계 전압이 CEM 디바이스의 단자들을 가로질러 인가되는 경우라면, 전자들은 MIM 디바이스의 잠재적인 방벽을 넘어 금속-절연체-금속(metal-insulator-metal; MIM) 다이오드 속으로 주사될 수 있다. 일정한 실시예들에서, CEM 디바이스의 단자들을 가로질러 인가되는 임계 전위에서의 전자들의 임계 전류의 주사(injection)는 CEM 디바이스를 낮은 임피던스/전도성 상태에 놓아두는 "세트" 작동을 수행할 수 있다. 낮은 임피던스/전도성 상태에서, 전자들의 증가는 들어오는 전자들을 스크린하면서 전자들의 편재화를 제거할 수 있고, 이는 밴드-분열 전위를 없애도록 작동될 수 있고 이로써 낮은 임피던스/전도성 상태를 일으킬 수 있다.
특정 실시예들에 따르면, CEM 디바이스 안에서의 전류는 외부에서 인가된 "컴플라이언스(compliance)" 조건에 의해 제어될 수 있는데, 컴플라이언스 조건은, 예컨대 CEM 디바이스를 상대적으로 높은 임피던스/절연성 상태에 놓아두도록 기록 작동 동안 제한될 수 있는 인가된 외부 전류에 기초해서 적어도 부분적으로 결정될 수 있다. 외부에서 인가된 이 컴플라이언스 전류는 또한 일부 실시예들에서 CEM 디바이스를 상대적으로 높은 임피던스/절연성 상태에 놓아두도록 순차적인 리셋 작동을 위하여 전류 밀도의 조건을 세팅할 수 있다. 도 1a의 특정 구현예에 나타나 있는 바와 같이, 전압(V set )은 CEM 디바이스를 상대적으로 낮은 임피던스/전도성 상태에 놓아두기 위해서 지점(116)에서와 같이 전류 밀도(J comp )를 일으키도록 기록 작동 동안 인가될 수 있는데, 전류 밀도는 CEM 디바이스를 순차적인 기록 작동 중 상대적으로 높은 임피던스/절연성 상태에 놓아두기 위하여 컴플라이언스 조건을 결정할 수 있다. 도 1a에 나타나 있는 바와 같이, CEM 디바이스는 도 1a에서 108로 명명된 전압에서 전류 밀도(J reset ≥ J comp )를 일으킬 수 있는 외부에서 인가된 전압(V reset )의 인가에 의해 낮은 임피던스/전도성 상태로 순차적으로 놓여질 수 있다.
실시예들에서, 컴플라이언스는 모트 전이를 위하여 홀들에 의해 "포획"될 수 있는, CEM 디바이스 안의 전자들의 개수를 세팅할 수 있다. 환언하자면, CEM 디바이스를 상대적으로 낮은 임피던스/전도성 메모리 상태에 놓아두도록 기록 작동 중 인가되는 전류는 CEM 디바이스를 상대적으로 높은 임피던스/절연성 상태로 순차적으로 전이하기 위하여 CEM 디바이스에 주사될 홀들의 개수를 결정할 수 있다.
위에서 지적된 바와 같이, 리셋 조건은 지점(108)에서 모트 전이에 응답해서 발현할 수 있다. 위에서 지적된 바와 같이, 이러한 모트 전이는, 전자(n)들의 농도가 전자 홀(p)들의 농도와 대략 같거나 적어도 이에 상당한 조건을 CEM 디바이스 안에 일으킬 수 있다. 이 조건은 다음에 오는 바와 같이 식 (1)에 따라 모델링될 수 있다.
Figure pct00002
(1)
식 (1)에서, λ TF 는 토마스 페르미 스크리닝 길이(Thomas Fermi screening length)에 대응하고, C는 상수이다.
일 실시예에 따르면, 도 1a에 나타나 있는 전류 밀도 프로파일에 대한 전압의 영역(104)에서의 전류 또는 전류 밀도는 CEM 디바이스의 P-타입 작동에 대응할 수 있는 CEM 디바이스의 단자들을 가로질러 인가된 전압 신호로부터의 홀들의 주사에 응답해서 존재할 수 있다. 여기서, 임계 전압(VMI)이 CEM 디바이스의 단자들을 가로질러 인가됨에 따라, 홀들의 주사는 전류(IMI)에서의 높은 임피던스/절연성 상태 전이로의 낮은 임피던스/전도성 상태를 위한 모트 전이 기준을 충족할 수 있다. 이는 다음에 오는 바와 같이 식 (2)에 따라 모델링될 수 있다.
Figure pct00003
(2)
식 (2)에서, Q(VMI)은 대전되고 주사된 것(홀들 또는 전자들)에 대응하고, 인가된 전압에 관한 함수이다. 모트 전이를 가능하게 하는 전자들 및/또는 홀들의 주사는 임계 전압(VMI)과 임계 전류(IMI)에 응답해서 밴드들 사이에서 발현할 수 있다. 식 (1)에 따라 식 (2)에서 IMI에 의해 주사되는 홀들에 의한 모트 전이를 만들어내도록 전자 농도(n)를 전하 농도와 등식화함으로써, 토마스 페르미 스크리닝 길이(λ TF ) 상에서의 이러한 임계 전압(VMI)의 종속성은 다음에 오는 바와 같이 식 (3)에 따라 모델링될 수 있다.
Figure pct00004
(3)
Figure pct00005
식 (3)에서, ACEM은 CEM 디바이스의 단면적이고, Jreset(VMI)은, CEM 디바이스를 상대적으로 높은 임피던스/절연성 상태에 놓아둘 수 있는 임계 전압(VMI)에서 CEM 디바이스에 인가될 CEM 디바이스를 통한 전류 밀도를 나타낼 수 있다.
일 실시예에 따르면, CEM 스위치, CERAM 메모리 디바이스, 또는 하나 이상의 상관 전자 재료들을 구비하는 여러 가지의 다른 전자 디바이스들을 형성하는데 활용될 수 있는 CEM 디바이스는, 예컨대 모트 전이 기준을 만족시키는 충분한 양의 전자들의 주사를 통해서 상대적으로 높은 임피던스/절연성 상태로부터 전이함으로써 그러한 바와 같이 상대적으로 낮은 임피던스/전도성 메모리 상태에 놓여질 수 있다. CEM 디바이스를 상대적으로 낮은 임피던스/전도성 상태로 전이시킬 때, 충분한 전자들이 주사되는 경우라면, CEM 디바이스의 단자들을 가로지르는 전위는 임계 스위칭 전위(예컨대 Vset)를 극복하고, 주사된 전자들은 스크린하기 시작할 수 있다. 앞서 언급된 바와 같이, 스크리닝은 밴드-분열 전위를 없애기 위해서 이중 점유된 전자(double-occupied electron)들을 편재화하지 않도록 작동할 수 있다.
특정 실시예들에서, CEM 디바이스의 임피던스 상태에서의 변화들은 NixOy(여기에서 아래첨자 "x"와 "y"는 전체 숫자들을 구비함)를 구비하는 성분들의 전자들의 "역-공여"에 의해 만들어질 수 있다. 그 용어가 본 명세서에서 사용되는 바와 같이, "역-공여(back-donation)"는, 리간드 또는 도펀트와 같은 격자무늬 구조의 인접한 분자에 의한 전이 금속, 전이 금속 산화물, 또는 이들의 임의의 조합에 대한(예컨대 금속의 원자 오비탈에 대한) 하나 이상의 전자들의 공급(예컨대 증가된 전자 밀도)을 지칭한다. 역-공여는 또한 금속 원자로부터 리간드 또는 도펀트 상의 미점유된 π-반결합성 오비탈 쪽으로의 전자들의 가역 공여(reversible donation)(예컨대 증가 전자 밀도)를 지칭한다. 역-공여는, 전이 금속, 전이 금속 성분, 전이 금속 산화물 또는 이들의 조합이 인가된 전압의 영향 하에서 전기 전도에 대해 호의적인 이온화 상태를 유지하는 것을 용인할 수 있다. 일정한 실시예들에서, 예컨대 CEM 안에서의 역-공여는, 카르보닐(-CO)과 같은 탄소-함유 도펀트들, 또는 암모니아(NH3), 에틸렌 디아민(C2H8N2), 또는 산화질소 족(NxOy), 예컨대 니트로실(NO), 이소시아나이드(RNC, 여기에서 R은 H, C1-C6 알킬 또는 C6-C10 아릴임), 알켄(예컨대 에텐), 알킨(예컨대 에틴)의 멤버들과 같은 질소-함유 도펀트 종의 사용에 응답하여 발현할 수 있고, 또는 CEM을 구비하는 디바이스 또는 회로의 작동 동안 예컨대 니켈과 같은 전이 금속 또는 전이 금속 산화물의 전도대 쪽으로 전자들이 제어가능하게 그리고 가역적으로 "공여"되는 특성을 CEM이 보이는 것을 용인할 수 있는, 포스핀, 예컨대 트리알킬 포스핀 또는 트리아릴 포스핀(R3P, 여기에서 R은 C1-C6 알킬 또는 C6-C10 아릴임)과 같은 인-함유 도펀트 종의 사용에 의해 발현할 수 있다. 역 공여는, 예컨대 니켈 산화물 재료(예컨대 NiO:CO 또는 NiO:NH3) 안에서 역전될 수 있고, 이로써 니켈 산화물 재료가 디바이스 작동 동안 높은 임피던스/절연성 특성과 같은 실질적으로 비유사한 임피던스 특성을 보이도록 스위칭하는 것을 용인할 수 있다.
그러므로, 이 맥락에서, 전자 역-공여 재료(electron back-donating material)는, 적어도 부분적으로, CEM의 전도대 쪽으로의 전자들의 공여 및 CEM의 전도대로부터의 전자 공여의 역전을 제어하기 위해서 인가된 전압의 영향에 기초하여, 제 1 임피던스 상태로부터 실질적으로 비유사한 제 2 임피던스 상태 쪽으로의(예컨대 상대적으로 낮은 임피던스로부터 상대적으로 높은 임피던스 상태 쪽으로의, 또는 그 반대의 경우도 마찬가지로 상대적으로 높은 임피던스로부터 상대적으로 낮은 임피던스 상태 쪽으로의) 스위칭과 같은 임피던스 스위칭 특성을 보이는 재료를 지칭한다.
일부 실시예들에서, 역-공여를 이용하여, 니켈과 같은 전이 금속이 예컨대 2+(예컨대 NiO:CO 또는 NiO:NH3과 같이 재료 안에서 Ni2+)의 산화 상태에 놓여지는 경우라면, 전이 금속, 전이 금속 성분 또는 전이 금속 산화물을 구비하는 CEM 스위치는 낮은 임피던스/전도성 특성들을 보일 수 있다. 이와 반대로, 니켈과 같은 전이 금속이 예컨대 1+ 또는 3+의 산화 상태에 놓여지는 경우라면, 전자 역-공여는 역전될 수 있다. 따라서, CEM 디바이스의 작동 동안, 역-공여는 실질적으로 아래의 식 (4)에 따라 실질적으로 동시다발적인 산화와 환원을 구비할 수 있는 "불균형(disproportionation)"을 초래할 수 있다.
2Ni2+ → Ni1+ + Ni3+ (4)
이 예에서 이러한 불균형은, 예컨대 CEM 디바이스의 작동 동안 상대적으로 높은 임피던스/절연성 상태를 만들어낼 수 있는, 식 (4)에 나타나 있는 바와 같이 Ni1+ + Ni3+ 같은 니켈 이온들의 형성을 지칭한다. 일 실시예에서, 카르보닐(CO)과 같은 탄소-함유 리간드 또는 암모니아 분자(NH3)와 같은 질소-함유 리간드와 같은 도펀트는 식 (4)의 불균형 반응을 일으키도록 CEM 디바이스의 작동 동안 전자들의 공유를 용인할 수 있고, 그리고 실질적으로 아래의 식 (5)에 따라 그 역전을 용인할 수 있다.
Ni1+ + Ni3+ → 2Ni2+ (5)
앞서 언급된 바와 같이, 불균형 반응의 역전은 식 (5)에 나타나 있는 바와 같이 니켈-기반 CEM이 상대적으로 낮은 임피던스/전도성 상태로 돌아가는 것을 용인한다.
실시예들에서, 예컨대 대략 0.1% 내지 10.0%의 원자 퍼센트의 범위 안에 있는 값들로부터 달라질 수 있는 NiO:CO 또는 NiO:NH3의 분자 농도에 따라, Vreset와 Vset는 도 1a에 나타나 있는 바와 같이 Vset ≥ Vreset인 조건에 처해 있는 대략 0.1 V 내지 10.0 V의 범위 안에서 달라질 수 있다. 예를 들어, 한가지 가능성있는 실시예에서, Vreset은 대략 약 0.1 V 내지 약 1.0 V의 범위 안에 있는 전압에서 발현할 수 있고, Vset는 예컨대 대략 약 1.0 V 내지 약 2.0 V의 범위 안에 있는 전압에서 발현할 수 있다. 그러나, 다른 공정 변형들과 마찬가지로 Vset와 Vreset에서의 변형들이 적어도 부분적으로, NiO:CO 또는 NiO:NH3 와 같은 전자 역-공여 재료 또는 CEM 디바이스 안에 있는 다른 재료들의 원자 농도와 같은 여러 가지의 요인들에 기초하여, 발현할 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다.
도 1b는 상관 전자 재료를 구비하는 스위칭 디바이스의 일 실시예(150)에 관한 도면 및 상관 전자 재료 스위치의 등가 회로에 관한 개략적인 모식도이다. 앞서 언급된 바와 같이, CEM 스위치, CERAM 어레이와 같은 상관 전자 디바이스, 또는 하나 이상의 상관 전자 재료들을 활용하는 다른 타입의 디바이스는, 가변 리지스턴스와 가변 커패시턴스 양자 모두의 특징들을 보일 수 있는 가변적인 또는 복잡한 임피던스 디바이스를 구비할 수 있다. 환언하자면, 제 1 전도체(160), CEM 필름(170) 및 제 2 전도체(180)를 구비하는 디바이스와 같은 CEM 가변 임피던스 디바이스를 위한 임피던스 특징들은, 디바이스 단자들(122, 130)을 가로질러 측정되는 경우라면, 적어도 부분적으로, 디바이스의 리지스턴스와 커패시턴스에 좌우될 수 있다. 일 실시예에서, 가변 임피던스 디바이스를 위한 등가 회로는 가변 축전기(128)와 같은 가변 축전기와 병행하여 가변 저항기(126)와 같은 가변 저항기를 구비할 수 있다. 물론, 별개의 구성요소들을 구비하고 있는 것으로 가변 저항기(126)와 가변 축전기(128)가 도 1b에 도시되어 있지만, 실시예(150)의 디바이스와 같은 가변 임피던스 디바이스는 실질적으로 균질한 CEM 필름을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다.
아래의 표 1에는 실시예(150)의 디바이스와 같은 예시 가변 임피던스 디바이스를 위한 예시 진리표가 도시되어 있다.
리지스턴스 커패시턴스 임피던스
Rhigh(Vapplied) Chigh(Vapplied) Zhigh(Vapplied)
Rlow(Vapplied) Clow(Vapplied)~0 Zlow(Vapplied)
<상관 전자 스위치 진리표>
일 실시예에서, 표 1에는, 실시예(150)의 디바이스와 같은 가변 임피던스 디바이스의 리지스턴스가 CEM 디바이스를 가로질러 인가된 전압에 적어도 부분적으로 종속적인 함수로서 낮은 임피던스/전도성 상태와 실질적으로 비유사한 높은 임피던스/절연성 상태 사이에서 전이할 수 있는 것으로 나타나 있다. 일 실시예에서, 낮은 임피던스/전도성 상태에 있는 것으로 보이는 임피던스는 높은 임피던스/절연성 상태에서 보이는 임피던스보다 대략 10.0 배 내지 100,000.0 배의 범위 안에 있을 수 있다. 다른 실시예들에서, 낮은 임피던스/절연성 상태에 있는 것으로 보이는 임피던스는 예컨대 높은 임피던스/절연성 상태로 보이는 임피던스보다 대략 5.0 배 내지 10.0 배의 범위 안에 있을 수 있다. 그러나, 권리주장된 주제가 높은 임피던스 상태/절연성 상태와 낮은 임피던스 상태/전도성 상태 사이에서 임의의 특정 임피던스비들로 제한되지 않는다는 점을 유의해야만 한다. 표 1에는, 실시예(150)의 디바이스와 같은 가변 임피던스 디바이스의 커패시턴스가 예시 실시예에서 대략 제로 (또는 매우 적은) 커패시턴스를 구비할 수 있는 낮은 커패시턴스 상태와, 적어도 부분적으로 CEM 디바이스를 가로질러 인가되는 전압에 관한 함수인 높은 커패시턴스 상태 사이에서 전이할 수 있는 것으로 나타나 있다.
일정한 실시예들에서, 원자 레이어 증착(atomic layer deposition)은 NiO:CO 또는 NiO:NH3와 같은 NiO 재료들을 구비하는 필름들을 형성하거나 제조하는데 활용될 수 있다. 이 맥락에서, "레이어(layer)"는 그 용어가 본 명세서에서 사용되는 바와 같이 전도성 또는 절연 기판과 같은 밑에 있는 포메이션(formation) 상이나 그 위에 증착될 수 있는 재료의 시트 또는 코팅을 의미한다. 예를 들어, 원자 레이어 증착 공정을 이용하여 밑에 있는 기판 상에 증착된 레이어는, 예컨대 몇분의 일 옹스트롬(예컨대 0.6 Å)을 구비할 수 있는 단일 원자의 두께 치수에 상당한 두께 치수를 구비할 수 있다. 그러나, 다른 실시예들에서, 레이어는, 예컨대 CEM 필름을 구비하는 필름들을 제조하는데 활용되는 공정에 따라 단일 원자의 두께 치수보다 더 큰 두께 치수를 구비하는 시트 또는 코팅을 포함하고 있다. 추가적으로, "레이어"는 수평방향으로 배향되거나(예컨대 "수평방향" 레이어) 수직방향으로 배향될 수 있고(예컨대 "수직방향" 레이어), 또는 예컨대 사선방향으로와 같은 임의의 다른 배향으로 위치조정될 수 있다. 실시예들에서, CEM 필름은, 예컨대 회로 환경에서 CEM 디바이스의 작동 동안의 전자 역-공여가 ??은 임피던스/전도성 상태를 일으키는 것을 용인하기 위해서 충분한 개수의 레이어들을 구비할 수 있다. 또한, 예컨대 회로 환경에서의 작동 동안, 전자 역-공여는 예컨대 높은 임피던스/절연성 상태와 같은 실질적으로 비유사한 임피던스 상태를 일으키도록 역전될 수 있다.
또한 이 맥락에서, "기판(substrate)"은 본 명세서에서 사용되는 바와 같이, 특정 전기적 특성들(예컨대 전도성 특성들, 절연성 특성들 등)을 가지는 금속들과 같은 재료들이 기판 상이나 그 위에 증착되거나 놓여지는 것을 가능하게 하는 표면을 구비하는 구조물을 의미한다. 예를 들어, CEM-기반 디바이스에서, 전도성 기판은 전도성 기판(160)과 접촉하고 있는 CEM 필름 쪽으로 전기적 전류를 전달하도록 제 1 전도체(160)와 유사한 방식으로 작동할 수 있다. 다른 예시에서, 기판은 CEM 필름으로부터의 전기적 전류 흐름 또는 CEM 필름 쪽으로의 전기적 전류 흐름을 방지하기 위해서 CEM 필름을 절연하도록 작동할 수 있다. 절연 기판의 한가지 가능성있는 예시에서, 실리콘 질화물(SiN)와 같은 재료는 반도체 구조물들의 구성요소들을 절연하도록 채택될 수 있다. 나아가, 절연 기판은 예컨대 실리콘-온-인슐레이터(silicon-on-insulator; SOI) 또는 실리콘-온-사파이어(silicon-on-sapphire;; SOS) 기술, 도핑된 그리고/또는 미도핑된 반도체들, 기초 반도체 기반(base semiconductor foundation)에 의해 지지되는 실리콘으로 이루어진 에피택시얼 레이어들, 종래의 금속 산화물 반도체(metal oxide semiconductors; CMOS), 예컨대 금속 후방 단부가 있는 CMOS 전방 단부, 및/또는 CES 디바이스들을 포함하는 다른 반도체 구조물들 및/또는 기술들과 같은 다른 실리콘-기반 재료들을 구비할 수 있다. 따라서, 권리주장된 주제는 제한없이 폭넓은 여러 가지의 전도성 기판과 절연 기판을 포괄하도록 의도되어 있다.
특정 실시예들에서, 기판 상이나 그 위에서의 CEM 필름들의 형성은 기판과 같은 전도성 재료 위쪽에 예컨대 NiO:CO 또는 NiO:NH3, 또는 다른 전이 금속 산화물, 전이 금속 또는 이들의 조합으로 이루어진 구성요소들을 증착하기 위해서 2개 이상의 전구체들을 활용할 수 있다. 일 실시예에서, CEM 필름의 레이어들은 아래의 식 (6A)에 따라 개개의 전구체 분자들(AX와 BY)을 활용하여 증착될 수 있다.
AX(gas) + BY(gas) = AB(solid) + XY(gas) (6A)
여기에서 식 (6A)의 "A"는 전이 금속과 같은 금속, 또는 금속 성분, 예컨대 전이 금속 산화물 또는 이들의 임의의 조합과 같은 전이 금속 성분에 대응한다. 실시예들에서, 전이 금속 산화물은 니켈을 구비할 수 있지만, 다른 전이 금속들, 전이 금속 성분들, 및/또는 알루미늄, 카드뮴, 크롬, 코발트, 구리, 금, 철, 망간, 수은, 몰리브덴, 니켈 팔라듐, 레늄, 루테늄, 은, 탄탈륨, 주석, 티타늄, 바나듐, 이트륨 및 아연(산소 또는 다른 타입들의 리간드들과 같은 음이온과 연계될 수 있음), 또는 이들의 조합들과 같은 전이 금속 산화물들을 구비할 수 있고, 그렇더라도 권리주장된 주제가 이 점에 있어서 범위가 제한되지 않는다. 특정 실시예들에서, 하나 이상의 전이 금속 산화물을 구비하는 성분들은 티탄산 이트륨(YTiO3)과 같이 활용될 수도 있다.
실시예들에서, 식 (6A)의 "X"는 유기 리간드들과 같은 하나 이상의 리간드들을 구비할 수 있고, 아미디네이트(AMD), 디시클로펜타디에닐(Cp)2, 디에틸시클로펜타디에닐(EtCp)2, 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토) ((thd)2), 아세틸아세토네이트(acac), 비스(메틸시클로펜타디에닐) ((CH3C5H4)2), 디메틸글리옥시메이트(dmg)2, 2-아미노-펜트-2-엔-4-오나토(apo)2, (dmamb)2를 구비할 수 있고, 여기서 dmamb은 1-디메틸아미노-2-메틸-2-부타노레이트, (dmamp)2를 나타내고, 여기서 dmamp은 1-디메틸아미노-2-메틸-2-프로파노레이트, 비스(펜타메틸시클로펜타디에닐) (C5(CH3)5)2 및 카르보닐(CO)4을 나타낸다. 따라서, 일부 실시예들에서, 니켈-기반 전구체(AX)는, 몇가지 예를 들자면, 예컨대 니켈 아미디네이트(Ni(AMD)2), 디(시클로펜타디에닐)니켈(Ni(Cp)2), 디(에틸시클로펜타디에닐)니켈(Ni(EtCp)2), 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토)Ni(II)(Ni(thd)2), 니켈 아세틸아세토네이트(Ni(acac)2), 비스(메틸시클로펜타디에닐)니켈(Ni(CH3C5H4)2, 니켈 디메틸글리옥시메이트(Ni(dmg)2), 니켈 2-아미노-펜트-2-엔-4-오나토(Ni(apo)2), Ni(dmamb)2를 구비하고, 여기서 dmamb은 1-디메틸아미노-2-메틸-2-부타노레이트, Ni(dmamp)2을 나타내고, 여기서 dmamp는 1-디메틸아미노-2-메틸-2-프로파노레이트, 비스(펜타메틸시클로펜타디에닐)니켈(Ni(C5(CH3)5)2, 및 니켈 카르보닐(Ni(CO)4)을 나타낸다.
그러나, 특정 실시예들에서, 전구체들(AX, BY)에 추가하여 전자 역-공여 종으로서 작동하는 도펀트는 TMO 필름의 레이어들을 형성하는데 활용될 수 있다. 전구체(AX)와 함께 유동할 수 있는 전자 역-공여 종은 실질적으로 아래의 식 (6B)에 따라 전자 역-공여 성분들의 형성을 용인할 수 있다. 실시예들에서, 암모니아(NH3), 메탄(CH4), 일산화탄소(CO)와 같은 도펀트 종 또는 전구체 내지 도펀트 종, 또는 다른 전구체들 및/또는 도펀트 종은 위에 열거된 전자 역-공여 리간드들을 제공하는데 활용될 수 있다. 그러므로, 식 (6A)는 실질적으로 아래의 식 (6B)에 따라 전자 역-공여 재료를 구비하는 추가적인 도펀트 리간드를 포함하도록 수정될 수 있다.
AX(gas) + (NH3 또는 질소를 구비하는 다른 리간드) + BY(gas)
= AB:NH3(solid) + XY(gas) (6B)
식들(6A, 6B)의 AX, BY, 및 NH3(또는 질소를 구비하는 다른 리간드)와 같은 전구체들의, 원자 농도들과 같은 농도들이, 제조된 CEM 디바이스 안에서 전자 역-공여를 용인하기 위해서 질소-함유 또는 탄소-함유 도펀트의 최종 원자 농도를 일으키도록 조정될 수 있다는 점을 유의해야만 한다. 본 명세서에 언급되어 있는 바와 같이, "도펀트 원자 농도(dopant atomic concentration)"라는 용어는 대체 리간드로부터 유래하는 마무리가공된 재료 안에 있는 원자들의 농도를 의미한다. 예를 들어, 대체 리간드가 CO인 경우에 있어서, 퍼센트 용어들로 되어 있는 CO의 원자 농도는, 재료 필름 안에 있는 원자들의 총 개수로 나눗셈하고 100.0으로 곱셈한 재료 필름을 구비하는 탄소 원자들의 총 개수를 구비한다. 다른 예시에서, 대체 리간드가 NH3인 경우에 있어, NH3의 원자 농도는, 재료 필름 안에 있는 원자들의 총 개수로 나눗셈하고 100.0으로 곱셈한 재료 필름을 구비하는 질소 원자들의 총 개수를 구비한다.
특정 실시예들에서, 질소-함유 도펀트 또는 탄소-함유 도펀트는 대략 0.1% 내지 15.0% 사이의 원자 농도로 암모니아(NH3) 또는 카르보닐(CO)을 구비할 수 있다. 특정 실시예들에서, NH3 및 CO와 같은 도펀트들의 원자 농도들은 예컨대 대략 1.0% 내지 10.0% 사이와 같은 더욱 제한된 범위의 원자 농도들을 구비할 수 있다. 그러나, 권리주장된 주제가 위에서 확인된 전구체들 및/또는 원자 농도들로 반드시 제한되는 것은 아니다. 원자 레이어 증착, 화학적 증기 증착, 플라스마 화학적 증기 증착, 스퍼터 증착, 물리적 증기 증착, 고온 와이어 화학적 증기 증착, 레이저 강화 화학적 증기 증착, 레이저 강화 원자 레이어 증착, 급속한 열적 화학적 증기 증착, 스핀 온 증착, 가스 클러스터 이온 빔 증착, 또는 TMO 재료들로부터 CEM 디바이스들의 제조시 활용되는 이와 유사한 것에서 활용되는 도펀트들의 원자 농도들과 이러한 전구체들 모두를 권리주장된 주제가 포괄하도록 의도되어 있다는 점을 유의해야만 한다. 식들(6A, 6B)에서, "BY"는 물(H2O), 산소(O2), 오존(O3), 플라스마 O2, 과산화수소(H2O2)와 같은 산화제(oxidizer)를 구비할 수 있다. 다른 실시예들에서, "BY"는 CO, O2 + (CH4), 또는 일산화질소(NO) + 물(H2O) 또는 산화질화물 또는 탄소-함유 가스상 산화제(oxidizing agent)나 산화질화제(oxynitridizing agent)를 구비할 수 있다. 다른 실시예들에서, 플라스마는 산소 라디칼(O*)들을 형성하기 위해서 산화제(BY)와 사용될 수 있다. 마찬가지로, 플라스마는 CEM 안의 도펀트 농도를 제어하기 위해서 활성화된 종을 형성하도록 도펀트 종과 사용될 수 있다.
원자 레이어 증착을 활용하는 실시예들과 같은 특정 실시예들에서, 전도성 기판과 같은 기판은 식 (6B)의 AX와 BY와 같은 전구체들에 노출될 수 있을 뿐만 아니라, 예컨대 일정한 실시예들에서 대략 20.0℃ 내지 1000.0℃의 범위 안에 있는 온도를 얻을 수 있는 가열된 챔버 안에 (암모니아, 또는 예컨대 니켈 아미드, 니켈 이미드, 니켈 아미디네이트 또는 이들의 조합들을 포함하는 금속-질소 결합들을 구비하는 다른 리간드와 같은) 전자 역-공여를 제공하는 도펀트들에 노출될 수 있다. 예컨대 NiO:NH3의 원자 레이어 증착이 수행되는 하나의 특정 실시예에서, 대략 20.0℃ 내지 400.0℃의 범위 안에 있는 챔버 온도 범위들이 활용될 수 있다. 전구체 가스들(예컨대 AX, BY, NH3, 또는 질소를 구비하는 다른 리간드)에 대한 노출에 응답하여, 이러한 가스들은 예컨대 대략 0.5 초 내지 180.0 초의 범위 안에 있는 지속기간 동안에 가열된 챔버로부터 정화될 수 있다. 그러나, 이들이 챔버 온도 및/또는 시간의 잠재적으로 적합한 범위들의 예시들일 뿐이라는 점 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다.
일정한 실시예들에서, 2-전구체 싱글 사이클(예컨대 식 (6A)을 참조하여 기술되어 있는 바와 같이 AX와 BY) 또는 3-전구체 싱글 사이클(예컨대 원자 레이어 증착을 활용하여 식 (6B)를 참조하여 기술되어 있는 바와 같이 AX, NH3, CH4, 또는 질소, 탄소, 또는 대체 리간드로부터 유래된 다른 전자 역-공여 도펀트를 구비하는 다른 리간드)은 사이클 당 대략 0.6 Å 내지 5.0 Å의 범위 안에 있는 두께 치수를 구비하는 TMO 재료 필름의 레이어를 만들어낼 수 있다. 따라서, 일 실시예에서, 원자 레이어 증착 공정이 대략 0.6 Å의 두께 치수를 구비하는 TMO 재료 필름의 레이어들을 증착할 수 있는 경우라면, 2-전구체 800-900 사이클들은 대략 500.0 Å의 두께 치수를 구비하는 TMO 재료 필름을 만들어내는데 활용될 수 있다. 원자 레이어 증착이 예컨대 대략 약 15 Å 내지 약 1500 Å의 범위 안에 있는 두께 치수들과 같은 다른 두께 치수들을 가지는 TMO 재료 필름들을 형성하는데 활용될 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다.
특정 실시예들에서, 원자 레이어 증착의 하나 이상의 2-전구체 사이클들(예컨대 AX와 BY) 또는 3-전구체 사이클들(AX, NH3, CH4, 또는 질소, 탄소 또는 다른 역-공여 도펀트 재료와 BY를 구비하는 다른 리간드)에 응답하여, TMO 재료 필름은, 적어도 부분적으로 TMO 재료 필름으로부터 CEM 디바이스의 형성을 가능하게 할 수 있는 상승된 온도들에 노출될 수 있다. 상승된 온도에 대한 TMO 재료 필름의 노출은, CEM 디바이스 필름의 금속 산화물 격자무늬 구조물들에 대한 도펀트의 재위치조정에 응답하여 카르보닐 또는 암모니아의 형태로 되어 있는 것과 같은 대체 리간드로부터 유래된 역-공여 도펀트의 활성화를 추가적으로 가능하게 할 수 있다.
그러므로, 이 맥락에서, "상승된 온도"는, 대체 또는 대체 리간드들이 TMO 재료 필름으로부터 증발하는 온도, 그리고/또는 TMO 재료 필름이 저항성 필름으로부터, 상대적으로 높은 임피던스/절연성 상태 사이에 있다가 상대적으로 낮은 임피던스/전도성 상태로 스위칭될 수 있는 필름으로 전이하는 이러한 정도까지 TMO 재료 필름 내부에 재위치조정되는 온도를 의미한다. 예를 들어, 일정한 실시예들에서, 약 30.0 초 내지 약 120.0 분의 지속기간 동안에 약 100.0℃ 내지 약 800.0℃의 챔버 내부에서 상승된 온도에 노출된 TMO 재료 필름은 CEM 필름을 형성하도록 TMO 재료 필름으로부터 대체 리간드들의 증발을 용인할 수 있다. 추가적으로, 일정한 실시예들에서, 약 30.0 초 내지 약 120.0 분의 지속기간 동안에 약 100.0℃ 내지 약 800.0℃의 챔버 내부에서 상승된 온도에 노출된 TMO 재료 필름은 예컨대 금속 산화물의 격자무늬 구조물 내부의 산소 결핍 상태에서 대체 리간드들의 재위치조정을 용인할 수 있다. 특정 실시예들에서, 상승된 온도들과 노출 지속기간들은 예컨대 약 1.0 분 내지 약 60.0 분 동안 약 200.0℃ 내지 약 500.0℃의 온도들과 같은 더욱 협소한 범위들을 구비할 수 있고, 권리주장된 주제는 이 점들에 있어서 제한되지 않는다.
특정 실시예들에서, 상술된 공정에 따라 제조생산된 CEM 디바이스는, 디바이스의 제조 후 디바이스가 상대적으로 낮은 임피던스(상대적으로 높은 전도성)를 바로 보이는 "본 온(born on)" 특성을 보일 수 있다. 따라서, CEM 디바이스가 예컨대 초기 활성화에서 더 큰 전자기기 환경 속으로 집적되는 경우라면, CEM 디바이스에 인가되는 상대적으로 작은 전압은 도 1a의 영역(104)으로 나타나 있는 바와 같이 CEM 디바이스를 통해 상대적으로 높은 전류 흐름을 용인할 수 있다. 예를 들어, 본 명세서에서 앞서 기술된 바와 같이, 적어도 하나의 가능성있는 실시예에서, Vreset은 대략 0.1 V 내지 1.0 V의 범위 안에 있는 전압에서 발현할 수 있고, Vset는 예컨대 대략 1.0 V 내지 2.0 V의 범위 안에 있는 전압에서 발현할 수 있다. 따라서, 대략 2.0 V 또는 그 미만의 범위 안에서 작동하는 전기 스위칭 전압들은, 메모리 회로가 예컨대 CERAM 메모리 디바이스에 기록하는 것, CERAM 메모리 디바이스로부터 판독하는 것 또는 CERAM 스위치의 상태를 변경시키는 것을 용인할 수 있다. 실시예들에서, 이러한 상대적으로 낮은 전압 작동은 복잡성, 비용을 줄일 수 있고, 경쟁하는 메모리 및/또는 스위칭 디바이스 기술들에 비해 다른 이점들을 제공할 수 있다.
특정 실시예들에서, 2개 이상의 CEM 디바이스들은 상관 전자 재료의 원자 레이어 증착에 의해 적어도 부분적으로 집적 회로의 특정 레이어 내부에 형성될 수 있다. 추가 실시예에서, 제 1 상관 전자 스위치 재료의 하나 이상의 복수의 상관 전자 스위치 디바이스들과, 제 2 상관 전자 스위치 재료의 하나 이상의 복수의 상관 전자 스위치 디바이스들은 블랭킷 증착(blanket deposition)과 선택적 에피택시얼 증착(selective epitaxial deposition)의 조합에 의해 적어도 부분적으로 형성될 수 있다. 추가적으로, 일 실시예에서, 제 1 액세스 디바이스와 제 2 액세스 디바이스는 각각 제 1 CEM 디바이스와 제 2 CEM 디바이스에 인접하여 실질적으로 위치조정될 수 있다.
추가 실시예에서, 하나 이상의 복수의 CEM 디바이스들은 제 1 레벨의 전기 전도성 금속 레이어들과, 제 1 레벨의 전도성 금속 레이어들 위에 위치조정될 수 있는 제 2 레벨의 전기 전도성 금속 레이어들의 하나 이상의 교차점들에서 집적 회로의 2 이상의 레벨들의 내부에 위치조정될 수 있다. 이 맥락에서, "금속 레이어(metal layer)"는 그 용어가 본 명세서에서 사용되는 바와 같이 멀티-레벨 CEM 스위칭 디바이스의 레이어의 제 1 위치로부터 제 2 위치 쪽으로 전기적 전류를 경로지정하는 전도체를 의미한다. 예를 들어, 전도성 금속 레이어는 제 1 레벨의 전도성 금속 레이어와 제 2 레벨의 전도성 금속 레이어의 교차점에 위치되어 있는 액세스 디바이스 쪽으로 전기적 전류를 운반하거나 액세스 디바이스로부터 운반할 수 있다. 일정한 실시예들에서, CEM 스위칭 디바이스의 다중 레벨들(multiple levels)에 위치조정되어 있는 전도성 금속 레이어들을 활용하여 형성되는 디바이스들과 같은 멀티-레벨 CEM 디바이스로부터 형성된 스위칭 디바이스의 제조는, 예컨대 다중 레벨들에 위치조정되어 있는 전도성 금속 레이어가 비트 라인 밀도의 증가를 수월하게 할 수 있는 CEM-기반 메모리 디바이스들에서 활용될 수 있다. 비트 라인 밀도의 증가들은 예컨대 CEM-기반 랜덤 액세스 메모리 어레이들의 메모리 셀들에 대한 액세스를 제어하는 것에 관련하여 더욱 효율적인 그리고/또는 더욱 고 집적된 접근법들을 만들어낼 수 있다.
또한 이 맥락에서, "레벨(level)"은 그 용어가 본 명세서에서 사용되는 바와 같이 전도성 금속 레이어가 횡단할 수 있는 별개의 표면을 의미하는데, 여기에서 별개의 표면은 절연 재료에 의해 별개의 표면들 바로 위 그리고/또는 바로 아래로부터 분리되어 있다. 예를 들어, 본 명세서에 기술되어 있는 바와 같이, 제 1 레벨을 횡단하는 전도성 금속 레이어는 실리콘 질화물과 같은 절연 재료에 의해 제 2 레벨을 횡단하는 전도성 금속 레이어로부터 분리될 수 있다. 이 맥락에서, "멀티-레벨(multi-level)" 스위칭 디바이스는 그 용어가 본 명세서에서 사용되는 바와 같이 2개 이상의 상술된 "레벨들"을 활용하여 높은 임피던스/절연성 상태로부터 낮은 임피던스 상태로 그러하는 바와 같은 스위칭 기능을 수행하는 디바이스를 의미한다.
본 명세서에 기술되어 있는 바와 같이, 전이 금속, 전이 금속 산화물, 전이 금속 성분 또는 합금과 같은 제 1 재료로 이루어진 하나 이상의 레이어들 상이나 그 위에 하나 이상의 도펀트 레이어들을 증착하는 것에 응답하여, CEM의 도펀트 농도는 정확하게 제어될 수 있다. 추가적으로, 제 1 재료로 이루어진 하나 이상의 레이어들 상이나 그 위에 하나 이상의 도펀트 레이어들을 증착함으로써, CEM의 편재화된 영역들은 도펀트 농도 프로파일을 맞추거나 맞춤제작하는 것에 관련하여 접근법을 제공하도록 상이한 원자 농도들을 구비할 수 있다. 나아가, CEM 내부의 도펀트 농도 프로파일들은 어닐링 온도들 및/또는 어닐링 지속기간들을 조정하는 것을 통해서 증가될 수 있다. 위에서 확인된 이점들에 추가하여, 특정 실시예들은 NAND 플래시 메모리를 위하여 활용되는 3차원 구조물들을 제조하는데 유용할 수 있는 공통 소스 전극(common source electrode)을 제조하거나 형성하는 것에 관련하여 접근법을 제공할 수 있다. 그러나, 권리주장된 주제는 위에서 확인된 이점들로 제한되지 않는다.
도 2a 내지 도 2d에는 도펀트 증착 및 어닐을 통해서 CEM 디바이스를 형성하는데 활용될 수 있는 하위-공정들의 실시예들이 도시되어 있다. 실시예(200A)에 대응하는 도 2a에서, 예컨대 전도성 기판(210)은 예컨대 CERAM 디바이스 또는 다른 타입의 CEM-기반 디바이스에서의 사용을 위하여 레이어들 안에 제조되는 티타늄 질화물(TiN)과 같은 적어도 90.0%의 티타늄-기반 및/또는 티타늄-함유 기판과 같은 대체 부분을 적어도 구비할 수 있다. 다른 실시예들에서, 전도성 기판(210)은 백금, 구리, 알루미늄, 코발트, 니켈, 텅스텐, 텅스텐 질화물, 코발트 규소화물, 루테늄 산화물, 크롬, 금, 팔라듐, 인듐 주석 산화물, 탄탈륨, 은, 이리듐 또는 이들의 임의의 조합과 같은 다른 타입들의 전도성 재료들을 구비할 수 있고, 권리주장된 주제는 전도성 기판 재료의 임의의 특정 구성성분으로 제한되지 않는다.
실시예들에서, 기판(210)은 임의의 적합한 공정을 활용하여 증착될 수 있다. 적합한 공정들은 물리적 증기 증착(physical vapor deposition; PVD), 금속-유기 화학적 증기 증착(metal-organic chemical vapor deposition; MOCVD), 원자 레이어 증착(atomic layer deposition; ALD) 따위를 제한없이 포함할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 전도성 기판(210)의 형성 후, 예컨대 전이 금속으로 이루어진 하나 이상의 레이어들과 같은 금속 레이어(220)는 실시예(200B)에 대응하는 도 2b에 나타나 있는 바와 같이 전도성 기판의 표면 상이나 그 위에 증착될 수 있다. 실시예(200B)에서, 몇가지 예를 들자면, 금속 레이어(220)는 Ni을구비할 수 있지만, 다른 실시예들에서, 금속 레이어(220)는 예컨대 적어도 90.0%의 원자 농도를 가지는 임의의 전이 금속, 전이 금속 산화물 및/또는 임의의 다른 d-블록 또는 f-블록 원소, 성분 또는 그 합금을 구비할 수 있다. 실시예들에서, 금속 레이어(220)가 대략 0.6 Å의 두께 치수를 구비하는 TMO 재료 필름의 레이어들을 증착할 수 있는 원자 레이어 증착 공정을 통해서 형성되는 경우, 800-900 2-전구체 사이클들은 대략 500.0 Å의 두께 치수를 구비하는 TMO 재료 필름을 만들어내도록 활용될 수 있다. 원자 레이어 증착이 예컨대 대략 약 15 Å 내지 1500 Å의 범위 안에 있는 두께 치수들과 같은 다른 두께 치수들을 가지는 TMO 재료 필름들을 형성하는데 활용될 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다.
실시예(200C)에서, 도 2c에 도시되어 있는 바와 같이, 예컨대 도펀트 레이어(230)와 같은 도펀트 레이어는 금속 레이어(220)의 표면 상에 형성될 수 있다. 특정 실시예들에서, 도펀트 레이어(230)는 예컨대 탄소를 구비할 수 있지만, 예컨대, 니트로실(NO), 이소시아나이드(RNC, 여기에서 R은 H, C1-C6 알킬 또는 C6-C10 아릴임), 포스핀(R3P, 여기에서 R은 C1-C6 알킬 또는 C6-C10 아릴임) 예컨대 트리페닐포스핀(PPh3), 알킨(예컨대 에틴) 또는 페난트롤린(C12H8N2), 바이피리딘(C10H8N2), 에틸렌디아민(C2H4(NH2)2), 아세토니트릴(CH3CN), 플루오르화물(F), 염화물(Cl), 브롬화물(Br), 시안화물(CN), 및/또는 황(S)과 같은 임의의 다른 적합한 도펀트를 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다.
특정 실시예들에서, 도펀트 레이어(230)는 예컨대 약 0.1 Å 내지 약 250.0 Å 사이의 두께 치수를 가지는 레이어를 구비할 수 있다. 일정한 실시예들에서, 도펀트 레이어(230)의 두께 치수는 적어도 부분적으로, 예컨대 도 2c에서 H↓와 O2↓로 나타나 있는 산소-함유 환경에서의 어닐 동안 금속 레이어(220) 속으로 확산될 또는 이와 달리 운반될 도펀트의 퍼센트에 기초하여 선택될 수 있다. 이 맥락에서, 산소-함유 환경은, 원자(O) 또는 분자 산소(O2), 이산화탄소(CO2), 일산화탄소(CO), 일산화질소(NO), 아산화질소(N2O), 염화니트로실(NOCl), 또는 산소의 소스를 제공할 수 있는 임의의 다른 가스성 환경의 형태로 되어 있을 수 있는 실질적인 퍼센트의 산소를 적어도 구비하는 환경을 의미한다. 상대적으로 작은 양의 도펀트가 어닐 동안 금속 레이어(220) 속으로 확산될 또는 이와 달리 운반될 실시예들에서, 도펀트 레이어(230)는 예컨대 약 0.1 Å 내지 약 10.0 Å 사이의 두께 치수와 같은 상대적으로 작은 두께 치수를 구비할 수 있다. 이러한 일 실시예에서, 금속 레이어(220)는 예컨대 0.1% 내지 5.0% 사이와 같은 상대적으로 작은 퍼센트의 도펀트를 활용하여 낮은 임피던스/전도성 상태와 높은 임피던스/절연성 상태 사이에서 스위칭하는 능력과 같은 CEM의 특성들을 보이는 것이 가능할 수 있다.
상대적으로 많은 양의 도펀트가 어닐 동안 금속 레이어(220) 속으로 확산될 또는 이와 달리 운반될 바와 같은 다른 실시예들에서, 도펀트 레이어(230)는 예컨대 약 25.0 Å 내지 약 50.0 Å 사이의 두께 치수와 같은 증가된 두께 치수를 구비할 수 있다. 이러한 실시예에서, 금속 레이어(220)는 예컨대 5.0% 내지 15.0% 사이와 같은 더 큰 퍼센트의 도펀트를 활용하여 낮은 임피던스/전도성 상태와 높은 임피던스/절연성 상태 사이에서 스위칭하는 능력과 같은 CEM의 특성들을 보이는 것이 가능할 수 있다.
특정 실시예들에서, 도펀트 레이어(230)의 두께 치수의 선택은 격자무늬로 배열된 (도펀트 분자들이나 도펀트 원자들과 같은) 개별적인 도펀트 구성요소들의 물리적 크기 또는 도펀트 분자들 및/또는 원자들의 배열의 타입에 적어도 부분적으로 좌우될 수 있다. 예를 들어, 예컨대 에틸렌디아민(C2H4(NH2)2)과 같은 상대적으로 더 큰 도펀트 분자를 활용하여 도펀트 레이어(230)를 제작하기 위해서, 도펀트 레이어(230)는 250.0 Å 내지 500.0 Å 사이와 같은 상대적으로 더 큰 두께 치수를 구비할 수 있다. 다른 예시에서, 예컨대 탄소와 같은 상대적으로 작은 도펀트 종을 활용하여 도펀트 레이어(230)를 제작하기 위해서, 도펀트 레이어(230)는 0.1 Å 내지 5.0 Å 사이와 같은 상대적으로 작은 두께 치수를 구비할 수 있다.
다른 실시예들에서, 도펀트 레이어(230)의 두께 치수는 (도펀트 분자들 또는 도펀트 원자들과 같은) 특정 도펀트 종이 금속 레이어 속으로 퍼지거나 확산하는 능력에 적어도 부분적으로 좌우될 수 있다. 그러므로, 예컨대 금속 레이어(220)와 같은 금속 레이어 속으로 즉시 확산되는 도펀트를 활용하여 도펀트 레이어(230)를 제작하기 위해서, 도펀트 레이어(230)는 0.1 Å 내지 5.0 Å 사이와 같은 상대적으로 작은 두께 치수를 구비할 수 있다. 그러나, 예컨대 금속 레이어(220) 속으로 즉시 확산되지 않을 도펀트를 위하여, 도펀트 레이어(230)는 250.0 Å 내지 500.0 Å 사이의 상대적으로 큰 두께 치수를 구비할 수 있다.
특정 실시예들에서, 도펀트 레이어(230)의 두께 치수는 특정 도펀트가 어닐링 작동들 동안 금속 레이어(220)와 같은 금속 레이어 내부에 가두어진 상태로 남아있는 능력에 적어도 부분적으로 좌우될 수 있다. 그러므로, 예를 들어, 예컨대 어닐 동안 용이하게 증발되는 도펀트를 활용하여 도펀트 레이어(230)를 제작하기 위해서, 도펀트 레이어(230)는, 충분한 양의 도펀트가 금속 레이어(220) 속으로의 확산을 위하여 활용가능한 것을 용인할 수 있는 상대적으로 큰 두께 치수를 구비할 수 있다. 그러나, 어닐 동안 용이하게 증발되지 않는 도펀트 타입들을 위하여, 도펀트 레이어(230)는 예컨대 상대적으로 작은 두께 치수를 구비할 수 있다.
일정한 실시예들에서, 도펀트 레이어(230)의 두께 치수는 어닐링 온도 및/또는 어닐링 작동들의 지속기간에 적어도 부분적으로 좌우될 수 있다. 그러므로, 예를 들어 도펀트의 상당한 증발을 만들어낼 수 있는 약 30.0 분 내지 약 60.0 분 사이의 어닐링 지속기간들을 위한 그리고/또는 500.0℃ 내지 800.0℃ 사이의 온도들과 같은 상당히 상승된 어닐링 온도들에 대한 노출을 위한 도펀트 레이어(230)를 제작하기 위해서, 도펀트 레이어(230)는 상대적으로 큰 두께 치수를 구비할 수 있다. 그러나, 도펀트의 무시할 만한 증발만을 만들어낼 수 있는 1.0 분 내지 15.0 분의 어닐링 지속기간들을 위하여 그리고/또는 250.0℃ 내지 450.0℃ 사이의 온도들과 같은 상대적으로 낮은 어닐링 온도들을 위하여, 도펀트 레이어(230)는 예컨대 상대적으로 작은 두께 치수를 구비할 수 있다.
적어도 특정 실시예들에서 도펀트 레이어(230)로부터 금속 레이어(220) 속으로의 도펀트의 확산을 만들어내는 금속 레이어(220)의 어닐링에 응답하여, CEM 필름(240)은 도 2d(실시예 200D)에 나타나 있는 바와 같이 형성될 수 있다. CEM 필름(240)은, 도펀트 분자들 및/또는 도펀트 원자들의 물리적 크기, 격자무늬로 되어 있는 도펀트 분자들 및/또는 도펀트 원자들의 배열, (도 3a 내지 도 3b와 관련하여 기술되어 있는) 도펀트의 증발을 가두는 캡핑 레이어의 사용, 어닐링, 어닐링 온도 및/또는 어닐링 지속기간에 응답하는 도펀트들의 확산 따위에 적어도 부분적으로 좌우되어, 예컨대 약 0.1% 내지 약 15.0% 사이의 도펀트의 원자 농도를 구비할 수 있다. 권리주장된 주제의 실시예들에서, 이들 파라미터들 및 잠재적으로 많은 다른 것들은 CEM 필름(240)의 선택된 원자 농도를 얻도록 조정될 수 있다.
도 3a와 도 3b에는, 실시예들(300A, 300B)에 따라 어닐에 앞선 캡핑 레이어의 증착을 도시하고 있는 도 2a 내지 도 2d의 하위-공정들의 실시예들에 관한 변형예가 도시되어 있다. 도 3a에서, 도펀트 레이어(230)는 금속 레이어(220) 상에 증착될 수 있고, 여기에서 금속 레이어(220)는 전도성 기판(210) 상에 증착될 수 있다. 추가로, 캡핑 레이어(235)는, 금속 레이어(220)의 어닐링 동안 도펀트 레이어(230)로부터의 도펀트들의 증발을 감소시키는 확산 방벽으로서 역할하기 위해서 개재하도록 작동할 수 있는 도펀트 레이어(230) 상에 증착될 수 있다. 캡핑 레이어(235)는 예컨대 실리콘 질화물을 구비할 수 있고, 또는 티타늄 합금, 또는 티타늄/티타늄 질화물, 텅스텐, 티타늄/텅스텐 합금, 크롬, 탄탈륨 또는 그 합금들과 같은 다른 성분을 포함할 수 있는 내화 금속들과 같은 다른 금속을 구비할 수 있다. 도 3a와 도 3b의 실시예들에서, 캡핑 레이어(235)는 예컨대 25.0 Å 내지 250.0 Å 사이의 두께 치수를 구비할 수 있지만, 예컨대 25.0 Å 보다 적은 두께 치수 또는 250.0 Å보다 더 큰 두께 치수와 같은 다른 두께 치수들을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다.
특정 실시예들에서, 앞서 언급된 바와 같이, 캡핑 레이어(235)와 같은 캡핑 레이어는 금속 레이어(220)와 같은 금속 레이어의 열적 어닐링 동안 도펀트 레이어(230)와 같은 도펀트 레이어로부터의 도펀트의 증발을 감소시키도록 작동하는 재료로 이루어진 레이어로서 정의될 수 있다. 캡핑 레이어는, 산소-함유 분자들과 같은 일정한 가스성 원소들 및/또는 분자들이 어닐링 챔버와 같은 주변 환경으로부터 금속 레이어 속으로 지나가는 것을 허용하는 특성을 추가적으로 구비할 수 있다. 따라서, 캡핑 레이어(235)는 도펀트 레이어(230)가 더 작은 두께 치수를 구비하는 것을 용인할 수 있는데, 이는 적어도 일정한 실시예들에서 캡핑 레이어(235)가 CEM 필름(240)을 형성하기 위해서 도펀트 레이어(230)로부터 금속 레이어(235) 속으로의 도펀트의 확산을 촉진하도록 작동할 수 있기 때문이다. 추가로, 특정 실시예들에서, 캡핑 레이어(235)는 예컨대 가스성 산소와 같은 어닐링 챔버 안에 실재하는 가스들이 어닐링 챔버로부터 캡핑 레이어(235)를 통해 금속 레이어(220) 속으로 지나가는 것을 용인할 수 있다. 특정 실시예들에서, 캡핑 레이어(235)를 위한 두께 치수와 재료 선택은 적어도 부분적으로, 충분한 비율로 그리고/또는 선정된 특정 어닐링 온도 범위들 내에서 어닐링 챔버 안에 실재하는 가스성 산소를 운반하는 캡핑 레이어 재료의 능력에 기초할 수 있다. 추가적으로, 캡핑 레이어(235)를 위한 두께 치수와 재료 선택은 추가적으로 어닐링 챔버 내부의 가스성 환경의 타입에 좌우될 수 있다. 예를 들어, 어닐링 챔버는 이산화탄소(CO2), 일산화탄소(CO), 염화니트로실(NOCl), 오존(O3) 따위와 같은 산소-함유 가스성 재료로 실질적으로 채워질 수 있다. 캡핑 레이어(235)를 위한 재료 선택은 추가적인 파라미터들에 좌우될 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다.
도 4a와 도 4b에는 CEM으로부터 형성된 스위칭 디바이스를 제조하는데 활용되는 하위-공정들의 제 1 실시예들(400A, 400B)이 도시되어 있다. 도 4a의 실시예에서, 전도성 기판(410)은 예컨대 레이어들 안에 제조될 수 있는 티타늄 질화물(TiN)과 같은 적어도 90.0%의 티타늄-기반 및/또는 티타늄-함유 기판과 같은 전도성 기판(210)(도 2a)의 재료와 유사한 재료를 구비할 수 있다. 다른 실시예들에서, 전도성 기판(410)은 백금, 구리 따위와 같은 하나 이상의 다른 전도성 재료들을 구비할 수 있고, 권리주장된 주제는 사실상 제한없이 모든 전도성 기판들을 포괄하도록 의도되어 있다. 전도성 기판(410)의 형성 후, 제 1 도펀트 레이어(430)는 전도성 기판(410) 상이나 그 위에 형성될 수 있고, 예컨대 약 0.1 Å 내지 약 250.0 Å 사이의 두께를 구비할 수 있다. 제 1 도펀트 레이어(430)의 두께 치수는 도펀트 원자들이나 도펀트 분자들의 물리적 크기, 도펀트의 원자들이나 분자들에 의해 형성된 격자무늬 구조물의 치수들, 금속 레이어(420) 속으로의 도펀트의 확산의 비율, 예컨대 어닐링 온도들의 범위들 따위에 적어도 부분적으로 좌우되어 선택될 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 나아가, 일 특정 실시예에서 금속 레이어(420)는 적어도 90.0% 니켈의 원자 농도를 가지는 제 1 재료를 구비하지만, 권리주장된 주제는 적어도 실질적인 퍼센트의 임의의 다른 전이 금속(예컨대 원소들의 주기율표 중 d-블록 금속이나 f-블록 금속)을 구비하는 금속 레이어들을 포괄하도록 의도되어 있다.
전도성 기판(410) 상에서의 제 1 도펀트 레이어(430)의 형성 후, 금속 레이어(420)는 제 1 도펀트 레이어(430) 상에 형성될 수 있다. 금속 레이어(420)는 예컨대 Ni과 같은 도 2b의 금속 레이어(220)의 금속과 유사한 금속을 구비할 수 있고, 예컨대 약 15.0 Å 내지 약 1500.0 Å 사이의 두께 치수를 구비할 수 있다. 그러나, 다른 실시예들에서, 금속 레이어(420)는 적어도 90.0% 금속 원자들의 원자 농도를 가지는 전이 금속, 전이 금속 산화물 및/또는 임의의 다른 d-블록이나 f-블록 원소 또는 이들의 합금을 구비할 수 있다. 금속 레이어(420)의 형성 후, 제 2 도펀트 레이어(432)는 금속 레이어(420) 상에 증착될 수 있다. 제 2 도펀트 레이어(432)는 제 1 도펀트 레이어(430)의 도펀트와 유사한 도펀트를 구비할 수 있다. 그러나 실시예들에서, 제 2 도펀트 레이어(432)는 제 1 도펀트 레이어(430)의 도펀트와 상이한 도펀트를 구비할 수 있고, 권리주장된 주제는 도펀트 레이어(432)의 형성에서 사용되는 모든 타입들의 도펀트들을 포괄하도록 의도되어 있다. 도펀트 레이어(432)의 형성 후, 캡핑 레이어(235)(도 3a)를 형성하는데 활용되는 재료들과 유사한 재료들을 구비할 수 있는 캡핑 레이어(435)는 도펀트 레이어(432) 상이나 그 위에 형성될 수 있다.
도 4b의 실시예에서, 금속 레이어(420)의 (H↓와 O2↓로 지시되어 있는 바와 같이) 산소-함유 환경에서의 어닐링에 응답하여, 제 1 도펀트 레이어(430) 및/또는 제 2 도펀트 레이어(432)로부터의 도펀트는 CEM 레이어(445)를 형성할 수 있는 금속 레이어(420) 속으로 확산할 수 있다. 도 4b의 실시예에서, CEM 레이어(445)는, 도펀트의 단차형성되거나 가파르게 차등된 원자 농도가 전도성 기판(410)의 경계에 실재하거나 그 근처에 있을 수 있는 하나 이상의 편재화된 영역들을 구비할 수 있다. 전도성 기판(410)의 경계로부터의 분리가 증가함에 따라, 도펀트 농도는 캡핑 레이어(435)가 있는 경계 CEM 레이어(445) 근처에서 다시금 증가하기 전에 최소한으로 감소할 수 있다. 도 4c(실시예 400C)에 나타나 있는 바와 같이, 도펀트의 원자 농도의 프로파일은 실시예(400C)에 따라 도 4a와 도 4b의 하위-공정들에 응답하여 형성된다. 실시예들에서, 도펀트 농도 프로파일(445A)은 제 1 도펀트 레이어(430)와 제 2 도펀트 레이어(432)가 실재해 있는 금속 레이어(420)의 어닐링에 응답하여 형성될 수 있다. 도펀트 농도가 전도성 기판(410)으로부터의 분리에 관한 함수로서 달라지는 도펀트 농도 프로파일(445A)이 다른 메커니즘들을 통해서 만들어질 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다.
도 5a와 도 5b에는 CEM으로부터 형성된 스위칭 디바이스를 제조하는데 활용되는 하위공정들의 실시예들(500A, 500B)이 도시되어 있다. 도 5a의 실시예에서, 전도성 기판(510)은, 예컨대 레이어들 안에 제조될 수 있는 TiN과 같은 적어도 90.0%의 티타늄-기반 및/또는 티타늄-함유 기판과 같은 전도성 기판(210)(도 2a)의 재료와 유사한 재료를 구비할 수 있다. 다른 실시예들에서, 전도성 기판(510)은 백금 구리 따위와 같은 하나 이상의 다른 전도성 재료들을 구비할 수 있고, 권리주장된 주제는 사실상 제한없이 모든 전도성 기판들을 포괄하도록 의도되어 있다. 전도성 기판(510)의 형성 후, 예컨대 약 15.0 Å 내지 약 1500.0 Å 사이의 두께 치수를 구비할 수 있는 제 1 금속 레이어(520)는 전도성 기판(510) 상이나 그 위에 형성될 수 있다. 제 1 금속 레이어(520)의 형성 후, 도펀트 레이어(530)는 제 1 금속 레이어(520) 상이나 그 위에 형성될 수 있다. 특정 실시예들에서, 도펀트 레이어(530)는 예컨대 탄소를 구비할 수 있지만, 니트로실(NO), 이소시아나이드(RNC, 여기에서 R은 H, C1-C6 알킬 또는 C6-C10 아릴임), 포스핀(R3P, 여기에서 R은 C1-C6 알킬 또는 C6-C10 아릴임) 예컨대 트리페닐포스핀(PPh3), 알킨(예컨대 에틴) 또는 페난트롤린(C12H8N2), 바이피리딘(C10H8N2), 에틸렌디아민(C2H4(NH2)2), 아세토니트릴(CH3CN), 플루오르화물(F), 염화물(Cl), 브롬화물(Br), 시안화물(CN), 황(S), 탄소(C), 및/또는 다른 재료들과 같은 다른 도펀트 재료들을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 특정 실시예들에서, 도펀트 레이어(530)는 예컨대 약 0.1 Å 내지 약 250.0 Å 사이의 두께 치수를 구비할 수 있다.
도 5a의 실시예에서, 금속 레이어(522)는 도펀트 레이어(530) 상이나 그 위에 형성될 수 있다. 금속 레이어(522)는 제 1 금속 레이어(520)와 유사하거나 똑같은 금속성 종을 구비할 수 있고, 또는 상이한 금속성 종을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 이 맥락에서, "금속성 종(metallic species)"은 전이 금속들 또는 전이 금속 산화물들(TMOs)에 대응하는 "d-블록" 원소들 또는 d-블록 원소들로 이루어진 성분들/합금들에 대응한다. 또한 이 맥락에서, "금속 종"은 추가적으로 "f-블록" 원소들 또는 f-블록 원소들로 이루어진 성분들/합금들을 포괄한다. 이 맥락에서, 본 명세서에서 앞서 기술된 바와 같이 "전이 금속들" 또는 TMOs 역시 "f-블록" 원소들 또는 f-블록 원소들로 이루어진 성분들/합금들을 포괄한다는 점을 유의해야만 한다. 추가적으로, 금속 레이어(522)는 금속 레이어(520)의 두께 치수와 상이한 두께 치수를 구비할 수 있다. 그러나, 특정 실시예들에서, 금속 레이어(522)는 약 15.0 Å 내지 1500.0 Å 사이의 두께 치수를 구비할 수 있고, 그렇더라도 권리주장된 주제는 사실상 제한없이 폭넓은 여러 가지의 두께 치수들을 포괄하도록 의도되어 있다.
도 5a에 H↓로 지시되어 있는 바와 같이, 금속 레이어들(520, 522)과 도펀트 레이어(530)는 도펀트 레이어(530)로부터 금속 레이어들(520, 522) 속으로의 도펀트의 이동을 허용하도록 산소-함유 환경에서 어닐링될 수 있다. 어닐링 공정을 행하는데 활용되는 챔버는 예컨대 (O2↓로 지시되어 있는) 가스성 산소-함유 재료로 실질적으로 채워질 수 있지만, 이산화탄소(CO2), 일산화탄소(CO), 염화니트로실(NOCl), 오존(O3) 따위와 같은 다른 가스들로 채워질 수 있다. 약 0.5 분 내지 대략 180.0 분과 같은 적합한 지속기간 동안에 어닐링 온도에 대한 노출에 응답하여, 도펀트 레이어(530)로부터의 도펀트는 도펀트 레이어(530)로부터 금속 레이어들(520, 522) 속으로 확산할 수 있고, 이로써 CEM 레이어(545)를 형성할 수 있다. 어닐링 동안, (도 3a의) 캡핑 레이어(235)의 재료 파라미터들과 유사한 재료 파라미터들을 구비하는 캡핑 레이어(535)는 도펀트 레이어(530)로부터의 도펀트의 증발을 감소시킬 수 있다. 그러므로 캡핑 레이어(53)는 금속 레이어들(520, 522) 속으로의 도펀트의 확산을 촉진하도록 작동할 수 있다. 추가적으로, 캡핑 레이어(535)는 예컨대 가스성 산소와 같은 어닐링 챔버 안에 실재하는 가스들이 어닐링 챔버로부터 캡핑 레이어(535)를 통해 금속 레이어들(520, 522) 속으로 지나가는 것을 용인할 수 있다.
도 5c에 나타나 있는 바와 같이, 도펀트 농도 프로파일(545A)은, 도펀트 레이어(530)의 도펀트가 금속 레이어들(520, 522) 속으로 확산하도록 용인될 수 있는 도 5a와 도 5b의 하위공정들에 응답하여 형성될 수 있다. 이러한 확산에 응답하여, CEM 레이어(545)는 도펀트의 차등된 원자 농도를 구비할 수 있다. 그러므로, 도 5c(실시예 500C)에 나타나 있는 바와 같이, 도펀트 농도 프로파일(545A)은, 전도성 기판으로부터의 분리가 증가함에 따라 증가하는 도펀트 농도를 지시한다. CEM 레이어(545)의 도펀트 농도는 캡핑 레이어(535)가 있는 CEM 레이어(545)의 경계에서 최소한으로 감소하기 전에 최대치에 도달할 수 있다. 도펀트 농도가 전도성 기판(510)으로부터의 분리에 관한 함수로서 달라지는 도펀트 농도 프로파일(545A)이 다른 메커니즘들을 통해서 만들어질 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점은 유의해야만 한다.
도 4c와 도 5c의 도펀트 농도 프로파일들(445A, 545A)이 상대적으로 선형의 외관들과 같은 특정 외관들을 구비하지만, 예컨대 다른 실시예들에서, 도펀트 농도 프로파일들은 곡선형 외관들을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 예를 들어, 특정 실시예들에서, 약 0.5 분 내지 약 15.0 분 사이와 같은 상대적으로 짧은 지속기간 동안에 도펀트가 실재해 있는 금속 레이어의 어닐링에 응답하여 그러하는 바와 같이, 도펀트 농도 프로파일들은 상대적으로 급격한 프로파일이나 단차형성된 프로파일을 지시할 수 있다. CEM의 편재화된 영역들 내부에서의 도펀트의 이러한 급격한 프로파일이나 단차형성된 프로파일은 예컨대 금속 레이어의 방향으로 도펀트 레이어로부터 열적으로 이동하는 상대적으로 적은 양의 도펀트에 응답하여 발현할 수 있다. 다른 실시예들에서, 약 60.0 분 내지 약 180.0 분 사이와 같은 상대적으로 긴 지속기간 동안에 도펀트 레이어가 실재해 있는 금속 레이어의 어닐링에 응답하여 그러하는 바와 같이, CEM의 편재화된 영역들 내부에서의 도펀트 농도 프로파일들은 상대적으로 점진적인 곡선형 외관들을 지시할 수 있다. 이러한 점진적인 프로파일이나 곡선형 프로파일은 예컨대 금속 레이어의 방향으로 도펀트로부터 이동하는 상대적으로 실질적인 양의 도펀트에 응답하여 발현할 수 있다. 금속 레이어들 및/또는 도펀트 레이어들의 어닐링 지속기간들, 어닐링 온도들, 두께 치수들 등에 응답하여 발현할 수 있는 폭넓은 여러 가지의 도펀트 농도 프로파일들을 권리주장된 주제가 포괄하도록 의도되어 있다는 점을 유의해야만 한다.
도 6a와 도 6b에는 CEM으로부터 형성된 스위칭 디바이스를 제조하는데 활용되는 하위공정들의 실시예들(600A, 600B)이 도시되어 있다. 도 6a의 실시예에서, 전도성 기판(610)은 예컨대 레이어들 안에 제조될 수 있는 TiN과 같은 적어도 90.0%의 티타늄-기반 및/또는 티타늄-함유 기판과 같은 전도성 기판(210)(도 2a)의 재료와 유사한 재료를 구비할 수 있다. 전도성 기판(510)의 형성 후, 예컨대 약 15.0 Å 내지 약 1500.0 Å 사이의 두께 치수를 구비할 수 있는 제 1 금속 레이어(620)는 전도성 기판(610) 상이나 그 위에 형성될 수 있다. 특정 실시예들에서, 도펀트 레이어(630)는 예컨대 탄소를 구비할 수 있지만, 본 명세서에서 앞서 기술되어 있는 도펀트 재료들과 같은 다른 도펀트 재료들을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않느다. 특정 실시예들에서, 도펀트 레이어(530)는 예컨대 약 0.1 Å 내지 약 250.0 Å 사이의 두께 치수를 구비할 수 있다.
도 6a의 실시예에서, 금속 레이어(622)는 도펀트 레이어(630) 상이나 그 위에 형성될 수 있다. 금속 레이어(622)는 제 1 금속 레이어(620)의 금속성 종과 유사하거나 똑같은 금속성 종을 구비할 수 있고, 또는 금속 레이어(620)와 상이한 금속성 종을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 추가적으로, 금속 레이어(622)는 금속 레이어(620)의 두께 치수와 상이한 두께 치수를 구비할 수 있다. 그러나 특정 실시예들에서, 금속 레이어(622)가 약 15.0 Å 내지 약 1500.0 Å의 두께 치수를 구비할 수 있고, 그렇더라도 권리주장된 주제는 사실상 제한없이 폭넓은 여러 가지의 두께 치수들을 포괄하도록 의도되어 있다.
도 6a에 나타나 있는 바와 같이, 예컨대 도펀트 레이어들(632, 634)과 같은 추가적인 도펀트 레이어들은 622, 624 및 626과 같은 금속 레이어들 사이에 끼워져 있을 수 있다. 4개의 금속 레이어들이 인접한 도펀트 레이어 상이나 그 위에 증착되어 있는 것으로 나타나 있다는 점, 및 권리주장된 주제가 임의의 개수의 금속 레이어들과 금속 레이어들 사이에 끼워져 있는 도펀트 레이어들을 포괄하도록 의도되어 있다는 점을 유의해야만 한다. 추가로, 금속 레이어들(622, 624, 626)은 상이한 금속 종 또는 유사한 금속 종을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 예를 들어, 일 실시예에서, 금속 레이어들(622, 624, 626)은 니켈을 구비할 수 있다. 그러나, 다른 실시예에서, 금속 레이어(622)는 니켈을 구비할 수 있고, 금속 레이어(622)는 예를 들자면 티타늄을 구비할 수 있다. 나아가, 금속 레이어들과 도펀트 레이어들의 상대적인 위치조정들은 대체 구성들로 재배열될 수 있다. 그러므로, 도 6a의 실시예에는 도펀트 레이어가 다음에 오게 될 기판(610) 상에 증착된 금속 레이어가 나타나 있지만(예컨대 금속/도펀트/금속/도펀트/금속 등), 도펀트 레이어는 금속 레이어가 다음에 오는 기판(610) 상에 증착될 수 있다(예컨대 도펀트/금속/도펀트/금속/도펀트 등). 나아가, 개재되어 있는 도펀트 레이어들은 변하는 두께 치수들을 구비할 수 있다. 그러므로, 제 1 도펀트 레이어는 예컨대 약 0.1 Å 내지 약 10.0 Å 사이의 두께 치수를 구비할 수 있는 한편, 제 2 도펀트 레이어는 예컨대 약 15.0 Å 내지 약 20.0 Å 사이의 두께 치수를 구비할 수 있다.
도 6a의 실시예에서, 도 3a의 캡핑 레이어(235)의 재료 파라미터들과 유사한 재료 파라미터들을 구비할 수 있는 캡핑 레이어(635)는 도 6a의 구조물의 어닐링 동안 도펀트 레이어들(630, 632, 634)로부터의 도펀트의 증발을 감소시키도록 작동할 수 있다. 도 6a의 구조물의 어닐링에 응답하여, 도펀트 레이어들(630, 632, 634)로부터의 도펀트는 금속 레이어들(620, 622, 624) 속으로 확산될 수 있으므로, 도 6b의 CEM 레이어(640)를 형성한다.
도 6c에는, 전도성 기판(610)으로부터의 분리가 증가함에 따라 증가하는 도펀트 농도를 지시하는 도펀트 농도 프로파일(645A)의 하위공정들에 응답하여 도펀트 농도 프로파일이 도시되어 있다. CEM 레이어(645)의 도펀트 농도는 캡핑 레이어(635)가 있는 CEM 레이어(645)의 경계에서 최소한으로 감소하기 전에 최대치에 도달할 수 있다. 도펀트 농도가 전도성 기판(510)으로부터의 분리에 관한 함수로서 변하는 도펀트 농도 프로파일(645A)이 다른 메커니즘을 통해서 만들어질 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다. 또한, 도 6a의 구조물과 유사한 구조물과 같은 구조물의 금속 레이어들과 도펀트 레이어들의 배열에 좌우되어, 폭넓은 여러 가지의 도펀트 농도 프로파일들이 달성될 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다. 특정 실시예들에서, CEM 레이어(645)는 적어도 제 1 편재화된 영역과 제 2 편재화된 영역을 구비하고, 여기에서 제 1 편재화된 영역은 제 2 편재화된 영역에서의 도펀트(예컨대 탄소)의 원자 농도보다 적어도 20% 더 높은, 탄소와 같은 도펀트의 원자 농도를 구비한다. 그러나, 도펀트 농도 프로파일은 적어도 부분적으로, CEM 디바이스 안에 실재하는 도펀트 레이어들(630, 632, 634)과 같은 도펀트 레이어들의 개수에 기초하여, 예컨대 원자 농도들의 범위들 또는 특정 원자 농도들의 수많은 편재화된 영역들을 지시할 수 있다.
도 7a 내지 도 7d에는 멀티-레이어 CEM 디바이스를 형성하는 하위공정의 실시예들이 도시되어 있다. 실시예(700A)(도 7a)에서, 기판(710)은 레이어들 안에 제조될 수 있는 티타늄 질화물과 같은 적어도 90.0%의 티타늄-기반 및/또는 티타늄-함유 기판을 구비하는 기판과 같은 기판(210)(도 2a)의 재료와 유사한 재료를 구비할 수 있다. 다른 실시예들에서, 전도성 기판(710)은 백금, 구리 따위와 같은 하나 이상의 다른 전도성 재료를 구비할 수 있고, 권리주장된 주제는 사실상 제한없이 모든 전도성 기판들을 포괄하도록 의도되어 있다. 기판(710)의 형성 후, 제 1 절연성 레이어(750)는 전도성 기판(710) 상이나 그 위에 증착될 수 있다. 제 1 절연성 레이어(750)는 제 1 금속 레이어(720)를 기판(710)으로부터 전기적으로 절연하는 기능할 수 있는 실리콘 질화물(Si3N4)과 같은 금속을 구비할 수 있다. 이 맥락에서, 절연성 레이어(750)와 같은 절연성 재료는 무시할 만한 전류만을 전도하는 재료로서 정의된다. 추가로, 절연성 재료는 제 1 금속 레이어(720)와 같은 금속성 종과 실질적으로 반응하지 않도록 선택된 재료를 추가적으로 구비할 수 있다. 그러므로, 도 7a의 실시예에서, 절연성 레이어(750)와 같은 대체 절연성 레이어들과, 금속 레이어(720)들과 같은 금속 레이어들은 전도성 기판(710) 상이나 그 위에 증착될 수 있다. 도 7a에는 절연성 레이어(750)들과 끼워져 있는 3개의 금속 레이어(720)들이 도시되어 있더라도, 권리주장된 주제는 사실상 제한없이 절연성 레이어들과 끼워져 있는 임의의 개수의 금속 레이어들을 포괄하도록 의도되어 있다.
실시예(700B)(도 7b)에서, 보이드(760)는 멀티-레이어 CEM 디바이스 속에 형성되거나 에칭가공될 수 있다. 이 맥락에서, "보이드(void)"는 그 용어가 본 명세서에서 사용되는 바와 같이, 기판을 구비할 수 있는 구조물 안에서의 재료의 결여와 같은 캐버티(cavity) 또는 홀(hole), 또는 재료의 다른 결여(absence)를 의미한다. 실시예들에 따르면, 홀 또는 보이드는 예컨대 포토레지스트 마스크(photoresist mask)의 사용을 포함할 수 있는 예컨대 에칭 공정(etching process) 또는 패턴가공 공정(patterning process)을 이용하여 형성될 수 있다. 그러나, 이것이 홀이나 보이드를 형성하는 것에 관련하여 접근법의 일 예시일 뿐이라는 점, 및 권리주장된 주제는 이 점에 있어서 제한되지 않는다는 점은 이해되어야 한다. 실시예들에서, 예컨대 보이드(760)와 같은 보이드들은, 패턴가공 작동과 에칭이 다음에 올 수 있는 마스킹 재료(예컨대 포토레지스트)의 사용에 응답하여 에칭가공될 수 있다. 실시예들에서, 포토레지스트 공정은 포토레지스트 공정에 대하여 감소된 비율로 에칭가공할 수 있는 하드 마스크 재료(hard mask material)를 활용하여 보충될 수 있다. 특정 실시예들에서, 포토레지스트 재료의 사용은, 그 내부에서 에칭이 요구되지 않는 멀티-레벨 구조물의 표면의 하나 이상의 구역들을 하드 마스크가 마스크 오프(mask off; 벗겨내기)하는데 활용될 수 있는 하드 마스크 안에 패턴을 제공할 수 있다. 일정한 실시예들에서, 에칭 공정은 건식 에칭(dry etch) 또는 습식 에칭(wet etch)을 구비할 수 있고, 또는 예컨대 다이나믹 랜덤 액세스 메모리의 높은 종횡비 에칭(high-aspect ratio etching)과 일치하는 방식으로 반응성 이온/플라스마를 수반할 수 있고, 또는 3차원 NAND 플래시 메모리의 제조시 활용되는 에칭 공정들과 일치하는 에칭 공정들을 활용할 수 있다. 실시예(700B)가 보이드(760)의 형성을 만들어내기 위해서 다른 공정들을 활용할 수 있다는 점, 및 권리주장된 주제가 이 점에 있어서 제한되지 않는다는 점을 유의해야만 한다.
실시예(700C)(도 7c)에서, 보이드(760)는 멀티-레이어 CEM 디바이스 속에 형성되거나 에칭가공될 수 있다. 도펀트 레이어(730)는 멀티-레이어 CEM 디바이스 위에 증착될 수 있다. 실시예들에서, 증착은 도펀트 레이어(730)와 보이드(760)의 내측 표면들을 커버하거나 코팅하는 것을 포함할 수 있다. 특정 실시예들에서, 도펀트 레이어(730)는 예컨대 탄소를 구비할 수 있지만, 본 명세서에 앞서 기술되어 있는 도펀트 재료들과 같은 다른 도펀트 재료들을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 특정 실시예들에서, 도펀트 레이어(730)는 예컨대 약 0.1 Å 내지 약 250.0 Å 사이의 두께 치수를 구비할 수 있다. 도 7c에 나타나 있는 바와 같이, 멀티-레이어 CEM 디바이스는 (O2↓로 지시된 바와 같이) 산소 환경에서 (H↓로 지시된 바와 같이) 어닐링 온도에 노출될 수 있다. 특정 실시예들에서, 어닐링 온도는 약 100.0℃ 내지 약 450.0℃ 사이의 온도를 구비할 수 있고, 그렇더라도 권리주장된 주제는 사실상 제한없이 임의의 어닐링 온도들을 포괄하도록 의도되어 있다. 일정한 실시예들에서, 도 7c의 멀티-레이어 CEM 디바이스는 예컨대 약 15.0 초 사이에 있다가 (급속한 열적 어닐 동안 활용될 수 있는 바와 같이) 최대 약 60.0 분까지의 지속기간 동안에 어닐링 온도들에 노출될 수 있다.
실시예(700D)(도 7d)에서, 어닐링 온도에 대한 멀티-레이어 CEM 디바이스의 노출에 응답하여, 도펀트 레이어(730)로부터의 도펀트는 편재화된 CEM 필름(745)들을 형성하기 위해서 적어도 금속 레이어(720)의 편재화된 부분들 속으로 확산될 수 있다. 도 7d의 실시예에서, 편재화된 CEM 필름은 탄소-도핑된 CEM을 구비할 수 있지만, 예컨대 질소와 같은 임의의 다른 적합한 도펀트 타입 또는 본 명세서에 기술되어 있는 다른 도펀트들로 도핑된 CEM 필름을 구비할 수 있고, 권리주장된 주제는 이 점에 있어서 제한되지 않는다. 특정 실시예들에서, 도펀트 레이어(730)의 두께 치수는 증가된 양의 도펀트가 금속 레이어(720)들 속으로 확산하는 것을 허용하도록 증가될 수 있다. 일정한 실시예들에서, 금속 레이어(720)들 속으로의 도펀트의 증가된 확산은 또한 예컨대 연장하는 어닐링 지속기간 및/또는 증가하는 어닐링 온도를 통해서 만들어질 수 있다.
실시예(700E)(도 7e)에서, 전극(765)은 편재화된 CEM 필름(745)들과 접촉하게 되도록 보이드(760) 내부에 형성될 수 있다. 특정 실시예들에서, 전극(765)은 레이어들 안에 제조될 수 있는 TiN을 구비한다. 다른 실시예들에서, 전극(765)은 백금, 구리, 알루미늄, 코발트, 니켈, 텅스텐, 텅스텐 질화물, 코발트 규소화물, 루테늄, 루테늄 산화물, 크롬, 금, 팔라듐, 인듐 주석 산화물, 탄탈륨, 탄탈륨 질화물, 은, 이리듐 또는 이리듐 산화물 또는 이들의 합금들과 같은 티타늄 이외의 d-블록 재료나 f-블록 재료를 구비할 수 있고, 권리주장된 주제는 전극(765)의 임의의 특정 구성성분으로 제한되지 않는다. 특정 실시예에서, 전극(765)은 예컨대 워드라인(wordline)을 구비할 수 있고, 여기에서 전극(765)에 연결되는 공통 소스 전압은 전기적 전류를 편재화된 CEM 필름(745)들 쪽으로 제공할 수 있다.
도 8과 도 9는 실시예(800)에 따라 CEM 스위칭 디바이스를 제조하는 그리고/또는 제작하는 공정들을 도시하는 흐름도이다. 도 8과 도 9에 기술되어 있는 바와 같은 예시 구현예들은 기술되어 나타나 있는 블록들에 추가하여 블록들을 포함할 수 있고, 더 적은 블록들, 또는 확인될 수 있는 것과 상이한 순서로 발현하거나 이들의 임의의 조합으로 발현하는 블록들을 포함할 수 있다. 도 8의 방법은, 챔버 안에서 적어도 약 90.0%의 제 1 전이 금속의 원자 농도를 가지는 제 1 재료로 이루어진 하나 이상의 레이어들을 전도성 기판 위에 증착하는 단계를 구비할 수 있는, 블록(810)으로 시작할 수 있다. 방법은, 적어도 90.0%의 탄소의 원자 농도를 구비하는 제 2 재료로 이루어진 하나 이상의 레이어들을 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계를 구비할 수 있는, 블록(820)으로 계속될 수 있다. 방법은, 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 산소-함유 환경에서 어닐링하는 단계로서, 여기에서 어닐링은 제 1 CEM을 형성하기 위해서 제 1 재료로 이루어진 하나 이상의 레이어들 속으로 탄소와 산소를 확산시키도록 작동하는, 단계를 구비할 수 있는, 블록(830)으로 계속될 수 있다. 특정 실시예들에서, 제 1 금속은 적어도 90.0%의 전이 금속의 원자 농도를 구비할 수 있다. 방법은, 탄소와 같은 도펀트로 이루어진 하나 이상의 제 1 레이어들을 블록(810)에서 증착된 전도성 재료 상에 증착하는 단계를 구비할 수 있는, 블록(820)으로 계속될 수 있다. 일정한 실시예들에서, 도펀트로 이루어진 증착된 제 1 레이어들은 예컨대 질소와 같은 탄소 이외의 도펀트 재료들을 구비할 수 있다. 방법은, 제 1 전이 금속으로 이루어진 하나 이상의 레이어들 상에 형성된 도펀트로 이루어진 하나 이상의 제 1 레이어들이 산소-함유 환경에서 어닐링되는, 블록(830)으로 계속될 수 있다. 블록(830)에서, 어닐링은 제 1 CEM을 형성할 수 있는 제 1 전이 금속으로 이루어진 하나 이상의 레이어들 속으로 탄소와 산소를 확산시키도록 작동할 수 있다.
특정 실시예들에서, 블록(830)에서 형성된 제 1 CEM은 약 0.1% 내지 약 15.0% 사이에 있는 탄소의 원자 농도를 구비할 수 있다. 추가로, 블록(830)에서의 어닐링과 같은 어닐링은 이산화탄소, 일산화탄소, 산소, 오존이나 염화니트로실(NOCl) 또는 이들의 임의의 조합으로 챔버를 실질적으로 채움으로써 형성되는 산소-함유 환경에서 수행될 수 있다. 특정 실시예에서, 블록(820)에서와 같은 어닐링에 앞서, 캡핑 레이어는 어닐링 동안 제 1 재료로 이루어진 하나 이상의 레이어들 내부에 제 2 재료를 가두도록 작동할 수 있는 제 2 재료로 이루어진 하나 이상의 레이어들 위에 증착될 수 있다. 특정 실시예에서, 블록(830)에서 수행되는 어닐링은 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 약 350.0℃ 내지 약 450.0℃ 사이의 주변 온도에 노출시키는 단계를 구비할 수 있다.
일 실시예에서, 도 8의 방법은, 제 2 재료로 이루어진 하나 이상의 레이어들을 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계에 앞서, 제 1 재료로 이루어진 하나 이상의 레이어들 속에 하나 이상의 보이드들을 에칭가공하는 단계를 추가로 구비할 수 있다. 도 8의 방법은, 블록(830)의 어닐링에 앞서, 적어도 90.0%의 제 2 전이 금속의 원자 농도를 구비하는 제 3 재료로 이루어진 하나 이상의 레이어들을 전도성 기판 위에 증착하는 단계를 추가로 구비할 수 있다. 방법은, 어닐링에 앞서, 탄소의 원자 농도를 구비하는 재료로 이루어진 하나 이상의 레이어들을 제 3 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계를 추가로 구비할 수 있다. 방법은, 0.1% 내지 약 15.0% 사이에 있는 탄소의 원자 농도를 가지는 제 2 CEM을 형성하기 위해서 어닐링을 통해서 제 3 재료로 이루어진 하나 이상의 레이어들 속으로 탄소와 산소를 확산시키는 단계를 추가로 구비할 수 있다. 도 8의 실시예에서, 제 2 CEM은 편재화된 영역에 대응할 수 있고, 여기에서 편재화된 영역은 제 1 CEM에 대응하는 편재화된 영역에서의 탄소의 원자 농도보다 적어도 20.0% 더 큰 탄소의 원자 농도를 구비한다. 특정 실시예들에서, 제 1 재료로 이루어진 하나 이상의 레이어들의 제 1 전이 금속은 제 3 재료로 이루어진 하나 이상의 레이어들의 제 2 전이 금속과 동일한 금속 종을 구비할 수 있다. 그러나, 다른 실시예들에서, 제 1 재료로 이루어진 하나 이상의 레이어들의 제 1 전이 금속은 하나 이상의 제 3 재료로 이루어진 제 2 전이 금속과 상이한 금속 종을 구비할 수 있다.
도 9는 실시예(900)에 따라 CEM 스위칭 디바이스를 제조하는 그리고/또는 제작하는 공정들이 도시되어 있는 흐름도이다. 도 9의 방법은, 챔버 안에서 적어도 약 90.0%의 제 1 전이 금속의 원자 농도를 가지는 제 1 재료로 이루어진 하나 이상의 레이어들을 전도성 기판 위에 증착하는 단계를 구비할 수 있는, 블록(910)으로 시작할 수 있다. 도 9의 방법은, 제 1 재료로 이루어진 하나 이상의 레이어들 안에 하나 이상의 보이드들을 형성하는 단계를 구비할 수 있는, 블록(920)으로 계속될 수 있다. 블록(920)에서, 하나 이상의 보이드들을 형성하는 단계는, 하나 이상의 보이드들을 형성하기 위해서 제 1 재료로 이루어진 하나 이상의 레이어들을 에칭가공하는 단계를 구비할 수 있다. 방법은, 적어도 약 90.0%의 탄소의 원자 농도를 가지는 제 2 재료로 이루어진 하나 이상의 레이어들을 제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착하는 단계를 구비할 수 있는, 블록(930)으로 계속될 수 있다. 블록(940)에서, 방법은, 제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 산소-함유 환경에서 어닐링하는 단계로서, 여기에서 어닐링은 CEM을 형성하기 위해서 제 1 재료로 이루어진 하나 이상의 레이어들 속으로 탄소와 산소를 확산시키도록 작동하는, 단계로 계속될 수 있다. 특정 실시예들에서, 산소-함유 환경은 이산화탄소, 일산화탄소, 산소, 오존, 염화니트로실(NOCl), 아산화질소나 일산화질소 또는 이들의 조합들로 채워진 챔버 또는 다른 환경을 구비할 수 있다. 어닐링은, 제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 약 350.0℃ 내지 450.0℃ 사이의 온도에 노출시키는 단계를 구비할 수 있다.
특정 실시예들에서, 블록(920)에서와 같은 하나 이상의 보이드들을 형성하는 단계에 앞서, 방법은, 절연성 재료를 제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착하는 단계, 및 적어도 90.0%의 제 2 전이 금속의 원자 농도를 구비하는 제 3 재료로 이루어진 하나 이상의 레이더들을 절연성 재료 위에 증착하는 단계를 추가적으로 구비할 수 있다. 일정한 실시예들에서, 블록(940)에서 형성된 CEM은 약 0.1% 내지 약 15.0% 사이의 탄소의 원자 농도를 구비할 수 있다. 도 9의 방법은, 제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들의 어닐링 후, CEM의 표면으로부터 잉여 탄소를 증발시키는 단계를 추가적으로 구비할 수 있다. 도 9의 방법은, 제 1 재료로 이루어진 하나 이상의 레이어들로부터 제 2 재료의 증발의 억제단계를 만들어내기 위해서 어닐링에 앞서 캡핑 레이어를 제 2 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계를 추가적으로 구비할 수 있다.
본 명세서에 기술되어 있는 CEM 디바이스들과 같은 복수의 CEM 디바이스들은 예컨대 제 1 상관 전자 재료를 가지는 제 1 상관 전자 디바이스, 및 제 2 상관 전자 재료를 가지는 제 2 상관 전자 디바이스를 포함할 수 있는 집적 회로 디바이스들을 만들어내도록 형성될 수 있고, 여기에서 제 1 상관 전자 재료와 제 2 상관 전자 재료는 서로 상이한 실질적으로 비유사한 임피던스 특징들을 구비할 수 있다. 또한, 일 실시예에서, 서로 상이한 임피던스 특징들을 구비하는 제 1 CEM 디바이스와 제 2 CEM 디바이스는 집적 회로의 특정 레벨 내부에 형성될 수 있다. 나아가, 일 실시예에서, 집적 회로의 특정 레벨 내부에 제 1 CEM 디바이스와 제 2 CEM 디바이스를 형성하는 단계는, 선택적 에피택시얼 증착에 의해 적어도 부분적으로 CEM 디바이스들을 형성하는 단계를 포함할 수 있다. 다른 실시예에서, 집적 회로의 특정 레벨 내부의 제 1 CEM 디바이스와 제 2 CEM 디바이스는 제 1 CEM 디바이스 및/또는 제 2 CEM 디바이스를 위하여 임피던스 특징들을 바꾸기 위해서 그러하는 바와 같이 이온 주입(ion implantation)에 의해 적어도 부분적으로 형성될 수 있다.
앞에 오는 기술사항에서, 촉지가능한 구성요소들(및/또는 이와 유사하게 촉지가능한 재료들)이 논의되고 있는 상황과 같은 특정 맥락의 용례에서, "~상에(on)" 있는 것과 "~위에(over)" 있는 것 사이에는 구별이 존재한다. 일 예시로서, 기판 "상의(상에서의)" 물질의 증착은, 이 후자의 예시에서 기판과 증착되는 물질 사이에 매개 물질(예컨대 개재 공정 작동 동안 형성되는 매개 물질)과 같은 매개체없이 직접 물리적 촉지가능한 접촉을 수반하는 증착을 지칭한다. 그럼에도 불구하고, 기판 "위의(위에서의)" 증착은, 기판 "상의" 증착을 잠재적으로 포함하고 있는 것으로 이해되더라도(왜냐하면 "~상에" 있는 것이 "~위에" 있는 것으로 정확하게 기술될 수도 있기 때문임), 하나 이상의 매개 물질과 같은 하나 이상의 매개체들이 기판과 증착되는 물질 사이에 실재해서 증착되는 물질이 기판과 직접 물리적 촉지가능한 접촉 상태에 반드시 있는 것이 아닌 상황을 포함하고 있는 것으로 이해된다.
유사한 구별은, 촉지가능한 재료들 및/또는 촉지가능한 구성요소들이 "~밑에(beneath)"에 있는 것과 "~아래에(under)"에 있는 것 사이에서 논의되고 있는 것과 같은 적절한 특정 맥락의 용례에서 행해진다. 이러한 특정 맥락의 용례에서 "~밑에"는 (조금 전에 기술되어 있는 바와 같이 "~상의"와 유사한) 물리적 촉지가능한 접촉을 반드시 암시하도록 의도되어 있더라도, "~아래에"는 직접 물리적 촉지가능한 접촉 상태에 있는 상황을 잠재적으로 포함하지만, 하나 이상의 매개 물질들과 같은 하나 이상의 매개체들이 있는 경우라면 그러하는 바와 같이, 직접 물리적 촉지가능한 접촉을 반드시 암시하는 것은 아니다. 그러므로, "~상에"는 "바로 ~위에"를 의미하는 것으로 이해되고, "~밑에"는 "바로 ~아래에"를 의미하는 것으로 이해된다.
마찬가지로 "~위에" 및 "~아래에"와 같은 용어들이 앞서 언급된 "위", "아래", "정상", "바닥" 등과 같은 용어들과 유사한 방식으로 이해된다는 점을 알 수 있다. 이들 용어들은 논의를 수월하게 하는데 사용될 수 있지만, 권리주장된 주제의 범위를 반드시 제약하도록 의도된 것은 아니다. 예를 들어, 일 예시로서 "~위의"라는 용어는, 예컨대 윗면이 내려가 있는 상태(upside down)에 있는 실시예와 비교하여 그러하는 바와 같이 일 실시예가 우측이 올라가 있는 상태(right side up)에 있는 상황들로만 청구범위를 제한다는 것을 제안하도록 의미되지는 않는다. 일 예시는, 예를 들어 (예컨대 제조 동안) 여러번의 배향이 최종 산물의 배향에 반드시 대응하는 것은 아닐 수 있는 하나의 실례로서 플립 칩(flip chip)을 포함한다. 그러므로, 일 예시로서의 대상이 일 예시로서 윗면이 내려가 있는 상태와 같은 특정 배향으로 적용가능한 청구 범위 내에 있는 경우라면, 마찬가지로 그 후자 역시 일 예시로서 다시금 우측이 올라가 있는 상태와 같은 다른 배향으로 적용가능한 청구 범위 내에 포함되어 있도록 해석되는 것으로 의도되어 있고, 그 반대의 경우도 마찬가지이며, 이는 문자 그대로의 적용가능한 청구항이 이와 달리 해석될 잠재성을 가지는 경우일지라도 그러하다. 물론, 다시금 특허 출원의 명세서에서 언제나 그러하는 바와 같이, 특정 맥락의 기술사항 및/또는 용례는 도출될 합리적인 추론들에 관한 유용한 본보기를 제공한다.
이와 달리 지시되지 않는 한, 본 발명의 맥락에서, A, B 또는 C와 같은 리스트를 연계하는데 사용되는 경우라면 "또는"이라는 용어는 여기서 배제하는 의미로 사용되는 A, B 또는 C뿐만 아니라 여기서 포함하는 의미로 사용되는 A, B 및 C를 의미하도록 의도되어 있다. 이러한 이해에 있어서, "및(그리고)"는 포함하는 의미로 사용되고, A, B 및 C를 의미하도록 의도되어 있는데 반해, "및/또는(그리고/또는)"은 앞서 말한 의미들 모두가 의도되어 있다는 것을 명확하게 하는데 상당히 유의하여 사용될 수 있고, 이러한 용례가 요구되지 않더라도 그러하다. 추가로, "하나 이상의"라는 용어 및/또는 이와 유사한 용어들은 임의의 부재, 구조, 특징을 기술하는데 사용되고, 그리고/또는 단수형태의 이와 유사한 "및/또는"은 복수의 부재들, 구조들, 특징들 및/또는 이와 유사한 것들 그리고/또는 이들의 일부 다른 조합을 기술하는데 사용된다. 더욱이, "제 1", "제 2", "제 3" 및 이와 유사한 용어들은, 이와 달리 명백하게 지시되지 않는 한, 수치 제한을 공급하거나 특정 순서를 제안하는 것이라기 보다는 일 예시로서 상이한 구성요소들과 같은 상이한 양태들을 구별하는데 사용된다. 마찬가지로, "~에 기초하여"라는 용어 및/또는 이와 유사한 용어들은 요인들의 포괄적인 리스트를 전달하도록 반드시 의도하는 것이 아닌 것으로 이해되지만, 반드시 명백하게 기술되어 있는 것이 아닌 추가적인 요인들의 존재를 위하여 허용하도록 의도하는 것으로 이해된다.
더욱이, 정도에 관한 시험, 측정 및/또는 세부사항에 처해 있으면서 권리주장된 주제의 구현에 관한 상황이 다음에 오는 방식으로 이해되는 것이 의도되어 있다. 일 예시로서, 주어진 상황에서, 물리적 특성에 관한 값이 측정되는 것으로 가정한다. 그 예시와 계속하여 적어도 그 특성에 관하여 정도에 관한 시험, 측정 및/또는 세부사항에 대한 대체가능하게 합리적인 접근법들이 적어도 구현 목적을 위하여 통상의 기술자에게 생각나는 경우라면, 권리주장된 주제는, 이와 달리 명백하게 지시되지 않는 한, 대체가능하게 합리적인 그러한 접근법들을 커버하도록 의도되어 있다. 일 예시로서, 어떤 영역에 걸친 측정에 관한 구상이 만들어지고 권리주장된 주제의 구현이 그 영역에 걸친 경사의 측정을 채택하는 것에 관한 것이지만 그 영역에 걸친 경사를 측정하는 여러 가지의 합리적인 대체가능한 기술들이 존재하는 경우라면, 권리주장된 주제는 합리적인 대체가능한 이러한 기법들을 커버하도록 의도되어 있고, 이러한 합리적인 대체가능한 기법들이, 이와 달리 명백하게 지시되지 않는 한, 똑같은 값들, 똑같은 측정들 또는 똑같은 결과들을 제공하지 않는 경우일지라도 그러하다
나아가, 사용된다면, 부재, 구조, 특징 및/또는 이와 유사한 것이 간단한 예시들로서 "광학(광학적)" 또는 "전기적"을 사용하고 있는 바와 같은 "타입" 및/또는 "유사(~와 유사한 것)"이라는 용어들은, 소소한 변형들이 충분히 소소해서 부재, 구조, 특징 및/또는 이와 유사한 것이 역시 실재하는 이러한 변형들과 지배적으로 실재하고 있는 것으로도 여겨질 수 있는 경우라면, 부재, 구조, 특징 및/또는 이와 유사한 것이 (예컨대 "광학-타입"인 것 또는 "광학-유사(유사한 것)"에 해당하는 것과 같은) "타입"으로 되어 있는 것 및/또는 "유사한 것"에 해당하는 것을 소소한 변형들, 심지어 부재, 구조, 특징 및/또는 이와 유사한 것과 완전히 일치하는 것으로 이와 달리 여겨지지 않는 변형들의 실재가 대체로 금지하지 않는 방식으로 부재, 구조, 특징 및/또는 이와 유사한 것에 관한 것 그리고/또는 관련한 것을 적어도 부분적으로 의미한다. 그러므로, 이 예시와 계속하여, 광학-타입 및/또는 광학-유사 특성들이라는 용어들은 광학적 특성들을 포함하도록 반드시 의도되어 있다. 마찬가지로, 다른 예시로서 전기적-타입 및/또는 전기적-유사 특성들이라는 용어들은 전기적 특성들을 포함하도록 반드시 의도되어 있다. 본 발명의 명세서가 하나 이상의 설명하는 예시들을 제공할 뿐이라는 점, 및 권리주장된 주제가 하나 이상의 설명하는 예시들로 제한되지 않도록 의도되어 있다는 점은 유의해야만 한다. 그러나, 다시금 특허 출원의 명세서와 관련하여 언제나 그러하는 바와 같이, 특정 맥락의 기술사항 및/또는 용례는 도출될 합리적인 추론들에 관한 유용한 본보기를 제공한다.
앞에 오는 기술사항에서, 권리주장된 주제의 다양한 실시예들이 기술되어 있다. 설명하기 위하여, 예시들로서 양, 시스템 및/또는 구성과 같은 세부사항들이 제시되어 있다. 다른 예들에서, 잘 알려진 부재들은 권지주장된 주제를 불명료하게 하지 않도록 생략되어 있고 그리고/또는 단순화되어 있다. 일정한 부재들이 본 명세서에 도시되어 있고 그리고/또는 기술되어 있지만, 많은 수정예들, 대체예들, 변경예들 및/또는 균등물들은 당해 기술분야에서의 통상의 기술자에게 생각날 것이다. 그러므로, 첨부된 청구항들이 권리주장된 주제의 범위 내에 있는 것으로 모든 수정예들 및/또는 변경예들을 커버하도록 의도되어 있다는 점은 이해되어야 한다.

Claims (24)

  1. 스위칭 디바이스를 제작하는 방법으로서,
    챔버 안에서 적어도 약 90.0%의 제 1 전이 금속의 원자 농도를 가지는 제 1 재료로 이루어진 하나 이상의 레이어들을 전도성 기판 위에 증착하는 단계;
    적어도 약 90.0%의 탄소의 원자 농도를 구비하는 제 2 재료로 이루어진 하나 이상의 레이어들을 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계; 및
    제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 산소-함유 환경에서 어닐링하는 단계로서, 어닐링은 제 1 상관 전자 재료(correlated electron material; CEM)를 형성하기 위해서 제 1 재료로 이루어진 하나 이상의 레이어들 속으로 탄소와 산소를 확산시키는, 단계;
    를 구비하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    제 1 CEM은 약 0.1% 내지 약 15.0% 사이에 있는 탄소의 원자 농도를 구비하는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    이산화탄소(CO2), 일산화탄소(CO), 산소(O2), 오존(O3)이나 염화니트로실(NOCl) 또는 이들의 임의의 조합으로 챔버를 실질적으로 채우는 단계를 통해서 산소-함유 환경을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    어닐링에 앞서, 하나 이상의 캡핑 레이어들을 제 2 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    어닐링 동안, 제 1 재료로 이루어진 하나 이상의 레이어들 내부에 제 2 재료를 가두는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    어닐링 동안, 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 약 350.0℃ 내지 약 450.0℃ 사이의 주변 온도에 노출시키는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    제 2 재료로 이루어진 하나 이상의 레이어들을 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계에 앞서, 제 1 재료로 이루어진 하나 이상의 레이어들 속에 하나 이상의 보이드들을 에칭가공하는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    어닐링에 앞서, 적어도 90.0%의 제 2 전이 금속의 원자 농도를 구비하는 제 3 재료로 이루어진 하나 이상의 레이어들을 전도성 기판 위에 증착하는 단계;
    어닐링에 앞서, 탄소의 원자 농도를 구비하는 재료로 이루어진 하나 이상의 레이어들을 제 3 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계; 및
    0.1% 내지 약 15.0% 사이에 있는 탄소의 원자 농도를 가지는 제 2 CEM을 형성하기 위해서 어닐링을 통해서 제 3 재료로 이루어진 하나 이상의 레이어들 속으로 탄소와 산소를 확산시키는 단계;
    를 추가로 구비하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    제 2 CEM은 편재화된 영역에 대응하고, 편재화된 영역은 제 1 CEM에 대응하는 편재화된 영역에서의 탄소의 원자 농도보다 적어도 20.0% 더 큰 탄소의 원자 농도를 구비하는 것을 특징으로 하는 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    제 1 전이 금속은 제 2 전이 금속과 동일한 금속 종을 구비하는 것을 특징으로 하는 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    제 1 전이 금속은 제 2 전이 금속의 금속 종과 상이한 금속 종을 구비하는 것을 특징으로 하는 방법.
  12. 스위칭 디바이스를 제작하는 방법으로서,
    챔버 안에서 적어도 약 90.0%의 제 1 전이 금속의 원자 농도를 가지는 제 1 재료로 이루어진 하나 이상의 레이어들을 전도성 기판 위에 증착하는 단계;
    제 1 재료로 이루어진 하나 이상의 레이어들 안에 하나 이상의 보이드들을 형성하는 단계;
    적어도 약 90.0%의 탄소의 원자 농도를 가지는 제 2 재료로 이루어진 하나 이상의 레이어들을 제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착하는 단계;
    제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 산소-함유 환경에서 어닐링하는 단계로서, 어닐링은 상관 전자 재료(CEM)를 형성하기 위해서 제 1 재료로 이루어진 하나 이상의 레이어들 속으로 탄소와 산소를 확산시키는, 단계;
    를 구비하는 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서,
    하나 이상의 보이드들을 형성하는 단계에 앞서, 절연성 재료를 제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착하는 단계; 및
    하나 이상의 보이드들을 형성하는 단계에 앞서, 적어도 90.0%의 제 2 전이 금속의 원자 농도를 구비하는 제 3 재료로 이루어진 하나 이상의 레이더들을 절연성 재료 위에 증착하는 단계;
    를 추가로 구비하는 것을 특징으로 하는 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    하나 이상의 보이드들을 형성하는 단계는, 제 1 재료로 이루어진 하나 이상의 레이어들 안에 하나 이상의 보이드들을 형성하기 위해서 제 1 재료로 이루어진 하나 이상의 레이어들을 에칭가공하는 단계를 구비하는 것을 특징으로 하는 방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    CEM은 약 0.1% 내지 약 15.0% 사이에 있는 탄소의 원자 농도를 구비하는 것을 특징으로 하는 방법.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    이산화탄소(CO2), 일산화탄소(CO), 산소(O2), 오존(O3)이나 염화니트로실(NOCl) 또는 이들의 임의의 조합으로 챔버를 실질적으로 채우는 단계를 통해서 산소-함유 환경을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  17. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들의 어닐링 후, CEM의 표면으로부터 잉여 탄소를 증발시키는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  18. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서,
    어닐링 동안, 제 1 재료로 이루어진 하나 이상의 레이어들 위에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들을 약 350.0℃ 내지 약 450.0℃ 사이의 온도에 노출시키는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  19. 제 12 항 내지 제 18 항 중 어느 한 항에 있어서,
    제 1 재료로 이루어진 하나 이상의 레이어들 상에 증착된 제 2 재료로 이루어진 하나 이상의 레이어들의 어닐링 동안, 제 1 재료로 이루어진 하나 이상의 레이어들로부터 탄소의 증발을 억제하는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  20. 제 19 항에 있어서,
    제 1 재료로 이루어진 하나 이상의 레이어들로부터 제 2 재료의 증발의 억제단계를 만들어내기 위해서 어닐링에 앞서 캡핑 레이어를 제 2 재료로 이루어진 하나 이상의 레이어들 위에 증착하는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  21. 제 1 전이 금속 산화물, 제 1 전이 금속이나 제 1 전이 금속 성분, 또는 이들의 조합으로 이루어진 하나 이상의 레이어들, 및 적어도 제 1 도펀트 레이어를 구비하는 스위칭 디바이스로서,
    적어도 제 1 도펀트 레이어는 제 1 전이 금속 산화물, 제 1 전이 금속이나 제 1 전이 금속 성분, 또는 이들의 조합으로부터 상관 전자 재료(CEM)의 제 1 편재화된 영역을 형성하기 위해서 하나 이상의 제 1 레이어들 속으로 어닐링 공정을 통해서 확산되는 것을 특징으로 하는 스위칭 디바이스.
  22. 제 21 항에 있어서,
    상관 전자 재료의 제 1 편재화된 영역은 약 0.1% 내지 약 15.0% 사이에 있는 탄소의 원자 농도를 구비하는 것을 특징으로 하는 스위칭 디바이스.
  23. 제 21 항 또는 제 22 항에 있어서,
    제 2 전이 금속 산화물, 제 2 전이 금속이나 제 2 전이 금속 성분, 또는 이들의 조합으로 이루어진 하나 이상의 제 2 레이어들, 및 제 2 도펀트 레이어를 더 구비하고,
    제 2 도펀트 레이어는 제 2 전이 금속 산화물, 제 2 전이 금속이나 제 2 전이 금속 성분, 또는 이들의 조합으로부터 CEM의 제 2 편재화된 영역을 형성하기 위해서 하나 이상의 제 2 레이어들 속으로 어닐링 공정을 통해서 확산되는 것을 특징으로 하는 스위칭 디바이스.
  24. 제 23 항에 있어서,
    CEM의 제 2 편재화된 영역은 CEM의 제 1 편재화된 영역에 있는 탄소의 원자 농도보다 적어도 20.0% 더 큰 탄소의 원자 농도를 구비하는 것을 특징으로 하는 스위칭 디바이스.
KR1020207031092A 2018-03-28 2019-03-21 도펀트 증착 및 어닐을 통한 상관 전자 재료 디바이스들의 형성 KR20210002507A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/939,183 2018-03-28
US15/939,183 US10418553B1 (en) 2018-03-28 2018-03-28 Formation of correlated electron material (CEM) device via dopant deposition and anneal
PCT/GB2019/050796 WO2019186117A1 (en) 2018-03-28 2019-03-21 Formation of correlated electron material devices via dopant deposition and anneal

Publications (1)

Publication Number Publication Date
KR20210002507A true KR20210002507A (ko) 2021-01-08

Family

ID=66001250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207031092A KR20210002507A (ko) 2018-03-28 2019-03-21 도펀트 증착 및 어닐을 통한 상관 전자 재료 디바이스들의 형성

Country Status (4)

Country Link
US (2) US10418553B1 (ko)
KR (1) KR20210002507A (ko)
TW (1) TWI794462B (ko)
WO (1) WO2019186117A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177259B2 (en) * 2019-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-threshold gate structure with doped gate dielectric layer

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20060244138A1 (en) * 2005-04-27 2006-11-02 International Business Machines Corporation Techniques for improving bond pad performance
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
CN101515630A (zh) 2008-02-18 2009-08-26 华邦电子股份有限公司 电阻式存储器元件及其形成方法
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US9722179B2 (en) * 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices

Also Published As

Publication number Publication date
TWI794462B (zh) 2023-03-01
US10418553B1 (en) 2019-09-17
US10873025B2 (en) 2020-12-22
TW201942414A (zh) 2019-11-01
WO2019186117A1 (en) 2019-10-03
US20190305219A1 (en) 2019-10-03
US20200013954A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
US11011701B2 (en) Switching device formed from correlated electron material
US11450804B2 (en) Fabricating correlated electron material (CEM) devices
US10014468B2 (en) Barrier layer for correlated electron material
KR102295362B1 (ko) 상관 전자 물질에서 도판트 농도의 제어
TW201816168A (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
WO2018115831A1 (en) Forming nucleation layers in correlated electron material devices
KR20190090834A (ko) 전도성 기판의 상관 전자 영역으로의 전환을 통해서 형성된 상관 전자 장치
US20200295260A1 (en) Correlated electron switch device sidewall restoration
KR20210002507A (ko) 도펀트 증착 및 어닐을 통한 상관 전자 재료 디바이스들의 형성
US20200295259A1 (en) Fabrication of correlated electron material (cem) devices
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
US20210226124A1 (en) Electrode for correlated electron device
US11075339B2 (en) Correlated electron material (CEM) devices with contact region sidewall insulation
US20210066593A1 (en) Dopant activation anneal for correlated electron device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal