TWI794462B - 經由摻雜劑沉積及退火形成相關電子材料(cem)元件 - Google Patents

經由摻雜劑沉積及退火形成相關電子材料(cem)元件 Download PDF

Info

Publication number
TWI794462B
TWI794462B TW108110918A TW108110918A TWI794462B TW I794462 B TWI794462 B TW I794462B TW 108110918 A TW108110918 A TW 108110918A TW 108110918 A TW108110918 A TW 108110918A TW I794462 B TWI794462 B TW I794462B
Authority
TW
Taiwan
Prior art keywords
layers
cem
dopant
carbon
annealing
Prior art date
Application number
TW108110918A
Other languages
English (en)
Other versions
TW201942414A (zh
Inventor
露西安 席芙蘭
卡羅斯阿爾貝托 巴茲德阿勞約
喬蘭塔博任娜 斯林史卡
克里斯多夫藍道夫 麥克威廉斯
Original Assignee
美商瑟夫實驗室股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑟夫實驗室股份有限公司 filed Critical 美商瑟夫實驗室股份有限公司
Publication of TW201942414A publication Critical patent/TW201942414A/zh
Application granted granted Critical
Publication of TWI794462B publication Critical patent/TWI794462B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文所揭示的標的可關於製造相關電子材料(CEM)開關。在特定實施例中，形成CEM開關可包含將金屬層（此層為過渡金屬）沉積在導電基板上方。摻雜劑層可隨後沉積在過渡金屬層上，接著退火過渡金屬層及摻雜劑層。回應於退火，來自摻雜劑層的摻雜劑可擴散到一或多層過渡金屬中，由此形成CEM。

Description

經由摻雜劑沉積及退火形成相關電子材料(CEM)元件
本揭示係關於由相關電子材料(correlated electron material; CEM)形成的元件，並且更特定而言，可關於用於製造CEM元件的方法，諸如可在開關、記憶體電路等等中使用，該等CEM元件可呈現期望的阻抗切換特性。
例如，積體電路元件（諸如電子切換元件）可在多種類型的電子元件中發現。例如，記憶體及/或邏輯元件可整合適用於電腦、數位攝影機、智慧型電話、計算元件、可穿戴電子元件等等中的電子開關。例如，可為正考慮到電子切換元件是否適用於特定應用的設計者所關注之可關於電子切換元件的因素可包括實體大小、儲存密度、操作電壓、阻抗範圍、切換速度及/或功率消耗。例如，其他因素可包括製造成本及/或製造簡易性、可擴縮性、及/或可靠性。
然而，可非常適用於某些類型的記憶體及/或邏輯元件的習知製造技術可能不適合在製造相關電子材料元件時使用，該等相關電子材料元件呈現期望的切換能力。
一種構造切換元件的方法包含：在腔室中將具有至少約90.0%的原子濃度的第一過渡金屬的一或多層第一材料沉積在導電基板上方；將包含至少約90.0%的原子濃度的碳的一或多層第二材料沉積在一或多層第一材料上方；以及在含氧環境中退火在一或多層第一材料上方沉積的一或多層第二材料，該退火用於將碳及氧擴散到一或多層第一材料中以形成第一相關電子材料(correlated electron material; CEM)。
一種構造切換元件的方法包含：在腔室中將具有至少約90.0%的原子濃度的第一過渡金屬的一或多層第一材料沉積在導電基板上方；在一或多層第一材料中形成一或多個空隙；將具有至少約90.0%的原子濃度的碳的一或多層第二材料沉積在一或多層第一材料上；以及在含氧環境中退火在一或多層第一材料上沉積的一或多層第二材料，該退火用於將碳及氧擴散到一或多層第一材料中以形成相關電子材料(correlated electron material; CEM)。
一種切換元件包含：一或多層第一過渡金屬氧化物、第一過渡金屬或第一過渡金屬化合物、或其組合，以及至少第一摻雜劑層，其中至少第一摻雜劑層經由退火製程擴散到一或多個第一層中以由第一過渡金屬氧化物、第一過渡金屬或第一過渡金屬化合物、或其組合形成相關電子材料(correlated electron material; CEM)的第一定域區域。
在此說明書全文中提及一個實施方式、一實施方式、一個實施例、一實施例及/或類似者意謂關於一特定實施方式及/或實施例所描述之特定特徵、結構、特性、及/或類似者係包括在所主張之標的之至少一個實施方式及/或實施例中。因此，例如，在此說明書全文之各個位置出現此類用語不一定意欲指相同實施方式及/或實施例或指任何一個特定實施方式及/或實施例。此外，應理解所描述之特定特徵、結構、特性、及/或類似者能夠以各種方式結合在一或更多個實施方式及/或實施例中，並且由此係在所意欲之所主張之範疇內。當然，一般而言，專利申請案之說明書總是如此，此等及其他問題具有在特定使用上下文中變化之可能性。換言之，在本揭示全文中，描述及/或使用之特定上下文提供關於得出合理推論之有用引導；然而，同樣，一般無進一步條件之「在此上下文中」指本揭示之上下文。
本揭示之特定態樣描述用於製備及/或製造相關電子材料(correlated electron material; CEM)膜以形成（例如）相關電子開關的方法及/或製程，該相關電子開關諸如可用於形成相關電子隨機存取記憶體(correlated electron random access memory; CERAM)及/或邏輯元件，例如。可用於構造CERAM元件及CEM開關之相關電子材料（例如）亦可包含廣泛的其他電子電路類型，諸如，例如，記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波收發機等等，儘管所主張之標的之範疇不限於此等方面。
在此上下文中，例如，諸如回應於從結晶態至非晶態之改變，CEM開關例如可呈現實質上快速之導體至絕緣體轉變，該導體至絕緣體轉變可藉由電子相關性而非固態結構相變產生，電子相關性修改材料的電氣性質。例如，此種固態結構相變（諸如從結晶態到非晶態）可實現在某些電阻式RAM元件中形成導電長絲。在一個態樣中，與例如在相變及某些電阻RAM元件中熔融/固化或定域長絲形成相反，在CEM元件中實質上快速的導體至絕緣體轉變可回應於在材料塊中發生的量子力學現象。例如，在CEM元件中在相對導電與相對絕緣狀態之間、及/或在第一阻抗狀態與第二不相似的阻抗狀態之間的此等量子力學轉變可在若干態樣之任一者中理解。如本文所使用，術語「相對導電狀態」、「相對較低阻抗狀態」、及/或「金屬狀態」可互換，及/或可有時被稱為「相對導電/較低阻抗狀態」。同樣，術語「相對絕緣狀態」及「相對較高阻抗狀態」在本文中可互換使用，及/或有時可被稱為「相對絕緣/較高阻抗狀態」。此外，在相對絕緣/較高阻抗狀態中，CEM可由一阻抗範圍表徵，並且在相對導電/較低阻抗狀態中，CEM可由第二阻抗範圍表徵。在實施例中，該阻抗範圍可與第二阻抗範圍明顯不相似。
在一態樣中，CEM在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間的量子力學轉變可關於莫特(Mott)轉變理解，其中相對導電/較低阻抗狀態係實質上與絕緣/較高阻抗狀態不相似。根據莫特轉變，若莫特轉變條件發生，則材料可在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間切換。莫特準則可由(nc )1/3 a≈0.26定義，其中nc 表示電子濃度，並且其中「a」表示波爾(Bohr)半徑。若達到臨限載流子濃度，使得滿足莫特準則，則認為將發生莫特轉變。回應於莫特轉變發生，CEM元件的狀態從相對較高電阻/較高電容狀態（例如，絕緣/較高阻抗狀態）改變為實質上與較高電阻/較高電容狀態不相似之相對較低電阻/較低電容狀態（例如，導電/較低阻抗狀態）。
在另一態樣中，莫特轉變可由電子定域控制。例如，若定域載流子（諸如電子），則在載流子之間的強庫倫相互作用可分割CEM能帶而產生相對絕緣（相對較高阻抗）狀態。若不再定域電子，弱庫倫相互作用可主導，這可引起移除能帶分割，繼而可實現實質上與相對較高阻抗狀態不相似的金屬（導電）能帶（相對較低阻抗狀態）。
此外，在一實施例中，除電阻改變外，從相對絕緣/較高阻抗狀態切換至實質上不相似且相對導電/較低阻抗狀態可實現電容改變。例如，CEM元件可呈現可變電阻連同可變電容性質。換言之，CEM元件的阻抗特性可包括電阻分量及電容分量二者。例如，在金屬狀態中，CEM元件可包含相對低的電場，該電場可近似為零，並由此可呈現實質上低的電容，該電容可同樣近似為零。
類似地，在相對絕緣/較高阻抗狀態（其可由較高密度之束縛電子或相關電子產生）中，外部電場能夠穿透CEM，並且由此CEM可至少部分地基於儲存在CEM中之額外電荷而呈現較高電容。因此，例如，至少在特定實施例中，在CEM元件中從相對絕緣/較高阻抗狀態至實質上不相似且相對導電/較低阻抗狀態的轉變可導致電阻及電容二者的改變。此轉變可產生額外的可量測現象，且所主張之標的不限於此方面。
在一實施例中，由CEM形成的元件可在包含基於CEM元件的CEM的大部分體積中回應於莫特轉變而呈現阻抗狀態之切換。在一實施例中，CEM可形成「主體開關」。如本文所使用，術語「主體開關」指諸如回應於莫特轉變而切換元件之阻抗狀態的CEM之至少大部分體積。例如，在一實施例中，元件的實質上全部CEM可回應於莫特轉變而在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態（例如，「金屬」或「金屬狀態」）之間切換，或者回應於逆向莫特轉變而從相對導電/較低阻抗狀態切換至相對絕緣/較高阻抗狀態。
在實施方式中，CEM可包含一或多種「d區」元素或「d區」元素的化合物，其對應於過渡金屬或過渡金屬氧化物(transition metal oxide; TMO)。CEM元件亦可利用一或多種「f區」元素或「f區」元素的化合物實施。例如，CEM可包含一或多種稀土元素、稀土元素的氧化物、包含一或多種稀土過渡金屬的氧化物、鈣鈦礦、釓及/或鐿、或包含來自元素週期表的鑭係或錒係的金屬的任何其他化合物，並且所主張之標的的範疇不限於此方面。CEM可額外包含摻雜劑，諸如含碳摻雜劑及/或含氮摻雜劑，其中（例如，碳或氮的）原子濃度包含在約0.1%至約15.0%之間。如本文所使用的術語，「d區」元素意謂包含下列的元素：鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)、汞(Hg)、鑪(Rf)、釷(Db)、𨭎(Sg)、𨨏(Bh)、𨭆(Hs)、䥑(Mt)、鐽(Ds)、錀(Rg)或鎶(Cn)、或其任何組合。由元素週期表的「f區」元素形成的CEM或包含元素週期表的「f區」元素的CEM意謂包含金屬或金屬氧化物的CEM，其中金屬來自元素週期表的f區，其可包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鏂(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)、錒(Ac)、釷(Th)、鏷(Pa)、鈾(U)、錼(Np)、鈽(Pu)、鋂(Am)、鉳(Bk)、鐦(Cf)、鍰(Es)、鐨(Fm)、鍆(Md)、锘(No)或鐒(Lr)、或其任何組合。
第1A圖係由CEM形成的元件的電流密度(J)與施加電壓（VEXT ）的實施例100的圖解。例如，在「寫入操作」期間，至少部分基於施加至CEM元件之端子的電壓，可將CEM元件置於相對低阻抗/導電狀態或相對高阻抗/絕緣狀態。例如，施加電壓V 設定 及電流密度J 設定 可實現CEM元件到相對低阻抗/導電狀態的轉變。相反地，施加電壓V 重置 及電流密度J 重置 可實現CEM元件到相對高阻抗/絕緣狀態的轉變。如第1A圖所示，參考指示符110示出可將V 設定 與V 重置 分開的電壓範圍。在將CEM元件置於高阻抗狀態/絕緣或低阻抗/導電狀態之後，可藉由施加電壓V 讀取 （例如，在讀取操作期間）及偵測於CEM元件的端子處的電流或電流密度來偵測CEM元件的特定狀態。
根據一實施例，第1圖中表徵的CEM元件可包括任何過渡金屬氧化物(transition metal oxide; TMO)，諸如，例如，鈣鈦礦、莫特絕緣體、電荷交換絕緣體、及安德森(Anderson)無序絕緣體，以及包含d區或f區元素的任何化合物或材料。在一個態樣中，第1A圖的CEM元件可包含其他類型的TMO切換材料，但應理解，這些僅為示例性的並且不意欲限制所主張之標的。將氧化鎳(NiO)揭示為一種特定的TMO材料。本文所論述之NiO材料可摻雜有可建立及/或穩定材料性質及/或實現P型操作的取代配位體，諸如含碳材料（例如，羰基(CO)4 ），或含氮材料，諸如氨(NH3 )，例如，在P型操作中，CEM可在被置於低阻抗/導電狀態時更加導電。因此，在另一特定實例中，摻雜有取代配位體的NiO可表示為NiO:Lx ，其中Lx 可指示配位體元素或化合物，且x可指示用於一個單位NiO的配位體單位的數量。針對任何具體的配位體及配位體與NiO或與任何其他過渡金屬化合物的任何具體組合，可藉由平衡原子價來決定x值。除羰基之外，可實現或增加在低阻抗/導電狀態中的導電性的其他摻雜劑配位體可包括：亞硝醯基(NO)、胩（RNC，其中R係H、C1 -C6 烷基或C6 -C10 芳基）、膦（R3 P，其中R係C1 -C6 烷基或C6 -C10 芳基），例如，三苯基膦(PPH3 )、炔（例如，乙炔）或啡啉(C12 H8 N2 )、聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、乙腈(CH3 CN)、氟(F)、氯(Cl)、溴(Br)、氰化物(CN)、硫(S)、碳(C)、及其他。
在此上下文中，如本文所提及之「P型」摻雜的CEM意謂包含特定分子摻雜劑的第一類型CEM，當在相對低阻抗/導電狀態中操作CEM時，該分子摻雜劑相對於未摻雜的CEM呈現增加之導電性。例如，取代配位體（諸如CO及NH3 ）的引入可用於增強基於NiO的CEM的P型性質。由此，CEM的P型操作的屬性可包括（至少在特定實施例中）藉由控制P型摻雜劑在CEM中的原子濃度來定做或定製在相對低阻抗/導電狀態中操作的CEM之導電性的能力。在特定實施例中，增加的P型摻雜劑之原子濃度可實現CEM的增加之導電性，但所主張之標的不限於此方面。在特定實施例中，如本文所描述，在CEM元件中P型摻雜劑的原子濃度或原子百分比的改變可在第1圖的區域104的特性中觀察到，其中P型摻雜劑的增加實現區域104的較陡（例如，更偏正）斜率以指示較高導電性。
在此上下文中，如本文所提及之「P型」摻雜的CEM意謂包含特定分子摻雜劑的第一類型CEM，當在相對低阻抗/導電狀態中操作CEM時，該CEM相對於未摻雜的CEM呈現增加之導電性。例如，取代配位體（諸如CO及NH3 ）的引入可用於增強基於NiO的CEM的P型性質。由此，至少在特定實施例中，CEM的P型操作的屬性可包括藉由控制P型摻雜劑在CEM中的原子濃度來定做或定製在相對低阻抗/導電狀態中操作的CEM之導電性的能力。在特定實施例中，增加的P型摻雜劑之原子濃度可實現CEM的增加之導電性，但所主張之標的不限於此方面。在特定實施例中，如本文所描述，在CEM元件中P型摻雜劑的原子濃度或原子百分比的改變可在第1圖的區域104的特性中觀察到，其中P型摻雜劑的增加實現區域104的較陡（例如，更偏正）斜率以指示較高導電性。
在另一實施例中，由第1A圖的電流密度與電壓分佈表示的CEM元件可包含其他TMO材料，諸如含碳配位體或含氮配位體，但應理解此等僅係例示性且並不意欲限制所主張之標的。例如，NiO可摻雜有取代的含碳或含氮配位體，該等配位體可以與藉由使用含碳摻雜劑物質（羰基）實現的穩定切換性質類似的方式來穩定切換性質。特定言之，本文所揭示的NiO材料可包括Cx Hy Nz 形式（其中x≥0，y≥0，z≥0，並且其中至少x、y、或z包含＞0的值）的含氮分子，諸如氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、鄰啡啉（1,10-啡咯啉）(C12 H8 N2 )、2,2’聯吡啶(C10 ,H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)、及氰硫化物，諸如硫氰酸根(NCS- )，例如。本文所揭示的NiO切換材料可包括氮氧化物族（Nx Oy ，其中x及y包含整數，並且其中x≥0且y≥0及至少x或y包含＞0的值）之成員，其可包括，例如，氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、或具有NO3 - 配位體之前驅物。
根據第1A圖，若施加充分偏壓（例如，超過能帶分割電位）並滿足先前提及之莫特條件（例如，注入電子電洞數量與在切換區域中電子數量相當，例如），CEM元件可例如回應於莫特轉變而在相對低阻抗/導電狀態至相對高阻抗/絕緣狀態之間切換。此舉可對應於第1A圖的電壓與電流密度分佈的點108。於此點、或適當地靠近此點，電子不再被屏蔽並且靠近金屬離子變為定域。此相關性可導致強電子與電子相互作用電位，其可用於分割能帶，進而形成相對高阻抗/絕緣材料。若CEM元件包含相對高阻抗/絕緣狀態，則可藉由電子電洞傳輸而產生電流。因此，若跨CEM元件之端子施加臨限電壓，則電子可超過金屬-絕緣體-金屬(metal-insulator-metal; MIM)元件之電位障注入MIM二極體中。在某些實施例中，在跨CEM元件之端子施加的臨限電位處，注入臨限電子電流可執行「設定」操作，此舉可將CEM元件置於低阻抗/導電狀態中。在低阻抗/導電狀態中，電子增加可屏蔽進入的電子並移除電子定域，此舉可用於瓦解能帶分割電位，由此產生低阻抗/導電狀態。
根據特定實施例，CEM元件中的電流可藉由外部施加的「順應」條件來控制，該「順應」條件可至少部分地基於可在寫入操作期間受限制之施加的外部電流而決定，例如，用以將CEM元件置於相對高阻抗/絕緣狀態中。在一些實施例中，此外部施加之順應電流亦可設定電流密度條件，以供用於隨後的重置操作，從而將CEM元件置於相對高阻抗/絕緣狀態中。如第1A圖的特定實施方式所示，電壓V 設定 可在寫入操作期間施加，以產生電流密度J 順應 ，諸如在點116處，以將CEM元件置於相對低阻抗/導電狀態中，這可決定在隨後寫入操作中用於將CEM元件置於相對高阻抗/絕緣狀態中的順應條件。如第1A圖所示，CEM元件可隨後藉由施加外部施加的電壓（V 重置 ）而被置於低阻抗/導電狀態中，這可在第1A圖中由108標示的電壓處產生電流密度J 重置 ≥J 順應 。
在實施例中，順應可設定在CEM元件中可由用於莫特轉變之電洞「捕獲」的電子數量。換言之，在寫入操作中施加以將CEM元件置於相對低阻抗/導電記憶體狀態中的電流可決定將注入CEM元件中以用於隨後將CEM元件轉變為相對高阻抗/絕緣狀態的電洞數量。
如上文指出，重置條件可回應於於點108處的莫特轉變而發生。如上文指出，此莫特轉變可在CEM元件中產生一條件，其中電子濃度n近似等於電子電洞濃度p，或至少與電子電洞濃度p 相當。此條件可根據如下表達式(1)模型化：
Figure 02_image001
在表達式(1)中，λTF 對應於托馬斯費米(Thomas Fermi)屏蔽長度，並且C係常數。
根據一實施例，在第1A圖所示的電壓與電流密度分佈的區域104中的電流或電流密度可回應於根據跨CEM元件之端子施加的電壓訊號的電洞注入而存在，這可對應於CEM元件的P型操作。此處，電洞注入可滿足針對當跨CEM元件之端子施加臨限電壓VMI 時於電流IMI處的低阻抗/導電狀態至高阻抗/絕緣狀態轉變的莫特轉變準則。此可根據如下表達式(2)模型化：
Figure 02_image002
在表達式(2)中，Q(VMI )對應於注入之電荷（電洞或電子）並且係所施加電壓的函數。注入電子及/或電洞以實現莫特轉變可發生在能帶之間並回應於臨限電壓VMI 及臨限電流IMI 。藉由在表達式(2)中使電子濃度n與電荷濃度相等以產生藉由根據表達式(1)在表達式(2)中藉由IMI 注入的電洞之莫特轉變，可根據如下表達式(3)來模型化此臨限電壓VMI對托馬斯費米屏蔽長度λTF 之依賴性：
Figure 02_image003
在表達式(3)中，ACEM 係CEM元件之橫截面積；並且J重置 (VMI )可表示將於臨限電壓VMI 施加至CEM元件的穿過CEM元件的電流密度，這可將CEM元件置於相對高阻抗/絕緣狀態中。
根據一實施例，可用於形成CEM開關、CERAM記憶體元件、或包含一或多種相關電子材料的各種其他電子元件的CEM元件可諸如藉由從相對高阻抗/絕緣狀態之轉變（例如，經由注入足夠量電子以滿足莫特轉變準則）而被置於相對低阻抗/導電記憶體狀態中。在將CEM元件轉變至相對低阻抗/導電狀態時，若注入足夠電子並且跨CEM元件之端子的電位克服臨限切換電位（例如，V設定 ），則注入之電子可開始屏蔽。如先前所提及，屏蔽可用於去定域雙佔據電子，進而瓦解能帶分割電位，由此產生相對低阻抗/導電狀態。
在特定實施例中，CEM元件的阻抗狀態改變可藉由包含Nix Oy （其中下標「x」及「y」包含整數）的化合物之電子「逆給予」來產生。如本文所使用之術語，「逆給予」指藉由晶格結構之相鄰分子（諸如，配位體或摻雜劑）將一或多個電子（例如，增加的電子密度）供應至過渡金屬、過渡金屬氧化物、或其任何組合（例如，供應至金屬的原子軌道）。逆給予亦指從金屬原子到配位體或摻雜劑上的未佔據的π反成鍵軌道的電子（例如，增加的電子密度）的反向給予。逆給予可允許過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其組合維持離子化狀態，該狀態有利於在施加之電壓的影響下導電。在某些實施例中，例如，在CEM中的逆給予可回應於使用含碳摻雜劑（諸如羰基(CO)4 ）或含氮摻雜劑物質（諸如氨(NH3 )、乙二胺(C2 H8 N2 )、或氮氧化物族(Nx Oy )的成員）而發生，例如，這可允許CEM呈現一性質，其中例如在操作包含CEM的元件或電路期間可控且可逆地將電子「給予」過渡金屬或過渡金屬氧化物（諸如鎳）之導電能帶。例如，在氧化鎳材料（例如，NiO:CO或NiO:NH3 ）中，逆給予可逆轉，由此在元件操作期間允許氧化鎳材料切換至呈現實質上不相似的阻抗性質，諸如高阻抗/絕緣性質。
因此，在此上下文中，電子逆給予材料指至少部分地基於施加之電壓的影響而呈現阻抗切換性質，諸如從第一阻抗狀態切換至實質上不相似的第二阻抗狀態（例如，從相對低阻抗狀態切換至相對高阻抗狀態，或反之亦然）以控制將電子給予CEM之導電能帶及自CEM之導電能帶逆轉電子給予的材料。
在一些實施例中，藉由逆給予之方式，若過渡金屬（諸如鎳），例如，被置於氧化狀態2+（例如，在材料諸如NiO:CO或NiO:NH3 中之Ni2+ ），則包含過渡金屬、過渡金屬化合物或過渡金屬氧化物的CEM開關可呈現低阻抗/導電性質。相反，若過渡金屬（諸如鎳），例如，被置於氧化狀態1+或3+，則電子逆給予可逆轉。由此，實質上根據表達式(4)，在操作CEM元件期間，逆給予可導致「歧化(disproportionation)」，其可包含實質上同時的氧化及還原反應，諸如：
Figure 02_image005
在此情形中，這種歧化指如表達式(4)所示的鎳離子如Ni1+ +Ni3+ 的形成，該形成可在操作CEM元件期間產生例如相對高阻抗/絕緣狀態。在一實施例中，諸如含碳配位體（羰基(CO)）或含氮配位體（諸如氨分子(NH3 )）的摻雜劑可允許在操作CEM元件期間共享電子以便產生表達式(4)的歧化反應及其實質上根據如下的表達式(5)的逆轉：
Figure 02_image006
如先前所提及，如表達式(5)所示的歧化反應之逆轉允許基於鎳之CEM返回相對低阻抗/導電狀態。
在實施例中，取決於在NiO:CO或NiO:NH3 中的分子濃度，例如，該濃度可從近似在0.1%至10.0%之原子百分比的範圍中的值變化，如第1A圖所示，V重置 及V設定 可在條件V設定 ≥V重置 下近似在0.1 V至10.0 V之範圍中變化。例如，在一個可能的實施例中，V重置 可於近似在約0.1 V至約1.0 V的範圍中之電壓下發生，並且V設定 可於近似在約1.0 V至約2.0 V的範圍中之電壓下發生，例如。然而，應注意，V設定 及V重置 的變化可至少部分地基於各種因素發生，諸如電子逆給予材料（諸如NiO:CO或NiO:NH3 及在CEM元件中存在之其他材料）的原子濃度以及其他製程變化，並且所主張之標的不限於此方面。
第1B圖係包含相關電子材料的切換元件的實施例150的圖解以及相關電子材料開關的等效電路的示意圖。如先前提及，相關電子元件，諸如CEM開關，CERAM陣列、或利用一或多種相關電子材料的其他類型的元件，可包含可變或複雜阻抗元件，該元件可呈現可變電阻及可變電容特性二者。換言之，若跨元件端子122及130量測，CEM可變阻抗元件（諸如包含第一導體160、CEM膜170、及第二導體180的元件）的阻抗特性可至少部分取決於該元件的電阻及電容特性。在一實施例中，用於可變阻抗元件的等效電路可包含與可變電容器（諸如可變電容器128）並聯的可變電阻器（諸如可變電阻器126）。當然，儘管可變電阻器126及可變電容器128在第1B圖中描繪為包含離散部件，但可變阻抗元件（諸如實施例150之元件）可包含實質上均勻的CEM膜並且所主張之標的不限於此方面。
下表1描繪示例可變阻抗元件（諸如實施例150之元件）的示例真值表。
Figure 108110918-A0304-0001
 表1-相關電子開關真值表 在一個實施例中，表1顯示可變阻抗元件（諸如實施例150之元件）的電阻可作為至少部分取決於跨CEM元件施加之電壓的函數，在低阻抗/導電狀態與實質上不相似的高阻抗/絕緣狀態之間轉變。在一實施例中，於低阻抗/導電狀態呈現的阻抗可近似在低於在高阻抗/絕緣狀態中呈現的阻抗10.0至100,000.0倍的範圍中。在其他實施例中，於低阻抗/導電狀態呈現的阻抗可例如近似在低於在高阻抗/絕緣狀態中呈現的阻抗5.0至10.0倍的範圍中。然而，應注意，所主張之標的不限於在高阻抗/絕緣狀態與低阻抗/導電狀態之間的任何特定阻抗比率。表1顯示可變阻抗元件（諸如實施例150之元件）的電容可在較低電容狀態與較高電容狀態之間轉變，在示例實施例中較低電容狀態可包含近似零（或非常小）的電容，較高電容狀態係至少部分跨CEM元件施加之電壓的函數。
在某些實施例中，原子層沉積可用以形成或用以製造包含NiO材料的膜，諸如NiO:CO或NiO:NH3 。在此上下文中，如本文所使用之術語「層」意謂可設置在下層形成物（諸如導電或絕緣基板）上或上方的材料片或材料塗層。例如，藉由原子層沉積製程之方式在下層基板上沉積的層可包含與單個原子的厚度尺寸相當的厚度尺寸，其可包含例如不到一埃（例如，0.6 Å）。然而，在其他實施例中，取決於例如用以製造包含CEM膜之膜的製程，一層可涵蓋包含大於單個原子之厚度尺寸的厚度尺寸的片或塗層。另外，「層」可水平地定向（例如，「水平」層）、垂直地定向（例如，「垂直」層）、或可位於任何其他定向中，諸如對角線。在實施例中，CEM膜可包含足夠數量的層，用於允許在電路環境中操作CEM元件期間的電子逆給予，例如產生低阻抗/導電狀態。亦在電路環境中操作期間，例如，電子逆給予可逆轉，以便產生實質上不相似的阻抗狀態，諸如例如高阻抗/絕緣狀態。
亦在此上下文中，如本文所使用的「基板」意謂包含一表面的結構，該表面使得材料（諸如具有特定電氣性質（例如，導電性質、絕緣性質等）的材料）在基板上或上方沉積或放置。例如，在基於CEM的元件中，導電基板可以與第一導體160相似的方式操作，用於將電流傳遞到與導電基板160接觸的CEM膜。在另一實例中，基板可用於絕緣CEM膜，從而禁止電流流到CEM膜或從CEM膜流出。在絕緣基板的一個可能實例中，可採用諸如氮化矽(SiN)的材料來絕緣半導體結構的部件。此外，絕緣基板可包含其他基於矽的材料，諸如絕緣體上矽(silicon-on-insulator; SOI)或藍寶石上矽(silicon-on-sapphire; SOS)技術、摻雜及/或未摻雜之半導體、由基底半導體基座支撐的矽磊晶層、習知金屬氧化物半導體(metal oxide semiconductor; CMOS)（例如，具有金屬後端的CMOS前端）、及/或其他半導體結構及/或技術，包括（例如）CES元件。由此，所主張之標的意欲不作限制地涵蓋多種導電及絕緣基板。
在特定實施例中，在基板上或上方形成CEM膜可利用二或多種前驅物以將例如NiO:CO或NiO:NH3 、或其他過渡金屬氧化物、過渡金屬、或其組合的組分沉積到導電材料（諸如基板）上。在一實施例中，可根據如下之表達式(6A)來利用單獨的前驅物分子（AX及BY）沉積CEM膜的層： AX（氣體） +BY（氣體） =AB（固體） +XY（固體） (6A)
其中表達式(6A)之「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其任何組合。在實施例中，過渡金屬氧化物可包含鎳，但可包含其他過渡金屬、過渡金屬化合物及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳鈀、錸、釕、銀、鉭、錫、鈦、釩、釓及鋅（其可鏈接到陰離子，諸如氧或其他類型的配位體）、或其組合，儘管所主張之標的的範疇不限於此方面。在特定實施例中，亦可利用包含一種以上的過渡金屬氧化物的化合物，諸如鈦酸釔(YTiO3 )。
在實施例中，表達式(6A)之「X」可包含配位體（諸如有機配位體），包含脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚-3,5-二酮基)((thd)2 )、乙醯基丙酮酸鹽(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、二甲基乙二醛肟鹽(dmg)2 、2-胺基-戊-2-烯-4-酮基(apo)2 、(dmamb)2 （其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽）、(dmamp)2（其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽）、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 及羰基(CO)4 。由此，在一些實施例中，僅舉例而言，基於鎳之前驅物AX可包含，例如，脒基鎳(Ni(AMD))、二環戊二烯基鎳(Ni(Cp)2 )、二乙基環戊二烯基鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚-3,5-二酮基)Ni(II)(Ni(thd)2 )、乙醯基丙酮酸鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4)2 、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )、Ni(dmamb)2 （其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽）、Ni(dmamp)2 （其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽）、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 、及羰基鎳(Ni(CO)4 )。
然而，在特定實施例中，除前驅物AX及BY之外，作為電子逆給予物質操作的摻雜劑可用於形成TMO膜的層。可與前驅物AX共同流動的電子逆給予物質可允許實質上根據如下之表達式(6B)形成電子逆給予化合物。在實施例中，摻雜劑物質或摻雜劑物質的前驅物，諸如羰基(CO)4 、氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或其他前驅物及/或摻雜劑物質，可用於提供上文列出的電子逆給予配位體。因此，表達式(6A)可經改質以包括實質上根據如下之表達式(6B)的包含電子逆給予材料的額外摻雜劑配位體： AX（氣體） +（NH3 或包含氮之其他配位體）+BY（氣體） =AB:NH3 （固體） +XY（氣體） (6B) 應注意，表達式(6A)及(6B)的前驅物（諸如AX、BY、及NH3 ）（或包含氮的其他配位體）之濃度（諸如原子濃度）可經調節以產生含氮或含碳摻雜劑的最終原子濃度，從而允許在所製造之CEM元件中的電子逆給予。如本文所提及，術語「摻雜劑原子濃度」意謂在從取代配位體得到的最終材料中的原子濃度。例如，在取代配位體係CO的情況下，以百分比計的CO的原子濃度包含碳原子（包含材料膜）的總數除以材料膜中的原子總數，乘以100.0。在另一實例中，對於取代配位體係NH3 的情況，NH3 的原子濃度包含氮原子（包含材料膜）的總數除以材料膜中的原子總數，乘以100.0。
在特定實施例中，含氮或含碳摻雜劑可包含原子濃度在近似0.1%與15.0%之間的氨(NH3 )、一氧化碳(CO)、或羰基(CO)4 。在特定實施例中，摻雜劑（諸如NH3 及CO）的原子濃度可包含更受限制的原子濃度範圍，諸如，例如，在近似1.0%與10.0%之間。然而，所主張之標的不一定限於上文提及之前驅物及/或原子濃度。應注意，所主張之標的意欲涵蓋用於由TMO材料製造CEM元件的原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、實體氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體簇離子束沉積或類似者中利用的全部此等前驅物及摻雜劑的原子濃度。在表達式(6A)及(6B)中，「BY」可包含氧化劑，諸如水(H2 O)、氧(O2 )、臭氧(O3 )、電漿O2 、過氧化氫(H2 O2 )。在其他實施例中，「BY」可包含CO、O2 +(CH4 )、或氧化氮(NO)+水(H2 O)、或氮氧化物或含碳氣體氧化或氮氧化劑。在其他實施例中，電漿可與氧化劑(BY)一起用以形成氧自由基(O*)。同樣，電漿可與包含摻雜劑物質一起用於形成激發的物質，進而控制CEM中的摻雜劑濃度。
在特定實施例中，諸如利用原子層沉積的實施例，可在加熱腔室中將基板（諸如導電基板）暴露於前驅物，諸如表達式(6B)的AX及BY，以及提供電子逆給予的摻雜劑（諸如氨或包含金屬-氮鍵之其他配位體，包括，例如，醯胺鎳、醯亞胺鎳、脒基鎳、或其組合），該加熱腔室可達到例如近似在20.0℃至1000.0℃之範圍中的溫度，例如，或在某些實施例中在近似在20.0℃與500.0℃之範圍中的溫度之間。在例如執行NiO:NH3 之原子層沉積的一個特定實施例中，可利用近似在20.0℃與400.0℃之範圍中的腔室溫度範圍。例如，回應於暴露至前驅物氣體（例如，AX、BY、NH3 、或包含氮之其他配位體），此等氣體可從加熱腔室中淨化達近似在0.5秒至180.0秒之範圍中的持續時間。然而，應注意，此等僅係腔室溫度及/或時間的潛在適宜範圍的實例並且所主張之標的不限於此方面。
在某些實施例中，利用原子層沉積的單次二前驅物循環（例如，AX及BY，如參考表達式(6A)所描述）或單次三前驅物循環（例如，AX、NH3 、CH4 、或由取代配位體得到的包含氮、碳或其他電子逆給予摻雜劑的其他配位體、及BY，如參考表達式(6B)所描述）可產生包含近似每循環在0.6 Å至5.0 Å範圍中之厚度尺寸的CEM材料膜的層。由此，在一個實施例中，若原子層沉積製程能夠沉積包含近似0.6 Å之厚度尺寸的TMO材料膜的層，則可利用800-900次二前驅物循環來產生包含近似500.0 Å之厚度尺寸的TMO材料膜。應注意，可利用原子層沉積來形成具有其他厚度尺寸（諸如近似在約15 Å至約1500 Å的範圍中的厚度尺寸）的TMO材料膜，例如，並且所主張之標的不限於此方面。
在特定實施例中，回應於原子層沉積的一或多次二前驅物循環（例如，AX及BY）、或三前驅物循環（AX、NH3 、CH4 或包含氮、碳、或其他逆給予摻雜劑材料的其他配位體、及BY），TMO材料膜可暴露至升高溫度，這可至少部分實現由TMO材料膜形成CEM元件。回應於將摻雜劑重新定位到CEM元件膜的金屬氧化物晶格結構，TMO材料膜暴露至升高溫度可額外實現從取代配位體得到的逆給予摻雜劑（諸如以一氧化碳、羰基或氨的形式）的激發。
因此，在此上下文中，「升高溫度」意謂取代基或取代配位體從TMO材料膜升高（及/或重新定位在TMO材料膜內）至TMO材料膜從電阻膜轉變為能夠在相對高阻抗/絕緣狀態至相對低阻抗/導電狀態之間切換的膜的此範圍的溫度。例如，在某些實施例中，在約100.0℃至約800.0℃的腔室內暴露至升高溫度達約30.0秒至約120.0分鐘的持續時間的TMO材料膜可允許蒸發來自TMO材料膜的取代配位體，以便形成CEM膜。此外，在某些實施例中，在約100.0℃至約800.0℃的腔室內暴露至升高溫度達約30.0秒至約120.0分鐘的持續時間的TMO材料膜可允許重新定位取代配位體，例如，在金屬氧化物的晶格結構內的氧空位處。在特定實施例中，升高溫度及暴露持續時間可包含更窄的範圍，諸如，例如，約200.0℃至約500.0℃的溫度達1.0分鐘至約60.0分鐘，例如，並且所主張之標的不限於這些方面。
在特定實施例中，根據上文所述之製程製造的CEM元件可呈現「天生」性質，其中元件在製造元件之後即刻呈現相對低阻抗（相對高導電性）。由此，若將CEM元件整合至較大電子環境中，例如，於初始激發施加至CEM元件的相對小電壓可允許流過CEM元件的相對高電流，如第1A圖之區域104所示。例如，如本文先前所描述，在至少一個可能實施例中，V重置 可發生於近似在0.1 V至1.0 V之範圍中的電壓，並且V設定 可發生於近似在1.0 V至2.0 V之範圍中的電壓，例如。由此，在近似2.0 V或更低之範圍中操作的電氣切換電壓可允許記憶體電路（例如）寫入CERAM記憶體元件、自CERAM記憶體元件讀取、或改變CERAM開關之狀態，例如。在實施例中，此相對低電壓操作可降低複雜性、成本，並且可提供優於競爭性記憶體及/或切換元件技術的其他優點。
在特定實施例中，二或多個CEM元件可至少部分地藉由相關電子材料的原子層沉積而在積體電路之特定層中形成。在又一實施例中，第一相關電子開關材料之複數個相關電子開關元件中之一或多個及第二相關電子開關材料之複數個相關電子開關元件中之一或多個可至少部分藉由毯覆式沉積及選擇性磊晶沉積之組合來形成。另外，在一實施例中，第一及第二存取元件可分別位於實質上第一及第二CEM元件附近。
在又一實施例中，複數個CEM元件中之一或多個CEM元件可位於在第一層級的導電金屬層與第二層級的導電金屬層的一或多個交點處的積體電路的二或多個層級內，第二層級的導電金屬層可位於第一層級的導電金屬層上方。在此上下文中，如本文所使用的術語「金屬層」意謂將電流從多層級CEM切換元件的一層的第一位置投送到第二位置的導體。例如，導電金屬層可將電流運輸到存取元件或從存取元件運輸，該存取元件定位在第一層級的導電金屬層與第二層級的導電金屬層的交點處。在某些實施例中，製造由多層級CEM元件形成的切換元件（諸如利用位於CEM切換元件的多個層級處的導電金屬層形成的元件）可用於基於CEM的記憶體元件中，其中例如位於多個層級處的導電金屬層可促進位元線密度的增加。例如，位元線密度的增加可實現更有效及/或更高度整合的用於控制對基於CEM的隨機存取記憶體陣列的記憶體胞元的存取的方法。
此外，在此上下文中，如本文所使用的術語「層級」意謂導電金屬層可穿過的離散表面，其中離散表面與緊接著絕緣材料之上及/或緊接著絕緣材料之下的離散表面分開。例如，如本文所描述，穿過第一層級的導電金屬層可藉由絕緣材料（諸如氮化矽）與穿過第二層級的導電金屬層分開。在此上下文中，如本文所使用的術語「多層級」切換元件意謂利用上文所描述的「層級」中的二或多個層級執行切換功能（諸如從高阻抗/絕緣狀態至低阻抗狀態）的元件。
如本文所描述，回應於將一或多個摻雜劑層沉積在第一材料（諸如過渡金屬、過渡金屬氧化物、過渡金屬化合物或合金）的一或多層上或上方，可準確控制CEM的摻雜劑濃度。另外，藉由將一或多個摻雜劑層沉積在第一材料的一或多層上或上方，CEM的定域區域可包含不同原子濃度的摻雜劑，以便提供用於定做或定製摻雜劑濃度分佈的方法。此外，在CEM內的摻雜劑濃度分佈可經由調節退火溫度及/或退火持續時間來增加。除了上文提及的優點之外，特定實施例可提供用於製造或形成常見的源電極的方法，該方法在製造用於NAND快閃記憶體的三維結構時是有用的。然而，所主張之標的不限於上文提及的優點。
第2A圖至第2D圖示出可用於經由摻雜劑沉積及退火來形成CEM元件的的子製程的實施例。在對應於實施例200A的第2A圖中，例如，導電基板210可至少包含分層製造的主要部分（諸如至少90.0%）的基於鈦及/或含鈦的基板，諸如氮化鈦(TiN)，例如，用於CERAM元件或其他類型的基於CEM的元件中。在其他實施例中，導電基板210可包含其他類型的導電材料，諸如鉑、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥、或其任何組合，並且所主張之標的不限於導電基板材料的任何特定組成。
在實施例中，基板210可利用任何適宜製程來沉積。適宜製程可包括不作限制的物理氣相沉積(physical vapor deposition; PVD)、金屬有機化學氣相沉積(metal-organic chemical vapor deposition; MOCVD)、原子層沉積(atomic layer deposition; ALD)等等，並且所主張之標的不限於此方面。在形成絕緣基板210之後，例如，金屬層220（諸如一或多層過渡金屬）可在絕緣基板的表面上或上方沉積，諸如對應於實施例200B的第2B圖所示。在實施例200B中，僅舉例而言，金屬層220可包含Ni；然而，在其他實施例中，例如，金屬層220可包含具有至少90.0%的原子濃度的任何過渡金屬、過渡金屬氧化物及/或任何其他d區或f區元素、或其合金。在實施例中，若金屬層220經由能夠沉積包含近似0.6 Å之厚度尺寸的TMO材料膜的層來形成，則可利用800-900次二前驅物循環來產生包含近似500.0 Å之厚度尺寸的TMO材料膜。應注意，原子層沉積可用於形成具有其他厚度尺寸（諸如近似在約15 Å至約1500 Å的範圍中的厚度尺寸）的TMO材料膜，例如，並且所主張之標的不限於此方面。
在實施例200C中，如經由第2C圖所示出，例如，摻雜劑層（諸如摻雜劑層230）可在金屬層220的表面上形成。在特定實施例中，摻雜劑層230可包含碳，例如，但可包含任何其他適宜摻雜劑，諸如，例如：亞硝醯基(NO)、胩（RNC，其中R係H、C1 -C6 烷基或C6 -C10 芳基）、膦（R3 P，其中R係C1 -C6 烷基或C6 -C10 芳基），例如，三苯基膦(PPH3 )、炔（例如，乙炔）或啡啉(C12 H8 N2 )、聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、乙腈(CH3 CN)、氟(F)、氯(Cl)、溴(Br)、氰化物(CN)、及/或硫(S)，並且所主張之標的不限於此方面。
在特定實施例中，例如，摻雜劑層230可包含具有在約0.1 Å至約250.0 Å之間的厚度尺寸的層。在某些實施例中，摻雜劑層230的厚度尺寸可至少部分地基於摻雜劑的百分比來選擇，例如，在含氧環境中退火期間，該摻雜劑將擴散或以其他方式運輸到金屬層220中，在第2C圖中由H↓及O2 ↓圖示。在此上下文中，含氧環境意謂至少包含主要百分比的氧的環境或可提供氧源的任何其他氣體環境，該氧可呈氧(O)或分子氧(O2 )、二氧化碳(CO2 )、一氧化碳(CO)、氧化氮(NO)、氧化亞氮(N2 O)、亞硝醯基(NOCl)的形式。在退火期間相對小量的摻雜劑將擴散或以其他方式運輸到金屬層220之實施例中，摻雜劑層230可包含相對小的厚度尺寸，諸如在約0.1 Å至約10.0 Å之間的厚度尺寸，例如。在此實施例中，例如，金屬層220能夠呈現CEM的性質，諸如利用相對小百分比的摻雜劑（諸如在0.1%與5.0%之間）在高阻抗/絕緣狀態與低阻抗/導電狀態之間切換的能力。
在其他實施例中，諸如在退火期間相對大量的摻雜劑將擴散或以其他方式運輸到金屬層220中，摻雜劑層230可包含增加的厚度尺寸，諸如在約25.0 Å至約50.0 Å之間的厚度尺寸，例如。在此實施例中，例如，金屬層220能夠呈現CEM的性質，諸如利用較大百分比的摻雜劑（諸如在5.0%與15.0%之間）在高阻抗/絕緣狀態與低阻抗/導電狀態之間切換的能力。應注意，所主張之標的意欲涵蓋多種厚度尺寸的摻雜劑層，諸如摻雜劑層230，其可在退火時擴散或以其他方式運輸到金屬層220中。
在特定實施例中，選擇摻雜劑層230的厚度尺寸可至少部分取決於在晶格中佈置的個別摻雜劑成分（諸如摻雜劑分子或摻雜劑原子）的實體大小或摻雜劑分子及/或原子的佈置類型。例如，為了利用相對大的摻雜劑分子（諸如乙二胺(C2 H4 (NH2 )2 )）構造摻雜劑層230，例如，摻雜劑層230可包含相對大的厚度尺寸，諸如在250.0 Å與500.0 Å之間。在另一實例中，為了利用相對小的摻雜劑物質（諸如碳）構造摻雜劑層230，例如，摻雜劑層230可包含相對小的厚度尺寸，諸如在0.1 Å與5.0 Å之間。
在其他實施例中，摻雜劑層230的厚度尺寸可至少部分取決於特定摻雜劑物質（諸如摻雜劑分子或摻雜劑原子）滲透或擴散到金屬層中的能力。因此，例如，為了利用容易擴散到金屬層（諸如金屬層220）中的摻雜劑構造摻雜劑層230，摻雜劑層230可包含相對小的厚度尺寸，諸如在0.1 Å與5.0 Å之間。然而，對於可能不會容易擴散到金屬層220中的摻雜劑，例如，摻雜劑層230可包含相對大的厚度尺寸，諸如在250.0 Å與500.0 Å之間。
在特定實施例中，摻雜劑層230的厚度尺寸可至少部分取決於特定摻雜劑維持限制在金屬層（諸如在退火操作期間的金屬層220）內的能力。因此，例如，為了利用在退火期間輕易蒸發的摻雜劑構造摻雜劑層230，例如，摻雜劑層230可包含相對大的厚度尺寸，其可允許足夠量的摻雜劑可用於擴散到金屬層220中。然而，對於不會在退火期間輕易蒸發的摻雜劑類型，例如，摻雜劑層230可包含相對小的厚度尺寸。
在某些實施例中，摻雜劑層230的厚度尺寸可至少部分取決於退火溫度及/或退火操作的持續時間。因此，例如，為了構造摻雜劑層230，對於暴露至顯著升高的退火溫度（諸如在在500.0℃與800.0℃之間的溫度）及/或對於在約30.0分鐘與約60.0分鐘之間的退火持續時間（其可實現摻雜劑的顯著蒸發），摻雜劑層230可包含相對大的厚度尺寸。然而，對於相對低的退火溫度（諸如在250.0℃與450.0℃之間的溫度）及/或對於1.0分鐘至15.0分鐘的退火持續時間（其可僅實現可忽略不計的摻雜劑的蒸發），例如，摻雜劑層230可包含相對小的厚度尺寸。
回應於至少在特定實施例中實現摻雜劑從摻雜劑層230到金屬層220中的擴散之退火金屬層220，可形成CEM膜240，如第2D圖（實施例200D）所示。CEM膜240可包含原子濃度在例如約0.1%與約15.0%之間的摻雜劑，此至少部分取決於摻雜劑分子及/或摻雜劑原子的實體大小、在晶格中摻雜劑分子及/或摻雜劑原子的佈置、使用覆蓋層來限制摻雜劑的蒸發（關於第3A圖至第3B圖描述）、摻雜劑回應於退火的擴散、退火溫度及/或退火持續時間等等。在所主張之標的的實施例中，這些參數並且可能眾多其他參數可經調節以便達到已選擇的CEM膜240的原子濃度。
第3A圖至第3B圖根據實施例300A及300B示出第2A圖至第2D圖的子製程的實施例的變化，第2A圖至第2D圖示出覆蓋層在退火之前的沉積。在第3A圖中，摻雜劑層230可在金屬層220上沉積，其中金屬層220可在導電基板210上沉積。此外，覆蓋層235可在摻雜劑層230上沉積，其可用於干預用作擴散障壁，在金屬層220的退火期間該擴散障壁減少摻雜劑從摻雜劑層230的蒸發。覆蓋層235可包含例如氮化矽，或可包含其他材料，諸如耐火金屬，其可包括鈦合金或其他化合物，諸如鈦/氮化鈦、鎢、鈦/鎢合金、鉻、鉭或其合金。在第3A圖至第3B圖的實施例中，覆蓋層235可包含在25.0 Å與250.0 Å之間的厚度尺寸，例如，但可包含其他厚度尺寸，諸如小於25.0 Å的厚度尺寸，或大於250.0 Å的厚度尺寸，例如，並且所主張之標的不限於此方面。
在特定實施例中，如先前所提及，覆蓋層（諸如覆蓋層235）可定義為用於在金屬層（諸如金屬層220）的熱退火期間減少摻雜劑從摻雜劑層（諸如摻雜劑層230）的蒸發的材料層。覆蓋層可另外包含允許某些氣體元素及/或分子（諸如含氧分子）從周圍環境（諸如退火腔室）傳遞到金屬層中的性質。由此，由於至少在某些實施例中，覆蓋層235可用於促進摻雜劑從摻雜劑層230擴散到金屬層235中以形成CEM膜240，覆蓋層235可允許摻雜劑層230包含較小的厚度尺寸。另外，在特定實施例中，覆蓋層235可允許在退火腔室中存在的氣體（諸如氣體氧），例如，從退火腔室穿過覆蓋層235並且傳遞到金屬層220中。在特定實施例中，覆蓋層235的厚度尺寸及材料選擇可至少部分基於覆蓋層材料以足夠速率及/或在特定選擇的退火溫度範圍內運輸退火腔室中存在的氣體氧的能力。另外，覆蓋層235的厚度尺寸及材料選擇可另外取決於在退火腔室內的氣體環境的類型。例如，退火腔室可實質上填充有含氧氣體材料，諸如二氧化碳(CO2 )、一氧化碳(CO)、亞硝醯基(NOCl)、臭氧(O3 )等等。針對覆蓋層235的金屬選擇可取決於額外參數，並且所主張之標的不限於此方面。
第4A圖至第4B圖示出用於製造由CEM形成的切換元件的子製程的第一實施例400A及400B。在第4A圖的實施例中，導電基板410可包含與導電基板210（第2A圖）的材料相似的材料，諸如至少90.0%的基於鈦及/或含鈦基板，諸如氮化鈦(TiN)，例如其可分層製造。在其他實施例中，導電基板410可包含一或多種其他導電材料，諸如鉑、銅等等，並且所主張之標的意欲涵蓋所有導電基板而實際上不作限制。在形成導電基板410之後，第一摻雜劑層430可在導電基板410上或上方形成，並且例如可包含在約0.1 Å與約250.0 Å之間的厚度尺寸。第一摻雜劑層430的厚度尺寸可至少部分取決於下列來選擇：摻雜劑原子或摻雜劑分子的實體大小、由摻雜劑的原子或分子形成的晶格結構的尺寸、摻雜劑擴散到金屬層420中的擴散速率，例如，退火溫度的範圍等等，並且所主張之標的不限於此方面。此外，儘管在一個特定實施例中，金屬層420包含具有原子濃度至少90.0%的鎳的第一材料，所主張之標的意欲涵蓋至少包含大百分比的任何其他過渡金屬（例如，元素週期表的d區或f區金屬）的金屬層。
在導電基板410上形成第一摻雜劑層430之後，金屬層420可在第一摻雜劑層430上形成。金屬層420可包含與第2B圖的金屬層220的金屬相似的金屬，例如，諸如Ni，並且例如可包含在約15.0 Å與約1500.0 Å之間的厚度尺寸。然而，在其他實施例中，金屬層420可包含具有原子濃度至少90.0%的金屬原子的任何過渡金屬、過渡金屬氧化物及/或任何其他d區或f區元素、或其合金。在形成金屬層420之後，第二摻雜劑層432可沉積在金屬層420上。第二摻雜劑層432可包含與第一摻雜劑層430的摻雜劑相似的摻雜劑。然而，在實施例中，第二摻雜劑層432可包含與第一摻雜劑層430的摻雜劑不同的摻雜劑，並且所主張之標的意欲涵蓋在形成摻雜劑層432時使用的所有摻雜劑類型。在形成摻雜劑層432之後，可包含與用於形成覆蓋層235（第3A圖）的彼等相似的材料的覆蓋層435可在摻雜劑層432上或上方形成。
在第4B圖的實施例中，回應於金屬層420在含氧環境中的退火（如由H↓及O2 ↓指示），來自第一摻雜劑層430及/或第二摻雜劑層432的摻雜劑可擴散到金屬層420中，其可形成CEM層445。在第4B圖的實施例中，CEM層445可包含一或多個定域區域，此處階梯或急劇漸變的原子濃度的摻雜劑可存在於導電基板410的邊界處或附近。隨著與導電基板410的邊界的間隔增加，摻雜劑濃度可降低至最小值，隨後在具有覆蓋層435的邊界CEM層445附近再次增加。如第4C圖（實施例400C）所示，根據實施例400C的回應於第4A圖至第4B圖的子製程形成的摻雜劑的原子濃度分佈。在實施例中，在存在第一摻雜劑層430及第二摻雜劑層432時，摻雜劑濃度分佈445A可回應於金屬層420的退火而形成。應注意，可經由其他機制實現摻雜劑濃度分佈445A，其中摻雜劑濃度隨與導電基板410的間隔而變化，並且所主張之標的不限於此方面。
第5A圖至第5B圖示出用於製造由CEM形成的切換元件的子製程的實施例500A及500B。在第5A圖的實施例中，導電基板510可包含與導電基板210（第2A圖）的材料相似的材料，諸如至少90.0%的基於鈦及/或含鈦基板，諸如TiN，例如其可分層製造。在其他實施例中，導電基板510可包含一或多種其他導電材料，諸如鉑銅等等，並且所主張之標的意欲涵蓋所有導電基板而實際上不作限制。在形成導電基板510之後，例如，第一金屬層520（其可包含在約15.0 Å與約1500.0 Å之間的厚度尺寸）可在導電基板510上或上方形成。在形成第一金屬層520之後，摻雜劑層530可在第一金屬層520上或上方形成。在特定實施例中，摻雜劑層530可包含碳，例如，但可包含其他摻雜劑材料，諸如亞硝醯基(NO)、胩（RNC，其中R係H、C1 -C6 烷基或C6 -C10 芳基）、膦（R3 P，其中R係C1 -C6 烷基或C6 -C10 芳基），例如，三苯基膦(PPH3 )、炔（例如，乙炔）或啡啉(C12 H8 N2 )、聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、乙腈(CH3 CN)、氟(F)、氯(Cl)、溴(Br)、氰化物(CN)、硫(S)、碳(C)、及/或其他材料，並且所主張之標的不限於此方面。在特定實施例中，例如摻雜劑層530可包含在約0.1 Å至約250.0 Å之間的厚度尺寸。
在第5A圖的實施例中，金屬層522可在摻雜劑層530上或上方形成。金屬層522可包含與第一金屬層520的金屬物質相似或一致的金屬物質，或可包含不同金屬物質，並且所主張之標的不限於此方面。在此上下文中，「金屬物質」對應於「d區」元素或「d區」元素的化合物/合金，其對應於過渡金屬或過渡金屬氧化物(transition metal oxide; TMO)。此外，在此上下文中，「金屬物質」另外涵蓋「f區」元素或f區元素的化合物/合金。應注意，在此上下文中，「過渡金屬」或TMO亦涵蓋如本文先前所描述的「f區」元素或f區元素的化合物/合金。另外，金屬層522可包含與金屬層520的厚度尺寸不同的厚度尺寸；然而，在特定實施例中，金屬層522可包含在約15.0 Å與約1500.0 Å之間的厚度尺寸，但所主張之標的意欲涵蓋多種厚度尺寸而實際上不作限制。
如由第5A圖中的H↓所指示，金屬層520及522以及摻雜劑層530可在含氧環境中退火以允許將摻雜劑從摻雜劑層530遷移到金屬層520及522中。用於進行退火製程的腔室可實質上填充有氣體含氧材料（由O2 ↓指示），例如，但可填充有其他氣體，諸如二氧化碳(CO2 )、一氧化碳(CO)、亞硝醯基(NOCl)、臭氧(O3 )等等。回應於暴露至退火溫度達適宜持續時間，諸如從約0.5分鐘至近似180.0分鐘，來自摻雜劑層530的摻雜劑可從摻雜劑層530擴散到金屬層520及522中，由此形成CEM層545。在退火期間，覆蓋層535（其包含與（第3A圖的）覆蓋層235的彼等相似的材料參數）可減少摻雜劑從摻雜劑層530的蒸發。覆蓋層535可因此用於促進摻雜劑擴散到金屬層520及522中。另外，覆蓋層535可允許在退火腔室中存在的氣體（諸如氣體氧），例如，從退火腔室穿過覆蓋層535，並且傳遞到金屬層520及522中。
如第5C圖所示，摻雜劑濃度分佈545A可回應於第5A圖至第5B圖的子製程而形成，其中可允許摻雜劑層530的摻雜劑擴散到金屬層520及522中。回應於此種擴散，CEM層545可包含漸變原子濃度的摻雜劑。因此，如第5C圖（實施例500C)所示，摻雜劑濃度分佈545A指示隨著與導電基板的間隔增加而增加的摻雜劑濃度。CEM層545的摻雜劑濃度可達到峰值，隨後在具有覆蓋層535的CEM層545的邊界處降低至最小值。應注意，可經由其他機制實現摻雜劑濃度分佈545A，其中摻雜劑濃度隨與導電基板510的間隔而變化，並且所主張之標的不限於此方面。
儘管第4C圖及第5C圖的摻雜劑濃度分佈445A及545A包含特定輪廓，諸如相對直線輪廓，例如，在其他實施例中，摻雜劑濃度分佈可包含彎曲輪廓，並且所主張之標的不限於此方面。例如，在特定實施例中，諸如回應於在摻雜劑層存在時退火金屬層達相對短的持續時間，諸如在約0.5分鐘與約15.0分鐘之間，摻雜劑濃度分佈可指示相對突變或階梯分佈。摻雜劑在CEM的定域區域內的此種突變或階梯分佈可回應於相對小量的摻雜劑在金屬層的方向上從例如摻雜劑層熱遷移而發生。在其他實施例中，諸如回應於在存在摻雜劑層時退火金屬層達相對長的持續時間，諸如在約60.0分鐘與約180.0分鐘之間，在CEM的定域區域內的摻雜劑濃度分佈可指示相對平緩、彎曲的輪廓。此種平緩或彎曲的輪廓可回應於相對大量的摻雜劑在金屬層的方向上從例如摻雜劑遷移而發生。應注意，所主張之標的意欲涵蓋多種摻雜劑濃度分佈，其可回應於退火持續時間、退火溫度、金屬層及/或摻雜劑層的厚度尺寸等而發生。
第6A圖至第6B圖示出用於製造由CEM形成的切換元件的子製程的第三實施例（600A及600B）。在第6A圖的實施例中，導電基板610可包含與導電基板210（第2A圖）的材料相似的材料，諸如至少90.0%的基於鈦及/或含鈦基板，諸如TiN，例如其可分層製造。在形成導電基板510之後，例如，第一金屬層620（其可包含在約15.0 Å與約1500.0 Å之間的厚度尺寸）可在導電基板610上或上方形成。在形成第一金屬層620之後，摻雜劑層630可在第一金屬層620上或上方形成。在特定實施例中，摻雜劑層630可包含碳，例如，但可包含其他摻雜劑材料，諸如本文先前描述的摻雜劑材料，並且所主張之標的不限於此方面。在特定實施例中，摻雜劑層530可例如包含在約0.1 Å至約250.0 Å之間的厚度尺寸。
在第6A圖的實施例中，金屬層522可在摻雜劑層630上或上方形成。金屬層622可包含與第一金屬層620的金屬物質相似或一致的金屬物質，或可包含與金屬層620不同的金屬物質，並且所主張之標的不限於此方面。另外，金屬層622可包含與金屬層620的厚度尺寸不同的厚度尺寸；然而，在特定實施例中，金屬層622可包含在約15.0 Å與約1500.0 Å之間的厚度尺寸，儘管所主張之標的意欲涵蓋多種厚度尺寸而實際上不作限制。
如第6A圖所示，例如，額外摻雜劑層（諸如摻雜劑層632及634）可在金屬層（諸如622、624及626）之間交錯。應注意，儘管將四個金屬層圖示為在相鄰摻雜劑層上或上方沉積，但所主張之標的意欲涵蓋在金屬層之間交錯的任何數量的金屬層或摻雜劑層。另外，金屬層622、624及626可包含不同金屬物質、或相似金屬物質，並且所主張之標的不限於此方面。例如，在一個實施例中，金屬層622、624及626可包含鎳；然而，在另一實施例中，僅舉例而言，金屬層622可包含鎳，並且金屬層622可包含鈦。此外，金屬層與摻雜劑層的相對位置可重新佈置為交替構造。因此，儘管第6A圖的實施例圖示了在基板610上沉積的金屬層，接著沉積摻雜劑層（例如，金屬/摻雜劑/金屬/摻雜劑/金屬等），在其他實施例中，摻雜劑層可在基板610上沉積，接著沉積金屬層（例如，摻雜劑/金屬/摻雜劑/金屬/摻雜劑等）。此外，中間摻雜劑層可包含變化的厚度尺寸。因此，第一摻雜劑層可包含例如在約0.1 Å至約10.0 Å之間的厚度尺寸，例如，而第二摻雜劑層可包含例如在約15.0 Å與約20.0 Å之間的厚度尺寸。
在第6A圖的實施例中，覆蓋層635（其可包含與第3A圖的覆蓋層235的彼等相似的材料參數）可用於在第6A圖的結構的退火期間減少摻雜劑從摻雜劑層630、632及634的蒸發。回應於第6A圖的結構的退火，來自摻雜劑層630、632及634的摻雜劑可擴散到金屬層620、622、624及626中，因此形成第6B圖的CEM層640。
第6C圖示出回應於摻雜劑濃度分佈645A的子製程的摻雜劑濃度分佈指示隨著與導電基板610的間隔增加而增加的摻雜劑濃度。CEM層645的摻雜劑濃度可達到峰值，隨後在具有覆蓋層635的CEM層645的邊界處降低至最小值。應注意，可經由其他機制實現摻雜劑濃度分佈645A，其中摻雜劑濃度隨與導電基板510的間隔而變化，並且所主張之標的不限於此方面。亦應注意，取決於結構（諸如與第6A圖的結構相似的結構）的摻雜劑層及金屬層的佈置，可實現多種摻雜劑濃度分佈，並且所主張之標的不限於此方面。在特定實施例中，CEM層645至少包含第一及第二定域區域，其中第一定域區域包含至少高於第二定域區域處的摻雜劑（例如，碳）的原子濃度20%的原子濃度的摻雜劑（諸如，碳）。然而，例如，至少部分基於在CEM元件中存在的摻雜劑層（諸如摻雜劑層630、632及634）的數量，摻雜劑濃度分佈可指示特定原子濃度的數個定域區域，或原子濃度的範圍。
第7A圖至第7D圖示出用於形成多層CEM元件的子製程的實施例。在實施例700A（第7A圖）中，基板710可包含與基板210（第2A圖）的材料相似的材料，諸如包含至少90.0%的基於鈦及/或含鈦基板的基板，諸如氮化鈦，其可分層製造。在其他實施例中，導電基板710可包含一或多種其他導電材料，諸如鉑、銅等等，並且所主張之標的意欲涵蓋所有導電基板而實際上不作限制。在形成基板710之後，第一絕緣層750可沉積在導電基板710上或上方。第一絕緣層750可包含材料，諸如氮化矽(Si3 N4 )，其可用於將第一金屬層720與基板710電氣絕緣。在此上下文中，並且絕緣材料（諸如絕緣層750）定義為僅傳導可忽略不計的電流的材料。另外，絕緣材料另外包含一材料，該材料經選擇以便實質上不與金屬物質（諸如第一金屬層720）反應。因此，在第7A圖的實施例中，交替的絕緣層（諸如絕緣層750）及金屬層（諸如金屬層720）可沉積在導電基板710上或上方。儘管第7圖示出與絕緣層750交錯的三個金屬層720，但所主張之標的意欲涵蓋與絕緣層交錯的任何數量的金屬層而實際上不作限制。
在實施例700B（第7B圖）中，空隙760可形成或蝕刻到多層CEM元件中。在此上下文中，如本文所使用的術語「空隙」意謂空腔或孔洞，或其他材料缺乏，諸如在可包含基板之結構中缺乏材料。根據實施例，例如，孔洞或空隙可例如藉由蝕刻製程或圖案化製程（其可包括使用光阻劑遮罩）來形成。然而，應注意，此等僅係用於形成孔洞或空隙的方法的實例，並且所主張之標的不限於此方面。在實施例中，例如，空隙（諸如空隙760）可回應於使用遮罩材料（例如，光阻劑）而蝕刻，接著進行圖案化操作及蝕刻。在實施例中，光阻劑製程可利用硬遮罩材料（其可以相對於光阻劑製程減小的速率蝕刻）來補充。在特定實施例中，使用光阻劑材料可提供硬遮罩中的圖案，其中可利用硬遮罩來遮掉其中不期望蝕刻的多層級結構的表面的一或多個區域。在某些實施例中，蝕刻製程可包含乾式蝕刻或濕式蝕刻，例如，或可涉及以符合動態隨機存取記憶體的高深寬比蝕刻的方式的反應性離子/電漿，例如，或可利用符合在製造三維NAND快閃記憶體時利用的蝕刻製程的蝕刻製程。應注意，實施例700B可利用其他製程，以實現空隙760的形成，並且所主張之標的不限於此方面。
在實施例700C（第7C圖）中，空隙760可形成或蝕刻到多層CEM元件中。摻雜劑層730可沉積在多層CEM元件上方。在實施例中，沉積可包括用摻雜劑層730塗佈或覆蓋空隙760的內表面。在特定實施例中，摻雜劑層730可包含碳，例如，但可包含其他摻雜劑材料，諸如本文先前描述的摻雜劑材料，並且所主張之標的不限於此方面。在特定實施例中，摻雜劑層730可包含在約0.1 Å至約250.0 Å之間的厚度尺寸，例如。如第7C圖所示，多層CEM元件可在氧環境（如由O2 ↓指示）中暴露至退火溫度（如H↓指示的）。在特定實施例中，退火溫度可包含在約100.0℃至約450.0℃之間的溫度，儘管所主張之標的意欲涵蓋任何退火溫度而實際上不作限制。在某些實施例中，例如第7C圖的多層CEM元件可暴露至退火溫度達在約15.0秒（諸如在快速熱退火期間可利用）直至約60.0分鐘之間的持續時間。
在實施例700D（第7D圖）中，回應於多層CEM元件暴露至退火溫度，來自摻雜劑層730的摻雜劑可擴散至金屬層720的至少定域部分中，以形成定域CEM膜745。在第7D圖的實施例中，定域CEM膜可包含碳摻雜的CEM，但例如可包含摻雜有任何其他適宜的摻雜劑類型（諸如氮）或本文描述的其他摻雜劑的CEM膜，並且所主張之標的不限於此方面。在特定實施例中，摻雜劑層730的厚度尺寸可增加以允許增加量的摻雜劑擴散到金屬層720中。在某些實施例中，例如，增加的摻雜劑擴散到金屬層720中亦可經由擴展的退火持續時間及/或增加的退火溫度來實現。
在實施例700E（第7E圖）中，電極765可在空隙760中形成以與定域CEM膜745接觸。在特定實施例中，電極765包含TiN，其可分層製造。在其他實施例中，電極765可包含與鈦不同的d區或f區材料，諸如鉑、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、氮化鉭、銀、銥、或氧化銥或其合金，並且所主張之標的不限於電極765的任何特定組成。在特定實施例中，電極765可包含字線，例如，其中耦合到電極765的共用電源電壓可將電流提供到定域CEM膜745。
第8圖至第9圖是根據實施例800示出製造及/或構造CEM切換元件的製程的流程圖。示例實施方式（諸如在第8圖至第9圖中所描述）可包括除了所示及所描述的彼等之外的方塊、較少的方塊或以與可辨識的順序不同的順序出現的方塊、或其任何組合。第8圖的方法可開始於方塊810，其可包含在腔室中將具有至少約90.0%的原子濃度的第一過渡金屬的一或多層第一材料沉積在導電基板上方。方法可在方塊820處繼續，其可包含將包含至少90.0%的原子濃度的碳的一或多層第二材料沉積在一或多層第一材料上方。方法可在方塊830處繼續，其可包含在含氧環境中退火沉積在一或多層第一材料上方的一或多層第二材料，其中退火用以將碳或氧擴散到一或多層第一材料中以形成第一CEM。在特定實施例中，第一材料可包含至少90.0%的原子濃度的過渡金屬。方法可在方塊820處繼續，其可包含將一或多個第一層摻雜劑（諸如碳）沉積在方塊810處沉積的導電材料上。在某些實施例中，所沉積的第一層的摻雜劑可包含與碳不同的摻雜劑材料，諸如例如氮。方法可在方塊830處繼續，其中在含氧環境中退火在一或多層第一過渡金屬上形成的一或多個第一層摻雜劑。在方塊830處，退火可用於將碳及氧擴散到一或多層第一過渡金屬中，其可形成第一CEM。
在特定實施例中，在方塊830處形成的第一CEM可包含在約0.1%與約15.0%之間的原子濃度的碳。另外，退火（諸如方塊830處的退火）可在含氧環境中執行，S實質上用二氧化碳、一氧化碳、氧、臭氧或亞硝醯基、或其任何組合來填充腔室。在特定實施例中，在退火之前，諸如在方塊820處，覆蓋層可在一或多層第二材料上方沉積，其可用於在退火期間將第二材料限制在一或多層第一材料內。在特定實施例中，在方塊830處執行的退火可包含將沉積在一或多層第一材料上方的一或多層第二材料暴露至在約350.0℃與約450.0℃之間的環境溫度。
在一實施例中，第8圖的方法可進一步包含在將一或多層第二材料沉積在一或多層第一材料上方之前將一或多個空隙蝕刻到一或多層第一材料中。第8圖的方法可進一步包含在方塊830的退火之前，將包含至少90.0%的原子濃度的第二過渡金屬的一或多層第三材料沉積在導電基板上方。方法可進一步包含在退火之前，將包含一原子濃度的碳的一或多層材料沉積在一或多層第三材料上方。方法可進一步包含經由退火將碳及氧擴散到一或多層第三材料中，以形成具有在0.1%與約15.0%之間的原子濃度的碳的第二CEM。在第8圖的實施例中，第二CEM可對應於定域區域，其中定域區域包含至少大於在對應於第一CEM的定域區域處的碳原子濃度20.0%的原子濃度的碳。在特定實施例中，一或多層第一材料的第一過渡金屬可包含與一或多層第三材料的第二過渡金屬相同的金屬物質。然而，在其他實施例中，一或多層第一材料的第一過渡金屬可包含與一或多層第三材料的第二過渡金屬不同的金屬物質。
第9圖是根據實施例900示出製造及/或構造CEM切換元件的製程的流程圖。第9圖的方法可開始於方塊910，其可包含在腔室中將具有至少約90.0%的原子濃度的第一過渡金屬的一或多層第一材料沉積在導電基板上方。第9圖的方法可在方塊920處繼續，其可包含在一或多層第一材料中形成一或多個空隙。在方塊920處，形成一或多個空隙可包含蝕刻一或多層第一材料以形成一或多個空隙。方法可在方塊930處繼續，其可包含將具有至少約90.0%的原子濃度的碳的一或多層第二材料沉積在一或多層第一材料上。在方塊940處，方法可繼續在含氧環境中退火在一或多層第一材料上沉積的一或多層第二材料，其中退火用於將碳及氧擴散到一或多層第一材料中以形成CEM。在特定實施例中，含氧環境可包含填充有二氧化碳、一氧化碳、氧、臭氧、亞硝醯基、氧化亞氮或氧化氮、或其組合的腔室或其他環境。退火可包含將沉積在一或多層第一材料上的一或多層第二材料暴露至在約350.0℃與約450.0℃之間的溫度。
在特定實施例中，在形成一或多個空隙之前，諸如在方塊920處，方法可另外包含將絕緣材料沉積在一或多層第一材料上並且將包含至少90.0%的原子濃度的第二過渡金屬的一或多層第三材料沉積在絕緣材料上方。在某些實施例中，在方塊940處形成的CEM可包含在約0.1%與約15.0%之間的碳原子濃度。第9圖的方法可另外包含在退火在一或多層第一材料上沉積的一或多層第二材料之後蒸發來自CEM表面的過量碳。第9圖的方法可另外包含在退火之前將覆蓋層沉積在一或多層第二材料上方，以實現抑制第二材料從一或多層第一材料的蒸發。
可形成複數個CEM元件（諸如本文所描述的彼等）以產生積體電路元件，該等積體電路元件可包括（例如）具有第一相關電子材料之第一相關電子元件及具有第二相關電子材料之第二相關電子元件，其中第一及第二相關電子材料可包含彼此不同的實質上不相似之阻抗特性。此外，在一實施例中，包含彼此不同的阻抗特性的第一CEM元件及第二CEM元件可在積體電路之特定層級中形成。進一步地，在一實施例中，在積體電路之特定層級中形成第一及第二CEM元件可包括至少部分藉由選擇性磊晶沉積形成CEM元件。在另一實施例中，在積體電路之特定層級中可至少部分藉由離子佈植形成第一及第二CEM元件，諸如例如用以改變第一及/或第二CEM元件的阻抗特性。
在以上描述中，在用法之特定上下文中，諸如其中論述有形組分（及/或相似地，有形材料）的情況，在「上(on)與「上方(over)」之間存在區別。作為一實例，在基板「上」沉積物質指涉及直接實體且有形接觸而在此後者實例中在沉積的物質與基板之間無中間體諸如中間物質（例如，在中間製程操作期間形成的中間物質）的沉積；儘管如此，儘管理解為潛在地包括沉積在基板「上」（由於「上」亦可準確描述為「上方」），沉積在基板「上方」應理解為包括其中一或多種中間體（諸如一或多種中間物質）在沉積之物質與基板之間存在使得沉積之物質不一定直接實體並有形接觸基板的情況。
在「下(beneath)」與「下方(under)」之間的相似區別在諸如其中論述有形材料及/或有形組分的用法之適當特定上下文中產生。儘管在用法之此特定上下文中，「下(beneath)」意欲必須暗指實體及有形接觸（相似於如先前描述之「上」），「下方(under)」潛在地包括其中存在直接實體及有形接觸，但不一定暗指直接實體及有形接觸的情況，諸如若存在一或多種中間體，諸如一或多種中間物質。因此，「上」理解為意謂「緊接著上方」並且「下」應理解為意謂「緊接著下方」。
同樣應瞭解，術語諸如「上方」及「下方」以與先前提及之術語「上」、「下」、「頂部」、「底部」、及等等相似之方式理解。此等術語可用於方便論述，但並非意欲必須限制所主張之標的之範疇。例如，術語「上方」，作為一實例，並不意欲暗示申請專利範圍的範疇限於僅其中一實施例係正好向上（例如諸如與上下顛倒之實施例相比）的情況。一實例包括倒裝晶片，作為一個說明，其中（例如）於各個時間（例如，在製造期間）的定向可不必對應於最終產品之定向。因此，作為一實例，若以特定定向（諸如上下顛倒）之標的係在可用之請求項的範疇中，作為一個實例，同樣，後者意欲亦被解釋為再次以另一定向（諸如正好向上）包括在可用之請求項的範疇中，作為一實例，並且反之亦然，即使可用之字面請求項語言具有以另外方式解釋之可能。當然，再者，一般情況係：在專利申請案之說明書中，描述及/或用法之特定上下文提供關於將得出之合理推論的有幫助引導。
除非另外指出，在本揭示之上下文中，若用以關聯列表，諸如A、B、或C，術語「或」意欲意謂此處以包含性含義使用的A、B、及C，以及此處以排他性含義使用的A、B、或C。利用此理解，「及」以包含性含義使用並且意欲意謂A、B、及C；而「及/或」可謹慎地用以明確意欲全部上述含義，儘管此用法並非所需。另外，術語「一或多個」及/或相似術語用以描述單數形式之任何特徵、結構、特性、及/或類似者，「及/或」亦用以描述特徵、結構、特性、及/或類似者的複數個及/或一些其他組合。此外，術語「第一」、「第二」、「第三」、及類似者係用以區別不同態樣，諸如不同組分，作為一個實例，而非提供數值限制或暗示特定順序，除非另外明確指出。同樣，術語「基於」及/或相似術語應理解為不必意欲表達因素的排他性列表，而是允許不必明確描述之額外因素的存在。
此外，將意欲以以下方式理解關於所主張之標的之實施方式並經歷測試、量測、及/或關於程度之規格的情況。作為一實例，在給定情況中，假設將量測物理性質之值。若一般技藝人士很可能會思及繼續該實例之至少關於性質的用以測試、量測、及/或關於程度之規格的可選之合理方法，則至少出於實施目的，所主張之標的意欲涵蓋彼等可選之合理方法，除非另外明確指出。作為一實例，若產生在區域上方之量測曲線並且所主張之標的之實施方式指採用在區域上方之斜率的量測，但存在用以估計在彼區域上方之斜率的各種合理且可選之技術，則所主張之標的意欲涵蓋彼等合理之可選技術，即使彼等合理之可選技術不提供相等值、相等量測或相等結果，除非另外明確指出。
應進一步注意，若（諸如）與特徵、結構、特性、及/或類似者一起使用，則術語「類型」及/或「類似者」（使用「光學」或「電氣」作為簡單實例）意謂特徵、結構、特性、及/或類似者的至少部分及/或以存在微小變化之此方式關於特徵、結構、特性、及/或類似者，甚至另外可不認為與特徵、結構、特性、及/或類似者完全一致之變化一般不妨礙該特徵、結構、特性、及/或類似者為「類型」及/或為「類似者」，（諸如為「光學類型」或為「光學類似者」，例如），若該等微小變化係足夠微小使得該特徵、結構、特性、及/或類似者仍被認為主要存在且此等變化亦存在。因此，繼續此實例，術語光學類型及/或光學類似性質必須意欲包括光學性質。同樣，作為另一實例，術語電氣類型及/或電氣類似性質必須意欲包括電氣性質。應注意，本揭示之說明書僅提供一或多個說明性實例並且所主張之標的意欲不被限制於一或多個說明性實例；然而，再者，一般係該情況：關於專利申請案之說明書，描述及/或用法之特定上下文提供關於將得出之合理推論的有用引導。
在先前描述中，已經描述了所主張之標的之各個態樣。出於解釋之目的，作為實例，闡明細節，諸如量、系統及/或構造。在其他情況中，省略及/或簡化熟知特徵以免混淆所主張之標的。儘管本文已經示出及/或描述了某些特徵，但本領域之一般技藝人士將會思及許多修改、替代、更改及/或等效物。由此，將理解隨附申請專利範圍意欲涵蓋落入所主張之標的中的全部修改及/或更改。
100‧‧‧實施例 104‧‧‧區域 108‧‧‧點 110‧‧‧參考指示符 116‧‧‧點 122‧‧‧元件端子 126‧‧‧可變電阻器 128‧‧‧可變電容器 130‧‧‧元件端子 150‧‧‧實施例 160‧‧‧第一導體/導電基板 170‧‧‧CEM膜 180‧‧‧第二導體 200A‧‧‧實施例 200B‧‧‧實施例 200C‧‧‧實施例 200D‧‧‧實施例 210‧‧‧導電基板 220‧‧‧金屬層 230‧‧‧摻雜劑層 235‧‧‧覆蓋層 240‧‧‧CEM膜 300A‧‧‧實施例 300B‧‧‧實施例 400A‧‧‧第一實施例 400B‧‧‧第一實施例 400C‧‧‧實施例 410‧‧‧導電基板 420‧‧‧金屬層 430‧‧‧第一摻雜劑層 432‧‧‧第二摻雜劑層 435‧‧‧覆蓋層 445‧‧‧CEM層 445A‧‧‧摻雜劑濃度分佈 500A‧‧‧實施例 500B‧‧‧實施例 500C‧‧‧實施例 510‧‧‧導電基板 520‧‧‧第一金屬層 522‧‧‧金屬層 530‧‧‧摻雜劑層 535‧‧‧覆蓋層 545‧‧‧CEM層 545A‧‧‧摻雜劑濃度分佈 600A‧‧‧第三實施例 600B‧‧‧第三實施例 610‧‧‧導電基板 620‧‧‧第一金屬層 622‧‧‧金屬層 624‧‧‧金屬層 626‧‧‧金屬層 630‧‧‧摻雜劑層 632‧‧‧摻雜劑層 634‧‧‧摻雜劑層 635‧‧‧覆蓋層 645‧‧‧CEM層 645A‧‧‧摻雜劑濃度分佈 700A‧‧‧實施例 700B‧‧‧實施例 700C‧‧‧實施例 700D‧‧‧實施例 700E‧‧‧實施例 710‧‧‧基板 720‧‧‧第一金屬層 730‧‧‧摻雜劑層 750‧‧‧第一絕緣層 760‧‧‧空隙 765‧‧‧電極 800‧‧‧實施例 810‧‧‧方塊 820‧‧‧方塊 830‧‧‧方塊 900‧‧‧實施例 910‧‧‧方塊 920‧‧‧方塊 930‧‧‧方塊 940‧‧‧方塊
所主張之標的在本說明書之結束部分中特別指出並明確要求保護。然而，當結合附圖一起閱讀時，參考下文詳細描述可最佳地理解組織及/或操作方法二者，以及其目的、特徵、及/或優點，其中：
第1圖係由相關電子材料形成的元件的電流密度與電壓分佈的實施例的圖解；
第1B圖係包含相關電子材料的切換元件的實施例的圖解以及相關電子材料開關的等效電路的示意圖；
第2A圖至第2D圖示出可用於經由摻雜劑沉積及退火來形成相關電子材料元件的子製程的實施例；
第3A圖至第3B圖示出第2A圖至第2D圖的子製程的實施例的變化，第2A圖至第2D圖示出在退火之前的覆蓋層的沉積；
第4A圖至第4B圖示出用於製造由CEM形成的切換元件的子製程的第一實施例；
第4C圖示出根據一實施例的回應於第4A圖至第4B圖的子製程形成的摻雜劑濃度分佈；
第5A圖至第5B圖示出用於製造由CEM形成的切換元件的子製程的第二實施例；
第5C圖示出根據一實施例的回應於第5A圖至第5B圖的子製程形成的摻雜劑濃度分佈；
第6A圖至第6B圖示出用於製造由CEM形成的切換元件的子製程的第三實施例；
第6C圖示出根據一實施例的回應於第6A圖至第6B圖的子製程形成的摻雜劑濃度分佈；
第7A圖至第7E圖示出用於形成多層CEM元件的子製程的實施例；以及
第8圖至第9圖是根據實施例示出製造及/或構造CEM切換元件的製程的流程圖。
在下文詳細描述中參考附圖，附圖形成本發明之一部分，其中在全文中相似參考元件可指對應及/或類似的相似部件。將瞭解，該等圖不必按比例繪製，諸如出於簡潔及/或清晰說明之目的。例如，一些態樣之尺寸可相對於其他態樣放大。此外，將理解可利用其他實施例。此外，可在不脫離所主張之標的之情況下做出結構變化及/或其他變化。在本說明書全文中提及「所主張之標的」指意欲由一或多個請求項、或其任何部分涵蓋之標的，並且不一定意欲指完整請求項集合、指請求項集合之特定組合（例如，方法請求項、設備請求項、等等）、或指特定請求項。亦應注意方向及/或參考，例如，諸如上、下、頂部、底部、等等，可用於方便論述附圖且並不意欲限制所主張之標的之應用。由此，下文詳細描述並非限制所主張之標的及/或等效形式。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
800‧‧‧實施例
810‧‧‧方塊
820‧‧‧方塊
830‧‧‧方塊

Claims (24)

  1. 一種構造一切換元件的方法，包含以下步驟：在一腔室中將具有至少約90%的一原子濃度的一第一過渡金屬的一或多層的一第一材料沉積在一導電基板上方；將包含至少約90.0%的一原子濃度的碳的一或多層的一第二材料沉積在該一或多層的該第一材料上方；以及在一含氧環境中退火在該一或多層的該第一材料上方沉積的該一或多層的該第二材料，該退火用於將碳及氧擴散到該一或多層的該第一材料中以形成一第一相關電子材料(CEM)。
  2. 如請求項1所述之方法，其中該第一CEM包含在約0.1%與約15.0%之間的一原子濃度的碳。
  3. 如請求項1所述之方法，進一步包含以下步驟：經由用二氧化碳(CO2)、一氧化碳(CO)、氧(O2)、臭氧(O3 +)或亞硝醯基(NO)、或其任何組合實質上填充該腔室來形成該含氧環境。
  4. 如請求項1所述之方法，進一步包含以下步驟：在該退火之前，將一或多層的覆蓋層沉積在該一或多層的該第二材料上方。
  5. 如請求項4所述之方法，進一步包含以下步驟：在該退火期間，將該第二材料限制在該一或多層的該第一材料內。
  6. 如請求項1所述之方法，進一步包含以下步驟：在該退火期間，將在該一或多層的該第一材料上方沉積的該一或多層的該第二材料暴露至在約350.0℃與約450.0℃之間的一環境溫度。
  7. 如請求項1所述之方法，進一步包含以下步驟：在將該一或多層的該第二材料沉積在該一或多層的該第一材料上方之前將一或多個空隙蝕刻到該一或多層的該第一材料中。
  8. 如請求項7所述之方法，進一步包含以下步驟：在該退火之前，將包含至少90.0%的一原子濃度的一第二過渡金屬的一或多層的一第三材料沉積在該導電基板上方；在該退火之前，將包含一原子濃度的碳的一或多層的一材料沉積在該一或多層的該第三材料上方；以及經由該退火，將碳及氧擴散到該一或多層的該第三材料中以形成具有在約0.1%與約15.0%之間的一原子濃度的碳的一第二CEM。
  9. 如請求項8所述之方法，其中該第二CEM對應於一定域區域，該定域區域包含至少大於在對應於該第一CEM的一定域區域處的碳的該原子濃度20%的一原子濃度的碳。
  10. 如請求項8所述之方法，其中該第一過渡金屬包含與該第二過渡金屬相同的該金屬物質。
  11. 如請求項8所述之方法，其中該第一過渡金屬包含與該第二過渡金屬的一金屬物質不同的一金屬物質。
  12. 一種構造一切換元件的方法，包含以下步驟：在一腔室中將具有至少約90%的一原子濃度的一第一過渡金屬的一或多層的一第一材料沉積在一導電基板上方；在該第一或多層的該第一材料中形成一或多個空隙；將具有至少約90.0%的一原子濃度的碳的一或多層的一第二材料沉積在該一或多層的該第一材料上；以及在一含氧環境中退火在該一或多層的該第一材料上沉積的該一或多層的該第二材料，該退火用於將碳及氧擴散到該一或多層的該第一材料中以形成一相關電 子材料(CEM)。
  13. 如請求項12所述之方法，進一步包含以下步驟：在形成該一或多個空隙之前，將一絕緣材料沉積在該一或多層的該第一材料上；以及在形成該一或多個空隙之前，將包含至少90.0%的一原子濃度的一第二過渡金屬的一或多層的一第三材料沉積在該絕緣材料上方。
  14. 如請求項12所述之方法，其中形成該一或多個空隙包含蝕刻該一或多層的該第一材料以在該一或多層的該第一材料中形成該一或多個空隙。
  15. 如請求項12所述之方法，其中該CEM包含在約0.1%至約15.0%之間的一原子濃度的碳。
  16. 如請求項12所述之方法，進一步包含以下步驟：經由用二氧化碳(CO2)、一氧化碳(CO)、氧(O2)、臭氧(O3 +)或亞硝醯基(NOCl)、或其任何組合實質上填充該腔室來形成該含氧環境。
  17. 如請求項12所述之方法，進一步包含以下步驟：在該退火在該一或多層的該第一材料上沉積的該一或多層的該第二材料之後蒸發來自該CEM的一表面的過量碳。
  18. 如請求項12所述之方法，進一步包含以下 步驟：在該退火期間，將在該一或多層的該第一材料上沉積的該一或多層的該第二材料暴露至在約350.0℃與約450.0℃之間的一溫度。
  19. 如請求項12所述之方法，進一步包含以下步驟：在該退火在該一或多層的該第一材料上沉積的該一或多層的該第二材料期間抑制碳從該一或多層的該第一材料的蒸發。
  20. 如請求項19所述之方法，進一步包含以下步驟：在該退火之前將一覆蓋層沉積在該一或多層的該第二材料上方，以實現抑制該第二材料從該一或多層的該第一材料的蒸發。
  21. 一種切換元件，包含：一結構，包括二或多個第一層的一第一過渡金屬氧化物、一第一過渡金屬或一第一過渡金屬化合物或一其組合，該二或多個第一層由絕緣材料所分隔，該結構包括一空隙，該空隙暴露形成在該二或多個第一層中的多個第一摻雜定域區域的相關電子材料(CEM)，該些第一摻雜定域區域的CEM與配置於該空隙中的一電極材料接觸。
  22. 如請求項21所述之切換元件，其中該等定域區域包含在約0.1%與約5.0%之間的一原子濃度的碳。
  23. 如請求項21所述之切換元件，其中該結構進一步包含一或多個第二層的一第二過渡金屬氧化物、一第二過渡金屬或一第二過渡金屬化合物、或一其組合，該空隙進一步暴露形成於該一個或多個第二層中的多個第二摻雜定域區域的CEM，該些第二摻雜定域區域的CEM與配置於該空隙中的該電極材料接觸。
  24. 如請求項23所述之切換元件，其中該些第二摻雜定域區域的CEM包含至少大於該些第一摻雜定域區域的CEM的碳的該原子濃度20.0%的一原子濃度的碳。
TW108110918A 2018-03-28 2019-03-28 經由摻雜劑沉積及退火形成相關電子材料(cem)元件 TWI794462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/939,183 2018-03-28
US15/939,183 US10418553B1 (en) 2018-03-28 2018-03-28 Formation of correlated electron material (CEM) device via dopant deposition and anneal

Publications (2)

Publication Number Publication Date
TW201942414A TW201942414A (zh) 2019-11-01
TWI794462B true TWI794462B (zh) 2023-03-01

Family

ID=66001250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110918A TWI794462B (zh) 2018-03-28 2019-03-28 經由摻雜劑沉積及退火形成相關電子材料(cem)元件

Country Status (4)

Country Link
US (2) US10418553B1 (zh)
KR (1) KR20210002507A (zh)
TW (1) TWI794462B (zh)
WO (1) WO2019186117A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177259B2 (en) * 2019-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-threshold gate structure with doped gate dielectric layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170213960A1 (en) * 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US20180047900A1 (en) * 2016-08-11 2018-02-15 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
TW201810751A (zh) * 2016-07-05 2018-03-16 Ａｒｍ股份有限公司 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20060244138A1 (en) * 2005-04-27 2006-11-02 International Business Machines Corporation Techniques for improving bond pad performance
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
CN101515630A (zh) 2008-02-18 2009-08-26 华邦电子股份有限公司 电阻式存储器元件及其形成方法
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
EP3373352A1 (en) * 2014-12-09 2018-09-12 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170213960A1 (en) * 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
TW201810751A (zh) * 2016-07-05 2018-03-16 Ａｒｍ股份有限公司 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
US20180047900A1 (en) * 2016-08-11 2018-02-15 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species

Also Published As

Publication number Publication date
US10873025B2 (en) 2020-12-22
KR20210002507A (ko) 2021-01-08
TW201942414A (zh) 2019-11-01
US20200013954A1 (en) 2020-01-09
US20190305219A1 (en) 2019-10-03
US10418553B1 (en) 2019-09-17
WO2019186117A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
TWI722259B (zh) 由相關電子材料形成的開關裝置
TWI771445B (zh) 製造關聯電子材料(cem)元件
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
TWI723136B (zh) 用於相關電子材料的阻障層
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI738942B (zh) 相關電子材料元件及其構造方法
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
KR102295362B1 (ko) 상관 전자 물질에서 도판트 농도의 제어
CN109478594A (zh) 制造具有减少的界面层阻抗的相关电子材料设备
US10276795B2 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW202114259A (zh) 相關電子材料（cem）的形成
TW201820669A (zh) Cem轉換裝置
US20210066593A1 (en) Dopant activation anneal for correlated electron device