TWI771445B - 製造關聯電子材料(cem)元件 - Google Patents

製造關聯電子材料(cem)元件 Download PDF

Info

Publication number
TWI771445B
TWI771445B TW107122806A TW107122806A TWI771445B TW I771445 B TWI771445 B TW I771445B TW 107122806 A TW107122806 A TW 107122806A TW 107122806 A TW107122806 A TW 107122806A TW I771445 B TWI771445 B TW I771445B
Authority
TW
Taiwan
Prior art keywords
film
tmo
tmo material
cem
conductive
Prior art date
Application number
TW107122806A
Other languages
English (en)
Other versions
TW201907041A (zh
Inventor
卡羅斯阿爾貝托 巴茲德阿勞約
喬蘭塔博任娜 斯林史卡
露西安 席芙蘭
Original Assignee
美商瑟夫實驗室股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑟夫實驗室股份有限公司 filed Critical 美商瑟夫實驗室股份有限公司
Publication of TW201907041A publication Critical patent/TW201907041A/zh
Application granted granted Critical
Publication of TWI771445B publication Critical patent/TWI771445B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Or Physical Treatment Of Fibers (AREA)

Abstract

本文揭示之標的可關於關聯電子材料(CEM)元件之構造。在特定實施例中，在形成包含過渡金屬氧化物(TMO)材料及摻雜劑之層的膜之後，該膜之至少一部分可暴露於高溫。該膜之該至少一部分對該高溫之暴露可繼續直至該膜內的該摻雜劑之原子濃度減少，從而可賦能該膜作為展現阻抗狀態之轉換的關聯電子材料CEM之操作。

Description

製造關聯電子材料(CEM)元件
本揭示內容係關於關聯電子材料(correlated electron material; CEM)元件，且可特定言之係關於用於製造CEM元件之方法，該等CEM元件諸如可在開關、記憶體電路等中使用，其可展現阻抗狀態之間的轉變。
諸如電子開關元件之積體電路元件例如可見於許多類型之電子元件中。例如，記憶體及/或邏輯元件可納入電子開關，該等電子開關適用於電腦、數位攝像機、智慧型電話、計算裝置、可穿戴電子元件，等等。設計者在考慮電子開關元件是否適於特定應用可能感興趣的可與電子開關元件有關之因素，可包括例如實體大小、儲存密度、操作電壓、阻抗範圍、開關速度、及/或功率消耗。其他因素可包括例如製造成本及/或製造簡易性、可縮放性、及/或可靠性。
然而，可良好適於某些類型之記憶體及/或邏輯元件之習知製造技術可能不適用於製造利用關聯電子材料之元件。例如，在一些情況下，展現合乎需要阻抗特性之CEM可用特定摻雜劑物質摻雜。然而，在成品CEM膜中達成一或多種摻雜劑之所要原子濃度可能成為問題。
一種構造關聯電子材料(correlated electron material; CEM)元件之方法，其包含以下步驟：在導電基板上形成過渡金屬氧化物(transition metal oxide; TMO)材料之一或多個層，該TMO材料之該一或多個層包含第一原子濃度之外來配位體；及使在該導電基板上形成的該TMO材料之該一或多個層之至少一部分在腔室中暴露於高溫直至該TMO材料之該一或多個層之至少一部分包含不大於第二原子濃度之該外來配位體，該第二原子濃度之該外來配位體賦能低阻抗或導電狀態。
一種製造關聯電子材料(correlated electron material; CEM)元件之方法，其包含以下步驟：在導電基板上沉積過渡金屬氧化物(transition metal oxide; TMO)材料之膜，該TMO材料包含原子濃度之外來配位體；及使該TMO材料之該膜之至少一部分在腔室中暴露於高溫以減少該外來配位體之該原子濃度直至該TMO材料之該膜之至少一部分能夠在導電狀態與實質上不同之絕緣狀態之間轉換。
一種製造關聯電子材料(correlated electron material; CEM)元件之方法，其包含以下步驟：在導電基板上沉積過渡金屬氧化物(transition metal oxide; TMO)材料之膜，該TMO材料包含第一原子濃度之外來配位體；及在腔室中自該TMO材料之該膜蒸發該外來配位體之一部分直至該TMO材料之該膜之至少一部分能夠在相對導電狀態與實質上不同之絕緣狀態之間轉換。
本說明書全文中對一個實施方式、一實施方式、一個實施例、一實施例及/或類似項之引用意謂相對於特定實施方式及/或實施例描述之特定特徵、結構及/或類似物可納入所請求標的之至少一個實施方式及/或實施例中。因此，該等片語在例如貫穿本說明書各處之出現並非一定意指相同實施方式及/或實施例或任何一個特定實施方式及/或實施例。另外，應理解，所描述之特定特徵、結構，特性及/或類似物能夠在一或多個實施方式及/或實施例中以不同的方式結合，且因此符合所欲主張之範疇。當然，一般而言，如本申請案之說明書的情況一樣，該等及其他問題可能隨特定使用情境而變化。換言之，在整個申請案中，描述及/或使用之特定情境提供關於得出合理推斷之有益的指導，然而，同樣地，一般沒有另外條件之「在情境中」指本揭示內容的情境。
本揭示內容之特定態樣描述方法及/或製程，該等方法及/或製程用於準備好及/或製造關聯電子材料(correlated electron material; CEM)膜以例如形成CEM開關，該等開關諸如可用以形成例如關聯電子隨機存取記憶體(correlated electron random access memory; CERAM)及/或邏輯元件。可例如用在CERAM元件及CEM開關之構造中之CEM亦可包含範圍廣泛之其他電子電路類型，諸如記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波收發器等，儘管所請求標的並不限於該等方面之範疇。
在此情境中，CEM開關例如可展現實質上快速之導體至絕緣體轉變，其可至少部分地藉由相變記憶體元件中之電子相關性，而非諸如回應於自晶態至非晶態之變化的固態結構相變來賦能；或在另一實例中，係由某些電阻性RAM元件中之長絲之形成來賦能。在一個態樣中，CEM元件中之實質上快速之導體至絕緣體轉變可回應於量子機械現象，此與例如在相變及某些電阻性RAM元件中之熔融/凝固或長絲形成相反。在CEM元件中之相對導電狀態與相對絕緣狀態之間，及/或第一阻抗狀態與第二不相同阻抗狀態之間之此種量子機械轉變可在若干態樣中任一態樣中理解。如本文所用，術語「相對導電狀態」、「相對更低阻抗狀態」、及/或「金屬狀態」可互換使用，及/或有時可稱為「相對導電/更低阻抗狀態」。同樣，術語「相對絕緣狀態」及「相對更高阻抗狀態」在本文可互換使用，及/或有時可稱為「相對絕緣/更高阻抗狀態」。
在一態樣中，相對絕緣/更高阻抗狀態與相對導電/更低阻抗狀態之間之CEM之量子機械轉變可根據莫特轉變來理解，其中相對導電/更低阻抗狀態實質上不同於絕緣/更高阻抗狀態。根據莫特轉變，若發生莫特轉變條件，則材料可在相對絕緣/更高阻抗狀態與相對導電/更低阻抗狀態之間轉換。莫特準則可藉由以下公式定義：(nc )1/3 a≈0.26，其中nc 表示電子濃度，及其中「a」表示玻爾半徑。如若達到閾值載流子濃度，使得滿足莫特準則，則認為發生莫特轉變。回應於莫特轉變之發生，CEM元件之狀態自相對更高電阻/更高電容狀態（例如，絕緣/更高阻抗狀態）變化至實質上不同於該更高電阻/更高電容狀態之相對更低電阻/更低電容狀態（例如，導電/更低阻抗狀態）。
在另一態樣中，莫特轉變可藉由電子之定域而控制。如若諸如電子之載流子例如被定域，則認為載流子之間之強庫侖相互作用可分裂CEM之能帶，以賦能相對絕緣（相對更高阻抗）狀態。如若電子不再被定域，則弱庫侖相互作用可起主要作用，其可引起能帶分裂之移除，從而可賦能實質上不同於相對更高阻抗狀態之金屬（導電的）能帶（相對更低阻抗狀態）。
另外，在一實施例中，除電阻變化之外，自相對絕緣/更高阻抗狀態轉換至實質上不同且相對導電/更低阻抗狀態可賦能電容變化。例如，CEM元件可同時展現可變電阻與可變電容之特性。換言之，CEM元件之阻抗特性可包括電阻性的及電容性分量兩者。例如，在金屬狀態中，CEM元件可包含可接近零之相對低電場，及因此可展現可同樣接近零之實質上低的電容。
類似地，在可藉由束縛或關聯電子之高密度產生之相對絕緣/更高阻抗狀態中，外部電場可能能夠穿透CEM，且因此CEM可至少部分地基於CEM內儲存之額外電荷展現更高電容。因而，例如至少在特定實施例中，在CEM元件中之自相對絕緣的/更高的阻抗狀態至實質上不同且相對導電的/更低阻抗狀態之轉變可導致電阻及電容兩者之變化。此轉變可產生額外可量測現象，但所請求標的並不限於此方面。
在一實施例中，由CEM形成之元件可回應於基於CEM之元件之體積的一部分、諸如主要部分中的莫特轉變而展現阻抗狀態之轉換。在一實施例中，CEM可形成「塊狀開關」。如本文所使用，術語「塊狀開關」指諸如回應於莫特轉變來轉換元件之阻抗狀態之CEM的至少大多數體積。例如，在一實施例中，元件之實質上全部CEM可回應於莫特轉變而在相對絕緣/更高阻抗狀態與相對導電/更低阻抗狀態(例如，「金屬」或「金屬狀態」)之間轉換或回應於逆向莫特轉變自相對導電/更低阻抗狀態轉換至相對絕緣/更高阻抗狀態。
在實施方式中，CEM可包含一或多個「d區」元素或「d區」元素之化合物。CEM可例如包含一或多種過渡金屬或過渡金屬化合物，且詳言之，一或多種過渡金屬氧化物(transition metal oxide; TMO)。CEM元件亦可利用一或多個「f區」元素或「f區」元素之化合物實施。CEM可包含一或多種稀土元素、稀土元素之氧化物、包含一或多種稀土過渡金屬之氧化物、鈣鈦礦、釔、及/或鐿，或包含例如來自元素週期表之鑭系或錒系之金屬的任何其他化合物，且所主張標的之範疇並不限於此方面。CEM可另外包含摻雜劑，諸如含碳摻雜劑及/或含氮摻雜劑，其中原子濃度(例如，碳或氮之原子濃度)包含約0.1%至約15.0%之間的濃度。作為本文使用之術語，「d區」元素意謂包含以下各者之元素：鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鍀(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)、汞(Hg)、鑪(Rf)、金杜(Db)、金喜(Sg)、金波(Bh)、金黑(Hs)、金麥(Mt)、鐽(Ds)、錀(Rg)或鎶(Cn)或其任何組合。由元素週期表之「f區」元素形成或包含元素週期表之「f區」元素的CEM意謂包含金屬或金屬氧化物之CEM，其中金屬係來自元素週期表之f區元素，其可包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)、錒(Ac)、釷(Th)、鏷(Pa)、鈾(U)、錼(Np)、鈈(Pu)、鋂(Am)、錇(Bk)、鉲(Cf)、鎄(Es)、鐨(Fm)、鍆(Md)、鍩(No)或鐒(Lr)或其任何組合。
第1A圖為由關聯電子材料形成之元件之電流密度對比電壓分佈之實施例100的說明。例如在「寫入操作」期間，至少部分地基於施加至CEM元件之端子上之電壓，CEM元件可置於相對低阻抗狀態或相對高阻抗狀態中。例如，電壓V 設定 及電流密度J 設定 之施加可賦能CEM元件轉變至相對低阻抗狀態中。相反地，電壓V 重設 及電流密度J 重設 之施加可賦能CEM元件轉變至相對較高阻抗狀態中。如第1A圖圖示，元件符號110說明可將V 設定 與V 重設 隔開之電壓範圍。在使CEM元件置於高阻抗狀態或置於低阻抗狀態之後，可藉由電壓V 讀取 之施加（例如，在讀取操作期間）及對CEM元件端子處之電流或電流密度進行偵測（例如，利用讀取窗口107）來偵測CEM元件之特定狀態。
根據一實施例，在第1A圖中表徵的CEM元件可包含任何過渡金屬氧化物(transition metal oxide; TMO)，諸如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及安德森無序絕緣體，以及包含d區或f區元素之任何化合物或材料。在一個態樣中，第1A圖之CEM元件可包含其他類型之TMO可變阻抗材料，但是應理解，此等僅為示例性的，且並不意欲限制所請求標的。氧化鎳(NiO)係揭示為一種特定TMO材料。本文所論述之NiO材料可摻雜外來配位體，諸如含碳材料(例如，羰基(CO))，或含氮材料(例如，氨(NH3 ))，例如，其可建立及/或穩定可變阻抗性質及/或賦能其中CEM可置於低阻抗狀態中時更加導電之P型操作。因此，在另一特定實例中，與外來配位體摻雜之NiO可以表示為NiO:Lx ，其中Lx可指示配位體元素或化合物且x可以指示用於一個單元之NiO的配位體單元的數目。可簡單地藉由平衡原子價來決定任何特定配位體及配位體與NiO或任合其他過渡金屬化合物之任何特定組合之x值。除羰基之外，可在低阻抗狀態中賦能或增強導電率的其他摻雜劑配位體可包括：例如，亞硝醯基(NO)、異氰化物(RNC，其中R為H、C1 -C6 烷基或C6 -C10 芳基)、膦(R3 P，其中R為C1 -C6 烷基或C6 -C10 芳基)、三苯基膦(PPH3 )、炔烴(例如乙炔)或菲啉(C12 H8 N2 )、聯吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、乙二胺(C2 H4 (NH2 )2 )、乙腈(CH3 CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)、碳(C)、及其他。
在此情境中，本文提及的「P型」摻雜之CEM意味著包含特定分子摻雜劑之第一類型之CEM，當CEM在相對低阻抗狀態中操作時，該CEM相對於未摻雜CEM展現增加的導電率。諸如CO及NH3 之替代配位體的引入可操作來增強例如基於NiO之CEM的P型性質。因此，至少在特定實施例中，CEM之P型操作之屬性可包括在相對低阻抗狀態中操作時藉由控制CEM中P型摻雜劑之原子濃度來特製或客制CEM之導電率的能力。在特定實施例中，P型摻雜劑之增加的原子濃度可賦能CEM之增加的導電率，但所請求標的不限於此方面。在特定實施例中，CEM元件中的P型摻雜劑之原子濃度或原子百分比之改變可在第1A圖之區域104之特性中觀察到，如本文所述，其中P型摻雜劑之增加導致區域104之更陡(例如，更正)斜率以指示較高導電率。
在另一實施例中，藉由第1A圖之電流密度對比電壓分佈表示的CEM元件可包含其他TMO可變阻抗材料，諸如含氮配位體，但應理解此等僅係示範性的且並不意欲限制所請求標的。NiO例如可摻雜有替代性含氮配位體，該等替代性含氮配位體可以與藉由使用碳或含碳摻雜劑物質(例如，羰基)產生的可變阻抗性質之穩定化類似的方式來穩定可變阻抗性質。詳言之，本文所揭示之NiO可變阻抗材料可包括形式Cx Hy Nz （其中x≥0，y≥0，z≥0，並且其中至少x、y、或z包含＞0的值）之含氮分子，諸如：氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、鄰啡啉(1,10-啡啉)(C12 H8 N2 )、2,2'聯吡啶(C10 H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)、及氰硫化物，諸如硫氰酸根(NCS-)。本文所揭示之NiO可變阻抗材料可包括氮氧化物族（Nx Oy ，其中x及y包含整數，並且其中x≥0且y≥0且至少x或y包含＞0的值）之成員，其可包括，例如，氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、或具有NO3 - 配位體之前驅物。
根據第1A圖，如若施加充足的偏壓（例如，超過能帶分裂電位）及滿足前述莫特條件（例如，注入電子電洞具有相當於例如轉換區域中之電子群體的群體），則CEM元件可例如回應於莫特轉變在相對低阻抗狀態與相對高阻抗狀態之間轉換。此可對應於第1A圖中電壓對比電流密度分佈之點108(V 設定 )。在此點處或適當接近此點處，電子不再被屏蔽及被定域在金屬離子附近。此相關性可產生強電子間相互作用電位，該電位可使能帶分裂以形成相對高阻抗材料。如若CEM元件包含相對高阻抗狀態，則可藉由電子電洞之遷移來產生電流。因此，如若跨CEM元件之端子施加閾值電壓，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)元件之電位屏障而將電子注入金屬絕緣體金屬二極體中。在某些實施例中，在跨CEM元件之端子施加之閾值電位處注射電子之閾值電流，可執行「設定」操作，其使CEM元件置於低阻抗狀態中。在低阻抗狀態中，電子增多可屏蔽進入之電子並移除電子之定域，其可操作以瓦解能帶分裂電位，進而產生低阻抗狀態。
根據一實施例，CEM元件中之電流可由外部施加之「順應」條件控制，該條件可至少部分地基於在寫入操作期間可受限制之施加的外部電流來決定，例如以使CEM元件置於相對高阻抗狀態中。在一些實施例中，此外部施加之順應電流亦可設定電流密度條件，以用於使CEM元件置於相對高阻抗狀態中之後續重設操作。如第1A圖之特定實施方式所示，可在寫入操作期間施加電壓V 設定 以在諸如點116處產生電流密度J 順應 ，以使CEM元件置於相對低阻抗狀態中，該電流密度J 順應 可決定在後續寫入操作中使CEM元件置於相對高阻抗狀態之順應性條件。如第1A圖圖示，CEM元件可隨後藉由施加外部施加電壓(V 重設 )而置於相對高阻抗狀態中，在以第1A圖中之108引用的電壓下，該外部施加電壓可產生電流密度J 重設 ≥J 順應 。
在實施例中，順應性可在CEM元件中設定電子之數量，該電子將要由電洞「俘獲」以用於莫特轉變。換言之，在寫入操作中經施加以使CES元件置於相對低阻抗狀態之電流可決定將要注射至CEM元件之電洞用於隨後使CEM元件轉變至相對高阻抗狀態之數目。
如上文所指出，重設條件可回應於點108處之莫特轉變而出現。如上文指出，此類莫特轉變可在CEM元件中產生一條件，在該條件下，電子濃度 n 約等於，或至少與電洞濃度 p 相當。此條件可根據表達式(1)模型化如下：
Figure 02_image001
在表達式(1)中，λTF 對應於托馬斯費米屏蔽長度，而 C 為常數。
根據一實施例，如第1A圖所示之電壓對比電流密度分佈之區域104中之電流或電流密度可回應於來自跨CEM元件之端子施加之電壓訊號之電洞注入而存在，該電洞注入可對應於CEM元件之P型操作。此處，在電流IMI 下，當跨CES元件之端子施加閾值電壓VMI 時，電洞注入可滿足低阻抗狀態至高阻抗狀態之轉換之莫特準則。此情況可根據表達式(2)模型化如下：
Figure 02_image003
在表達式(2)中，Q(VMI ) 對應於注入電荷(電洞或電子）且為施加電壓之函數。賦能莫特轉變之電子及/或電洞注入可在能帶之間並回應於閾值電壓VMI 及閾值電流IMI 發生。根據表達式(1)，藉由表達式(2)中由IMI 注入之電洞使電子濃度n等於電荷濃度以引起莫特轉換，此閾值電壓VMI 對托馬斯費米屏蔽長度λTF 之依賴性可根據表達式(3)模型化如下：
Figure 02_image005
在表達式(3)中，ACEM 為CEM元件之橫截面積；且J 重設 (VMI ) 可表示在閾值電壓VMI 處施加至CEM元件之穿過CEM元件之電流密度，其可使CEM元件置於相對高阻抗狀態。
根據一實施例，可用以形成CEM開關、CERAM記憶體元件、或包含一或多個關聯電子材料之各種其他電子元件的CEM元件，可諸如藉由例如經由注入充足數目之電子以滿足莫特準則而自相對高阻抗狀態轉變而置於相對低阻抗狀態中。在將CEM元件轉換至相對低阻抗狀態時，如若充足電子已被注入且跨CEM元件之端子之電位克服閾值開關電位（例如，V 設定 ），則注入電子可開始屏蔽。如上述所提及，屏蔽可操作以使雙重佔領之電子去定域以瓦解能帶分裂電位，進而產生相對低阻抗狀態。
在特定實施例中，在CEM元件之阻抗狀態中之變化，諸如自低阻抗狀態變至實質上不同之高阻抗狀態之變化，例如可藉由包含Nix Oy （其中下標「x」及「y」包含整數）之化合物之電子的「逆給予」來引起。如本文使用之術語，「逆給予」係指藉由諸如配位體或摻雜劑之晶格結構之相鄰分子而供應一或多個電子(例如，增加的電子密度)至過渡金屬、過渡金屬氧化物、或其任何組合(例如，至金屬之原子軌域)。逆給予亦係指自金屬原子至配位體或摻雜劑上之未佔用π反鍵結軌域的電子之可逆給予（例如，增加的電子密度）。逆給予可允許過渡金屬、過渡金屬化合物、過渡金屬氧化物或其組合維持遊離狀態，該遊離狀態有利於在施加電壓之影響下之導電性。在某些實施例中，CEM中之逆給予，例如可回應於碳(C)、羰基(CO)或含氮摻雜劑物質（諸如氨(NH3 )、乙二胺(C2 H8 N2 )或氧氮化物族(Nx Oy )之成員）之使用而發生，例如其可允許CEM展現電子為可控及可逆地例如在包含CEM之元件或電路之操作期間「給予」至諸如鎳之過渡金屬或過渡金屬氧化物之導電帶的特性。逆給予例如在氧化鎳材料（例如，NiO:CO或NiO:NH3 ）中可逆轉，進而允許氧化鎳材料轉換至在元件操作期間展現諸如高阻抗特性之實質上不同之阻抗特性。
因此，在此情境中，電子逆給予摻雜劑係指一材料，該材料賦能TMO材料膜展現阻抗轉換性質，諸如至少部分地基於施加電壓之影響而自第一阻抗狀態轉換至實質上不同之第二阻抗狀態（例如，自相對低阻抗狀態轉換至相對高阻抗狀態，或反之亦然），以控制進出CEM之導電帶之電子的給予，及電子給予的逆轉。
在一些實施例中，以逆給予之方式，如若諸如鎳之過渡金屬例如置於2+氧化狀態中（例如，材料中之Ni2+ ，諸如NiO:CO或NiO:NH3 ），包含過渡金屬、過渡金屬化合物或過渡金屬氧化物之CEM開關可展現低阻抗性質。相反地，如若諸如鎳之過渡金屬例如置於1+或者3+之氧化狀態中，則電子逆給予可逆轉。因此，在操作CEM元件期間，逆給予可引起「歧化反應」，其可包含實質上根據以下表達式(4)且實質上同時之氧化及還原反應：
Figure 02_image007
此種歧化反應在此情況下指鎳離子形成為Ni1+ +Ni3+ ，如表達式(4)所示，其可在CEM元件之操作期間產生例如相對高阻抗狀態。在一實施例中，諸如碳或含碳配位體(例如，羰基(CO))或含氮配位體(諸如氨分子(NH3 ))之摻雜劑可允許在CEM元件之操作期間共享電子，以得出表達式(4)之歧化反應及其實質上根據以下表達式(5)之逆轉：
Figure 02_image009
如前文所提及，如表達式(5)所示之歧化反應之逆轉允許基於鎳之CEM返回至相對低阻抗狀態。
在實施例中，根據NiO:CO或NiO:NH3 之分子濃度（例如其可自近似0.1%至15.0%之原子百分比範圍內之值變化），如第1A圖所示，V 重設 及V 設定 可在經受V 設定 ≥V 重設 之條件時自約1.0 V變化至約10.0 V。例如，在一個可能實施例中，例如V 重設 可在近似0.1 V至1.0 V範圍內之電壓處出現，且V 設定 可在近似1.0 V至2.0 V範圍內之電壓處出現。然而，應當注意，V 設定 及V 重設 中之變化可至少部分地基於各種因素發生，諸如在CEM元件中存在之諸如NiO:CO或NiO:NH3 之電子逆給予材料及其他材料之原子濃度以及用於製造CEM元件之製程的變化，且所請求標的並不限於此方面。
第1B圖為包含關聯電子材料之開關元件之實施例150之說明及關聯電子材料開關之等效電路之示意圖。如上文所提及，諸如CEM開關、CERAM陣列或使用一或多個關聯電子材料之其他類型元件的關聯電子元件，可包含可展現可變電阻及可變電容兩者之特性之可變的或複雜的阻抗元件。換言之，諸如包含導電基板160、CEM膜170及導電上覆層180之元件的CEM可變阻抗元件之阻抗特性可至少部分地取決於跨元件端子122及元件端子130量測的元件之電阻及電容特性。在一實施例中，可變阻抗元件之等效電路可包含可變電阻器，諸如與可變電容器（諸如可變電容器128）並聯之可變電阻器126。當然，儘管在第1B圖中描繪之可變電阻器126及可變電容器128包含分立部件，但諸如實施例150之元件之可變阻抗元件可包含大體上同質CEM膜且所主張之標的並不限制於此方面。
下文中表1說明示例性可變阻抗元件（諸如實施例150之元件）之示例性真值表。
Figure 107122806-A0304-0001
 表1-關聯電子開關真值表 表l展示諸如實施例150之元件之可變阻抗元件的電阻可在低阻抗狀態與大體上不同之高阻抗狀態之間至少部分地隨著跨CEM元件施加之電壓而轉變。在一實施例中，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低10.0至100,000.0倍之範圍內。在其他實施例中，在低阻抗狀態中展現之阻抗可近似處於比在高阻抗狀態中展現之阻抗低5.0至l0.0倍之範圍內。然而，應當注意，所請求標的並不限於在相對高阻抗狀態與相對低阻抗狀態之間之任何特定阻抗比。表1展示諸如實施例150之元件之可變阻抗元件之電容可在更低電容狀態與更高電容狀態之間轉變，該更低電容狀態在示例性實施例中可包含大約零(或極小)之電容，而該更高電容狀態至少部分地基於跨CEM元件施加之電壓。
在某些實施例中，原子層沉積可用以形成或製造包含諸如NiO:CO或NiO:NH3 之NiO材料之膜。在此情境中，如本文使用之術語「層」意謂可設置在下伏構造（諸如導電基板或絕緣基板）上或在下伏構造上方之材料薄片或塗層。例如，藉由原子層沉積製程之方式在下伏基板上沉積的層可包含單個原子之厚度，其可包含不到一埃的厚度（例如，0.6Å）。然而，層涵蓋薄片或塗層，其例如取決於用以製造自TMO材料形成的CEM膜之製程而具有大於單個原子之厚度的厚度。另外，「層」可水平取向（例如，「水平」層）、垂直取向（例如，「垂直」層）、或可例如以任何其他取向（諸如對角線）安置。在實施例中，CEM膜可以包含充足之層數以在電路環境中在操作CEM元件期間允許電子逆給予，例如用以引起低阻抗狀態。此外，在電路環境中操作期間，例如可逆轉電子逆給予以例如引起大體上不同的阻抗狀態，諸如，高阻抗狀態。
此外在此情境中，如本文使用之「基板」意謂包含表面之結構，該表面賦能材料、諸如具有特定電氣性質(例如，導電性質、絕緣性質等等）之材料沉積或置於基板上或基板上方。例如，在基於CEM元件中，諸如導電基板l60之導電基板例如可操作以將電流傳送至接觸導電基板160之CEM膜。在另一實例中，基板可操作以隔離CEM膜以實質上減少或阻止電流流入或流出CEM膜。在絕緣基板之一個可能實例中，諸如氮化矽(SiN)之材料可用以隔離半導體結構之部件。另外，絕緣基板可包含其他基於矽之材料，諸如絕緣體上矽或藍寶石上矽技術、摻雜及/或未摻雜半導體、由基底半導體底座支撐之矽的磊晶層、習知金屬氧化物半導體（例如，具有金屬後端之CMOS前端）、及/或包括CES開關元件之其他半導體結構及/或技術。因此，所請求標的意指涵蓋範圍種類之導電及絕緣基板，但並不限於此。
在特定實施例中，在基板上或基板上方由TMO材料形成CEM膜可使用兩種或兩種以上前驅物以在諸如基板之導電材料上沉積例如NiO:CO或NiO:NH3 或其他TMO、過渡金屬或其組合之組分。在一實施例中，根據以下表達式(6a)，可使用單獨前驅物分子AX及BY沉積TMO材料膜之層： AX(氣體) + BY(氣體) = AB(固體) + XY(氣體) (6a)
其中表達式(6a)之「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物或其任何組合。在實施例中，過渡金屬氧化物可包含鎳，但可包含其他過渡金屬、過渡金屬化合物、及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳鈀、錸、釕、銀、鉭、錫、鈦、釩、釔及鋅（其可與諸如氧之陰離子或其他類型之配位體連接）、或其組合，但所請求標的之範疇並不限於此方面。在特定實施例中，亦可使用包含一種以上過渡金屬氧化物之化合物，諸如鈦酸釔(YTiO3 )。
在實施例中，表達式(6a)之「X」可包含諸如有機配位體之配位體，包括脒基(AMD)、雙(環戊二烯基) (Cp)2 、雙(乙基環戊二烯基) (EtCp)2 、雙(2,2,6,6-四甲基庚烷-3,5-二酮基)((thd)2 )、乙醯丙酮(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、二甲基乙二醛肟(dmg)、2-胺基-戊-2-烯-4-酮基(apo)、(dmamb)2 ，其中dmamb=1-二甲胺基-2-甲基-2-丁醇鹽、(dmamp)2 ，其中dmamp=1-二甲胺基-2-甲基-2-丙醇鹽、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 )及羰基(CO)4 。因此，在一些實施例中，基於鎳之前驅物AX可包含例如脒基鎳(Ni(AMD))、雙(環戊二烯基)鎳(Ni(Cp)2 )、雙(乙基環戊二烯基)鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚烷-3,5-二酮基)Ni(II)(Ni(thd)2 )、乙酸丙酮鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 ）、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )、Ni(dmamb)2 (其中dmamb=1-二甲胺-2-甲基-2-丁醇鹽)、Ni(dmamp)2 (其中dmamp=1-二甲胺基-2-甲基-2-丙醇鹽)、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 ，及四羰基鎳(Ni(CO)4 )，在此僅舉數例。
然而，在特定實施例中，除前驅物AX及BY之外作為電子逆給予物質起作用的摻雜劑可用以形成TMO膜之層。可與前驅物AX共流之電子逆給予物質可允許實質上根據下文表達式(6b)之電子逆給予化合物之形成。在實施例中，摻雜劑物質或摻雜劑物質之前驅物，諸如碳(C)、氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或可使用的其他前驅物及/或摻雜劑物質，可提供上文所列的電子逆給予配位體。因此，表達式(6a)可實質上根據下文表達式(6b)修改為包括另外的摻雜劑配位體： AX(氣體) +(NH3 或包含氮之其他配位體) + BY(氣體)= AB:NH3 (固體) + XY(氣體) (6b) 應當注意，諸如表達式(6a)及表達式(6b)之AX、BY、及NH3(或其他包含氮之配位體)之前驅物中之諸如原子濃度之濃度可經調整以便引起含氮或含碳摻雜劑之最終原子濃度允許在所製造之CEM元件中的電子逆給予。如本文所提及的，術語「原子濃度」意謂在成品材料中來源於替代配位體的原子之濃度。例如，在其中替代配位體為CO之情況下，以百分比計的CO之原子濃度包含構成材料膜之碳原子之總數除以材料膜中原子之總數乘以100.0。在另一實例中，對於其中替代配位體為NH3 之情況下，NH3 之原子濃度包含構成材料膜之氮原子之總數除以材料膜中原子之總數乘以100.0。
在特定實施例中，含氮或含碳摻雜劑可包含原子濃度在近似0.1%與15.0%之間的氨(NH3 )、碳(C)、或羰基(CO)。在特定實施例中，諸如NH3 及CO之摻雜劑之原子濃度可包含更多受限範圍之原子濃度，諸如在近似0.l%與l0.0%之間。然而，所請求標的不一定限於上述指出之前驅物及/或原子濃度。應當注意，所請求標的意欲涵蓋在用於自TMO材料製造CEM元件之原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、氣體群離子束沉積等中使用之所有此類前驅物及原子濃度之摻雜劑。在表達式(6a)及(6b)中，「BY」可包含氧化劑，諸如水(H2 O)、氧氣(O2 )、臭氧(O3 )、電漿O2 、過氧化氫(H2 O2 )。在其他實施例中，「BY」可包含CO、O2 +(CH4 )、或氧化氮(NO)+水(H2 O)或含氧氮化物或含碳之氣體氧化劑或氧氮化劑。在其他實施例中，電漿可與氧化劑(BY)一起使用以形成氧自由基(O*)。同樣地，電漿可與摻雜劑物質一起使用以形成活化物質來控制CEM中之摻雜劑濃度。
在特定實施例中，諸如利用原子層沉積之實施例，諸如導電基板之基板可在加熱腔室中暴露於前驅物，諸如AX及BY以及提供電子逆給予之摻雜劑(諸如氨或包含包括例如鎳醯胺、鎳醯亞胺、鎳脒基或其組合之金屬-氮鍵之其他配位體)，此舉可獲得例如近似在20.0℃至1000.0℃之範圍內之溫度，例如在某些實施例中獲得近似在20.0℃與500.0℃之範圍內之溫度。在例如執行NiO:NH3 之原子層沉積的一個特定實施例中，可使用近似在20.0℃至400.0℃之腔室溫度範圍。回應於對前驅物氣體(例如，AX、BY、NH3 、或其他包含氮之配位體)之暴露，可自加熱腔室中清除此等氣體達到近似例如在0.5秒至180.0秒之範圍內之持續時間。然而，應當注意，該些僅為腔室溫度及/或時間之潛在適合範圍的實例且所請求標的並不限於此方面。
在某些實施例中，使用原子層沉積之單個雙前驅物循環(例如，如參考表達式(6a)描述之AX及BY)或單個三前驅物循環(例如，如參照表達式(6b)描述之AX、NH3 、CH4 或包含氮、碳之其他配位體、或來源於外來配位體之其他電子逆給予摻雜劑、及BY)可每個循環產生包含近似處於0.6Å至5.0Å之範圍內之厚度的TMO材料膜之層。因此，在一個實施例中，如若原子層沉積製程能夠沉積包含近似0.6Å之厚度的TMO材料膜之層，則可使用800至900次雙前驅物循環以產生包含近似500.0Å之厚度的TMO材料膜。應當注意，原子層沉積可用以形成具有其他厚度之TMO材料膜，諸如近似處於例如1.5 nm與150.0 nm之範圍內之厚度，且所請求標的並不限於此方面。
在特定實施例中，回應於原子層沉積之一或多個雙前驅物循環(例如，AX及BY)、或三前驅物循環(AX、NH3 、CH4 、或其他包含氮、碳之配位體或其他逆給予摻雜劑材料及BY)，TMO材料膜可暴露於高溫，從而可至少部分地賦能自TMO材料膜形成CEM元件。使TMO材料膜暴露於高溫可回應於將摻雜劑重新定位至CEM元件膜之金屬氧化物晶格結構來另外賦能來源於外來配位體之逆給予摻雜劑(諸如呈碳、羰基、或氨之形式)之活化。
因此，在此情境中，「高溫」意謂一溫度，在該溫度下，外來或替代配位體自TMO材料膜蒸發，及/或重新定位在TMO材料膜內以達TMO材料膜自電阻性膜轉變至能夠在相對高阻抗或絕緣狀態至相對低阻抗或導電狀態之間轉換的膜之此種程度。例如，在某些實施例中，在腔室內暴露於約100.0℃至約800.0℃之高溫達約30.0秒至約120.0分鐘之持續時間的TMO材料膜可允許外來配位體自TMO材料膜蒸發以便形成CEM膜。另外，在某些實施例中，在腔室內暴露於約100.0℃至約800.0℃之高溫達約30.0秒至約120.0分鐘之持續時間的TMO材料膜可允許外來配位體例如在金屬氧化物之晶格結構內的氧空位處之重新定位。在特定實施例中，高溫及暴露持續時間可包含更窄範圍，諸如，約200.0℃至約500.0℃之溫度達例如約1.0分鐘至約60.0分鐘，且所請求標的不限於該些方面。
第2圖為根據實施例的用於製造CEM元件之方法的流程圖。諸如第2圖及本文描述的其他圖所描述的示例性實施方式可包括除所展示及所描述的彼等方塊之外的方塊，包括較少方塊，或包括以不同於可確認者之順序發生的方塊，或其任何組合。第2圖之方法可在方塊205開始，其中諸如包含一或多個雙前驅物循環的原子層沉積之沉積製程可用於在導電基板上或上方形成TMO材料之層。在實施例中，TMO材料之一或多個層可包含第一原子濃度之外來配位體。方法可在方塊210處繼續，其中形成在導電基板上的TMO材料之一或多個層之一部分可在腔室中暴露於高溫。高溫可包含足以自TMO材料膜蒸發外來配位體及/或將外來配位體重新定位於TMO材料膜內的溫度。在實施例中，TMO材料之一或多個層之暴露可持續直至TMO材料之一或多個層之該部分包含不大於第二原子濃度之外來配位體。在實施例中，第二原子濃度之外來配位體可賦能TMO材料之一或多個層之至少一部分的導電狀態。
因此，根據實施例200 (第2圖)，CEM膜可藉由利用適當的沉積製程首先形成包含TMO材料及外來配位體之膜來形成。包含TMO材料及諸如CO、NH3 、或NO之外來配位體的膜例如可包含相對高原子濃度之外來配位體，諸如在例如約10.0%至50.0%之間。在某些實施例中，與相對高原子濃度之外來配位體組合的TMO材料可展現電阻性元件之性質，其中所施加電壓可展現在所施加電壓與穿過材料之電流之間的至少近似線性關係。應注意，與TMO材料組合的其他原子濃度之外來配位體亦展現電阻性元件之性質，且所請求標的不限於此方面。
在某些實施例中，回應於電阻性膜之暴露，包含TMO材料及相對高原子濃度之外來配位體可賦能外來配位體之一部分自電阻性膜之蒸發。因此，在一個實例中，僅為說明，包含TMO材料及具有約25.0%之原子濃度的外來配位體之電阻性膜可在腔室中暴露於例如500.0℃之高溫達近似60.0分鐘。回應於此種暴露，外來配位體之原子濃度可顯著地減少以達例如10.0%之值，從而可賦能電阻性膜以作為CEM元件操作，從而展現在阻抗狀態之間的合乎需要的轉換。
在特定實施例中，CEM元件可展現「天生」性質，該CEM元件係根據其中包含TMO材料及相對高原子濃度之外來配位體的電阻性膜暴露於高溫以減少外來配位體之原子濃度及/或將外來配位體重新定位於TMO材料膜內的製程來製造。在此情境中，「天生」性質意謂其中在元件之製造之後CEM元件立即展現相對低阻抗(例如，相對高導電狀態)的特性或屬性。因此，如若CEM元件被併入電子環境中，例如，則利用施加於CEM元件之相對小電壓的初始活化可允許相對高電流穿過CEM元件，如藉由第1A圖之區域104所示。例如，在至少一個可能實施例中，例如V 重設 可在近似0.1V至1.0V之範圍內之電壓處出現，且V 設定 可在近似1.0V至2.0V之範圍內之電壓處出現。因此，在近似2.0V或更小電壓之範圍中操作的電氣轉換電壓，可允許記憶體電路例如寫入CERAM記憶體元件，以從CERAM記憶體元件讀取，或例如改變CERAM開關之狀態。在實施例中，此種相對低壓操作可減少複雜性、成本，且可提供與競爭性記憶體及/或開關元件技術相比之其他優點。
第3圖為雙(環戊二烯基)鎳分子(Ni(C5 H5 )2 )之圖表，其可充當在根據實施例300的CEM元件之製造中使用的呈氣態形式的示例性前驅物。如第3圖所示，接近鎳二環戊二烯基分子之中心的鎳原子已置於+2之離子化狀態以形成Ni2+ 離子。在第3圖之示例性分子中，另外的電子存在於二環戊二烯基((Cp)2 )分子之環戊二烯基(Cp)左上及右下CH- 位點中。第3圖另外說明速記記法，其展示鍵結至二環戊二烯基配位體之五邊形單體的鎳。
第4A圖至第4D圖展示用於製造基於NiO之膜的方法中使用的子製程，該膜包含根據實施例400、410、420、及430的TMO材料。第4A圖至第4D圖之子製程可對應於利用表達式(6a)及(6b)之前驅物AX及BY將NiO:CO之組分沉積在導電基板上之原子層沉積製程。如第4A圖(實施例400)所示，諸如基板405的可執行類似於第1B圖之導電基板160之彼功能的功能之基板可暴露於第一氣態前驅物，諸如表達式(6a)之前驅物AX。在一實施例中，對第一氣態前驅物之暴露可包含暴露於雙(環戊二烯基)鎳 (Ni(Cp)2 )達約0.5秒至180.0秒之持續時間。如先前所述，第一氣態前驅物之濃度(諸如原子濃度)以及暴露時間可經調整以賦能諸如呈CO形式之碳的例如在約0.1%與約50.0%之間的最終原子濃度。在某些實施例中，尤其是其中需要相對高原子濃度之摻雜劑(例如，CO)之彼等實施例，第3A圖至第3D圖之暴露時間及/或其他子製程可增加以便在例如基於NiO之膜內賦能摻雜劑的例如在約10.0%至約50.0%之間的原子濃度。
參考第4A圖，基板對氣態Ni(Cp)2 之暴露可引起Ni(Cp)2 分子或Ni(Cp)晶格結構在基板405之表面的各種位置處之連接。沉積可發生在加熱腔室中，該加熱腔室可獲得例如在近似20.0℃至400.0℃溫度範圍內的溫度。然而，應注意諸如包含小於近似20.0℃及大於近似400.0℃之溫度範圍的額外溫度範圍為可能的，且所請求標的不限於此方面。
如第4B圖(實施例410)所示，在諸如導電基板405之導電基板暴露於諸如包含Ni(Cp)2 之氣態前驅物的氣態前驅物之後，可沖洗腔室之剩餘氣態Ni(Cp)2 及/或Cp配位體。在一實施例中，對於包含Ni(Cp)2之氣態前驅物之實例而言，可沖洗腔室達近似在0.5秒至180.0秒範圍內之持續時間。在一或多個實施例中，沖洗持續時間可例如取決於未反應配位體對腔室內的表面之親和力或吸引力(除化學鍵接以外)。
如第4C圖(實施例420)所示，諸如表達式(6a)之前驅物BY的第二氣態前驅物可引入腔室中。如先前所提及，第二氣態前驅物可包含氧化劑，其可操作來位移諸如(Cp)2 之第一配位體，且以諸如氧(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 )(僅舉幾例)之氧化劑置換配位體。因此，如第4C圖所示，氧原子可與鍵結至基板405的至少一些鎳原子形成鍵。在一實施例中，根據下文表達式(7)，前驅物BY可氧化Ni(Cp)2 以形成許多另外的氧化劑，及/或其組合：
Figure 02_image011
潛在副產物(例如，CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 、...) (7) 其中C5 H5 在表達式(7)中已替代Cp。如第4C圖所示，展示許多潛在的副產物，包括例如C2 H5 、CO2 、CH4 、及C5 H6 。亦如第3C圖所示，羰基(CO)分子可諸如在例如位點460及461處鍵結至氧化鎳晶格結構。在實施例中，如本文先前所提及，鎳至羰基鍵(例如，NiO:CO)之相對高原子濃度，諸如在例如約10.0%與約50.0%之間的原子濃度，可產生至少近似電阻性質之膜。
在特定實施例中，氧化劑之引入可受限制以便賦能具有相對高百分比之氧空位的NiO晶格結構之形成。因此，在一個實施例中，引入第4C圖之子製程中的氧之量可小於化學計量之數量，從而可促進包含高於閾值量的氧空位百分比的NiO晶格結構之形成。例如，在特定實施例中，第4C圖之子製程可利用約25.0%之氧化學計量之量與約95.0%之氧化學計量之量之間的量，且所請求標的不限於此方面。在某些實施例中，除使用非化學計量之量的氧之外，氧空位之所要或閾值百分比可藉由共流前驅物氣體來產生，該前驅物氣體例如可影響氧與NiO晶格結構之鍵結。另外，諸如腔室溫度、前驅物氣體溫度等等的沉積製程之其他參數可經修改以便產生具有至少為閾值百分比之氧空位的NiO晶格結構。應注意，所請求標的不限於修改用於原子層沉積製程之特定參數。實情為，所請求標的意欲涵蓋在NiO晶格結構中賦能至少閾值百分比之氧空位的所有沉積製程。
如第4D圖(實施例430)所示，回應於諸如參考第4C圖描述的一或多種氧化劑之引入，例如可自腔室沖洗諸如CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 之潛在烴副產物。在特定實施例中，腔室之沖洗可利用近似在0.01 Pa至105.0 kPa之範圍內的壓力發生達近似在0.5秒至180.0秒之範圍內的持續時間，但所請求標的不限於此方面。
在特定實施例中，第4A圖至第4D圖之子製程可重複直至達成TMO材料膜之所要厚度，諸如約1.5 nm至約100.0 nm之厚度。如本文先前所提及，諸如參考第4A圖至第4D圖所示及所描述的原子層沉積方法例如可至少部分地產生TMO材料膜，其例如具有對一個原子層沉積循環而言約0.6 Å至約1.5 Å之厚度。因此，為構造包含500.0 Å (50.0 nm)之厚度的TMO材料膜，只作為可能的實例，可利用例如AX + BY執行近似300至900次雙前驅物循環。在某些實施例中，層沉積循環之參數可例如經調整以獲得所要性質，諸如作為摻雜劑操作的替代配位體之原子濃度，且所請求標的不限於此方面。
在特定實施例中，在完成一或多次原子層沉積循環之後，TMO材料膜可暴露於高溫，其可輔助將TMO材料膜之至少一部分轉化成CEM。至少在某些實施例中，此種轉化可允許包含TMO材料及摻雜劑之膜自電阻性元件轉變成展現諸如自高阻抗或絕緣狀態至低阻抗或導電狀態之阻抗狀態轉變的元件，在該電阻性元件中，穿過元件之電流可與所施加電壓成近似線性比例。在實施例中，TMO材料膜對高溫之暴露可涉及使用溫度受控腔室產生約100.0℃至約800.0℃之溫度歷時在約30.0秒至約120.0分鐘之範圍內的持續時間。在特定實施例中，腔室溫度可限定至稍微更窄的範圍，諸如，約200.0℃至約500.0℃之溫度歷時在例如約1.0分鐘至約60.0分鐘之範圍內的持續時間，且所請求標的不限於該些方面。
第5A圖及第5B圖展示根據實施例500及550的包含呈氧空位形式之缺陷的氧化鎳晶格結構之代表性部分，該等缺陷可藉由羰基分子(CO)或藉由氨分子(NH3 )來修復。在一特定實施例中，NiO複合物505及507可表示Ni原子之配位圈，其可由多達六個氧原子圍繞(在第5A圖及第5B圖中以「O」引用)。然而，如第5A圖所示，氧空位510及520可指示氧原子回應於非化學計量之量的前驅物氣體之使用已變位或位移所在的位置，諸如參考第4C圖所描述。應注意，NiO晶格結構內的氧空位可經由使用不同於原子層沉積之其他沉積技術來產生，該等其他沉積技術諸如化學氣相沉積、電漿化學氣相沉積、濺鍍沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、或類似物。
如第5B圖所示，諸如包含NiO之晶格結構的過渡金屬氧化物晶格結構內的氧空位例如可藉由外來CO配位體560或外來NH3 配位體570修復，該等配位體可作為替代配位體操作以填充氧空位，諸如第5A圖之氧空位510及520。CO配位體560或NH3 配位體570可在加熱或退火製程期間定位在TMO材料膜之氧空位處，在該等加熱或退火製程中，膜在腔室中暴露於約200℃至約500℃之高溫達例如約1.0分鐘至約60.0分鐘之持續時間，且所請求標的不限於該些方面。在外來配位體CO或NH3 存在於諸如NiO晶格結構之TMO材料晶格結構內時，外來配位體可操作來允許金屬將一或多個電子逆給予至TMO材料之晶格結構。如本文先前所提及，逆給予允許TMO材料作為CEM操作，其中電子係可控制地且可逆地給予至例如TMO材料之導電帶。此種可逆給予允許諸如NiO:CO之TMO材料在高阻抗或絕緣狀態與低阻抗或導電狀態之間轉換。
除修復例如在TMO材料之晶格結構中的諸如氧空位之缺陷之外，使TMO材料膜暴露於高溫可減少沉積膜內的摻雜劑之原子濃度。例如，在一實施例中，包含一原子濃度的諸如CO之摻雜劑的TMO膜可自諸如在約10.0%至約50.0%之間的濃度的第一原子濃度減少至諸如在約1.0%至約15.0%之間的濃度的第二原子濃度。在實施例中，此種減少可允許沉積膜，諸如包含過渡金屬及/或TMO之膜，自電阻性電路元件轉變至展現關聯電子材料元件性質之電路元件。例如，使TMO材料膜暴露於高溫可產生另外的益處，諸如更均勻地分佈諸如CO之摻雜劑分子，且所請求標的不限於此方面。
第6A圖為根據實施例600的在TMO材料膜內的重新定位至氧空位的摻雜劑分子，以及氧化物層之形成的說明。僅說明可能的實例，諸如CO或NH3 的摻雜劑分子之重新定位可回應於升高TMO材料膜610之溫度，諸如約200℃至約500℃之溫度而發生，如藉由第6A圖中之描述符T↑所示。在特定實施例中，兩者皆可與TMO材料膜610之至少一部分接觸的導電上覆層620及導電基板605可操作來限制摻雜劑分子之蒸發。在實施例中，對摻雜劑之蒸發的限制可允許氧空位、諸如第5A圖之氧空位510及520之修復，而不顯著地減少摻雜劑之原子濃度。對TMO材料內的摻雜劑之蒸發的限制可至少部分地賦能另外的結果，且所請求標的不限於此方面。
在特定實施例中，升高TMO材料膜610之溫度可操作來對可表示例如CO、NO、或NH3 之分子的外來配位體分子615賦予充分熱能，以便將獨立或未連接的外來配位體分子再定位至諸如關於第5A圖及第5B圖描述的氧空位510及520之氧空位。在某些實施例中，可由第6A圖中之箭頭625表示的外來配位體分子至氧空位之此種重新定位可允許給予/逆給予之活化，其中電子可控制地且可逆地給予至例如TMO材料之導電帶。此種可逆電子給予允許諸如NiO:CO之TMO材料在高阻抗或絕緣狀態與低阻抗或導電狀態之間轉換，此可為CEM操作之特性。
除蒸發及/或重新定位摻雜劑分子之外，TMO材料膜之暴露可輔助在導電基板605與TMO材料膜610之間的界面處及在導電上覆層620與TMO材料膜610之間的界面處形成氧化物層635。在第6A圖之實施例中，導電基板605及導電上覆層620可包含例如能夠形成導電氧化物之材料，諸如釕、或銥。可在如參考第4A圖至第4C圖描述的諸如原子層沉積之沉積製程期間累積在TMO材料膜610內的諸如O2 、臭氧O3 、NO等等的過量氧化劑之存在可賦能氧化物層635及640之形成。在實施例中，導電基板605及導電上覆層620可包含至少約50.0%釕或至少約50.0%銥之原子濃度，從而可賦能在層635及640處形成氧化釕或氧化銥。然而，所請求標的意欲涵蓋包含可在與TMO材料膜之界面處形成導電氧化物的所有類型導電材料之導電基板及導電上覆層。
在特定實施例中，氧化物層635及/或640可包含多至約50.0 nm之厚度；然而，所請求標的意欲涵蓋具有大於約50.0 nm、諸如約60.0 nm、約75.0 nm等等之厚度的氧化物層。在諸如第6B圖之實施例(實施例650)的其他實施例中，氧化物層636可包含顯著地小於50.0 nm之厚度，諸如「單層」。在此情境中，單層意謂具有相應於單一分子之厚度的厚度之導電氧化物的層。因此，如第6B圖所示，氧化物層636包含單一分子之厚度，其中個別分子係由O表示，覆蓋近似100.0%之TMO材料膜610。因此，在實施例650中，具有單層之厚度的氧化物層636可將導電基板605與TMO材料膜610分離。應注意，雖然未在第6B圖中明確標示，但在特定實施例中，使導電上覆層620與TMO材料膜610分離的氧化物層640亦可包含單層。
然而，在諸如第6C圖之實施例(實施例675)的其他實施例中，氧化物層637可包含「子單層」，在此情境中，其意謂具有小於單一分子之厚度的厚度之導電氧化物之層。因此，如第6C圖所示，氧化物層637包含覆蓋小於100.0%之TMO材料膜610的層。在實施例中，此種層將允許TMO材料膜610與導電基板605之間的至少偶爾直接接觸。應注意，雖然未在第6C圖中明確標示，但在特定實施例中，使導電上覆層620與TMO材料膜610分離的氧化物層640亦可包含子單層。
第7圖為展示根據實施例700的產生TMO材料膜之高溫的熱源之圖表。如參考第2圖所描述，例如，包含TMO材料及具有約25.0%之原子濃度的外來配位體的電阻性膜可在腔室中暴露於例如500.0°之高溫達近似60.0分鐘。回應於此種暴露，外來配位體之原子濃度可顯著地減少以達例如10.0%之值，從而可賦能電阻性膜作為展現阻抗狀態之合乎需要轉換的CEM元件操作。然而，在特定實施例中，可能有利的是利用氙閃光燈或雷射熱源將包含TMO材料之膜在腔室中暴露於例如相對高溫達減少的持續時間，諸如，約250.0 μs至約2.0秒。在第7圖之實施例中，閃光燈705可歷經諸如250.0 μs之相對短的持續時間脈衝或閃爍例如以便升高部分612之溫度，而不顯著地升高TMO材料膜610之部分612之溫度。對閃光燈705之此種暴露可提供在TMO材料膜610之一或多個層之一部分處在約900℃至約1500℃之間的高溫。在特定實施例中，閃光燈705可為補充的，或由雷射源715置換，從而可允許TMO材料膜610之諸如子部分613的選定子部分之溫度升高。在實施例中，雷射源715可發射脈衝，諸如在0.5 μs與2.0 μs之間的脈衝，以便產生TMO材料之一或多個層之至少一部分的在900.0℃與1500.0℃之間的溫度。然而，應指出，所請求標的意欲涵蓋脈衝及/或連續波雷射源之操作以產生TMO材料膜之溫度範圍，諸如低於例如900.0℃，及高於1500.0℃之溫度。
第8圖至第9圖為根據實施例的構造CEM元件之另外的方法之流程圖。第8圖之方法(實施例800)可在方塊805處開始，其中TMO材料之膜可例如沉積在諸如第6A圖之導電基板605的導電基板上。在實施例中，TMO材料膜可包含第一原子濃度之外來配位體。方法可在方塊810處繼續，其可包含使TMO材料之膜之至少一部分暴露於高溫以減少外來配位體之原子濃度。在實施例中，暴露於高溫可繼續至少直至TMO材料之膜之一部分能夠在相對導電狀態與相對不同之絕緣狀態之間轉換。
第9圖之方法(實施例900)可在方塊905處開始，其可包含在導電基板上沉積TMO材料之膜，其中TMO材料包含第一原子濃度之外部配位體。方塊910可包含在腔室中自TMO材料之膜蒸發外來配位體之一部分直至TMO材料之膜之至少一部分能夠在相對導電狀態與相對不同絕緣狀態之間轉換。
在實施例中，可在大量積體電路類型之任一者中實施CEM元件。例如，在一實施例中，可在積體電路中實施眾多CEM元件以形成可程式化記憶體陣列，例如可藉由改變一或多個CEM元件之阻抗狀態來重新配置該記憶體陣列。在另一實施例中，例如，可程式化CEM元件可用作為非揮發性記憶體陣列。當然，所請求標的並不限於本文提供之具體實例之範疇。
可形成複數個CEM元件以賦能積體電路元件，其可例如包括具有第一關聯電子材料之第一關聯電子元件及具有第二關聯電子材料之第二關聯電子元件，其中第一關聯電子材料及第二關聯電子材料可包含彼此有差異之實質上不同之阻抗特性。另外，在一實施例中，包含彼此有差異之阻抗特性之第一CEM元件及第二CEM元件可在積體電路之特定階層內形成。另外，在一實施例中，在積體電路之特定階層內形成第一CEM元件及第二CEM元件可包括至少部分地藉由選擇性的磊晶沉積形成CEM元件。在另一實施例中，例如，在積體電路之特定階層內之第一CEM元件及第二CEM元件可至少部分地藉由離子注入而形成，以便改變第一CEM元件及/或第二CEM元件之阻抗特性。
在以上描述中，在特定使用情境中，諸如其中正論述之有形部件（及/或類似地，有形材料）的情況，於「在...上」與「在...上方」之間存在區別。例如，物質在基板「上」之沉積指包括直接實體及有形接觸而在沉積物質與後面實例中之基板之間沒有中間物之沉積，該中間物諸如中間物質（例如，在中間製程操作期間形成的中間物質）；儘管如此，在基板「上方」之沉積，同時理解為可能包括在基板「上」沉積（因為「在...上」亦可精確地稱為「在...上方」），理解為包括其中一或多個中間物，諸如一或多個中間物質，存在於沉積物質與基板之間，使得沉積物質不一定與基板直接實體及有形接觸的情況。
在適當的特定使用情境中，諸如其中論述有形材料及/或有形部件，在「下面」與「在...下」之間進行類似的區分。而在這種特定的使用情境下，「下面」意欲必然意謂著實體上及有形的接觸（類似於剛剛描述的之「上」），「在...下」可能包括其中存在直接實體及有形接觸之情況，但不一定意謂著直接實體及有形接觸，例如如若存在一或多種中間物，諸如一或多種中間物質。因此，「在...上」被理解為意謂「在...直接上方」及「下面」理解為意謂「在...直接下面」。
同樣應理解，諸如「在...上方」及「在...下」以類似於上述術語「向上」、「向下」、「頂部」、「底部」等之方式理解。這些術語可以用於便於論述，但並不意欲必然限制所請求標的之範疇。例如，術語「在...上方」例如並不意謂著申請專利範圍僅限於實施例是正面向上的情況，諸如與上端朝下之實施例作對比。實例包括作為一個說明之倒裝晶片，其中例如在不同時候（例如，在製造期間）的取向可不一定對應於最終產品之取向。因此，作為一實例，如若物件以特定方向（諸如倒置）在適用的主張範疇之內，作為一個實例，則同樣地，後者亦應被解釋為以另一方向包括在適用的主張範疇內，諸如正面朝上，又作為一實例，反之亦然，即使適用的文字請求項語言有可能以其他方式解釋。又，當然，如與發明專利說明書中情況一樣，尤其是描述及/或使用之特定情境提供關於得出合理推斷的有用指導。
除非另有說明，在本揭示內容之情境中，術語「或」若用於關聯諸如A、B或C之清單，則意欲表示在此以包括性意義使用之A、B及C，以及在此以排他性意義使用之A，B或C。在此理解之下，「及」用於包括性意義，且意欲意味著A、B及C；而「及/或」可用於極其小心清楚表示包含所有前述意義，但此用法並非必需。另外，術語「一或多個」及/或類似項用以描述單數形式之任一特徵、結構、特性及/或類似物，「及/或」亦用以描述複數個及/或一些其他組合之特徵、結構特性及/或類似物。另外，術語「第一」、「第二」、「第三」及類似術語例如用以區別不同態樣，諸如不同部件，而不提供數字限制或表示特別順序，除非另外明確地指示。同樣地，術語「基於」及/或類似術語被理解為未必意欲傳達諸因素之詳盡清單，但允許不一定明確描述之額外因素之存在。
此外，針對關於所請求標的之實施方式並進行關於程度的測試、量測及/或規格的情況，意欲以以下方式理解。作為一實例，在給定情況下，假設要量測物理性質之值。繼續參考這個實例，如若普通技術人員可合理地想到用於關於程度（至少關於性質）的測試、量測及/或規格之可替代合理方法，則至少為了實現目的，所請求標的意欲涵蓋彼等可替代合理方法，除非另有明確指出。作為一實例，如若產生一個區域之量測曲線，並且所請求標的之實施方式指使用區域上斜率之量測，但用以估計區域上斜率之各種合理及替代技術存在，則所請求標的意欲涵蓋彼等合理的替代技術，即使該等合理替代技術不提供相同的值，相同的量測或相同的結果，除非另有明確說明。
進一步應注意，術語「類型」及/或「類」，（如若使用，諸如具有特徵、結構、特性及/或類似物），使用「光學」或「電學」作為簡單實例，意謂以存在微小差異之此種方式至少部分地表示及/或關於特徵、結構、特性、及/或類似物，甚至另外不被認為與特徵、結構、特性及/或類似物完全一致之差異，通常不妨礙特徵、結構、特性及/或類似物屬於「類型」及/或「類」（諸如「光學類型」或「類光學」），如若小差異足夠小，使得特徵、結構、特性及/或類似物亦在存在這種差異的情況下仍被認為是主要存在的。因此，繼續參考這個實例，術語光學類型及/或類光學性質必須意欲包括光學性質。同樣地，作為另一實例，術語電類型及/或類電性質必須意欲包括電性質。應注意，本揭示內容之說明書僅提供一或多個說明性實例，並且所請求標的意欲不限於一或多個說明性實例；又，然而，如同關於專利申請的說明書情況一樣，描述及/或使用之特定情境提供了關於得出合理推斷的有用指導。
在上述描述中，已經描述了所請求標的之各種態樣。出於解釋之目的，闡述了作為實例之具體細節，例如量、系統及/或配置。在其他情況下，可忽略及/或簡化熟知之特徵以便不模糊所請求標的。儘管本文說明及/或描述了某些特徵，但該等熟習此技術者可進行許多修改、置換、變化及/或同等物。因此，應理解，所附專利申請範圍意欲涵蓋符合所主張範疇內之所有修改及/或變更。
100‧‧‧實施例104‧‧‧區域107‧‧‧讀取窗口108‧‧‧點110‧‧‧電壓範圍116‧‧‧點122‧‧‧元件端子126‧‧‧可變電阻器128‧‧‧可變電容器130‧‧‧元件端子150‧‧‧實施例160‧‧‧導電基板170‧‧‧CEM膜180‧‧‧導電覆層200‧‧‧實施例205‧‧‧方塊210‧‧‧方塊300‧‧‧實施例400‧‧‧實施例405‧‧‧基板410‧‧‧實施例420‧‧‧實施例430‧‧‧實施例460‧‧‧位點461‧‧‧位點500‧‧‧實施例505‧‧‧NiO複合物507‧‧‧NiO複合物510‧‧‧氧空位520‧‧‧氧空位550‧‧‧實施例560‧‧‧外來CO配位體570‧‧‧NH3配位體600‧‧‧實施例605‧‧‧導電基板610‧‧‧TMO材料膜612‧‧‧部分613‧‧‧部分615‧‧‧外來配位體分子620‧‧‧導電上覆層625‧‧‧箭頭635‧‧‧氧化物層636‧‧‧氧化物層637‧‧‧氧化物層640‧‧‧氧化物層650‧‧‧實施例675‧‧‧實施例700‧‧‧實施例705‧‧‧閃光燈715‧‧‧雷射源800‧‧‧實施例805‧‧‧方塊810‧‧‧方塊900‧‧‧實施例905‧‧‧方塊910‧‧‧方塊
所請求標的在說明書之結論部分特別指出並明確主張保護。然而，關於組織及/或操作方法，連同其目標、特徵、及/或優點而言，所請求標的可在結合隨附圖式閱讀時最佳地藉由參考以下詳細說明來理解，在該等附圖中：
第1A圖為由關聯電子材料形成的元件之電流密度對比電壓分佈之實施例之說明；
第1B圖為包含關聯電子材料之開關元件之實施例之說明及關聯電子材料開關之等效電路之示意圖；
第2圖為根據實施例的構造關聯電子材料(correlated electron material; CEM)元件之方法的流程圖；
第3圖為雙(環戊二烯基)分子(Ni(C5 H5 )2 )之圖表，其可充當在根據實施例的CEM元件之製造中使用的呈氣態形式的示例性前驅物；
第4A圖至第4D圖展示用於製造基於NiO之膜的方法中使用的子製程，該膜包含根據實施例的關聯電子材料元件；
第5A圖及第5B圖展示根據實施例的包含呈氧空位形式之缺陷的氧化鎳晶格結構之代表性部分，該等缺陷可藉由羰基分子(CO)或藉由氨分子(NH3 )來修復；
第6A圖為根據實施例的在過渡金屬氧化物(transition metal oxide; TMO)材料膜內的重新定位至氧空位的摻雜劑分子，以及氧化物層之形成的說明；
第6B圖至第6C圖為根據實施例的展示回應於CEM膜及基板暴露於溫度而在CEM膜與導電基板之間的界面處形成導電氧化物的單層及子單層之說明；及
第7圖為展示根據實施例700的產生TMO材料膜之高溫的熱源之圖表；及
第8圖至第9圖為根據實施例的構造CEM元件之另外的方法之流程圖。
在以下詳細說明中參考形成本案之一部分之附圖，其中相同元件符號可指示全文中對應及/或類似的相同部件。應理解，諸如為了說明之簡明性及/或清晰性起見，圖未按比例繪製。例如，一些態樣之尺寸可相對於其他而誇示。另外，應理解可使用其他實施例。另外，可在不脫離所請求標的之前提下進行結構及/或其他變更。本說明書對「所請求標的」之引用意欲被一或多個請求項或其任意部分覆蓋之標的，並不一定意指完整的請求項集合、請求項集合（例如，方法請求項、裝置請求項等）之特定組合、或特定的請求項。亦應注意，諸如向上、向下、頂部、底部等之方向及/或引用可用以便於圖式之論述，及/或並不意欲限制所請求標的之應用。因此，以下詳細說明不應視為限制所請求標的及/或同等物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200‧‧‧實施例
205‧‧‧方塊
210‧‧‧方塊

Claims (29)

  1. 一種構造一關聯電子材料(CEM)元件之方法，其包含以下步驟：在一導電基板上形成一過渡金屬氧化物(TMO)材料之一或多個層，該TMO材料之該一或多個層包含一第一原子濃度之一外來配位體；及使形成在該導電基板上的該TMO材料之該一或多個層之至少一第一部分在一腔室中暴露於一高溫，而不升高該TMO材料之該一或多個層之至少一第二部分的一溫度，直至該TMO材料之該一或多個層之至少該第一部分包含不大於一第二原子濃度之該外來配位體，該第二原子濃度之該外來配位體賦能一低阻抗或導電狀態。
  2. 如請求項1所述之方法，其中該外來配位體之該第二原子濃度小於該外來配位體之該第一原子濃度。
  3. 如請求項1所述之方法，其中該外來配位體充當一摻雜劑以賦能該TMO材料之該一或多個層之該部分的該導電狀態。
  4. 如請求項3所述之方法，其中該摻雜劑包含具有碳或羰基(CO)官能基的一化合物、氧化氮(NO)、或氨(NH3)。
  5. 如請求項1所述之方法，其進一步包含以下步驟：在使形成在該導電基板上的該TMO材料之該一或多個層暴露於該高溫之步驟之前在TMO材料之該一或多個層上形成一導電上覆層。
  6. 如請求項5所述之方法，其中至少執行暴露於該高溫之步驟直至一導電氧化物層形成在該導電基板與該TMO材料之間的一界面處。
  7. 如請求項6所述之方法，其中該導電基板包含至少50.0%原子濃度之銥，且其中該導電氧化物層包含氧化銥。
  8. 如請求項6所述之方法，其中該導電基板包含至少50.0%原子濃度之釕，且其中該導電氧化物層包含氧化釕。
  9. 如請求項6所述之方法，其中該導電氧化物層包含該導電氧化物之一子單層、該導電氧化物之一單層、或該導電氧化物之複數個層。
  10. 如請求項1所述之方法，其中使形成在該導電基板上的該TMO材料之該一或多個層暴露於該高溫之步驟產生該外來配位體的約0.1%至約15.0%之一原子濃度。
  11. 如請求項10所述之方法，其中將被置於該低阻抗或導電狀態的該TMO材料之該一或多個層之 該部分能夠自該低阻抗或導電狀態轉變至一高阻抗或絕緣狀態。
  12. 如請求項1所述之方法，其中該高溫包含在約200.0℃至約500.0℃之間的一範圍，且其中該TMO材料之該一或多個層暴露於該高溫達約1.0分鐘至約60.0分鐘之一持續時間。
  13. 如請求項1所述之方法，其中該高溫係經由具有在0.5μs與2.0μs之間的一持續時間的一或多個雷射脈衝達成以在該TMO材料之該一或多個層之該部分處提供等於約900.0℃至約1500.0℃之一溫度。
  14. 如請求項1所述之方法，其中該高溫係利用一閃光燈之一或多個脈衝歷時在約250.0μs與約2.0秒之間的持續時間來達成以在該TMO材料之該一或多個層之該部分處提供等於約900.0℃至約1500.0℃之一溫度。
  15. 如請求項1所述之方法，其中該外來配位體之該第一原子濃度包含在約0.1%與約50.0%之間的濃度。
  16. 一種製造一關聯電子材料(CEM)元件之方法，其包含以下步驟：在一導電基板上沉積一過渡金屬氧化物(TMO)材 料之一膜，該TMO材料包含一原子濃度之一外來配位體；及使該TMO材料之該膜之至少一第一部分在一腔室中暴露於一高溫以減少該外來配位體之該原子濃度，而不升高該TMO材料之該膜之至少一第二部分的一溫度，直至該TMO材料之該膜之至少該第一部分能夠在一導電狀態與一實質上不同之絕緣狀態之間轉換。
  17. 如請求項16所述之方法，其中在該實質上不同之絕緣狀態中操作的該TMO材料之該膜之該部分展現大於在該導電狀態中展現的該電阻至少5.0倍的一電阻。
  18. 如請求項16所述之方法，其中該外來配位體對應於具有碳或羰基(CO)官能基的一化合物、氧化氮(NO)、或氨(NH3)。
  19. 如請求項16所述之方法，其進一步包含以下步驟：在使TMO材料之該膜暴露於該高溫之步驟之前在TMO材料之該膜上形成一導電上覆層。
  20. 如請求項16所述之方法，其中該導電基板包含至少50.0%原子濃度之銥或至少50.0%原子濃度之釕，且其中暴露之步驟起作用來在該TMO材料之該膜與該導電基板之間的一界面處形成氧化銥或氧 化釕之至少一子單層。
  21. 如請求項16所述之方法，其中該TMO材料之該部分包含一相對低阻抗狀態或一相對高導電狀態。
  22. 如請求項16所述之方法，其中該高溫包含在約200.0℃至約500.0℃之間的一範圍的溫度，且其中該TMO材料之該膜經暴露達約1.0分鐘至約60.0分鐘之一持續時間。
  23. 如請求項16所述之方法，其中該高溫係經由具有在0.5μs與2.0μs之間的一持續時間的一或多個雷射脈衝達成以在該TMO材料之該膜之該部分處提供等於在約900.0℃至約1500.0℃之間的一溫度。
  24. 如請求項16所述之方法，其中該高溫係利用一閃光燈之一或多個脈衝歷時在約250.0μs與約2.0秒之間的持續時間來達成以在該TMO材料之該膜之該部分處提供等於約900.0℃至約1500.0℃之間的一溫度。
  25. 如請求項16所述之方法，其中該外來配位體之該原子濃度包含在約0.1%與約50.0%之間的濃度。
  26. 一種製造一關聯電子材料(CEM)元件之 方法，其包含以下步驟：在一導電基板上沉積一過渡金屬氧化物(TMO)材料之一膜，該TMO材料包含一第一原子濃度之一外來配位體；及在一腔室中自該TMO材料之該膜的至少一第一部分蒸發該外來配位體之一部分，而不蒸發該TMO材料之該膜之至少一第二部分，直至該TMO材料之該膜之至少該第一部分能夠在一相對導電狀態與一實質上不同之絕緣狀態之間轉換。
  27. 如請求項26所述之方法，其中自該TMO材料之該膜蒸發該外來配位體之該部分之步驟包含以下步驟：使該TMO材料之該膜暴露於在約150.0℃至約600.0℃之間的一溫度達在約1.0分鐘與約60.0分鐘之間的一持續時間。
  28. 如請求項26所述之方法，其中自該TMO材料之該膜蒸發該外來配位體之該部分之步驟包含以下步驟：使該TMO材料之該膜暴露於具有在0.5μs與2.0μs之間的一持續時間之一或多個雷射脈衝以在該TMO材料之該膜之該部分處提供在約900.0℃至約1500.0℃之間的一溫度。
  29. 如請求項26所述之方法，其中自該TMO材料之該膜蒸發該外來配位體之該部分之步驟包含以 下步驟：利用在約250.0μs與約2.0秒之間的一或多個閃光使該TMO材料之該膜之至少一部分暴露以在該TMO材料之該膜之該部分處提供等於在約900.0℃至約1500.0℃之間的一溫度。
TW107122806A 2017-07-03 2018-07-02 製造關聯電子材料(cem)元件 TWI771445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/641,124 2017-07-03
US15/641,124 US10797238B2 (en) 2016-01-26 2017-07-03 Fabricating correlated electron material (CEM) devices

Publications (2)

Publication Number Publication Date
TW201907041A TW201907041A (zh) 2019-02-16
TWI771445B true TWI771445B (zh) 2022-07-21

Family

ID=63077891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122806A TWI771445B (zh) 2017-07-03 2018-07-02 製造關聯電子材料(cem)元件

Country Status (5)

Country Link
US (2) US10797238B2 (zh)
KR (1) KR20200026256A (zh)
CN (1) CN110800121A (zh)
TW (1) TWI771445B (zh)
WO (1) WO2019008339A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180216228A1 (en) * 2016-01-26 2018-08-02 Arm Ltd. Fabrication of correlated electron material devices
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
CN109980129B (zh) * 2017-12-27 2020-09-22 Tcl科技集团股份有限公司 一种金属氧化物及其制备方法与qled器件
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US20210066593A1 (en) * 2019-08-28 2021-03-04 Cerfe Labs, Inc. Dopant activation anneal for correlated electron device
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072401A1 (en) * 2002-10-10 2004-04-15 Nec Electronics Corporation Method for forming capacitor
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
TW201432086A (zh) * 2013-02-08 2014-08-16 Advanced Tech Materials 用於低漏電流與低等效氧化層厚度ＢｉＴａＯ薄膜之ＡＬＤ製程

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133599A (ja) * 1988-11-11 1990-05-22 Agency Of Ind Science & Technol 酸化イリジウム膜の製造方法
US5138520A (en) 1988-12-27 1992-08-11 Symetrix Corporation Methods and apparatus for material deposition
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
US5997642A (en) 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
KR100324822B1 (ko) 1999-12-28 2002-02-28 박종섭 반도체소자의 게이트 산화막 제조방법
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6927178B2 (en) 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
TW200411923A (en) 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
KR100460841B1 (ko) 2002-10-22 2004-12-09 한국전자통신연구원 플라즈마 인가 원자층 증착법을 통한 질소첨가 산화물박막의 형성방법
JP4257576B2 (ja) 2003-03-25 2009-04-22 ローム株式会社 成膜装置
US7442415B2 (en) 2003-04-11 2008-10-28 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
JP4829502B2 (ja) 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US20070087581A1 (en) 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
KR101213702B1 (ko) 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080248648A1 (en) * 2007-04-06 2008-10-09 Thompson David M Deposition precursors for semiconductor applications
US20080254218A1 (en) 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition
EP2201149B1 (en) 2007-09-14 2013-03-13 Sigma-Aldrich Co. Methods of preparing titanium containing thin films by atomic layer deposition using monocyclopentadienyl titanium-based precursors
WO2009114796A1 (en) 2008-03-13 2009-09-17 Symetrix Corporation Correlated electron material with morphological formations
US8551809B2 (en) 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8319208B2 (en) 2008-10-02 2012-11-27 Zettacore Ip, Inc. Methods of forming thin films for molecular based devices
TWI384556B (zh) 2008-11-12 2013-02-01 Nat Applied Res Laboratoires Microwave activation annealing process
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8373271B2 (en) 2010-05-27 2013-02-12 International Business Machines Corporation Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
KR20120026313A (ko) 2010-09-09 2012-03-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
KR20140085461A (ko) 2011-09-27 2014-07-07 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 니켈 비스 디아자부타디엔 전구체, 그들의 합성, 및 니켈 함유 필름 침착을 위한 그들의 용도
JP5351363B1 (ja) 2011-10-24 2013-11-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US20140227457A2 (en) * 2011-12-16 2014-08-14 Centro De Investigacion Cientifica Y De Educacion Superior De Ensenada, Baja California Process for obtaining metaloxides by low energy laser pulses irradiation of metal films
TWI554636B (zh) 2012-04-25 2016-10-21 應用材料股份有限公司 由金屬脒鹽前驅物製造介電膜的方法
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US20130337170A1 (en) 2012-06-19 2013-12-19 Xuesong Li Methods and Apparatus for the Synthesis of Large Area Thin Films
US9194040B2 (en) 2012-07-25 2015-11-24 Applied Materials, Inc. Methods for producing nickel-containing films
US8852996B2 (en) * 2012-12-20 2014-10-07 Intermolecular, Inc. Carbon doped resistive switching layers
TWI493549B (zh) 2013-03-05 2015-07-21 Nat Univ Tsing Hua 電阻式隨機存取記憶體
US20140262028A1 (en) 2013-03-13 2014-09-18 Intermolecular, Inc. Non-Contact Wet-Process Cell Confining Liquid to a Region of a Solid Surface by Differential Pressure
US10002699B2 (en) 2013-04-25 2018-06-19 Hitachi Automotive Systems, Ltd. Electromagnetic coil driving control device
US9472757B2 (en) * 2013-07-19 2016-10-18 Asm Ip Holding B.V. Method of making a resistive random access memory device
US20150179316A1 (en) 2013-12-23 2015-06-25 Intermolecular Inc. Methods of forming nitrides at low substrate temperatures
US9246085B1 (en) 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
EP3373352A1 (en) 2014-12-09 2018-09-12 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9735071B2 (en) 2015-08-25 2017-08-15 International Business Machines Corporation Method of forming a temporary test structure for device fabrication
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US10032487B2 (en) 2016-03-31 2018-07-24 Arm Ltd. One-time and multi-time programming using a correlated electron switch
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
GB2561579B (en) 2017-04-19 2020-02-26 Coherent Scotland Ltd Frequency-conversion crystal for femtosecond-laser pulses
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072401A1 (en) * 2002-10-10 2004-04-15 Nec Electronics Corporation Method for forming capacitor
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
TW201432086A (zh) * 2013-02-08 2014-08-16 Advanced Tech Materials 用於低漏電流與低等效氧化層厚度ＢｉＴａＯ薄膜之ＡＬＤ製程

Also Published As

Publication number Publication date
KR20200026256A (ko) 2020-03-10
US20200357992A1 (en) 2020-11-12
TW201907041A (zh) 2019-02-16
US20170301859A1 (en) 2017-10-19
WO2019008339A3 (en) 2019-02-07
US11450804B2 (en) 2022-09-20
US10797238B2 (en) 2020-10-06
CN110800121A (zh) 2020-02-14
WO2019008339A2 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI722259B (zh) 由相關電子材料形成的開關裝置
TWI747934B (zh) 製造具有不同的摻雜物種原子或分子濃度的相關電子材料膜
TWI738942B (zh) 相關電子材料元件及其構造方法
WO2017129970A1 (en) Fabrication of correlated electron material devices
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
US10276795B2 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
JP2019532501A (ja) Ｃｅｍスイッチングデバイス
US20200161549A1 (en) Correlated electron material (cem) device
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
US20180216228A1 (en) Fabrication of correlated electron material devices
WO2018051062A2 (en) A cem switching device
US20210066593A1 (en) Dopant activation anneal for correlated electron device