KR100960013B1 - 저항성 메모리 소자 및 그 제조 방법 - Google Patents

저항성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100960013B1
KR100960013B1 KR1020080072475A KR20080072475A KR100960013B1 KR 100960013 B1 KR100960013 B1 KR 100960013B1 KR 1020080072475 A KR1020080072475 A KR 1020080072475A KR 20080072475 A KR20080072475 A KR 20080072475A KR 100960013 B1 KR100960013 B1 KR 100960013B1
Authority
KR
South Korea
Prior art keywords
memory device
resistive memory
resistive
diffusion prevention
oxygen diffusion
Prior art date
Application number
KR1020080072475A
Other languages
English (en)
Other versions
KR20100011318A (ko
Inventor
이유진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080072475A priority Critical patent/KR100960013B1/ko
Priority to US12/411,128 priority patent/US8575586B2/en
Publication of KR20100011318A publication Critical patent/KR20100011318A/ko
Application granted granted Critical
Publication of KR100960013B1 publication Critical patent/KR100960013B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

본 발명은 저항성 메모리 소자 및 그 제조 방법에 관한 것으로서, 상기 과제를 해결하기 위한 본 발명의 저항성 메모리 소자는, 기판상의 하부 전극; 상기 하부 전극 상의 저항층; 상기 저항층 상의 상부 전극; 및 상기 저항층과 상기 상부 전극의 계면에 구비되는 산소 확산 방지 패턴을 포함하고, 상술한 본 발명에 의한 저항성 메모리 소자 및 그 제조 방법은, 상부 전극 계면의 산소의 외확산을 방지하여 저항성 메모리 소자 동작시 발생하는 셋 스턱 현상을 방지함으로써 저항성 메모리 소자의 내구성을 향상시킬 수 있다.
저항성 메모리 소자, ReRAM, 산소 공공, 필라멘트 전류 통로, 산소 확산 방지 패턴

Description

저항성 메모리 소자 및 그 제조 방법{RESISTIVE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 비휘발성의 ReRAM(Resistive Random Access Memory) 소자와 같이 저항 변화를 이용하는 저항성 메모리 소자 및 그 제조 방법에 관한 것이다.
최근 디램과 플래쉬 메모리를 대체할 수 있는 차세대 메모리 소자에 대한 연구가 활발히 수행되고 있다.
이러한 차세대 메모리 소자 중 하나는, 인가되는 바이어스에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태를 스위칭(switching)할 수 있는 물질 즉, 저항층을 이용하는 저항성 메모리 소자이다. 이러한 특성을 갖는 저항층으로는 전이금속 산화물을 포함하는 이원 산화물이나 페로브스카이트(perovskite) 계열의 물질이 이용되고 있다.
이와 같은 저항성 메모리 소자의 구조 및 상기의 스위칭 기작(mechanism)을 간략히 설명하면 다음과 같다.
일반적으로 저항성 메모리 소자는 상하부 전극과, 상하부 전극 사이에 위치하는 저항층을 포함하는 구조를 갖는다. 상기의 상하부 전극에 소정 바이어스가 인가되면 인가되는 바이어스에 따라서 상기 저항층 내에 산소 공공(oxygen vacancy)에 의한 필라멘트 전류 통로(filamentary current path)가 생성되거나, 생성된 산소 공공이 제거되어 기 형성된 필라멘트 전류 통로가 사라지게 된다. 이와 같이 필라멘트 전류 통로의 생성 또는 소멸에 의하여 저항층은 서로 구별될 수 있는 두 저항 상태를 나타낸다. 즉, 필라멘트 전류 통로가 생성된 경우 저항이 낮은 상태(예를 들어, 셋(set) 상태)를 나타내고 필라멘트 전류 통로가 소멸된 경우 저항이 높은 상태(예를 들어, 리셋(reset) 상태)를 나타내는 것이다.
그러나, 이와 같은 저항성 메모리 소자에 있어서 쓰기/소거(write/erase) 동작이 반복적으로 수행되면서 셋 상태에서 리셋 상태로 더 이상 돌아가지 않는 셋 스턱(set stuck) 현상이 발생하고 있다. 셋 상태에서 리셋 상태로 돌아가기 위해서는 상부 전극 계면의 산소가 기 형성된 산소 공공을 채움으로써 필라멘트 전류 통로를 소멸시켜야 하는데, 이 상부 전극 계면의 산소는 시간이 지남에 따라 외확산되어 상부 전극 주변에서 결핍되기 때문이다.
결과적으로, 이러한 저항성 메모리 소자는 내구성(endurance) 측면에서 매우 취약하기 때문에, 실질적으로 메모리 소자로 사용되기는 어렵다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 상부 전극 계면의 산소의 외확산을 방지하여 저항성 메모리 소자 동작시 발생하는 셋 스턱 현상을 방지함으로써 저항성 메모리 소자의 내구성을 향상시킬 수 있는 저항성 메모리 소자 및 그 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 저항성 메모리 소자는, 기판상의 하부 전극; 상기 하부 전극 상의 저항층; 상기 저항층 상의 상부 전극; 및 상기 저항층과 상기 상부 전극의 계면에 구비되는 산소 확산 방지 패턴을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 저항성 메모리 소자의 제조 방법은, 기판상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 저항층을 형성하는 단계; 상기 저항층 상에 산소 확산 방지 패턴을 형성하는 단계; 및 상기 산소 확산 방지 패턴을 포함하는 상기 저항층 상에 상부 전극을 형성하는 단계를 포함한다.
상술한 본 발명에 의한 저항성 메모리 소자 및 그 제조 방법은, 상부 전극 계면의 산소의 외확산을 방지하여 저항성 메모리 소자 동작시 발생하는 셋 스턱 현 상을 방지함으로써 저항성 메모리 소자의 내구성을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1a는 본 발명의 제1 실시예에 따른 저항성 메모리 소자 및 그 제조 방법을 설명하기 위한 단면도이고, 도1b는 본 발명의 제2 실시예에 따른 저항성 메모리 소자 및 그 제조 방법을 설명하기 위한 단면도이다.
도1a 및 도1b에 도시된 바와 같이, 본 발명의 제1 실시예 및 제2 실시예에 따른 저항성 메모리 소자는 공통적으로, 소정의 하부 구조물이 형성된 기판(10), 기판(10) 상의 절연막(11), 절연막(11)을 관통하여 기판(10)과 접속되는 콘택 플러그(12), 절연막(11) 상에 위치하면서 콘택 플러그(12)를 덮는 하부 전극(13), 하부 전극(13) 상의 저항층(14) 및 저항층(14) 상의 상부 전극(16)을 포함한다. 여기서, 저항층(14)은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, HfO2 등과 같은 이원 산화물이나 페로브스카이트 계열의 물질로 이루어진다. 또한, 하부 전극(13) 또는 상부 전극(16)은 Ni, Co, Ti, Al, Au, Pt, Ta, Cr, Ag 등과 같은 금속막인 것이 바람직하다.
여기서, 저항층(14)과 상부 전극(16)의 계면에는 산소 확산을 방지하기 위한 산소 확산 방지 패턴(15a, 15b)이 구비된다. 산소 확산 방지 패턴(15a, 15b)은 산소 결합이 강한 물질로 이루어지며, Ti, Ni, Co, Al, Au, Ag, Pt 또는 Ta과 같은 금속으로 이루어지는 것이 더욱 바람직하다. 또한, 도1a에 도시된 바와 같이, 산소 확산 방지 패턴(15a)은 박막 형태이거나, 도1b에 도시된 바와 같이, 산소 확산 방지 패턴(15b)은 점(dot) 형태일 수 있다. 점 형태의 산소 확산 방지 패턴(15b)은 복수개로 서로 이격되어 배치될 수 있으며, 서로의 간격이 실질적으로 동일하게 배치되는 것이 더욱 바람직하다.
이와 같이 저항층(14)과 상부 전극(16)의 계면에 산소 확산 방지 패턴(15a, 15b)이 구비되는 저항성 메모리 소자의 동작을 간략히 설명하면 다음과 같다.
상기 저항성 메모리 소자의 하부 및 상부 전극(13, 16)에 소정 바이어스를 인가하여 저항층(14) 내에 산소 공공에 의한 필라멘트 전류 통로를 생성하는 셋 프로세스를 수행하는 과정에서, 저항층(14) 내의 산소는 산소 확산 방지 패턴(15a, 15b)과 결합하게 된다.
반면, 상기 저항성 메모리 소자의 하부 및 상부 전극(13, 16)에 상기 셋 프로세스에서와 상이한 소정 바이어스를 인가하여 저항층(14) 내에 산소 공공에 의한 필라멘트 전류 통로를 소멸시키는 리셋 프로세스를 수행하는 과정에서, 산소 확산 방지 패턴(15a, 15b)에 결합되어 있던 산소가 이미 형성된 산소 공공을 채움으로써 필라멘트 전류 통로를 소멸시키게 된다. 즉, 산소 확산 방지 패턴(15a, 15b)이 산소의 저장소(reservoir)로 작용하여 리셋 프로세스를 용이하게 하고 셋 스턱 현상을 방지한다. 특히, 점 형태의 산소 확산 방지 패턴(15b)을 이용하는 경우에는 산 소 확산 방지 패턴(15b)이 존재하는 위치에서 일정하게 산소 공공이 채워지므로, 박막 형태의 산소 확산 방지 패턴(15a)을 이용하는 경우에 비하여 리셋 프로세스의 특성이 균일한 장점이 있다. 나아가, 전술한 바와 같이, 점 형태의 산소 확산 방지 패턴(15b)이 복수개로 배치되는 경우 리셋을 좀더 용이하게 할 수 있고, 특히 그 간격이 일정하다면 리셋 프로세스의 특성을 더욱 균일하게 할 있다.
이하, 도1a를 참조하여 본 발명의 제1 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기로 한다.
도1a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(10) 상에 절연막(11)을 형성한 후, 절연막(11)을 관통하여 기판(10)과 접속되는 콘택 플러그(12)를 형성한다.
이어서, 절연막(11) 상에 콘택 플러그(12)를 덮는 하부 전극(13)을 형성하고, 하부 전극(13) 상에 저항층(14)을 형성한다.
이어서, 저항층(14) 상에 금속 박막을 증착하여 박막 형태의 산소 확산 방지 패턴(15a)을 형성한다. 여기서, 금속 박막의 증착 두께는 10~200Å인 것이 바람직하다.
이어서, 박막 형태의 산소 확산 방지 패턴(15a) 상에 상부 전극(16)을 형성한다.
이하, 도1b를 참조하여 본 발명의 제2 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기로 한다.
도1b에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(10) 상에 절연막(11)을 형성한 후, 절연막(11)을 관통하여 기판(10)과 접속되는 콘택 플러그(12)를 형성한다.
이어서, 절연막(11) 상에 콘택 플러그(12)를 덮는 하부 전극(13)을 형성하고, 하부 전극(13) 상에 저항층(14)을 형성한다.
이어서, 저항층(14) 상에 금속 박막을 증착한 후 이에 대하여 열처리 공정을 수행한다. 상기 열처리 공정 수행 결과 금속 박막은 점 형태로 응집된다. 결국 저항층(14) 상에 점 형태의 산소 확산 방지 패턴(15b)이 형성된다. 여기서, 금속 박막의 증착 두께는 10~200Å인 것이 바람직하고, 열처리 공정 온도는 800~900℃인 것이 바람직하다.
이어서, 점 형태의 산소 확산 방지 패턴(15b)이 형성된 저항층(14) 상에 상부 전극(16)을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1a는 본 발명의 제1 실시예에 따른 저항성 메모리 소자 및 그 제조 방법을 설명하기 위한 단면도이고, 도1b는 본 발명의 제2 실시예에 따른 저항성 메모리 소자 및 그 제조 방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판 11 : 절연막
12 : 콘택 플러그 13 : 하부 전극
14 : 저항층 15a, 15b : 산소 확산 방지 패턴
16 : 상부 전극

Claims (16)

  1. 기판상의 하부 전극;
    상기 하부 전극 상의 저항층;
    상기 저항층 상의 상부 전극; 및
    상기 저항층과 상기 상부 전극의 계면에 구비되는 산소 확산 방지 패턴
    을 포함하는 저항성 메모리 소자.
  2. 제1항에 있어서,
    상기 산소 확산 방지 패턴은, 박막 형태인
    저항성 메모리 소자.
  3. 제1항에 있어서,
    상기 산소 확산 방지 패턴은, 점(dot) 형태인
    저항성 메모리 소자.
  4. 제3항에 있어서,
    상기 산소 확산 방지 패턴은, 복수개로 서로 이격되어 배치되는
    저항성 메모리 소자.
  5. 제4항에 있어서,
    상기 산소 확산 방지 패턴 사이의 간격은 실질적으로 동일한
    저항성 메모리 소자.
  6. 제1항에 있어서,
    상기 산소 확산 방지 패턴은, 금속으로 이루어지는
    저항성 메모리 소자.
  7. 제6항에 있어서,
    상기 금속은, Ti, Ni, Co, Al, Au, Ag, Pt 또는 Ta인
    저항성 메모리 소자.
  8. 제1항에 있어서,
    상기 저항층은 이원 산화물 또는 페로브스카이트 계열의 물질인
    저항성 메모리 소자.
  9. 제1항에 있어서,
    상기 하부 전극 및 상기 상부 전극에 인가되는 바이어스에 따라 기 형성된 산소 공공이 상기 산소 확산 방지 패턴에 결합되어 있던 산소에 의하여 채워지는
    저항성 메모리 소자.
  10. 기판상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 저항층을 형성하는 단계;
    상기 저항층 상에 산소 확산 방지 패턴을 형성하는 단계; 및
    상기 산소 확산 방지 패턴을 포함하는 상기 저항층 상에 상부 전극을 형성하는 단계
    를 포함하는 저항성 메모리 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 산소 확산 방지 패턴 형성 단계는,
    상기 저항층 상에 금속 박막을 형성하는 방식으로 수행되는
    저항성 메모리 소자의 제조 방법.
  12. 제10항에 있어서,
    상기 산소 확산 방지 패턴 형성 단계는,
    상기 저항층 상에 금속 박막을 형성하고, 열처리 공정을 수행하여 상기 금속 박막을 금속 점으로 변형시키는 방식으로 수행되는
    저항성 메모리 소자의 제조 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 금속 박막은 10~200Å의 두께로 형성되는
    저항성 메모리 소자의 제조 방법.
  14. 제11항 또는 제12항에 있어서,
    상기 금속 박막은, Ti, Ni, Co, Al, Au, Ag, Pt 또는 Ta로 이루어지는
    저항성 메모리 소자의 제조 방법.
  15. 제12항에 있어서,
    상기 열처리 공정은 800~900℃의 온도 범위에서 수행되는
    저항성 메모리 소자의 제조 방법.
  16. 제10항에 있어서,
    상기 저항층은 이원 산화물 또는 페로브스카이트 계열의 물질로 이루어지는
    저항성 메모리 소자의 제조 방법.
KR1020080072475A 2008-07-24 2008-07-24 저항성 메모리 소자 및 그 제조 방법 KR100960013B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080072475A KR100960013B1 (ko) 2008-07-24 2008-07-24 저항성 메모리 소자 및 그 제조 방법
US12/411,128 US8575586B2 (en) 2008-07-24 2009-03-25 Resistive memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072475A KR100960013B1 (ko) 2008-07-24 2008-07-24 저항성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100011318A KR20100011318A (ko) 2010-02-03
KR100960013B1 true KR100960013B1 (ko) 2010-05-28

Family

ID=41567819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072475A KR100960013B1 (ko) 2008-07-24 2008-07-24 저항성 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8575586B2 (ko)
KR (1) KR100960013B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
KR20110132125A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
US8796656B2 (en) 2010-06-04 2014-08-05 Micron Technology, Inc. Oxide based memory
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
TWI508341B (zh) 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
US10193065B2 (en) 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
CN107155371B (zh) * 2014-12-18 2021-06-25 英特尔公司 包括局部丝状沟道的电阻性存储器单元、包括其的器件、以及制造其的方法
EP3238281A4 (en) 2014-12-24 2018-08-08 INTEL Corporation Resistive memory cells and precursors thereof, methods of making the same, and devices including the same
WO2016159947A1 (en) * 2015-03-30 2016-10-06 Hewlett Packard Enterprise Development Lp Manufacturing memristors
US10230047B2 (en) * 2015-10-22 2019-03-12 Winbond Electronics Corp. RRAM device and method for manufacturing the same
KR102556818B1 (ko) * 2015-12-30 2023-07-19 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
CN111341909A (zh) * 2020-02-07 2020-06-26 中国科学院微电子研究所 一种存储器件及其制作方法、存储器及电子设备
CN111223987A (zh) * 2020-03-06 2020-06-02 厦门半导体工业技术研发有限公司 阻变式存储器以及阻变式存储器的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085529A (ko) * 2003-03-31 2004-10-08 김지영 확산장벽을 갖는 초고집적도 기억소자용 커패시터의하부전극 구조와 커패시터의 하부전극 형성방법 및커패시터의 형성방법
KR20060120463A (ko) * 2005-05-19 2006-11-27 가부시끼가이샤 르네사스 테크놀로지 반도체기억장치 및 그 제조방법
KR20080000358A (ko) * 2006-06-27 2008-01-02 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
KR20080064353A (ko) * 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067862B2 (en) * 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
US7649242B2 (en) * 2006-05-19 2010-01-19 Infineon Technologies Ag Programmable resistive memory cell with a programmable resistance layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085529A (ko) * 2003-03-31 2004-10-08 김지영 확산장벽을 갖는 초고집적도 기억소자용 커패시터의하부전극 구조와 커패시터의 하부전극 형성방법 및커패시터의 형성방법
KR20060120463A (ko) * 2005-05-19 2006-11-27 가부시끼가이샤 르네사스 테크놀로지 반도체기억장치 및 그 제조방법
KR20080000358A (ko) * 2006-06-27 2008-01-02 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
KR20080064353A (ko) * 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20100019219A1 (en) 2010-01-28
KR20100011318A (ko) 2010-02-03
US8575586B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
KR100960013B1 (ko) 저항성 메모리 소자 및 그 제조 방법
US10862029B2 (en) Top electrode for device structures in interconnect
KR100996172B1 (ko) 저항성 메모리 소자 및 그 제조 방법
TWI610476B (zh) 電阻式隨機存取記憶體結構及其形成方法
KR101083643B1 (ko) 저항성 메모리 소자 및 그 제조 방법
US9025360B2 (en) Method for improving data retention of ReRAM chips operating at low operating temperatures
KR101882850B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR101055748B1 (ko) 저항 변화 장치 및 그 제조방법
US20100065836A1 (en) Resistive memory device and method of fabricating the same
JPWO2004008535A1 (ja) 不揮発性メモリおよびその製造方法
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
KR20100078943A (ko) 저항성 램 소자의 제조방법
KR101009334B1 (ko) 저항성 메모리 소자 및 그 제조 방법
TWI569416B (zh) 電阻式隨機存取記憶體及其製造方法
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9153781B2 (en) Method for manufacturing resistive random access storage unit
KR100965772B1 (ko) 저항성 메모리 소자 및 그 제조 방법
KR101025656B1 (ko) 메모리 소자 및 그 제조방법
KR102432689B1 (ko) 다중층 선택 소자 및 그 제조 방법
KR20100020844A (ko) 저항성 메모리 소자 및 그 제조 방법
KR101007562B1 (ko) 저항성 메모리 소자 및 그 제조 방법
CN106992248A (zh) 存储装置与电阻式存储单元的操作方法
KR20110070559A (ko) 저항성 메모리 소자 제조 방법
KR20090043922A (ko) 상변화 메모리 소자 및 그 제조 방법
KR20110044407A (ko) 상변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee