CN111223987A - 阻变式存储器以及阻变式存储器的制造方法 - Google Patents
阻变式存储器以及阻变式存储器的制造方法 Download PDFInfo
- Publication number
- CN111223987A CN111223987A CN202010150850.5A CN202010150850A CN111223987A CN 111223987 A CN111223987 A CN 111223987A CN 202010150850 A CN202010150850 A CN 202010150850A CN 111223987 A CN111223987 A CN 111223987A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistive
- random access
- oxygen
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 46
- 239000001301 oxygen Substances 0.000 claims abstract description 46
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical group 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种阻变式存储器以及阻变式存储器的制造方法，其中，阻变式存储器包括顶电极、底电极和阻变层，所述阻变层夹设在所述顶电极和底电极之间，所述阻变层为金属氧化物层，所述顶电极包括第一部分和第二部分，所述第一部分位于所述第二部分之内，所述第一部分与所述阻变层相接触并位于所述阻变层的设定位置处，所述第一部分能够与所述阻变层中的氧相结合，所述第一部分与氧的结合能力强于所述第二部分与氧的结合能力。本发明可提高阻变式存储器的使用效果。
Description
技术领域
本发明涉及电子设备技术，尤其涉及一种阻变式存储器以及阻变式存储器的制造方法。
背景技术
随着科学技术的发展，阻变式存储器的应用越来越广泛。
现有的阻变式存储器包括顶电极、底电极和阻变层，阻变层夹设于顶电极和底电极之间，通过对阻变式存储器外加电压，能够在阻变层中形成导电丝。
然而，现有的阻变式存储器在阻变层中所形成的导电丝位置随机且大小差异较大，导致阻变式存储器的高阻态和低阻态的分布较大，从而使高阻态和低阻态存在重叠区域，造成高阻态和低阻态无法判断的情况，影响阻变式存储器的使用效果。
发明内容
本发明提供一种阻变式存储器以及阻变式存储器的制造方法，以提高阻变式存储器的使用效果。
本发明一方面提供一种阻变式存储器，包括顶电极、底电极和阻变层，所述阻变层夹设在所述顶电极和底电极之间，所述阻变层为金属氧化物层，所述顶电极包括第一部分和第二部分，所述第一部分位于所述第二部分之内，所述第一部分与所述阻变层相接触并位于所述阻变层的设定位置处，所述第一部分能够与所述阻变层中的氧相结合，所述第一部分与氧的结合能力强于所述第二部分与氧的结合能力。
本发明另一方面提供一种阻变式存储器的制造方法，包括：在衬底层上沉积形成底电极；在底电极上沉积形成阻变层，所述阻变层为金属氧化物层；在阻变层上沉积待加工层；对所述待加工层进行刻蚀以在所述阻变层的设定位置处形成第一部分，所述第一部分能够与所述阻变层中的氧相结合；在阻变层上沉积形成第二部分并使所述第一部分位于所述第二部分内，以使所述第一部分和第二部分构成顶电极，所述第一部分与氧的结合能力强于所述第二部分与氧的结合能力。
基于上述，本发明提供的阻变式存储器，由于第一部分能够与阻变层中的氧相结合，且第一部分与氧的结合能力强于第二部分与氧的结合能力，因此，在阻变层中与第一部分相对应的位置处会形成氧空位，当对阻变式存储器外加电压时，形成氧空位的位置处将会形成导电丝，由此使导电丝能够形成在阻变层中与第一部分相对应的位置处，避免了导电丝位置随机且大小差异较大的问题，从而能够缩小阻变式存储器高阻态和低阻态的分布，利于增加可判断空间，提高阻变式存储器的使用效果。
附图说明
图1为本发明实施例提供的一种阻变式存储器的结构示意图；
图2为本发明实施例提供的一种阻变式存储器在形成导电丝后的结构示意图；
图3为本发明实施例提供的一种阻变式存储器的制造方法的工艺流程图。
附图标记：
101：顶电极； 102：底电极； 103：阻变层；
104：第一部分； 105：第二部分； 201：导电丝。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
请参考图1，本发明提供的一种阻变式存储器，包括顶电极101、底电极102和阻变层103，阻变层103夹设在顶电极101和底电极102之间，阻变层103为金属氧化物层，顶电极101包括第一部分104和第二部分105，第一部分104位于第二部分105之内，第一部分104与阻变层103相接触并位于阻变层103的设定位置处，第一部分104能够与阻变层103中的氧相结合，第一部分104与氧的结合能力强于第二部分105与氧的结合能力。
请参考图2，本实施例中的阻变式存储器，由于第一部分104能够与阻变层103中的氧相结合，且第一部分104与氧的结合能力强于第二部分105与氧的结合能力，因此，在阻变层103中与第一部分104相对应的位置处会形成氧空位，当对阻变式存储器外加电压时，形成氧空位的位置处将会形成导电丝201，由此使导电丝201能够形成在阻变层103中与第一部分104相对应的位置处，避免了导电丝201位置随机且大小差异较大的问题，从而能够缩小阻变式存储器高阻态和低阻态的分布，利于增加可判断空间，提高阻变式存储器的使用效果。
本实施例中，优选的，第一部分104为多个，多个第一部分104沿设定方向间隔排列，相邻两个第一部分104之间具有设定距离。由此，当对阻变式存储器外加电压时，在阻变层103中与各第一部分104相对应的位置处均会形成导电丝201，因此使各导电丝201能够沿设定方向间隔排列且相邻两个导电丝201之间具有设定距离，利于后续加工和使用。
本实施例中，优选的，第一部分104为长方体或立方体，第一部分104的第一表面与阻变层103相贴合。在生产过程中，可在阻变层103上沉积待加工层，并对待加工层进行刻蚀以形成第一部分104，因此，第一部分104为长方体或立方体便于加工。
本实施例中，优选的，第一部分104为钛材质，由此，利于提高第一部分104与氧的结合能力，从而更利于第一部分104与阻变层103中的氧相结合，使阻变层103中与第一部分104相对应的位置处形成氧空位，进一步提高导电丝201形成位置的准确性。
本实施例中，优选的，第二部分105为氮化钛材质。由此，使第二部分105不易与阻变层103中的氧相结合，保证阻变层103中与第一部分104相对应的位置处形成氧空位，进一步提高导电丝201形成位置的准确性。且第二部分105为氮化钛材质利于提高顶电极101的导电作用，降低电极阻值。
实施例二
请参考图3，本发明实施例提供一种阻变式存储器的制造方法，包括：
步骤S101，在衬底层上沉积形成底电极102。
由此，为下一步骤做准备，其中衬底层可为氧化物介电层，优选的，衬底层为二氧化硅，底电极102为氮化钛。
优选的，沉积方法为物理气相沉积方法。
步骤S102，在底电极102上沉积形成阻变层103，阻变层103为金属氧化物层。
由此，为下一步骤做准备，优选的，阻变层103为二氧化铪。
优选的，沉积方法为物理气相沉积方法。
步骤S103，在阻变层103上沉积待加工层。
由此，为形成第一部分104做准备。
优选的，沉积方法为物理气相沉积方法。
步骤S104，对待加工层进行刻蚀以在阻变层103的设定位置处形成第一部分104，第一部分104能够与阻变层103中的氧相结合。
由此，为形成顶电极101做准备。
优选的，步骤S104具体为：对待加工层进行刻蚀以在阻变层103的设定位置处形成长方体或立方体的第一部分104。通过刻蚀工艺能够方便的将待加工层刻蚀为长方体或立方体的第一部分104。
优选的，采用图案化技术对待加工层进行刻蚀。
步骤S105，在阻变层103上沉积形成第二部分105并使第一部分104位于第二部分105内，以使第一部分104和第二部分105构成顶电极101，第一部分104与氧的结合能力强于第二部分105与氧的结合能力。
由于第一部分104能够与阻变层103中的氧相结合，且第一部分104与氧的结合能力强于第二部分105与氧的结合能力，因此，在阻变层103中与第一部分104相对应的位置处会形成氧空位，当对阻变式存储器外加电压时，形成氧空位的位置处将会形成导电丝201，由此使导电丝201能够形成在阻变层103中与第一部分104相对应的位置处，避免了导电丝201位置随机且大小差异较大的问题，从而能够缩小阻变式存储器高阻态和低阻态的分布，利于增加可判断空间，提高阻变式存储器的使用效果。
优选的，第一部分104为钛材质。由此，利于提高第一部分104与氧的结合能力，从而更利于第一部分104与阻变层103中的氧相结合，使阻变层103中与第一部分104相对应的位置处形成氧空位，进一步提高导电丝201形成位置的准确性。
优选的，第二部分105为氮化钛材质。由此，使第二部分105不易与阻变层103中的氧相结合，保证阻变层103中与第一部分104相对应的位置处形成氧空位，进一步提高导电丝201形成位置的准确性。且第二部分105为氮化钛材质利于提高顶电极101的导电作用，降低电极阻值。
实施例三
在实施例二的基础上，步骤S104具体为：对待加工层进行刻蚀以在阻变层103的设定位置处形成多个第一部分104，多个第一部分104沿设定方向间隔排列，相邻两个第一部分104之间具有设定距离。由此，当对阻变式存储器外加电压时，在阻变层103中与各第一部分104相对应的位置处均会形成导电丝201，因此使各导电丝201能够沿设定方向间隔排列且相邻两个导电丝201之间具有设定距离，利于后续加工和使用。
另外，在步骤S105之后的步骤中，可在顶电极101上沉积硬掩膜，之后对硬掩膜、顶电极101、阻变层103和底电极102进行刻蚀以形成多个独立元件，其中每个独立元件的顶电极101中均包含第二部分105和一个位于第二部分105中的第一部分104，最后将位元线连上即可完成。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阻变式存储器，其特征在于，包括顶电极、底电极和阻变层，所述阻变层夹设在所述顶电极和底电极之间，所述阻变层为金属氧化物层，所述顶电极包括第一部分和第二部分，所述第一部分位于所述第二部分之内，所述第一部分与所述阻变层相接触并位于所述阻变层的设定位置处，所述第一部分能够与所述阻变层中的氧相结合，所述第一部分与氧的结合能力强于所述第二部分与氧的结合能力。
2.根据权利要求1所述的阻变式存储器，其特征在于，所述第一部分为多个，多个所述第一部分沿设定方向间隔排列，相邻两个所述第一部分之间具有设定距离。
3.根据权利要求1所述的阻变式存储器，其特征在于，所述第一部分为长方体或立方体，所述第一部分的第一表面与所述阻变层相贴合。
4.根据权利要求1所述的阻变式存储器，其特征在于，所述第一部分为钛材质。
5.根据权利要求4所述的阻变式存储器，其特征在于，所述第二部分为氮化钛材质。
6.一种阻变式存储器的制造方法，其特征在于，包括：
在衬底层上沉积形成底电极；
在底电极上沉积形成阻变层，所述阻变层为金属氧化物层；
在阻变层上沉积待加工层；
对所述待加工层进行刻蚀以在所述阻变层的设定位置处形成第一部分，所述第一部分能够与所述阻变层中的氧相结合；
在阻变层上沉积形成第二部分并使所述第一部分位于所述第二部分内，以使所述第一部分和第二部分构成顶电极，所述第一部分与氧的结合能力强于所述第二部分与氧的结合能力。
7.根据权利要求6所述的阻变式存储器的制造方法，其特征在于，对所述待加工层进行刻蚀以在所述阻变层的设定位置处形成第一部分，包括：
对所述待加工层进行刻蚀以在所述阻变层的设定位置处形成多个所述第一部分，多个所述第一部分沿设定方向间隔排列，相邻两个所述第一部分之间具有设定距离。
8.根据权利要求6所述的阻变式存储器的制造方法，其特征在于，对所述待加工层进行刻蚀以在所述阻变层的设定位置处形成第一部分，包括：
对所述待加工层进行刻蚀以在所述阻变层的设定位置处形成长方体或立方体的所述第一部分。
9.根据权利要求6所述的阻变式存储器的制造方法，其特征在于，所述第一部分为钛材质。
10.根据权利要求6所述的阻变式存储器的制造方法，其特征在于，所述第二部分为氮化钛材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010150850.5A CN111223987A (zh) | 2020-03-06 | 2020-03-06 | 阻变式存储器以及阻变式存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010150850.5A CN111223987A (zh) | 2020-03-06 | 2020-03-06 | 阻变式存储器以及阻变式存储器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111223987A true CN111223987A (zh) | 2020-06-02 |
Family
ID=70812041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010150850.5A Pending CN111223987A (zh) | 2020-03-06 | 2020-03-06 | 阻变式存储器以及阻变式存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111223987A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112018235A (zh) * | 2020-07-24 | 2020-12-01 | 厦门半导体工业技术研发有限公司 | 半导体器件和半导体器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100019219A1 (en) * | 2008-07-24 | 2010-01-28 | Lee Yu-Jin | Resistive memory device and method for manufacturing the same |
| US20120068142A1 (en) * | 2010-09-16 | 2012-03-22 | Ting-Chang Chang | Resistance random access memory element and method for making the same |
| CN102544365A (zh) * | 2012-01-18 | 2012-07-04 | 北京大学 | 阻变存储器及其制造方法 |
| CN102569650A (zh) * | 2012-01-20 | 2012-07-11 | 北京大学 | 一种小尺寸阻变存储器及其制备方法 |
| CN107155371A (zh) * | 2014-12-18 | 2017-09-12 | 英特尔公司 | 包括局部丝状沟道的电阻性存储器单元、包括其的器件、以及制造其的方法 |
-
2020
- 2020-03-06 CN CN202010150850.5A patent/CN111223987A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100019219A1 (en) * | 2008-07-24 | 2010-01-28 | Lee Yu-Jin | Resistive memory device and method for manufacturing the same |
| US20120068142A1 (en) * | 2010-09-16 | 2012-03-22 | Ting-Chang Chang | Resistance random access memory element and method for making the same |
| CN102544365A (zh) * | 2012-01-18 | 2012-07-04 | 北京大学 | 阻变存储器及其制造方法 |
| CN102569650A (zh) * | 2012-01-20 | 2012-07-11 | 北京大学 | 一种小尺寸阻变存储器及其制备方法 |
| CN107155371A (zh) * | 2014-12-18 | 2017-09-12 | 英特尔公司 | 包括局部丝状沟道的电阻性存储器单元、包括其的器件、以及制造其的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112018235A (zh) * | 2020-07-24 | 2020-12-01 | 厦门半导体工业技术研发有限公司 | 半导体器件和半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI374561B (en) | Resistive memory device and method of fabricating the same | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| JP5559549B2 (ja) | 抵抗メモリ装置及びその製造方法 | |
| US20070268739A1 (en) | Nanowire memory device and method of manufacturing the same | |
| KR101096343B1 (ko) | 반도체 소자의 위에 놓여지는 전극과 전기적 통신을 하는 방법 및 구조 | |
| CN103811515A (zh) | 逻辑兼容的rram结构和工艺 | |
| JP2006196516A (ja) | 半導体記憶装置の製造方法 | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| JP4431580B2 (ja) | Ｍｉｍコンデンサ構造体およびその製造方法 | |
| CN105190865A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2012186499A (ja) | メモリセルキャパシタ構造におけるメモリセルキャパシタプレートの形成方法 | |
| CN111769196A (zh) | 阻变存储器、阻变元件及其制备方法 | |
| CN105280811A (zh) | 电阻式非易失性存储器装置及其制造方法 | |
| CN111223987A (zh) | 阻变式存储器以及阻变式存储器的制造方法 | |
| TWI552316B (zh) | 電阻式非揮發性記憶體裝置及其製造方法 | |
| KR100462878B1 (ko) | 길이가 긴 부하저항을 구비한 반도체 장치 및 그의 제조방법 | |
| CN112599560B (zh) | 一种半导体器件及其制备方法 | |
| CN113380947A (zh) | 一种半导体集成电路器件及其制造方法 | |
| US20230144512A1 (en) | Resistive switching memory, resistive switching element and manufacturing method for the same | |
| US11114614B2 (en) | Process for fabricating resistive memory cells | |
| CN111384239A (zh) | 阻变式存储器以及阻变式存储器的制造方法 | |
| KR20170076479A (ko) | 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 | |
| CN112420921B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN100479162C (zh) | 半导体元件及其制造方法 | |
| CN114068808A (zh) | 一种半导体集成电路器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200602 |
|
| RJ01 | Rejection of invention patent application after publication |