CN105280811A - 电阻式非易失性存储器装置及其制造方法 - Google Patents

Abstract

本发明提供了一种电阻式非易失性存储器装置及其制造方法。上述电阻式非易失性存储器装置包括一第一电极；一第二电极，设置于上述第一电极上；一电阻转态层，设置于上述第一电极和上述第二电极之间，其中上述电阻转态层包括一第一区域，具有一第一氮原子浓度；一第二区域，相邻于上述第一区域，其中第二区域具有不同于上述第一氮原子浓度的一第二氮原子浓度。本发明能够提升电阻式非易失性存储器装置的可靠度。

Description

电阻式非易失性存储器装置及其制造方法

技术领域

本发明是关于一种电阻式非易失性存储器装置及其制造方法，特别是关于一种具有高可靠度的电阻式非易失性存储器装置及其制造方法。

背景技术

电阻式非易失性存储器(RRAM)因具有功率消耗低、操作电压低、写入抹除时间短、耐久度长、记忆时间长、非破坏性读取、多状态记忆、元件制作工艺简单及可微缩性等优点，所以成为新兴非易失性存储器的主流。现有的电阻式非易失性存储器的基本结构为底电极、电阻转态层及顶电极构成的一金属-绝缘体-金属(metal-insulator-metal,MIM)叠层结构，且电阻式非易失性存储器的电阻转换(resistiveswitching，RS)阻值特性为元件的重要特性。然而，电阻式非易失性存储器的存取速度、储存密度、以及可靠度仍受限于氧空缺(oxygenvacancy)分布区域的控制能力不佳而无法有效的提升。

因此，在此技术领域中，有需要一种非易失性存储器及其制造方法，以改善上述缺点。

发明内容

有鉴于此，本发明提供一种电阻式非易失性存储器装置及其制造方法，以提升电阻式非易失性存储器装置的可靠度。

本发明的一实施例提供一种电阻式非易失性存储器装置。上述电阻式非易失性存储器装置包括一第一电极；一第二电极，设置于上述第一电极上；一电阻转态层，设置于上述第一电极和上述第二电极之间，其中上述电阻转态层包括一第一区域，具有一第一氮原子浓度；一第二区域，相邻于上述第一区域，其中第二区域具有不同于上述第一氮原子浓度的一第二氮原子浓度。

本发明的一实施例提供一种电阻式非易失性存储器装置的制造方法。上述电阻式非易失性存储器装置的制造方法包括形成一第一电极材料层；于上述第一电极材料层上形成一电阻转态材料层；将多个氮原子注入部分上述电阻转态材料层中；于上述电阻转态材料层上形成一第二电极材料层；利用一第一遮罩，进行一图案化工艺，移除部分上述第二电极材料层、上述电阻转态材料层和上述第一电极材料层以分别形成一第二电极、一电阻转态层和一第一电极，其中上述电阻转态材料层包括一第一区域，具有一第一氮原子浓度；一第二区域，相邻于上述第一区域，其中第二区域具有不同于上述第一氮原子浓度的一第二氮原子浓度。

由上述技术方案可得,本发明能够减少电阻式非易失性存储器对氧空缺分布区域的控制能力不佳的限制，从而有效的提升电阻式非易失性存储器的存取速度、储存密度、以及可靠度。

附图说明

图1显示本发明的一实施例的电阻式非易失性存储器装置的剖面示意图。

图2显示本发明的另一实施例的电阻式非易失性存储器装置的剖面示意图。

图3～图7显示本发明的一实施例的电阻式非易失性存储器装置的中间工艺步骤的剖面示意图。

图8～图9显示本发明的另一实施例的电阻式非易失性存储器装置的中间工艺步骤的剖面示意图。

图10～图11显示本发明的又一实施例的电阻式非易失性存储器装置的中间工艺步骤的剖面示意图。

图12显示本发明的一实施例的电阻式非易失性存储器装置的剖面示意图，其显示位于电阻转态层中氮原子的分布具有的一种功效。

图13显示本发明的一实施例的电阻式非易失性存储器装置的剖面示意图，其显示位于电阻转态层中氮原子的分布具有的另一种功效。

图中符号说明：

500a、500b～电阻式非易失性存储器装置；

250a、250b～金属-绝缘体-金属叠层；

200～半导体基板；

202～电路；

204、218～层间介电层；

205、217～顶面；

206～第一电极接触插塞；

216～第二电极接触插塞；

208～第一电极；

210～电阻转态层；

212～第二电极；

208a～第一电极材料层；

210a～电阻转态材料层；

212a～第二电极材料层；

214～阻障衬垫层；

220～氮原子；

222～氧空缺；

224～阻障层；

224a～阻障材料层；

226、238～第一光阻图案；

230～第二光阻图案；

228～遮罩；

229、237～掺杂工艺；

232～第一区域；

234～第二区域；

236～绝缘层；

240～侧壁损伤；

242～氧原子。

具体实施方式

为了让本发明的目的、特征、及优点能更明显易懂，下文特举实施例，并配合所附图示，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置是为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。

本发明实施例提供一种非易失性存储器，例如为一电阻式非易失性存储器(RRAM)装置，其于电阻转态层的导电丝形成区域的外围部分掺杂多个氮原子，上述多个氮原子可以作为障壁物，将提供导电丝形成的氧空缺局限于氮原子的所包围的区域内。位于导电丝形成区域的外围的氮原子可以防止电阻转态层在后续工艺中因破坏侧壁损伤导电丝而降低RRAM的数据保存能力。位于导电丝形成区域的外围的氮原子可以防止氧原子扩散进入用以形成导电丝的氧空缺而导致RRAM的低电阻状态电流下降，因而无法读取RRAM的电阻状态。

图1显示电阻式非易失性存储器(RRAM)装置500a的剖面示意图。如图1所示，RRAM装置500a可设置于例如硅基板的一半导体基板200上，并可连接至设置于半导体基板200上的一电路202。也可于上述半导体基板200上设置其他多种分离的电子元件，上述电子元件可为包括晶体管、二极管、电容、电感、以及其他主动或非主动半导体元件。RRAM装置500a的主要元件包括一第一电极接触插塞206、一第一电极208、一电阻转态层210、一第二电极212和一第二电极接触插塞216。上述第一电极208、电阻转态层210和第二电极212一起构成一金属-绝缘体-金属(MIM)叠层250a。

如图1所示，第一电极接触插塞206设置于上述半导体基板200上，且电连接至设置于半导体基板200上的电路202。第一电极接触插塞206穿过设置于上述半导体基板200上的层间介电层204。在本发明一些实施例中，电路202用以对RRAM装置500a施加操作电压。电路202可为包括晶体管、二极管、电容、电阻等电子元件组合的电路。第一电极接触插塞206的材质可包括钨(W)。

如图1所示，第一电极208设置于上述第一电极接触插塞206上，且接触上述第一电极接触插塞206。上述第一电极208可视为一底电极。因此，上述第一电极接触插塞206可视为一底电极接触插塞。在本发明一些实施例中，第一电极208的材质可包括铝、钛、氮化钛或上述组合。可利用电子束真空蒸镀或溅镀法形成第一电极208。也可于形成第一电极208期间，于层间介电层204上形成多个导电图案。

如图1所示，第二电极212设置于上述第一电极208上方。上述第二电极212可视为一顶电极。上述第一电极接触插塞206和第二电极212可具有相同或相似的材质和形成方式。

如图1所示，第二电极接触插塞216设置于上述第二电极212上方，且接触上述第二电极212。上述第二电极接触插塞216可视为一顶电极接触插塞。上述第一电极208和第二电极接触插塞216可具有相同或相似的材质和形成方式。

如图1所示，电阻转态层210设置于上述第一电极208上，且位于上述第一电极208和第二电极212之间。电阻转态层210接触上述第一电极208和第二电极212。电阻转态层210的材质可包括二氧化铪、氧化铝、铬掺杂的钛酸锶、铬掺杂的锆酸锶、二氧化锆薄膜。可利用原子层沉积法(ALD)形成电阻转态层210。

如图1所示，电阻转态层210可包括彼此相邻的一第一区域232和一第二区域234。如图1所示，第一区域232设计为提供导电丝形成的氧空缺222的分布区域。因此，第一区域232大体上位于电阻转态层210的中间部分。在本发明一些实施例中，第二区域234围绕第一区域232，且第二区域234设计掺杂有氮原子220分布于其中。第一区域232沿一上视方向与上述第一电极接触插塞206和上述第二电极接触插塞216完全重叠，第二区域234沿上述上视方向与上述第一电极接触插塞206和上述第二电极接触插塞216完全不重叠。第一区域232具有一第一氮原子浓度，而第二区域234具有不同于上述第一氮原子浓度的一第二氮原子浓度。举例来说，第一氮原子浓度设计小于该第二氮原子浓度。或者，第一氮原子浓度可设计为零，即电阻转态层210的第一区域232不具有氮原子。

图2显示RRAM装置500b的剖面示意图。RRAM装置500b与RRAM装置500a的不同处为，RRAM装置500b还包括一阻障层224，位于电阻转态层210和第二电极212之间。在本发明一些实施例中，阻障层224可防止位于电阻转态层210内的氧原子扩散进入第二电极(顶电极)212中。在本发明一些实施例中，阻障层224的材质可包括氮氧化钛。

接着，将利用图1、图3～图7进一步说明RRAM装置500a的制造方法，其中图3～图7显示电阻式非易失性存储器装置的中间工艺步骤的剖面示意图。首先，如图3所示，提供一半导体基板200，并对其进行RCA(RadioCorporationofAmerica)清洗工艺。之后，可利用沉积及图案化工艺，于半导体基板200上形成一电路202。然后，可利用化学气相沉积法或等离子体增强型化学气相沉积法，全面性沉积一层间介电层204。然后，可利用例如包括光刻法和非等向性刻蚀法的一图案化工艺，于层间介电层204中形成一开口，定义出第一(底)电极接触插塞206的形成位置。并且，部分电路202会从上述开口中暴露出来。接着，可利用化学气相沉积法，于开口侧壁沉积例如钛或氮化钛的阻障层，再于开口中填入例如钨的导电材料，再进行例如化学机械研磨法的平坦化工艺，以移除层间介电层204的顶面205上方多余的导电材料，以于开口中形成第一(底)电极接触插塞206。接着，可利用电子束真空蒸镀或溅镀法等沉积方式，于层间介电层204上形成一第一电极材料层208a。

之后，如图3所示，可利用原子层沉积法(ALD)的沉积方式，于第一电极材料层208a上成长一电阻转态材料层210a。可利用原子层沉积法(ALD)形成电阻转态层210。

如图4所示，接着，可进行一涂布工艺，于电阻转态材料层210a上全面性形成一第一光阻材料(图未显示)。然后，利用一遮罩228，进行一光刻工艺，将遮罩228的一图案转移至上述第一光阻材料，以于电阻转态材料层210a上形成一第一光阻图案226。第一光阻图案226覆盖部分电阻转态材料层210a。

如图5所示，接着，利用上述第一光阻图案226作为一遮罩，进行一掺杂工艺229。上述掺杂工艺229将多个氮原子220注入未被第一光阻图案226覆盖的电阻转态材料层210a中。被第一光阻图案226覆盖的电阻转态材料层210a中仍会具有氧空缺222。进行上述掺杂工艺229之后，可利用湿刻蚀法或等离子体灰化法等光阻剥除方式，移除第一光阻图案226。

然后，如图6所示，可对具有氮原子220掺质的上述电阻转态材料层210a进行例如快速高温退火工艺法的一退火工艺，以活化氮原子220掺质的分布及修复上述电阻转态材料层210a的晶格损伤。进行上述退火工艺之后，氮原子220掺质会扩散占据部分氧空缺222。因此，进行上述退火工艺之后的上述电阻转态材料层210a会具有较少的氧空缺222。如图6所示，上述电阻转态材料层210a可包括彼此相邻的第一区域232和第二区域234。在本发明一些实施例中，第一区域232为用以形成导电丝的氧空缺222的分布区域。因此第一区域232大体上位于上述电阻转态材料层210a的中间部分。第二区域234为氮原子220掺质的分布区域，第二区域234围绕第一区域232。

接着，请再参考图6，可利用电子束真空蒸镀或溅镀法等沉积方式，于上述电阻转态材料层210a上形成一第二电极材料层212a。

接着，利用图7和图1说明定义金属-绝缘体-金属(MIM)叠层250a的形成方式。如图7所示，接着，可进行一涂布工艺，于上述第二电极材料层212a上形成一第二光阻材料(图未显示)。然后，利用进行前述氮原子掺杂工艺(图5)的上述遮罩228，进行一光刻工艺，将遮罩228的图案转移至上述第二光阻材料，以于上述第二电极材料层212a形成一第二光阻图案230。上述第二光阻图案230覆盖部分第二电极材料层212a，以定义后续形成的第二电极212、电阻转态层210和第一电极208面积和形成位置。电阻转态材料层210a的第一区域232和部分第二区域234被上述第二光阻图案230覆盖。

之后，请再参考图1，利用图7所示的上述第二光阻图案230作为一遮罩，进行一刻蚀工艺，移除未被上述第二光阻图案230覆盖的上述第二电极材料层212a、电阻转态材料层210a和第一电极材料层208a，以形成图案化的第二电极212、电阻转态层210和第一电极208。第一电极208、电阻转态层210和第二电极212可共同构成一金属-绝缘体-金属叠层250a。金属-绝缘体-金属叠层250a中提供氧空缺222分布的电阻转态层210的第一区域232位于第一电极接触插塞206的正上方。即，电阻转态层210的第一区域232与第一电极接触插塞206沿一上视方向完全重叠。进行上述刻蚀工艺之后，可利用湿刻蚀法或等离子体灰化法等光阻剥除方式，移除图7所示的上述第二光阻图案230。

之后，请再参考图1，可利用原子层沉积法、化学气相沉积法的薄膜沉积方式，于上述金属-绝缘体-金属叠层250a上顺应性形成一阻障衬垫层214。在本发明一些实施例中，阻障衬垫层214延伸至未被金属-绝缘体-金属叠层250a覆盖的上述层间介电层204的顶面205上，阻障衬垫层214的材质可包括氮化硅。

之后，请再参考图1，可再利用化学气相沉积法或等离子体增强型化学气相沉积法，全面性沉积一层间介电层218，层间介电层218覆盖上述阻障衬垫层214。然后，可利用例如包括光刻法和非等向性刻蚀法的一图案化工艺，于层间介电层218及阻障衬垫层214中形成一开口，定义出第二电极接触插塞216的形成位置，且使部分第二电极212从上述开口暴露出来。接着，可利用化学气相沉积法，于开口侧壁沉积例如钛或氮化钛的阻障层，再于开口中填入例如钨的导电材料，再进行例如化学机械研磨法的平坦化工艺，以移除层间介电层218的顶面217上方多余的导电材料，以于开口中形成第二电极接触插塞216。第二电极接触插塞216位于金属-绝缘体-金属叠层250a中提供氧空缺222分布的电阻转态层210的第一区域232的正上方。即，第二电极接触插塞216与电阻转态层210的第一区域232沿一上视方向完全重叠。经过上述工艺之后，完成RRAM装置500a。

另外，将利用图1、图6～图9进一步说明RRAM装置500a的另一制造方法。图8～图9显示图1所示的RRAM装置500a的有关形成绝缘层236中间工艺步骤的剖面示意图。上述图式中的各元件如有与图1、图3～图5所示相同或相似的部分，则可参考前面的相关叙述，在此不做重复说明。

首先，于图3所示的半导体基板200的电路202上形成第一电极接触插塞206、第一电极材料层208a及电阻转态材料层210a。接着，如图8所示，可利用原子层沉积法(ALD)、化学气相沉积法的沉积方式，于电阻转态材料层210a上形成一绝缘层236。在本发明一些实施例中，绝缘层236可作为后续电阻转态材料层210a的掺杂工艺的屏蔽层或牺牲层。上述绝缘层236可避免后续掺杂工艺中因掺质注入电阻转态材料层210a中而对电阻转态材料层210a的晶格造成损伤而产生通道效应，因而上述绝缘层236可以帮助控制后续掺杂工艺的掺质注入深度，绝缘层236的材质可包括氧化硅或氮化硅。

请再参考图8，接着，可进行一涂布工艺，于绝缘层236上全面性形成一第一光阻材料(图未显示)。然后，利用一遮罩228，进行一光刻工艺，将遮罩228的一图案转移至上述第一光阻材料，以于绝缘层236上形成一第一光阻图案238，第一光阻图案238覆盖部分绝缘层236。

接着，如图9所示，利用上述第一光阻图案238作为一遮罩，进行一掺杂工艺237，上述掺杂工艺237是将多个氮原子220注入未被第一光阻图案226覆盖的电阻转态材料层210a中。上述绝缘层236可以精确地控制掺杂工艺237的氮原子220掺质注入深度。被第一光阻图案238覆盖的电阻转态材料层210a中仍会具有氧空缺222。进行上述掺杂工艺238之后，可利用湿刻蚀法或等离子体灰化法等光阻剥除方式，移除第一光阻图案238。

然后，可对如图9所示的具有氮原子220掺质的上述电阻转态材料层210a进行例如快速高温退火工艺法的一退火工艺，以活化氮原子220掺质的分布及修复上述电阻转态材料层210a的晶格损伤。进行上述退火工艺之后，氮原子220掺质会扩散占据部分氧空缺222。因此，进行上述退火工艺之后的上述电阻转态材料层210a会具有较少的氧空缺222。

进行上述退火工艺之后，可利用湿刻蚀法，以稀释氢氟酸作为刻蚀剂，移除如图9所示的上述绝缘层236。

接着，请再参考图6，可利用电子束真空蒸镀或溅镀法等沉积方式，于上述电阻转态材料层210a上形成一第二电极材料层212a。如图6所示，上述电阻转态材料层210a可包括彼此相邻的第一区域232和第二区域234。第一区域232为用以形成导电丝的氧空缺222的分布区域。因此，在本发明一些实施例中，第一区域232大体上位于上述电阻转态材料层210a的中间部分。第二区域234为氮原子220掺质的分布区域，第二区域234围绕第一区域232。

接着，再利用图7和图1的工艺来定义金属-绝缘体-金属(MIM)叠层250a，并于金属-绝缘体-金属叠层250a上形成层间介电层218及穿过层间介电层218的第二电极接触插塞216。上述金属-绝缘体-金属叠层250a、层间介电层218、第二电极接触插塞216的形成方式和材质可参考前面的相关叙述。经过上述工艺之后，完成RRAM装置500a。

另外，将利用图2～图5、图10～图11进一步说明RRAM装置500b的制造方法。图10～图11显示图2所示的RRAM装置500b的有关形成阻障层224的中间工艺步骤的剖面示意图。阻障层224具有防止位于电阻转态层210内的氧原子扩散进入第二电极(顶电极)212的功能。上述图式中的各元件如有与图1、图6～图8所示相同或相似的部分，则可参考前面的相关叙述，在此不做重复说明。

首先，于图3所示的半导体基板200的电路202上形成第一电极接触插塞206、第一电极材料层208a及电阻转态材料层210a之后，进行如图4所示的光刻工艺，于电阻转态材料层210a上形成一第一光阻图案226。接着，进行如图5所示的掺杂工艺229。之后，可对如图5所示的具有氮原子220掺质的上述电阻转态材料层210a进行一退火工艺。接着，请参考图10，可利用电子束真空蒸镀或溅镀法等沉积方式，于上述电阻转态材料层210a上形成一阻障材料层224a。

接着，请再参考图10，可利用电子束真空蒸镀或溅镀法等沉积方式，于上述阻障材料层224a上形成一第二电极材料层212a。如图10所示，上述电阻转态材料层210a可包括彼此相邻的第一区域232和第二区域234，第一区域232大体上位于上述电阻转态材料层210a的中间部分，第二区域234围绕第一区域232。

接着，利用图11和图2说明定义金属-绝缘体-金属叠层250b及RRAM装置500b的形成方式。如图11所示，接着，可进行一涂布工艺，于上述第二电极材料层212a上形成一第二光阻材料(图未显示)。然后，利用进行前述氮原子掺杂工艺(图5)的上述遮罩228，进行一光刻工艺，将遮罩228的图案转移至上述第二光阻材料，以于上述第二电极材料层212a形成一第二光阻图案230，上述第二光阻图案230覆盖部分第二电极材料层212a，以定义后续形成的第二电极212、阻障层224、电阻转态层210和第一电极208面积和形成位置。电阻转态材料层210a的第一区域232和部分第二区域234被上述第二光阻图案230覆盖。

之后，请再参考图2，利用图11所示的上述第二光阻图案230作为一遮罩，进行一刻蚀工艺，移除未被上述第二光阻图案230覆盖的上述第二电极材料层212a、阻障材料层224a、电阻转态材料层210a和第一电极材料层208a，以形成图案化的第二电极212、阻障层224、电阻转态层210和第一电极208。第一电极208、电阻转态层210、阻障层224和第二电极212可共同构成一金属-绝缘体-金属叠层250b。在本发明一些实施例中，金属-绝缘体-金属叠层250b中的第一区域232位于第一电极接触插塞206的正上方。即，电阻转态层210的第一区域232与第一电极接触插塞206沿一上视方向完全重叠。另外，阻障层224位于电阻转态层210和第二(顶)电极212之间。进行上述刻蚀工艺之后，可利用湿刻蚀法或等离子体灰化法等光阻剥除方式，移除图11所示的上述第二光阻图案230。

之后，请再参考图2，可利用原子层沉积法、化学气相沉积法的薄膜沉积方式，于上述金属-绝缘体-金属叠层250b上顺应性形成一阻障衬垫层214。在本发明一些实施例中，阻障衬垫层214延伸至未被金属-绝缘体-金属叠层250b覆盖的上述层间介电层204的顶面205上。本发明一些实施例中，阻障衬垫层214的材质可包括氮化硅。

之后，请再参考图2，可再利用化学气相沉积法或等离子体增强型化学气相沉积法，全面性沉积一层间介电层218。在本发明一些实施例中，层间介电层218覆盖上述金属-绝缘体-金属叠层250b。然后，可利用例如包括光刻法和非等向性刻蚀法的一图案化工艺，于层间介电层218及阻障衬垫层214中形成一开口，定义出第二电极接触插塞216的形成位置，且使部分第二电极212从上述开口暴露出来。接着，可利用化学气相沉积法，于开口侧壁沉积例如钛或氮化钛的阻障层，再于开口中填入例如钨的导电材料，再进行例如化学机械研磨法的平坦化工艺，以移除层间介电层218的顶面217上方多余的导电材料，以于开口中形成第二电极接触插塞216。第二电极接触插塞216位于金属-绝缘体-金属叠层250b的第一区域232的正上方。即，第二电极接触插塞216与电阻转态层210的第一区域232沿一上视方向完全重叠。经过上述工艺之后，完成本发明一实施例的RRAM装置500b。

另外，将利用图2～图3、图8～图9、图10～图11进一步说明本发明实施例的RRAM装置500b的另一制造方法，其于中间工艺会形成绝缘层236，其可帮助控制后续掺杂工艺的掺质注入深度。图8～图9显示图1所示的电阻式非易失性存储器装置500b的有关形成绝缘层236中间工艺步骤的剖面示意图。另外，图10～图11显示图2所示的电阻式非易失性存储器装置500b的有关形成阻障层224的中间工艺步骤的剖面示意图。上述图式中的各元件如有与图1、图6～图7所示相同或相似的部分，则可参考前面的相关叙述，在此不做重复说明。

首先，于图3所示的半导体基板200的电路202上形成第一电极接触插塞206、第一电极材料层208a及电阻转态材料层210a。第一电极接触插塞206、第一电极材料层208a及电阻转态材料层210a的材质和形成方式可参考前面的相关叙述，在此不做重复说明。接着，如图8所示，于电阻转态材料层210a上形成一绝缘层236。绝缘层236的材质和形成方式可参考前面的相关叙述，在此不做重复说明。之后，利用遮罩228进行光刻工艺，于绝缘层236上形成第一光阻图案238。

接着，如图9所示，利用上述第一光阻图案238作为一遮罩，进行掺杂工艺237，将多个氮原子220注入未被第一光阻图案238覆盖的电阻转态材料层210a中。被第一光阻图案238覆盖的电阻转态材料层210a中仍会具有氧空缺222。之后，移除第一光阻图案238。在本发明一些实施例中，移除第一光阻图案238的方式可参考前面的相关叙述，在此不做重复说明。

然后，可对如图9所示的具有氮原子220掺质的上述电阻转态材料层210a进行退火工艺，以活化氮原子220掺质的分布及修复上述电阻转态材料层210a的晶格损伤。进行上述退火工艺之后，氮原子220掺质会扩散占据部分氧空缺222。之后，移除如图9所示的上述绝缘层236。移除绝缘层236的方式可参考前面的相关叙述，在此不做重复说明。

接着，请参考图10，于上述电阻转态材料层210a上形成阻障材料层224a。之后，于上述阻障材料层224a上形成第二电极材料层212a。阻障材料层224a和第二电极材料层212a的材质和形成方式可参考前面的相关叙述，在此不做重复说明。如图10所示，上述电阻转态材料层210a的第一区域232为用以形成导电丝的氧空缺222的分布区域，第二区域234为氮原子220掺质的分布区域，第二区域234围绕第一区域232。

接着，利用图11和图2所述的工艺来定义金属-绝缘体-金属叠层250b及形成最终的RRAM装置500b。定义金属-绝缘体-金属叠层250b及形成RRAM装置500b的方式可参考前面的相关叙述，在此不做重复说明。

图12显示电阻式非易失性存储器装置的金属-绝缘体-金属叠层250a剖面示意图，其显示位于电阻转态层210中氮原子220的分布具有的一种功效。如图12所示，由于氮原子220分布于电阻转态层210的外围部分(第二区域234)，所以氮原子220可视为包围用以形成导电丝的氧空缺222的障壁物，使氧空缺222局限分布于电阻转态层210的中间部分(第一区域232)并远离于电阻式非易失性存储器装置250a的侧壁。因此，当进行定义电阻式非易失性存储器装置250a位置及面积的刻蚀工艺时，上述刻蚀工艺会对电阻式非易失性存储器装置的金属-绝缘体-金属叠层250a造成的侧壁损伤240并不会影响氧空缺222的分布区域(第一区域232)而对导电丝造成损伤。所以，分布于电阻转态层210的外围部分(第二区域234)的氮原子220有助于降低于电阻式非易失性存储器装置的等离子体诱发损伤，因而可提升电阻式非易失性存储器装置的数据保存能力。

图13显示电阻式非易失性存储器装置的金属-绝缘体-金属叠层250a剖面示意图，其显示位于电阻转态层210中氮原子220的分布具有的另一种功效。如图13所示，由于氮原子220分布于电阻转态层210的外围部分(第二区域234)，所以氮原子220可视为包围用以形成导电丝的氧空缺222的障壁物(barrier)，使氧空缺222局限分布于电阻转态层210的中间部分(第一区域232)并远离于金属-绝缘体-金属叠层250a的侧壁。因此，当电阻式非易失性存储器装置在高温状态下，多余的氧原子在扩散进入电阻转态层210时会被作为障壁物的氮原子220阻挡而仅会分布于接近电阻式金属-绝缘体-金属叠层250a的侧壁位置(图13中氧原子242的分布位置)，多余的氧原子无法占据位于电阻转态层210的中间部分(第一区域232)的氧空缺222。所以，分布于电阻转态层210的外围部分(第二区域234)的氮原子220有助于改善因氧原子占据氧空缺所造成的低电阻状态的电流值下降、低形成电流、低设定电流等可靠度问题，且可提升电阻式非易失性存储器装置的数据保存能力。

本发明实施例提供一种电阻式非易失性存储器装置及其制造方法。电阻式非易失性存储器装置于接近电阻转态层侧壁的外围部分掺杂多个氮原子。上述多个氮原子可以作为障壁物，将提供导电丝形成的氧空缺局限分布于电阻转态层的中间部分并远离于电阻式非易失性存储器装置的侧壁。位于导电丝形成区域的外围的氮原子可以防止电阻转态层在后续刻蚀工艺中因破坏侧壁损伤导电丝而降低RRAM的数据保存能力。位于导电丝形成区域的外围的氮原子可以防止氧原子扩散进入用以形成导电丝的氧空缺而导致RRAM的低电阻状态电流下降，因而无法读取RRAM的电阻状态。并且，位于导电丝形成区域的外围的氮原子掺质可改善氧原子在扩散进入电阻转态层造成的低形成电流、低设定电流等可靠度问题。因而可提升电阻式非易失性存储器装置的数据保存能力。再者，用以进行氮原子掺杂工艺与定义金属-绝缘体-金属叠层的图案化工艺共用同一遮罩。所以，电阻式非易失性存储器装置的制造方法可在不增加工艺成本的情况下，提升电阻式非易失性存储器装置的可靠度。

虽然本发明已以实施例揭露于上，然其并非用以限定本发明，任何相关领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (17)

1.一种电阻式非易失性存储器装置，其特征在于，包括：

一第一电极；

一第二电极，设置于该第一电极上；以及

一电阻转态层，设置于该第一电极和该第二电极之间，其中该电阻转态层包括：

一第一区域，具有一第一氮原子浓度；以及

一第二区域，相邻于该第一区域，其中第二区域具有不同于该第一氮原子浓度的一第二氮原子浓度。

2.如权利要求1所述的电阻式非易失性存储器装置，其特征在于，该电阻式非易失性存储器装置还包括一阻障层，位于该电阻转态层和该第二电极之间。

3.如权利要求1所述的电阻式非易失性存储器装置，其特征在于，该电阻式非易失性存储器装置还包括：

一第一电极接触插塞，设置于该第一电极下方，其中该第一电极接触该第一电极接触插塞；以及

一第二电极接触插塞，设置于该第二电极上方，其中该第二电极接触该第二电极接触插塞。

4.如权利要求3所述的电阻式非易失性存储器装置，其特征在于，该第一区域沿一上视方向与该第一电极接触插塞和该第二电极接触插塞完全重叠。

5.如权利要求4所述的电阻式非易失性存储器装置，其特征在于，该第一氮原子浓度小于该第二氮原子浓度。

6.如权利要求3所述的电阻式非易失性存储器装置，其特征在于，该第二区域沿一上视方向与该第一电极接触插塞和该第二电极接触插塞完全不重叠。

7.一种电阻式非易失性存储器装置的制造方法，其特征在于，包括下列步骤：

形成一第一电极材料层；

于该第一电极材料层上形成一电阻转态材料层；

将多个氮原子注入部分该电阻转态材料层中；

于该电阻转态材料层上形成一第二电极材料层；以及

利用一第一遮罩，进行一图案化工艺，移除部分该第二电极材料层、该电阻转态材料层和该第一电极材料层以分别形成一第二电极、一电阻转态层和一第一电极，其中该电阻转态材料层包括：

一第一区域，具有一第一氮原子浓度；以及

一第二区域，相邻于该第一区域，其中第二区域具有不同于该第一氮原子浓度的一第二氮原子浓度。

8.如权利要求7所述的电阻式非易失性存储器装置的制造方法，其特征在于，形成该第二电极材料层之前还包括进行一退火工艺。

9.如权利要求7所述的电阻式非易失性存储器装置的制造方法，其特征在于，将所述氮原子注入部分该电阻转态材料层中包括：

于该电阻转态材料层上形成一第一光阻材料；

利用该第一遮罩，进行一光刻工艺，将该第一遮罩的一图案转移至该第一光阻材料，以于该电阻转态材料层上形成一第一光阻图案，该第一光阻图案覆盖部分该电阻转态材料层；

利用该第一光阻图案作为一遮罩，进行一掺杂工艺，将多个氮原子注入未被该光阻图案覆盖的该电阻转态材料层；以及

移除该第一光阻图案。

10.如权利要求9所述的电阻式非易失性存储器装置的制造方法，其特征在于，形成该第二电极材料层之后还包括：

于该第二电极材料层上形成一第二光阻材料；

利用该第一遮罩，进行一光刻工艺，将该第一遮罩的一图案转移至该第二光阻材料，以于该第二电极材料层上形成一第二光阻图案，该第二光阻图案覆盖部分该第二电极材料层；

利用该第二光阻图案作为一遮罩，进行一刻蚀工艺，移除未被该第二光阻图案覆盖的该第二电极材料层、该电阻转态材料层和该第一电极材料层以分别形成该第二电极、该电阻转态层和该第一电极，其中该第一电极、该电阻转态层和该第二电极构成一金属-绝缘体-金属叠层；以及

移除该第二光阻图案。

11.如权利要求8所述的电阻式非易失性存储器装置的制造方法，其特征在于，形成该电阻转态材料层之后还包括于该电阻转态材料层上形成一绝缘层，且其中进行该退火工艺之后还包括移除该绝缘层。

12.如权利要求8所述的电阻式非易失性存储器装置的制造方法，其特征在于，进行该退火工艺之后还包括于该电阻转态材料层上形成一阻障材料层。

13.如权利要求7所述的电阻式非易失性存储器装置的制造方法，其特征在于，形成该第一电极材料层之前还包括：

形成一第一电极接触插塞，其中该第一电极材料层接触该第一电极接触插塞。

14.如权利要求13所述的电阻式非易失性存储器装置的制造方法，其特征在于，形成进行该图案化工艺之后还包括：

于该第二电极上形成一第二电极接触插塞，其中该第二电极接触该第二电极接触插塞。

15.如权利要求14所述的电阻式非易失性存储器装置的制造方法，其特征在于，该第一区域沿一上视方向与该第一电极接触插塞和该第二电极接触插塞完全重叠。

16.如权利要求15所述的电阻式非易失性存储器装置的制造方法，其特征在于，该第一氮原子浓度小于该第二氮原子浓度。

17.如权利要求14所述的电阻式非易失性存储器装置的制造方法，其特征在于，该第二区域沿一上视方向与该第一电极接触插塞和该第二电极接触插塞完全不重叠。