CN104078562B - 电阻式非挥发性内存装置 - Google Patents
电阻式非挥发性内存装置 Download PDFInfo
- Publication number
- CN104078562B CN104078562B CN201310096514.7A CN201310096514A CN104078562B CN 104078562 B CN104078562 B CN 104078562B CN 201310096514 A CN201310096514 A CN 201310096514A CN 104078562 B CN104078562 B CN 104078562B
- Authority
- CN
- China
- Prior art keywords
- resistance
- contact plunger
- electrode contact
- hearth electrode
- top electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电阻式非挥发性记忆体装置。上述电阻式非挥发性记忆体装置包括一底电极接触插塞;一底电极,设置于上述底电极插塞上,且与上述底电极插塞接触;一电阻转态层,设置于上述底电极上;一顶电极,设置于上述电阻转态层上;一顶电极接触插塞,设置于上述顶电极上,且与上述顶电极接触,其中上述底电极接触插塞和上述顶电极接触插塞沿一上视方向以一距离彼此隔开。本发明提供一种电阻式非挥发性记忆体装置通过电极接触插塞配置可使顶电极接触插塞远离于位于底电极接触插塞正上方的部分MIM叠层,以降低因底电极接触插塞顶面轮廓造成的元件电性影响,因而可降低元件的电阻转换阻值变异量。
Description
技术领域
本发明是关于一种电阻式非挥发性内存装置,特别是关于一种具低电阻转换阻值变异量的电阻式非挥发性内存装置。
背景技术
电阻式非挥发性内存(RRAM)因具有功率消耗低、操作电压低、写入抹除时间短、耐久度长、记忆时间长、非破坏性读取、多状态存储、元件制程简单及可微缩性等优点,所以成为新兴非挥发性内存的主流。常见的电阻式非挥发性内存的基本结构为底电极、电阻转态层及顶电极构成的一金属-绝缘体-金属(metal-insulator-metal,MIM)叠层结构,且电阻式非挥发性内存的电阻转换(resistive switching,RS)阻值特性为元件的重要特性。然而,电阻式非挥发性内存的电阻转换阻值控制的困难度非常高。举例来说,常见的电阻式非挥发性内存的电阻转态层的晶粒结晶取向(crystalline orientation)与其下的底电极的晶粒结晶取向两者极为相关,因而底电极的晶粒结晶取向会影响电阻式非挥发性内存的电阻转换阻值特性。另外,底电极的表面轮廓(profile)的平坦度也会影响电阻式非挥发性内存的电阻转换阻值特性。
因此,在此技术领域中,有需要一种非挥发性内存及其制造方法,以改善上述缺点。
发明内容
有鉴于此,本发明提供一种电阻式非挥发性内存装置,以降低电阻式非挥发性内存装置的电阻转换(RS)阻值变异量。
本发明的一实施例提供一种电阻式非挥发性内存装置。上述电阻式非挥发性内存装置包括一底电极接触插塞;一底电极,设置于上述底电极插塞上,且与上述底电极插塞接触;一电阻转态层,设置于上述底电极上;一顶电极,设置于上述电阻转态层上;一顶电极接触插塞,设置于上述顶电极上,且与上述顶电极接触,其中上述底电极接触插塞和上述顶电极接触插塞沿一上视方向以一距离彼此隔开。
本发明实施例提供的一种电阻式非挥发性内存装置,通过电极接触插塞配置可使顶电极接触插塞远离于位于底电极接触插塞正上方的部分MIM叠层,以降低因底电极接触插塞顶面轮廓造成的元件电性影响,因而可降低元件的电阻转换阻值变异量。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,并不构成对本发明的限定。在附图中:
图1为本发明的一实施例的电阻式非挥发性内存装置的剖面示意图;
图2为本发明的一实施例的电阻式非挥发性内存装置的上视示意图;
图3为本发明的另一实施例的电阻式非挥发性内存装置的上视示意图;
图4为本发明的又一实施例的电阻式非挥发性内存装置的上视示意图。
符号说明:
500、500a、500b、500c~电阻式非挥发性内存装置;
200、200a、200b、200c~金属-绝缘体-金属叠层;
202~底电极接触插塞;
203、253、255~顶面;
204~顶电极接触插塞;
206~底电极;
208~电阻转态层;
210~顶电极;
212、216~宽边;
214、218~窄边;
220、222~侧边;
230~第二长轴方向;
232~第一长轴方向;
234a、234b、234c~第一半部;
236a、236b、236c~第二半部;
250~半导体基板;
252、254~层间介电层;
256~电路;
A1、A2、B1、B2、C1、C2、D1、D2、E1、E2、G1、G2~面积;
D~距离;
L~中心线。
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂,下文特举较佳实施例,并配合所附图示,做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中,实施例中的各元件的配置为说明之用,并非用以限制本发明。且实施例中图式标号的部分重复,是为了简化说明,并非意指不同实施例之间的关联性。
本发明实施例提供一种非挥发性内存,例如为一电阻式非挥发性内存(RRAM)装置,其使连接至顶电极的顶电极接触插塞与连接至底电极的底电极接触插塞横向隔开一距离。此处的“横向”表示大体上垂直于RRAM的由底电极、电阻转态层(resistive switchinglayer)及顶电极构成的金属-绝缘体-金属(MIM)叠层的顶面的方向,上述方向也可大体上垂直于顶电极接触插塞与底电极接触插塞的长轴方向。经由上述电极接触插塞配置可使顶电极接触插塞远离于MIM叠层位于底电极接触插塞的不平整部分,因而可降低元件的电阻转换(resistive switching,RS)阻值变异量。
图1显示本发明的一实施例的电阻式非挥发性内存装置500的剖面示意图。如图1所示,本发明一实施例的电阻式非挥发性内存装置500可设置于例如硅基板的一半导体基板250上,电阻式非挥发性内存装置500的主要元件包括一底电极接触插塞202。在本发明的一实施例中,底电极接触插塞202设置于上述半导体基板250上。一底电极206,设置于底电极接触插塞202上,且与上述底电极接触插塞202接触。一电阻转态层208,设置于上述底电极206上。一顶电极210,设置于上述电阻转态层208上,以及一顶电极接触插塞204,设置于上述顶电极210上,且与上述顶电极210接触。
在本发明的一实施例中,底电极接触插塞202和顶电极接触插塞204的材质可包括钨(W)。在本发明的一实施例中,底电极206和顶电极210的材质可包括铝(Al)、钛、氮化钛或上述组合。在本发明的一实施例中,可利用电子束真空蒸镀(E-beam evaporation)或溅镀法(sputtering)形成底电极206和顶电极210。另外,在本发明的一实施例中,电阻转态层208的材质可包括二氧化铪(HfO2)、氧化铝(Al2O3)、铬掺杂的钛酸锶、铬掺杂的锆酸锶、二氧化锆薄膜。在本发明的一实施例中,可利用原子层沉积法(ALD)形成电阻转态层208。如图1所示,在本发明的一实施例中,底电极206、电阻转态层208及顶电极210可共同构成一金属-绝缘体-金属(MIM)叠层200。
接着将进一步说明本发明一实施例的电阻式非挥发性内存装置500的制造方法。首先,提供一半导体基板250,例如一硅基板,并对其进行RCA(Radio Corporation ofAmerica)清洗制程。之后,可利用高温炉管制程,于半导体基板250上形成一电路256,其用以对电阻式非挥发性内存装置500施加操作电压。在本发明的一实施例中,电路256可包括电晶体、二极体、电容、电阻等电子元件。然后,可利用化学气相沉积法(CVD)或电浆增强型化学气相沉积法(PECVD),全面性沉积一层间介电层252。然后,可利用例如包括微影法和非等向性蚀刻法的一图案化制程,于层间介电层252中形成一开口,定义出底电极接触插塞202的形成位置,且部分电路256会从上述开口中暴露出来。接着,可利用化学气相沉积法(CVD),于开口侧壁沉积例如钛或氮化钛(TiN)的阻障层,再于开口中填入例如钨(W)的导电材料,再进行例如化学机械研磨(CMP)法的平坦化制程,以移除层间介电层252的顶面253上方多余的导电材料,以于开口中形成底电极接触插塞202。值得注意的是,由于层间介电层252与开口中的导电材料(例如钨(W))在化学机械研磨(CMP)法的制程期间的研磨速率不同,所以进行平坦化制程之后,底电极接触插塞202的顶面203仍有可能会凸出于层间介电层252的顶面253。接着,可利用电子束真空蒸镀(E-beam evaporation)或溅镀法(sputtering),于层间介电层252上形成一底电极206。在本发明的一实施例中,底电极接触插塞202与底电极206之间的界面(与底电极接触插塞202的顶面203的位置相同),可为对齐层间介电层252的顶面253的一平面或为一不平整表面。之后,可利用原子层沉积法(ALD),于底电极206成长一电阻转态层208。在本发明之一实施例中,形成电阻转态层208之后,可对上述电阻转态层208进行例如快速高温退火制程(rapid thermal annealing,RTA)法的一退火制程。接着,可利用电子束蒸镀法,于电阻转态层208上形成一顶电极210,并藉由利用金属光罩的图案化制程定义顶电极210、电阻转态层208及底电极206面积和形成位置,经过上述图案化制程制程之后,图案化后的底电极206、电阻转态层208及顶电极210可共同构成一金属-绝缘体-金属(MIM)叠层200,其中位于底电极接触插塞202正上方的MIM叠层200的部分顶面轮廓会与底电极接触插塞202与底电极206之间的界面(位置相同于顶面203)一致,举例来说,如果底电极接触插塞202与底电极206之间的界面为一平面,位于底电极接触插塞202正上方的MIM叠层200的部分顶面轮廓也会为一平面,如果底电极接触插塞202与底电极206的间的界面为一不平整表面,位于底电极接触插塞202正上方的MIM叠层200的部分顶面轮廓也会为一不平整表面。
之后,可再利用化学气相沉积法(CVD)或电浆增强型化学气相沉积法(PECVD),全面性沉积一层间介电层254。然后,可利用例如包括微影法和非等向性蚀刻法之一图案化制程,于层间介电层254中形成一开口,定义出顶电极接触插塞204的形成位置,且使部分顶电极210从上述开口暴露出来。接着,可利用化学气相沉积法(CVD),于开口侧壁沉积例如钛或氮化钛(TiN)的阻障层,再于开口中填入例如钨(W)的导电材料,再进行例如化学机械研磨(CMP)法的平坦化制程,以移除层间介电层254的顶面255上方多余的导电材料,以于开口中形成顶电极接触插塞204。
本发明实施例的电阻式非挥发性内存装置500的操作方式为对顶电极接触插塞204和底电极接触插塞202施加正(负)直流偏压,以转换电阻式非挥发性内存装置500的电阻状态(resistance state)。当对本发明实施例的电阻式非挥发性内存装置500的顶电极接触插塞204施加正(负)直流偏压时,电流会随着电压增加而增加,当电流上升至限流值,其对应的偏压为形成电压(forming voltage),通常需要较大的偏压,此时电阻式非挥发性内存装置500的电阻状态由原始状态(original state;O-state)转换到低电阻状态(lowresistance state;LRS,或可称为ON-state)。接着,对本发明实施例的电阻式非挥发性内存装置500的顶电极接触插塞204施予一抹除电压(turn-off voltage),当抹除电压至一适当值时元件电流开始下降,当抹除电压至一极限值时电流急遽下降至较低的电流值,此时电阻式非挥发性内存装置500的电阻状态由低电阻状态的电流转态到高电阻状态(highresistance state;HRS,或可称为OFF-state)。接着,对本发明实施例的电阻式非挥发性内存装置500的顶电极接触插塞204施予一写入电压(turn-on voltage)时,电流会随着电压增加而增加,当写入电压至一极限值时到达电流限流值,此时电阻式非挥发性内存装置500的电阻状态由高电阻状态转换至低电阻状态,且此电阻转换特性可以多次重复操作。另外,可对电阻状态为高电阻状态(HRS)或低电阻状态(LRS)的电阻式非挥发性内存装置500施予小于抹除电压和写入电压的一读取电压,以读取电阻式非挥发性内存装置500在不同电阻状态下的电流值来得知电阻式非挥发性内存装置500的记忆状态。亦即我们可以利用控制施予偏压的大小使本发明实施例的电阻式非挥发性内存装置500产生电阻的转换以达到记忆目的,在无外加电源供应下,高低电阻态皆能维持其记忆态,可用于非挥发性内存的应用。
所以,在本发明的一实施例中,设计电阻式非挥发性内存装置500,使连接至顶电极210的顶电极接触插塞204与连接至底电极206的底电极接触插塞202横向(意即大体上平行MIM叠层200的顶面)隔开一距离。在本发明的一实施例中,上述顶电极接触插塞204和底电极接触插塞202的配置位置关会使顶电极接触插塞204远离于位于底电极接触插塞202正上方的MIM叠层200的部分顶面轮廓,以降低电阻式非挥发性内存装置500的电阻转换(resistive switching,RS)阻值变异量。因此,如图1所示,电阻式非挥发性内存装置500的底电极接触插塞202的一第一长轴方向232和顶电极接触插塞204的一第二长轴方向230彼此平行且不重合。也因此,如图1所示,底电极接触插塞202沿第一长轴方向232的一第一剖面和顶电极接触插塞204沿第二长轴方向230的一第二剖面两者不共平面。
图2显示本发明的一实施例的电阻式非挥发性内存装置500a的上视示意图。请同时参图1、图2,图1所示的上述第一长轴方向232和第二长轴方向230大体上平行于电阻式非挥发性内存装置500的上视方向(即图2垂直入纸面的方向),因此,如图1、图2所示,电阻式非挥发性内存装置500/500a的底电极接触插塞202/202a和顶电极接触插塞204/204a沿一上视方向(大体上平行于上述第一长轴方向232和第二长轴方向230)以一距离D彼此隔开。换句话说,在如图1、图2所示的实施例中,沿上述上视方向看去,顶电极接触插塞204和底电极接触插塞202两者不对齐。
在本发明的一实施例中,除了将电阻式非挥发性内存装置的顶电极接触插塞配置远离于位于底电极接触插塞正上方的部分MIM叠层,使位于顶电极接触插塞正下方的顶电极和底电极均具平坦表面轮廓的外。也可降低顶电极接触插塞与MIM叠层的顶电极的间的接触电阻,以保证在操作电阻式非挥发性内存装置时,电阻式非挥发性内存装置的高低电阻状态转换区域会接近于顶电极接触插塞与MIM叠层接触的区域。根据上述设计,电阻式非挥发性内存装置的高-低电阻状态转换区域远离于位于底电极接触插塞正上方的部分MIM叠层,使高-低电阻状态转换区域内的部分顶电极和部分底电极均具平坦表面轮廓,以进一步降低电阻式非挥发性内存装置的电阻转换(RS)阻值变异量。
如图2所示,本发明的一实施例的电阻式非挥发性内存装置500a的MIM叠层200a的上视形状可为一端宽一端窄的非对称形状,例如为三角形、梯形或多边形。在本实施例中,MIM叠层200a的上视形状为梯形时,MIM叠层200a的上视形状包括彼此相对的一宽边212和一窄边214,且设计将顶电极接触插塞204a设置接近宽边212,且底电极接触插塞202a设置接近窄边214。在本发明的一实施例中,MIM叠层200a位于宽边212和窄边214之间的一中心线L将MIM叠层200a分为包含窄边214的一第一半部234a和包含宽边212的一第二半部236a,其中第一半部234a的上视面积B1小于第二半部236a的上视面积B2,同时底电极接触插塞202a的上视面积A1等于顶电极接触插塞204a的上视面积A2。在本实施例中,底电极接触插塞202a与MIM叠层200a之间的接触面积也会等于面积A1,且顶电极接触插塞204a与MIM叠层200a之间的接触面积也会等于面积A2。所以,在本实施例中,底电极接触插塞202a与MIM叠层200a的底电极206(如第1图所示)之间的接触面积A1等于顶电极接触插塞204a与MIM叠层200a的顶电极210(如第1图所示)之间的接触面积A2。根据上述设计,可使顶电极接触插塞204a与MIM叠层200a之间的电阻值低于底电极接触插塞202a与其接触的第一半部234a的电阻值。
图3显示本发明的另一实施例的电阻式非挥发性内存装置500b的上视示意图。在本发明的另一实施例中,除了可将电阻式非挥发性内存装置500b的MIM叠层200b的上视形状设计为一端宽一端窄的非对称形状,且可同时设计底电极接触插塞202b与MIM叠层200b的底电极206(如图1所示)之间的接触面积小于顶电极接触插塞204b与MIM叠层200b的顶电极210(如图1所示)之间的接触面积,以进一步降低顶电极接触插塞204b与MIM叠层200b之间的电阻值。在本实施例中,当MIM叠层200b的上视形状为梯形时,MIM叠层200b的上视形状包括彼此相对的一宽边216和一窄边218,且设计将顶电极接触插塞204b设置接近宽边216,且底电极接触插塞202b设置接近窄边218。在本发明的一实施例中,MIM叠层200b位于宽边216和窄边218之间的一中心线L将MIM叠层200b分为包含窄边218的一第一半部234b和包含宽边216的一第二半部236b,其中第一半部234b的上视面积D1小于第二半部236b的上视面积D2,同时底电极接触插塞202b的上视面积C1设计小于顶电极接触插塞204b的上视面积C2。在本实施例中,底电极接触插塞202b与MIM叠层200b之间的接触面积也会等于面积C1,且顶电极接触插塞204b与MIM叠层200b之间的接触面积也会等于面积C2。所以,在本实施例中,底电极接触插塞202b与MIM叠层200b的底电极206(如图1所示)之间的接触面C1小于顶电极接触插塞204b与MIM叠层200b的顶电极210(如图1所示)之间的接触面积C2。根据上述设计,可使顶电极接触插塞204b与MIM叠层200b之间的电阻值更加低于底电极接触插塞202b与其接触的第一半部234b的电阻值。
图4显示本发明的又一实施例的电阻式非挥发性内存装置500c的上视示意图。在本发明的又一实施例中,也可将电阻式非挥发性内存装置500c的MIM叠层200c的上视形状设计为例如正方形或长方形的对称形状,且可同时设计底电极接触插塞202c与MIM叠层200c的底电极206(如图1所示)之间的接触面积小于顶电极接触插塞204c与MIM叠层200c的顶电极210(如图1所示)之间的接触面积,以降低顶电极接触插塞204c与MIM叠层200c之间的电阻值。如图4所示,在本实施例中,电阻式非挥发性内存装置500c的MIM叠层200c的上视形状设计为长方形,因此顶电极接触插塞204c设置接近的侧边220长度会等于底电极接触插塞202c设置接近的相对侧边222。所以,MIM叠层200c位于侧边220和222之间的一中心线L将MIM叠层200c分为包含侧边222的一第一半部234c和包含侧边220的一第二半部236c,其中第一半部234c的上视面积G1可等于第二半部236c的上视面积G2。同时,在本实施例中,底电极接触插塞202c的上视面积E1设计小于顶电极接触插塞204c的上视面积E2。在本实施例中,底电极接触插塞202c与MIM叠层200c之间的接触面积也会等于面积E1,且顶电极接触插塞204c与MIM叠层200c之间的接触面积也会等于面积E2。所以,在本实施例中,底电极接触插塞202c与MIM叠层200c的底电极206(如图1所示)之间的接触面E1小于顶电极接触插塞204c与MIM叠层200c的顶电极210(如图1所示)之间的接触面积E2。根据上述设计,也可使顶电极接触插塞204c与MIM叠层200c之间的电阻值更加低于底电极接触插塞202c与其接触的MIM叠层200c的电阻值。
本发明实施例提供一种电阻式非挥发性内存装置,例如为一电阻式非挥发性内存(RRAM)装置,其使连接至顶电极的顶电极接触插塞与连接至底电极的底电极接触插塞横向隔开一距离。经由上述电极接触插塞配置可使顶电极接触插塞远离于位于底电极接触插塞正上方的部分MIM叠层,以降低因底电极接触插塞顶面轮廓造成的元件电性影响,因而可降低元件的电阻转换(resistive switching,RS)阻值变异量。或者,可设计降低顶电极接触插塞与MIM叠层的顶电极之间的接触电阻,以保证在操作电阻式非挥发性内存装置时,电阻式非挥发性内存装置的高低电阻状态转换区域会接近于顶电极接触插塞与MIM叠层接触的区域,因为位于上述区域的部分顶电极和部分底电极均具平坦表面轮廓,所以也可以进一步降低电阻式非挥发性内存装置的电阻转换(RS)阻值变异量。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种电阻式非挥发性内存装置,其特征在于,所述装置包括:
一底电极接触插塞;
一底电极,设置于该底电极插塞上,且与该底电极插塞接触;
一电阻转态层,设置于该底电极上;
一顶电极,设置于该电阻转态层上;以及
一顶电极接触插塞,设置于该顶电极上,且与该顶电极接触,其中该底电极接触插塞和该顶电极接触插塞沿一上视方向以一距离彼此隔开。
2.如权利要求1所述的电阻式非挥发性内存装置,其特征在于,该顶电极接触插塞与该顶电极之间的一第一接触面积大于该底电极接触插塞与该底电极之间的一第二接触面积。
3.如权利要求2所述的电阻式非挥发性内存装置,其特征在于,该底电极、该电阻转态层和该顶电极构成一金属-绝缘体-金属叠层,且该金属-绝缘体-金属叠层沿该上视方向的一上视形状包括正方形或长方形。
4.如权利要求1所述的电阻式非挥发性内存装置,其特征在于,该底电极、该电阻转态层和该顶电极构成一金属-绝缘体-金属叠层,且该金属-绝缘体-金属叠层沿该上视方向的一上视形状为包括彼此相对的一宽边和一窄边的一非对称形状。
5.如权利要求4所述的电阻式非挥发性内存装置,其特征在于,该顶电极接触插塞设置接近该宽边,且该底电极接触插塞设置接近该窄边。
6.如权利要求4所述的电阻式非挥发性内存装置,其特征在于,该金属-绝缘体-金属叠层的该上视形状包括三角形、梯形或多边形。
7.如权利要求4所述的电阻式非挥发性内存装置,其特征在于,该金属-绝缘体-金属叠层的位于该宽边和该窄边之间的一中心线将该金属-绝缘体-金属叠层分为包含该窄边的一第一半部和包含该宽边的一第二半部,其中该第一半部的面积小于该第二半部的面积。
8.如权利要求1所述的电阻式非挥发性内存装置,其特征在于,该底电极接触插塞的一第一长轴方向和该顶电极接触插塞的一第二长轴方向彼此平行且不重合。
9.如权利要求8所述的电阻式非挥发性内存装置,其特征在于,该底电极接触插塞沿该第一长轴方向的一第一剖面和该顶电极接触插塞沿该第二长轴方向的一第二剖面两者不共平面。
10.如权利要求1所述的电阻式非挥发性内存装置,其特征在于,沿该上视方向看去,该顶电极接触插塞和该底电极接触插塞两者不对齐。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310096514.7A CN104078562B (zh) | 2013-03-25 | 2013-03-25 | 电阻式非挥发性内存装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310096514.7A CN104078562B (zh) | 2013-03-25 | 2013-03-25 | 电阻式非挥发性内存装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104078562A CN104078562A (zh) | 2014-10-01 |
CN104078562B true CN104078562B (zh) | 2016-12-28 |
Family
ID=51599714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310096514.7A Active CN104078562B (zh) | 2013-03-25 | 2013-03-25 | 电阻式非挥发性内存装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104078562B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170117464A1 (en) * | 2015-10-22 | 2017-04-27 | Winbond Electronics Corp. | Resistive random access memory device |
JP2021141283A (ja) * | 2020-03-09 | 2021-09-16 | キオクシア株式会社 | 半導体記憶装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7186569B2 (en) * | 2002-08-02 | 2007-03-06 | Unity Semiconductor Corporation | Conductive memory stack with sidewall |
CN1964050A (zh) * | 2005-11-11 | 2007-05-16 | 三星电子株式会社 | 非易失性存储器件及其制造方法 |
CN102217067A (zh) * | 2009-09-14 | 2011-10-12 | 松下电器产业株式会社 | 非易失性存储装置及其制造方法 |
-
2013
- 2013-03-25 CN CN201310096514.7A patent/CN104078562B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7186569B2 (en) * | 2002-08-02 | 2007-03-06 | Unity Semiconductor Corporation | Conductive memory stack with sidewall |
CN1964050A (zh) * | 2005-11-11 | 2007-05-16 | 三星电子株式会社 | 非易失性存储器件及其制造方法 |
CN102217067A (zh) * | 2009-09-14 | 2011-10-12 | 松下电器产业株式会社 | 非易失性存储装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104078562A (zh) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10497865B2 (en) | RRAM device and method for manufacturing the same | |
TWI600057B (zh) | 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法 | |
US10096654B2 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
TW201719649A (zh) | 操作鐵電記憶體胞之方法及相關之鐵電記憶體胞 | |
JP5783961B2 (ja) | 不揮発性記憶装置 | |
KR101052875B1 (ko) | 저항성 램 소자의 제조방법 | |
WO2016176936A1 (zh) | 非挥发性阻变存储器件及其制备方法 | |
US9947866B2 (en) | Nonvolatile memory device manufacturing method | |
CN110506333A (zh) | 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法 | |
CN101542728A (zh) | 非易失性存储器件 | |
CN104659206A (zh) | 形成电压特性改进的电阻式随机存取存储器及其形成方法 | |
CN106611815A (zh) | 电阻式随机存取存储器装置 | |
CN105280811A (zh) | 电阻式非易失性存储器装置及其制造方法 | |
CN104078562B (zh) | 电阻式非挥发性内存装置 | |
US10283563B2 (en) | Resistive memory cell having a compact structure | |
US10121827B1 (en) | Semiconductor structure and the method of making the same | |
CN108257874B (zh) | 半导体元件及其制作方法 | |
CN116646341A (zh) | 硅电容器 | |
TWI503964B (zh) | 電阻式非揮發性記憶體裝置 | |
CN104810473A (zh) | 电阻式存储器及其制造方法 | |
TWI484679B (zh) | 非揮發性記憶體 | |
CN103855026A (zh) | FinFET及其制造方法 | |
CN113130741B (zh) | 一种具有高热阻绝热层的氧化钒选通管及其制备方法 | |
US11335853B2 (en) | Method of manufacturing OTS device, and OTS device | |
TW202401762A (zh) | 包括垂直通道結構的半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |