TWI484679B - 非揮發性記憶體 - Google Patents

Description

非揮發性記憶體

本發明係有關於一種記憶體元件，特別是有關於一種電阻式非揮發性記憶體。

電阻式非揮發性記憶體(RRAM)因具有功率消耗低、操作電壓低、寫入抹除時間短、耐久度長、記憶時間長、非破壞性讀取、多狀態記憶、元件製程簡單及可微縮性等優點，所以成為新興非揮發性記憶體的主流。然而，以半導體製程製作的習知電阻式非揮發性記憶體(RRAM)，會因為同一片晶圓上的不同晶片之間的電阻轉態層的晶粒尺寸無法縮小且變異量大，而造成例如電阻轉換(resistive switching，RS)阻值、高電阻態對低電阻態的比值、元件耐久度(endurance)等特性不佳的缺點。

習知技術會於電阻轉態層中加入摻質以改善上述缺點。然而，上述方式會影響電阻式非揮發性記憶體的電阻轉換特性，例如增加操作電壓、增加操作電流、降低高電阻態對低電阻態的比值等缺點。

因此，在此技術領域中，有需要一種非揮發性記憶體及其製造方法，以改善上述缺點。

本發明提供一種非揮發性記憶體。本發明之一實施例提供一種非揮發性記憶體，包括一底電極，其具有一第一 晶格常數；一電阻轉態層，設置於上述底電極上方，其具有一第二晶格常數；一頂電極，設置於上述電阻轉態層上；一分隔層，設置於上述底電極和上述電阻轉態層之間，其具有不同於上述第一晶格常數和上述第二晶格常數的一第三晶格常數。

為使本發明能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：

本發明實施例係提供一種非揮發性記憶體，例如為一電阻式非揮發性記憶體，其利用外加偏壓改變非揮發性記憶體的電阻轉態層的電阻值來達到記憶效應。本發明實施例之非揮發性記憶體係於底電極和電阻轉態層之間插入一分隔層，使最終形成的非揮發性記憶體的電阻轉態層的晶格常數不會受下方底電極本身的晶格常數影響而使晶粒尺寸(grain size)變大。此方法可大幅提升元件高電阻記憶狀態與低電阻記憶狀態之間的電阻比值。

第1圖係為本發明一實施例之非揮發性記憶體500的剖面示意圖。如第1圖所示，本發明一實施例之非揮發性記憶體500係設置於基板200上，且藉由一絕緣層202與基板200隔開。在本發明之一實施例中，非揮發性記憶體500的主要元件包括一底電極204，設置於絕緣層202上。一電阻轉態層208，設置於底電極204上方。一頂電極210，設置於電阻轉態層208上，以及一分隔層206，設置於底電極204和電阻轉態層208之間。

在本發明之一實施例中，基板200可包括例如矽基板之半導體基板。絕緣層202可包括二氧化矽薄膜。在本發明之一實施例中，底電極204可為單層結構或為兩層金屬層堆疊而成的複合層結構，如第1圖所示，在本實施例中，底電極204可為氮化鈦(TiN)，且其結晶取向為(1,1,1)。電阻轉態層208可包括二氧化鉿(HfO₂ )、氧化鋁(Al₂ O₃ )、鉻摻雜的鈦酸鍶、鉻摻雜的鋯酸鍶、二氧化鋯薄膜。另外在本發明之一實施例中，頂電極210可包括鋁(Al)、鈦、氮化鈦或上述組合。

如第1圖所示，分隔層206的一下表面214和一上表面212係分別接觸底電極204和電阻轉態層208。值得注意的是，經由選擇分隔層206的材質，使分隔層206的晶格常數(lattice constant)與底電極204的晶格常數不同。在本發明之一實施例中，分隔層206可包括例如二氧化鈦(TiO₂ )薄膜之一介電薄膜(或為一金屬氧化物薄膜)，或例如氮化鎢(WN)薄膜之一導電薄膜。另外，在本發明之一實施例中，分隔層206的厚度T1係設計小於底電極204的厚度T2，且小於電阻轉態層208的厚度T3。舉例來說，分隔層206的厚度T1可介於5Å和30Å之間，底電極204的厚度T2可為200Å，而電阻轉態層208的厚度T3可大於100Å。在本發明之一實施例中，電阻轉態層208與分隔層206的厚度比(T3：T1)可介於3：1和20：1之間。

接著將進一步說明本發明一實施例之非揮發性記憶體500之製造方法。首先，提供一基板200，例如一矽基板，並對其進行RCA(Radio Corporation of America)清洗製程。 之後，可利用高溫爐管製程，於矽基板200上成長一絕緣層202，絕緣層202係用來隔絕與基板200之間的漏電流。接著，可利用電子束真空蒸鍍(E-beam evaporation)或濺鍍法(sputtering)，於絕緣層202上形成一底電極204，其具有一第一晶格常數。

接下來係描述本發明實施例之非揮發性記憶體500的分隔層206的形成方式。可利用化學氣相沉積法(CVD)、電漿增強型化學氣相沉積法(PECVD)、原子層沉積法(ALD)或濺鍍法(sputtering)，於底電極204上形成一分隔層206。在本發明之一實施例中，分隔層206的厚度T1係設計小於底電極204的厚度T2。本發明之一實施例中，此時分隔層206的結晶狀態可為非晶態(amorphous)或結晶態(crystalline)。

接著，可利用原子層沉積法(ALD)，於分隔層206上成長一電阻轉態層208。在本發明之一實施例中，分隔層206的厚度T1係設計小於電阻轉態層208的厚度T3。形成電阻轉態層208之後，分隔層206的一下表面214和一上表面212係分別接觸底電極204和電阻轉態層208。此時電阻轉態層208的結晶狀態可為非晶態(amorphous)。

形成電阻轉態層208之後，可對上述電阻轉態層208進行一退火製程，以形成退火後之電阻轉態層208。同時，進行上述退火製程之後也會形成退火後之分隔層206。上述退火後之分隔層206和電阻轉態層208的結晶狀態皆為結晶態(crystalline)，其中電阻轉態層208具有一第二晶格常數且分隔層206具有一第三晶格常數。在本發明之一實 施例中，退火後之分隔層206的第三晶格常數不同於退火後之電阻轉態層208的第二晶格常數，也不同於底電極204的第一晶格常數。在本發明之一實施例中，退火後之電阻轉態層208的第二晶格常數也不同於底電極204的第一晶格常數。本發明之一實施例中，上述退火製程可包括快速高溫退火製程(rapid thermal annealing，RTA)。

值得注意的是，由於電阻轉態層208和底電極204之間會被一層分隔層206隔開，使電阻轉態層208不會與底電極204直接接觸。並且，係選擇分隔層206的材質，使其晶格常數不同於底電極204和電阻轉態層208的晶格常數。因此，在進行上述退火製程使非晶態電阻轉態層208轉變為結晶態的期間，電阻轉態層208的結晶不會沿著底電極204的結晶取向(例如氮化鈦(TiN)的結晶取向為(1,1,1))排列，因而不會使電阻轉態層208的晶粒尺寸變大。所以，相較於習知電阻式非揮發性記憶體之直接形成於底電極上的電阻轉態層，本發明實施例之退火後的電阻轉態層208的晶粒尺寸會小於習知電阻式非揮發性記憶體之電阻轉態層的晶粒尺寸，具有較佳的電阻轉態效果。

最後，可利用電子束蒸鍍法並藉由金屬光罩定義上電極的面積和形成位置，以於電阻轉態層208上形成一頂電極212(可視為上電極212)。鋁(Al)、鈦、氮化鈦或上述組合。經過上述製程之後，形成本發明一實施例之非揮發性記憶體500。在本發明其他實施例中，上述退火製程也可於形成頂電極212之後進行。

當對本發明實施例之非揮發性記憶體500施加正(負) 直流偏壓時，電流會隨著電壓增加而增加，當電流上升至限流值，其對應的偏壓為形成電壓(forming voltage)，通常需要較大的偏壓，此時非揮發性記憶體500的電阻狀態由原始狀態(original state；O-state)轉換到低電阻狀態(low resistance state；LRS，或可稱為ON-state)。接著，對本發明實施例之非揮發性記憶體500施予一抹除電壓(turn-off voltage)，當抹除電壓至一適當值時元件電流開始下降，當抹除電壓至一極限值時電流急遽下降至較低的電流值，此時非揮發性記憶體500的電阻狀態由低電阻狀態之電流轉態到高電阻狀態(high resistance state；HRS，或可稱為OFF-state)。接著，對本發明實施例之非揮發性記憶體500施予一寫入電壓(turn-on voltage)時，電流會隨著電壓增加而增加，當寫入電壓至一極限值時到達電流限流值，此時非揮發性記憶體500的電阻狀態由高電阻狀態轉換至低電阻狀態，且此電阻轉換特性可以多次重複操作。另外，可對電阻狀態為高電阻狀態(HRS)或低電阻狀態(LRS)之非揮發性記憶體500施予小於抹除電壓和寫入電壓之一讀取電壓，以讀取非揮發性記憶體500在不同電阻狀態下之電流值來得知非揮發性記憶體500的記憶狀態。亦即我們可以利用控制施予偏壓的大小使本發明實施例之非揮發性記憶體500產生電阻的轉換以達到記憶目的，在無外加電源供應下，高低電阻態皆能維持其記憶態，可用於非揮發性記憶體之應用。

本發明實施例係提供一種非揮發性記憶體，例如一電阻式非揮發性記憶體，其於底電極和電阻轉態層之間插入 一分隔層，使電阻轉態層208不會與底電極204直接接觸。並且，係選擇分隔層206的材質，使其晶格常數不同於底電極204和電阻轉態層208的晶格常數。另外，分隔層206的厚度係設計小於電阻轉態層208的厚度。使最終形成的非揮發性記憶體的電阻轉態層的晶格常數不會受下方底電極本身的晶格常數影響而使晶粒尺寸(grain size)變大。並且，上述方法可降低在同一晶圓不同晶片上的電阻轉態層的晶粒尺寸變異量，因而大幅提升元件的電阻轉換(resistive switching，RS)阻值、高電阻態對低電阻態的比值、元件耐久度(endurance)等特性。

本發明雖以各種實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

500‧‧‧非揮發性記憶體

200‧‧‧基板

202‧‧‧絕緣層

204‧‧‧底電極

206‧‧‧分隔層

208‧‧‧電阻轉態層

210‧‧‧頂電極

212‧‧‧上表面

214‧‧‧下表面

T1、T2、T3‧‧‧厚度

第1圖為本發明實施例之非揮發性記憶體的剖面示意圖。

500‧‧‧非揮發性記憶體

200‧‧‧基板

202‧‧‧絕緣層

204‧‧‧底電極

206‧‧‧分隔層

208‧‧‧電阻轉態層

210‧‧‧頂電極

212‧‧‧上表面

214‧‧‧下表面

T1、T2、T3‧‧‧厚度

Claims (10)

1. 一種非揮發性記憶體，包括：一底電極，其具有一第一晶格常數；一電阻轉態層，設置於該底電極上方，其具有一第二晶格常數；一頂電極，設置於該電阻轉態層上，其具有一第一晶格常數；以及一分隔層，設置於該底電極和該電阻轉態層之間，其具有不同於該第一晶格常數和該第二晶格常數的一第三晶格常數，其中該電阻轉態層的該第二晶格常數不同於該底電極和該頂電極的該第一晶格常數。
2. 如申請專利範圍第1項所述之非揮發性記憶體，更包括：一基板，設置於該底電極的下方；以及一絕緣層，設置於該底電極和該基板之間。
3. 如申請專利範圍第1項所述之非揮發性記憶體，其中該分隔層的一下表面和一上表面係分別接觸該底電極和該電阻轉態層。
4. 如申請專利範圍第1項所述之非揮發性記憶體，其中該底電極的結晶取向為不同於該電阻轉態層的結晶取向。
5. 如申請專利範圍第1項所述之非揮發性記憶體，其中該電阻轉態層為二氧化鉿(HfO₂ )、氧化鋁(Al₂ O₃ )、鉻摻雜的鈦酸鍶、鉻摻雜的鋯酸鍶、二氧化鋯薄膜。
6. 如申請專利範圍第1項所述之非揮發性記憶體，其 中該分隔層包括一介電薄膜或一導電薄膜。
7. 如申請專利範圍第6項所述之非揮發性記憶體，其中該介電薄膜為二氧化鈦薄膜。
8. 如申請專利範圍第6項所述之非揮發性記憶體，其中該導電薄膜為氮化鎢薄膜。
9. 如申請專利範圍第1項所述之非揮發性記憶體，其中該電阻轉態層的厚度大於該分隔層的厚度。
10. 如申請專利範圍第9項所述之非揮發性記憶體，其中該電阻轉態層與該分隔層的厚度比值介於3：1和20：1之間。