KR101136886B1 - 비휘발성 저항 변화 메모리 소자의 제조방법 - Google Patents

비휘발성 저항 변화 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR101136886B1
KR101136886B1 KR1020100001681A KR20100001681A KR101136886B1 KR 101136886 B1 KR101136886 B1 KR 101136886B1 KR 1020100001681 A KR1020100001681 A KR 1020100001681A KR 20100001681 A KR20100001681 A KR 20100001681A KR 101136886 B1 KR101136886 B1 KR 101136886B1
Authority
KR
South Korea
Prior art keywords
film
reactive metal
electrode
oxide film
oxide
Prior art date
Application number
KR1020100001681A
Other languages
English (en)
Other versions
KR20110081490A (ko
Inventor
황현상
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020100001681A priority Critical patent/KR101136886B1/ko
Publication of KR20110081490A publication Critical patent/KR20110081490A/ko
Application granted granted Critical
Publication of KR101136886B1 publication Critical patent/KR101136886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 저항 변화 메모리 소자를 제공한다. 상기 소자는 제1 전극과 제2 전극을 구비한다. 상기 제1 전극과 상기 제2 전극 사이에 산화물막이 위치한다. 상기 산화물막과 상기 제2 전극 사이에 반응성 금속막이 위치하되, 상기 반응성 금속막은 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 -100 kJ 이하인 금속을 함유하며 2 내지 15㎚의 두께를 갖는다.

Description

비휘발성 저항 변화 메모리 소자{Nonvolatile resistance random access memory device}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 비휘발성저항 변화 메모리 소자에 관한 것이다.
현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 비휘발성 메모리 소자들이 연구되고 있다. 이러한 새로운 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM), 자기 메모리 소자(magnetic RAM) 및 저항 변화 메모리 소자(resistance RAM)가 있다.
상기 저항 변화 메모리 소자는 금속 산화물 박막을 금속 전극들 사이에 개재한 MIM(Metal-Insulator-Metal)구조를 가지며, 상기 금속 산화물 박막에서 나타나는 저항 변화 즉, 스위칭 특성을 이용한다. 이러한 스위칭 메커니즘은 전도성 필라멘트 모델(conductive filament model), 전하 트랩 모델(charge trap model) 등이 있으나, 아직 완전하게 규명되지 않았다. 상기 전도성 필라멘트 모델의 경우, 온/오프 저항비가 크고, 빠른 속도로 동작하며, 고온 리텐션(retention) 특성이 우수한 장점이 있는 반면, 스위칭 재현성과 균일성이 매우 낮은 단점이 있다.
또한 저항 변화 메모리 소자를 어레이 형태로 구성하기 위해서는 상기 저항 변화 메모리 소자에 스위칭 소자 예를 들어, 다이오드 또는 트랜지스터를 추가로 연결시켜야 한다. 이 경우, 공정이 복잡하고 공정 단가가 증가될 수 있다.
본 발명이 해결하고자 하는 과제는 공정이 단순화되고 I-V 커브 비대칭성을 나타낼 수 있는 비휘발성 저항 변화 메모리 소자를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 비휘발성 저항 변화 메모리 소자를 제공한다. 상기 소자는 제1 전극과 제2 전극을 구비한다. 상기 제1 전극과 상기 제2 전극 사이에 산화물막이 위치한다. 상기 산화물막과 상기 제2 전극 사이에 반응성 금속막이 위치하되, 상기 반응성 금속막은 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 -100 kJ 이하인 금속을 함유하며 2 내지 15㎚의 두께를 갖는다.
상기 산화물막은 제1 전극에 인접한 영역에 비해 상기 반응성 금속 산화물막과 인접한 영역에서 산소 공공 밀도가 높을 수 있다.
상기 반응성 금속막은 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 -100 kJ 내지 -1100 kJ 이상인 금속을 함유할 수 있다. 상기 반응성 금속막은 Mo막, Ta막, Ti막 또는 Al막일 수 있다. 상기 반응성 금속막은 3 내지 7㎚의 두께를 가질 수 있다.
상기 산화물막은 페로브스카이트막일 수 있다. 상기 산화물막은 Pr3 -YCaYMnO3-X(PCMO) 또는 La3 - YCaYMnO3 -X(LCMO)를 함유하는 층이며, 상기 X 및 Y는 각각 0≤X≤1 및 0.1≤Y≤1.5일 수 있다. 또는, 상기 산화물막은 SrTiO3 -X, Nb가 도핑된 SrTiO3-X(Nb:STO), Cr이 도핑된 SrTiO3 -X(Cr:STO), BaTiO3 -X, LaMnO3 -X, SrMnO3 -X, PrTiO3-X, 또는 PbZrO3 -X를 함유하는 층이며, 상기 X는 0≤X≤1일 수 있다.
상기 산화물막과 상기 반응성 금속막 사이에 상기 반응성 금속막을 형성하는 반응성 금속의 산화물인 반응성 금속 산화물막이 위치할 수 있다.
상기 반응성 금속막 상에 상기 산화물막이 위치하고, 상기 반응성 금속막과 상기 산화물막 사이에 상기 반응성 금속막을 형성하는 반응성 금속의 산화물인 반응성 금속 산화물막이 위치할 수 있다.
본 발명에 따른 비휘발성 저항 변화 메모리 소자는 한쌍의 전극들 사이에 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 -100 kJ 이하인 금속을 함유하는 반응성 금속막과 산화물막을 구비함으로써, I-V 커브 비대칭성이 나타날 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 구조를 나타낸 단면도이다.
도 2는 금속산화물 형성반응과 관련하여 온도에 대한 표준자유에너지 변화를 나타낸 엘링감 도표(ellingham diagram)이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 다른 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 6 및 도 7은 도 5를 참조하여 설명한 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.
도 8은 제조예 1 및 제조예 2에 따른 저항 변화 메모리 소자들에 대한 I-V특성을 각각 나타낸 그래프이다.
도 9는 제조예 1, 제조예 3 및 비교예 1에 따른 저항 변화 메모리 소자들에 대한 I-V특성을 각각 나타낸 그래프이다.
도 10은 제조예 1, 제조예 4, 제조예 5 및 비교예 2에 따른 저항 변화 메모리 소자들에 대한 I-V특성을 각각 나타낸 그래프이다
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 구조를 나타낸 단면도이다.
도 1을 참조하면, 기판(10) 상에 제1 전극(11)이 위치한다. 상기 기판(10)은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다. 상기 기판(10)과 상기 제1 전극(11) 사이에는 층간절연막(미도시)이 위치할 수 있다.
상기 제1 전극(11) 상에 상기 제1 전극(11)을 마주보는 제2 전극(17)이 위치할 수 있다. 상기 제1 전극(11)과 제2 전극(17)은 서로에 관계없이 W막, Pt막, Ru막, Ir막, Al막, Mo막 또는 TiN막일 수 있다.
상기 제1 전극(11)과 상기 제2 전극(17) 사이에 산화물막(13)이 위치할 수 있다. 상기 산화물막(13)은 페로브스카이트막일 수 있다. 구체적으로, 상기 페로브스카이트막은 SrTiO3 -X, Nb가 도핑된 SrTiO3 -X(Nb:STO), Cr이 도핑된 SrTiO3 -X(Cr:STO), BaTiO3 -X, LaMnO3 -X, SrMnO3 -X, PrTiO3 -X, PbZrO3 -X, Pr3 - YCaYMnO3 -X(PCMO), 또는 La3 - YCaYMnO3 -X(LCMO)를 함유할 수 있다. 더 구체적으로는, 상기 산화물막(13)은 P형 반도체 특성을 갖는 산화물막으로서 Pr3 - YCaYMnO3 -X(PCMO), 또는 La3 - YCaYMnO3 -X(LCMO)을 함유할 수 있다.
상기 산화물막(13)은 산소의 원자비가 화학양론비를 만족하거나 화학양론비를 만족하는 값보다 작은 막일 수 있다. 다시 말해서, 상기 산화물막(13)은 산소 공공(oxygen vacancy)이 있는 비화학양론적(non-stoichiometry layer)인 막일 수 있다. 일 예로서, 상기 페로브스카이트막의 예들에서 상기 X 및 Y는 각각 0≤X≤1 및 0.1≤Y≤1.5이다.
상기 산화물막(13)은 단결정질, 에피택시, 다결정질 또는 비정질 막일 수 있다. 상기 산화물막(13)이 단결정질 또는 에피택시일 뿐만 아니라, 다결정질 또는 비정질막인 경우에도 소자 수율이 우수할 수 있다. 그러나, 다결정질 또는 비정질막인 경우 단결정질 또는 에피택시에 비해 대면적에서도 균일한 특성을 나타낼 수 있으므로, 상기 산화물막(13)은 다결정질 또는 비정질막인 것이 바람직하다.
상기 산화물막(13)은 5 내지 200㎚의 두께를 가질 수 있다. 일 예로서, 상기 산화물막(13)은 약 50㎚의 두께를 가질 수 있다. 또한, 상기 산화물막(13)은 스퍼터링(Sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.
상기 산화물막(13)과 상기 제2 전극(17) 사이에 반응성 금속막(15)이 위치한다. 상기 반응성 금속막(15)은 이에 인접한 전극 일 예로서, 제2 전극(17)에 비해 산소와의 반응성이 더 우수한 막이다. 이러한 반응성 금속막(15)은 소자에 인가되는 전압에 따라, 상기 산화물막(13)으로부터 이동되는 산소이온과의 반응으로 산화되어 반응성 금속 산화물을 형성할 수 있으며, 산소이온을 배출하면서 반응성 금속으로 다시 환원될 수도 있다.
상기 반응성 금속막(15)은 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 약 -100 이하인 금속을 함유할 수 있으며, 일 예로서 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 약 -100 내지 약 -1100 kJ인 금속, 약 -500 내지 약 -1100 kJ인 금속, 나아가 약 -1000 내지 약 -1100 kJ인 금속을 함유할 수 있다. 또한, 상기 반응성 금속막(15)은 상기 산화물막(13)과의 계면에서 쇼트키 접합을 형성할 수 있다.
도 2는 금속산화물 형성반응과 관련하여 온도에 대한 표준자유에너지 변화를 나타낸 엘링감 도표(ellingham diagram)이다.
도 1 및 도 2를 참조하면, 상기 반응성 금속막(15)은 산화물 형성 반응시 표준자유에너지 변화량이 -100 내지 -1100 kJ인 금속인 Mo, Ta, Ti 또는 Al을 함유할 수 있다. 상기 반응성 금속막(15)의 반응성 금속 산화물은 MoOX, TaOX, TiOX 또는 AlOX일 수 있다. 여기서, 상기 X 는 1 내지 3의 정수이다. 이러한 반응성 금속 산화물은 N형 반도체 특성을 가지나, 저항이 커서 절연막으로 간주될 수 있다.
다시 도 1을 참조하면, 상기 반응성 금속막(15)은 입자형태가 아닌 막형태로 형성될 수 있고 소자 효율을 향상시킬 수 있도록 2 내지 15㎚의 두께, 자세하게는 3 내지 7㎚의 두께, 더 자세하게는 3 내지 5nm의 두께를 가질 수 있다. 상기 반응성 금속막(15)을 형성한 후, 산소를 포함하는 공기에 노출시키지 않은 상태에서 상기 제2 전극(17)을 형성한다. 구체적으로, 상기 반응성 금속막(15)을 형성한 후, 진공을 깨지 않은 상태에서 상기 제2 전극(17)을 형성한다.
상기 산화물막(13)은 상기 반응성 금속막(15)에 인접한 영역 내에 상기 제1 전극(11)에 인접한 영역에 비해 산소 공공 밀도가 높은 산소 결핍 영역(13a)을 구비할 수 있다. 상기 산소 결핍 영역(13a)은 상기 산화물막(13)을 형성하는 과정에서 챔버 내의 산소의 분압을 감소시킴으로써 형성할 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 제1 전극(11)에 기준전압을 인가하고 제2 전극(17)에 양의 전압(Vp)을 인가하면, 상기 산화물막(13)의 산소 이온(O2 -)이 상기 반응성 금속막(15)으로 이동한다. 이에 따라 상기 반응성 금속막(15)이 상기 산화물막(13)과 인접한 부분에서는 반응성 금속 산화물(15a) 즉, MOX가 형성될 수 있다. 또한, 상기 산화물막(13) 내에서, 상기 반응성 금속막(15)에 인접한 영역에서는 상기 제1 전극(11)에 인접한 영역에 비해 산소 공공 밀도가 더 높은 산소 결핍 영역(13a)이 형성되거나, 소자 제조과정에서 이미 산소 결핍 영역(13a)이 형성된 경우에는 상기 산소 결핍 영역(13a)이 더 확장될 수 있다. 그 결과, 상기 소자는 저저항 상태(LRS)에서 고저항 상태(HRS)로 변화(리셋, reset)될 수 있다. 상기 반응성 금속막(15)이 입자 형태가 아닌 막의 형태를 가지면서도 매우 얇은 경우 예를 들어 3 내지 5nm의 두께를 갖는 경우, 상기 반응성 금속막(15)의 전체는 반응성 금속 산화물(15a)로 변화될 수 있다.
도 4를 참조하면, 제1 전극(11)에 기준전압을 인가하고 제2 전극(17)에 음의 전압(Vm)을 인가하면, 산소 이온(O2 -)은 반응성 금속 산화물(15a)로부터 상기 산화물막(13) 구체적으로는 상기 산소 결핍 영역(13a)으로 이동한다. 그 결과, 반응성 금속 산화물(15a)은 반응성 금속으로 다시 환원되고, 상기 산소 결핍 영역(13a)은 소멸되거나 그 폭이 감소될 수 있다. 이에 따라 소자는 고저항 상태에서 저저항 상태로 변화(셋, set)될 수 있다.
상술한 바와 같이 상기 산화물막(13)과 상기 반응성 금속막(15) 사이에는 쇼트키 접합 다이오드가 생성될 수 있고, 상기 셋 동작에서 상기 쇼트키 접합 다이오드에는 순전계(forward bias)가 걸릴 수 있다. 그러나, 상기 리셋 동작에서는 절연막에 가까운 반응성 금속 산화물(15a)이 생성된다. 따라서, 상기 리셋 동작이 완료되었을 때 소자에 흐르는 전류 즉, 리셋 전류는 상기 셋 동작이 완료되었을 때 소자에 흐르는 전류 즉, 셋 전류에 비해 작을 수 있다. 따라서, I-V 커브의 비대칭성이 나타나고, 이 경우 별도의 다이오드 또는 트랜지스터를 연결하지 않는 경우에도 크로스 포인트 소자 어레이를 구성할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 5를 참조하면, 기판(20) 상에 제1 전극(21) 및 제2 전극(27)이 위치하되, 상기 제2 전극(27) 상에 상기 제1 전극(21)이 위치한다. 상기 기판(20)은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다. 상기 기판(20)과 상기 제2 전극(27) 사이에는 층간절연막(미도시)이 위치할 수 있다.
상기 제2 전극(27) 상에 소자절연막(30)이 위치할 수 있다. 상기 소자절연막(30)은 상기 제2 전극(27)의 상부 일부를 노출시키는 콘택홀(30a)을 구비할 수 있다. 상기 콘택홀(30a) 내에 노출된 상기 제2 전극(27) 상에 반응성 금속막(25)이 위치할 수 있다. 상기 반응성 금속막(25) 상에 산화물막(23)이 위치할 수 있다. 상기 산화물막(23) 상에 상기 제1 전극(21)이 위치할 수 있다. 이를 위해, 상기 콘택홀(30a)을 구비하는 층간절연막(30) 상에 상기 반응성 금속막(25), 상기 산화물막(23), 상기 제1 전극(21)을 차례로 형성한 후, 이들을 패터닝할 수 있다.
상기 반응성 금속막(25)은 이에 인접하는 전극 즉, 상기 제2 전극(27)에 비해 산소와의 반응성이 더 우수한 막이다. 이러한 반응성 금속막(25)은 소자에 인가되는 전압에 따라, 상기 산화물막(23)으로부터 이동되는 산소이온과의 반응으로 산화되어 반응성 금속 산화물을 형성할 수 있으며, 산소이온을 배출하면서 반응성 금속으로 다시 환원될 수도 있다. 상기 반응성 금속막(25)은 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 약 -100kJ 이하인 금속을 함유할 수 있으며, 일 예로서 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 약 -100 내지 약 -1100 kJ인 금속, 약 -500 내지 약 -1100 kJ인 금속, 나아가 약 -1000 내지 약 -1100 kJ인 금속을 함유할 수 있다. 일 예로서, 상기 반응성 금속막(25)은 Mo, Ta, Ti 또는 Al을 함유할 수 있다. 상기 반응성 금속막(25)의 반응성 금속 산화물은 MoOX, TaOX, TiOX 또는 AlOX일 수 있다. 여기서, 상기 X 는 1 내지 3의 정수이다. 이러한 반응성 금속 산화물은 N형 반도체 특성을 가지나, 저항이 커서 절연막으로 간주될 수 있다. 상기 반응성 금속막(25)은 입자형태가 아닌 막형태로 형성될 수 있고 소자 효율을 향상시킬 수 있도록 2 내지 15㎚의 두께, 자세하게는 3 내지 7㎚의 두께, 더 자세하게는 3 내지 5nm의 두께를 가질 수 있다.
상기 산화물막(23)은 페로브스카이트막일 수 있다. 구체적으로, 상기 페로브스카이트막은 SrTiO3 -X, Nb가 도핑된 SrTiO3 -X(Nb:STO), Cr이 도핑된 SrTiO3 -X(Cr:STO), BaTiO3 -X, LaMnO3 -X, SrMnO3 -X, PrTiO3 -X, PbZrO3 -X, Pr3 - YCaYMnO3 -X(PCMO), 또는 La3 - YCaYMnO3 -X(LCMO)를 함유할 수 있다. 더 구체적으로, 상기 산화물막(23)은 P형 반도체 특성을 갖는 산화물막으로서 Pr3 - YCaYMnO3 -X(PCMO), 또는 La3 - YCaYMnO3 -X(LCMO)을 함유할 수 있다.
상기 산화물막(23)에서 산소의 원자비는 화학양론비를 만족하거나 화학양론비를 만족하는 값보다 작을 수 있다. 다시 말해서, 상기 산화물막(23)은 산소 공공(oxygen vacancy)이 있는 비화학양론적(non-stoichiometry layer)인 막일 수 있다. 일 예로서, 상기 페로브스카이트막의 예들에서 상기 X 및 Y는 각각 0≤X≤1 및 0.1≤Y≤1.5이다.
상기 산화물막(23)은 단결정질, 에피택시, 다결정질 또는 비정질 막일 수 있다. 상기 산화물막(23)이 단결정질 또는 에피택시일 뿐만 아니라, 다결정질 또는 비정질막인 경우에도 소자 수율이 우수할 수 있다. 그러나, 다결정질 또는 비정질막인 경우 단결정질 또는 에피택시에 비해 대면적에서도 균일한 특성을 나타낼 수 있으므로, 상기 산화물막(23)은 다결정질 또는 비정질막인 것이 바람직하다.
상기 산화물막(23)은 5 내지 200㎚의 두께를 가질 수 있다. 일 예로서, 상기 산화물막(23)은 약 50㎚의 두께를 가질 수 있다. 또한, 상기 산화물막(23)은 스퍼터링(Sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.
상기 산화물막(23)을 형성하기 전, 상기 반응성 금속막(25) 상에 상기 반응성 금속막(25)을 구성하는 반응성 금속의 산화물 즉, 반응성 금속 산화물막(25a)을 추가적으로 형성할 수 있다. 상기 반응성 금속 산화물막(25a)은 상기 반응성 금속막(25)을 형성한 후, 상기 반응성 금속막(25)을 형성시키는 챔버 내에 산소를 추가로 공급하여 상기 반응성 금속막(25)과 인시츄(in situ)로 형성할 수 있다. 상기 반응성 금속 산화물막(25a)은 소자에 인가되는 전압에 따라, 산소이온을 배출하면서 반응성 금속으로 환원될 수 있으며, 상기 산화물막(23)으로부터 이동되는 산소이온과의 반응으로 반응성 금속 산화물로 다시 산화될 수 있다.
이러한 반응성 금속 산화물막(25a)은 상기 산화물막(23)을 형성하는 비교적 높은 온도에서 상기 반응성 금속막(25)이 손상되는 것을 막는 역할을 할 수 있다. 상기 반응성 금속막(25)이 녹는점이 비교적 낮은 알루미늄막인 경우에 특히 그러하다. 한편, 상기 반응성 금속 산화물막(25a)는 비정질막일 수 있는데, 상기 산화물막(23)이 다결정질막인 경우 상기 산화물막(23) 내의 그레인 사이즈를 키울 수 있다. 그 결과, 상기 산화물막(23) 중 소자 동작시 유효 영역(23f) 내에 그레인 바운더리가 위치할 확율을 감소시킬 수 있으므로, 복수 개의 소자들이 형성된 경우 소자들의 균일성(uniformity)이 향상될 수 있다.
상기 반응성 금속 산화물막(25a)을 형성한 경우, 상기 산화물막(23)은 상기 반응성 금속 산화물막(25a)에 인접한 영역 내에 상기 제1 전극(21)에 인접한 영역에 비해 산소 공공 밀도가 높은 산소 결핍 영역(23a)을 구비할 수 있다. 상기 산소 결핍 영역(23a)은 소자에 인가되는 전압에 따라 상기 반응성 금속 산화물막(25a)이 산소이온을 배출하면서 반응성 금속으로 환원될 때, 배출된 산소 이온을 흡수할 수 있다.
도 6 및 도 7은 도 5를 참조하여 설명한 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 제1 전극(21)에 기준전압을 인가하고 제2 전극(27)에 음의 전압(Vm)을 인가하면, 산소 이온(O2 -)은 반응성 금속 산화물(25a)로부터 상기 산화물막(23) 구체적으로는 상기 산소 결핍 영역(23a)으로 이동한다. 그 결과, 반응성 금속 산화물(25a)은 반응성 금속으로 환원되고, 상기 산소 결핍 영역(23a)은 소멸되거나 그 폭이 감소될 수 있다. 이에 따라 소자는 고저항 상태에서 저저항 상태로 변화(셋, set)될 수 있다.
도 7을 참조하면, 제1 전극(21)에 기준전압을 인가하고 제2 전극(27)에 양의 전압(Vp)을 인가하면, 상기 산화물막(23)의 산소 이온(O2 -)이 상기 반응성 금속막(25)으로 이동한다. 이에 따라 상기 반응성 금속막(25)이 상기 산화물막(23)에 인접한 부분에서는 반응성 금속 산화물(25a) 즉, MOX가 다시 형성될 수 있고, 상기 산화물막(23) 내에서 상기 반응성 금속막(25)에 인접한 부분에서는 상기 제1 전극(21)과 인접한 부분에 비해 산소 공공 밀도가 더 높은 산소 결핍 영역(23a)이 다시 형성될 수 있다. 그 결과, 상기 소자는 저저항 상태에서 고저항 상태로 변화(리셋, reset)될 수 있다.
상술한 바와 같이 상기 산화물막(23)과 상기 반응성 금속막(25) 사이에는 쇼트키 접합 다이오드가 생성될 수 있고, 상기 셋 동작에서 상기 쇼트키 접합 다이오드에는 순전계(forward bias)가 걸릴 수 있다. 그러나, 상기 리셋 동작에서는 절연막에 가까운 반응성 금속 산화물(15a)이 생성된다. 따라서, 상기 리셋 동작이 완료되었을 때 소자에 흐르는 전류 즉, 리셋 전류는 상기 셋 동작이 완료되었을 때 소자에 흐르는 전류 즉, 셋 전류에 비해 작을 수 있다. 따라서, I-V 커브의 비대칭성이 나타나고, 이 경우 별도의 다이오드 또는 트랜지스터를 연결하지 않는 경우에도 크로스 포인트 소자 어레이를 구성할 수 있다.
<실험예들; examples>
<제조예 1>
실리콘 기판 상에 제1 전극으로서 Pt막을 형성한 후, 상기 Pt막 상에 산화물 막으로서 50nm의 Pr0 .7Ca0 .3MnO3 -X(0≤X≤1)의 PCMO막을 형성하였다. 상기 PCMO막을 형성할 때, 실리콘 기판을 650℃로 유지하고 산소 4sccm 및 Ar 20sccm을 주입하면서 50W에서 증착을 진행하여 30nm의 Pr0 .7Ca0 .3MnO3막을 형성한 후, 산소의 분압이 제로가 될 때까지 산소의 분압을 천천히 감소시키면서 20nm의 산소 공공 밀도가 높은 Pr0.7Ca0.3MnO3-X(0〈X≤1)막을 형성하였다. 상기 PCMO막 상에 반응성 금속막으로서 Al막을 상온, 60W, Ar 20sccm 공급 조건에서 3분 동안 증착하였다. 이 후, 진공을 깨지 않은 상태에서 상기 Al막 상에 제2 전극으로서 Pt막을 Ar 분위기에서 형성하여 저항 변화 메모리 소자를 제조하였다.
<제조예 2>
산화물 막으로서 50nm의 Pr0 .7Ca0 .3MnO3 -X(0≤X≤1)의 PCMO막을 형성함에 있어서 실리콘 기판을 650℃로 유지하고 산소 4sccm 및 Ar 20sccm을 주입하면서 50W에서 증착을 연속적으로 진행하여 50nm의 산소 조성비가 균일한 Pr0 .7Ca0 .3MnO3막을 형성한 것을 제외하고는 제조예 1과 동일한 조건에서 소자를 제조하였다.
도 8은 제조예 1 및 제조예 2에 따른 저항 변화 메모리 소자들에 대한 I-V특성을 각각 나타낸 그래프이다.
도 8을 참조하면, 제조예 1에 따른 저항 변화 메모리 소자의 제2 전극에 양의 전압을 인가하면, PCMO막의 산소 이온이 Al막과의 계면으로 이동하여 AlOX을 형성함으로써 소자는 저저항 상태에서 고저항 상태에 이르게 된다(리셋 동작). 이 과정에서 전류는 전압의 증가에 의해 과정 1(P1)을 따라 증가한다. 그 후, 상기 제2 전극에 인가되는 전압이 감소하면 전류는 과정 2(P2)을 따라 감소한다. 이 후, 상기 제2 전극에 음의 전압을 인가하면, AlOX막 내의 산소 이온(O2 -)은 상기 PCMO막으로 이동되어, Al막으로 다시 환원되면서 전류는 과정 3(P3)을 따라 증가하고 소자는 고저항 상태에서 저저항 상태에 이를 수 있다(셋 동작). 그 후, 상기 제2 전극에 인가되는 전압의 절대값이 감소하면 전류는 과정 4(P4)을 따라 감소한다. 이 때, 제조예 1에 따른 소자의 셋 전류 즉 셋 동작이 완료되었을 때 흐르는 전류는 리셋 전류 즉 리셋 동작이 완료되었을 때 흐르는 전류에 비해 2 오더 이상 크다.
제조예 2에 따른 소자 또한 제조예 1의 저항 변화 메모리 소자와 유사하게 히스테리시스 곡선을 나타낸다. 다만, 제조예 2에 따른 소자의 셋 전류는 리셋 전류에 비해 약 1 오더 정도 크다.
셋 전류와 리셋 전류의 차이 즉, I-V 커브의 비대칭성이 나타나는 경우 별도의 다이오드 또는 트랜지스터를 연결하지 않는 경우에도 크로스 포인트 소자 어레이를 구성할 수 있다. 제조예 1 및 제조예 2에 따른 소자들은 모두 I-V 커브의 비대칭성이 나타난다고 할 수 있다. 다만, 산화물막인 PCMO막 중 반응성 금속막인 Al막에 인접하는 영역에 나머지 부분에 비해 산소 공공 밀도가 높은 영역을 구비하는 제조예 1에 따른 소자는 산화물막인 PCMO막 내의 전체 영역에서 산소 공공 밀도가 균일한 제조예 2에 따른 소자에 비해 I-V 커브의 비대칭성이 더 우수하다고 할 수 있다.
이와 더불어서, 예를 들어 -0.5V에서의 저저항 상태(LRS)/고저항 상태(HRS)의 전류비(R1, R2)를 비교하면, 제조예 1에 따른 소자의 LRS/HRS 전류비(R1)가 제조예 2에 따른 소자의 LRS/HRS 전류비(R2)에 비해 훨씬 큰 것을 알 수 있다. 따라서, 제조예 1에 따른 소자는 보다 안정한 스위칭 특성을 나타낸다고 할 수 있다.
<제조예 3>
PCMO막 상에 반응성 금속막으로서 Al막을 상온, 60W, Ar 20sccm 공급 조건에서 2분 동안 증착한 것을 제외하고는 제조예 1과 동일한 조건에서 소자를 제조하였다.
<비교예 1>
PCMO막 상에 반응성 금속막으로서 Al막을 상온, 60W, Ar 20sccm 공급 조건에서 1분 동안 증착한 것을 제외하고는 제조예 1과 동일한 조건에서 소자를 제조하였다.
도 9는 제조예 1, 제조예 3 및 비교예 1에 따른 저항 변화 메모리 소자들에 대한 I-V특성을 각각 나타낸 그래프이다.
도 9를 참조하면, 비교예 1에 따른 소자는 스위칭 특성이 나타나지 않는다. 이는 증착 시간이 1분 정도로 매우 짧은 경우 반응성 금속막이 막의 형태가 아닌 입자 형태를 갖게 되어, 이의 상하부의 막들 즉, PCMO막과 Pt막 사이에 직접적인 접촉 즉, 오믹 접촉이 생성되기 때문인 것으로 파악된다.
한편, 제조예 3와 제조예 1에 따른 소자들은 모두 스위칭 특성이 나타나되, 제조예 3에 따른 소자에 비해 제조예 1에 따른 소자가 더욱 안정한 스위칭 특성이 나타나는 것을 볼 수 있다. 제조예 1에 따른 소자와 제조예 3에 따른 소자 모두 반응성 금속막이 막형태로 형성되어 PCMO막과 반응성 금속막 사이에 쇼트키 접촉이 형성된 것으로 예측된다. 또한 제조예 1에 따른 소자의 경우 Al막이 약 3 내지 약 4nm인 것으로 예측되고, 제조예 3에 따른 소자의 경우 Al막이 약 2 내지 약 2.5nm인 것으로 예측된다. 따라서, 입자형태가 아닌 막형태로 형성될 수 있도록 상기 반응성 금속막의 두께는 2nm 이상으로 형성할 수 있으며, 안정한 스위칭 특성을 고려하면 상기 반응성 금속막의 두께는 3nm 이상으로 형성할 수 있다.
<제조예 4>
PCMO막 상에 반응성 금속막으로서 Ti막을 상온, 60W, Ar 20sccm 공급 조건에서 3분 동안 증착한 것을 제외하고는 제조예 1과 동일한 조건에서 소자를 제조하였다.
<제조예 5>
PCMO막 상에 반응성 금속막으로서 Mo막을 상온, 60W, Ar 20sccm 공급 조건에서 3분 동안 증착한 것을 제외하고는 제조예 1과 동일한 조건에서 소자를 제조하였다.
<비교예 2>
PCMO막 상에 Ag막을 상온, 60W, Ar 20sccm 공급 조건에서 3분 동안 증착한 것을 제외하고는 제조예 1과 동일한 조건에서 소자를 제조하였다.
도 10은 제조예 1, 제조예 4, 제조예 5 및 비교예 2에 따른 저항 변화 메모리 소자들에 대한 I-V특성을 각각 나타낸 그래프이다.
도 10을 참조하면, 비교예 2에 따른 소자(Al 사용)는 스위칭 특성이 나타나지 않는다. 또한, 제조예 5(Mo 사용), 제조예 4(Ti 사용), 제조예 1(Al 사용)의 순으로 셋 전류와 리셋 전류의 차이 즉, I-V 커브의 비대칭성이 증가하며, 또한 예를 들어 -0.5V에서의 LRS/HRS 전류비 또한 증가하는 것으로 나타났다.
도 2의 엘링감 도표 상에서 300K를 기준으로한 표준자유에너지 변화량이, Ag가 약 -20kJ이고, Mo가 약 -550kJ이고, Ti가 약 -900kJ이고, Al이 약 -1050 kJ인 것으로 미루어볼 때, 반응성 금속막의 반응성이 향상될 수록 I-V 커브의 비대칭성과 LRS/HRS 전류비가 증가하는 것을 알 수 있다. 따라서, I-V 커브의 비대칭성과 LRS/HRS 전류비를 증가시키기 위해서는 반응성 금속막으로서, -100 내지 -1100 kJ인 금속, 바람직하게는 -500 내지 -1100 kJ인 금속, 더 바람직하게는 -1000 내지 -1100 kJ인 금속을 사용할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10, 20: 기판 11, 21: 제1 전극,
13, 23: 산화물막 13a, 23a: 산소 결핍 영역
15, 25: 반응성 금속막 25a: 반응성 금속 산화물
23f: 소자 동작시 유효 영역 17, 27: 제2 전극
30:소자 절연막 30a: 콘택홀

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 -100 kJ 이하인 금속을 함유하는 반응성 금속막을 형성하는 단계;
    상기 반응성 금속막 상에 반응성 금속 산화물막을 형성하는 단계;
    상기 반응성 금속 산화물막 상에 산소 이온 전도성 산화물막을 형성하는 단계; 및
    상기 산소 이온 전도성 산화물막 상에 상부 전극을 형성하는 단계를 포함하는 비휘발성 저항 변화 메모리 소자의 제조방법.
  12. 제11항에 있어서,
    상기 산소 이온 전도성 산화물막은 상기 반응성 금속 산화물막에 접하는 면에 산소 결핍 영역을 포함하는 비휘발성 저항 변화 메모리 소자의 제조방법.
  13. 제11항에 있어서,
    상기 반응성 금속막은 300K를 기준으로 산화물 형성 반응시 표준자유에너지 변화량이 -100 kJ 내지 -1100 kJ 이상인 금속을 함유하는 비휘발성 저항 변화 메모리 소자의 제조방법.
  14. 제11항에 있어서,
    상기 반응성 금속막은 Mo막, Ta막, Ti막 또는 Al막인 저항 변화 메모리 소자의 제조방법.
  15. 제11항에 있어서,
    상기 반응성 금속막은 3 내지 7㎚의 두께를 갖는 비휘발성 저항 변화 메모리 소자의 제조방법.
  16. 제11항에 있어서,
    상기 산소 이온 전도성 산화물막은 페로브스카이트막인 저항 변화 메모리 소자의 제조방법.
  17. 제16항에 있어서,
    상기 산소 이온 전도성 산화물막은 Pr3-YCaYMnO3-X(PCMO) 또는 La3-YCaYMnO3-X(LCMO)를 함유하는 층이며, 상기 X 및 Y는 각각 0≤X≤1 및 0.1≤Y≤1.5인 비휘발성 저항 변화 메모리 소자의 제조방법.
  18. 제16항에 있어서,
    상기 산소 이온 전도성 산화물막은 SrTiO3-X, Nb가 도핑된 SrTiO3-X(Nb:STO), Cr이 도핑된 SrTiO3-X(Cr:STO), BaTiO3-X, LaMnO3-X, SrMnO3-X, PrTiO3-X, 또는 PbZrO3-X를 함유하는 층이며, 상기 X는 0≤X≤1인 비휘발성 저항 변화 메모리 소자의 제조방법.
KR1020100001681A 2010-01-08 2010-01-08 비휘발성 저항 변화 메모리 소자의 제조방법 KR101136886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100001681A KR101136886B1 (ko) 2010-01-08 2010-01-08 비휘발성 저항 변화 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100001681A KR101136886B1 (ko) 2010-01-08 2010-01-08 비휘발성 저항 변화 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20110081490A KR20110081490A (ko) 2011-07-14
KR101136886B1 true KR101136886B1 (ko) 2012-04-20

Family

ID=44919985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001681A KR101136886B1 (ko) 2010-01-08 2010-01-08 비휘발성 저항 변화 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101136886B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285903B1 (ko) * 2011-09-27 2013-07-23 한양대학교 산학협력단 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법
KR20140035558A (ko) 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
KR101443271B1 (ko) * 2013-03-15 2014-09-22 포항공과대학교 산학협력단 Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자
KR101481920B1 (ko) * 2013-11-15 2015-01-14 포항공과대학교 산학협력단 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
CN109920908B (zh) * 2017-12-13 2023-07-11 有研工程技术研究院有限公司 一种具有超薄转变功能层的阻变存储器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080044479A (ko) * 2006-11-16 2008-05-21 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR20090108221A (ko) * 2008-04-11 2009-10-15 광주과학기술원 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
KR20100137608A (ko) * 2009-06-23 2010-12-31 광주과학기술원 비휘발성 저항 변화 메모리 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080044479A (ko) * 2006-11-16 2008-05-21 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR20090108221A (ko) * 2008-04-11 2009-10-15 광주과학기술원 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
KR20100137608A (ko) * 2009-06-23 2010-12-31 광주과학기술원 비휘발성 저항 변화 메모리 소자

Also Published As

Publication number Publication date
KR20110081490A (ko) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR100913395B1 (ko) 메모리 소자 및 그 제조방법
KR101016266B1 (ko) 투명 전자소자용 투명 메모리.
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US7943926B2 (en) Nonvolatile memory device and nonvolatile memory array including the same
KR101136886B1 (ko) 비휘발성 저항 변화 메모리 소자의 제조방법
KR101450093B1 (ko) 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
EP3381066B1 (en) A memristor device and a method of fabrication thereof
KR20130007572A (ko) 금속 산화물 저항률 전환층과 함께 사용하기 위한 하부 전극
JP2008010836A (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
US8749023B2 (en) Resistance-variable memory device and a production method therefor
US8487289B2 (en) Electrically actuated device
KR101004736B1 (ko) 비휘발성 저항 메모리소자 및 이의 제조방법
KR100969807B1 (ko) 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
CN103633243B (zh) 一种电阻型存储器的制备方法
KR101176422B1 (ko) 비휘발성 저항 변화 메모리 소자
KR20220148640A (ko) 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
TWI484679B (zh) 非揮發性記憶體
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material
KR101007085B1 (ko) 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법
KR100727650B1 (ko) 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법
KR101039191B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20120096234A (ko) 전하 충전층을 구비하는 비휘발성 저항 변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8