KR101007085B1 - 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법 - Google Patents

금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법 Download PDF

Info

Publication number
KR101007085B1
KR101007085B1 KR1020080033522A KR20080033522A KR101007085B1 KR 101007085 B1 KR101007085 B1 KR 101007085B1 KR 1020080033522 A KR1020080033522 A KR 1020080033522A KR 20080033522 A KR20080033522 A KR 20080033522A KR 101007085 B1 KR101007085 B1 KR 101007085B1
Authority
KR
South Korea
Prior art keywords
electrode
film
metal oxide
resistance change
oxide
Prior art date
Application number
KR1020080033522A
Other languages
English (en)
Other versions
KR20090108217A (ko
Inventor
황현상
하산 무사랏
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080033522A priority Critical patent/KR101007085B1/ko
Publication of KR20090108217A publication Critical patent/KR20090108217A/ko
Application granted granted Critical
Publication of KR101007085B1 publication Critical patent/KR101007085B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및 이의 동작방법을 제공한다. 상기 소자는 제1 전극 및 제2 전극을 구비한다. 상기 제2 전극은 상기 제1 전극을 마주보며 금속 산화물 전극막을 구비한다. 상기 제1 전극과 상기 금속 산화물 전극막 사이에 산화물 저항 변화막이 위치한다. 이러한 저항 변화 메모리 소자는 금속 산화물 전극을 구비함으로써 산소 이온의 이동을 보다 원활하게 할 수 있다. 따라서, 스위칭 속도가 증가될 수 있다. 또한, 상기 금속 산화물 전극 내에 산소 이온이 유입되는 경우에도 상기 금속 산화물 전극의 저항은 변하지 않을 수 있어, 소자의 내구성이 향상될 수 있다.
저항 변화 메모리 소자, 금속 산화물 전극, 산화물 저항 변화막

Description

금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및 이의 동작방법 {Resistance RAM having metal oxide electrode and method for operating the same}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 자세하게는 저항 변화 메모리 소자에 관한 것이다.
현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 비휘발성 메모리 소자들이 연구되고 있다. 이러한 새로운 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM), 자기 메모리 소자(magnetic RAM) 및 저항 변화 메모리 소자(resistance RAM)가 있다.
상기 저항 변화 메모리 소자는 금속 산화물 박막을 금속 전극들 사이에 개재한 MIM(Metal-Insulator-Metal)구조를 가지며, 상기 금속 산화물 박막에서 나타나는 저항 변화를 이용한다. 이러한 저항 변화 메모리 소자의 스위칭 속도는 다소 느린 단점이 있다.
본 발명이 해결하고자 하는 과제는 스위칭 속도가 개선된 저항 변화 메모리 소자를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자를 제공한다. 상기 소자는 제1 전극 및 제2 전극을 구비한다. 상기 제2 전극은 상기 제1 전극을 마주보며 금속 산화물 전극막을 구비한다. 상기 제1 전극과 상기 금속 산화물 전극막 사이에 산화물 저항 변화막이 위치한다.
상기 산화물 저항 변화막의 산소의 원자비는 화학양론적인 산소의 원자비와 같거나 이보다 작을 수 있다.
상기 산화물 저항 변화막은 페로브스카이트막일 수 있다. 상기 페로브스카이트막은 SrTiO3-X, Nb가 도핑된 SrTiO3-X, Cr이 도핑된 SrTiO3-X, BaTiO3-X, LaMnO3-X, SrMnO3-X, PrTiO3-X, 또는 PbZrO3-X을 함유하며, x는 0 내지 1일 수 있다. 또는, 상기 페로브스카이트막은 Pr3-YCaYMnO3-X 또는 La3-YCaYMnO3-X을 함유하며, x는 0 내지 1이고, y는 0.1 내지 1.5일 수 있다.
상기 금속 산화물 전극은 루테늄 산화막(ruthenium oxide) 또는 이리듐 산화막(Iridium oxide)일 수 있다. 상기 금속 산화물 전극은 비정질막(amorphous layer)일 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자의 동작방법을 제공한다. 먼저, 제1 전극, 상기 제1 전극을 마주보며 금속 산화물 전극막을 구비하는 제2 전극, 및 상기 제1 전극과 상기 금속 산화물 전극막 사이에 위치하는 산화물 저항 변화막을 포함하는 메모리 소자를 제공한다. 상기 금속 산화물 전극막에 양의 전압을 인가하여, 상기 메모리 소자를 저저항 상태로 프로그래밍한다. 상기 금속 산화물 전극막에 음의 전압을 인가하여, 상기 메모리 소자를 고저항 상태로 프로그래밍한다.
본 발명에 따르면, 저항 변화 메모리 소자는 금속 산화물 전극을 구비함으로써 산소 이온의 이동을 보다 원활하게 할 수 있다. 따라서, 스위칭 속도가 증가될 수 있다. 또한, 상기 금속 산화물 전극 내에 산소 이온이 유입되는 경우에도 상기 금속 산화물 전극의 저항은 변하지 않을 수 있어, 소자의 내구성이 향상될 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여 기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 1을 참조하면, 기판(10) 상에 제1 전극(11)이 위치한다. 상기 기판(10)은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다.
상기 제1 전극(11)은 Pt 막, Ru 막, Ir 막 또는 Al 막일 수 있다. 상기 제1 전극(11) 상에 상기 제1 전극을 마주보는 제2 전극이 위치할 수 있다. 이와는 달리, 상기 제2 전극 상에 상기 제1 전극(11)이 위치할 수 있다.
상기 제2 전극은 금속 산화물 전극막(15)을 구비한다. 상기 금속 산화물 전극막(15)은 루테늄 산화막(ruthenium oxide) 또는 이리듐 산화막(Iridium oxide)일 수 있다. 구체적으로, 상기 루테늄 산화막은 RuOX일 수 있고, 상기 이리듐 산화막은 IrOX일 수 있으며, x는 0.7 내지 2일 수 있다. 상기 금속 산화물 전극막은 비정질막일 수 있다. 이 경우에, 상기 금속 산화물 전극막 내의 산소 이온은 상기 금속 산화물 전극막이 결정질막인 경우에 비해 상대적으로 자유롭게 이동할 수 있다. 이를 위해, 상기 금속 산화물 전극막(15)은 상온에서 증착하여 형성하되, 산소의 양을 안정적인 결정질 상(phase)을 형성할 수 있는 경우보다 적게 공급한다. 예를 들어, 루테늄 산화막의 경우 결정질 RuO2막을 형성할 수 있는 산소의 양보다 적은 양을 공급하여 형성한다.
상기 제1 전극(11)과 상기 금속 산화물 전극막(15) 사이에 산화물 저항 변화막(13)이 위치할 수 있다. 상기 산화물 저항 변화막(13)은 페로브스카이트막일 수 있다. 상기 페로브스카이트막은 SrTiO3-X, Nb가 도핑된 SrTiO3-X, Cr이 도핑된 SrTiO3-X, BaTiO3-X, LaMnO3-X, SrMnO3-X, PrTiO3-X, PbZrO3-X, Pr3-YCaYMnO3-X, 또는 La3-YCaYMnO3-X를 함유할 수 있다. 구체적으로, 상기 산화물 저항 변화막(13)의 산소의 원자비는 화학양론비를 만족하거나 화학양론비를 만족하는 값보다 작을 수 있다. 상기 산소의 원자비가 화학양론비를 만족하는 값보다 작은 경우에, 상기 산화물 저항 변화막(13)은 산소 공공(oxygen vacancy)이 있는 비화학양론적(non-stoichiometry layer)인 막일 수 있다. 일 예로서, 상기 페로브스카이트막의 예들에서 x는 0 내지 1일 수 있고, y는 0.1 내지 1.5일 수 있다. 상기 산화물 저항 변화막(13)은 단결정질, 에피택시, 다결정질 또는 비정질 막일 수 있다. 상기 산화물 저항 변화막(13)은 3 내지 50㎚의 두께를 가질 수 있다.
상기 산화물 저항 변화막(13)과 상기 금속 산화물 전극막(15) 사이에는 쇼트키 장벽(schottky barrier)이 생성될 수 있다. 이 때, 상기 산화물 저항 변화막(13)과 상기 금속 산화물 전극막(15) 사이 계면에 존재하는 산소 공공의 양을 조절하면, 상기 쇼트키 장벽의 높이를 조절할 수 있고 이에 따라 저항 변화 메모리 소자의 저항을 변화시킬 수 있다. 구체적으로, 산소 공공은 전자를 트랩할 수 있 는 트랩 사이트로서 작용함으로써, 상기 계면에 존재하는 산소 공공의 양이 많아지면 쇼트키 장벽이 낮아져 터널링 전류가 증가함과 동시에 소자의 저항은 감소되고, 상기 계면에 존재하는 산소 공공의 양이 적어지면 쇼트키 장벽이 높아져 터널링 전류가 감소함과 동시에 소자의 저항이 증가할 수 있다.
상기 기판(10) 상에 상기 제1 전극(11), 상기 산화물 저항 변화막(13) 및 상기 금속 산화물 전극막(15)을 덮는 절연막(18)이 위치할 수 있다. 상기 절연막(18) 상에 상기 절연막(18)을 관통하여 상기 금속 산화물 전극막(15)에 접속하는 신호선(19)이 위치할 수 있다. 상기 신호선(19)은 구리(Cu)막, 텅스텐(W)막 또는 백금(Pt)막일 수 있다.
상기 신호선(19)을 형성하지 않고, 상기 금속 산화물 전극막(15)을 일 방향으로 연장시켜 신호선의 역할을 하게 할 수도 있다. 그러나, 상기 신호선(19)을 형성함으로써 상기 금속 산화물 전극막(15)을 국부적인 영역에 형성할 수 있다. 이로써, 상기 금속 산화물 전극막(15)이 비교적 고가인 이리듐 산화막과 루테늄 산화막을 포함하는 경우에 공정비용을 낮출 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 제1 전극(11)에 기준전압을 인가하고 금속 산화물 전극막(15)에 음의 전압(Vm)을 인가하면, 상기 금속 산화물 전극막(15)의 산소 이온 (O2-)이 상기 산화물 저항 변화막(13)으로 이동한다. 이에 따라, 상기 산화물 저항 변화막(13)이 상기 금속 산화물 전극막(15)과 접한 계면에서의 산소 공공의 농도가 감소된다. 그 결과, 전자 트랩 사이트가 줄어들게 되어 쇼트키 장벽은 높아지고 소자는 고저항 상태를 가질 수 있다.
도 2b를 참조하면, 제1 전극(11)에 기준전압을 인가하고, 금속 산화물 전극막(15)에 양의 전압(Vp)을 인가하면, 상기 산화물 저항 변화막(13)이 상기 금속 산화물 전극막(15)과 접한 계면에서의 산소 이온(O2-)이 상기 금속 산화물 전극막(15)으로 이동한다. 이에 따라, 상기 산화물 저항 변화막(13)이 상기 금속 산화물 전극막(15)과 접한 계면에서의 산소 공공의 농도가 증가된다. 그 결과, 전자 트랩 사이트가 증가하여 쇼트키 장벽은 낮아지고 소자는 저저항 상태를 가질 수 있다.
이러한 저항 변화 메모리 소자에서, 상기 금속 산화물 전극막(15)은 산소 이온의 공급원으로서의 역할을 효과적으로 수행할 수 있을 뿐 아니라, 산소 이온이 유입되더라도 저항이 증가하지 않는다. 따라서, 종래의 산화물 저항 변화막/금속막의 구조를 갖는 저항 변화 메모리 소자에 비해 스위칭 속도가 현저히 빠르고, 고온에서도 저항의 안정성이 개선될 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예들(examples)을 제시한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<실험예들; examples>
<제조예 1>
실리콘 기판 상에 제1 전극으로서 Pt막을 형성한 후, 상기 Pt막 상에 산화물 저항 변화막으로서 STO막 즉, SrTiO2.8막을 형성하였다. 상기 SrTiO2.8막 상에 제2 전극으로서 RuOA막을 형성하여 저항 변화 메모리 소자를 제조하였다. 상기 RuOA막은 Ar을 30sccm, 산소는 1sccm으로 공급하면서, 60W, 상온 조건에서 30분 동안 증착을 수행하여 100nm두께로 형성하였다.
<제조예 2>
Ar을 30sccm, 산소는 0.6sccm으로 공급하여 제2 전극으로 RuOB막(B<A)을 형성한 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 저항 변화 메모리 소자를 제조하였다.
<비교예>
Ar을 30sccm으로 공급하여 제2 전극으로 Ru막을 형성한 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 저항 변화 메모리 소자를 제조하였다.
도 3a 내지 도 3c는 제조예1, 제조예 2 및 비교예에 따른 저항 변화 메모리 소자들의 I-V 특성을 각각 나타낸 히스테리시스 그래프이다.
도 3a 내지 도 3b를 참조하면, 제2 전극(RuOA막, RuOB막)에 음의 높은 전압(-3V)을 인가하면, 상기 제2 전극에 존재하는 산소 음이온이 STO막으로 이동한 다. 이로 인해, 상기 제2 전극에 접하는 상기 STO막의 계면 조성비는 화학양론비를 만족하는 SrTiO3 에 가까운 조성비를 갖게 된다. 이 경우에, 쇼트키 장벽이 높아져 고저항 상태(S1)가 된다. 그 후, 제2 전극에 인가되는 전압의 절대값이 감소하면 전류는 과정 1(P1)을 따라 감소한다. 상기 제2 전극에 양의 전압을 인가하면 산소 음이온이 다시 제2 전극으로 이동함으로써, 상기 제2 전극에 접하는 상기 STO막의 계면 조성비는 산소가 부족한 비화학양론적인 조성비로 변화한다. 이 경우에, 쇼트키 장벽은 낮아지고 전류는 과정 2(P2)을 따라 증가하여, 저저항 상태(S2)가 된다. 그 후, 제2 전극에 인가되는 전압의 절대값이 감소하면 전류는 과정 3(P3)을 따라 감소한다. 상기 제2 전극에 다시 음의 전압을 인가하면 상기 제2 전극에 존재하는 산소 음이온이 다시 STO막으로 이동하면서, 쇼트키 장벽이 높아져 고저항 상태(S1)에 이르게 되나, 전류는 전압의 절대값의 증가에 의해 과정 4(P4)를 따라 증가한다.
상기 고저항 상태(S1)로 프로그래밍된 경우에, 상기 제2 전극에 -0.5V의 읽기 전압을 인가하면 전류는 과정 1(P1)을 따라 이동하여 오프 전류(Ioff)로 읽혀진다. 반면에, 상기 저저항 상태(S2)로 프로그래밍된 경우에, 상기 제2 전극에 -0.5V의 읽기 전압을 인가하면 전류는 과정 3(P3) 및 과정 4(P4)를 따라 이동하여 온 전류(Ion)로 읽혀진다. 상기 Ioff와 Ion의 차이를 사용하여 소자에 저장된 데이터를 읽 을 수 있다. 이러한 읽기 전압은 -0.5V 내지 -0.2V일 수 있다.
도 3c를 참조하면, 도 3a 및 도 3b와 유사한 히스테리시스 그래프가 그려질 수 있다. 그러나, Ioff와 Ion의 차이가 상기 도 3a 및 도 3b(제조예들 1 및 2)에 비해 작음을 알 수 있다.
도 4는 제조예1, 제조예 2 및 비교예에 따른 저항 변화 메모리 소자들의 저항 변화비를 나타낸 그래프이다. 상기 저항 변화비는 도 3a 내지 도 3c 각각에서 제2 전극에 인가하는 전압이 -0.5V일 때의 오프 전류(Ioff)에 대한 온 전류(Ion)의 비와 같을 수 있다.
도 4를 참조하면, 제2 전극이 Ru막인 경우(비교예), RuOB막인 경우(제조예 2) 및 RuOA막인 경우(제조예 1)의 저항 변화비들은 제2 전극 내에 산소의 비율이 증가할수록 커지는 것으로 나타났다.
도 5은 제조예1, 제조예 2 및 비교예에 적용된 제2 전극에 대한 X선 회절(X-Ray Diffraction, XRD) 그래프이다.
도 5를 참조하면, 제2 전극이 Ru막인 경우에 Ru(100), Ru(002) 및 Ru(101)의 결정 피크들이 나타난다. 제2 전극이 RuOA막 및 RuOB막(B<A)인 경우에도 Ru막인 경우와 거의 유사한 결정 피크들이 나타난다. 그러나, RuOA막 및 RuOB막에서 금속과 산소의 결합에 의한 28도에서의 결정 피크는 나타나지 않았다. 이러한 결과로부터, RuOA막 및 RuOB막은 결정화되지 않은 비정질(amorphous)막이며, Ru 매트릭스 내에 산소가 혼합된 상태인 것을 알 수 있다. 따라서, RuOA막 및 RuOB막 내에서 산소 이온이 상대적으로 자유롭게 이동할 수 있음을 알 수 있다.
도 6는 저항 변화 메모리 소자에 인가하는 전압의 펄스 폭 및 갯수에 따른 전류변화를 나타낸 그래프이다. 구체적으로, 제조예 2 의 금속 산화물 전극(RuOB막)에 -5V 및 5V의 전압을 교대로 인가한다.
도 6을 참조하면, 펄스의 폭이 1㎲로 매우 짧은 경우에도 100배 정도의 전류 변화비 즉, 저항 변화비를 나타냄을 알 수 있다. 따라서, 소자의 동작 주기가 1㎲로 매우 빠른 경우에도 충분한 스위칭 특성을 나타낼 수 있음을 알 수 있다. 이는 스위칭 속도가 향상되었음을 나타낸다. 이러한 특성은 금속 산화물 전극 내에서 산소 이온이 효과적으로 이동할 수 있음을 나타낸다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 제조예1, 제조예 2 및 비교예에 따른 저항 변화 메모리 소자들의 I-V 특성을 각각 나타낸 히스테리시스 그래프이다.
도 4는 제조예1, 제조예 2 및 비교예에 따른 저항 변화 메모리 소자들의 저항 변화비를 나타낸 그래프이다.
도 5은 제조예1, 제조예 2 및 비교예에 적용된 제2 전극에 대한 X선 회절(X-Ray Diffraction, XRD) 그래프이다.
도 6는 저항 변화 메모리 소자에 인가하는 전압의 펄스 폭 및 갯수에 따른 전류변화를 나타낸 그래프이다.

Claims (9)

  1. 제1 전극;
    상기 제1 전극을 마주보며 비정질막(amorphous layer)이면서 루테늄 산화막(ruthenium oxide) 또는 이리듐 산화막(Iridium oxide)인 금속 산화물 전극막을 구비하는 제2 전극; 및
    상기 제1 전극과 상기 금속 산화물 전극막 사이에 위치하는 페로브스카이트막인 산화물 저항 변화막을 포함하는 저항 변화 메모리 소자.
  2. 제1항에 있어서,
    상기 산화물 저항 변화막의 산소의 원자비는 화학양론적인 산소의 원자비와 같거나 이보다 작은 저항 변화 메모리 소자.
  3. 삭제
  4. 제1항에 있어서,
    상기 페로브스카이트막은 SrTiO3-X, Nb가 도핑된 SrTiO3-X, Cr이 도핑된 SrTiO3-X, BaTiO3-X, LaMnO3-X, SrMnO3-X, PrTiO3-X, 또는 PbZrO3-X을 함유하며, x는 0 내지 1인 저항 변화 메모리 소자.
  5. 제1항에 있어서,
    상기 페로브스카이트막은 Pr3-YCaYMnO3-X 또는 La3-YCaYMnO3-X을 함유하며, x는 0 내지 1이고, y는 0.1 내지 1.5인 저항 변화 메모리 소자.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제2 전극에 접속하는 신호선을 더 포함하는 저항 변화 메모리 소자.
  9. 제1 전극, 상기 제1 전극을 마주보며 비정질막(amorphous layer)이면서 루테늄 산화막(ruthenium oxide) 또는 이리듐 산화막(Iridium oxide)인 금속 산화물 전극막을 구비하는 제2 전극, 및 상기 제1 전극과 상기 금속 산화물 전극막 사이에 위치하는 페로브스카이트막인 산화물 저항 변화막을 포함하는 메모리 소자를 제공하는 단계;
    상기 금속 산화물 전극막에 양의 전압을 인가하여 상기 메모리 소자를 저저항 상태로 프로그래밍하는 단계; 및
    상기 금속 산화물 전극막에 음의 전압을 인가하여 상기 메모리 소자는 고저항 상태로 프로그래밍하는 단계를 포함하는 저항 변화 메모리 소자의 동작 방법.
KR1020080033522A 2008-04-11 2008-04-11 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법 KR101007085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080033522A KR101007085B1 (ko) 2008-04-11 2008-04-11 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033522A KR101007085B1 (ko) 2008-04-11 2008-04-11 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법

Publications (2)

Publication Number Publication Date
KR20090108217A KR20090108217A (ko) 2009-10-15
KR101007085B1 true KR101007085B1 (ko) 2011-01-10

Family

ID=41551641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080033522A KR101007085B1 (ko) 2008-04-11 2008-04-11 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법

Country Status (1)

Country Link
KR (1) KR101007085B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537396B1 (ko) * 2014-09-18 2015-07-16 한국외국어대학교 연구산학협력단 브라운밀레라이트 구조의 물질을 이용한 저항 스위칭 기억 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256429B2 (en) 2004-01-12 2007-08-14 Sharp Laboratories Of America, Inc. Memory cell with buffered-layer
KR20080050989A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 메모리 소자 및 그 제조방법
WO2008075414A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子の製造方法
KR20080112878A (ko) * 2007-06-22 2008-12-26 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256429B2 (en) 2004-01-12 2007-08-14 Sharp Laboratories Of America, Inc. Memory cell with buffered-layer
KR20080050989A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 메모리 소자 및 그 제조방법
WO2008075414A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子の製造方法
KR20080112878A (ko) * 2007-06-22 2008-12-26 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090108217A (ko) 2009-10-15

Similar Documents

Publication Publication Date Title
US11552086B2 (en) Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
US8350247B2 (en) Resistive random access memory having a solid solution layer and method of manufacturing the same
US11469043B2 (en) Electronic device comprising conductive material and ferroelectric material
TW201637015A (zh) 電阻切換式記憶元
JPWO2008062623A1 (ja) 不揮発性記憶装置
KR100969807B1 (ko) 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
KR101136886B1 (ko) 비휘발성 저항 변화 메모리 소자의 제조방법
KR101007085B1 (ko) 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법
KR101176422B1 (ko) 비휘발성 저항 변화 메모리 소자
KR100647332B1 (ko) 저항 변환 물질을 포함하는 rram

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10