JPWO2008062623A1 - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JPWO2008062623A1
JPWO2008062623A1 JP2008545337A JP2008545337A JPWO2008062623A1 JP WO2008062623 A1 JPWO2008062623 A1 JP WO2008062623A1 JP 2008545337 A JP2008545337 A JP 2008545337A JP 2008545337 A JP2008545337 A JP 2008545337A JP WO2008062623 A1 JPWO2008062623 A1 JP WO2008062623A1
Authority
JP
Japan
Prior art keywords
layer
resistance
memory device
insulating layer
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008545337A
Other languages
English (en)
Other versions
JP5104763B2 (ja
Inventor
隆史 中川
隆史 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008545337A priority Critical patent/JP5104763B2/ja
Publication of JPWO2008062623A1 publication Critical patent/JPWO2008062623A1/ja
Application granted granted Critical
Publication of JP5104763B2 publication Critical patent/JP5104763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

抵抗変化型の不揮発性記憶装置において、動作電圧のバラツキと素子のオフ状態時のリーク電流の低減を実現できる素子構造を提供する。下部電極と、上部電極と、下部電極と上部電極間に、１層以上の非晶質の絶縁層と、１層以上の抵抗変化層とが積層された積層構造とを有することを特徴とする不揮発性記憶装置。

Description

本発明は、抵抗変化層が２以上の抵抗値に変化し、この抵抗値の変化を情報として記憶する不揮発性記憶装置に関する。
近年、外部電源がＯＦＦとなっても記憶されたデータが消滅しない、不揮発性記憶装置の開発が活発に行われている。現在、主流となっている不揮発性記憶装置として、フラッシュメモリやＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気記憶素子）等が提案されている。
しかしながら、上記の各不揮発性記憶装置は、各メモリセルを構成するメモリ素子の微細化に従い、記憶素子としての特性を確保することが困難となっていた。例えば、フラッシュメモリは、フローティングゲート（ＦＧ）部と半導体基板間のシリコン酸化膜の薄膜化を行うと電荷保持能力の点で問題が生じる場合があった。すなわち、１０ｎｍ以下の薄いシリコン酸化膜にＦＮトンネル注入を行なうと、ＳＩＬＣ（Ｓｔｒｅｓｓ Ｉｎｄｕｃｅｄ Ｌｅａｋａｇｅ Ｃｕｒｒｅｎｔ）と呼ばれる低電界領域でのリーク電流が発生して、ＦＧ内に蓄積された電荷がこのリークパスを通って全て失われる場合があった。
従って、ＦＧ型フラッシュメモリにおけるトンネル酸化膜の薄膜化は、ＳＩＬＣ発生を防止して電荷保持能力を保持するために８ｎｍが下限となっていた。以上のように、ＦＧ型フラッシュメモリは、微細化による動作電圧の低減と電荷保持能力の維持の両立が困難であった。また、ＭＯＮＯＳ、ＦｅＲＡＭ、ＭＲＡＭ等の各不揮発性記憶装置についても、上記と同様に微細化に伴い情報として保持できる電荷量が小さくなってしまい、記憶能力が劣化してしまう場合があった。
そこで、微細化に適した不揮発性記憶装置として、抵抗変化層を電極で挟んだ抵抗変化型の不揮発性記憶装置の開発が進められている。この不揮発性記憶装置は、金属酸化物などからなる抵抗変化層の電気抵抗を、何らかの電気的刺激によって２種以上の値に切り替え、この抵抗値を情報として記憶させることを特徴としている。
従来のキャパシタに電荷を蓄積する記憶装置では、微細化により蓄積電荷量が減少して信号電圧が小さくなり、これが記憶能力の劣化につながっていた。これに対して、抵抗変化層を利用する不揮発性記憶装置は、一般的に微細化を行っても電気抵抗は変わらず有限の値を持つため微細化に適する、という特徴を備えている。
特開２００６−２１０８８８２号公報、アプライド フィジクス レターズ、２００６年、第８８号、２０２１０２−１〜２０２１０２−３ページ（ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、２００６、８８、ｐ．２０２１０２−１〜２０２１０２−３）、及び、アプライド フィジクス レターズ、２００５年、第８６号、０９３５０９−１〜０９３５０９−３ページ（ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、２００６、８６、ｐ．０９３５０９−１〜０９３５０９−３）には、抵抗変化層としてＮｉ酸化物を用いた不揮発性記憶装置が提案されている。また、これらの文献には、Ｎｉ酸化物中にフィラメントと称される電流経路が形成され、この電流経路と上部電極と下部電極の接合状態により抵抗変化層の抵抗が変化することが記載されている。
しかしながら、上記特開２００６−２１０８８８２号公報、アプライド フィジクス レターズ、２００６年、第８８号、２０２１０２−１〜２０２１０２−３ページ（ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、２００６、８８、ｐ．２０２１０２−１〜２０２１０２−３）、及び、アプライド フィジクス レターズ、２００５年、第８６号、０９３５０９−１〜０９３５０９−３ページ（ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、２００６、８６、ｐ．０９３５０９−１〜０９３５０９−３）のような従来技術では、装置の安定性においてそれぞれ以下のような課題が存在していた。
（１）第１に、特開２００６−２１０８８８２号公報、及び、アプライド フィジクス レターズ、２００６年、第８８号、２０２１０２−１〜２０２１０２−３ページ（ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、２００６、８８、ｐ．２０２１０２−１〜２０２１０２−３）に記載された抵抗変化層を電極で挟んだ構造では、抵抗変化が生じる電圧の閾値にばらつきが生じるという問題があった。この閾値電圧の不安定性の原因は、装置を繰り返し動作させる際に抵抗変化層に新たにフィラメントが形成されたり、既に形成されていたフィラメントが消滅したりして抵抗変化層に安定したフィラメントが形成されず、これが閾値電圧の不安定につながっているものと考えられる。
（２）第２に、アプライド フィジクス レターズ、２００５年、第８６号、０９３５０９−１〜０９３５０９−３ページ（ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、２００６、８６、ｐ．０９３５０９−１〜０９３５０９−３）に記載されたＮｉ酸化物の抵抗変化層は、多結晶構造を有している。この場合、記憶装置をオフ状態、即ち、抵抗変化層内のフィラメントを電極間で断絶した状態としても、結晶粒界に起因したリーク電流が生じることとなっていた。このため、このリーク電流により、予め記憶させた抵抗値を維持できなくなったり、消費電力が増大する場合があった。
本発明は、上記課題を解決すべくなされたものであり、その目的とするところは、抵抗変化層に形成されるフィラメントによる電流経路の数の変化を抑制し、動作電圧や閾値電圧のバラツキを抑制することを目的とする。また、結晶粒界に起因したリーク電流を抑制して不揮発性記憶装置がＯＦＦ時の抵抗変化層の抵抗値の変化を防止して安定して情報を記憶すると共に、消費電力の増加を防止することを目的とするものである。
上記課題を解決するため、本発明は以下の構成を有することを特徴とする。
１．下部電極と、
上部電極と、
前記下部電極と上部電極間に、１層以上の非晶質の絶縁層と１層以上の抵抗変化層とが積層された積層構造と、
を有することを特徴とする不揮発性記憶装置。
２．前記絶縁層は、前記抵抗変化層を構成する材料よりも低い誘電率の材料から構成されることを特徴とする上記１に記載の不揮発性記憶装置。
３．前記絶縁層は、Ａｌ及びＳｉの少なくとも一方の元素を含む酸化物、窒化物又は酸窒化物を含有することを特徴とする上記１又は２に記載の不揮発性記憶装置。
４．前記抵抗変化層は、少なくとも前記絶縁層に含まれる元素を含有する結晶質の層であることを特徴とする上記１又は２に記載の不揮発性記憶装置。
５．前記抵抗変化層は、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ及びＣｏからなる群から選択された少なくとも一種の元素を含有する酸化物を含むことを特徴とする上記１、２又は４に記載の不揮発性記憶装置。
６．前記抵抗変化層は、結晶質のニッケル酸化物を含有し、
前記絶縁層は、非晶質のニッケル酸化物を含有することを特徴とする上記１、２、４又は５に記載の不揮発性記憶装置。
７．前記下部電極及び上部電極は、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、Ｔｉ、ＴｉＮ及びＷＮからなる群から選択された少なくとも一種の物質を含有することを特徴とする上記１〜６の何れか１項に記載の不揮発性記憶装置。
本発明の不揮発性記憶装置では、非晶質の絶縁層の絶縁破壊によって電流が流れた領域上の抵抗変化層内に、この領域に沿ってフィラメントによる電流経路が形成される。従って、不揮発性記憶装置の繰り返し動作時において新たなフィラメントの形成を防止して安定したフィラメントを誘起させることができ、一度、保持した抵抗特性を安定化させることができる。この結果、安定した記憶保持特性を有することができる。
また、抵抗変化層を結晶質の層とすることによって、結晶粒界に起因したリーク電流を抑制して不揮発性記憶装置がＯＦＦ時の抵抗変化層の抵抗値の変化を防止することができる。この結果、安定して情報を記憶すると共に消費電力の増加を防止することができる。
本発明の不揮発性記憶装置の一例を表す断面図である。 従来の不揮発性記憶装置と本発明の不揮発性記憶装置の機能を説明する図である。 本発明の不揮発性記憶装置の一例を表す断面図である。 本発明の不揮発性記憶装置の一例を表す断面図である。 本発明の不揮発性記憶装置の一例を表す断面図である。 本発明の不揮発性記憶装置の一例の製造工程の一部を表す断面図である。 本発明の不揮発性記憶装置の一例の製造工程の一部を表す断面図である。 本発明の不揮発性記憶装置の一例の製造工程の一部を表す断面図である。 本発明の不揮発性記憶装置の一例の製造工程の一部を表す断面図である。 本発明の抵抗変化層の特性を表す図である。
符号の説明
１ シリコン基板
２ 絶縁膜
３ 下部電極
４ 層間絶縁膜
５ 抵抗変化層
６ 非結晶の絶縁層
７ 上部電極
８ 下部電極
９ 非晶質の絶縁膜
１０ 抵抗変化層
１１ 上部電極
１２ 下部電極
１３ 非晶質の絶縁層
１４ 抵抗変化層
１５ 非晶質の絶縁層
１６ 上部電極
１７ 下部電極
１８ 抵抗変化層
１９ 非晶質の絶縁層
２０ 抵抗変化層
２１ 上部電極
２２ シリコン基板
２３ シリコン酸化膜
２４ チタン
２５ 窒化チタン
２６ チタン
２７ ルテニウム
２８ 層間絶縁膜
２９ 抵抗変化層
３０ 非晶質の絶縁層
３１ 上部電極
３５ 結晶粒界を介した電流経路
３６ フィラメントによる電流経路
３７ 絶縁破壊により形成される電流経路
３８ フィラメントによる電流経路
３９ 結晶粒界を介した電流経路
（不揮発性記憶装置）
以下、本発明の不揮発性記憶装置を実施形態に基づき詳細に説明する。
本発明の不揮発性記憶装置は下部電極と、上部電極と、これら両電極に挟まれた積層構造を有する。この積層構造は、１層以上の絶縁層と、１層以上の抵抗変化層を有する。ここで、「抵抗変化層」とは、所定の電圧履歴を加えることによって、２種類以上の抵抗値に変化することができる層のことである。なお、抵抗変化層が絶縁性の材料から構成される場合、２種類以上の抵抗値に変化可能か否かによって上記絶縁層とは区別される。
また、「絶縁層」とは、絶縁性で所定の電圧を印加することによって絶縁破壊が可能であり、また、抵抗変化層のように複数の抵抗値（絶縁破壊が起こっていない時の抵抗値である）を有さない材料からなる非晶質の層のことである。なお、非晶質であることは、ＴＥＭ（透過型電子顕微鏡）により、電子回折像を得ることによって確認することができる。すなわち、非晶質の場合にはＴＥＭによって明確な電子回折像を得ることができない。
本発明では、抵抗変化層に隣接させて抵抗変化機能を有しない非晶質構造の絶縁層を設けることによって、非晶質の絶縁層の絶縁破壊によって電流が流れた領域上の抵抗変化層内に、この領域に沿ってフィラメントによる電流経路が形成される。従って、抵抗変化層内に安定したフィラメントを誘起でき、不揮発性記憶装置の動作電圧のバラツキが抑制され、安定した情報の記憶を行うことができる。更に、抵抗変化層を結晶質の層とすることで、結晶粒界に起因するリーク電流の発生を防止することができ、不揮発性記憶装置のオフ状態におけるリーク電流が低減して安定した情報記憶を可能にすると共に消費電力の増加を防止することができる。
この絶縁層、抵抗変化層の数は１層以上であれば特に限定されず、その積層状態も少なくとも１層の抵抗変化層と絶縁層が隣接して積層されていれば特に限定されない。また、この積層構造のうち、下部電極側、上部電極側の層はそれぞれ抵抗変化層及び絶縁層の何れの層であっても良い。例えば、図３に示すように、本発明の不揮発性記憶装置は、下部電極８、絶縁層９、抵抗変化層１０、上部電極１１のように積層させたものであっても良い。また、図４に示すように、下部電極１２、絶縁層１３、抵抗変化層１４、絶縁層１５，上部電極１６のように積層させたものであっても良い。更に、図５に示すように、下部電極１７、抵抗変化層１８、絶縁層１９、抵抗変化層２０、上部電極２１のように積層させたものであっても良い。
この積層構造としては例えば、絶縁層、抵抗変化層、絶縁層のように抵抗変化層を絶縁層で挟んだものや、抵抗変化層、絶縁層、抵抗変化層のように絶縁層を抵抗変化層で挟んだものなどを挙げることができる。また、所定の印加電圧で絶縁破壊が可能な程度の膜厚の絶縁層、及び抵抗変化層を有する積層構造は、上部電極と下部電極間の少なくとも一部に存在すれば良く、上部電極と下部電極間の全ての部分に存在しなくても良い。例えば、構造によっては上部電極と下部電極間の距離が場所によって異なる場合がある。このような場合であっても、上部電極と下部電極間の少なくとも一部の領域において、印加電圧によって絶縁層の絶縁破壊が起こり、かつ抵抗変化層内にフィラメントが形成されるような絶縁層及び抵抗変化層の厚さ、断面積を有すれば良い。典型的には、絶縁破壊は絶縁層が薄い部分で起こりやすくなるため、上部電極と下部電極間に絶縁破壊が起こる程度の厚さの絶縁層、抵抗変化層を有していればよい。
なお、上部電極と下部電極間の一部の微小領域に上記積層構造が存在し、抵抗変化層の近傍に導電領域が存在すると、電圧印加時に絶縁層を介して抵抗変化層に電流が流れず、導電領域を介して抵抗変化層に電流が流れてしまう場合がある。このため、上部電極と下部電極間の一部に上記積層構造を設ける場合は、絶縁層のみを介して電流が流れる程度の断面積の絶縁層、抵抗変化層を設けると共に導電領域を介して抵抗変化層に電流が流れないようにする必要がある。なお、抵抗変化層と絶縁層の積層構造は、上部電極と下部電極とで挟まれた構造であれば、平面状であっても途中で曲がっていても良い。
絶縁層の厚さ（絶縁層が複数の層からなる場合、各層の厚さ）は、図１０を用いて後述する、Ｖ１の電圧で少なくとも絶縁破壊が起こるような厚さとする必要があり、１〜１０ｎｍであることが好ましく、３〜１０ｎｍであることがより好ましく、５〜１０ｎｍであることが更に好ましい。
絶縁層は、抵抗変化層を構成する材料よりも低い誘電率の材料から構成されることが好ましい。絶縁層が抵抗変化層を構成する材料よりも低い誘電率の材料から構成されることによって、抵抗変化層にまで効果的に電界を印加することが可能となる。
絶縁層は、少なくともその一部にＡｌ及びＳｉの少なくとも一方の元素を含む酸化物、Ａｌ及びＳｉの少なくとも一方の元素を含む窒化物、又はＡｌ及びＳｉの少なくとも一方の元素を含む酸窒化物を含有することが好ましい。このような酸化物、窒化物又は酸窒化物を用いることにより、厚さや絶縁破壊性（絶縁層が絶縁破壊する電圧）等を制御しやすくなる。このような酸化物、窒化物又は酸窒化物としては例えば、Ａｌ２Ｏ３、ＳｉＯ２等を挙げることができる。また、上記の酸化物、窒化物又は酸窒化物については、成膜条件のみを変化させることによって連続的に絶縁層として形成することができ、プロセスの簡略化が可能であり、コストの低減ができる。また、抵抗変化層と絶縁層の成膜性及び密着性を優れたものとすることができる。
抵抗変化層は、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ及びＣｏからなる群から選択された少なくとも一種の元素を含む酸化物を含有することが好ましい。このような酸化物としては、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ２Ｏ５）、亜鉛酸化物（ＺｎＯ）、ニオブ酸化物（Ｎｂ２Ｏ５）、チタン酸化物（ＴｉＯ２）、タングステン酸化物（ＷＯ３）、コバルト酸化物（ＣｏＯ）などを挙げることができる。抵抗変化層は、このような元素を含有することによって、安定した２種以上の抵抗値を有することができる。
これらの酸化物の中でも、ニッケル酸化物（ＮｉＯ）を使用することが好ましい。ニッケル酸化物（ＮｉＯ）は２種以上の抵抗値を有し、これらの抵抗値の間の抵抗変化率が大きいため、情報を効果的に記憶することができる。また、既存プロセスとの整合性が高く、既存プロセスを用いて高い成膜性をもって成膜させることができる。
抵抗変化層は、絶縁層中に含まれる元素を含有する結晶質の層であることが好ましい。ここで、抵抗変化層と絶縁層は少なくともその一部に共通の元素を含有していれば良く、抵抗変化層と絶縁層は異なる材料から構成されていても良い。また、抵抗変化層と絶縁層は同じ元素から構成されているが、その組成が異なるものであっても良い。このように抵抗変化層と絶縁層は、同じ元素を含有することによって互いの密着性や成膜性が向上する。
また、抵抗変化層は結晶質のニッケル酸化物を含有し、絶縁層は非晶質のニッケル酸化物を含有することが好ましい。結晶質のニッケル酸化物を抵抗変化層に用いた場合には、２種以上の抵抗値を有しこれらの抵抗値の間の抵抗変化率が大きいため、情報を効果的に記憶させることができる。また、非晶質のニッケル酸化物を絶縁層に用いた場合には、絶縁破壊性の制御が容易となる。更に、これらのニッケル酸化物は、既存プロセスとの整合性が高く、既存プロセスを用いて高い成膜性をもって成膜させることができる。
下部電極及び上部電極は、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、Ｔｉ、ＴｉＮ及びＷＮからなる群から選択された少なくとも一種の物質を含有することが好ましい。これらの電極材料は酸化しにくく、電極材料の酸化による高抵抗化を抑制することができる。なお、下部電極及び上部電極は、互いに異なる材料からなる複数の層によって構成しても良い。
図１は、本発明の不揮発性記憶装置の一例を示したものである。図１の不揮発性記憶装置は、シリコン基板１、絶縁層２，下部電極層３が積層されている。この下部電極層３上には層間絶縁膜４が設けられ、この層間絶縁膜４内には開口が設けられている。そして、層間絶縁膜４の上面４０から開口の側面４２、底面４３、側面４２を経由して再び層間絶縁膜４の上面４０まで延在するように抵抗変化層５，絶縁層６、上部電極７が積層されている。このように抵抗変化層５、絶縁層６、及び上部電極７は途中で屈曲していても良い。
（機能作用）
まず、この抵抗変化層について説明する。この抵抗変化層は、図１０で示されるように、第１の抵抗状態で表される電圧−電流特性と、第２の抵抗状態で表される電圧−電流特性の、２種類の抵抗値を有する。すなわち、抵抗変化層に印加する電圧がＶ２〜Ｖ３の間では、抵抗変化層に流れる電流が小さい状態（抵抗値が大きい第２の抵抗状態）となる。一方、抵抗変化層に印加する電圧がＶ３を超えた場合には、抵抗変化層に流れる電流が大きい状態（抵抗値が小さい第１の抵抗状態）状態となる。
ここで、抵抗変化層に印加する電圧をＶ２以上からＶ２未満の電圧（例えば、Ｖ１）に変化させる場合に、第１の抵抗状態からＶ１まで電圧を下げるか、又は第２の抵抗状態からＶ１まで電圧を下げるかによって、Ｖ１の印加電圧時の抵抗状態が変わる。図１０に示されるように、第１の抵抗状態（Ｖ＞Ｖ３）からＶ１まで電圧を下げた場合には、第１の抵抗状態がそのまま維持され、電圧Ｖ１での電流値は大きく（抵抗値は小さく）なる（点Ａ）。一方、第２の抵抗状態（Ｖ２≦Ｖ≦Ｖ３）からＶ１まで電圧を下げた場合には、第２の抵抗状態がそのまま維持され、電圧Ｖ１での電流値は小さく（抵抗値は大きく）なる（点Ｂ）。
なお、第１の抵抗状態とは、後述するように抵抗変化層内をその厚み方向に接続するフィラメントが形成され、抵抗値が小さくなっている状態と考えられる。また、第２の抵抗状態とは、抵抗変化層内に形成されたフィラメントが断線して、抵抗値が大きくなっている状態と考えられる。
そして、この抵抗値は電圧Ｖ１を印加しなくなった後においても保持される。そこで、この保持された抵抗値を情報として記憶することが可能となる。例えば、この第１の抵抗状態を「０」、第２の抵抗状態を「１」として情報を記憶することが可能である。また、情報の読み込み時には、抵抗変化層にＶ１より小さな電圧を印加した場合に流れる電流を測定することにより、抵抗変化層に保存された情報が「０」状態であるか、「１」状態であるかを判別することができる。なお、第１と第２の何れの抵抗状態を「１」又は「０」とするかは、任意に選択可能である。
次に、本発明において、動作電圧のバラツキの抑制効果と、オフ状態におけるリーク電流の低減効果に関するメカニズムについて述べる。図２に、本発明により作製した不揮発性記憶装置の構造の特徴を従来例と比較して示す。
図２（ａ）に示されるように、従来の不揮発性記憶装置では、下部電極３上に抵抗変化層５、上部電極７が順に積層された構造を有している。従来例における不揮発性記憶装置の場合、スイッチング動作時における電流経路は二つある。一つは、抵抗変化層中に形成されるフィラメント３６であり、もう一つは結晶粒界に起因した電流経路３５である。
従来の不揮発性記憶装置では、オフ状態の場合、フィラメントを介した電流経路３６は遮断されているが、結晶粒界を介した電流経路３５は存在しているため抵抗が低くなる。従って、オフ状態におけるリーク電流の増加による消費電力の増大が問題となる。また、繰り返し動作に伴い、任意の領域に不規則にフィラメント３６が形成されて、図１０中のＶ２、Ｖ３や第１及び第２の抵抗状態を表す電圧−電流特性が変化してしまう。この結果、装置特性が変化して、安定して情報を記憶することが困難になるものと考えられる。
これに対して、図２（ｂ）に示されるように、本発明の不揮発性記憶装置では、抵抗変化層と電極間に非晶質の絶縁層６を設けている。そして、この不揮発性記憶装置に、所定の電圧を印加すると絶縁層６が絶縁破壊して、この絶縁破壊した部分から電流３７が流れる。なお、この絶縁層が絶縁破壊する電圧は、絶縁膜の構成材料、厚さによって変わるため、絶縁破壊が可能なような電圧に設定する。
そして、この絶縁層内の絶縁破壊した部分上の抵抗変化層の部分にフィラメント３８が形成される。つまり、絶縁層内の絶縁破壊した部分には電流経路３７が形成されるが、その他の部分には結晶粒界を介した電流経路３９等が形成されない。このため、抵抗変化層内には、絶縁層の絶縁破壊した部分上の対応部分にのみフィラメント３８が形成される。このように、抵抗変化層内には、常に特定の部分（絶縁層の絶縁破壊した部分上）にのみフィラメント３８が形成され、結晶粒界を介した電流経路３９等が形成されないこととなるため、装置の繰り返し動作時においても抵抗変化層内に新たなフィラメントは形成されなくなる。この結果、図１０中のＶ２、Ｖ３や第１及び第２の抵抗状態を表す電圧−電流特性が変化せず、抵抗特性が変化せず安定して情報の記憶が可能になるものと考えられる。
このように、本発明における動作電圧のバラツキの抑制効果は、絶縁層の絶縁破壊領域に対応する抵抗変化層内にだけフィラメントが形成されることに起因しているものと考えられる。また、本発明の不揮発性記憶装置では、結晶質の抵抗変化層と電極との間に非晶質の絶縁層が存在している場合、結晶粒界を介したリーク電流が抑制でき、オフ状態における記憶装置のリーク電流を低減できるという効果が得られる。このように、本発明の構造を用いることにより、不揮発性記憶装置の動作電圧のバラツキが抑制され、オフ状態におけるリーク電流が低減できる。
（不揮発性記憶装置の製造方法）
以下に、図６〜９を用いて本発明の不揮発性記憶装置の製造方法の一例を示す。
まず、シリコン基板２２上に、熱酸化法又はＣＶＤ法を用いてシリコン酸化膜２３を形成し、この上にスパッタリング法又はＣＶＤ法を用いて、チタン２４、窒化チタン２５、チタン２６、ルテニウム２７からなる下部電極を形成する（図６（ａ））。なお、この下部電極材料としては後工程における電極材料の酸化による高抵抗化を抑制するために、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、Ｔｉ、ＴｉＮ及びＷＮからなる群から選ばれる材料を用いることが好ましい。また、シリコン基板と電極材料の密着性を高めるため、下部電極として複数の層を積層させることが好ましい。この下部電極としては、ＴｉとＴｉＮの積層構造を用いるのがより好ましい。
次に、下部電極２７上に層間絶縁膜２８を形成した後（図６（ｂ））、引き続きフォトリソグラフィとドライエッチング又はウエットエッチングを用いて層間絶縁膜２８内に開口部を設ける（図７（ａ））。次に、ＣＶＤ法やスパッタリング法により、少なくともこの開口内の露出した下部電極（ルテニウム２７）に接続するように、結晶質の抵抗変化層２９を形成する（図７（ｂ））。なお、結晶質の抵抗変化層は、スパッタ法やＣＶＤ法を行う際に基板温度を変えることによって形成することができる。例えば、酸化物の結晶質（抵抗変化層）は、酸素を導入したスパッタ法により形成することができる。より具体的には、ＮｉＯ（結晶質の抵抗変化層）の場合は、ニッケル原料と酸素原料を用いたＣＶＤ成膜を行うことにより形成することができる。この抵抗変化層２９は、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ及びＣｏからなる群から選択された少なくとも一種の元素を含む酸化物であることが好ましい。
次に、この抵抗変化層２９上に、ＣＶＤ法、ＡＬＤ法、又はスパッタリング法により非晶質の絶縁層３０を形成する（図８（ａ））。なお、これらの方法を用いる際に基板温度を下げることによって非晶質層とすることが可能となる。例えば、Ａｌ２Ｏ３を形成する場合、６００℃以下の基板温度であれば、非晶質層を形成することが可能である。次に、この絶縁層３０上に、スパッタリング法又はＣＶＤ法を用いて、上部電極３１を成膜する（図８（ｂ））。この上部電極３１の電極材料としては、後工程における電極材料の酸化による高抵抗化を抑制する点で、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、Ｔｉ、ＴｉＮ及びＷＮからなる群から選択された少なくとも一種の物質を用いることが好ましい。次に、上部電極３１、絶縁層３０、抵抗変化層２９をフォトリソグラフィとドライエッチング又はウエットエッチングを用いて電極を加工し、図９に示すような構造を得る。
図６〜９は本発明の不揮発性記憶装置の作製工程を示した断面図である。
まず、シリコン基板２２を準備し、ＣＶＤ法や熱酸化法を用いてこのシリコン基板２２上に膜厚１００ｎｍのシリコン酸化膜２３を堆積した。この後、スパッタリング法を用いて、Ｔｉ層２４／ＴｉＮ層２５／Ｔｉ層２６を成膜した。次に、膜厚１００ｎｍのＲｕ膜を成膜して最終的に下部電極２７を形成した（図６（ａ））。
次に、ＣＶＤ法を用いて膜厚２００ｎｍのシリコン酸化膜２８を形成した（図６（ｂ））。次に、シリコン酸化膜２８を覆うようにフォトレジスト（図示していない）を堆積し、その後、フォトリソグラフィとドライエッチングを行うことにより開口を形成した（図７（ａ））。
次に、結晶化したニッケル酸化物（抵抗変化層）２９をスパッタリング法により膜厚１００ｎｍで成膜した（図７（ｂ））。ここで、ニッケル酸化物層２９はＣＶＤ法により形成してもよい。
次に、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、３ｎｍの非晶質の酸化アルミニウム酸化膜（絶縁層）３０を堆積した（図８（ａ））。この時、有機金属原料としてＡｌ（ＣＨ３）３、酸化剤としてＨ２Ｏを使用し、３００℃に加熱した基板上にＡｌ（ＣＨ３）３とＨ２Ｏを交互に供給して酸化アルミニウムを形成した。また、この際、酸化剤としてオゾンを使用してもよい。また、導入する酸化剤の分圧を制御することにより、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いたり、スパッタなどのＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても良い。
次に、スパッタリング法により膜厚２０ｎｍのＲｕを上部電極３１として形成し（図８（ｂ））、その後、フォトリソグラフィとドライエッチングにより上部電極３１、絶縁層３０、抵抗変化層２９を加工して図９に示す構造の不揮発性記憶装置を得た。
このようにして作製した不揮発性記憶装置の電気特性を評価したところ、非晶質の絶縁層のない不揮発性記憶装置と比較して、オフ時のリーク電流が低減できることを確認した。また、繰り返し動作を実施したところ、非晶質の絶縁層のない不揮発性記憶装置は、繰り返し回数の増加にしたがってスイッチング電圧が変化するのに対して、本発明の不揮発性記憶装置では、スイッチング電圧はほとんど変わらないことを確認した。
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明の技術的範囲内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００６年１１月２２日に出願された日本出願の特願２００６−３１５６１４を基礎とする優先権を主張し、その開示範囲の全てをここに取り込む。

Claims (7)

  1. 下部電極と、
    上部電極と、
    前記下部電極と上部電極間に、１層以上の非晶質の絶縁層と１層以上の抵抗変化層とが積層された積層構造と、
    を有することを特徴とする不揮発性記憶装置。
  2. 前記絶縁層は、前記抵抗変化層を構成する材料よりも低い誘電率の材料から構成されることを特徴とする請求項１に記載の不揮発性記憶装置。
  3. 前記絶縁層は、Ａｌ及びＳｉの少なくとも一方の元素を含む酸化物、窒化物又は酸窒化物を含有することを特徴とする請求項１又は２に記載の不揮発性記憶装置。
  4. 前記抵抗変化層は、少なくとも前記絶縁層に含まれる元素を含有する結晶質の層であることを特徴とする請求項１又は２に記載の不揮発性記憶装置。
  5. 前記抵抗変化層は、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ及びＣｏからなる群から選択された少なくとも一種の元素を含有する酸化物を含むことを特徴とする請求項１、２又は４に記載の不揮発性記憶装置。
  6. 前記抵抗変化層は、結晶質のニッケル酸化物を含有し、
    前記絶縁層は、非晶質のニッケル酸化物を含有することを特徴とする請求項１、２、４又は５に記載の不揮発性記憶装置。
  7. 前記下部電極及び上部電極は、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、Ｔｉ、ＴｉＮ及びＷＮからなる群から選択された少なくとも一種の物質を含有することを特徴とする請求項１〜６の何れか１項に記載の不揮発性記憶装置。
JP2008545337A 2006-11-22 2007-10-19 不揮発性記憶装置 Expired - Fee Related JP5104763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008545337A JP5104763B2 (ja) 2006-11-22 2007-10-19 不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006315614 2006-11-22
JP2006315614 2006-11-22
JP2008545337A JP5104763B2 (ja) 2006-11-22 2007-10-19 不揮発性記憶装置
PCT/JP2007/070464 WO2008062623A1 (fr) 2006-11-22 2007-10-19 Dispositif de mémoire non volatile

Publications (2)

Publication Number Publication Date
JPWO2008062623A1 true JPWO2008062623A1 (ja) 2010-03-04
JP5104763B2 JP5104763B2 (ja) 2012-12-19

Family

ID=39429562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008545337A Expired - Fee Related JP5104763B2 (ja) 2006-11-22 2007-10-19 不揮発性記憶装置

Country Status (4)

Country Link
US (1) US20100038615A1 (ja)
JP (1) JP5104763B2 (ja)
CN (1) CN101542728A (ja)
WO (1) WO2008062623A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217259B2 (ja) * 2007-06-07 2013-06-19 富士通株式会社 半導体装置及びその製造方法
JP5309615B2 (ja) * 2008-03-05 2013-10-09 富士通株式会社 抵抗変化型メモリおよびその作製方法
JP5215741B2 (ja) * 2008-06-09 2013-06-19 シャープ株式会社 可変抵抗素子
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
CN102067314A (zh) 2009-04-14 2011-05-18 松下电器产业株式会社 电阻变化元件及其制造方法
US8389972B2 (en) 2009-09-14 2013-03-05 Panasonic Corporation Nonvolatile memory device and method of manufacturing the same
US8048755B2 (en) * 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
WO2012073471A1 (ja) 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JPWO2012127735A1 (ja) * 2011-03-18 2014-07-24 日本電気株式会社 抵抗変化素子及び半導体記憶装置
CN102569651A (zh) * 2012-01-20 2012-07-11 北京大学 一种阻变存储器的制备方法
CN102664235B (zh) * 2012-04-12 2013-12-04 北京大学 一种小电极结构阻变存储器及其制备方法
CN103296205A (zh) * 2013-07-01 2013-09-11 天津理工大学 一种低功耗阻变存储器及其制备方法
US20200259083A1 (en) * 2019-02-08 2020-08-13 Arm Limited Method for fabrication of a cem device
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
CN112510148B (zh) * 2020-12-08 2023-03-17 扬州大学 一种阻变存储器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564353A (en) * 1969-04-16 1971-02-16 Westinghouse Electric Corp Bulk semiconductor switching device formed from amorphous glass type substance and having symmetrical switching characteristics
US5192871A (en) * 1991-10-15 1993-03-09 Motorola, Inc. Voltage variable capacitor having amorphous dielectric film
CA2312841C (en) * 1997-12-04 2007-05-22 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
JP2004241396A (ja) * 2002-02-07 2004-08-26 Sharp Corp 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
US20080078983A1 (en) * 2006-09-28 2008-04-03 Wolfgang Raberg Layer structures comprising chalcogenide materials

Also Published As

Publication number Publication date
US20100038615A1 (en) 2010-02-18
WO2008062623A1 (fr) 2008-05-29
JP5104763B2 (ja) 2012-12-19
CN101542728A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
JP5104763B2 (ja) 不揮発性記憶装置
JP7265570B2 (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
JP5488458B2 (ja) 抵抗変化素子及びその製造方法
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
US8878152B2 (en) Nonvolatile resistive memory element with an integrated oxygen isolation structure
US9112144B2 (en) Method of fabricating a resistive non-volatile memory device
US8822265B2 (en) Method for reducing forming voltage in resistive random access memory
KR100913395B1 (ko) 메모리 소자 및 그 제조방법
US9680095B2 (en) Resistive RAM and fabrication method
US7867814B2 (en) Resistance memory element and method of manufacturing the same
WO2009096363A1 (ja) 抵抗変化型不揮発性記憶装置とその製造方法
JP2007027537A (ja) 可変抵抗素子を備えた半導体記憶装置
JP2006060209A (ja) 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ
JP2010267784A (ja) 半導体記憶装置及びその製造方法
KR101570742B1 (ko) 저항성 랜덤 액세스 메모리 및 그 제조 방법
KR101942606B1 (ko) 저항성 스위칭 메모리 소자들을 형성하는 방법
JP2013207131A (ja) 抵抗変化素子及びその製造方法
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
JPWO2012127735A1 (ja) 抵抗変化素子及び半導体記憶装置
KR101007085B1 (ko) 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법
JP2007053141A (ja) 半導体装置およびその製造方法
JP2006261579A (ja) 容量素子とその製造方法及び該容量素子を備える半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees