CN102067314A - 电阻变化元件及其制造方法 - Google Patents

电阻变化元件及其制造方法 Download PDF

Info

Publication number
CN102067314A
CN102067314A CN2010800017178A CN201080001717A CN102067314A CN 102067314 A CN102067314 A CN 102067314A CN 2010800017178 A CN2010800017178 A CN 2010800017178A CN 201080001717 A CN201080001717 A CN 201080001717A CN 102067314 A CN102067314 A CN 102067314A
Authority
CN
China
Prior art keywords
mentioned
memory cell
change layer
electrode
cell hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800017178A
Other languages
English (en)
Inventor
辻清孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102067314A publication Critical patent/CN102067314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供电阻变化元件，该电阻变化元件提高电阻变化动作的稳定性，且能降低刚制造后的初始状态的电阻变化元件最初进行低电阻化所需的电流。电阻变化元件包括：第一电极(101)；在第一电极上形成的存储器单元孔(150)；第一电阻变化层(201)，形成为覆盖存储器单元孔(150)的底部，且覆盖第一电极(101)的上面；第二电阻变化层(202)，形成为覆盖第一电阻变化层(201)；以及在存储器单元孔(150)上形成的第二电极(102)。第一电阻变化层(201)的在存储器单元孔(150)底的膜厚向存储器单元孔(150)的周边部连续减小，并在存储器单元孔(150)周边部附近成为极小值，并且第一电阻变化层(201)中的氧浓度比第二电阻变化层(202)中的氧浓度高。

Description

电阻变化元件及其制造方法
技术领域
本发明涉及稳定保持的电阻值随着电压脉冲的施加而变化的电阻变化元件，特别涉及能够降低进行初始突变(break)动作所需的电流的电阻变化元件及其制造方法，该初始突变动作(通过施加比通常的电阻变化动作时的施加电压高的电压来进行低电阻化的动作)是为了使得刚制造之后的未动作状态的元件成为能够进行电阻变化动作的状态所需的动作。
背景技术
近年来，随着数字技术的发展，便携式信息设备及信息家电等电子设备进一步高功能化。因此，非易失性存储装置的大容量化、写入功率的降低、写入读取时间的高速化及长寿命化的要求变高。
针对上述的要求，逐步推进采用了现有的浮栅的闪存器的微细化。
另一方面，在存储部中使用了通过施加电压脉冲来使得稳定保持的电阻值发生变化的电阻变化元件的非易失性半导体存储元件(电阻变化型存储器)中，存储器单元可以由简单的结构来构成，所以期待进一步的微細化、高速化及低耗电化。
专利文献1示出适合微細化及高集成化的电阻变化元件的结构的例。在该专利文献1中，在下部电极上形成的通孔(via hole)内埋入电阻变化层及上部电极。并且，将上部电极做成朝向电阻变化层的凸型。通过采用上述的结构，能够改善电阻变化元件的动作不良。
专利文献1：日本专利第4166820号公报
电阻变化元件为用第一电极和第二电极夹住电阻变化层的结构，已知根据电阻变化材料的不同，通过向第一电极和第二电极之间施加的不同极性的电压，在第一电极和电阻变化层的界面、或者第二电极和电阻变化层之间的界面附近的电阻变化层的电阻发生变化，由此发生电阻变化元件的电阻变化。在此，电阻变化材料，多采用缺氧型过渡金属氧化物。所谓缺氧型是指，在过渡金属氧化物中，多数表现绝缘性的、氧含有量比化学量论组成还小的过渡金属氧化物，表现半导体或导体的特性。
为了稳定进行电阻变化元件的电阻变化，需要将在电阻变化层中发生电阻变化的区域限定在第一电极和电阻变化层的界面附近，或者第二电极和电阻变化层的界面附近中的某一个。作为实现该结构的方法有如下方法，即，在制造过程中，将想要改变电阻的电极侧界面附近的电阻变化层的含氧率形成为比另一电极侧界面附近的电阻变化层的含氧率高。通过做成上述的结构，在含氧率高的一侧的电极侧界面附近优先发生电阻变化，但是含氧率高的一侧的电极侧界面附近的刚制造后的电阻值成为比通常的电阻变化动作时的高电阻状态时的电阻值高的电阻，由此，能够使得含氧率高的一侧的电极侧界面附近的电阻变化动作更加可靠。通过该方法制作的电阻变化元件的刚制造之后的初始电阻值成为比通常的电阻变化动作时的高电阻状态高的值，所以在用作电阻变化元件时，需要在最初施加比通常的电阻变化时高的电压来对电阻变化元件的电阻值进行低电阻化。
但是，在专利文献1所示的元件结构中，电阻变化层的电阻在上部电极界面及下部电极界面附近相同，不清楚在哪个电极界面附近发生电阻变化，所以在动作稳定性上产生问题。即，在向上部电极施加了正电压时，产生低电阻化的情况和高电阻化的情况。并且，在该结构中，为了将初始电阻设成比通常的电阻变化动作时的高电阻状态高的电阻，需要在制造元件时将电阻变化层自身的电阻设成较高。此时，为了将制造后的未动作状态的元件设成能够进行电阻变化动作的状态所需要的初始突变动作(通过施加比通常的电阻变化动作时的施加电压高的电压来进行低电阻化的动作)而所需要的电压变高。此外，在将通常电阻变化层形成为均匀的情况下，在形成电阻变化层的通孔的整个底面流过电流，但是若为了如上所述进行低电阻化而所需的电压变高，则随之，上述的初始突变所需的电流变大，所以存在必需使得连接于该电阻变化元件的晶体管的尺寸较大，能够搭载在芯片上的存储器的容量变小的问题。
发明内容
本发明解决上述问题，其目的在于，提供一种能够提高电阻变化动作的稳定性、并且能够降低初始突变所需的电流的结构。
为了实现上述目的，本发明的电阻变化元件的一个方式，其特征在于，包括：基板；第一电极，形成在上述基板上；层间绝缘层，形成在上述基板上；第一电阻变化层，在贯通上述层间绝缘层而形成的存储器单元孔内，而且在上述第一电极上形成；第二电阻变化层，在上述存储器单元孔内形成为覆盖上述第一电阻变化层；以及第二电极，至少覆盖上述存储器单元孔的上部，并且至少与上述第二电阻变化层电连接，通过在上述第一电极和上述第二电极之间施加规定的电压或电流，使得上述第一电极和上述第二电极之间的电阻值发生变化，上述第一电阻变化层的在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减小，并在上述存储器单元孔周边部附近成为极小值，并且，上述第一电阻变化层中的氧浓度比上述第二电阻变化层中的氧浓度高。
在此，作为更具体的方式，也可以是上述层间绝缘层形成在上述第一电极之上，上述存储器单元孔形成为贯通上述层间绝缘层、且到达上述第一电极的上面。此外，作为另一具体的方式，也可以是进一步包括形成在上述基板上的第一布线，上述存储器单元孔形成为贯通上述层间绝缘层、且到达上述第一配线的上面，上述第一电极至少在上述存储器单元孔内的底部形成在上述第一布线上。
通过这样的结构，初始突变电流集中流过第一电阻变化层的膜厚极小的区域，所以能够得到降低最初进行低电阻化所需的电流的效果。
并且，通过形成上述第二电阻变化层一直埋入到上述存储器单元孔上面的结构，即使上述第二电极没有完全覆盖存储器单元孔，在上述第二电极形成以后的制作工序中，也能够防止在上述存储器单元孔中混入异物，所以能够得到元件的微細化以及防止由于在上述存储器单元孔中残留异物而元件可靠性降低的效果。
此外，“第一电阻变化层的存储器单元孔底的膜厚”是指，第一电阻变化层中与存储器单元孔的底面对置的面上的膜厚，包括第一电阻变化层和存储器单元孔的底面接触的情况和不接触的情况。
并且，也可以做成在形成于上述第一电极的下方的布线的上面直接形成上述第一电极的结构。通过做成这样的结构，能够使得上述第一电极和晶体管电路的布线共用化，得到电路用布线和电阻变化元件的第一电极的连接用通孔的削减、掩模张数的削减等制作工艺的简化和低成本化的效果。
并且，也可以做成在上述第二电极的上面直接形成布线的结构。通过这样的结构，能够使得上述第二电极和晶体管电路的布线共用化，得到电路用布线和电阻变化元件的第二电极的连接用通孔的削减、掩模张数的削减等制作工艺的简化和低成本化的效果。
此外，也可以做成在上述存储器单元孔下配置布线、并且只在上述存储器单元孔底的上述布线上形成上述第一电极的结构。通过做成这样的结构，不需要上述第一电极的形状加工，所以能够进行微細化。
并且，也可以做成：将上述存储器单元孔内埋入的上述第二电阻变化层的膜厚设为较薄，且在其上形成埋层后埋入上述存储器单元孔内的结构。通过做成上述结构，得到降低最初进行低电阻化所需的电压的効果。
此外，本发明不仅能够作为电阻变化元件来实现，还能够作为电阻变化元件的制造方法来实现。
该电阻变化元件的一个方式的制造方法，其特征在于，包括：在基板上形成第一电极的工序；在上述基板及上述第一电极上淀积层间绝缘层的工序；在上述层间绝缘层形成存储器单元孔，使得上述第一电极上面在上述存储器单元孔的底面开口的工序；在上述存储器单元孔内的底部、侧壁上以及上述层间绝缘层上淀积第一电阻变化层的工序，该第一电阻变化层在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减少，并在上述存储器单元孔周边部附近成为极小值；在上述第一电阻变化层上淀积上述第二电阻变化层的工序，通过化学机械研磨法除去淀积在上述层间绝缘层上的上述第一电阻变化层及上述第二电阻变化层，并在上述存储器单元孔内形成上述第一及第二电阻变化层的工序，在基于上述化学机械研磨法的处理之后，在上述存储器单元孔上及上述层间绝缘层上形成第二电极的工序。
此外，另一方式的制造方法，其特征在于，包括：在基板上形成第一布线的工序；在上述基板及上述第一布线上淀积层间绝缘层的工序；在上述层间绝缘层形成存储器单元孔，使得上述第一布线上面在上述存储器单元孔的底面开口的工序；在上述存储器单元孔内的底部，在上述第一布线上面形成上述第一电极的工序；在上述存储器单元孔内的底部，在上述第一电极上以及上述存储器单元孔的侧壁上以及上述层间绝缘层上淀积第一电阻变化层的工序，该第一电阻变化层在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减少，并在上述存储器单元孔周边部附近成为极小值；在上述第一电阻变化层上淀积上述第二电阻变化层的工序；通过化学机械研磨法除去淀积在上述层间绝缘层上的上述第一电阻变化层及上述第二电阻变化层，并在上述存储器单元孔内形成上述第一及第二电阻变化层的工序；在基于上述化学机械研磨法的处理之后，在上述存储器单元孔上及上述层间绝缘层上形成第二电极的工序。
发明的效果：
本发明的电阻变化元件通过使得想要改变电阻的电极侧附近的电阻变化层的电阻高于另一电极侧的电阻，并且有意地将电阻高的电阻变化层形成为膜厚厚的部分和薄的部分，由此能够稳定开始电阻变化动作，并且能够降低初始突变所需的电流。
附图说明
图1是示出本发明的第一实施方式的电阻变化元件的截面结构的一例的示意图。
图2(a)是示出在本发明的第一实施方式的电阻变化元件的制造方法中形成存储器单元孔之前的工序的上面的示意图，图2(b)是示出该图的截面的示意图。
图3(a)是示出本发明的第一实施方式的电阻变化元件的制造方法中形成第一电阻变化层的工序的、从上面观察的示意图，图3(b)是示出该图的截面的示意图。
图4(a)是示出本发明的第一实施方式的电阻变化元件的制造方法中形成第二电阻变化层及第一电阻变化层的工序的、从上面观察的示意图，图4(b)是示出该图的截面的示意图。
图5(a)是示出本发明的第一实施方式的电阻变化元件的制造方法中形成第二电极的工序的、从上面观察的示意图，图5(b)是示出该图的截面的示意图。
图6是用于说明本发明的第一电阻变化层的成膜方法的示意图。
图7是示出利用本发明的第一电阻变化层的成膜方法在存储器单元孔内成膜第一电阻变化层时的结果的截面SEM照片。
图8是示出通过计算机模拟来计算的、本发明的电阻变化元件未动作时的高电阻状态下的电压-电流特性的图。
图9是示出本发明的第二实施方式的电阻变化元件的截面结构的一例的示意图。
图10是示出本发明的第三实施方式的电阻变化元件的截面结构的一例的示意图。
图11是示出本发明的第四实施方式的电阻变化元件的截面结构的一例的示意图。
图12(a)是示出本发明的第四实施方式的电阻变化元件的制造方法中、形成存储器单元孔之前的工序的、上面的示意图，图12(b)是示出该图的截面的示意图。
图13(a)是示出本发明的第四实施方式的电阻变化元件的制造方法中、形成第一电极的工序的、上面的示意图，图13(b)是示出该图的截面的示意图。
图14(a)是示出本发明的第四实施方式的电阻变化元件的制造方法中形成第一电阻变化层的工序的、从上面观察的示意图，图14(b)是示出该图的截面的示意图。
图15是示出本发明的第五实施方式的电阻变化元件的截面结构的一例的示意图。
图16(a)是示出本发明的第五实施方式的电阻变化元件的制造方法中、形成第一电阻变化层、第二电阻变化层及埋层的工序的、上面的示意图，图16(b)是示出该图的截面的示意图。
图17(a)是示出本发明的第五实施方式的电阻变化元件的制造方法中、形成第一电阻变化层、第二电阻变化层及埋层的工序的、上面的示意图，图17(b)是示出该图的截面的示意图。
图18(a)是示出本发明的第五实施方式的电阻变化元件的制造方法中、形成第二电极的工序的、上面的示意图，图18(b)是示出该图的截面的示意图。
附图标记说明
1                 基板；
10                下部布线；
20                上部布线；
30                第一布线；
91～95            电阻变化元件；
101，103，105     第一电极；
102，104          第二电极；
150               存储器单元孔；
201               第一电阻变化层；
202，212          第二电阻变化层；
213               埋层；
300               层间绝缘层；
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。此外，有时对共有的要素标注相同的标记来省略说明。
在本发明中，所谓“形成在基板上”是指，按照一般的解释，表示在基板上直接形成构造物的情况和隔着其他构件形成在基板上的情况的两种情况。此外，所谓“层间绝缘层”是指，在非易失性存储元件的制造工序中，在1个工序中形成的层间绝缘层，以及，在非易失性存储元件的制造工序中通过多个工序而分别形成的多个层间绝缘层合体为1个来形成的层间绝缘层的这两种。此外，所谓“从基板的厚度方向看”是指“从基板的厚度方向透视或不透视地观察”。
(第一实施方式)
本发明的电阻变化元件，包括：基板；第一电极，形成在上述基板上；层间绝缘层，形成在上述基板上；第一电阻变化层，在贯通上述层间绝缘层而形成的存储器单元孔内，而且，形成在上述第一电极上；第二电阻变化层，在上述存储器单元孔内形成为覆盖上述第一电阻变化层；第二电极，至少覆盖上述存储器单元孔的上部，并且至少与上述第二电阻变化层电连接；通过在上述第一电极和上述第二电极之间施加规定的电压或电流，使得上述第一电极和上述第二电极之间的电阻值发生变化。上述第一电阻变化层的在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减小，并在上述存储器单元孔周边部附近成为极小值，并且，上述第一电阻变化层中的氧浓度比上述第二电阻变化层中的氧浓度高。在本发明的第一实施方式的电阻变化元件中，在这些电阻变化元件中，上述层间绝缘层形成在上述第一电极之上，上述存储器单元孔形成为贯通上述层间绝缘层、且到达上述第一电极的上面。下面，对本发明的第一实施方式的电阻变化元件进行具体说明。
图1是示出本发明的第一实施方式的电阻变化元件91的一例的截面图。
如图1所示，本实施方式的电阻变化元件91包括：第一电极101；层间绝缘层300，形成为覆盖该第一电极101；存储器单元孔150，形成在层间绝缘层300内，其底面到达第一电极101的上面；第一电阻变化层201，埋入成覆盖存储器单元孔150的至少底面，并与第一电极101的上面电连接；第二电阻变化层202，在存储器单元孔150内形成为覆盖第一电阻变化层201；第二电极102，覆盖存储器单元孔150的上部，且与第二电阻变化层202电连接。并且，第一电阻变化层201中的氧浓度高于第二电阻变化层202中的氧浓度。此外，电阻变化元件91形成在基板上，但是在图1中省略了基板的图示(在其他实施方式中同样)。
并且，第一电阻变化层201中的氧浓度被设定为，本实施方式的电阻变化元件91的电阻一次也不发生变化的未动作状态下的电阻值(制造后的初始电阻值)大于通常的电阻变化动作时的高电阻状态下的电阻值。在此，所谓“通常的电阻变化动作”是指，作为使得电阻变化元件在高电阻状态和低电阻状态之间可逆地转变的非易失性存储元件来进行的动作。
此外，如图1所示，在将第一电阻变化层201的底面的膜厚定义为相对于第一电极101的上面垂直方向上的厚度时，第一电阻变化层201的底面的膜厚的分布从存储器单元孔150的中心部向存储器单元孔150的周边部连续减小，在存储器单元孔150的周边部附近具有极小点。在此，所谓“第一电阻变化层201的底面”是指，在第一电阻变化层201中与存储器单元孔150的底面对置的部位(面)。此外，所谓“存储器单元孔150的周边部附近”是指，若为存储器单元孔150的中心轴和存储器单元孔150的内侧面之间则可以是任何位置，但是优选从内侧面起的距离小于从中心轴起的距离的位置。
具体来说，在本实施方式中，第一电阻变化层201的在存储器单元孔150的底部中心部的膜厚为16nm，在极小点的膜厚为10nm。再有，这些膜厚只是一个例子，构成本发明的电阻变化元件的第一电阻变化层201的在存储器单元孔150的底部的膜厚只要具有极小点就可以。但是，认为中心部的膜厚优选为极小点的膜厚的1.5倍以上。
在此，如本实施方式的电阻变化元件91，在一次也没有发生电阻变化的未动作状态下的电阻值为大于通常的电阻变化动作时的高电阻状态下的电阻值的值，将通过从该状态降低电阻值来实现电阻变化动作的电阻变化元件定义为初始突变型元件。
在初始突变型元件中，在使得电阻值从未动作时的高电阻状态降低时，需要施加比通常的电阻变化动作时大的电压(初始突变电压)来流过某一定值以上的电流(初始突变电流)。
在第一电阻变化层的在存储器单元孔底面的膜厚为均匀的现有的结构中，初始突变电流流过存储器单元孔的整个底面，所以需要非常大的初始突变电流。
相对于此，在本实施方式中，初始突变电流集中流过第一电阻变化层201的膜厚极小的区域，所以能够使得初始突变电流较小。
接着，使用图2(a)及(b)～图5(a)及(b)，对本第一实施方式的电阻变化元件91的制造方法进行说明。在各图中，(a)是示出上面的示意图，(b)是在箭头方向上观察各图(a)中的X-X’线的截面的截面图。
首先，通过溅射法和/或CVD法等来在基板上(未图示)淀积导电层之后，利用曝光工序进行遮掩(masking)并蚀刻来形成第一电极101。在该第一电极101上，充分引出第一电阻变化层201的功能，即，作为容易发生电阻变化的电极，优选使用贵金属材料，例如，铂(Pt)，钯(Pd)，铟(Ir)，或者这些金属的混合物。这些电极材料的标准电极电位比构成电阻变化材料的过渡金属的标准电极电位高，所以很难氧化，当向这些电极施加正电压时，电阻变化层中的氧离子集中在这些电极和电阻变化层的界面附近成为高浓度氧层，使得电阻变化元件91高电阻化。相反，在施加负电压时，集中在界面附近的氧离子会扩散到母体的整个电阻变化层中，所以电阻变化元件91进行低电阻化。设想上述的原理，通过将上述贵金属材料配置在想要进行电阻变化的一侧，能够得到稳定的电阻变化动作。当然，电极材料只要是比构成电阻变化材料的过渡金属的标准电极电位高的材料，则不限定于上述材料。
在本实施方式中，使用铟(Ir)。此外，将第一电极101的尺寸设为1.0μm×1.0μm，膜厚设为50nm。
此外，虽然未图示，但是在将本实施方式的电阻变化元件91用作集成电路的存储元件的情况下，作为基板而使用预先形成有晶体管电路等的基板，用于与该晶体管电路电连接的通孔和第一电极101被连接。关于该结构，在后述的第三及第五实施方式的说明中也相同。
接着，例如，将利用CVD法由TEOS(Tetra Ethyl Ortho Silicate)-SiO构成的层间绝缘层300淀积800nm的厚度，例如，通过化学机械研磨(CMP)法进行研磨而使得第一电极101上的层间绝缘层的膜厚成为300nm，由此，使得其表面大致平坦。
此外，在该层间绝缘层300上，除了使用TEOS-SiO之外，还可以使用氮化硅(SiN)膜、作为低介电常数材料的碳氮化硅(SiCN)膜、碳氧化硅(SiOC)膜或氟氧化硅(SiOF)膜等。并且，也可以使用这些材料的层叠结构。
之后，在层间绝缘层300中形成到达第一电极101的上面的存储器单元孔150(径520nm)(图2(a)及(b))。即，在层间绝缘层300中形成存储器单元孔150，使得第一电极101的上面在存储器单元孔150的底面开口。关于这些结构，只要使用在一般的半导体工艺(光刻法，蚀刻等)中使用的技术就能够容易形成。
接着，如图3(a)及(b)所示，以覆盖存储器单元孔150内及层间绝缘层300的表面整体的方式，成膜缺氧型第一电阻变化层201，该缺氧型第一电阻变化层201的原子比的含氧量比具有化学量论组成的氧化物少。更具体而言，在存储器单元孔150内的底部、侧壁上以及层间绝缘层300上，淀积第一电阻变化层201，该第一电阻变化层201在存储器单元孔150的底的膜厚从存储器单元孔150的中心部附近向存储器单元孔150的周边部连续减小，并在存储器单元孔150的周边部附近成为极小值。在此，对使用钽氧化物的情况进行说明。按照下面的说明就能够形成该第一电阻变化层201。作为第一电阻变化层201的优选范围为TaOy(2.1≤y≤2.5)，膜厚成为极小值的部分的膜厚优选1nm以上8nm以下。此外，通过调整溅射时的相对于氩气流量的氧气流量比，能够调整TaOy的化学式的y的值。
按照具体的溅射时的工序进行说明，首先，在溅射装置内设置基板，并将溅射装置内抽真空到7×10-4Pa左右。并且，以钽为靶，将功率设为250W，氩气和氧气合起来的整个气体压力设为3.3Pa，基板的设定温度为30℃，进行溅射。在使得氧气分压比从1％改变为7％的情况下，钽氧化物层中的含氧率从约40％(TaO0.66)变为约70％(TaO2.3)。关于钽氧化物层的组成，能够利用卢瑟福背散射谱法(Rutherford Backscattering Spectrometry)来进行测定。此外，所谓具有化学量论组成(stoichiometry)的氧化物是指，在为钽氧化物的情况下，在此指作为绝缘体的Ta2O5，通过做成缺氧型，能够使得金属氧化物具有导电性。
并且，例如，若使用长抛溅射(long throw Sputtering)法等所淀积的分子的行进方向的指向性高的方法，使得基板相对于所淀积的分子的行进方向倾斜，并且使基板一边自转一边进行淀积，则能够以在存储器单元孔150的底面具有膜厚分布的方式淀积第一电阻变化层201。
利用图6，说明该淀积方法的成膜条件。如图6所示，设存储器单元孔150的最外面的开口尺寸为a，存储器单元孔150的高度为b，相对于所淀积的分子的行进方向的基板1的倾斜角度为θ，则通过满足下式1，
0°＜θ≤arctan(a/2b)…(式1)
能够以从存储器单元孔150的中心部向存储器单元孔150的周边部连续变化，并在存储器单元孔150的周边部附近具有极小点的方式，形成第一电阻变化层201。即，从使得基板的表面相对于淀积分子的行进方向成为垂直方向的状态，使得基板倾斜大于0°且小于等于arctan(a/2b)的角度，并且使基板一边自转，一边在存储器单元孔150内及层间绝缘层300上淀积第一电阻变化层201的材料。并且，能够通过改变θ来改变在存储器单元孔150的底部的膜厚变化的程度，θ越接近0°，膜厚变化的比例就越小(接近平坦)，θ越大，膜厚变化的比例就越大，但是实际效果上优选10°≤θ≤0.9arctan(a/2b)的范围。
图7示出在a＝0.52μm、b＝250nm、θ＝45°的条件下，在平坦基板上形成了换算100nm的膜厚的缺氧型钽氧化物(TaO2.5)作为第一电阻变化层材料时的结果，该缺氧型钽氧化物是原子比的含氧量比具有化学量论组成的氧化物小的氧化物。能够确认相对于存储器单元孔底部中心的膜厚T1，底部周边部附近的极小点的膜厚T2成为T1的约60％的膜厚。
在本实施方式中，将第一电阻变化层201成膜为，使得第一电阻变化层201的在存储器单元孔150底的极小点的膜厚成为10nm。
接着，利用与淀积第一电阻变化层201同样的方法，来在第一电阻变化层201上淀积含氧量比第一电阻变化层201少的钽氧化物(TaOx)。第二电阻变化层202的组成优选为TaOx(0.8≤x≤1.9)。此时，所淀积的膜需要填埋整个存储器单元孔150，所以淀积时的基板的倾斜角度优选接近0°，淀积膜厚则需要能够充分填埋存储器单元孔的膜厚，所以在本实施方式中，设倾斜角度为0°，平坦基板上的淀积膜厚为500nm。通过如上在存储器单元孔中首先成膜第一电阻变化层之后，接着成膜第二电阻变化层，由此能够期待对电阻变化重要的第一电阻变化层不受干蚀刻工序中的电学、化学性损伤的效果。
之后，如图4(a)及(b)所示，进行CMP直到露出层间绝缘层300的表面为止，并将表面大体上平坦化，由此形成第一电阻变化层201及第二电阻变化层202。在此时的CMP中，从工艺稳定性的观点来看，优选第一电阻变化层201的研磨率高于层间绝缘层300的研磨率。在本实施方式中，使用一般在钨(W)的CMP中使用的酸性浆液。
接着，如图5(a)及(b)所示，在存储器单元孔150上及层间绝缘层300上形成第二电极102，能够通过如下工序来形成。
即，利用溅射法或CVD法等，在图4(a)及(b)的表面淀积导电层之后，利用曝光工艺进行遮掩并蚀刻。
在该第二电极102上能够使用与第一电极101相同的材料，但是作为能够将与第二电阻变化层202的第二电极102之间的界面附近的电阻容易保持为低电阻的电极，即，作为很难发生电阻变化的电极，也可以使用铜(Cu)、钛(Ti)、钨(W)、钽(Ta)、氮化钛(TiN)、氮化钨(WN)或氮化钽(TaN)。此外，在这些材料的成膜方法中，使用溅射法或CVD法等。
在本实施方式中，作为第二电极102而使用氮化钽(TaN)，做成1.0μm×1.0μm尺寸，膜厚为50nm。
此外，虽然未图示于图5(a)及(b)中，但是在将本实施方式的电阻变化元件91用作集成电路的存储元件的情况下，作为基板而使用预先形成有晶体管电路等的基板，在第二电极102之上还形成层间绝缘层以及例如钨通孔。这些能够利用一般的半导体工艺来容易地形成。将该钨通孔和以在基板的晶体管电路上电连接的方式形成的如钨通孔，利用在其上所形成的布线进行连接。关于该结构，在后述的第二、第四及第五实施方式的说明中也相同。
此外，在本实施方式中，将第一电极101、第二电极102及存储器单元孔150的俯视时的形状设成正方形，但是该形状不限定于正方形，采用长方形、椭圆形、圆形、多边形等形状也能够得到同样的效果。关于该结构，在后述的第二实施方式以后的说明中也同样。
接着，对本发明的电阻变化元件91的效果进行说明。
图8是根据发明者们从实验中得到的数据，通过模拟计算来比较本发明结构的电阻变化元件91的初始电阻状态下的电流-电压特性和现有结构的电阻变化元件的初始电阻状态下的电流-电压特性的结果。结构1是现有结构的电阻变化元件，结构2是本发明结构的电阻变化元件91。
在此，设第一电阻变化层为TaO2.5，第二电阻变化层为TaO1.9，第一电极为Ir，第二电极为TaN。
此外，假设结构1的第一电阻变化层为膜厚5nm的均匀膜，结构2的第一电阻变化层在存储器单元孔中心部为9.1nm，在存储器单元孔端附近的极小点为5nm。并且，假设存储器单元孔在结构1及结构2中均为直径1μm的圆形。
如在该模拟计算中所使用的结构1，在将均匀膜厚的含氧量多的金属氧化物配置在电阻变化侧的极侧，将含氧量少的金属氧化物配置在另一个电极侧的结构中，初始突变是在所施加的电压达到某一定值时发生。根据含氧量多的金属氧化物的膜厚来决定该初始突变电压。使用在本例的结构的9.1nm的TaO2.5时的初始突变电压为2.5V，在初始突变后，电流急剧增加(在图8中，只计算刚要初始突变之前的电流-电压特性)。
从图8可知，相对于结构1的电阻变化元件中的初始突变电流为11mA，在本发明结构即结构2的电阻变化元件91中，初始突变电流成为2.3mA，减少到约21％。
如上所述，通过采用第一实施方式的结构，即，第一电阻变化层201的膜厚从存储器单元孔150的中央部向存储器单元孔150的周边部减小，并在周边部附近成为极小值的结构，能够减小初始突变电流。
(第二实施方式)
图9是示出本发明的第二实施方式的电阻变化元件92的一例的截面图。
本实施方式的电阻变化元件92和第一实施方式的电阻变化元件91的区别在于，第一电极103与下部布线10的上面接合而形成。
这样结构是，通过将在第一实施方式中为了形成第一电极101而淀积的导电层，下侧做成下部布线材料的膜，上侧做成作为第一电极材料的膜的层叠膜来形成。通过利用曝光工艺，进行遮掩之后对该层叠膜进行蚀刻，由此形成下部布线10及第一电极103。
作为该第一电极103的材料，能够使用与第一实施方式中的第一电极101相同的材料，在本实施方式中使用膜厚50nm的Ir。此外，对于该下部布线10，可以使用Al、Cu、Al-Cu合金、Ti-Al-N合金等材料，但是在本实施方式中，使用通过溅射法所淀积的Al膜，做成膜厚为200nm～400nm，宽度约为1.0μm。
接着，例如，使用CVD法，将由TEOS-SiO构成的层间绝缘层300淀积1200nm厚度，例如，通过化学机械研磨(CMP)进行研磨，以使得第一电极103上的层间绝缘层的膜厚成为300nm，由此使得其表面大致平坦。
之后的制作工序与第一实施方式相同，所以省略说明。
这样，通过将第一电极103直接形成在下部布线10的上面，能够使得下部布线10与晶体管电路的布线共用化，得到削减电路用布线和电阻变化元件92的第一电极之间的连接用通孔、削减掩模张数等制作工序的简化、低成本化的效果。
上述的将第一电极103直接形成在下部布线10的上面的效果，在后述的第三及第五实施方式中的效果同样可以得到。
(第三实施方式)
图10是示出本发明的第三实施方式的电阻变化元件93的一例的截面图。
本实施方式的电阻变化元件93和第一实施方式的电阻变化元件91的区别点是，第二电极104与上部布线20的下面接合而形成。
直到第一电阻变化层201及第二电阻变化层202为止的制作工序(图4(a)及(b))与第一实施方式相同，对于与第一实施方式和第三实施方式共有的要素，赋予相同的名称来省略说明。
即，在利用溅射法或者CVD法等来在图4(a)及(b)所示结构的表面淀积成为第二电极的导电层之后，利用溅射法或者CVD法等来淀积成为上部布线的导电层。之后，通过利用曝光工艺，进行遮掩之后对该层叠膜进行蚀刻，由此形成第二电极104及上部布线20。
在该第二电极104的材料上，能够使用与第一实施方式的第二电极102相同的材料，在本实施方式中使用膜厚50nm的TaN。此外，对于该上部布线20，能够使用Al、Cu、Al-Cu合金、Ti-Al-N合金等材料，但是在本实施方式中，使用通过溅射法淀积的Al膜，设膜厚为200nm～400nm，宽度为约1.0μm。
这样，通过将第二电极104直接形成在上部布线20的下面，能够使得上部布线20与晶体管电路的布线共用化，得到削减布线和电阻变化元件93的第二电极之间的连接用通孔、削减掩模张数等，制作工序的简化、低成本化效果。
上述的将第二电极104直接形成在上部布线20的下面的效果，在第二实施方式及后述的第四、第五实施方式中同样可以得到。
(第四实施方式)
本发明的第四实施方式的电阻变化元件，其特征在于，包括：基板；第一电极，形成在上述基板上；层间绝缘层，形成在上述基板上；第一电阻变化层，在贯通上述层间绝缘层而形成的存储器单元孔内，形成在上述第一电极上形成；第二电阻变化层，在上述存储器单元孔内形成为覆盖上述第一电阻变化层；第二电极，至少覆盖上述存储器单元孔的上部，并且至少与上述第二电阻变化层电连接；通过在上述第一电极和上述第二电极之间施加规定的电压或电流，使得上述第一电极和上述第二电极之间的电阻值发生变化。上述第一电阻变化层的在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减小，并在上述存储器单元孔周边部附近成为极小值，并且，上述第一电阻变化层中的氧浓度比上述第二电阻变化层中的氧浓度高。进一步，包括形成在上述基板上的第一布线，上述存储器单元孔形成为贯通上述层间绝缘层，并且形成为到达上述第一配线的上面，上述第一电极至少在上述存储器单元孔内的底部形成在上述第一布线上。下面，对本发明的第四实施方式的电阻变化元件进行详细说明。
图11是示出本发明的第四实施方式的电阻变化元件94的一例的截面图。
本实施方式的电阻变化元件94和第二实施方式的电阻变化元件92的不同点在于，相对于在图9中第一电极103形成在第一布线10的整个上面，在图11中，第一电极105只形成在存储器单元孔底的第一布线30的上面。
接着，用图12(a)及(b)～图14(a)及(b)，对本第四实施方式的电阻变化元件94的制造方法进行说明。在各图中，(a)是示出上面的示意图，(b)是在箭头方向上观察各图(a)中的X-X’线的截面的截面图。
首先，在基板上(未图示)形成第一布线30，在此能够使用在一般的半导体工艺的布线工序中所使用的Al、Al-Cu合金、Ti-Al-N合金等布线，或者在金属镶嵌工艺(damascene process)中形成的Cu布线。
在本实施方式中，使用通过金属镶嵌法淀积的Cu布线，设Cu膜厚为200nm，布线宽度约为1.0μm。
接着，例如，利用CVD法，将由TEOS-SiO构成的层间绝缘层300淀积800nm厚度，例如，通过化学机械研磨(CMP)进行研磨，以使得第一布线30上的层间绝缘层的膜厚成为300nm，由此使其表面大体上平坦。
此外，在该层间绝缘层300上，除了使用TEOS-SiO之外，还可以使用氮化硅(SiN)膜、作为低介电常数材料的碳氮化硅(SiCN)膜、碳氧化硅(SiOC)膜或氟氧化硅(SiOF)膜等。并且，也可以使用这些材料的层叠结构。
之后，如图12(b)所示，在层间绝缘层300中形成达到第一布线30的上面的存储器单元孔150。即，在层间绝缘层300中形成存储器单元孔150，使得第一布线30的上面在存储器单元孔150的底面开口。关于这些结构，只要使用在一般的半导体工艺(光刻法，蚀刻等)中使用的技术就能够容易地形成。
接着，如图13(a)及(b)所示，例如通过无电解选择成长电镀法，在露出于存储器单元孔150底部的第一布线30上，形成第一电极105。
在本实施方式中，作为第一电极105而使用Pt，作为无电解Pt电镀液而使用联氨-氨系Pt电镀液，或者将硼系化合物或次磷酸作为还原剂而包含的Pt电镀液。此外，Pt电极膜的膜厚优选为5nm～50nm左右，在本实施方式中设为25nm。此外，若在第一布线30上面预先形成种子层，则能够进一步高效进行选择成长。作为种子层，能够使用镍、镍磷合金或镍硼合金。
接着，如图14(a)及(b)所示，以覆盖存储器单元孔150内及层间绝缘层300的表面的方式淀积第一电阻变化层201，但是也能够与第一实施方式中的图3(a)及(b)同样地形成，这后面的形成方法与第一实施方式相同，所以省略说明。
通过设成如本实施方式那样的结构，不需要对用于第一电极105的材料的Pt或Pd、Ir等贵金属的蚀刻工艺的形状加工，所以得到以下的效果。即，用于第一电极的材料的贵金属系的金属，在使用了反应性离子蚀刻等一般的干蚀刻工序中很难将截面形状加工成垂直，此外，由于与蚀刻气体的反应生成物的蒸汽压较高，所以很难完全除去蚀刻后的再附着物。因此，容易发生微细图案中的再附着物导致的短路和细线形状劣化，对于微细化成为问题。在本实施方式中，由于不需要贵金属的形状加工，所以不会发生这样的问题，所以能够得到容易进行细微化的效果。此外，由于贵金属电极有选择地只形成在存储器单元孔底部，所以贵金属材料的使用量能够变少，并且，利用率提高，得到即使使用贵金属电极也能够以低成本进行制造的效果。
(第五实施方式)
图15是示出本发明的第五实施方式的电阻变化元件95的一例的截面图。
本实施方式的电阻变化元件95和第一实施方式的电阻变化元件91的不同点在于，在埋入存储器单元孔150中的第二电阻变化层212之上，进一步埋入了埋层213。
接着，使用图16(a)及(b)～图18(a)及(b)，对本实施方式5的电阻变化元件95的制造方法进行说明。在各图中，(a)是示出上面的示意图，(b)是在箭头方向观察各图(a)中的X-X’线的截面的截面图。
形成第一电阻变化层201为止的制作工序(图3(a)及(b))与第一实施方式相同，对于在第一实施方式和第五实施方式共用的要素，赋予相同名称来省略说明。
首先，利用与成膜第一电阻变化层201的方法相同的方法，在图3(a)及(b)上所示的结构的表面，淀积含氧量比第一电阻变化层201少的第二电阻变化层212。此时，所淀积的膜优选同样覆盖存储器单元孔底的第一电阻变化层201的表面，所以淀积时的基板的倾斜角度优选接近0°，优选在存储器单元孔底的第一电阻变化层201上的淀积膜厚为10nm～100nm左右。在本实施方式中，设倾斜角度0°，存储器单元孔底的第一电阻变化层201上的淀积膜厚为50nm。
并且，在第二电阻变化层212上，以完全掩埋存储器单元孔150的方式淀积埋层213(图16(a)及(b))。
作为埋层(导电层)213的材料，优选使用与第一实施方式中的第二电极102相同的材料，作为成膜方法使用埋入性能高的长抛溅射法或CVD法等。
在本实施方式中使用钨(W)作为埋层213，将成膜的膜厚设为平坦基板上换算为400nm。
接着，通过用CMP对存储器单元孔150以外的层间绝缘层300的表面上的埋层213及第二电阻变化层212以及第一电阻变化层201进行研磨去除，来使整个表面大致平坦化，并且在存储器单元孔150内形成埋层213、第二电阻变化层212及第一电阻变化层201(图17(a)及(b))。
从工艺稳定性的观点来看，对于此时的CMP，埋层213、第二电阻变化层212及第一电阻变化层201的研磨率优选比层间绝缘层300的研磨率高。在本实施方式中，使用了在钨(W)的CMP中一般使用的酸性浆液。
接着，如图18(a)及(b)所示，在图17(a)及(b)所示的结构的表面形成第二电极102，但是这与第一实施方式的图5(a)及(b)的工序相同，所以省略说明。
在用第一～第四实施方式说明的结构中，以掩埋整个存储器单元孔的方式淀积第二电阻变化层，所以需要根据存储器单元孔的高度来将第二电阻变化层的淀积膜厚设成较厚，通过采用形成如本实施方式那样的埋层的结构，能够与存储器单元孔150的高度无关地设定第二电阻变化层212的膜厚，与第一实施方式相比能够设为较薄。因此，由于将在第一电极101和第二电极102之间施加电压时的、第二电阻变化层212的实效膜厚也设成较薄，所以得到能够降低初始突变电压的效果。
以上，基于第一～第五的实施方式，对本发明的电阻变化元件及其制作方法进行了说明，但是本发明不限定于这些实施方式。在不脱离本发明的主旨的范围内，本领域的技术人员对各实施方式实施各种变形来得到的方式，以及任意组合各实施方式的构成要素而得到的方式也包含在本发明中。
例如，如第五实施方式那样在第二电阻变化层的内部形成埋层(导电层)的结构，也能够适用于第一～第四实施方式的结构(图1，图9，图10，图11)，起到与上述作用効果相同的作用効果。
此外，在上述实施方式中，构成第一电阻变化层及第二电阻变化层的缺氧型过渡金属氧化物是酸化钽，但是构成本发明的电阻变化元件的第一电阻变化层及第二电阻变化层不限定于该材料，只要包含从酸化钽、酸化铪及氧化锆选择的至少一种就可以。
即，在上述的各实施方式中，电阻变化层构成为钽氧化物的层叠结构，但是本发明的上述的作用効果不是只在钽氧化物的情况下发现，本发明不限定于此。例如，也可以是铪(Hf)氧化物的层叠结构或锆(Zr)氧化物的层叠结构等。
在采用铪氧化物的层叠结构的情况下，设第一铪氧化物的组成为HfOy，第二铪氧化物的组成为HfOx，0.9≤x≤1.6左右，y为1.8＜y＜2.0左右，优选第一铪氧化物的膜厚在成为极小值的部分为3nm以上4nm以下。
此外，在采用锆氧化物的层叠结构的情况下，设第一锆氧化物的组成为ZrOy，第二锆氧化物的组成为ZrOx，0.9≤x≤1.4左右，y为1.9＜y＜2.0左右，优选第一锆氧化物的膜厚在成为极小值的部分为1nm以上5nm以下。
此外，在为铪氧化物的情况下，以铪为靶，在混合了氩气和氧气的气体中进行溅射，第一铪氧化物层及第二铪氧化物层的含氧率与上述的钽氧化物的情况相同，通过改变溅射中的氧气相对于氩气的流量比来能够容易调整含氧率。此外，基板温度可以不特别进行加热而设成室温。
在为锆氧化物的情况下，以锆为靶，在混合了氩气和氧气的气体中进行溅射，第一锆氧化物层及第二锆氧化物层的含氧率与上述的钽氧化物的倾斜相同，通过改变溅射中的氧气相对于氩气的流量比来能够容易调整含氧率。此外，基板温度可以不特别进行加热而设成室温。
工业实用性：
本发明的电阻变化元件及使用该电阻变化元件的非易失性半导体存储装置，集成度高，低功率，能够高速动作，且具有稳定的写入读取特性，作为数字家电、存储卡、便携式电话机以及个人计算机等各种电子设备中所使用的非易失性半导体存储装置而有用。

Claims (15)

1.一种电阻变化元件，其特征在于，包括：
基板；
第一电极，形成在上述基板上；
层间绝缘层，形成在上述基板上；
第一电阻变化层，在贯通上述层间绝缘层而形成的存储器单元孔内，而且在上述第一电极上形成；
第二电阻变化层，在上述存储器单元孔内形成为覆盖上述第一电阻变化层；以及
第二电极，至少覆盖上述存储器单元孔的上部，并且至少与上述第二电阻变化层电连接，
通过在上述第一电极和上述第二电极之间施加规定的电压或电流，使得上述第一电极和上述第二电极之间的电阻值发生变化，
上述第一电阻变化层的在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减小，并在上述存储器单元孔周边部附近成为极小值，
并且，上述第一电阻变化层中的氧浓度比上述第二电阻变化层中的氧浓度高。
2.根据权利要求1所述的电阻变化元件，其特征在于，
上述层间绝缘层形成在上述第一电极上，
上述存储器单元孔形成为贯通上述层间绝缘层、且到达上述第一电极的上面。
3.根据权利要求1所述的电阻变化元件，其特征在于，
进一步包括形成在上述基板上的第一布线，上述存储器单元孔形成为贯通上述层间绝缘层、且到达上述第一配线的上面，
上述第一电极至少在上述存储器单元孔内的底部形成在上述第一布线上。
4.根据权利要求1～3中任一项所述的电阻变化元件，其特征在于，
该电阻变化元件的刚制造后的未动作时的电阻值高于电阻变化动作时高电阻状态下的电阻值。
5.根据权利要求1～4中任一项所述的电阻变化元件，其特征在于，
进一步具有以覆盖上述第二电阻变化层的方式形成在上述存储器单元孔内的埋入导电层，
上述第二电极至少与上述埋入导电层及上述第二电阻变化层电连接。
6.根据权利要求1或2所述的电阻变化元件，其特征在于，
上述第一电极的下面与在上述第一电极的下方形成的布线的上面连接。
7.根据权利要求1～6中任一项所述的电阻变化元件，其特征在于，
上述第二电极的上面与在上述第二电极的上方形成的布线的下面连接。
8.根据权利要求1～7中任一项所述的电阻变化元件，其特征在于，
上述第一电极由铂、钯、铟中的任一个或者其混合物构成。
9.根据权利要求1～8中任一项所述的电阻变化元件，其特征在于，
上述第二电极包括从铜、钛、钨、钽、氮化钛、氮化钨或氮化钽中选择的至少一种。
10.根据权利要求1～9中任一项所述的电阻变化元件，其特征在于，
上述第一电阻变化层及上述第二电阻变化层由缺氧型过渡金属氧化物构成，
上述缺氧型过渡金属氧化物由钽、铪或锆的氧化物构成。
11.一种电阻变化元件的制造方法，其特征在于，包括：
在基板上形成第一电极的工序；
在上述基板及上述第一电极上淀积层间绝缘层的工序；
在上述层间绝缘层形成存储器单元孔，使得上述第一电极的上面在上述存储器单元孔的底面开口的工序；
在上述存储器单元孔内的底部、侧壁上以及上述层间绝缘层上淀积第一电阻变化层的工序，该第一电阻变化层在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减少，并在上述存储器单元孔周边部附近成为极小值；
在上述第一电阻变化层上淀积第二电阻变化层的工序；
通过化学机械研磨法除去淀积在上述层间绝缘层上的上述第一电阻变化层及上述第二电阻变化层，并在上述存储器单元孔内形成上述第一及第二电阻变化层的工序，
在基于上述化学机械研磨法的处理之后，在上述存储器单元孔上及上述层间绝缘层上形成第二电极的工序。
12.一种电阻变化元件的制造方法，其特征在于，包括：
在基板上形成第一布线的工序；
在上述基板及上述第一布线上淀积层间绝缘层的工序；
在上述层间绝缘层形成存储器单元孔，使得上述第一布线的上面在上述存储器单元孔的底面开口的工序；
在上述存储器单元孔内的底部，而且在上述第一布线的上面形成上述第一电极的工序；
在上述存储器单元孔内的底部，而且在上述第一电极上以及上述存储器单元孔的侧壁上以及上述层间绝缘层上淀积第一电阻变化层的工序，该第一电阻变化层在上述存储器单元孔底的膜厚从上述存储器单元孔中心部附近向上述存储器单元孔周边部连续减少，并在上述存储器单元孔周边部附近成为极小值；
在上述第一电阻变化层上淀积第二电阻变化层的工序；
通过化学机械研磨法除去淀积在上述层间绝缘层上的上述第一电阻变化层及上述第二电阻变化层，并在上述存储器单元孔内形成上述第一及第二电阻变化层的工序；及
在基于上述化学机械研磨法的处理之后，在上述存储器单元孔上及上述层间绝缘层上形成第二电极的工序。
13.根据权利要求12所述的电阻变化元件的制造方法，其特征在于，
利用电镀法形成上述第一电极。
14.根据权利要求11～13中任一项所述的电阻变化元件的制造方法，其特征在于，
在述第一电阻变化层上淀积上述第二电阻变化层的工序之后，还包括在上述第二电阻变化层上形成埋入导电膜的工序，
在基于上述化学机械研磨法的除去工程中，在除去在上述层间绝缘层上淀积的上述第一电阻变化层及上述第二电阻变化层之外，利用化学机械研磨法除去上述埋入导电膜，并在上述存储器单元孔内形成上述第一及上述第二电阻变化层及上述埋入导电膜。
15.根据权利要求11～14中任一项所述的电阻变化元件的制造方法，其特征在于，
形成上述存储器单元孔的工序中包括如下工序：
在上述层间绝缘层，形成最外面的开口尺寸为a、高度为b的存储器单元孔；
形成上述第一电阻变化层的工序包括如下工序：
作为淀积上述第一电阻变化层的方法而采用淀积分子的行进方向的指向性高的溅射法，从上述基板表面相对于上述淀积分子的行进方向成为垂直方向的状态，使得上述基板倾斜大于0°且小于等于arctan(a/2b)的角度，并且使上述基板一边自转，一边在上述存储器单元孔内及上述层间绝缘层上淀积上述第一电阻变化层的材料。
CN2010800017178A 2009-04-14 2010-04-14 电阻变化元件及其制造方法 Pending CN102067314A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-097837 2009-04-14
JP2009097837 2009-04-14
PCT/JP2010/002702 WO2010119677A1 (ja) 2009-04-14 2010-04-14 抵抗変化素子およびその製造方法

Publications (1)

Publication Number Publication Date
CN102067314A true CN102067314A (zh) 2011-05-18

Family

ID=42982351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800017178A Pending CN102067314A (zh) 2009-04-14 2010-04-14 电阻变化元件及其制造方法

Country Status (4)

Country Link
US (1) US8188833B2 (zh)
JP (1) JP4672091B2 (zh)
CN (1) CN102067314A (zh)
WO (1) WO2010119677A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035838A (zh) * 2012-12-19 2013-04-10 北京大学 阻变存储器件及其制备方法
CN104067391A (zh) * 2012-01-20 2014-09-24 美光科技公司 存储器单元及形成存储器单元的方法
CN108074689A (zh) * 2016-11-17 2018-05-25 昆山万盛电子有限公司 一种灌胶封口式压敏电阻器防爆装置的制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350245B2 (en) * 2008-12-10 2013-01-08 Panasonic Corporation Variable resistance element and nonvolatile semiconductor memory device using the same
WO2011114725A1 (ja) * 2010-03-19 2011-09-22 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
US8581225B2 (en) 2010-04-28 2013-11-12 Panasonic Corporation Variable resistance nonvolatile memory device and method of manufacturing the same
CN102543734B (zh) * 2010-12-08 2015-06-24 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法
JP5161404B2 (ja) * 2011-02-01 2013-03-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置の製造方法
WO2012140887A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 不揮発性記憶素子およびその製造方法
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
KR20120140402A (ko) * 2011-06-21 2012-12-31 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법.
WO2013038641A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 不揮発性記憶素子の製造方法及び不揮発性記憶素子
WO2015167468A1 (en) * 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with an oxygen-supplying layer
CN107315034B (zh) * 2016-04-26 2021-06-08 新唐科技日本株式会社 气体检测装置以及氢检测方法
US10937961B2 (en) * 2018-11-06 2021-03-02 International Business Machines Corporation Structure and method to form bi-layer composite phase-change-memory cell
US11885568B2 (en) * 2019-01-09 2024-01-30 Lawrence Livermore National Security, Llc Systems and methods for periodic nodal surface based reactors, distributors, contactors and heat exchangers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763985A (zh) * 2004-10-19 2006-04-26 松下电器产业株式会社 可变电阻器件及包括该可变电阻器件的半导体装置
JP2007180474A (ja) * 2005-12-02 2007-07-12 Sharp Corp 可変抵抗素子及びその製造方法
CN101030623A (zh) * 2006-02-27 2007-09-05 三星电子株式会社 采用两个氧化物层的非易失性存储器件
WO2007116749A1 (ja) * 2006-03-30 2007-10-18 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子及びその製造方法
WO2008047711A1 (fr) * 2006-10-16 2008-04-24 Panasonic Corporation Réseau d'élément de stockage non-volatile et son procédé de fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04166820A (ja) 1990-10-31 1992-06-12 Konica Corp 非線形光学材料および非線形光学素子
JPH09331027A (ja) 1996-06-11 1997-12-22 Seiko Epson Corp 半導体装置およびその製造方法
JP3325868B2 (ja) * 2000-01-18 2002-09-17 ティーディーケイ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
KR100481866B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
EP1761821B1 (en) 2004-06-25 2008-05-28 Koninklijke Philips Electronics N.V. Surface force driven suspended particle devices
JP2008060091A (ja) * 2005-01-14 2008-03-13 Matsushita Electric Ind Co Ltd 抵抗変化素子
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
WO2007102341A1 (ja) * 2006-03-09 2007-09-13 Matsushita Electric Industrial Co., Ltd. 抵抗変化型素子、半導体装置、およびその製造方法
JP2008016557A (ja) 2006-07-04 2008-01-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100738116B1 (ko) 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP5104763B2 (ja) * 2006-11-22 2012-12-19 日本電気株式会社 不揮発性記憶装置
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
JP2008306011A (ja) 2007-06-08 2008-12-18 Panasonic Corp 不揮発性半導体記憶装置およびその製造方法
JP2009043850A (ja) 2007-08-07 2009-02-26 Sharp Corp 可変抵抗素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763985A (zh) * 2004-10-19 2006-04-26 松下电器产业株式会社 可变电阻器件及包括该可变电阻器件的半导体装置
JP2007180474A (ja) * 2005-12-02 2007-07-12 Sharp Corp 可変抵抗素子及びその製造方法
CN101030623A (zh) * 2006-02-27 2007-09-05 三星电子株式会社 采用两个氧化物层的非易失性存储器件
WO2007116749A1 (ja) * 2006-03-30 2007-10-18 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子及びその製造方法
WO2008047711A1 (fr) * 2006-10-16 2008-04-24 Panasonic Corporation Réseau d'élément de stockage non-volatile et son procédé de fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104067391A (zh) * 2012-01-20 2014-09-24 美光科技公司 存储器单元及形成存储器单元的方法
CN104067391B (zh) * 2012-01-20 2017-02-22 美光科技公司 存储器单元及形成存储器单元的方法
CN103035838A (zh) * 2012-12-19 2013-04-10 北京大学 阻变存储器件及其制备方法
CN103035838B (zh) * 2012-12-19 2015-01-21 北京大学 阻变存储器件及其制备方法
CN108074689A (zh) * 2016-11-17 2018-05-25 昆山万盛电子有限公司 一种灌胶封口式压敏电阻器防爆装置的制备方法
CN108074689B (zh) * 2016-11-17 2019-06-04 昆山万盛电子有限公司 一种灌胶封口式压敏电阻器防爆装置的制备方法

Also Published As

Publication number Publication date
WO2010119677A1 (ja) 2010-10-21
JP4672091B2 (ja) 2011-04-20
US20110074539A1 (en) 2011-03-31
US8188833B2 (en) 2012-05-29
JPWO2010119677A1 (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
CN102067314A (zh) 电阻变化元件及其制造方法
US10109793B2 (en) Bottom electrode for RRAM structure
CN102484114B (zh) 非易失性半导体存储装置及其制造方法
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
US10147875B1 (en) Semiconductor devices and electronic systems having memory structures
US8183552B2 (en) Semiconductor memory device
US8492743B2 (en) Nonvolatile memory device and method of manufacturing the same
JP4902821B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
US8350245B2 (en) Variable resistance element and nonvolatile semiconductor memory device using the same
WO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
US20150340606A1 (en) Switching element and method for fabricating semiconductor switching device
WO2015030889A1 (en) Semiconductor constructions and methods of forming electrically conductive contacts
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP6548003B2 (ja) 不揮発性記憶装置
JP5404977B2 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2014082279A (ja) 不揮発性記憶装置及びその製造方法
US11844292B2 (en) Memory devices having an electrode with tapered sides
JP6102121B2 (ja) 抵抗変化素子、および抵抗変化素子の形成方法
US20230065317A1 (en) Memory devices and methods of making the same
US20220158093A1 (en) Memory devices and method of forming the same
CN114079004A (zh) 电阻随机存取存储器器件
CN113557613A (zh) 非易失性存储装置及其制造方法
US20230255034A1 (en) Lateral multi-bit memory devices and methods of making the same
US20240049611A1 (en) Resistive memory devices with a cavity between electrodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20110518