CN103035838A - 阻变存储器件及其制备方法 - Google Patents

阻变存储器件及其制备方法 Download PDF

Info

Publication number
CN103035838A
CN103035838A CN2012105553098A CN201210555309A CN103035838A CN 103035838 A CN103035838 A CN 103035838A CN 2012105553098 A CN2012105553098 A CN 2012105553098A CN 201210555309 A CN201210555309 A CN 201210555309A CN 103035838 A CN103035838 A CN 103035838A
Authority
CN
China
Prior art keywords
electrode
resistance layer
change
change resistance
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105553098A
Other languages
English (en)
Other versions
CN103035838B (zh
Inventor
蔡一茂
毛俊
黄如
王宗巍
刘业帆
余牧溪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201210555309.8A priority Critical patent/CN103035838B/zh
Publication of CN103035838A publication Critical patent/CN103035838A/zh
Application granted granted Critical
Publication of CN103035838B publication Critical patent/CN103035838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种阻变存储器件及其制备方法。该阻变存储器件包括设置在衬底上的底电极、设置在所述底电极上的第一阻变层、设置在所述第一阻变层上的控制层及设置在所述控制层上的顶电极,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层,所述顶电极设置在所述第二阻变层上。本发明实施例所提供的阻变存储器件及其制备方法,可以实现阻变存储器件的多值存储,从而可以大幅度增加由阻变存储器件构成的存储器的存储密度。

Description

阻变存储器件及其制备方法
技术领域
本发明涉及半导体领域,具体来说,涉及阻变存储器件及其制备方法。
背景技术
阻变存储器件(RRAM,RESISTANCE RANDOM ACCESS MEMORY)是以在外加电场作用下材料的电阻可在高阻态和低阻态之间实现可逆转换为基础的一种非挥发存储器。在不同的外加电压条件下,阻变存储器件的电阻值在高阻态和低阻态之间可以实现可逆转换,以此来实现“1”或“0”的存储。阻变存储器件具有制备简单、操作电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统互补金属氧化物半导体(CMOS,COMPLEMENTARY METAL OXIDE SEMICONDUCTOR)工艺兼容性好等优点。
随着半导体技术的日益发展,实际应用中对存储设备的要求越来越高,存储设备不断向着大存储容量、高存储密度发展。对于由阻变存储器件构成的存储器来说如何增加由阻变存储器件构成的存储器的存储密度,成为需要解决的一个重要问题。
发明内容
本发明实施例提供了阻变存储器件及其制备方法,可以使得由阻变存储器件构成的存储器的存储密度大幅上升。
一方面,本发明实施例提供了一种阻变存储器件,包括:
设置在衬底上的底电极、设置在所述底电极上的第一阻变层、设置在所述第一阻变层上的控制层及设置在所述控制层上的顶电极,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层,所述顶电极设置在所述第二阻变层上。
另一方面,本发明实施例还提供了一种阻变存储器件的制备方法,包括:
在衬底上形成底电极;在所述底电极上形成第一阻变层;在所述第一阻变层上形成控制层,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层;在所述控制层的所述第二阻变层上形成顶电极。
与现有技术相比,本发明实施例提供的阻变存储器件在顶电极和第一阻变层之间增加一层控制层,通过在控制层上的第一电极、第二电极上施加电压来改变阻变存储器实际顶电极的面积,进而可以使第一阻变层在低阻态时的电阻由固定值变为由在第一电极、第二电极上施加的电压控制的可变值,使得阻变存储器件处于低阻态时有不同的阻值,从而实现阻变存储器件的多值存储,大大增加由阻变存储器件构成的存储器的存储密度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为本发明阻变存储器件结构示意图;
图2A为本发明阻变存储器件制备方法的一个实施例流程图;
图2B至图2D为本发明一个实施例制备阻变存储器件的示意图;
图2E为本发明阻变存储器件控制层的制备方法的一个实施例流程图;
图2F发明一个实施例制备阻变存储器件控制层的一个示意图;
图2G为本发明阻变存储器件控制层的制备方法的另一个实施例流程图;
图2H发明一个实施例制备阻变存储器件控制层的另一个示意图;
图2I为本发明一个实施例制备阻变存储器件的另一个示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示装置结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参见图1,为本发明一个实施例阻变存储器件结构示意图。
该阻变存储器件包括设置在衬底101上的底电极102、设置在底电极上的第一阻变层103、设置在第一阻变层103上的控制层104及设置在控制层104上的顶电极105。
其中,控制层104包括水平排列在所述第一阻变层103表面上的第一电极1041、第二电极1042及填充在所述第一电极1041和所述第二电极1042之间的第二阻变层1043,顶电极105完全设置在所述第二阻变层1043上。
第一电极1041与第二电极1042相互分离且相对设置,位于第一电极1041与第二电极1042之间的第二阻变层1043同时与第一电极1041及第二电极1042相接触连接。所述第一电极1041和所述第二电极1042之间的距离大于阈值,所述阈值是指能使所述第二阻变层在所述第一电极和所述第二电极外加不同电压时产生预定阻变效果的最小距离,不同的阻变材料的阈值不相同,所述阈值的具体值根据实际需要由技术人员根据试验确定。
其中,衬底101可以是多晶硅衬底也可以是其它半导体衬底;形成第一阻变层103的阻变材料可以是TaOx、HfOx、AlOx这几种中的任一种,也可以是其它阻变材料;形成第二阻变层1043的阻变材料是以氧离子氧空位机制产生阻变的阻变材料,例如,TaOx,TiOx,HfOx等。形成底电极102、顶电极105、第一电极1041与第二电极1042的电极材料根据需要可以是相同的电极材料,例如Pt,也可以分别采用不同的电极材料。
控制层中的第一电极1041、第二电极1042和第二阻变层1043均可以具有规则几何外形,例如均为长方体,其中,第一电极1041和第二电极1042可以为形状和大小完全相同的长方体,第一电极1041与第二阻变层1043接触的侧面和第二电极1041与所述第二阻变层1043接触的侧面大小相同、相互平行且完全相对。
在本实施例中的阻变存储器件的顶电极105和底电极102上施加电压进行存储时,由于第二阻变层1043的阻变材料为以氧离子氧空位机制产生阻变的阻变材料,当使第一电极1041接地,而在第二电极1042加负电压时,会使得第二阻变层1043中氧离子向第一电极1041移动,第二阻变层1043的靠近第二电极1042的一侧出现较多的氧空位,偏向于金属性,成为导体,而第二阻变层1043的靠近第一电极1041一侧聚集较多的氧原子,偏向于金属氧化物,成为绝缘体,在第二电极1042上加载的负电压越大,第二阻变层1043成为导体的部分就越多,成为绝缘体的部分就越少。若是第二电极1042接地,而在第一电极1041上施加负电压,则效果相反。此时,若在顶电极105上加电压,则基于控制层中在第二电极1042上施加电压后产生的效果,能作用到第一阻变层103上的只是第二阻变层1043中成为导体的那部分,第二阻变层1043中成为导体的部分也就成为阻变存储器件的实际顶电极。
基于阻变存储器件的工作原理,在顶电极105和底电极102之间加载电压使阻变存储器在低阻态时,第一阻变层103中位于该阻变存储器件实际顶电极下方的部分会形成导电细丝(FILAMENT),导电细丝的数量直接决定第一阻变层103电阻的大小,阻变存储器件中的实际顶电极越小,第一阻变层103中形成的FILAMENT数量也会越少,第一阻变层103的电阻就会相应越大,反之,实际顶电极越大,第一阻变层103中形成的FILAMENT数量也会越多,第一阻变层103的电阻就会越小。通过在第一电极1041和第二电极1042上加载不同的电压,可以使阻变存储器在低阻态时有多个不同的电阻值,从而实现了阻变存储器的多值存储。
由以上所述技术方案可知,本发明实施例提供的阻变存储器件在顶电极和第一阻变层之间增加一层控制层,通过在控制层上的第一电极、第二电极上施加电压来改变阻变存储器实际顶电极的面积,进而可以使第一阻变层的电阻发生变化,使得阻变存储器件处于低阻态时有不同的阻值,从而实现阻变存储器件的多值存储,大大增加由阻变存储器件构成的存储器的存储密度。
参见图2A,为本发明阻变存储器件制备方法的流程图。
该方法可以包括以下步骤:
步骤210,在衬底上形成底电极;
如图2B所示,在衬底201的上方形成电极202,衬底101可以是多晶硅衬底也可以是其它半导体衬底;形成底电极202的电极材料的可以是Pt也可以是其他电极材料;底电极202形成可以采用淀积法,在衬底201上淀积电极材料形成,淀积具体可以采用物理汽相淀积、化学气相淀积、低能离子束淀积或其他的淀积方法,可以根据不同的电极材料采用不同的方法进行淀积。
步骤220,在所述底电极上形成第一阻变层;
如图2C所示,在所述底电极202上形成第一阻变层203;所述第一阻变层203所采用的阻变材料可以是TiOx或HfOx,也可以是其他阻变材料。所述第一阻变层203形成的方法与底电极202形成的方法相类似,在此不作赘述。
步骤230,在所述第一阻变层上形成控制层,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层;
如图2D所示,在所述第一阻变层103上形成用于控制第一阻变层阻值的控制层104,所述控制层包括第一电极1041、第二电极1042及第二阻变层1043,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层。
第一电极1041和第二电极1042采用的材料可以是Pt也可以是其他的电极材料,第二阻变层1043的材料是以氧离子氧空位机制产生阻变的阻变材料,例如,TaOx,TiOx,HfOx等。
在另一实施例中,如图2E所示,该形成控制层的过程可以包括:
步骤2301,在所述第一阻变层上淀积阻变材料;
首在所述第一阻变层203上淀积阻变材料,使阻变材料将第一阻变层203覆盖,所述阻变材料是以氧离子氧空位机制产生阻变的阻变材料。
步骤2302,对所述阻变材料进行刻蚀,形成第二阻变层及两个电极窗口;
如图2F所示,采用光刻法或其他刻蚀方法,对所述阻变材料进行刻蚀,形成第二阻变层2043及两个电极窗口。
步骤2303,在所述两个电极窗口形成第一电极及第二电极;
在所述两个电极窗口内形成所述第一电极2041和所述第二电极2042的可以采用先大面积淀积,再去除的方式来实现。首先在所述两个电极窗口内及阻变材料上淀积电极材料,然后以第二阻变层2043为停止层对电极材料进行去除,只保留淀积在所述两个电极窗口内的电极材料,从而在所述两个电极窗口形成第一电极1041、第二电极1042,电极材料的淀积和去除所采用方法可以根据需要选择的现有的淀积和去除方法,在此不作赘述。
在另一实施例中,如图2G所示,该形成控制层的过程也可以包括:
步骤2311,在第一阻变层上淀积电极材料;
首在所述第一阻变层203上淀积电极材料,使电极材料将第一阻变层203覆盖。
步骤2312,对所述电极材料进行刻蚀,形成第一电极、第二电极及位于第一电极和第二电极之间的阻变窗口;
如图2H所示,对所述电极材料进行刻蚀,形成第一电极2041、第二电极2042及位于第一电极和第二电极之间的阻变窗口。
步骤2313,在所述阻变窗口内形成第二阻变层;
在所述阻变窗口内形成所述第二阻变层2043的可以采用先大面积淀积,再去除不需要部分的方式来实现。首先在所述阻变窗口内及所述第一电极2041与所述第二电极2042上淀积阻变材料,然后对阻变材料进行去除,只保留淀积在阻变窗口内的阻变材料,从而在所述第一电极2041、第二电极2042之间的阻变窗口形成第二阻层1043,阻变材料的淀积和去除所采用方法可以根据需要选择的现有的淀积和去除方法,在此不作赘述。
步骤240,在所述控制层的所述第二阻变层上形成顶电极。
如图2I所示,在所述控制层204的所述第二阻变层2043上形成顶电极205。该顶电极205可以完全形成在第二阻变层2043之上,顶电极的形成方法与底电极的形成方法相类似,在此不作赘述。
从上述方案可以看出,本发明实施例阻变存储器件的制造使用的都是现有技术和现有工艺条件,采用本发明实施例的方法,利用现有技术和生产工艺,就可以生产出可以实现多值存储的阻变存储器件,大大增加由阻变存储器件构成的存储器的存储密度。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种阻变存储器件,其特征在于,包括设置在衬底上的底电极、设置在所述底电极上的第一阻变层、设置在所述第一阻变层上的控制层及设置在所述控制层上的顶电极,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层,所述顶电极设置在所述第二阻变层上。
2.如权利要求1所述的阻变存储器件,其特征在于,形成所述第二阻变层的材料为以氧离子氧空位机制产生阻变的阻变材料。
3.如权利要求2所述的阻变存储器件,其特征在于,形成所述第二阻变层的材料为下列材料之一:
TaOx,TiOx,HfOx。
4.如权利要求1至3任意一项权利要求所述的阻变存储器,其特征在于,所述第一电极和所述第二电极之间的距离大于阈值。
5.如权利要求4所述的阻变存储器件,其特征在于,所述第一电极和所述第二电极为形状和大小完全相同的长方体。
6.如权利要求5所述的阻变存储器件,其特征在于,所述第一电极与所述第二阻变层接触的侧面和所述第二电极与所述第二阻变层接触的侧面大小相同、相互平行且完全相对。
7.一种阻变存储器件的制造方法,其特征在于,包括:
在衬底上形成底电极;
在所述底电极上形成第一阻变层;
在所述第一阻变层上形成控制层,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层;
在所述控制层的所述第二阻变层上形成顶电极。
8.如权利要求7所述的方法,其特征在于,所述在所述第一阻变层上形成控制层,包括:
在所述第一阻变层上淀积阻变材料;
对所述阻变材料进行刻蚀,形成所述第二阻变层及两个电极窗口;
在所述两个电极窗口处淀积电极材料,分别形成所述第一电极和所述第二电极。
9.如权利要求7所述的方法,其特征在于,所述在所述第一阻变层上形成控制层,包括:
在所述第一阻变层上淀积电极材料;
对所述电极材料进行刻蚀,形成所述第一电极及所述第二电极及位于所述第一电极和所述第二电极之间的阻变窗口;
在所述阻变窗口处淀积阻变材料,形成所述第二阻变层。
CN201210555309.8A 2012-12-19 2012-12-19 阻变存储器件及其制备方法 Active CN103035838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210555309.8A CN103035838B (zh) 2012-12-19 2012-12-19 阻变存储器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210555309.8A CN103035838B (zh) 2012-12-19 2012-12-19 阻变存储器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103035838A true CN103035838A (zh) 2013-04-10
CN103035838B CN103035838B (zh) 2015-01-21

Family

ID=48022518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210555309.8A Active CN103035838B (zh) 2012-12-19 2012-12-19 阻变存储器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103035838B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904312A (zh) * 2017-12-07 2019-06-18 爱思开海力士有限公司 阻变器件
CN112234140A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法
WO2023039847A1 (zh) * 2021-09-17 2023-03-23 华为技术有限公司 阻变存储器单元、阻变存储器以及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267621A1 (en) * 2006-05-19 2007-11-22 Infineon Technologies Ag Resistive memory device
CN102067314A (zh) * 2009-04-14 2011-05-18 松下电器产业株式会社 电阻变化元件及其制造方法
CN102664235A (zh) * 2012-04-12 2012-09-12 北京大学 一种小电极结构阻变存储器及其制备方法
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267621A1 (en) * 2006-05-19 2007-11-22 Infineon Technologies Ag Resistive memory device
CN102067314A (zh) * 2009-04-14 2011-05-18 松下电器产业株式会社 电阻变化元件及其制造方法
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN102664235A (zh) * 2012-04-12 2012-09-12 北京大学 一种小电极结构阻变存储器及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904312A (zh) * 2017-12-07 2019-06-18 爱思开海力士有限公司 阻变器件
CN109904312B (zh) * 2017-12-07 2022-10-25 爱思开海力士有限公司 阻变器件
CN112234140A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法
CN112234140B (zh) * 2020-12-11 2021-03-16 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法
WO2023039847A1 (zh) * 2021-09-17 2023-03-23 华为技术有限公司 阻变存储器单元、阻变存储器以及电子设备

Also Published As

Publication number Publication date
CN103035838B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
Gao et al. Forming-free and self-rectifying resistive switching of the simple Pt/TaO x/n-Si structure for access device-free high-density memory application
KR101792379B1 (ko) 메모리 셀 구조들
CN103117359B (zh) 一种高可靠性非挥发存储器及其制备方法
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
WO2014003396A1 (ko) 수직형 저항 변화 메모리 소자 및 그 제조방법
CN103035840A (zh) 阻变存储器及其制备方法
EP3602561B1 (en) A switching resistor and method of making such a device
JP5960347B2 (ja) フィラメント形成が限局された抵抗型メモリ
CN102738386A (zh) 阻变存储器及其制造方法
KR20220044251A (ko) 저항변화메모리
Younis et al. Voltage sweep modulated conductance quantization in oxide nanocomposites
Zhang et al. Coexistence of bipolar and unipolar resistive switching behaviors in the double-layer Ag/ZnS-Ag/CuAlO2/Pt memory device
Yuan et al. Enhancing the electrical uniformity and reliability of the HfO 2-based RRAM using high-permittivity Ta 2 O 5 side wall
Qi et al. Oxygen Vacancy Kinetics Mechanism of the Negative Forming‐Free Process and Multilevel Resistance Based on Hafnium Oxide RRAM
US10043973B2 (en) Resistance random access memory device
CN103035838B (zh) 阻变存储器件及其制备方法
CN111584711A (zh) 一种rram器件及形成rram器件的方法
CN102708919B (zh) 阻变存储器及其制造方法
KR20080088776A (ko) 비휘발성 기억 장치의 스토리지 및 그 형성 방법
CN104518086A (zh) 半导体器件及其制造方法
CN103078053A (zh) 一种多值阻变存储器及其制备方法
Marinella et al. Resistive switching in aluminum nitride
CN110931637A (zh) 一种具有新型结构与材料的选通管的制备方法
US8450154B2 (en) Oxide based memory with a controlled oxygen vacancy conduction path
CN103227284A (zh) 一种高一致性的高速阻变存储器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant