CN103078053A - 一种多值阻变存储器及其制备方法 - Google Patents
一种多值阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN103078053A CN103078053A CN2012105645526A CN201210564552A CN103078053A CN 103078053 A CN103078053 A CN 103078053A CN 2012105645526 A CN2012105645526 A CN 2012105645526A CN 201210564552 A CN201210564552 A CN 201210564552A CN 103078053 A CN103078053 A CN 103078053A
- Authority
- CN
- China
- Prior art keywords
- layer
- random access
- change resistance
- electrode
- rram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明实施例公开了一种多值阻变存储器及其制备方法。一种多值阻变存储器,包括位于衬底上的下电极,位于所述下电极上的中间层,以及位于所述中间层上的上电极,其中,所述中间层包括至少两层阻变层,相邻两阻变层之间通过中间电极层隔离,所述至少两层阻变层可在外加电压作用下依次由低阻态转变为高阻态。本发明实施例中的多值RRAM通过设置多层阻变层,并使这多层阻变层在外加电压作用下可以依次由低阻态转变为高阻态,实现了该RRAM的多阻值存储,而且,由于各阻变层在不同的阻态之间的转变比较好控制,某一阻变层由低阻态转变为高阻态时也不会影响其他阻变层的阻态,多值RRAM的稳定性更高。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种多值阻变存储器及其制备方法。
背景技术
阻变存储器(RRAM,RESISTANCE RANDOM ACCESS MEMORY)是在上下两个金属电极中间夹一层阻变材料的平板电容结构,由于其结构简单和性能优异,成为下一代存储器应用的最有潜力竞争者,因此受到人们的广泛关注和研究。
RRAM主要是靠阻变材料内部氧空位的移动或者是栅极金属离子的移动而形成导电通道使高阻态的电阻材料变为低阻。传统的RRAM的工作状态如下:初始状态下,阻变材料呈高阻态,此时的阻值为RH;当两电极之间的电压增大到一定电压时,两电极之间的电流急剧增大,阻变材料变为低阻,此时的阻值为RL,电压为Vset;当所加电压为某一值后,两电极之间的电流又急剧变小,此时的阻值又变为RH,电压为Vreset。为了实现更高集成度的RRAM,必须实现多值存储,即每一个RRAM可以在不同的条件下实现稳定的超过两个值的阻值。
现有技术中,实现多值存储的方式是在传统RRAM结构的基础上,通过控制施加在两电极间的电压或电流来调节阻变材料内形成的导电通道的尺寸或导电性,从而达到实现多个阻值的目的。然而,由于导电通道的形成和调控包含了一定的随机性,基于传统RRAM结构的多值存储稳定性很差。
发明内容
本发明实施例中提供了一种多值阻变存储器及其制备方法,能够提高RRAM器件多值存储的稳定性。
为了解决上述技术问题,本发明实施例公开了如下技术方案:
一种多值阻变存储器,包括位于衬底上的下电极,位于所述下电极上的中间层,以及位于所述中间层上的上电极,其中,所述中间层包括至少两层阻变层,相邻两阻变层之间通过中间电极层隔离,所述至少两层阻变层可在外加电压作用下依次由低阻态转变为高阻态。
进一步,所述至少两层阻变层在外加电压作用下依次由低阻态转变为高阻态时,相邻两阻值之间的比值大于阈值。
进一步,所述阈值为10。
进一步,所述中间层包括三层阻变层。
进一步,所述下电极包括在所述衬底表面上平行排列的多条下电极条,所述上电极包括在所述阻变层表面上平行排列的多条上电极条。
进一步,所述上电极条与所述下电极条呈十字交叉。
一种多值阻变存储器制备方法,包括:
在衬底上形成下电极;
在所述下电极上形成中间层,所述中间层包括至少两层阻变层,相邻两阻变层之间通过中间电极层隔离,所述至少两层阻变层可在外加电压作用下依次由低阻态转变为高阻态;
在所述中间层上形成上电极。
进一步,所述至少两层阻变层在外加电压作用下依次由低阻态转变为高阻态时,相邻两阻值之间的比值大于阈值。
进一步,所述在所述下电极上形成中间层,包括:
在所述下电极上形成第一阻变层;
在所述第一阻变层上形成第一中间电极;
在所述第一中间电极上形成第二阻变层;
在所述第二阻变层上形成第二中间电极;
在所述第二中间电极上形成第三阻变层。
进一步,所述在衬底上形成下电极,包括:
在所述衬底表面上形成平行排列的多条下电极条。
进一步,所述在所述中间层上形成上电极,包括:
在所述中间层表面上形成平行排列的多条上电极条,且所述上电极条的延伸方向与所述下电极条的延伸方向交叉。
进一步,所述上电极条与所述下电极条呈十字交叉。
本发明实施例中的多值RRAM通过设置多层阻变层,并使这多层阻变层在外加电压作用下可以依次由低阻态转变为高阻态,实现了该RRAM的多阻值存储,而且,由于各阻变层在不同的阻态之间的转变比较好控制,某一阻变层由低阻态转变为高阻态时也不会影响其他阻变层的阻态,相比较现有技术中通过控制导电通道实现多值存储的多值RRAM,本发明实施例的多值RRAM的稳定性更高。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为本发明实施例一种多值RRAM的结构示意图;
图2为本发明实施例另一种多值RRAM的结构示意图;
图3为本发明实施例一种多值RRAM的制备方法流程图;
图4为本发明实施例另一种多值RRAM的制备方法流程图;
图5~图11为图4所示实施例中多值RRAM在制备过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示装置结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面结合附图和实施例,对本发明的技术方案进行描述。
参见图1,为本发明实施例一种多值RRAM的结构示意图。
该多值RRAM可以包括位于衬底11上的下电极12,位于下电极12上的中间层13,以及位于中间层13上的上电极14。
其中,该衬底11可以是硅或绝缘体上硅或其他半导体器件,此处不做限定。下电极12的材料可以是Pt、Au等惰性金属,也可以是其他金属材料,该下电极12的厚度可以是100nm,上电极14的材料和厚度可以与下电极12相同,也可以不同。
中间层13可以包括至少两层阻变层,相邻两阻变层之间通过中间电极层隔离。若中间层13包括两层阻变层,则该中间层13的结构为第一阻变层、中间电极层、第二阻变层,位于第一阻变层下方的是下电极12,位于第二阻变层上方的是上电极14。若中间层13包括多层阻变层,则在每形成一阻变层后均在其上方再形成一中间电极层,直至最后一层阻变层,然后在最后一层阻变层上方形成上电极14,以此类推。
其中,中间层13中的多层阻变层可以在外加电压作用下依次由低阻态转变为高阻态,也即每层阻变层之间的Vset和Vreset均不相同。而每层阻变层具有一个低阻值和一个高阻值,在上下电极之间施加电压时,由于多层阻变层阻态的依次变化,可以依次获得多个阻值,从而实现该RRAM的多阻值存储。而且由于每层阻变层的Vset和Vreset均不同,所以各阻变层在不同的阻态之间的转变比较好控制,多层阻变层由于Vreset不同,某一层由低阻态转变为高阻态时也不会影响其他层的阻态,从而可以实现稳定的多值存储。相比较现有技术中通过控制导电通道实现多值存储的多值RRAM,本发明实施例的多值RRAM的稳定性较高。
在本发明实施例中,两层阻变层可以产生3个不同的阻值,三层阻变层可以产生4个不同的阻值,具有4个阻值的RRAM可以存储2比特信息。若要存储n个比特的信息,则需要RRAM具有2n个不同的阻值,理论上可以通过增加中间层中的阻变层的数量来实现。具体的RRAM中间层包含的阻变层的数目可以根据所需存储的信息量来确定,也可以根据生产工艺等条件来确定。
在本发明的另一实施例中,该多值RRAM中的至少两层阻变层在外加电压作用下依次由低阻态转变为高阻态时,相邻两阻值之间的比值大于阈值,也即该多值RRAM具有的多个阻值之间,相邻阻值之间的比值大于阈值,该阈值可以是10。
上述中间层13中,阻变层的材料可以是不同的过渡金属氧化物,每层阻变层的厚度可以是20nm,每层中间电极层的材料可以是与上下电极相同的电极材料,也可以是其他金属材料,每层中间电极层的厚度可以是30nm。
本发明实施例中的多值RRAM通过设置多层阻变层,并使这多层阻变层在外加电压作用下可以依次由低阻态转变为高阻态,实现了该RRAM的多阻值存储,而且,由于各阻变层在不同的阻态之间的转变比较好控制,某一阻变层由低阻态转变为高阻态时也不会影响其他阻变层的阻态,相比较现有技术中通过控制导电通道实现多值存储的多值RRAM,本发明实施例的多值RRAM的稳定性更高。
在本发明的另一实施例中若批量制备该多值RRAM,则可以在衬底上一次形成点阵排列的多值RRAM,其中,衬底上的下电极可以包括在衬底表面上平行排列的多条下电极条,上电极可以包括在阻变层表面上平行排列的多条上电极条。上电极条与下电极条的延伸方向相互交叉,具体的可以呈十字交叉。这样每个交叉点上的上下电极及中间层即可构成一个多值RRAM,整个衬底上就可以形成点阵分布的多个多值RRAM。通过采用下电极与上电极形成垂直交叉(cross-bar)的结构可以提高多值RRAM的集成度。
参见图2,为本发明实施例另一种多值RRAM的结构示意图。
该多值RRAM可以包括位于衬底21上的下电极22,位于下电极22上的中间层23,以及位于中间层23上的上电极24。
本实施例中,该中间层23包括三层阻变层,具体的包括位于下电极22上的第一阻变层231,位于第一阻变层231上的第一中间电极232,位于第一中间电极232上的第二阻变层233,位于第二阻变层233上的第二中间电极234,以及位于第二中间电极234上的第三阻变层235。
假设第一阻变层231的高、低阻态阻值分别为103×R0、R0,第二阻变层233的高、低阻态阻值分别为104×R0、10×R0,第三阻变层235的高、低阻态阻值分别为105×R0、100×R0,其中R0是一个电阻值。则该多值RRAM在初始状态时,三层阻变层均处于低阻态,该RRAM的阻值为111×R0,随后在外加电压的作用下第一阻变层231、第二阻变层233及第三阻变层235依次由低阻态变为高阻态,该RRAM的阻值也依次变为1110×R0、11100×R0及111000×R0。该多值RRAM具有4个不同的阻值,可以实现2比特信息的存储。
本实施例中该多值RRAM的下电极也可以包括在衬底表面上平行排列的多条下电极条,上电极可以包括在阻变层表面上平行排列的多条上电极条,上电极条与下电极条的延伸方向相互交叉,具体的可以呈十字交叉,以提高该多值RRAM的集成度。
参见图3,为本发明实施例一种多值RRAM的制备方法流程图。
该方法可以包括:
步骤301,在衬底上形成下电极。
该衬底可以是硅或绝缘体上硅,也可以是其他半导体结构。该下电极具体可以通过在衬底上沉积电极材料形成,当然也还可以采用其他方法如蒸镀等形成。该下电极的材料可以是Pt、Au等惰性金属。
若批量制备该RRAM,则可以在衬底表面上一次形成平行排列的多条下电极条。
步骤302,在下电极上形成中间层。
该中间层包括至少两层阻变层,相邻两阻变层之间通过中间电极层隔离,该至少两层阻变层可在外加电压作用下依次由低阻态转变为高阻态。
优选的,该至少两层阻变层在外加电压作用下依次由低阻态转变为高阻态时,相邻两阻值之间的比值大于阈值,该阈值可以是10。
该中间层的形成过程可以通过间隔沉积阻变材料和电极材料来实现,该沉积方法可以是采用原子层沉积系统沉积,也可以是溅射沉积等。
步骤303,在中间层上形成上电极。
在中间层中最后形成的阻变层上沉积电极材料形成上电极,该上电极的形成方法以及材料、厚度可以与下电极相同,也可以不同。
若批量制备RRAM,在形成最后一层阻变层后,可以在最后一层阻变层表面上形成平行排列的多条上电极条,该上电极条的延伸方向与下电极条的延伸方向交叉,优选的,可以呈十字交叉。该结构中每一交叉点上的上下电极之间以及上下电极之间的中间层即形成一个存储单元,也即一个RRAM,该衬底上即形成点阵分布的RRAM。
本发明实施例中通过形成多层阻变层,并使这多层阻变层在外加电压作用下可以依次由低阻态转变为高阻态,实现了RRAM的多阻值存储。而且,由于各阻变层在不同的阻态之间的转变比较好控制,某一阻变层由低阻态转变为高阻态时也不会影响其他阻变层组态的变化,相比较现有技术中通过控制导电通道实现多值存储的多值RRAM,本发明实施例的多值RRAM的稳定性更高。若批量形成在衬底上点阵分布的RRAM,可以提高该多值RRAM的集成度。而且,该方法制作工艺容易实现,相比传统的RRAM工艺而言增加的步骤主要是淀积更多层的材料。
参见图4,为本发明实施例另一种多值RRAM的制备方法流程图。
该方法可以包括:
步骤401,在衬底表面上形成平行排列的m条下电极条。
使用Si(100)衬底51,在衬底51表面旋涂光刻胶,用lift-off(剥离)工艺实现下电极金属的淀积,如图5(下电极的俯视图)所示,形成在衬底51上平行排列的多条下电极条52,下电极条52的厚度约为100nm。
步骤402,在下电极上形成第一阻变层。
如图6(剖面图)所示,在上述多个下电极条52上采用原子层淀积系统淀积阻变材料,形成第一阻变层61,其厚度为20nm。
步骤403,在第一阻变层上形成第一中间电极。
如图7(剖面图)所示,在第一阻变层61上采用溅射淀积电极材料,形成第一中间电极71,厚度为30nm。
步骤404,在第一中间电极上形成第二阻变层。
如图8(剖面图)所示,在第一中间电极71上采用原子层淀积系统淀积阻变材料,形成第二阻变层81,厚度可以为20nm。
步骤405,在第二阻变层上形成第二中间电极。
如图9(剖面图)所示,在第二阻变层81上采用溅射淀积电极材料,形成第二中间电极91,厚度为30nm。
步骤406,在第二中间电极上形成第三阻变层。
如图10(剖面图)所示,在第二中间电极91上采用原子层淀积系统淀积阻变材料,形成第三阻变层101,厚度可以为20nm。
其中,第一、二、三阻变层分别采用不同的阻变材料,三层阻变层可在外加电压作用下依次由低阻态转变为高阻态。
步骤407,在第三阻变层上形成平行排列的n条上电极条。
如图11(剖面图)所示,在第三阻变层101上旋涂光刻胶,光刻定义上电极结构图形,通过lift-off工艺实现条状金属上电极的淀积,电极厚度为100nm。条状上电极111和条状金属下电极52形成十字交叉结构。上下电极每个交叉点形成一个多值RRAM存储单元,共m×n个存储单元,其中m和n为正整数。
本发明实施例制备的多值RRAM不仅实现了多值存储,提高了多值RRAM的稳定性,而且通过采用下电极与上电极形成垂直交叉(cross-bar)的结构提高了多值RRAM的集成度。
在形成上电极、阻变层及下电极时所采用的具体工艺不仅限于上述实施例的描述,已知现有工艺均可行。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (12)
1.一种多值阻变存储器,其特征在于,包括位于衬底上的下电极,位于所述下电极上的中间层,以及位于所述中间层上的上电极,其中,所述中间层包括至少两层阻变层,相邻两阻变层之间通过中间电极层隔离,所述至少两层阻变层可在外加电压作用下依次由低阻态转变为高阻态。
2.根据权利要求1所述的多值阻变存储器,其特征在于,所述至少两层阻变层在外加电压作用下依次由低阻态转变为高阻态时,相邻两阻值之间的比值大于阈值。
3.根据权利要求2所述的多值阻变存储器,其特征在于,所述阈值为10。
4.根据权利要求2所述的多值阻变存储器,其特征在于,所述中间层包括三层阻变层。
5.根据权利要求1至4中任意一项所述的多值阻变存储器,其特征在于,所述下电极包括在所述衬底表面上平行排列的多条下电极条,所述上电极包括在所述阻变层表面上平行排列的多条上电极条。
6.根据权利要求5所述的多值阻变存储器,其特征在于,所述上电极条与所述下电极条呈十字交叉。
7.一种多值阻变存储器制备方法,其特征在于,包括:
在衬底上形成下电极;
在所述下电极上形成中间层,所述中间层包括至少两层阻变层,相邻两阻变层之间通过中间电极层隔离,所述至少两层阻变层可在外加电压作用下依次由低阻态转变为高阻态;
在所述中间层上形成上电极。
8.根据权利要求7所述的方法,其特征在于,所述至少两层阻变层在外加电压作用下依次由低阻态转变为高阻态时,相邻两阻值之间的比值大于阈值。
9.根据权利要求8所述的方法,其特征在于,所述在所述下电极上形成中间层,包括:
在所述下电极上形成第一阻变层;
在所述第一阻变层上形成第一中间电极;
在所述第一中间电极上形成第二阻变层;
在所述第二阻变层上形成第二中间电极;
在所述第二中间电极上形成第三阻变层。
10.根据权利要求7至9中任意一项所述的方法,其特征在于,所述在衬底上形成下电极,包括:
在所述衬底表面上形成平行排列的多条下电极条。
11.根据权利要求10所述的方法,其特征在于,所述在所述中间层上形成上电极,包括:
在所述中间层表面上形成平行排列的多条上电极条,且所述上电极条的延伸方向与所述下电极条的延伸方向交叉。
12.根据权利要求11所述的方法,其特征在于,所述上电极条与所述下电极条呈十字交叉。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105645526A CN103078053A (zh) | 2012-12-21 | 2012-12-21 | 一种多值阻变存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105645526A CN103078053A (zh) | 2012-12-21 | 2012-12-21 | 一种多值阻变存储器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103078053A true CN103078053A (zh) | 2013-05-01 |
Family
ID=48154521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012105645526A Pending CN103078053A (zh) | 2012-12-21 | 2012-12-21 | 一种多值阻变存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103078053A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103682096A (zh) * | 2013-12-31 | 2014-03-26 | 上海集成电路研发中心有限公司 | 一种可实现多值存储的阻变存储器 |
CN103887431A (zh) * | 2014-02-11 | 2014-06-25 | 北京大学 | 一种多值非易失性有机阻变存储器及制备方法 |
CN103943776A (zh) * | 2014-04-01 | 2014-07-23 | 清华大学 | 叠层电容型阻变存储单元结构及其操作方法 |
CN103943776B (zh) * | 2014-04-01 | 2016-11-30 | 清华大学 | 叠层电容型阻变存储单元结构及其操作方法 |
CN110767252A (zh) * | 2019-09-04 | 2020-02-07 | 华中科技大学 | 一种多值相变存储器单元、逻辑电路及多进制运算方法 |
CN112490358A (zh) * | 2020-11-27 | 2021-03-12 | 西安交通大学 | 基于串联结构的高稳定多阻态忆阻器及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1351379A (zh) * | 2000-10-27 | 2002-05-29 | 松下电器产业株式会社 | 存储器、写入设备、读取设备、写入方法和读取方法 |
CN101414659A (zh) * | 2002-02-20 | 2009-04-22 | 微米技术有限公司 | 多状态存储单元和存储数据状态及形成存储单元的方法 |
-
2012
- 2012-12-21 CN CN2012105645526A patent/CN103078053A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1351379A (zh) * | 2000-10-27 | 2002-05-29 | 松下电器产业株式会社 | 存储器、写入设备、读取设备、写入方法和读取方法 |
CN101414659A (zh) * | 2002-02-20 | 2009-04-22 | 微米技术有限公司 | 多状态存储单元和存储数据状态及形成存储单元的方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103682096A (zh) * | 2013-12-31 | 2014-03-26 | 上海集成电路研发中心有限公司 | 一种可实现多值存储的阻变存储器 |
CN103682096B (zh) * | 2013-12-31 | 2018-11-09 | 上海集成电路研发中心有限公司 | 一种可实现多值存储的阻变存储器 |
CN103887431A (zh) * | 2014-02-11 | 2014-06-25 | 北京大学 | 一种多值非易失性有机阻变存储器及制备方法 |
CN103887431B (zh) * | 2014-02-11 | 2017-01-04 | 北京大学 | 一种多值非易失性有机阻变存储器及制备方法 |
CN103943776A (zh) * | 2014-04-01 | 2014-07-23 | 清华大学 | 叠层电容型阻变存储单元结构及其操作方法 |
CN103943776B (zh) * | 2014-04-01 | 2016-11-30 | 清华大学 | 叠层电容型阻变存储单元结构及其操作方法 |
CN110767252A (zh) * | 2019-09-04 | 2020-02-07 | 华中科技大学 | 一种多值相变存储器单元、逻辑电路及多进制运算方法 |
CN112490358A (zh) * | 2020-11-27 | 2021-03-12 | 西安交通大学 | 基于串联结构的高稳定多阻态忆阻器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102683583B (zh) | 单极阻变存储器及其制造方法 | |
CN101064359B (zh) | 包括可变电阻材料的非易失存储器件 | |
CN101030622B (zh) | 非易失存储器件和非易失存储器阵列 | |
CN103117359B (zh) | 一种高可靠性非挥发存储器及其制备方法 | |
US8525142B2 (en) | Non-volatile variable resistance memory device and method of fabricating the same | |
CN102157688B (zh) | 一种阻变存储器及其制备方法 | |
CN103606625B (zh) | 高一致性低功耗阻变存储器及制备方法 | |
CN101976676A (zh) | 一种三维结构非易失存储器阵列及其制备方法 | |
CN103872245A (zh) | 自整流rram存储单元结构及其3d交错阵列 | |
CN104485418A (zh) | 一种自选通阻变存储器单元及其制备方法 | |
CN104465989B (zh) | 三端原子开关器件及其制备方法 | |
CN105870321B (zh) | 一种非线性自整流阻变存储器及其制备方法 | |
US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
RU2468471C1 (ru) | Способ получения энергонезависимого элемента памяти | |
KR101317755B1 (ko) | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 | |
CN102522501A (zh) | 具有交叉阵列结构的阻变存储器及制备方法 | |
CN105514268A (zh) | 一种高开关比阻变存储器及其制备方法 | |
CN103078053A (zh) | 一种多值阻变存储器及其制备方法 | |
CN102738388A (zh) | 具有忆阻器特性的半导体器件及其实现多级存储的方法 | |
CN103594622A (zh) | 高一致性的阻变存储器结构及其制备方法 | |
CN103682095A (zh) | 一种具有选择特性的阻变存储器及其制备方法 | |
CN103579499A (zh) | 具有整流特性的阻变存储器器件及其制作法 | |
CN103515534A (zh) | 一种高一致性的阻变存储器及其制备方法 | |
CN105552222A (zh) | 一种基于非晶态锰酸镧薄膜的交叉杆结构忆阻器及其制备方法 | |
CN102931347A (zh) | 一种阻变存储器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130501 |