CN1351379A - 存储器、写入设备、读取设备、写入方法和读取方法 - Google Patents

存储器、写入设备、读取设备、写入方法和读取方法 Download PDF

Info

Publication number
CN1351379A
CN1351379A CN01135992.7A CN01135992A CN1351379A CN 1351379 A CN1351379 A CN 1351379A CN 01135992 A CN01135992 A CN 01135992A CN 1351379 A CN1351379 A CN 1351379A
Authority
CN
China
Prior art keywords
recording layer
phase
current impulse
temperature
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01135992.7A
Other languages
English (en)
Other versions
CN1203550C (zh
Inventor
西原孝史
儿岛理惠
山田升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1351379A publication Critical patent/CN1351379A/zh
Application granted granted Critical
Publication of CN1203550C publication Critical patent/CN1203550C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)

Abstract

一种存储器,包括:第一和第二记录层,用于利用晶相和非晶相之间的可逆相变来记录信息,该相变是因施加电流脉冲引起的温度升高而产生的。第一和第二记录层的结晶化温度Tx1和TX2具有关系TX1<TX2。第一和第二记录层的结晶化时间tx1和tx2具有关系tx1>tx2。Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同,其中,非晶相中第一记录层的电阻值为Ra1’晶相中第一记录层的电阻值为Rc1非晶相中第二记录层的电阻值为Ra2,晶相中第二记录层的电阻值为Rc2。

Description

存储器、写入设备、读取设备、写入方法和读取方法
技术领域
本发明涉及一种通过利用发生在晶相与非晶相之间的可逆相变来存储信息的相变存储器、一种用于将信息写入该存储器中的写入设备、一种用于从该存储器中读取信息的读取设备、及其写入/读取方法。
背景技术
已知一种相变存储器，其中通过施加电能(例如电流)来记录或擦除信息。用作这种相变存储器的记录层的材料由于施加电能而引起的温度升高而在晶相和非晶相之间产生可逆相变。通常，晶相的电阻低，而非晶相的电阻高。这种相变存储器是非易失性存储器，其中，通过利用晶相和非晶相之间的电阻差异来记录二进制信息。
近年来，随着需记录在存储器中的信息量的增加，需要具有更大容量的存储器。为了增加相变存储器的容量，已有人提供两种建议：(1)减少记录二进制值的存储器单元区，将大量这种存储器单元排列成矩阵(增加面密度)；(2)将多值信息存储在单个存储器单元中。在本说明书中，“多值”不包括“二进制值”。
对于建议(1)而言，因为局限于制造技术(例如光刻蚀法)中的小型化处理，面密度的增加也受到局限。因此，不可能显著地增加相变存储器的容量。
在日本国家阶段PCT已公开申请的专利11-510317中公开了一种用于将多值信息记录在单个存储器单元中的已知常规技术。根据该常规技术，以分段方式来控制存储器单元记录层的电阻值，因此多值信息可被存储在存储器单元中。然而，这种单个记录层中相态的分段控制远比两个相态(即晶相和非晶相)之间的相态的控制难。
发明概述
根据本发明的一个方面，一种存储器，包括：一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是由于施加电流脉冲引起的温度升高而产生的，其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，并且Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2。
在本发明的一个实施例中，第一记录层的熔点Tm1满足关系：
400≤Tm1(℃)≤800。
在本发明的另一个实施例中，第二记录层的熔点Tm2满足关系：
300≤Tm2(℃)≤700。
在本发明的再一个实施例中，第一记录层的结晶化温度TX1满足关系：
130≤TX1(℃)≤230。
在本发明的又一个实施例中，第二记录层的结晶化温度TX2满足关系：
160≤TX2(℃)≤260。
在本发明的又一个实施例中，第一记录层的结晶化时间tx1满足关系：
5≤tx1(ns)≤200。
在本发明的又一个实施例中，第二记录层的结晶化时间tx2满足关系：
2≤tx2(ns)≤150。
在本发明的又一个实施例中，第一记录层包括三种元素，Ge、Sb、和Te；第二记录层包括(Sb-Te)-M1，其中，M1是从包含Ag、In、Ge、Sn、Se、Bi、Au和Mn的一组中选择的至少一种。
在本发明的又一个实施例中，第一记录层形成于衬底上，顶部电极形成于第二记录层上。
在本发明的又一个实施例中，底部电极形成于衬底和第一记录层之间。
在本发明的又一个实施例中，在第一记录层和第二记录层之间形成一中间层。
在本发明的又一个实施例中，非晶相中第一记录层的比电阻ra1为1.0≤ra1(Ω·cm)≤1×107。
在本发明的又一个实施例中，非晶相中第二记录层的比电阻ra2为2.0≤ra2(Ω·cm)≤2×107。
在本发明的又一个实施例中，晶相中第一记录层的比电阻rc1为1×10-3≤rc1(Ω·cm)≤1.0。
在本发明的又一个实施例中，晶相中第二记录层的比电阻rc2为1×10-3≤rc2(Ω·cm)≤1.0。
根据本发明的另一方面，提供一种写入设备，用于将信息写入存储器中，该存储器包括：一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是由于施加电流脉冲引起的温度升高而产生的，其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，且Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2，该写入设备包括：一脉冲发生器，用于生成至少第一至第三电流脉冲；和一施加部，通过该施加部，该至少第一至第三电流脉冲被施加到第一记录层和第二记录层，其中，为了将第一记录层从非晶相变为晶相、同时第二记录层的相态保持不变，脉冲发生器生成第一电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX1≤T＜TX2，为了将第二记录层从非晶相变为晶相、同时第一记录层的相态保持不变，脉冲发生器生成第二电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx2≤t＜tx1时满足TX2≤T，为了将第一记录层和第二记录层都从晶相变为非晶相，脉冲发生器生成第三电流脉冲，可提供一等于或高于第一和第二记录层之熔点中较高一个的温度。
在本发明的一个实施例中，第一电流脉冲的脉冲幅度Ic1为0.02≤Ic1(mA)≤10，第一电流脉冲的脉冲宽度tc1为5≤tc1(ns)≤200。
在本发明的另一个实施例中，第二电流脉冲的脉冲幅度Ic2为0.05≤Ic2(mA)≤20，第二电流脉冲的脉冲宽度tc2为2≤tc2(ns)≤150。
在本发明的再一个实施例中，第三电流脉冲的脉冲幅度Ia1为0.1≤Ia1(mA)≤200，第三电流脉冲的脉冲宽度ta1为1≤ta1(ns)≤100。
在本发明的又一个实施例中，为了将第一记录层和第二记录层都从非晶相变为晶相，脉冲发生器生成第四电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX2≤T。
在本发明的又一个实施例中，第四电流脉冲的脉冲幅度Ic12为0.05≤Ic12(mA)≤20，第四电流脉冲的脉冲宽度tc12为5≤tc12(ns)≤200。
在本发明的又一个实施例中，当第一记录层的熔点Tm1和第二记录层的熔点Tm2具有关系Tm1≠Tm2，为了将具有熔点Tm1和Tm2中较低的一个的记录层从晶相变为非晶相、同时具有熔点Tm1和Tm2中较高的一个的记录层的相态保持不变，该脉冲发生器生成第五电流脉冲，该脉冲提供一等于或高于熔点Tm1和Tm2中较低的一个并低于熔点Tm1和Tm2中较高的一个的温度。
在本发明的又一个实施例中，第五电流脉冲的脉冲幅度Ia2为0.05≤Ia2(mA)≤160，第五电流脉冲的脉冲宽度ta2为1≤ta2(ns)≤100。
根据本发明的再一方面，提供一种读取设备，用于从存储器中读取信息，该存储器包括：一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是由于施加电流脉冲引起的温度升高而产生的，其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，且Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2，该读取设备包括：一施加部，通过该施加部，电流脉冲被施加到第一记录层和第二记录层；一电阻测量装置，用于测量第一和第二记录层的电阻和；以及一确定部，用于确定四个不同的电阻值之和Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2中的哪一个等于测量到的第一和第二记录层的电阻值的和。
在本发明的一个实施例中，该电流脉冲具有一幅度Ir，该幅度的大小可导致在第一和第二记录层中不引起相变。
在本发明的另一个实施例中，电流脉冲的幅度Ir为Ir(mA)≤0.02。
根据本发明的又一方面，一种存储器包括N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，N个记录层的电阻值之和为2N值之一。
根据本发明的又一方面，提供一种写入设备，用于将信息写入存储器中，该存储器包括N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，N个记录层的电阻值之和为2N值之一，该写入设备包括：一脉冲发生器，用于生成至少N个结晶化脉冲和非结晶化脉冲；和一施加部，通过该施加部，该至少N个结晶化脉冲和非结晶化脉冲被施加到N个记录层，其中，为了仅将第m记录层从非晶相变为晶相、同时其它记录层的相态保持不变，该脉冲发生器生成一结晶化脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足txm≤tx＜tx(m-1)时满足TXm≤TX＜TX(m+1)，为了将N个记录层都从晶相变为非晶相，该脉冲发生器生成非结晶化脉冲，该脉冲提供一等于或高于N个记录层之熔点中最高一个的温度。
在本发明的一个实施例中，为了将N个记录层都从非晶相变为晶相，该脉冲发生器生成一电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤tx时满足TXN≤TX。
在本发明的另一个实施例中，为了将N个记录层中的第m至第(m+n-1)个记录层都从非晶相变为晶相，脉冲发生器生成一电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足txm≤tx＜tx(m-1)时满足TX(m+n-1)≤TX＜TX(m+n)。
在本发明的再一个实施例中，当N个记录层中的一层或多个记录层的每一层都具有一等于或低于温度Tm的熔点、且N个记录层中的其它记录层的每一层都具有一高于温度Tm的熔点时，为了将一个或多个记录层从晶相变为非晶相、而其它记录层保持为晶相，脉冲发生器生成一电流脉冲，该脉冲产生温度Tm。
根据本发明的又一方面，提供一种读取设备，用于从存储器中读取信息，该存储器包括N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，N个记录层的电阻值之和为2N值之一，该读取设备包括：一施加部，通过该施加部，将电流脉冲施加到N个记录层；一电阻测量装置，用于测量N个记录层的电阻值之和；和一确定部，用于确定电阻值之和的2N个不同的值中的哪一个等于测量到的N个记录层的电阻值之和。
根据本发明的另一方面，提供一种用于将信息写入存储器中的方法，该存储器包括：一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是由于施加电流脉冲引起的温度升高而产生的，其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，并且Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2，该写入方法包括以下步骤：生成至少第一至第三电流脉冲；和将该至少第一至第三电流脉冲施加到第一记录层和第二记录层，其中，在生成至少第一至第三电流脉冲的步骤中，为了将第一记录层从非晶相变为晶相、而第二记录层的相态保持不变，脉冲发生器生成第一电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX1≤T＜TX2，为了将第二记录层从非晶相变为晶相、而第一记录层的相态保持不变，脉冲发生器生成第二电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx2≤t＜tx1时满足TX2≤T，为了将第一记录层和第二记录层都从晶相变为非晶相，该脉冲发生器生成第三电流脉冲，该脉冲提供一等于或高于该第一和第二记录层之熔点中较高一个的温度。
根据本发明的再一方面，提供一种用于从存储器中读取信息的方法，该存储器包括：一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是由于施加电流脉冲引起的温度升高而产生的，其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，并且Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2、该读取方法包括以下步骤：将一电流脉冲施加到第一记录层和第二记录层；测量第一和第二记录层的电阻和；及确定四个不同的电阻值之和Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2中的哪一个等于测量到的第一和第二记录层的电阻值之和。
根据本发明的又一方面，提供一种用于将信息写入存储器中的方法，该存储器包括N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，N个记录层的电阻值之和为2N值之一，该写入方法包括以下步骤：生成至少N个结晶化脉冲和非结晶化脉冲；和将该至少N个结晶化脉冲和非结晶化脉冲施加到该N个记录层，其中，在生成该第一至第(N+1)个电流脉冲的步骤中，为了仅将第m记录层从非晶相变为晶相、同时其它记录层的相态保持不变，该脉冲发生器生成结晶化脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足txm≤tx＜tx(m-1)时满足TXm≤TX＜TX(m+1)，为了将N个记录层都从晶相变为非晶相，脉冲发生器生成非结晶化脉冲，该脉冲提供一等于或高于该N个记录层之熔点中最高一个的温度。
根据本发明的又一方面，提供一种用于从存储器中读取信息的方法，该存储器包括N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，N个记录层的电阻值之和为2N值之一，该读取方法包括以下步骤：将一电流脉冲施加到N个记录层；测量N个记录层的电阻和；和确定电阻值和的2N不同值中的哪一个等于测量到的N个记录层的电阻值的和。
因此，上述本发明优点在于提供：一种存储多值信息的相变存储器，其中，可容易地执行信息的写入和读取；一种将信息写入这种相变存储器中的写入设备；一种从这种相变存储器中读取信息的读取设备；和结合这种相变存储器所应用的写入方法和读取方法。
参照附图，通过阅读和理解下面的详细说明，本发明的上述和其它优点对于本领域的技术人员而言是显而易见的。
附图简述
图1表示根据本发明与存储器连接的写入/读取设备的结构；
图2说明根据第一和第二记录层的相态的存储器状态的转变；
图3表示用于改变两个记录层的相态的电流脉冲的波形；
图4是说明利用本发明的写入/读取设备从存储器中读取信息的方法的流程图；
图5是由存储装置和连接到该存储装置的外部电路形成的典型结构，该存储装置包括排列成矩阵的本发明的多个存储器；
图6表示包括N个记录层的存储器；
图7表示用于改变N个记录层的相态的电流脉冲的波形；
图8是说明使用本发明的写入/读取设备从存储器中读取信息的方法的流程图。
优选实施例的说明
下面结合附图来描述本发明的实施例。(实施例1)
图1表示根据本发明与存储器连接的写入/读取设备的结构。写入/读取设备12将信息写入存储器11或从存储器11中读取信息。
写入/读取设备12包括用于生成电流脉冲的脉冲发生器7、用于测量存储器11的电阻的电阻测量部8、开关9和10、用于将脉冲发生器7生成的电流脉冲施加到存储器11的施加部13和用于确定电阻测量部8测量的存储器11的电阻值的确定部16。
存储器11包括衬底1、形成于衬底1上的底部电极2、形成于底部电极2上的第一记录层3、形成于第一记录层3上的中间层4、形成于中间层4上的第二记录层5、和形成于第二记录层5上的顶部电极6。
例如，可使用聚碳酸酯或类似物的树脂板、玻璃板、氧化铝(Al2O3)或类似物的陶瓷板、Si(硅)板、Cu(铜)或类似的金属板等作为衬底1，但本发明并不限于这些实例。在实施例1中，将Si(硅)衬底用作衬底1。例如，可使用单金属材料(如Al、Au、Ag、Cu、Pt、Ti、W等)或其组合(合金材料)作为底部电极2和顶部电极6。然而，根据本发明，只要电能可通过电极2和6施加到第一记录层3和第二记录层5，就可使用任何电极材料。提供中间层4是为了防止构成第一记录层3和第二记录层5之一的原子在其间移动扩散。中间层4最好是导电的，并可由单金属材料、例如Al(铝)、Au(金)、Ag(银)、Cu(铜)、Pt(铂)、Ti(钛)、W(钨)等或其组合(合金材料)构成。然而，中间层4的材料不限于这些材料。在实施例1中，在底部电极2、中间层4和顶部电极6中使用Pt(铂)。
值得注意的是，用于将电流脉冲施加到第一记录层3和第二记录层5的任何结构都可被采用来代替底部电极2和/或顶部电极6。例如，如果衬底1是导电的，则可省略底部电极2。另外，当第一记录层3和第二记录层5由构成记录层3和5的原子不能在其间移动扩散的材料构成时，可省略中间层4。
另外，第一记录层3和第二记录层5是由这样的材料构成，在该材料中，晶相和非晶相之间的可逆相变是因施加电能(例如电脉冲或类似方式)引起的温度升高而产生的。选择第一记录层3和第二记录层5的材料，以满足下述条件1-3：
条件1：第一记录层3的结晶化温度TX1和第二记录层5的结晶化温度TX2满足关系TX1＜TX2。在本说明书中，“结晶化温度”是指记录层的材料从非晶相变为晶相的温度。
条件2：第一记录层3的结晶化时间tx1和第二记录层5的结晶化时间tx2满足关系tx1＞tx2。在本说明书中，“结晶化时间”是指记录层的材料从非晶相变为晶相所用的时间。
条件3：非晶相中第一记录层3的电阻值为Ra1，晶相中第一记录层3的电阻值为Rc1，非晶相中第二记录层5的电阻值为Ra2，晶相中第二记录层5的电阻值为Rc2，Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同。
通过满足条件1和条件2，第一记录层3的相态和第二记录层5的相态之每一个相态都可被设定到期望状态(非晶相或晶相)。另外，通过满足条件3，能够可辨别地检测出第一记录层3之相态和第二记录层5之相态的组合所代表的四个状态。这样，存储器11的第一记录层3和第二记录层5可存储对应于该四个状态的4-值信息(二个位)。在该结构中，每个记录层的相态被控制在晶相和非晶相之间。这比分段控制单个记录层的相态容易。
第一记录层3的结晶化温度TX1最好是130≤TX1(℃)≤230。第二记录层5的结晶化温度TX2最好是160≤TX2(℃)≤260。第一记录层3的结晶化时间tx1最好是5≤tx1(ns)≤200。第二记录层5的结晶化时间tx2最好是2≤tx2(ns)≤150。
非晶相中第一记录层3的比电阻(specific resistance)ra1最好为1.0≤ra1(Ω·cm)≤1×107。非晶相中第二记录层5的比电阻ra2最好为2.0≤ra2(Ω·cm)≤2×107。晶相中第一记录层3的比电阻rc1为1×10-3≤rc1(Ω·cm)≤1.0。晶相中第二记录层5的比电阻rc2为1×10-3≤rc2(Ω·cm)≤1.0。
在实施例1中，第一记录层的熔点Tm1和第二记录层的熔点Tm2具有关系Tm1＞Tm2。然而，根据本发明，这些熔点Tm1和Tm2可具有任何关系。在实施例1中，第一记录层的熔点Tm1和第二记录层的熔点Tm2分别为630℃和550℃。根据本发明，第一记录层3的熔点Tm1最好是400≤Tm1(℃)≤800，第二记录层5的熔点Tm2最好是300≤Tm2(℃)≤700。
第一记录层3包括三种元素，Ge(锗)、Sb(锑)、和Te(碲)。第二记录层5包括(Sb-Te)-M1表示的材料系，其中，M1是从包含Ag(银)、In(铟)、Ge(锗)、Sn(锡)、Se(硒)、Bi(铋)、Au(金)和Mn(锰)的一组中选择的至少一种。在实施例1中，第一记录层3和第二记录层5分别是Ge8Sb2Te11和(Sb0.7Te0.3)95Ge5。
在实施例1中，第一记录层3的结晶化温度Tx1和第二记录层5的结晶化温度Tx2分别是170℃和200℃。第一记录层3的结晶化时间tx1和第二记录层5的结晶化时间tx2分别是130ns和80ns。
另外，在实施例1中，Pt的底部电极2具有面积10μm×10μm，厚度为0.1μm。Ge8Sb2Te11的第一记录层3具有面积5μm×5μm，厚度为0.1μm。Pt的中间层4具有面积面积5μm×5μm，厚度为0.1μm。
(Sb0.7Te0.3)95Ge5的第二记录层5具有面积5μm×5μm，厚度为0.1μm。Pt的顶部电极6具有面积5μm×5μm，厚度为0.1μm。在该结构中，非晶相中第一记录层3的电阻值Ra1和非晶相中第二记录层5的电阻值Ra2分别为1000Ω和1500Ω。晶相中第一记录层3的电阻值Rc1和晶相中第二记录层5的电阻值Rc2分别为5Ω和10Ω。
存储器11具有下面表1所示的四种不同状态，状态1至状态4。状态1-4由第一记录层3和第二记录层5的相态组合(非晶相和晶相)来表示。表1表示第一记录层3和第二记录层5的相态和存储器11的状态1-4的每一状态下记录层3和5的电阻值之和。
(表1)
存储器11的状态 第一记录层3 第二记录层5 电阻之和
状态1 非晶相 非晶相 Ra1+Ra2(2500Ω)
状态2 晶相 非晶相 Rc1+Ra2(1505Ω)
状态3 非晶相 晶相 Ra1+Rc2(1010Ω)
状态4 晶相 晶相 Rc1+Rc2(15Ω)
当第一记录层3和第二记录层5都是非晶相时(状态1)，第一记录层3和第二记录层5的电阻和为Ra1+Ra2。当第一记录层3是晶相、第二记录层5是非晶相时(状态2)，第一记录层3和第二记录层5的电阻和为Rc1+Ra2。当第一记录层3是非晶相、第二记录层5是晶相时(状态3)，第一记录层3和第二记录层5的电阻和为Ra1+Rc2。当第一记录层3和第二记录层5都是晶相时(状态4)，第一记录层3和第二记录层5的电阻和为Rc1+Rc2。如上所述，记录层3和5的电阻和在状态1-4中不同。
下面，描述制作存储器11的过程(步骤S1101至S1106)。
S1101：对衬底11进行表面处理，之后插入溅射设备中。
S1102：在Ar(氩)气氛中溅射单个金属靶、例如Al、Au、Ag、Cu、Pt、Ti、W等或这些金属的合金靶，形成底部电极2。
S1103：在从Ar气氛、Kr(氪)气氛、Ar气和包括至少氧气和氮气之一的活性气体形成的混合气氛、和由Kr气和活性气体形成的混合气氛所组成的一组气氛中选择的一种气氛下溅射包括三种元素Ge、Sb、Te的合金靶，在底部电极2上形成第一记录层3。
S1104：在Ar气氛下溅射单个金属靶、例如Al、Au、Ag、Cu、Pt、Ti、W等或这些金属的合金靶，在第一记录层3上形成中间层4。
S1105：在从Ar气氛、Kr气氛、Ar气和包括至少氧气和氮气之一的活性气体形成的混合气氛、和由Kr气和活性气体形成的混合气氛所组成的一组气氛中选择的一种气氛下溅射包括由(Sb-Te)-M1表示的材料系的合金靶(其中，M1是从Ag、In、Ge、Sn、Se、Bi、Au、Mn所构成的组中选择的至少一种)，在中间层4上形成第二记录层5。
S1106：在Ar气氛下溅射单个金属靶、例如Al、Au、Ag、Cu、Pt、Ti、W等或这些金属的合金靶，在第二记录层5上形成顶部电极6。
在制作步骤S1101至S1106中，使用溅射设备来形成底部电极2、第一记录层3、中间层4、第二记录层5和顶部电极6。然而，根据本发明，可用任何薄膜形成设备来形成这些层。在实施例1中，在步骤S1101中，在氮气氛下氮化Si(硅)衬底1的表面。在如此生产的存储器11中，将Au导线粘接在底部电极2和顶部电极6的每一个上。Au导线经施加部13连接到读取/写入设备12上。
下面描述将信息写入存储器11的方法和从存储器11中擦除信息的方法。当将信息写入存储器11中或从存储器11中擦除信息时，开关9关闭、开关10打开。脉冲发生器7生成一电流脉冲，该脉冲具有将第一记录层3和第二记录层5的相态变为期望的相态所要求的幅度和宽度。脉冲发生器7生成的电流脉冲通过施加部13施加到第一记录层3和第二记录层5。
图2说明根据第一记录层3和第二记录层5的相态的存储器11的状态转变。
在实施例1中，参见表1，结合图2，引起状态1到状态2的转变的操作、引起状态1到状态3的转变的操作、引起状态1到状态4的转变的操作、引起状态2到状态3的转变的操作、引起状态2到状态4的转变的操作、引起状态3到状态2的转变的操作、引起状态3到状态4的转变的操作、引起状态4到状态2的转变的操作、引起状态4到状态3的转变的操作称为“写入”操作。另一方面，引起状态2到状态1的转变的操作、引起状态3到状态1的转变的操作、引起状态4到状态1的转变的操作被称为“擦除”操作。第一记录层3和第二记录层5的相态变为期望的相态，由此，信息可被写入存储器11，或可从存储器11中擦除信息。
下面结合图2来描述将信息写入存储器11或从存储器11中擦除信息的步骤。
步骤S1：当状态1变为状态2或当状态3变为状态4时，即，当第一记录层3从非晶相变为晶相而第二记录层5的相态保持不变时，脉冲发生器7(图1)产生一第一电流脉冲，该脉冲通过施加部13施加到第一记录层3和第二记录层5(图1)。该第一电流脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX1≤T＜TX2。后面参照图3来描述电流脉冲的特定波形。
步骤S2：当状态1变为状态3或当状态2变为状态4时，即，当第一记录层3的相态保持不变而第二记录层5从非晶相变为晶相时，脉冲发生器7产生一第二电流脉冲，该脉冲通过施加部13施加到第一记录层3和第二记录层5。该第二电流脉冲提供一温度(T)，该温度在时间(t)满足tx2≤t＜tx1时满足TX2≤T。
步骤S3：当状态4变为状态1时，即，当第一记录层3和第二记录层5都从晶相变为非晶相时，脉冲发生器7产生一第三电流脉冲，该脉冲通过施加部13施加到第一记录层3和第二记录层5。该第三电流脉冲提供一等于或高于记录层3和5之熔点中较高一个的温度。
步骤S4：当状态1变为状态4时，即，当第一记录层3和第二记录层5都从非晶相变为晶相时，脉冲发生器7产生一第四电流脉冲，该脉冲通过施加部13施加到第一记录层3和第二记录层5。该第四脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX2≤T。值得注意的是，步骤S4不是必需的，因为通过顺序地执行步骤S1和步骤S2或步骤S2和步骤S1可代替步骤S4。因为步骤S4不是必需的，所以对应于步骤S4的存储器11的状态转变用图2的点划线箭头表示。
步骤S5：当第一记录层3的熔点Tm1和第二记录层5的熔点Tm2具有关系Tm1＞Tm2时，并且状态4变为状态2，即，当第一记录层3的相态保持为晶相而第二记录层5从晶相变为非晶相时，脉冲发生器7产生一第五电流脉冲，该脉冲通过施加部13施加到第一记录层3和第二记录层5。该第五电流脉冲提供一满足Tm2≤T＜Tm1的温度(T)。值得注意的是，步骤S5不是必需的，因为通过顺序执行步骤S3和步骤S1可代替步骤S5。因为步骤S5不是必需的，所以对应于步骤S5的存储器11的状态转变在图2中用点划线箭头表示。或者，当第一记录层3的熔点Tm1和第二记录层5的熔点Tm2具有关系Tm1＜Tm2时，将提供一满足Tm1≤T＜Tm2的温度(T)的第五电流脉冲施加到第一记录层3和第二记录层5，因此可实现状态4到状态3的转变。
通过步骤S1至S3，可改变第一记录层3和第二记录层5的相态，因此，状态1-4的一个被变为另一个。例如，当状态2变为状态1时，执行步骤S2和步骤S3。当状态3变为状态1时，执行步骤S1和步骤S3。当状态2变为状态3时，执行步骤S2、步骤S3和步骤S2。当状态3变为状态2时，执行步骤S1、步骤S3和步骤S1。当状态4变为状态3时，执行步骤S3和步骤S2。
当已知第一记录层3和第二记录层5的当前相态时，通过上述步骤的结合可将记录层3和5的相态变为期望的相态。通过下面结合附图4描述的读取方法可识别记录层3和5的当前相态(初始状态)。值得注意的是，通过顺序执行步骤S2和步骤S1或步骤S1和步骤S2，可改变记录层3和5的相态，因而存储器11的状态可从任何状态变为状态4。可将如此得到的状态4用作初始状态，来将记录层3和5的相态变为期望的相态。通过这种设置，可省略读取操作，因为不必识别记录层3和5的当前相态。然而，存储器11的初始状态不限于状态4。
下面描述用于改变记录层3和5的相态的电流脉冲的波形。
图3表示用于改变两个记录层的相态的电流脉冲的波形。图1中所示脉冲发生器7可产生具有不同脉冲幅度(施加电流的值)和不同脉冲宽度(电流的施加时间)的电流脉冲。
第一电流脉冲21：
如参照图2所述，通过将第一电流脉冲21施加到第一记录层3和第二记录层5，状态1变为状态2或状态3变为状态4。当将第一电流脉冲21施加到第一记录层3和第二记录层5时，记录层3和5两者的温度升高到在时间(t)满足tx1≤t时满足TX1≤T＜TX2的一个温度(T)。在实施例1中，第一电流脉冲21的脉冲幅度Ic1和脉冲宽度tc1分别设定为2mA和150ns。根据本发明，脉冲幅度Ic1最好为0.02≤Ic1(mA)≤10，脉冲宽度tc1最好为5≤tc1(ns)≤200。当将第一电流脉冲21施加到第一记录层3和第二记录层5时，只在第一记录层3中达到结晶化温度(Tx1)和结晶化时间(tx1)，因此，第一记录层3从非晶相变为晶相，而第二记录层5保持当前相态不变。
在该方式中，提供在时间(t)满足tx1≤t时满足TX1≤T＜TX2的一个温度(T)的第一电流脉冲21被施加到第一记录层3和第二记录层5，因此，第一记录层3从非晶相变为晶相，而第二记录层5的当前相态保持不变。
第二电流脉冲22：
如参照图2所述，通过将第二电流脉冲22施加到第一记录层3和第二记录层5，状态1变为状态3或状态2变为状态4。当将第二电流脉冲22施加到第一记录层3和第二记录层5时，记录层3和5两者的温度升高到在时间(t)满足tx2≤t＜tx1时满足TX2≤T的一个温度(T)。在实施例1中，第二电流脉冲22的脉冲幅度Ic2和脉冲宽度tc2分别设定为4mA和100ns。根据本发明，脉冲幅度Ic2最好为0.05≤Ic2(mA)≤20，脉冲宽度tc2最好为2≤tc2(ns)≤150。当将第二电流脉冲22施加到第一记录层3和第二记录层5时，只在第二记录层5中达到结晶化温度(Tx2)和结晶化时间(tx2)，因此，第一记录层3的当前相态保持不变，而第二记录层5从非晶相变为晶相。
在该方式中，提供在时间(t)满足tx2≤t＜tx1时满足TX2≤T的一个温度(T)的第二电流脉冲22被施加到第一记录层3和第二记录层5，因此，第一记录层3的当前相态保持不变，而第二记录层5从非晶相变为晶相。
第三电流脉冲23：
如参照图2所述，通过将第三电流脉冲23施加到第一记录层3和第二记录层5，状态4变为状态1。当将第三电流脉冲23施加到第一记录层3和第二记录层5时，记录层3和5两者的温度升高到等于或高于记录层3和5的熔点中较高一个的一温度(T)。在实施例1中，第三电流脉冲23的脉冲幅度Ia1和脉冲宽度ta1分别设定为50mA和50ns。根据本发明，脉冲幅度Ia1最好为0.1≤Ia1(mA)≤200，脉冲宽度ta1最好为1≤ta1(ns)≤100。当将第三电流脉冲23施加到第一记录层3和第二记录层5时，在记录层3和5的每一层中都达到或超过记录层3和5之熔点中较高的一个(实施例1中，Tm1＝630℃)，因此，记录层3和5在都被熔解后淬火，因此，记录层3和5从晶相变为非晶相。第三电流脉冲23的脉冲幅度Ia1比将第一记录层3和第二记录层5从非晶相变为晶相所需的电流值Ic1和Ic2大。这是为了达到一个比第一记录层3和第二记录层5的结晶化温度Tx1和Tx2高的温度(即，Tm1＝630℃)。
在该方式中，将提供一等于或高于记录层3和5的熔点中较高一个的温度的第三电流脉冲23被施加到第一记录层3和第二记录层5，因此，第一记录层3和第二记录层5都从晶相变为非晶相。
当使用写入/读取设备12来写入信息时，第一至第三电流脉冲21-23是必不可少的。通过结合第一至第三电流脉冲21-23，可将存储器11的状态从任何一个当前状态变为任何其它的状态。
第四电流脉冲24：
如参照图2所述，通过将第四电流脉冲24施加到第一记录层3和第二记录层5，状态1变为状态4。当将第四电流脉冲24施加到第一记录层3和第二记录层5时，记录层3和5两者的温度升高到在时间(t)满足tx1≤t时满足TX2≤T的一个温度(T)。第四电流脉冲24的脉冲幅度Ic12等于第二电流脉冲22的脉冲幅度Ic2。第四电流脉冲24的脉冲宽度tc12等于第一电流脉冲21的脉冲宽度tc1。在实施例1中，第四电流脉冲24的脉冲幅度Ic12和脉冲宽度tc12分别被设定为4mA(＝Ic2)和150ns(＝tc1)。根据本发明，脉冲幅度Ic12最好为0.05≤Ic12(mA)≤20，脉冲宽度tc12最好为5≤tc12(ns)≤200。当将第四电流脉冲24施加到第一记录层3和第二记录层5时，在第一记录层3和第二记录层5两者中达到结晶化温度Tx2和结晶化时间tx1，因此，第一记录层3和第二记录层5都从非晶相变为晶相。
在该方式中，提供在时间(t)满足tx1≤t时满足TX2≤T的一个温度(T)的第四电流脉冲24被施加到第一记录层3和第二记录层5，因此，第一记录层3和第二记录层5都从非晶相变为晶相。
如上所述，第四电流脉冲24不是必需的，因为第四电流脉冲24可通过施加第一电流脉冲21和第二电流脉冲22来代替。然而，与将第一电流脉冲21和第二电流脉冲22(或第二电流脉冲22和第一电流脉冲21)顺序施加到存储器11的情况相比，第四电流脉冲24可更快地将存储器11的状态从状态1变为状态4。
第五电流脉冲25：
如参照图2所述，通过将第五电流脉冲25施加到第一记录层3和第二记录层5，其中，第一记录层3的熔点Tm1和第二记录层5的熔点Tm2具有关系Tm1＞Tm2，状态4变为状态2。当将第五电流脉冲25施加到第一记录层3和第二记录层5时，记录层3和5两者的温度都升高到一满足Tm2≤T＜Tm1的温度(T)。在实施例1中，第五电流脉冲25的脉冲幅度Ia2和脉冲宽度ta2分别设定为30mA和50ns。根据本发明，脉冲幅度Ia2最好为0.05≤Ia2(mA)≤160，脉冲宽度ta2最好为1≤ta2(ns)≤100。当将第五电流脉冲25施加到第一记录层3和第二记录层5时，第一记录层3和第二记录层5两者中，第一记录层3的熔点未达到，而第二记录层5的熔点(实施例1中，Tm2＝550℃)达到或超过。因此，第一记录层3保持在晶相，而仅第二记录层5被熔解后淬火，从晶相变为非晶相。值得注意的是，第一记录层3的熔点Tm1和第二记录层5的熔点Tm2具有关系Tm1＜Tm2，第五电流脉冲25被用于将状态4变为状态3。
在该方式中，在第一记录层3的熔点Tm1和第二记录层5的熔点Tm2具有关系Tm1≠Tm2的情况下，提供一等于或高于熔点Tm1和Tm2中较低的一个并低于熔点Tm1和Tm2中较高的一个的温度的第五电流脉冲25被施加到第一记录层3和第二记录层5，因此，具有低熔点的第一记录层3和第二记录层5中的一个从晶相变为非晶相，而具有较高熔点的另一记录层的相态保持在晶相。
如上所述，当第一记录层3的熔点Tm1不同于第二记录层5的熔点Tm2时，第五电流脉冲25是有用的，但不是必需的，因为第五电流脉冲25可通过施加第三电流脉冲23和第一电流脉冲21来代替。然而，与将第三电流脉冲23和第一电流脉冲21顺序施加到存储器11的情况相比，第五电流脉冲25可更快地将存储器11的状态从状态4变为状态2。
下面，参照图3并结合图2来描述结合第一至第五电流脉冲21-25中的至少两个形成的电流脉冲26-33。
电流脉冲26：
通过结合第三电流脉冲23和第一电流脉冲21形成电流脉冲26。电流脉冲26可用于代替第五电流脉冲25以将状态4变为状态2。通过将电流脉冲26施加到第一记录层3和第二记录层5，记录层3和5的每一个的温度(T)都升高，达到或超过记录层3和5的熔点中较高的一个，因此，第一记录层3和第二记录层5熔解。之后，淬火第一记录层3和第二记录层5，使记录层3和5的每一个的温度(T)都下降，以满足TX1≤T＜TX2。在满足tx1＜t的时间(t)期间施加电流脉冲26。如图3所示，电流脉冲26首先出现幅度Ia1(实施例1中Ia1＝50mA)，并随后呈现幅度Ic1(实施例1中Ic1＝2mA)。电流脉冲26总共具有脉冲宽度tc1(实施例1中，tc1＝150ns)。
如上所述，电流脉冲26不是必需的，因为它可用第五电流脉冲25代替。然而，电流脉冲26即使在第一记录层3的熔点等于第二记录层5的熔点时，也能将存储器11的状态从状态4变为状态2，这是第五电流脉冲25无法实现的。
电流脉冲26首先提供一等于或高于记录层3和5熔点中较高的一个的温度，随后提供一在总共满足tx1≤t的时间(t)期间内满足TX1≤T＜TX2的温度(T)，将电流脉冲26施加到第一记录层3和第二记录层5，这时，第一记录层3和第二记录层5首先从晶相变为非晶相，随后，第一记录层3从非晶相变为晶相，而第二记录层5保持在非晶相。即，当将电流脉冲26施加到存储器11时，存储器11的状态从状态4经过状态1变为状态2。
电流脉冲27：
通过结合第三电流脉冲23和第二电流脉冲22形成电流脉冲27。电流脉冲27可用于将状态4变为状态3。通过将电流脉冲27施加到第一记录层3和第二记录层5，记录层3和5的每一个的温度(T)都升高，达到或超过记录层3和5的熔点中较高的一个，因此，第一记录层3和第二记录层5熔解。之后，淬火第一记录层3和第二记录层5，使记录层3和5的每一个的温度(T)都下降，以满足TX2≤T。在满足tx2≤t＜tx1的时间(t)期间施加电流脉冲27。如图3所示，电流脉冲27首先出现幅度Ia1，并随后呈现幅度Ic2(实施例1中Ic2＝4mA)。电流脉冲27总共具有脉冲宽度tc2(实施例1中，tc2＝100ns)。
电流脉冲27首先提供一等于或高于记录层3和5之熔点中较高的一个的温度，随后提供一在总共满足tx2≤t＜tx1的时间(t)期间内满足TX2≤T的温度(T)，将电流脉冲27施加到第一记录层3和第二记录层5，这时，第一记录层3和第二记录层5首先从晶相变为非晶相，随后，第一记录层3保持在非晶相，而第二记录层5从非晶相变为晶相。即，当将电流脉冲27施加到存储器11时，存储器11的状态从状态4经过状态1变为状态3。
电流脉冲28：
通过结合第一电流脉冲21和第三电流脉冲23形成电流脉冲28。电流脉冲28可用于将状态3变为状态1。通过将电流脉冲28施加到第一记录层3和第二记录层5，记录层3和5的温度都升高到在满足tx1≤t的时间(t)期间内满足TX1≤T＜TX2的一温度(T)，并进一步升高以达到或超过记录层3和5的熔点中较高的一个。如图3所示，电流脉冲28首先出现具有脉冲宽度tc1的幅度Ic1，并随后出现具有脉冲宽度ta1的幅度Ia1(实施例1中ta1＝50ns)。
电流脉冲28首先提供一在总共满足tx1≤t的时间(t)期间内满足TX1≤T＜TX2的温度(T)，随后提供一等于或高于记录层3和5之熔点中较高的一个的温度，将电流脉冲28施加到第一记录层3和第二记录层5，这时，第一记录层3从非晶相变为晶相，而第二记录层5保持在晶相，随后，第一记录层3和第二记录层5都从晶相变为非晶相。即，当将电流脉冲28施加到存储器11时，存储器11的状态从状态3经过状态4变为状态1。
电流脉冲29：
通过结合第二电流脉冲22和第三电流脉冲23形成电流脉冲29。电流脉冲29可用于将状态2变为状态1。通过将电流脉冲29施加到第一记录层3和第二记录层5，记录层3和5的温度都升高到在满足tx2≤t＜tx1的时间(t)期间内满足TX2≤T的一温度(T)，并进一步升高以达到或超过记录层3和5的熔点中较高的一个。如图3所示，电流脉冲29首先出现具有脉冲宽度tc2的幅度Ic2，并随后出现具有脉冲宽度ta1的幅度Ia1。
电流脉冲29首先提供一在总共满足tx2≤t＜tx1的时间(t)期间内满足TX2≤T的温度(T)，随后提供一等于或高于记录层3和5的熔点中较高的一个的温度，将电流脉冲29施加到第一记录层3和第二记录层5，这时，第一记录层3保持在晶相，而第二记录层5从非晶相变为晶相，随后，第一记录层3和第二记录层5都从晶相变为非晶相。即，当将电流脉冲29施加到存储器11时，存储器11的状态从状态2经过状态4变为状态1。
电流脉冲30：
通过结合第四电流脉冲24和第三电流脉冲23形成电流脉冲30。电流脉冲30可用于将状态2或状态3变为状态1。电流脉冲30可用于代替电流脉冲28或电流脉冲29。通过将电流脉冲30施加到第一记录层3和第二记录层5，记录层3和5的温度都升高到在满足tx1≤t的时间(t)期间内满足TX2≤T的一温度(T)，并进一步升高以达到或超过记录层3和5的熔点中较高的一个。如图3所示，电流脉冲30首先出现具有脉冲宽度tc1的幅度Ic2，并随后出现具有脉冲宽度ta1的幅度Ia1。
电流脉冲30首先提供一在满足tx1≤t的时间(t)期间内满足TX2≤T的温度(T)，随后提供一等于或高于记录层3和5之熔点中较高的一个的温度，将电流脉冲30施加到第一记录层3和第二记录层5，这时，第一记录层3和第二记录层5都可变为晶相，而无论记录层3和5之每一个处于哪一相(晶相或非晶相)，随后，第一记录层3和第二记录层5都从晶相变为非晶相。即，当将电流脉冲30施加到存储器11时，存储器11的状态从状态2或状态3经过状态4变为状态1。
电流脉冲31：
通过结合第二电流脉冲22和电流脉冲27(第三电流脉冲23和第二电流脉冲22的结合)形成电流脉冲31。电流脉冲31可用于将状态2变为状态3。通过将电流脉冲31施加到第一记录层3和第二记录层5，记录层3和5的温度都升高到在满足tx2≤t＜tx1的时间(t)期间内满足TX2≤T的一温度(T)。随后，在满足tx2≤t＜tx1的时间(t)期间内，记录层3和5的温度都升高以达到或超过记录层3和5的熔点中较高的一个，因此，第一记录层3和第二记录层5熔解；之后，淬火第一记录层3和第二记录层5，使记录层3和5的每一个的温度(T)都下降，以满足TX2≤T。如图3所示，电流脉冲31首先出现具有脉冲宽度tc2的幅度Ic2，并随后出现具有脉冲宽度tc2的幅度Ia1加Ic2。
电流脉冲31首先提供一在满足tx2≤t＜tx1的时间(t)期间内满足TX2≤T的温度(T)，随后在满足tx2≤t＜tx1的时间(t)期间内提供一等于或高于记录层3和5之熔点中较高的一个的温度，然后提供一满足TX2≤T的温度(T)，将电流脉冲31施加到第一记录层3和第二记录层5，这时，第一记录层3保持在晶相，而第二记录层5从非晶相变为晶相，随后，第一记录层3和第二记录层5都可从晶相变为非晶相，然后，第一记录层3保持在非晶相，而第二记录层5从非晶相变为晶相。即，当将电流脉冲31施加到存储器11时，存储器11的状态从状态2经过状态4和状态1变为状态3。
电流脉冲32：
通过结合第一电流脉冲21和第五电流脉冲25形成电流脉冲32。电流脉冲29可用于将状态3变为状态2。通过将电流脉冲32施加到第一记录层3和第二记录层5，记录层3和5的温度都升高到在满足tx1≤t的时间(t)期间内满足TX1≤T＜Tx2的一温度(T)，并进一步升高到温度Tm2。如图3所示，电流脉冲32首先出现具有脉冲宽度tc1的幅度Ic1，并随后出现具有脉冲宽度ta2(实施例1中，ta2＝50ns)的幅度Ia2(实施例1中Ia2＝30mA)。
电流脉冲32首先提供在满足tx1≤t的时间(t)期间内满足TX1≤T＜Tx2的一温度(T)，随后提供一温度Tm2，将电流脉冲32施加到第一记录层3和第二记录层5，这时，第一记录层3从非晶相变为晶相，而第二记录层5保持在晶相，随后，第一记录层3保持在晶相，而第二记录层5从晶相变为非晶相。即，当将电流脉冲32施加到存储器11时，存储器11的状态从状态3经过状态4变为状态2。
电流脉冲33：
通过结合第一电流脉冲21和电流脉冲26(第三电流脉冲23和第一电流脉冲21的结合)形成电流脉冲33。电流脉冲33可代替电流脉冲32，用于将状态3变为状态2。通过将电流脉冲33施加到第一记录层3和第二记录层5，记录层3和5的温度都升高到在满足tx1≤t的时间(t)期间内满足TX1≤T＜Tx2的一温度(T)。之后，在满足tx1≤t的时间(t)期间内，记录层3和5的温度都升高以达到或超过记录层3和5的熔点中较高的一个；之后，淬火第一记录层3和第二记录层5，使记录层3和5的每一个的温度(T)都下降，以满足TX1≤T＜Tx2。如图3所示，电流脉冲33首先出现具有脉冲宽度tc1的幅度Ic1，并随后出现具有脉冲宽度tc1的幅度Ia1加上幅度Ic1。
电流脉冲33首先提供在满足tx1≤t的时间(t)期间内满足TX1≤T＜Tx2的温度(T)，随后在满足tx1≤t的时间(t)期间内提供一等于或高于记录层3和5之熔点中较高的一个的温度，然后提供一满足TX1≤T＜Tx2的温度(T)，将电流脉冲33施加到第一记录层3和第二记录层5，这时，第一记录层3从非晶相变为晶相，而第二记录层5保持在晶相，随后，第一记录层3和第二记录层5都从晶相变为非晶相，之后，第一记录层3从非晶相变为晶相，而第二记录层5保持在非晶相。即，当将电流脉冲33施加到存储器11时，存储器11的状态从状态3经过状态4和状态1变为状态2。
当将电流脉冲28-33之一施加到存储器11时，在存储器11的状态最终达到期望状态之前总会暂时变为状态4。采用这种设置是因为当第一记录层3和第二记录层5之一为非晶相(高电阻状态)时，非晶相记录层消耗了施加的电流脉冲的大部分电能，在这种情况下，电能不可能施加到另一晶相记录层，因此，只有晶相记录层的相态(低电阻状态)可变为非晶相。如此设计电流脉冲28-33，使得两个记录层的相态都先变为晶相，随后变为非晶相。
本发明的写入/读取设备12(图1)使用三种电流脉冲及其组合来将第一记录层3和第二记录层5的相态控制在晶相和非晶相之间，因此，记录层3和5的每一个的相态都从任何相态变为期望的相态。
下面参照图1来描述从存储器11读取信息的方法。当从存储器11中读取信息时，开关10关闭，使得写入/读取设备12经施加部13连接到存储器11上。电阻测量部8将一电流脉冲Ir施加到第一记录层3和第二记录层5，并根据底部电极2和顶部电极6之间产生的势差来检测记录层3和5的电阻值(第一记录层3的电阻值和第二记录层5的电阻值之和)。可由脉冲发生器7代替电阻测量部8来产生电流脉冲Ir。此时，开关9关闭。电流脉冲Ir具有幅度和脉冲宽度，其大小使得第一记录层3和第二记录层5中不会产生相变。电流脉冲Ir最好为Ir(mA)≤0.02。
图4是说明使用本发明的写入/读取设备12从存储器11中读取信息的方法的流程图。下面结合图1参照图4来描述从存储器11中读取信息的方法的步骤。
步骤S401：将电流脉冲Ir通过施加部13施加到第一记录层3和第二记录层5。
步骤S402：电阻测量部8测量第一记录层3和第二记录层5的电阻值和。
步骤S403：确定部16确定状态1-4中的哪一个对应于测量到的电阻值的和。
通过这些步骤，从存储器11中读取信息。
在图2和图4所述实施例中，写入/读取设备12具有写入功能和读取功能。然而，根据本发明，设备12可仅具有写入(及擦除)功能和读取功能之一。在设备12仅执行写入(及擦除)操作的情况下，设备12中可省略电阻测量部8和确定部16。此时，设备12是将信息写入存储器11(或从存储器11中擦除)的设备。在设备12仅执行读取操作的情况下，设备12中可省略脉冲发生器7。另外，可用手动操作用于在写入(擦除)功能和读取功能之间切换的开关9和10。或者，提供一根据从设备12的外部提供的外部命令来控制开关9和10的控制部。
在图1所述实施例中，仅使用单个存储器11。然而，包括多个排列成矩阵的存储器11的存储器结构也在本发明的范围内。
图5表示由存储装置和连接到该存储装置的外部电路形成的典型结构，该存储装置包括排列成矩阵的本发明的多个存储器。类似元件用图1中所用的类似标号表示，并省略其详细说明。
外部电路54包括一脉冲发生器7、电阻测量部8、开关9和10、确定部16和控制部51。存储部58包括具有行解码器和列解码器的施加部13，位线52、字线53和由多个存储器11形成的存储器阵列55。
控制部51通过线56向脉冲发生器7和电阻测量部8提供表示执行写入操作和读取操作中哪一个的控制信息，例如命令或类似信息。根据从控制部51接收的控制信息，脉冲发生器7和电阻测量部8相应地打开或关闭开关9和10，以执行写入操作或读取操作。另外，控制部51通过线57向施加部13提供表示电流脉冲施加到存储器阵列55中哪个存储器11的地址信息。
施加部13的行解码器和列解码器分别选择对应于接收到的地址信息指定的存储器11的字线53和位线52。接着，将电流脉冲施加到指定的存储器11以将信息写入指定存储器11或从指定存储器11中读取信息。
各具有图1所示结构的多个存储器11可排列成图5中所示的矩阵，由此可增加存储装置的容量。
(实施例2)
在实施例1中，存储器11包括两个记录层。然而，根据本发明，包括在单个存储器中的记录层的数量不限于两个。在实施例2中，描述了包括N个记录层(N为大于2的自然数)的存储器。
图6表示包括N个记录层62的存储器60。类似元件用图1中所用的类似参考编号表示，并省略其详细说明。存储器60包括衬底1、第一至第(N-1)个中间层61、N个记录层62和顶部电极6。
第一至第(N-1)个中间层61因图1的中间层4的相同原因而被提供，即防止构成N个记录层62之一的原子在其间移动扩散。优选的是，第一至第(N-1)个中间层61是导电的，并由单个金属材料、例如Al、Au、Ag、Cu、Pt、Ti、W等或其组合(合金材料)构成。但中间层61的材料不限于这些材料。
值得注意的是，可采用将电流脉冲施加到N个记录层62的任何结构来代替底部电极2和/或顶部电极6。例如，如果衬底1是导电的，则可省略底部电极2。另外，当N个记录层62由构成N个记录层62的原子不能在其间移动扩散的材料构成时，可省略中间层4。
N个记录层由晶相和非晶相之间的可逆相变是因施加电能(例如电脉冲或类似电能)引起的温度升高产生的材料构成。选择N个记录层62的材料，以满足下述条件1-3：
条件1：N个记录层62中第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN。
条件2：N个记录层62中第m记录层(1≤m≤N)的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN。
条件3：非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，N个记录层的电阻值之和为2N值之一。
通过满足条件1和条件2，N个记录层62中每一个的相态都可被设定到期望状态(非晶相或晶相)。另外，通过满足条件3，能够可辨别地检测出N个记录层62的相态组合所代表的2N个状态。这样，存储器60的N个记录层62可存储对应于2N个状态的2N-值信息(N个位)。在该结构中，每个记录层的相态被控制在晶相和非晶相之间。这比分段控制单个记录层的相态容易。
可用具有这种结构的存储器60来代替图1所示存储器11。可用图1所示写入/读取设备12来将信息写入存储器60中或从存储器60中读取信息。
在具有上述结构的存储器60中，N个记录层62的每一个都是处于非晶相和晶相之一，因此，存储器60的状态可以是N个记录层62的相态结合所表示的2N个状态之一。在实施例2中，“状态1”表示所有N个记录层62都为非晶相的状态。“状态2N”表示所有N个记录层62都为晶相的状态。从状态1转变为状态2至状态2N中之任一状态的操作被称为“写入”操作。另一方面，从状态2至状态2N中任一状态转变为状态1的操作被称为“擦除”操作。N个记录层62中每一个的相态被变为期望的相态，因而可将信息写入存储器60中或从存储器60中擦除。
下面参照图1所示的写入/读取设备12来描述将信息写入存储器60中的方法或从存储器60中擦除信息的方法(假设图1所示存储器11由图6的存储器60所代替)。
当将信息写入存储器60中或从存储器60中擦除信息时，关闭开关9，打开开关10。脉冲发生器7生成具有将N个记录层62的相态变为期望的相态所需的幅度和宽度的电流脉冲。将脉冲发生器7生成的电流脉冲通过施加部13施加到存储器60的N个记录层62。
图7表示用于改变N个记录层的相态的电流脉冲的波形。
电流脉冲(结晶化脉冲)70：
采用结晶化脉冲70以仅将第m记录层(1≤m≤N)从非晶相变为晶相。对N个记录层62的每一层提供结晶化脉冲70。当将结晶化脉冲70施加到N个记录层62时，所有N个记录层62的温度都增加到在时间(tx)满足txm≤tx＜tx(m-1)时满足TXm≤TX＜TX(m+1)的温度(TX)。通过将具有幅度Icm和脉冲宽度tcm的结晶化脉冲70施加到N个记录层62，仅在第m记录层中达到结晶化温度(Txm)和结晶化时间(txm)，因此，仅第m记录层从非晶相变为晶相。
这样，通过将在时间(tx)满足txm≤tx＜tx(m-1)时满足TXm≤TX＜TX(m+1)的温度(TX)的结晶化脉冲70通过施加部13施加到N个记录层62，仅第m记录层从非晶相变为晶相，而其它记录层的相态保持不变。值得注意的是，当m＝1时，上述关系txm≤tx＜tx(m-1)可表示为tx1≤tx。当m＝N时，上述的关系TXm≤TX＜TX(m+1)可表示为TXN≤TX。
电流脉冲(非结晶化脉冲)71：
采用非结晶化脉冲71以仅将存储器60的状态从状态2N变为状态1。当将非结晶化脉冲71施加到N个记录层62时，所有N个记录层62的温度都增加到等于或高于N个记录层62中熔点最高的那个的温度。通过将具有幅度IaN+1和脉冲宽度taN+1的非结晶化脉冲71施加到N个记录层62，所有N个记录层62都达到或超过其熔点而被熔解，之后，淬火所有N个记录层62，因而将所有N个记录层62从晶相变为非晶相。
这样，通过将提供一等于或高于N个记录层62中熔点最高的那个的温度的非结晶化脉冲71通过施加部13施加到N个记录层62，所有N个记录层62可从晶相变为非晶相。
通过顺序地为N个记录层62中的相应非晶相记录层施加结晶化脉冲70到存储器60，任何存储器60的当前状态都可被变为状态2N。或者，通过将非结晶化脉冲71施加到状态2N下的存储器60，可将存储器60从状态2N变为状态1。或者，当存储器60为状态1时，通过为期望从非晶相变为晶相的N个记录层62中的一个或多个非晶相记录层而顺序地将结晶化脉冲施加到存储器60，存储器60可从状态1变为任何期望的状态。通过使用结晶化脉冲70、非结晶化脉冲71或其组合，存储器60的状态可从状态2N的任何一个变为另一个。
电流脉冲72：
采用电流脉冲72以将N个记录层62中的第m至第(m+n-1)记录层(1≤m≤N)从非晶相变为晶相。当通过施加部13将电流脉冲72施加到N个记录层62时，所有N个记录层62的温度都增加到在时间(tx)满足txm≤tx＜tx(m-1)时满足TX(m+n-1)≤TX＜TX(m+n)的温度(TX)。通过将具有幅度
Ic(m+n-1)和脉冲宽度tcm的电流脉冲72施加到N个记录层62，在第m至第(m+n-1)记录层的每一层中，达到结晶化温度(Tx(m+n-1))和结晶化时间(txm)，因此，仅第m至第(m+n-1)记录层从非晶相变为晶相。
这样，通过将在时间(tx)满足txm≤tx＜tx(m-1)时满足TX(m+n-1)≤TX＜
TX(m+n)的温度(TX)的电流脉冲72通过施加部13施加到N个记录层62，所有N个记录层62的第m至第(m+n-1)记录层可从非晶相变为晶相。
电流脉冲72不是必需的，因为可通过将对应于第m至第(m+n-1)记录层的结晶化脉冲70顺序地施加到存储器60，可将第m至第(m+n-1)记录层从非晶相变为晶相。但与将对应于第m至第(m+n-1)记录层的结晶化脉冲70顺序地施加到存储器60的情况相比，电流脉冲72可更快地将第m至第(m+n-1)记录层从非晶相变为晶相。
电流脉冲73：
采用电流脉冲73以将存储器60的状态从状态1变为状态2N。当将电流脉冲73施加到N个记录层62时，所有N个记录层62的温度都增加到在时间(tx)满足tx1≤tx时满足TXN≤TX的温度(TX)。通过将具有幅度IcN和脉冲宽度tc1的电流脉冲73施加到N个记录层62，在所有N个记录层62中，都达到结晶化温度(TXN)和结晶化时间(tx1)，因而所有N个记录层62从非晶相变为晶相。
这样，通过将提供一在时间(tx)满足tx1≤tx时满足TXN≤TX的温度(TX)的电流脉冲73通过施加部13施加到N个记录层62，所有N个记录层62从非晶相变为晶相。
电流脉冲73不是必需的，因为可通过将结晶化脉冲70顺序地施加到存储器60，可将所有N个记录层62从非晶相变为晶相。但与将结晶化脉冲70顺序地施加到存储器60的情况相比，电流脉冲73可更快地将存储器60的状态从状态1变为状态2N。
电流脉冲74：
电流脉冲74通过结合电流脉冲73和非结晶化脉冲71来形成。当N个记录层62中至少一个记录层为非晶相时，采用电流脉冲74以将存储器60的状态变为状态1。通过将电流脉冲74施加到N个记录层62，所有N个记录层62的温度(T)都增加到在时间(tx)满足tx1≤tx时满足TX≥TXN的温度(TX)，并进一步升高以达到N个记录层62中最高的熔点。通过将首先出现具有脉冲宽度tc1的幅度IcN、并随后出现具有脉冲宽度taN+1的幅度IaN+1的电流脉冲74施加到N个记录层62，在所有的N个记录层62中，达到结晶化温度(TXN)和结晶化时间(tx1)，因此，所有N个记录层62从非晶相变为晶相，之后，所有N个记录层62达到或超过N个记录层62中最高的熔点，因此，熔解所有N个记录层62。然后，淬火所有N个记录层62，因而将所有N个记录层62从晶相变为非晶相。
电流脉冲74不是必需的，因为可通过顺序将结晶化脉冲70施加到存储器60来将所有N个记录层62变为晶相(状态2N)，接着，通过将非结晶化脉冲71施加到存储器60可将存储器60的状态从状态2N变为状态1。但与对第一至第N记录层的结晶化脉冲70和非结晶化脉冲71顺序地施加到存储器60的情况相比，电流脉冲74可更快地将存储器60的状态从除状态2N以外的任何状态变为状态1。
电流脉冲75：
在N个记录层62中一个或多个记录层中每一个具有等于或低于温度Tm的熔点、并且N个记录层中的其它记录层的每一个都具有一高于温度Tm的熔点的情况下，采用电流脉冲75，以便将一个或多个记录层从晶相变为非晶相，而其它记录层保持为晶相。通过将电流脉冲75施加到N个记录层62，所有N个记录层62的温度都升高，使得一个或多个记录层的每一个都达到温度Tm。脉冲发生器生成一电流脉冲，可产生温度Tm。通过将具有脉冲宽度tam和幅度Iam的电流脉冲75施加到N个记录层62，具有熔点等于或低于温度Tm的一个或多个记录层中每一个达到温度Tm，以从晶相变为非晶相。
温度Tm可以是等于或高于N个记录层62之最低熔点并低于N个记录层62之最高熔点的任何温度。通过确定温度Tm，可将N个记录层62分为由一个或多个其中每个层都具有等于或低于温度Tm的熔点的记录层构成的一个组和由其它其中每个层都具有高于温度Tm的熔点的记录层构成的一个组。通过将提供温度Tm的电流脉冲75施加到N个记录层62，可将具有等于或低于温度Tm的熔点的每一个记录层从晶相变为非晶相。
当N个记录层62的熔点不同时，电流脉冲75是有用的，但电流脉冲75不是必需的，因为通过顺序将非结晶化脉冲71和结晶化脉冲70代替电流脉冲75施加到存储器60，可将N个记录层62中仅期望的记录层变为晶相。但与顺序将非结晶化脉冲71和结晶化脉冲70施加到存储器60的情况相比，电流脉冲75可更快地将N个记录层62中仅期望的记录层变为晶相。
当已知N个记录层62的当前相态时，通过结合非结晶化脉冲71和结晶化脉冲70可将N个记录层62的相态变为期望的相态。下面通过结合图8描述的读取方法可识别N个记录层62的当前相态(初始状态)。值得注意的是，通过顺序将对应于第一至第N个记录层中相应的一个的结晶化脉冲70施加到存储器60上(或将电流脉冲73施加到存储器60上)，存储器60的状态从任何状态变为状态2N。可将如此得到的状态2N用作初始状态，来将N个记录层62的相态变为期望的相态。通过这种设置，可省略读取操作，因为不必识别N个记录层62的当前相态。然而，存储器60的初始状态不限于状态2N。
下面参照图1所示写入/读取设备12来描述从存储器60中读取信息的方法(假设图1所示存储器11由图6的存储器60所代替)。实施例2的读取方法基本上与参照图4描述的实施例1中的方法相同。当从存储器60中读取信息时，关闭开关10，因此，写入/读取设备12通过施加部13与存储器60连接。电阻测量部8将一电流脉冲Ir施加到N个记录层62，并根据底部电极2和顶部电极6之间产生的势差来检测N个记录层62的电阻值(N个记录层62之每一层的电阻值之和)。电流脉冲Ir具有幅度和脉冲宽度，其大小使得N个记录层62中不会产生相变。
图8是说明使用本发明的写入/读取设备12从存储器60中读取信息的方法的流程图。下面结合图1参照图8来描述从存储器60中读取信息的方法的步骤。
步骤S801：将电流脉冲Ir通过施加部13施加到N个记录层62。
步骤S802：电阻测量部8测量N个记录层62的电阻值之和。
步骤S803：确定部16确定状态1-2N中的哪一个对应于测量到的电阻值之和。
通过这些步骤，从存储器60中读取信息。
值得注意的是，每一存储器都具有图6所示结构的多个存储器60可如图5所示设置成矩阵，因而可以增加存储装置的容量。
在图6的存储器60中，按从第一记录层至第N记录层的顺序来形成记录层62。但第一记录层至第N记录层可以按任何其它顺序(例如随机顺序)形成。
本发明的存储器包括：第一记录层和第二记录层，每个记录层都通过利用晶相和非晶相之间的可逆相变来记录信息，该相变可以是由于施加电流脉冲引起的温度升高而产生的。第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2因此可将第一和第二记录层中的每一个都设置为期望的相态(非晶相或晶相)。另外，当非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2时，Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同。因此，能够可辨别地检测出第一记录层的相态和第二记录层的相态的组合所表示的存储器的四个状态。在该结构中，每个记录层的相态都被控制在晶相和非晶相之间。这比分段控制单个记录层的相态容易。记录层的数量不限于2。即使是包括多于两个记录层的存储器也可获得本发明相同的效果。
在不脱离本发明的范围和精神下，对于本领域的技术人员而言，各种其它的变化将是明显的，并且可以容易地实现。因此，并不打算将下权利要求书的范围限定在上述的描述中，可广泛地解释权利要求。

Claims (36)

1、一种存储器，包括：
一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和
一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，
第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，及
Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2。
2.根据权利要求1所述的存储器，其中，第一记录层的熔点Tm1满足关系400≤Tm1(℃)≤800。
3.根据权利要求1所述的存储器，其中，第二记录层的熔点Tm2满足关系300≤Tm2(℃)≤700。
4.根据权利要求1所述的存储器，其中，第一记录层的结晶化温度TX1满足关系130≤TX1(℃)≤230。
5.根据权利要求1所述的存储器，其中，第二记录层的结晶化温度TX2满足关系160≤TX2(℃)≤260。
6.根据权利要求1所述的存储器，其中，第一记录层的结晶化时间tx1满足关系5≤tx1(ns)≤200。
7.根据权利要求1所述的存储器，其中，第二记录层的结晶化时间tx2满足关系2≤tx2(ns)≤150。
8.根据权利要求1所述的存储器，其中：
第一记录层包括三种元素，Ge、Sb和Te；及
第二记录层包括(Sb-Te)-M1，其中，M1是从包含Ag、In、Ge、Sn、Se、Bi、Au和Mn的一组中选择的至少一种。
9.根据权利要求1所述的存储器，其中，第一记录层形成于衬底上，顶部电极形成于第二记录层上。
10.根据权利要求9的存储器，其中，底部电极形成于衬底和第一记录层之间。
11.根据权利要求1所述的存储器，其中，在第一记录层和第二记录层之间形成中间层。
12.根据权利要求1所述的存储器，其中，非晶相中第一记录层的比电阻ra1为1.0≤ra1(Ω·cm)≤1×107。
13.根据权利要求1所述的存储器，其中，非晶相中第二记录层的比电阻ra2为2.0≤ra2(Ω·cm)≤2×107。
14.根据权利要求1所述的存储器，其中，晶相中第一记录层的比电阻rc1为1×10-3≤rc1(Ω·cm)≤1.0。
15.根据权利要求1所述的存储器，其中，晶相中第二记录层的比电阻rc2为1×10-3≤rc2(Ω·cm)≤1.0。
16.一种写入设备，用于将信息写入存储器中，该存储器包括：
一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和
一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是由于施加电流脉冲引起的温度升高而产生的，
其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，
第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，及
Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2，及
该写入设备包括：
一脉冲发生器，用于生成至少第一至第三电流脉冲；和
一施加部，通过该施加部，该至少第一至第三电流脉冲被施加到第一记录层和第二记录层，
其中，为了将第一记录层从非晶相变为晶相、而第二记录层的相态保持不变，该脉冲发生器生成第一电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX1≤T＜TX2，
为了将第二记录层从非晶相变为晶相、而第一记录层的相态保持不变，脉冲发生器生成第二电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx2≤t＜tx1时满足TX2≤T，及
为了将第一记录层和第二记录层都从晶相变为非晶相，该脉冲发生器生成第三电流脉冲，该脉冲提供一等于或高于第一和第二记录层之熔点中较高一个的温度。
17.根据权利要求16所述的写入设备，其中，第一电流脉冲的脉冲幅度Ic1为0.02≤Ic1(mA)≤10，第一电流脉冲的脉冲宽度tc1为5≤tc1(ns)≤200。
18.根据权利要求16所述的写入设备，其中，第二电流脉冲的脉冲幅度Ic2为0.05≤Ic2(mA)≤20，第二电流脉冲的脉冲宽度tc2为2≤tc2(ns)≤150。
19.根据权利要求16所述的写入设备，其中，第三电流脉冲的脉冲幅度Ia1为0.1≤Ia1(mA)≤200，第三电流脉冲的脉冲宽度ta1为1≤ta1(ns)≤100。
20.根据权利要求16所述的写入设备，其中，为了将第一记录层和第二记录层都从非晶相变为晶相，该脉冲发生器生成第四电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX2≤T。
21.根据权利要求20所述的写入设备，其中，第四电流脉冲的脉冲幅度Ic12为0.05≤Ic12(mA)≤20，第四电流脉冲的脉冲宽度tc12为5≤tc12(ns)≤200。
22.根据权利要求16所述的写入设备，其中，当第一记录层的熔点Tm1和第二记录层的熔点Tm2具有关系Tm1≠Tm2时，为了将具有熔点Tm1和Tm2中较低的一个的记录层从晶相变为非晶相、而具有熔点Tm1和Tm2中较高的一个的记录层的相态保持在晶相，该脉冲发生器生成第五电流脉冲，该脉冲提供一等于或高于熔点Tm1和Tm2中较低的一个并低于熔点Tm1和Tm2中较高的一个的温度。
23.根据权利要求22所述的写入设备，其中，该第五电流脉冲的脉冲幅度Ia2为0.05≤Ia2(mA)≤160，第五电流脉冲的脉冲宽度ta2为1≤ta2(ns)≤100。
24.一种读取设备，用于从存储器中读取信息，该存储器包括：
一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和
一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，
第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，及
Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2，及
该读取设备包括：
一施加部，通过该施加部，将电流脉冲施加到该第一记录层和该第二记录层；
一电阻测量装置，用于测量第一记录层和第二记录层的电阻之和；及
一确定部，用于确定四个不同的电阻值之和Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2中的哪一个等于测量到的第一记录层和第二记录层的电阻值之和。
25.根据权利要求24所述的读取设备，其中，该电流脉冲具有一幅度Ir，该幅度的大小可导致在第一记录层和第二记录层中不引起相变。
26.根据权利要求25所述的读取设备，其中，该电流脉冲的幅度Ir为Ir(mA)≤0.02。
27.一种存储器，包括：
N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系
TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，
第m记录层的结晶化时间txm满足关系
tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞tXN，及
非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，N个记录层的电阻值之和为2N值之一。
28.一种写入设备，用于将信息写入存储器中，该存储器包括：
N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系
TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，
第m记录层的结晶化时间txm满足关系
tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，及
非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，该N个记录层的电阻值之和为2N值之一，及
该写入设备包括：
一脉冲发生器，用于生成至少N个结晶化脉冲和非结晶化脉冲；和
一施加部，通过该施加部，该至少N个结晶化脉冲和非结晶化脉冲被施加到该N个记录层，
其中，为了仅将第m记录层从非晶相变为晶相、而其它记录层的相态保持不变，该脉冲发生器生成结晶化脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足txm≤tx＜tx(m-1)时满足TXm≤TX＜TX(m+1)，及
为了将所有N个记录层都从晶相变为非晶相，该脉冲发生器生成非结晶化脉冲，该脉冲提供一等于或高于N个记录层之熔点中最高一个的温度。
29.根据权利要求28所述的写入设备，其中，为了将所有N个记录层都从非晶相变为晶相，该脉冲发生器生成电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤tx时满足TXN≤TX。
30.根据权利要求28所述的写入设备，其中，为了将该N个记录层中的第m至第(m+n-1)个记录层都从非晶相变为晶相，该脉冲发生器生成电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足txm≤tx＜
tx(m-1)时满足TX(m+n-1)≤TX＜TX(m+n)。
31.根据权利要求28所述的写入设备，其中，当该N个记录层中的一个或多个记录层的每一个都具有一等于或低于温度Tm的熔点、且该N个记录层中的其它记录层的每一个都具有一高于温度Tm的熔点时，为了将该一个或多个记录层从晶相变为非晶相、而其它记录层保持为晶相，该脉冲发生器生成电流脉冲，该脉冲产生温度Tm。
32.一种读取设备，用于从存储器中读取信息，该存储器包括：
N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，
第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…txN，及
非晶相中N个记录层的电阻值彼此不同，晶相中N个记录层的电阻值彼此不同，该N个记录层的电阻值之和为2N值之一，及
该读取设备包括：
一施加部，通过该施加部，将电流脉冲施加到该N个记录层；
一电阻测量装置，用于测量该N个记录层的电阻之和；及
一确定部，用于确定对电阻值之和的2N个不同的值中的哪一个等于测量到的N个记录层的电阻值之和。
33.一种用于将信息写入存储器中的方法，该存储器包括：
一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和
一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，
第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，及
Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2，及
该写入方法包括以下步骤：
生成至少第一至第三电流脉冲；和
将该至少第一至第三电流脉冲施加到第一记录层和第二记录层，
其中，在生成该至少第一至第三电流脉冲的步骤中，为了将第一记录层从非晶相变为晶相、而第二记录层的相态保持不变，该脉冲发生器生成第一电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx1≤t时满足TX1≤T＜TX2，
为了将第二记录层从非晶相变为晶相、而第一记录层的相态保持不变，该脉冲发生器生成第二电流脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足tx2≤t＜tx1时满足TX2≤T，及
为了将第一记录层和第二记录层都从晶相变为非晶相，该脉冲发生器生成第三电流脉冲，该脉冲提供一等于或高于第一和第二记录层之熔点中较高一个的温度。
34.一种用于从存储器中读取信息的方法，该存储器包括：
一第一记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的；和
一第二记录层，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第一记录层的结晶化温度TX1和第二记录层的结晶化温度TX2具有关系TX1＜TX2，
第一记录层的结晶化时间tx1和第二记录层的结晶化时间tx2具有关系tx1＞tx2，及
Ra1+Ra2、Ra1+Rc2、Rc1+Ra2和Rc1+Rc2彼此不同，其中，非晶相中第一记录层的电阻值为Ra1，晶相中第一记录层的电阻值为Rc1，非晶相中第二记录层的电阻值为Ra2，晶相中第二记录层的电阻值为Rc2，及
该读取方法包括以下步骤：
将电流脉冲施加到第一记录层和第二记录层；
测量第一记录层和第二记录层的电阻之和；及
确定四个不同的电阻值之和Ra1+Ra2、Ra1+Ra2、Rc1+Ra2和Rc1+Rc2中的哪一个等于测量到的第一记录层和第二记录层的电阻值之和。
35.一种用于将信息写入存储器中的方法，该存储器包括：
N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，
第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，及
非晶相中该N个记录层的电阻值彼此不同，晶相中该N个记录层的电阻值彼此不同，该N个记录层的电阻值之和为2N值之一，及
该写入方法包括以下步骤：
生成至少N个结晶化脉冲和非结晶化脉冲；和
将该至少N个结晶化脉冲和非结晶化脉冲施加到该N个记录层，
其中，在生成该第一至第(N+1)个电流脉冲的步骤中，为了仅将第m记录层从非晶相变为晶相、而其它记录层的相态保持不变，该脉冲发生器生成结晶化脉冲，该脉冲提供一温度(T)，该温度在时间(t)满足txm≤tx＜tx(m-1)时满足TXm≤TX＜TX(m+1)，
为了将所有该N个记录层都从晶相变为非晶相，该脉冲发生器生成非结晶化脉冲，该脉冲提供一等于或高于该N个记录层之熔点中最高一个的温度。
36.一种用于从存储器中读取信息的方法，该存储器包括：
N个记录层(N为满足N＞2的自然数)，用于利用晶相和非晶相之间的可逆相变来记录信息，该相变是因施加电流脉冲引起的温度升高而产生的，
其中，第m记录层(1≤m≤N)的结晶化温度TXm满足关系TX1＜TX2＜…＜TXm-1＜TXm＜TXm+1＜…＜TXN，
第m记录层的结晶化时间txm满足关系tx1＞tx2＞…＞txm-1＞txm＞txm+1＞…＞txN，及
非晶相中该N个记录层的电阻值彼此不同，晶相中该N个记录层的电阻值彼此不同，该N个记录层的电阻值之和为2N值之一，及
该读取方法包括以下步骤：
将电流脉冲施加到该N个记录层；
测量该N个记录层的电阻之和；和
确定对电阻值之和的2N个不同的值中的哪一个等于测量到的该N个记录层的电阻值之和。
CN01135992.7A 2000-10-27 2001-10-29 存储器、写入设备、读取设备、写入方法和读取方法 Expired - Fee Related CN1203550C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP328555/2000 2000-10-27
JP2000328555 2000-10-27

Publications (2)

Publication Number Publication Date
CN1351379A true CN1351379A (zh) 2002-05-29
CN1203550C CN1203550C (zh) 2005-05-25

Family

ID=18805390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01135992.7A Expired - Fee Related CN1203550C (zh) 2000-10-27 2001-10-29 存储器、写入设备、读取设备、写入方法和读取方法

Country Status (5)

Country Link
US (1) US6809401B2 (zh)
EP (1) EP1202285B1 (zh)
CN (1) CN1203550C (zh)
DE (1) DE60127635T2 (zh)
HK (1) HK1045022A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386882C (zh) * 2004-12-20 2008-05-07 旺宏电子股份有限公司 非易失性存储器及其操作方法
CN1637948B (zh) * 2003-12-30 2011-02-23 三星电子株式会社 用于相变存储阵列的置位编程方法和写入驱动器电路
CN102044292A (zh) * 2009-09-22 2011-05-04 旺宏电子股份有限公司 通过改变重置振幅的pcm多层单元存储编程
CN101315811B (zh) * 2008-07-22 2011-06-01 中国科学院上海微系统与信息技术研究所 动态相变存储器
CN101471133B (zh) * 2007-12-27 2011-12-28 株式会社日立制作所 层叠有存储器阵列的半导体装置
CN101506898B (zh) * 2006-07-31 2012-07-04 桑迪士克3D公司 用于并入有可逆极性字线和位线解码器的无源元件存储器阵列的方法和设备
CN101685669B (zh) * 2008-06-27 2012-07-25 旺宏电子股份有限公司 相变式存储装置和其操作方法
CN103078053A (zh) * 2012-12-21 2013-05-01 北京大学 一种多值阻变存储器及其制备方法
CN109716436A (zh) * 2016-10-04 2019-05-03 高通股份有限公司 存储器系统中用以支持同时存储器读取和写入操作的单独读取和写入地址解码

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
CN1311553C (zh) * 2001-12-12 2007-04-18 松下电器产业株式会社 非易失性存储器及其制造方法
US20030128646A1 (en) * 2002-01-09 2003-07-10 Peter Nangle Asymmetrical programming mechanism for non-volatile memory
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
ATE387726T1 (de) 2002-12-19 2008-03-15 Nxp Bv Phasenwechsel-material enthaltendes elektrisches bauelement
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US7718987B2 (en) * 2004-02-19 2010-05-18 Agency For Science, Technology And Research Electrically writable and erasable memory medium having a data element with two or more multiple-layer structures made of individual layers
DE102004026109A1 (de) * 2004-05-28 2005-12-22 Infineon Technologies Ag Halbleiterspeicherzelle und Verfahren zu deren Herstellung
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
WO2006123305A1 (en) * 2005-05-19 2006-11-23 Koninklijke Philips Electronics N.V. Method for controlling the 'first-to-melt' region in a pcm cell and devices obtained thereof
US7221579B2 (en) * 2005-06-13 2007-05-22 International Business Machines Corporation Method and structure for high performance phase change memory
TWI310558B (en) * 2006-06-02 2009-06-01 Ind Tech Res Inst Phase change memory cell
US8279704B2 (en) * 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
JP5539610B2 (ja) 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
US20090039331A1 (en) * 2007-08-07 2009-02-12 International Business Machines Corporation Phase change material structures
JP4595125B2 (ja) 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
JP4621897B2 (ja) 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
JP5466838B2 (ja) * 2008-07-09 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 相変化固体メモリの記録材料及び相変化固体メモリ
JP4635236B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリの製造方法
JP2010171196A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc 固体メモリ及び半導体装置
JP4599598B2 (ja) 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
US20100283029A1 (en) * 2009-05-11 2010-11-11 Charles Dennison Programmable resistance memory and method of making same
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
KR101571148B1 (ko) * 2009-09-02 2015-11-23 삼성전자주식회사 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템
US8724369B2 (en) 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8395926B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers and lateral arrangement
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
FR3084963B1 (fr) 2018-08-08 2022-12-16 Commissariat Energie Atomique Dispositif memoire
FR3084961B1 (fr) 2018-08-08 2021-12-10 Commissariat Energie Atomique Dispositif memoire
FR3107138B1 (fr) 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
JPS60164937A (ja) 1984-02-08 1985-08-28 Hitachi Ltd 情報記録媒体
JPH03275382A (ja) 1990-03-27 1991-12-06 Fuji Photo Film Co Ltd 光記録媒体及び記録再生方法
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
EP0957477A3 (en) * 1998-05-15 2003-11-05 Matsushita Electric Industrial Co., Ltd. Optical information recording medium, recording and reproducing method therefor and optical information recording and reproduction apparatus
TWI233098B (en) 2000-08-31 2005-05-21 Matsushita Electric Ind Co Ltd Data recoding medium, the manufacturing method thereof, and the record reproducing method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637948B (zh) * 2003-12-30 2011-02-23 三星电子株式会社 用于相变存储阵列的置位编程方法和写入驱动器电路
CN100386882C (zh) * 2004-12-20 2008-05-07 旺宏电子股份有限公司 非易失性存储器及其操作方法
CN101506898B (zh) * 2006-07-31 2012-07-04 桑迪士克3D公司 用于并入有可逆极性字线和位线解码器的无源元件存储器阵列的方法和设备
CN101471133B (zh) * 2007-12-27 2011-12-28 株式会社日立制作所 层叠有存储器阵列的半导体装置
CN101685669B (zh) * 2008-06-27 2012-07-25 旺宏电子股份有限公司 相变式存储装置和其操作方法
CN101315811B (zh) * 2008-07-22 2011-06-01 中国科学院上海微系统与信息技术研究所 动态相变存储器
CN102044292A (zh) * 2009-09-22 2011-05-04 旺宏电子股份有限公司 通过改变重置振幅的pcm多层单元存储编程
CN102044292B (zh) * 2009-09-22 2013-04-24 旺宏电子股份有限公司 通过改变重置振幅的pcm多层单元存储编程
CN103078053A (zh) * 2012-12-21 2013-05-01 北京大学 一种多值阻变存储器及其制备方法
CN109716436A (zh) * 2016-10-04 2019-05-03 高通股份有限公司 存储器系统中用以支持同时存储器读取和写入操作的单独读取和写入地址解码
CN109716436B (zh) * 2016-10-04 2019-12-24 高通股份有限公司 存储器系统中用以支持同时存储器读取和写入操作的单独读取和写入地址解码

Also Published As

Publication number Publication date
HK1045022A1 (en) 2002-11-08
EP1202285A3 (en) 2004-01-02
US6809401B2 (en) 2004-10-26
DE60127635T2 (de) 2007-12-27
EP1202285A2 (en) 2002-05-02
EP1202285B1 (en) 2007-04-04
CN1203550C (zh) 2005-05-25
DE60127635D1 (de) 2007-05-16
US20020131309A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
CN1203550C (zh) 存储器、写入设备、读取设备、写入方法和读取方法
CN1898749A (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
CN1324570C (zh) 信息记录介质的记录再生法
CN1314028C (zh) 信息记录介质及其制造方法
CN100337333C (zh) 非易失性触发器
CN1717748A (zh) 驱动非易失性存储器的方法
TWI357076B (en) Memory cell device and programming methods
TWI422013B (zh) 具有一個或多個非定值摻雜濃度分佈的相變化記憶體
CN1976083A (zh) 相变化存储单元及其制造方法
CN1917249A (zh) 薄膜板相变随机存取存储器电路及其制造方法
CN1697081A (zh) 存储器件
CN1210784C (zh) 半导体存储装置的驱动方法
CN1697195A (zh) 存储器件和存储装置
CN1538424A (zh) 信息记录介质及其生产方法
CN1763985A (zh) 可变电阻器件及包括该可变电阻器件的半导体装置
CN1933208A (zh) 相变存储器装置及其制造方法
CN1894751A (zh) 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN1677525A (zh) 信息记录介质及其生产方法
CN1967895A (zh) 隔离片电极小管脚相变随机存取存储器及其制造方法
CN1977337A (zh) 非易失性可编程存储器
CN1424720A (zh) 信息记录介质及其制造方法
CN1881641A (zh) 制造熔丝相变随机存取存储器的方法
CN1577549A (zh) 信息记录介质及其制备方法
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1071535A (zh) 热循环和老化粘合力高的富银导体组合物

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050525

Termination date: 20091130