JP4635236B2 - 固体メモリの製造方法 - Google Patents

固体メモリの製造方法 Download PDF

Info

Publication number
JP4635236B2
JP4635236B2 JP2008280134A JP2008280134A JP4635236B2 JP 4635236 B2 JP4635236 B2 JP 4635236B2 JP 2008280134 A JP2008280134 A JP 2008280134A JP 2008280134 A JP2008280134 A JP 2008280134A JP 4635236 B2 JP4635236 B2 JP 4635236B2
Authority
JP
Japan
Prior art keywords
recording layer
solid
state memory
film
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008280134A
Other languages
English (en)
Other versions
JP2010109177A (ja
Inventor
淳二 富永
コロボフ アレキサンダー
フォンズ ポール
シンプソン ロバート
隆之 島
礼子 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2008280134A priority Critical patent/JP4635236B2/ja
Priority to US12/998,482 priority patent/US8530314B2/en
Priority to PCT/JP2009/004938 priority patent/WO2010050118A1/ja
Publication of JP2010109177A publication Critical patent/JP2010109177A/ja
Application granted granted Critical
Publication of JP4635236B2 publication Critical patent/JP4635236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing Optical Record Carriers (AREA)

Description

本発明は、相変態を利用して、その結晶とアモルファスとの間に生じる電気抵抗の相違をデータとして記録及び消去する固体メモリに関するものであり、特に、相変化RAM(Random Access Memory)(PRAM(Phase-change Random Access Memory))に関するものである。
従来から、超高密度のメモリを実現するため、Teを含むカルコゲン化合物の結晶状態とアモルファス状態との一次相変態と呼ばれる変化で生じる物理的特性変化を利用してデータの記録及び消去を行う相変化RAMが検討されてきた(例えば、下記特許文献1、非特許文献1、2参照)。
前記相変化RAMに用いる記録材料としては、電極間に、化合物組成からなるターゲットを用いて、スパッタリング等の真空成膜法を利用して形成される、1層からなる合金薄膜が通常用いられていた。このため、前記合金薄膜の厚さは20〜50nmとなり、前記合金薄膜は単結晶ではなく、多結晶から構成されていた。
ここで、Teを含むカルコゲン化合物の結晶構造及びアモルファス構造に関しては、1980年後半頃から、その構造解析がエックス線等を用いて調べられてきた。しかしながら、Teとその化合物を構成する原子の1つであるSb原子とは、原子番号が隣接しており、電子数が一個しか異ならない。このため、エックス線回折や電子線回折では、その区別がほとんどつかず、詳細な結晶構造については2004年まで不明であった。
このため、既に商品化されている書き換え型の光ディスクにおいて用いられている、特性が非常に良好であることが実験的に知られていたGeSbTe(225組成)と呼ばれる化合物、及び擬二元組成化合物と類似する化合物(GeTe−SbTeと類似する化合物、225、147、125組成)の結晶構造に関しては、岩塩構造をとり、そのNaが占めるサイト(これをaサイト)をTeが占めるが、残りのClが占めるサイト(bサイト)をGe又はSbが占め、その配置はランダムであると考えられていた(例えば、非特許文献3参照)。
しかしながら、放射光軌道装置等を用いてGeSbTe化合物の構造解析が詳細に検討され、Teを含むカルコゲン化合物の構造は、以下の点で従来の構造とは異なっていることが発見された(例えば、非特許文献4参照)。
具体的には、(1)結晶相において、Ge原子とSb原子とがNaCl型の単純立方格子内でClの位置((b)サイト)を占める配列は、これまで考えられていたような「ランダム」状態ではなく、原子の配列位置が正確に「決定」されており、格子は歪んでいること(図2参照)、(2)アモルファス状態は、完全なランダムではなく、結晶格子内部のGe原子が中心位置(わずかにずれて強誘電的である)から0.2ÅほどTe原子側に移動した配置をとり、そのユニットを維持したままでねじ曲がった構造をもつこと(図3参照)、(3)このねじ曲がったユニットが復元することで高速スイッチングが安定に繰り返されること(図4参照)、が発見された。
尚、図4中、左側の構造が図2に示す構造に対応しており、右側の構造が図3に示す構造に対応している。
特開2002−203392号公報(2002年7月19日公開) 奥田昌宏監修、「次世代光記録技術と材料」、シーエムシー出版、2004年1月31日発行、p114 角田義人監修、「光ディスクストレージの基礎と応用」、電子情報通信学会編、平成13年6月1日初版第3刷発行、p209 N.Yamada & T.Matsunaga, Journal of Applied Physics, 88, (2000) p7020−7028 A.Kolobov et al. Nature Materials 3 (2004) p703
しかしながら、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリが望まれている。
尚、前記従来の構成における書き換え回数の制限要因としては、記録膜の高温での熱流動と、その後生ずる膜全体の変形が主要なものと考えられている(例えば、非特許文献2参照)。
本発明は、前記の問題点に鑑みてなされたものであり、その目的は、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリの製造方法を実現することにある。
本発明者は前記課題を解決するために鋭意検討を行った。具体的には、本発明者は、以下のように考えた。
相変化RAMにおけるデータの記録/消去は、記録材料であるTeを含むカルコゲン化合物の結晶状態とアモルファス状態の一次相変態により生じる物理的特性変化に基づいて行われている。しかしながら、その記録薄膜は、単結晶ではなく、多結晶から構成されているため、抵抗値にバラツキがあり、相転移の際に発生する体積変化が大きくなり、その結果、データの記録及び消去に必要な電流値が高くなり、記録読み出し回数に制限が生じていると考えた。
そして、本発明者は、前記考えに基づいて、複数の膜を積層させてGeとTeとを含むカルコゲン化合物の超格子構造を相変化RAMの記録層に形成することにより、Geを含むTe合金と類似した書き込み読み出し原理に基づき、微結晶間の界面電気抵抗を極力低減させ、且つ繰り返し書き換え回数を大幅に向上させることが可能であることを見出し、本発明を完成するに至った。
即ち、本発明に係る固体メモリの製造方法は、前記課題を解決するために、相変態により電気特性が変化する記録層を備える固体メモリの製造方法であり、固体状態間で相変態を生じる膜を2以上隣接して積層させて超格子構造を構成させることにより、前記記録層を形成する記録層形成工程を含み前記記録層形成工程を、記録層を構成する前記各層の結晶化相転移温度の中で最も高い温度以上、且つ当該各層の融点の中で一番低い温度以下の範囲内で行い、前記記録層は、Ge及びSbを含み、Teを主成分としていることを特徴としている。
前記方法によれば、固体状態間で相変態を生じる母相を有する膜を2以上積層させることにより、前記記録層に超格子構造を形成するため、データの記録及び消去時の記録層における原子の移動方向を制御することが可能となる。
このため、多くの入力エネルギーが前記原子の移動に利用され、熱としてのエネルギー放出量を抑制することが可能となり、相変態を行うためのエネルギー効率が向上する。
また、書き換えに対して発生する、記録層の体積変化を低減でき、組成偏析の生じない安定した繰り返し書き換え動作を実現することができる。
従って、前記方法によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリを製造することができるという効果を奏する。
本発明に係る固体メモリの製造方法では、前記記録層形成工程では、GeTeからなる膜と、Sb Te からなる膜とをそれぞれ隣接して積層させることにより、前記記録層を形成することが好ましい。
前記方法によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリを製造することができる。
本発明に係る固体メモリの製造方法は、以上のように、相変態により電気特性が変化する記録層を備える固体メモリの製造方法であり、固体状態間で相変態を生じる膜を2以上隣接して積層させて超格子構造を構成させることにより、前記記録層を形成する記録層形成工程を含み前記記録層形成工程を、記録層を構成する前記各層の結晶化相転移温度の中で最も高い温度以上、且つ当該各層の融点の中で一番低い温度以下の範囲内で行い、前記記録層は、Ge及びSbを含み、Teを主成分としていることを特徴としている。
このため、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを製造することができるという効果を奏する。
本発明の実施の一形態について説明すれば、以下の通りである。
尚、「主成分」とは、最も多く含有している成分を意味する。つまり、「Ge、Sb又はTeを主成分とした記録層」とは、記録層において、Ge、Sb、Teの何れかの含有量が最も多いことを意味する。
本実施の形態に係る固体メモリの製造方法は、固体状態間で相変態を生じる母相を有する膜を2以上積層させることにより、超格子構造を有する前記記録層を形成する記録層形成工程を含む。
ここで、「超格子」とは、複数の種類の結晶格子の重ね合わせにより、基本単位格子より長い周期構造を有する結晶格子であり、「超格子構造」とは、このような結晶格子の構造を意味する。
固体状態間で相変態を生じる母相とは、固体状態を維持したままで相変態を生じる母相を意味し、例えば、結晶状態と非結晶状態との間で相変態を生じる母相が挙げられる。また、固体状態間で相変態を生じる母相を有する膜は、固体状態間で相変態を生じる相のみからなる膜であることが好ましい。
尚、前記「母相」とは、膜を構成する相の中で最も広い範囲(体積)で存在している相を意味する。
前記記録層は、Ge、Sb又はTeを主成分としていることが好ましい。また、前記記録層がGe、Sb及びTeを主成分としていてもよく、前記記録層がGe、Bi及びTeを主成分としていてもよく、前記記録層がAl、Sb及びTeを主成分としていてもよく、前記記録層がAl、Bi及びTeを主成分としていてもよい。
前記記録層の主成分を構成する元素の組合せとしては、GeとSbとTeとの組合せや、GeとBiとTeの組合せや、AlとSbとTeとの組合せや、AlとBiとTeとの組合せ等が挙げられ、これらの中ではGeとSbとTeとの組合せが好ましい。
固体状態間で相変態を生じる母相からなる前記膜の構成成分としては、前記記録層がGe、Sb及びTeを主成分とする場合には、GeTe、SbTe等が挙げられ、前記記録層がGe、Bi及びTeを主成分とする場合には、GeTe、BiTe、Bi等が挙げられ、前記記録層がAl、Sb及びTeを主成分とする場合には、AlTe、SbTe等が挙げられ、前記記録層がAl、Bi及びTeを主成分とする場合には、AlTe、BiTe、Bi等が挙げられる。
以下、記録層がGe、Sb及びTeを主成分としている場合について説明する。
前記記録層形成工程では、GeTe膜とSbTe膜とを隣接して積層させることが好ましい。これにより、GeTe層とSbTe層とにより構成される超格子構造を形成することができる。
GeTe膜とSbTe膜との積層により構成される前記超格子構造では、メモリに入力される電気エネルギーにより、GeTe層内に存在するGe原子を当該GeTe層とSbTe層との界面に拡散させ、結晶状態と同様の構造を「異方性をもった結晶」として形成させること(消去(記録)状態)ができると考えられる。
また、界面に蓄積された前記Ge原子を、メモリに入力される電気エネルギーにより、元のGeTe層内に戻し、従来、アモルファスと呼ばれてきたランダム構造と同等の電気抵抗値を有する「アモルファスに類似した構造」に還元すること(記録(消去)状態)ができると考えられる。
ここで、本実施の形態に係る製造方法では、超格子構造を形成させているため、前記2つの状態間におけるGeの原子の移動方向を揃えることができる。これにより、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー放出量を押さえることが可能となる。このため、相変態を行うためのエネルギー効率が向上し、これまでの相変化RAMの特性を大幅に改善することができる。
前記SbTe膜は、(Te−Sb−Te−Sb−Te)の構成単位を1組のみ積層して形成される膜であってもよいし、(Te−Sb−Te−Sb−Te)(但し、nは任意の整数)のように当該構成単位が複数組積層して形成される膜であってもよい。
前記GeTe膜も同様に、Te−Ge又はGe−Teの構成単位を1組のみ積層して形成される膜であってもよいし、(Te−Ge)又は(Ge−Te)(但し、nは任意の整数)のように当該構成単位が複数組積層して形成される膜であってもよい。
本実施の形態に係る固体メモリの製造方法において、固体状態間で相変態を生じる母相を有する前記膜の厚さは特には限定されないが0.1nm以上2nm以下の範囲内とすることが好ましい。尚、本明細書で記載している各膜の膜厚は、透過型電子顕微鏡による断面観察により測定することができる。
図1に、本実施の形態に係る方法により得られる固体メモリにおける記録層の構造の一例を示す。図1に示す構造は、下から順に、GeTe層(−Ge−Te−Te−Ge−)、SbTe層(−Te−Sb−Te−Sb−Te−)を含む。尚、この構造は六方晶のc軸を縦方向として記載してあり、図2、図3に示すような立方晶ではない。ここで、GeTe層の厚さは、約0.79nm、SbTe層の厚さは、約0.98nmである。
図1に示す超格子構造においては、Geの原子の動きは一方向であり(つまり、コヒーレント性をもつ)、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー放出量を押さえることが可能となる。つまり、相変態を行うためのエネルギー効率が向上する。
尚、GeSbTeのある組成からなる化合物ターゲットを用いて1層の記録層を作製した場合には、記録層には様々な種類の微結晶が含まれることになる。このため、記録層でのGe原子の動きは微結晶毎にランダムであり、Ge原子を移動させるために投入される電気エネルギーはコヒーレント性をもたない。このため、熱力学的に多くの熱エネルギーが系に対して放出されることになる。
図1に示す超格子構造では、アモルファス類似構造を用いることで、従来の構成では5%以上であった、データの書き換え時に生じる体積変化を3%以下に低減できる。また、体積変化を一軸方向にのみ発生させることになるので、組成偏析が生じ難く、安定した繰り返し書き換え動作を提供できる。
本実施の形態に係る固体メモリの製造方法では、前記膜の積層は、スパッタリング法、気相成長法等の従来公知の方法により行うことができる。
例えば、スパッタリング法により形成させる場合では、GeTeあるいはSbTeから構成された化合物ターゲットをそれぞれ用いて(あるいは単体のターゲットそれぞれを用いて)、予め時間当りの膜形成速度をスパッタリングのための投入電力パワーに対して測定しておくことにより、成膜時間を管理するだけで簡単にこれらの膜からなる超格子構造を構成することができる。
本実施の形態に係る固体メモリの製造方法では、前記記録層形成工程を、前記各膜の中で最も高い結晶化相転移温度以上で行うことが好ましい。つまり、超格子構造を作製するときには、形成された全ての膜の温度を、それぞれの膜の母相が有する固有の結晶化相転移温度以上に維持しながら予め結晶状態化しておくことが好ましい。
これにより、一部に不十分な結晶状態が発生し、母相間の界面張力のバランスが不安定になったり、Geの原子移動の方向にぶれが生じたりしてしまうことを抑制することができる。このため、データの書き換え回数がより向上し、より低い電力で書き換え動作が可能となる。
例えば、図1に例示した構造の場合では、SbTeの結晶化相転移温度は約100℃、GeTeの結晶化相転移温度は最大でも230℃であるため、超格子を作製するための基板を最低でも230℃より高い温度で加熱することが好ましい。これによって、形成された全ての膜の温度を230℃より高い温度に維持することができ、成膜後、Ge原子の書き換え時の原子移動方向を、基板に対してほぼ上下方向に揃えることが可能となる。
特に、超格子構造作製時の温度を、各母相が有する結晶化相転移温度の中で一番高い温度以上、且つ各母相の融点の中で一番低い融点以下の範囲内、又は各母相が有する結晶化相転移温度の中で一番高い温度以上、且つ人工的な超格子構造を構成する組成を有する化合物の融点以下の範囲内とすることがより好ましい。これにより、書き換え回数が更に向上し、更に低い電力で書き換え動作が可能である。
尚、「結晶化相転移温度」とは非結晶状態から結晶状態に相転移する温度を意味し、具体的には示唆熱分析装置により測定される温度である。
また、「各母相の融点」は、示唆熱分析装置により求めることができ、「超格子構造を構成する組成を有する化合物の融点」は、示唆熱分析装置により求めることができる。
本実施の形態では、固体メモリの記録層について主に説明したが、例えば、電極や、データをメモリに読み書きする構成等の、記録層以外の固体メモリに必要な他の構成については、従来技術(例えば、特許文献1等)と同様の構成を採用することができ、従来技術と同様の方法により製造することができる。
例えば、基板上に、下部電極をスパッタリング等により積層させ、その後、上述した記録層を積層させ、続いて、上部電極をスパッタリング等により積層させることにより、基板/下部電極/記録層/上部電極から構成される固体メモリを製造することができる。当該固体メモリでは、各電極を介して記録層へ電気エネルギーが供給され、これによりデータの書き込み及び読み出しを行うことができる。
前記電極(上部電極、下部電極)を構成する材料としては、TiN、W等が挙げられる。また、基板を構成する材料としては、Siが挙げられる。
尚、上述の説明では、固体メモリの記録層が、GeとSbとTeとを主成分としている場合について主に説明したが、固体メモリの記録層がGeとBiとTeとを主成分としている場合や、AlとSbとTeとを主成分としている場合や、AlとBiとTeとを主成分としている場合についても同様の効果を奏する。
つまり、GeとBiとTeとを主成分としている場合では、上述のSbをBiに置き換えればほぼ同様の効果を奏し、AlとSbとTeとを主成分としている場合では、上述のGeをAlに置き換えればほぼ同様の効果を奏し、AlとBiとTeとを主成分としている場合では、上述のSbをBiと置き換え、且つ上述のGeをAlに置き換えればほぼ同様の効果を奏する。
以下、実施例に基づいて本発明をより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
〔実施例1〕
一般的な自己抵抗加熱型の基本構成により相変化RAMを作製した。
具体的には、予めフォトレジストによってSi基板上に、成膜時の基板温度を240℃として、電極にはTiNを使用し、2インチ径のGe、Sb、Teそれぞれの純金属(純度:99.99%)からなるターゲットを配置したヘリコン波型RFスパッタリング装置を用いて以下の超格子を作製した。
作製条件としては、Arガスを用いて0.47Paの圧力で成膜した。Teターゲットには12.5W、Sbターゲットには12.8W、Geターゲットには45Wを加えた。尚、各ターゲット直上に配置されたプラズマ安定用のコイルには20Wを加えた。超格子作製基板とターゲットとの距離は200mmである。この条件で、電極にはTiNを使用し、記録膜には[−Te−Sb−Te−Sb−Te−/−Ge−Te−Te−Ge−/−Te−Sb−Te−Sb−Te−]からなる超格子を10層積層した。超格子からなる記録膜全体の厚さは35nmであった。セルの大きさは、100nm×100nmであった。
尚、GeTe層の結晶化転移温度は、230℃以下であり、融点は723℃、層厚(膜厚)は0.80nmであった。また、SbTe層の結晶化転移温度は約100℃であり、融点は617℃、層厚(膜厚)は0.98nmであった。
このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、リセット(結晶化)時の電流値は0.02mAで、10nsで消去が可能であった。この電流値での繰り返し記録消去回数を測定したところ、その値は1017回であった。また、記録及び消去時の抵抗値には500倍の差があった。
〔比較例1〕
実施例1と同様に一般的な自己抵抗加熱型の基本構成により相変化RAMを作製した。成膜時の基板温度を150℃として、記録膜にはGeSbTeの単層膜を25nm形成した。セルの大きさは、100nm×100nmであった。
このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、リセット(結晶化)時の電流値は0.1mAで、30nsでしか消去ができなかった。この電流値での繰り返し記録消去回数を測定したところ、その値は1015回であった。また、記録及び消去時の抵抗値には800倍の差があった。
以上のように、本実施の形態に係る製造方法により得られる固体メモリは、微結晶間の界面電気抵抗を極力低減し、データ記録時の電流値を、従来の相変化RAMの5分の1以下にすることができ、且つ繰り返し書き換え回数を従来の相変化RAMより2桁以上向上させることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の固体メモリの製造方法は、データの記録及び消去に必要な電流値がより低く、より多くの回数で繰り返し書き換えることができる固体メモリを製造できる。このため、各種固体メモリの製造方法に好適に適用できる。
本実施の形態に係る方法により得られる固体メモリにおける記録層の構造の一例を模式的に示す断面図である。 従来の固体メモリにおけるGe−Sb−Te合金結晶構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるGe−Sb−Te合金アモルファス構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるGe−Sb−Te合金における高速スイッチングを模式的に示す斜視図である。

Claims (2)

  1. 相変態により電気特性が変化する記録層を備える固体メモリの製造方法であり、
    固体状態間で相変態を生じる膜を2以上隣接して積層させて超格子構造を構成させることにより、前記記録層を形成する記録層形成工程を含み
    前記記録層形成工程を、記録層を構成する前記各層の結晶化相転移温度の中で最も高い温度以上、且つ当該各層の融点の中で一番低い温度以下の範囲内で行い、
    前記記録層は、Ge及びSbを含み、Teを主成分としていることを特徴とする固体メモリの製造方法。
  2. 前記記録層形成工程では、GeTeからなる膜と、SbTeからなる膜とをそれぞれ隣接して積層させることにより、前記記録層を形成することを特徴とする請求項1に記載の固体メモリの製造方法。
JP2008280134A 2008-10-30 2008-10-30 固体メモリの製造方法 Expired - Fee Related JP4635236B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008280134A JP4635236B2 (ja) 2008-10-30 2008-10-30 固体メモリの製造方法
US12/998,482 US8530314B2 (en) 2008-10-30 2009-09-28 Solid-state memory manufacturing method
PCT/JP2009/004938 WO2010050118A1 (ja) 2008-10-30 2009-09-28 固体メモリの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008280134A JP4635236B2 (ja) 2008-10-30 2008-10-30 固体メモリの製造方法

Publications (2)

Publication Number Publication Date
JP2010109177A JP2010109177A (ja) 2010-05-13
JP4635236B2 true JP4635236B2 (ja) 2011-02-23

Family

ID=42128492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008280134A Expired - Fee Related JP4635236B2 (ja) 2008-10-30 2008-10-30 固体メモリの製造方法

Country Status (3)

Country Link
US (1) US8530314B2 (ja)
JP (1) JP4635236B2 (ja)
WO (1) WO2010050118A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160086402A (ko) 2013-11-15 2016-07-19 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 스핀 전자 메모리, 정보 기록 방법 및 정보 재생 방법
KR20160143787A (ko) 2014-05-12 2016-12-14 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 결정 배향층 적층 구조체, 전자 메모리 및 결정 배향층 적층 구조체의 제조 방법
US10543545B2 (en) 2015-03-16 2020-01-28 National Institute Of Advanced Industrial Science And Technology Method of initializing multiferroic element
WO2023062918A1 (ja) 2021-10-15 2023-04-20 国立研究開発法人産業技術総合研究所 結晶化積層構造体の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4599598B2 (ja) * 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
US8946666B2 (en) * 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
JP5705689B2 (ja) * 2011-09-05 2015-04-22 株式会社アルバック 相変化メモリの形成方法、及び相変化メモリの形成装置
US8729519B2 (en) 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions
CN103855301B (zh) * 2012-12-05 2016-09-14 中国科学院上海微系统与信息技术研究所 多级电阻转换存储单元及存储器
CN108539013B (zh) * 2015-04-27 2021-04-27 江苏理工学院 一种用于高速低功耗相变存储器的Ge/Sb类超晶格相变薄膜材料
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9917252B2 (en) 2015-06-19 2018-03-13 Macronix International Co., Ltd. GaSbGe phase change memory materials
US11264568B2 (en) 2016-07-29 2022-03-01 Micron Technology, Inc. Textured memory cell structures
US10050196B1 (en) 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
CN113611798B (zh) * 2021-07-02 2023-08-29 深圳大学 多层相变薄膜及其相变存储器单元的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980001411A1 (en) * 1978-12-29 1980-07-10 Hughes Aircraft Co Automatic blast actuated positive release missile detent
JP2008235863A (ja) * 2006-12-21 2008-10-02 Qimonda North America Corp ピラー相変化メモリセル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066393B2 (ja) * 1984-03-07 1994-01-26 株式会社日立製作所 情報の記録・消去方法
US6716514B2 (en) * 1998-01-26 2004-04-06 The Procter & Gamble Company Disposable article with enhanced texture
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6809401B2 (en) 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
WO2005081256A1 (en) * 2004-02-19 2005-09-01 Agency For Science, Technology And Research Electrically writeable and erasable memory medium
JPWO2008001411A1 (ja) * 2006-06-23 2009-11-19 株式会社ルネサステクノロジ 半導体記憶装置の製造方法
WO2008068807A1 (ja) * 2006-11-30 2008-06-12 Renesas Technology Corp. 半導体装置の製造方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980001411A1 (en) * 1978-12-29 1980-07-10 Hughes Aircraft Co Automatic blast actuated positive release missile detent
JP2008235863A (ja) * 2006-12-21 2008-10-02 Qimonda North America Corp ピラー相変化メモリセル

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160086402A (ko) 2013-11-15 2016-07-19 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 스핀 전자 메모리, 정보 기록 방법 및 정보 재생 방법
US9984745B2 (en) 2013-11-15 2018-05-29 National Institute Of Advanced Industrial Science And Technology Spin electronic memory, information recording method and information reproducing method
KR20160143787A (ko) 2014-05-12 2016-12-14 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 결정 배향층 적층 구조체, 전자 메모리 및 결정 배향층 적층 구조체의 제조 방법
US10090460B2 (en) 2014-05-12 2018-10-02 National Institute Of Advanced Industrial Science & Technology Crystal orientation layer laminated structure, electronic memory and method for manufacturing crystal orientation layer laminated structure
US10543545B2 (en) 2015-03-16 2020-01-28 National Institute Of Advanced Industrial Science And Technology Method of initializing multiferroic element
WO2023062918A1 (ja) 2021-10-15 2023-04-20 国立研究開発法人産業技術総合研究所 結晶化積層構造体の製造方法

Also Published As

Publication number Publication date
WO2010050118A1 (ja) 2010-05-06
US20110207284A1 (en) 2011-08-25
JP2010109177A (ja) 2010-05-13
US8530314B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
JP4635236B2 (ja) 固体メモリの製造方法
JP4621897B2 (ja) 固体メモリ
JP4599598B2 (ja) 固体メモリ
WO2010090128A1 (ja) 固体メモリ
JP2010171196A (ja) 固体メモリ及び半導体装置
JP4595125B2 (ja) 固体メモリ
JP4635235B2 (ja) 固体メモリ
JP2007157776A (ja) 半導体記録素子
JP2011082316A (ja) 半導体記憶装置
JP6270600B2 (ja) 相変化メモリ
US20130314983A1 (en) Drift-insensitive or invariant material for phase change memory
Tominaga et al. Phase change meta-material and device characteristics
WO2012117773A1 (ja) 固体メモリ
JP6598166B2 (ja) 相変化材料および相変化型メモリ素子
JP5466838B2 (ja) 相変化固体メモリの記録材料及び相変化固体メモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4635236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees