CN103855301B - 多级电阻转换存储单元及存储器 - Google Patents

多级电阻转换存储单元及存储器 Download PDF

Info

Publication number
CN103855301B
CN103855301B CN201210517155.3A CN201210517155A CN103855301B CN 103855301 B CN103855301 B CN 103855301B CN 201210517155 A CN201210517155 A CN 201210517155A CN 103855301 B CN103855301 B CN 103855301B
Authority
CN
China
Prior art keywords
memory unit
conversion memory
resistance conversion
multilevel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210517155.3A
Other languages
English (en)
Other versions
CN103855301A (zh
Inventor
顾怡峰
宋志棠
席韡
宋三年
刘波
封松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201210517155.3A priority Critical patent/CN103855301B/zh
Publication of CN103855301A publication Critical patent/CN103855301A/zh
Application granted granted Critical
Publication of CN103855301B publication Critical patent/CN103855301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种多级电阻转换存储单元及存储器。其中，所述多级电阻转换存储单元至少包括：形成于衬底上的层叠结构，该层叠结构由半导体材料层和相变材料层交替层叠而成，总层数为2N层，N为大于等于5的整数，其中，相变材料层的材料为电阻率能随温度变化的材料，优选为锑碲合金。该多级电阻转换存储单元可应用于电编程的电阻转换存储器等领域，由于其电阻值具有随温度变化而出现多级电阻值的特性，从而可以应用到多级电阻转换存储器中，采用电信号或者激光改变器件的电阻，实现数据的多级存储功能。

Description

多级电阻转换存储单元及存储器
技术领域
本发明涉及微电子学中制备工艺领域，特别是涉及一种多级电阻转换存储单元及存储器。
背景技术
目前，存储器的种类主要包括：静态存储器（SRAM）、动态存储器（DRAM）、磁盘、闪存（Flash）、铁电存储器等。而其它存储器，例如相变存储器（PCRAM）、电阻随机存储器（RRAM）作为下一代存储器的候选者也受到了广泛的研究。在当前众多的可能替代现有的存储技术而成为商业化的新型存储技术中，PCRAM被认为是下一代非挥发存储技术的最佳解决方案之一，具有存储单元尺寸小、非挥发性、循环寿命长、稳定性好、功耗低和可嵌入功能强等优点，特别是在器件特征尺寸的缩小方面优势尤为突出，业界认为在不久的将来FLASH将遭遇尺寸缩小限制，而PCRAM在65nm节点后的技术优势将越来越明显。英特尔、三星、意法半导体、飞利浦、国际商业机器公司和艾必达等国际知名半导体公司花费了大量的人力物力来对此技术进行开发，目前三星已经研制出容量达到8Gb的相变内存颗粒。
PCRAM研究的重要方向之一是如何提高存储容量。虽然可以通过利用超精细加工手段减小存储单元本身的尺寸来提高器件的存储密度而提高存储容量，但是过高的存储密度会带来不可避免的串扰问题（包括热、电、磁串扰）和由高密度带来的各种寄生效应。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多级电阻转换存储单元及存储器，以实现数据的多级存储。
为实现上述目的及其他相关目的，本发明提供一种多级电阻转换存储单元，其至少包括：
形成于衬底上的层叠结构，该层叠结构由半导体材料层和相变材料层交替层叠而成，总层数为2N层，N为大于等于5的整数，其中，相变材料层的材料为电阻率能随温度变化的材料。
优选地，所述相变材料层的材料为锑碲合金，其中，锑、碲两种元素的原子百分比为66.7~80∶20~33.3；更为优选地，所述锑碲合金中锑元素的原子百分含量为66.7%，其余为碲元素。
优选地，所述相变材料层的厚度范围为1~10nm；更为优选地，所述相变材料层的厚度为5nm。
优选地，所述半导体材料层的材料包括锗或硅，其厚度范围为0.1~10nm。
优选地，所述半导体材料层的材料为锗，其厚度为0.5nm、1nm或1.67nm等。
优选地，所述半导体材料层的材料为硅，其厚度为0.73nm、1.35nm、2.73nm等。
优选地，所述总层数不超过50层。
本发明提供一种可电编程的电阻转换存储器，其包括多个前述的多级电阻转换存储单元。
如上所述，本发明的多级电阻转换存储单元及存储器，具有以下有益效果：能实现数据的多级存储。
附图说明
图1A显示为本发明的多级电阻转换存储单元示意图；
图1B显示为本发明的多级电阻转换存储单元的透射电镜图（TEM）；
图2A显示为本发明的一种优选多级电阻转换存储单元的电阻随温度的变化曲线示意图；
图2B显示为本发明的另一种优选多级电阻转换存储单元的电阻随温度的变化曲线示意图；
图2C显示为本发明的又一种优选多级电阻转换存储单元的电阻随温度的变化曲线示意图；
图3显示为本发明的再一种优选多级电阻转换存储单元的电阻随温度的变化曲线示意图。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1A至图3。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例1
本发明的多级电阻转换存储单元包括：形成于SiO2衬底上的层叠结构，如图1A及1B所示，该层叠结构由锗材料层和锑碲合金层交替层叠而成，总层数为2N=50层，其中，锑碲合金层中锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比，厚度为5nm，锗材料层的厚度为0.5nm。
请参阅图2A，图2A为锗材料层、锑碲合金层交替结构的电阻随温度变化曲线（R-T），该曲线均是升温过程。从图2A中可见，当半导体材料层采用锗材料，厚度为0.5nm；相变材料层采用锑碲合金（锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比），厚度为5nm，半导体材料层和相变材料层的总层数为50层时，在升温过程中出现了两次电阻骤降的过程，第一结晶温度约为162oC，第二结晶温度约为190.2oC，材料的高、中电阻值差异超过两个数量级，中、低电阻值差异超过一个数量级。
实施例2
本发明的多级电阻转换存储单元包括：形成于SiO2衬底上的层叠结构，如图1A及1B所示，该层叠结构由锗材料层和锑碲合金层交替层叠而成，总层数为2N=40层，其中，锑碲合金层中锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比，厚度为5nm，锗材料层的厚度为1nm。
请参阅图2B，图2B为锗材料层、锑碲合金层交替结构的电阻随温度变化曲线（R-T），该曲线均是升温过程。从图2B中可见，当半导体材料层锗的厚度为1nm，相变材料层采用锑碲合金（锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比），厚度为5nm，半导体材料和相变材料的总层数为40层时，在升温过程中出现了两次电阻骤降的过程，第一结晶温度约为162oC，第二结晶温度约为219.5oC，材料的高、中电阻值差异超过两个数量级，中、低电阻值差异超过一个数量级。
实施例3
本发明的多级电阻转换存储单元包括：形成于SiO2衬底上的层叠结构，如图1A及1B所示，该层叠结构由锗材料层和锑碲合金层交替层叠而成，总层数为2N=40层，其中，锗材料层的厚度为1.67nm，锑碲合金层中锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比，厚度为5nm。
请参阅图2C，图2C为锗材料层、锑碲合金层交替结构的电阻随温度变化曲线（R-T），该曲线均是升温过程。从图2C中可见，当半导体材料层采用锗材料，厚度为1.67nm，相变材料层采用锑碲合金（锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比），厚度为5nm，半导体材料和相变材料的总层数为40层时，在升温过程中出现了两次电阻骤降的过程，第一结晶温度约为162oC，第二结晶温度约为239.7oC，材料的高、中电阻值差异超过两个数量级，中、低电阻值差异超过一个数量级。
实施例4
本发明的多级电阻转换存储单元包括：形成于SiO2衬底上的层叠结构，如图1A及1B所示，该层叠结构由硅材料层和锑碲合金层交替层叠而成，总层数为2N=40层，其中，硅材料层的厚度为0.52nm，锑碲合金层中锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比，厚度为5nm。
请参阅图3，图3为硅材料层、锑碲合金层交替结构的电阻随温度变化曲线（R-T），该曲线均是升温过程。从图3中可见，当半导体材料层采用硅材料，厚度为0.52nm，相变材料层采用锑碲合金（锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比），厚度为5nm，半导体材料和相变材料的总层数为40层时，在升温过程中出现了两次电阻骤降的过程，第一结晶温度约为158oC，第二结晶温度约为170.6oC，材料的高、中电阻值差异超过两个数量级，中、低电阻值差异约为两个数量级。
实施例5
本发明的多级电阻转换存储单元包括：形成于SiO2衬底上的层叠结构，如图1A及1B所示，该层叠结构由硅材料层和锑碲合金层交替层叠而成，总层数为2N=40层，其中，硅材料层的厚度为0.73nm，锑碲合金层中锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比，厚度为5nm。
请参阅图3，图3为硅材料层、锑碲合金层交替结构的电阻随温度变化曲线（R-T），该曲线均是升温过程。从图3中可见，当半导体材料层采用硅材料，厚度为0.73nm，相变材料层采用锑碲合金（锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比），厚度为5nm，半导体材料和相变材料的总层数为40层时，在升温过程中出现了两次电阻骤降的过程，第一结晶温度约为158oC，第二结晶温度约为170.6oC，材料的高、中电阻值差异超过两个数量级，中、低电阻值差异约为两个数量级。
实施例6
本发明的多级电阻转换存储单元包括：形成于SiO2衬底上的层叠结构，如图1A及1B所示，该层叠结构由硅材料层和锑碲合金层交替层叠而成，总层数为2N=40层，其中，硅材料层的厚度为1.35nm，锑碲合金层中锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比，厚度为5nm。
请参阅图3，图3为硅材料层、锑碲合金层交替结构的电阻随温度变化曲线（R-T），该曲线均是升温过程。从图3中可见，当半导体材料层采用硅材料，厚度为1.35nm，相变材料层采用锑碲合金（锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比），厚度为5nm，半导体材料和相变材料的总层数为40层时，在升温过程中出现了两次电阻骤降的过程，第一结晶温度约为158oC，第二结晶温度约为170.6oC，材料的高、中电阻值差异超过两个数量级，中、低电阻值差异约为两个数量级。
实施例7
本发明的多级电阻转换存储单元包括：形成于SiO2衬底上的层叠结构，如图1A及1B所示，该层叠结构由硅材料层和锑碲合金层交替层叠而成，总层数为2N=30层，其中，硅材料层的厚度为2.73nm，锑碲合金层中锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比，厚度为5nm。
请参阅图3，图3为硅层、锑碲合金层交替结构的电阻随温度变化曲线（R-T），该曲线均是升温过程。从图3中可见，当半导体材料层采用硅材料，厚度为2.73nm，相变材料层采用锑碲合金（锑含量约为66.7%原子百分比，碲含量约为33.3%原子百分比），厚度为5nm，半导体材料和相变材料的总层数为30层时，在升温过程中出现了两次电阻骤降的过程，第一结晶温度约为158oC，第二结晶温度约为175.8oC，材料的高、中电阻值差异超过两个数量级，中、低电阻值差异约为两个数量级。
基于多个上述的多级电阻转换存储单元可形成可电编程的电阻转换存储器。
综上所述，本发明的多级电阻转换存储单元的有益效果包括：
（1）基于锑碲合金材料的电阻率具有随温度变化的特性，采用电信号或者激光改变多级电阻转换存储单元的电阻，即可实现数据的存储功能；
（2）当温度达到或者超过某两个特定温度时，多级电阻转换存储单元的电阻率有两次剧烈的下降过程，通常高、中电阻率的差异超过一个数量级，中、低电阻率的差异也超过一个数量级；
（3）可以通过改变半导体材料层的厚度来改变第二次结晶温度，而不同的结晶温度会影响多级电阻转换存储单元的操作电压，由此，可以通过对半导体层厚度的改变来调节多级电阻转换存储单元的操作电压；
（4）多级电阻转换存储单元在电阻随温度和电压变化时，其高低阻态之间有一个中间态，从而为作为多级存储器提供了可能；
（5）多级电阻转换存储单元的制备与目前的半导体生产线完全兼容，不会给生产线引入污染以及不确定的因素，有助于降低生产成本。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种多级电阻转换存储单元，其特征在于，所述多级电阻转换存储单元至少包括：
形成于衬底上的层叠结构，该层叠结构由锗层和锑碲合金层交替层叠而成，总层数为2N层，N为大于等于5的整数，其中，锑碲合金层电阻率能随温度变化。
2.根据权利要求1所述的多级电阻转换存储单元，其特征在于：所述锑碲合金层中锑、碲两种元素的原子百分比为66.7～80∶20～33.3。
3.根据权利要求2所述的多级电阻转换存储单元，其特征在于：所述锑碲合金中锑元素的原子百分含量为66.7％，其余为碲元素。
4.根据权利要求1所述的多级电阻转换存储单元，其特征在于：所述锑碲合金层的厚度范围为1～10nm。
5.根据权利要求4所述的多级电阻转换存储单元，其特征在于：所述锑碲合金层的厚度为5nm。
6.根据权利要求1所述的多级电阻转换存储单元，其特征在于：所述锗层的厚度范围为0.1～10nm。
7.根据权利要求6所述的多级电阻转换存储单元，其特征在于：所述锗层的厚度为0.5nm。
8.根据权利要求6所述的多级电阻转换存储单元，其特征在于：所述锗层的厚度为1nm。
9.根据权利要求6所述的多级电阻转换存储单元，其特征在于：所述锗层的厚度为1.67nm。
10.根据权利要求1所述的多级电阻转换存储单元，其特征在于：所述总层数不超过50层。
11.一种可电编程的电阻转换存储器，其特征在于包括多个权利要求1至10任一项所述的多级电阻转换存储单元。
CN201210517155.3A 2012-12-05 2012-12-05 多级电阻转换存储单元及存储器 Active CN103855301B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210517155.3A CN103855301B (zh) 2012-12-05 2012-12-05 多级电阻转换存储单元及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210517155.3A CN103855301B (zh) 2012-12-05 2012-12-05 多级电阻转换存储单元及存储器

Publications (2)

Publication Number Publication Date
CN103855301A CN103855301A (zh) 2014-06-11
CN103855301B true CN103855301B (zh) 2016-09-14

Family

ID=50862702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210517155.3A Active CN103855301B (zh) 2012-12-05 2012-12-05 多级电阻转换存储单元及存储器

Country Status (1)

Country Link
CN (1) CN103855301B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714610A (zh) * 2009-11-23 2010-05-26 同济大学 一种Si/Sb80Te20纳米复合多层相变薄膜及其制备方法
CN101807665A (zh) * 2010-03-04 2010-08-18 同济大学 一种结晶温度可调的Ga30Sb70/Sb80Te20纳米复合多层相变薄膜材料
CN101924181A (zh) * 2009-06-11 2010-12-22 尔必达存储器株式会社 固态存储器、数据处理系统和数据处理装置
CN102142517A (zh) * 2010-12-17 2011-08-03 华中科技大学 一种低热导率的多层相变材料

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4635236B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924181A (zh) * 2009-06-11 2010-12-22 尔必达存储器株式会社 固态存储器、数据处理系统和数据处理装置
CN101714610A (zh) * 2009-11-23 2010-05-26 同济大学 一种Si/Sb80Te20纳米复合多层相变薄膜及其制备方法
CN101807665A (zh) * 2010-03-04 2010-08-18 同济大学 一种结晶温度可调的Ga30Sb70/Sb80Te20纳米复合多层相变薄膜材料
CN102142517A (zh) * 2010-12-17 2011-08-03 华中科技大学 一种低热导率的多层相变材料

Also Published As

Publication number Publication date
CN103855301A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
Zahoor et al. Resistive random access memory (RRAM): an overview of materials, switching mechanism, performance, multilevel cell (MLC) storage, modeling, and applications
Fong et al. Phase-change memory—Towards a storage-class memory
Banerjee Challenges and applications of emerging nonvolatile memory devices
Slesazeck et al. Nanoscale resistive switching memory devices: a review
Chang et al. Resistance random access memory
Sarwat Materials science and engineering of phase change random access memory
Ielmini et al. Phase change materials in non-volatile storage
CN102142517B (zh) 一种低热导率的多层相变材料
Lee et al. A fast, high-endurance and scalable non-volatile memory device made from asymmetric Ta2O5− x/TaO2− x bilayer structures
JP5756847B2 (ja) 自己整流型ｒｒａｍセル構造およびそのクロスバーアレイ構造
CN107104123A (zh) 存储器件
CN102903845B (zh) 一种阻变存储器及其制备方法
TWI703578B (zh) 包含調整臨界電壓之雙向臨界開關的記憶體裝置
WO2015072228A1 (ja) スピン電子メモリ、情報記録方法及び情報再生方法
Nishi Challenges and opportunities for future non-volatile memory technology
US20150221863A1 (en) Phase-Change Storage Unit Containing TiSiN Material Layer and Method for Preparing the Same
Prall et al. An update on emerging memory: Progress to 2Xnm
WO2016052097A1 (ja) スイッチ素子および記憶装置
CN106205679A (zh) 电阻式存储器件及其制造方法
Wong et al. Recent progress of phase change memory (PCM) and resistive switching random access memory (RRAM)
Song et al. What lies ahead for resistance-based memory technologies?
Xu et al. Successive crystallization in indium selenide thin films for multi-level phase-change memory
JP6270600B2 (ja) 相変化メモリ
CN110910933B (zh) 一种三维存储器及其读取方法
CN103855301B (zh) 多级电阻转换存储单元及存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant