JP5756847B2 - 自己整流型rramセル構造およびそのクロスバーアレイ構造 - Google Patents

自己整流型rramセル構造およびそのクロスバーアレイ構造 Download PDF

Info

Publication number
JP5756847B2
JP5756847B2 JP2013252387A JP2013252387A JP5756847B2 JP 5756847 B2 JP5756847 B2 JP 5756847B2 JP 2013252387 A JP2013252387 A JP 2013252387A JP 2013252387 A JP2013252387 A JP 2013252387A JP 5756847 B2 JP5756847 B2 JP 5756847B2
Authority
JP
Japan
Prior art keywords
rram
switching layer
group
conductive lines
crossbar array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013252387A
Other languages
English (en)
Other versions
JP2014116605A (ja
Inventor
拓宏 侯
拓宏 侯
崇威 徐
崇威 徐
怡▲てい▼ 王
怡▲てい▼ 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of JP2014116605A publication Critical patent/JP2014116605A/ja
Application granted granted Critical
Publication of JP5756847B2 publication Critical patent/JP5756847B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、メモリデバイスに関し、特に、抵抗型ランダムアクセスメモリ(Resistive Random Access Memory;RRAMTM)およびその3次元(3D)クロスバーアレイに関するものである。
集積チップの機能性の増加に伴い、より多くのメモリの必要性も増加している。設計者は、メモリ素子の大きさを縮小して、単位面積内により多くのメモリ素子を積層(stack)し、より大きな容量を得て、ビット当たりのコストを低減することを目指している。
過去数十年では、メモリ素子の大幅な縮小は、リソグラフィー技術の進歩によるものである。
フラッシュメモリは、大容量メモリとして広く用いられており、安価な不揮発性メモリは、電源がオフにされている時にもデータを保存することができる。また、フラッシュメモリは3次元(3D)アレイを用いることによって、例えば垂直型NANDセルスタックを用いることによって、高密度を得ることができる。しかしながら、フラッシュメモリのさらなる小型化は、コストの増加を伴うため、制限がある。
設計者は目下、書き込み速度を増加し、電力消費を減少する、例えば磁気抵抗型ランダムアクセスメモリ(Magnetoresistive Random Access Memory;MRAM)、相変化型ランダムアクセスメモリ(Phase Change Random Access Memory;PCRAM)、導電ブリッジ型ランダムアクセスメモリ(Conductive Bridging Random Access Memory;CBRAM)、および抵抗型ランダムアクセスメモリ(Resistive Random Access Memory;RRAM)などの次世代の不揮発性メモリに注目している。
これら不揮発性メモリの中では、その簡単な構造、簡単なクロスバーアレイ、および低温製造が可能であることにより、RRAMがフラッシュメモリに取って代わる可能性を最も有している。RRAMの単位素子(unit element)は、絶縁体と2つの金属電極だけで構成される。
RRAMクロスバーアレイの構造は簡単であるが、特に3次元(3D)クロスバーアレイの構造の製造のために克服しなければならない多くの問題がまだある。3D垂直構造でなければ、大容量のデータ保存の観点からは、RRAMは、ビットコストにおいて、3次元(3D)NANDメモリと競争できない可能性がある。
抵抗スイッチング素子技術に基づく、RRAMクロスバーアレイの構造は、前例のない高集積密度のために、4F2の最小のセルサイズを理論的に可能にし(ただし、Fは最小の構造(feature、フィーチャー)の寸法を意味する)、且つ低温製造は、メモリアレイのスタックを3次元にする。しかしながら、IR構造(抵抗素子のみを有する構造)では、隣接の選択されていないセルを通過する望ましくない漏洩電流が読み込みマージンを著しく劣化させ、クロスバーアレイの最大のサイズを64ビット以下に制限する。
この問題は、付加的な非線形選択デバイスを抵抗スイッチング素子と直列接続することによって軽減することができる。
1ダイオード−1レジスタ(one diode−one resistor;1D1R)、1セレクタ−1レジスタ(one selector−one resistor;1S1R)、1MOSFETトランジスタ−1レジスタ(oneMOSFET transistor−one resistor;1T1R)、および1バイポーラジャンクショントランジスタ−1レジスタ(one bipolar junction transistor−one resistor;1BJT1R)のセル構造などのいくつかのセル構造が開発されている。
これらのセル構造の中では、1T1Rおよび1BJT1Rのセル構造は、複雑であり、且つ高温製造が必要なため、望ましくなく、相補抵抗スイッチング(CRS)セル構造は、破壊読出しの問題がある。
よって、1D1Rおよび1S1Rのセル構造は、3Dクロスバーアレイ構造に適合するように思われる。
しかしながら、1D1Rまたは1S1Rのセル構造の3Dクロスバーアレイ構造は、それでも、良好に製造されることができない。
1D1Rまたは1S1Rのセル構造は、基本的に、金属−絶縁体−金属−絶縁体−金属(MIMIM)構造から形成される。
本発明は、自己整流型RRAMセル構造およびその3次元クロスバーアレイ構造を提供する。
図1は、1D1Rおよび1S1Rのセルスタック構造を含む理想的なRRAM3Dクロスバーアレイ構造の例示的な図を表している。1D1Rおよび1S1RのMIMIM構造は、導電線102および104の側壁に垂直な水平軸106に沿った導電線102と104との間に形成される。
ところで、RRAM3Dクロスバーアレイ構造は、通常、半導体基板内に形成される。導電線102の形成後、リソグラフィープロセスは、方向110からのみ実行されることができる。方向110から実行されるリソグラフィープロセスは、図1に表されるようなパターン化された金属層108を形成することができず、1D1Rおよび1S1Rのセル構造を用いた3Dクロスバーアレイ構造の応用ができない。
本発明によれば、第1の金属元素から形成された垂直の平行する導電線のグループ、前記第1の金属元素と異なる第2の金属元素から形成された水平の平行する導電線のグループ、前記水平の平行する導電線のグループの側壁の周囲を完全に巻き込んでいる第1の抵抗スイッチング層、および前記垂直の平行する導電線のグループの側壁の周囲を完全に巻き込んでいる第2の抵抗スイッチング層を含み、
前記第1の抵抗スイッチング層および前記第2の抵抗スイッチング層は、前記垂直の平行する導電線のグループと前記水平の平行する導電線のグループの交差部でオーミック接触を形成し、
前記第1の抵抗スイッチング層は、前記第2の抵抗スイッチング層の第2のバンドギャップより小さい第1のバンドギャップを有する、
抵抗型ランダムアクセスメモリ(RRAM)3次元(3D)クロスバーアレイ構造が提供される。
本発明の詳細な説明は、添付の図面と併せて以下の実施形態を参照して説明される。
本発明は、添付の図面を参照した下記の詳細な説明と実施の形態を解釈することによって、より理解されることができる。
1D1Rまたは1S1Rセルの構造を含む理想的なRRAM3Dクロスバーアレイ構造の例示的な図を表している。 抵抗型ランダムアクセスメモリの本発明のセル構造を表している。 本発明の実施形態に基づいた3Dクロスバーアレイ構造に用いるRRAMセル構造の応用の例示的な図を表している。 本発明の実施形態に基づいたRRAMの電流対電圧の図を表している。
以下の説明は、本発明を実施するベストモードが開示されている。
この説明は、本発明の一般原理を例示する目的のためのもので本発明を限定するものではない。これらは単に実施の形態であり、これらに制限されるものではないことは勿論である。
例えば、本説明の、第1の構造(フィーチャー)に続く、第2の構造(フィーチャー)越えて、または、第2の構造(フィーチャー)の上部、または、第2の構造(フィーチャー)の下部、または、第2の構造(フィーチャー)に装着する、第1の構造(フィーチャー)の形成は、第1および第2の構造(フィーチャー)が直接接触状態で形成される複数の実施の形態を含むことができ、また、第1の構造(フィーチャー)の形成は、第1の構造(フィーチャー)と第2の構造(フィーチャー)とが直接接触状態でない、第1の構造(フィーチャー)と第2の構造(フィーチャー)との間に形成され得る付加的な構造(フィーチャー)をが含まれる実施の形態をも含むことができる。
また、本明細書における開示は、種々の実施の形態において、参照番号および/または文字を繰り返し用いている。この反復は、簡素化と明確さの目的のためであって、種々の実施の形態および/または議論された構成との間の関係を規定するものではない。
本発明の実施の形態は、1DIRまたは1SIRセル構造を有するRRAMと同様の自己整流型(self−rectifying)または自己選択特性を表す、選択デバイスを有さないRRAMセル構造を提供する。
また、本発明の実施の形態のRRAMセル構造は、3次元(3D)RRAMクロスバーアレイの構造に適用されることができる。
図2は、抵抗型ランダムアクセスメモリ(RRAM)の本発明のセル構造を表している。
RRAMのメモリセル構造は、第1の電極層202、第1の抵抗スイッチング層204、第2の抵抗スイッチング層206、および第2の電極層208を含む。第1の抵抗スイッチング層204および第2の抵抗スイッチング層206は、第1の電極層202と第2の電極層208との間に狭設されることができる。いくつかの実施の形態では、第1の抵抗スイッチング層204は、第1の電極層202に隣接して接続されることができ、第2の抵抗スイッチング層206は、第2の電極層208に隣接して接続されることができる。第1の抵抗スイッチング層204は、第2の抵抗スイッチング層206に直接接触し、オーミック接触を形成する。
第1の電極層202は、金属元素を含むことができる。この実施の形態では、第1の電極層202の金属元素の酸化物は、比較的小さいバンドギャップを有する絶縁体材料であることができる。第2の電極層208は、第1の電極層202の元素と種類(または材質)が異なるもう1つの金属元素を含むことができる。また、第2の電極層のもう1つの金属元素の酸化物は、比較的大きいバンドギャップを有する絶縁体材料であることができる。
上記酸化物は、たとえば、熱酸化物またはレーザー加工による酸化物である。
第1の電極層202および第2の電極層208は、Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、SiGe、および前述の合金からなるグループから選択されることができる。
例えば、この実施の形態では、第1の電極層202は、Tiから形成され、第2の電極層208は、Taから形成されることができる。
もう1つの実施の形態では、第1の電極層202は、Taから形成され、第2の電極層208は、Hfから形成されることができる。
第1の抵抗スイッチング層204は、第1のバンドギャップを有する絶縁体から形成されることができる。第2の抵抗スイッチング層206は、第1の抵抗スイッチング層204の第1のバンドギャップより大きい第2のバンドギャップを有する絶縁体であることができる。
実施の形態では、第1のバンドギャップおよび第2のバンドギャップは、約1eV〜約9eVの間にあることができる。
いくつかの実施の形態では、第2のバンドギャップは、第1のバンドギャップより少なくとも0.5eV大きいことができる。
いくつかの実施の形態では、第1の抵抗スイッチング層204は、第1の電極層202の金属元素の酸化物から形成され、第2の抵抗スイッチング層206は、第2の電極層208の金属元素の酸化物であることができる。
例えば、実施の形態では、第1の電極層202がTiから形成された時、第1の抵抗スイッチング層204は、TiO2から形成されることができ、第2の電極層208がTaから形成された時、第2の抵抗スイッチング層206は、Ta22から形成されることができる。
もう1つの実施の形態では、第1の電極層202がTaから形成された時、第1の抵抗スイッチング層204は、Ta22から形成されることができ、第2の電極層208がHfから形成された時、第2の抵抗スイッチング層206は、HfO2から形成されることができる。
RRAMセル構造の各層の全ての材料は、当技術分野で広く用いられる材料である。
実施の形態では、第1の抵抗スイッチング層204は、第1の電極層202の
外部部分を直接酸化させることで形成されることができる。例えば、第1の抵抗スイッチング層204は、熱酸化またはレーザー酸化によって第1の電極層202から酸化されることができる。
もう1つの実施形態では、第1の抵抗スイッチング層204は、例えば、原子層堆積(ALD)、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、有機金属化学気相堆積(MOCVD)、物理気相堆積(PVD)、または他の好適な堆積法などの任意の好適な堆積法によって形成されることができる。第2の抵抗スイッチング層206は、例えば、原子層堆積(ALD)、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、有機金属化学気相堆積(MOCVD)、または物理気相堆積(PVD)などの好適な堆積法によって形成されることができる。
いくつかの実施の形態では、第1の抵抗スイッチング層204は、約1〜約80nmの間の厚さを有することができる。第2の抵抗スイッチング層206は、約1〜約80nmの間の厚さを有することができる。
RRAMセル構造は、バイポーラ型の抵抗スイッチングセル構造であることが
できる。RRAMセル構造は、1Vの最小の非負(負でない、ノンネガティブ)のバイアス電圧を印加することによって設定状態に置かれることができ、−1Vの最小の負のバイアス電圧を印加することによって再設定状態に置かれることができる。
また、RRAMセル構造は、自己限流(self−compliance:セルフ・コンプライアンサ)型および自己整流型であることができる。電流は、正極で整流され、回り込み(sneak)電流は、効果的に抑制される。
例えば、本発明の実施の形態のRRAMセル構造は、約10-4より小さい電流制限(カーレント・コンプライアンス、current compliance)の電流制限(コンプライアンス)の限界レベルを有することができる。
RRAMセル構造は、±2Vのバイアス電圧で、105より大きい電流整流比(current rectification ratio)(即ち、電流制限の限界レベル対整流比の比率)を有する。
いくつかの実施形態では、第2の抵抗スイッチング層206のバンドギャップは、第1の抵抗スイッチング層204のバンドギャップより大きいバンドギャップを有するため、第2の電極層208に向かって流れる電流が第2の抵抗スイッチング層206に流れた時、第2の抵抗スイッチング層206によって整流されることができる。第1の電極層202に向かって流れる電流は、第1の抵抗スイッチング層204を容易に通過することができる。
よって、本発明の実施の形態に基づいたRRAMセル構造は、1Rのセル構造のみであり、例えば、1T1R、1D1R、1S1R、および1BJT1RRRAMセル構造の単方向セレクタ(unidirectional selector)に接続される従来のレジスタ(抵抗素子)と類似する同様の性能を達成することができる。
さらに、RRAMセル構造は、フォーミングフリー(形成に制限を受けないこと)である。RRAMセル構造は、初期のフォーミング(形成)電圧を印加することなく作動されることができる。初期のフォーミング電圧は、その高い振幅により、RRAMセル構造に時にダメージを与える可能性がある。よって、フォーミングフリーRRAMセル構造は、よりよい信頼性を有することができる。
図3は、本発明の実施の形態に基づいた3Dクロスバーアレイ構造に用いるRRAMセル構造の応用の例示的な図を表している。
3Dクロスバーアレイ構造は、水平の平行する導電線302(例えば図3のY軸に沿って延伸する導電線)のグループ、および垂直の平行する導電線308(例えば図3のZ軸に沿って延伸する導電線)のグループを含むことができる。
RRAMセル構造のアレイは、水平の導電線302のグループと垂直の導電線308のグループの交差点で形成される。RRAMセル構造の各々は、水平の導電線302のグループと垂直の導電線308のグループの延伸方向に垂直な水平方向(図3のX軸に沿って延伸)に沿って配置されることができる。
実施の形態では、水平の平行する導電線302のグループは、RRAMセル構造の第1の電極層として用いられることができ、垂直の平行する導電線308のグループは、RRAMセル構造の第2の電極層として用いられることができる。水平の平行する導電線302のグループと垂直の平行する導電線308のグループは、各々上述の実施の形態の第1の電極層202および第2の電極層208と同様または類似する種類または性質を持つ材料から形成されることができる。また、水平の平行する導電線302のグループと垂直の平行する導電線308のグループは、各々上述した実施の形態の第2の電極層208および第1の電極層202と同様または類似する種類または性質を持つ材料から形成されることができる。
この実施の形態では、水平の導電線302のグループは、ビット線であることができ、垂直の導電線308のグループは、ワード線であることができ、またはその逆であってもよい。
第1の抵抗スイッチング層304は、水平の導電線302のグループ上に形成され、水平の導電線302のグループの側壁を巻き込むことができ、第2の抵抗スイッチング層306は、垂直の導電線308のグループ上に形成され、垂直の導電線308のグループの側壁を巻き込むことができる。言い換えると、各RRAMセル構造は、第1の抵抗スイッチング層304と第2の抵抗スイッチング層306が互いに直接接触している個所に形成される。
この実施の形態では、第1の抵抗スイッチング層304と第2の抵抗スイッチング層306は、各々上述の実施の形態の第1の抵抗スイッチング層204と第2の抵抗スイッチング層206と同様または類似の種類または性質を持つ材料から形成されることができる。また、第1の抵抗スイッチング層304と第2の抵抗スイッチング層306は、各々上述の実施の形態の第2の抵抗スイッチング層206と第1の抵抗スイッチング層204と同様または類似の種類または性質を持つ材料から形成されることができる。
いくつかの実施の形態では、3Dクロスバーアレイ構造に用いるRRAMセル構造は、半導体基板内に形成される。
図3に示されるように、RRAM3Dクロスバーアレイ構造は、1Rのセル構造のみを含む。よって、RRAM3Dクロスバーアレイ構造は、1Rのセル構造が金属間層を必要としないため、容易に製造されることができる。
RRAM3Dクロスバーアレイの従来の1Rのセル構造に生じる漏洩電流の問題は、本発明の1Rのセル構造が自己限流型または自己整流型であることができるため、克服することができる。
本発明に基づいたRRAM3Dクロスバーアレイ構造は、次世代の不揮発性メモリとして用いられることができ、フラッシュメモリに取って代わる可能性を最も有している。
図4は、本発明の実施の形態に基づいたRRAMの電流対電圧の図を表している。
この実施の形態では、RRAMは、Ti電極、TiO2層、Ta25層、およびTa電極から形成され、順次に堆積されている。TiO2層は、60nmの厚さを有し、Ta25層は、20nmの厚さを有する。
図4に表されるように、RRAMは、明白に自己整流の特性を表している。また、RRAMは、正電圧を印加することによって設定状態に置かれることができ、負電圧を印加することによって再設定状態に置かれることができる。これは、本発明に基づいたRRAMがバイポーラ型の抵抗スイッチングRRAMであることを表している。
RRAMは、各々約+5Vおよび−4Vの最小の電圧によって設定状態および再設定状態に置かれることができる(+/−(正負)2Vは、デバイスの設定/再設定に用いられるのではなく、読み込みに用いられる)。−4Vにまで負のバイアス電圧が増加されても、電流は、10-4〜10-5Aの間の範囲に限られることも認められている。
この発明は、実施の形態の方法及び望ましい実施の形態によって記述されているが、本発明は、これらを限定するものではないことは理解される。逆に、種々の変更及び同様の配置をカバーするものである(当業者には明白なように)。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
102、104 電導線
108 金属層
110 リソグラフィープロセスの方向
202 第1の電極層
204 第1の抵抗スイッチング層
206 第2の抵抗スイッチング層
208 第2の電極層
302 水平の平行する導電線
304 第1の抵抗スイッチング層
306 第2の抵抗スイッチング層
308 垂直の平行する導電線

Claims (8)

  1. 第1の金属元素から形成された垂直の平行する導電線のグループ、
    前記第1の金属元素と異なる第2の金属元素から形成された水平の平行する導電線のグループ、
    前記水平の平行する導電線のグループの側壁の周囲を完全に巻き込んでいる第1の抵抗スイッチング層、および
    前記垂直の平行する導電線のグループの側壁の周囲を完全に巻き込んでいる第2の抵抗スイッチング層
    を含み、
    前記第1の抵抗スイッチング層および前記第2の抵抗スイッチング層は、前記垂直の平行する導電線のグループと前記水平の平行する導電線のグループの交差部でオーミック接触を形成し、
    前記第1の抵抗スイッチング層は、前記第2の抵抗スイッチング層の第2のバンドギャップより小さい第1のバンドギャップを有する、
    抵抗型ランダムアクセスメモリ(RRAM)3次元(3D)クロスバーアレイ構造。
  2. 前記第1の抵抗スイッチング層は、前記第1の金属元素の酸化物から形成され、
    前記第2の抵抗スイッチング層は、前記第2の金属元素の酸化物から形成される、
    請求項1に記載のRRAM3Dクロスバーアレイ構造。
  3. 前記第1の抵抗スイッチング層は、熱酸化物である、
    請求項2に記載のRRAM3Dクロスバーアレイ構造。
  4. 前記第1の金属元素および前記第2の金属元素は、Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge、および前述の合金からなるグループから選択される、
    請求項1に記載のRRAM3Dクロスバーアレイ構造。
  5. 前記第2のバンドギャップは、前記第1のバンドギャップより約0.5eV以上大きい、
    請求項1に記載のRRAM3Dクロスバーアレイ構造。
  6. 前記水平の平行する導電線のグループは、ビット線であり、
    前記垂直の平行する導電線のグループは、ワード線である、
    請求項1に記載のRRAM3Dクロスバーアレイ構造。
  7. 前記水平の平行する導電線のグループは、ワード線であり、
    前記垂直の平行する導電線のグループは、ビット線である、
    請求項1に記載のRRAM3Dクロスバーアレイ構造。
  8. 前記第1の金属元素は、Tiであり、
    前記第2の金属元素は、Taである、
    請求項1に記載のRRAM3Dクロスバーアレイ構造。
JP2013252387A 2012-12-10 2013-12-05 自己整流型rramセル構造およびそのクロスバーアレイ構造 Active JP5756847B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261735397P 2012-12-10 2012-12-10
US61/735,397 2012-12-10

Publications (2)

Publication Number Publication Date
JP2014116605A JP2014116605A (ja) 2014-06-26
JP5756847B2 true JP5756847B2 (ja) 2015-07-29

Family

ID=50879956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013252387A Active JP5756847B2 (ja) 2012-12-10 2013-12-05 自己整流型rramセル構造およびそのクロスバーアレイ構造

Country Status (5)

Country Link
US (1) US9059391B2 (ja)
JP (1) JP5756847B2 (ja)
KR (1) KR101514814B1 (ja)
CN (1) CN103872245B (ja)
TW (1) TWI492434B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529987B (zh) 2014-08-27 2016-04-11 華邦電子股份有限公司 自整流電阻式隨機存取記憶體(rram)記憶胞結構及電阻式隨機存取記憶體之3d交錯陣列
CN105470277B (zh) * 2014-09-11 2019-02-15 华邦电子股份有限公司 自整流电阻式随机存取存储器存储单元结构及3d交错阵列
TWI553925B (zh) 2014-09-26 2016-10-11 華邦電子股份有限公司 自整流電阻式隨機存取記憶體記憶胞結構
CN105489754B (zh) * 2014-10-08 2019-07-26 华邦电子股份有限公司 自整流电阻式随机存储器存储单元结构
FR3027450B1 (fr) 2014-10-20 2016-11-04 Commissariat Energie Atomique Dispositif memoire non volatile hybride et procede de fabrication d'un tel dispositif
WO2016101246A1 (zh) * 2014-12-26 2016-06-30 中国科学院微电子研究所 一种自选通阻变存储器单元及其制备方法
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
JP6581370B2 (ja) 2015-03-19 2019-09-25 東芝メモリ株式会社 不揮発性記憶装置及びその製造方法
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
CN105161615B (zh) * 2015-09-06 2019-04-09 中南大学 一种基于纤维衬底的忆阻器及其制备方法
CN105552219B (zh) * 2015-12-10 2019-02-01 上海交通大学 具有自整流特性的rram存储单元结构及其制备方法
CN105336852B (zh) * 2015-12-10 2018-05-01 上海交通大学 带有自整流效应的rram存储单元结构及其制备方法
CN106919723A (zh) * 2015-12-24 2017-07-04 中国科学院微电子研究所 三维集成阻变存储器的热效应评估及降低热串扰的方法
KR102511693B1 (ko) * 2016-03-22 2023-03-20 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
WO2018009182A1 (en) * 2016-07-06 2018-01-11 Intel Corporation Resistive ram with electroforming functionality
CN108963072A (zh) * 2017-05-27 2018-12-07 旺宏电子股份有限公司 半导体结构及其形成方法
US10686014B2 (en) 2018-06-26 2020-06-16 International Business Machines Corporation Semiconductor memory device having a vertical active region
US10658590B2 (en) 2018-09-21 2020-05-19 International Business Machines Corporation Techniques for forming RRAM cells
KR20200127712A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 가변 저항 메모리 소자
US10658583B1 (en) 2019-05-29 2020-05-19 International Business Machines Corporation Forming RRAM cell structure with filament confinement
US11877524B2 (en) 2021-09-08 2024-01-16 International Business Machines Corporation Nanotip filament confinement
US11812675B2 (en) 2021-09-21 2023-11-07 International Business Machines Corporation Filament confinement in resistive random access memory

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8129704B2 (en) 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
JP5215741B2 (ja) 2008-06-09 2013-06-19 シャープ株式会社 可変抵抗素子
JP5488463B2 (ja) * 2008-06-20 2014-05-14 日本電気株式会社 半導体記憶装置及びその動作方法
JP2010016075A (ja) 2008-07-02 2010-01-21 Fujitsu Ltd 記憶装置及び半導体装置
JP5558090B2 (ja) * 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
US8737111B2 (en) * 2010-06-18 2014-05-27 Sandisk 3D Llc Memory cell with resistance-switching layers
JP5156060B2 (ja) * 2010-07-29 2013-03-06 シャープ株式会社 不揮発性半導体記憶装置
JP5680927B2 (ja) * 2010-10-01 2015-03-04 シャープ株式会社 可変抵抗素子、及び、不揮発性半導体記憶装置
US9454997B2 (en) * 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9018692B2 (en) * 2011-01-19 2015-04-28 Macronix International Co., Ltd. Low cost scalable 3D memory
KR20120094339A (ko) * 2011-02-16 2012-08-24 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP5648126B2 (ja) * 2011-06-10 2015-01-07 株式会社アルバック 抵抗変化素子及びその製造方法

Also Published As

Publication number Publication date
KR101514814B1 (ko) 2015-04-23
US20140158967A1 (en) 2014-06-12
TWI492434B (zh) 2015-07-11
KR20140074823A (ko) 2014-06-18
JP2014116605A (ja) 2014-06-26
CN103872245B (zh) 2017-08-04
CN103872245A (zh) 2014-06-18
US9059391B2 (en) 2015-06-16
TW201424070A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
JP5756847B2 (ja) 自己整流型rramセル構造およびそのクロスバーアレイ構造
US10056432B2 (en) Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture
JP6791845B2 (ja) スイッチ素子および記憶装置
JP6772124B2 (ja) スイッチ素子および記憶装置
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
JP6151650B2 (ja) 記憶装置
JP5457961B2 (ja) 半導体記憶装置
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
CN103855304B (zh) 可变电阻存储器件
JP2008010836A (ja) n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP2007116166A (ja) ナノドットを具備する不揮発性メモリ素子及びその製造方法
JP2007081363A (ja) 相変化メモリ及びその動作方法
JP6086097B2 (ja) 多段相変化材料および多値記録相変化メモリ素子
JP2011071380A (ja) 半導体メモリ装置およびその製造方法
JPWO2018190071A1 (ja) 記憶装置
JP6270600B2 (ja) 相変化メモリ
KR20200048751A (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
JP2012182233A (ja) 不揮発性記憶装置
JP5426596B2 (ja) 不揮発性半導体記憶装置
TW202107460A (zh) 記憶胞、記憶體裝置以及使用記憶胞的選擇器元件來放大資料的方法
CN104810048A (zh) 电阻式存储装置、电阻式存储装置的操作方法
CN105470277B (zh) 自整流电阻式随机存取存储器存储单元结构及3d交错阵列
TWI597824B (zh) 電阻式記憶裝置、電阻式記憶裝置之操作方法
KR20130142411A (ko) 저항성 메모리 소자
KR20240115515A (ko) 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5756847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250