JP5215741B2

JP5215741B2 - 可変抵抗素子

Info

Publication number: JP5215741B2
Application number: JP2008151074A
Authority: JP
Inventors: 雄史井上; 数也石原; 信義粟屋
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-06-09
Filing date: 2008-06-09
Publication date: 2013-06-19
Anticipated expiration: 2028-06-09
Also published as: JP2009295944A

Description

本発明は、第１電極と第２電極の間に可変抵抗体が狭持され、前記第１電極と前記第２電極の間に電圧パルスが印加されることで両電極間の電気抵抗が変化する可変抵抗素子に関する。

近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ（NVRAM：Nonvolatile Random Access Memory）として、FeRAM（Ferroelectric RAM）、MRAM（Magnetic RAM）、PRAM（Phase Change RAM）等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。

そこで、これらの既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリ（RRAM：Resistive Random Access Memory）（登録商標）が提案されている。この構成を図８に示す。

図８に示される従来構成の可変抵抗素子１００は、第１電極１０１と可変抵抗体１０２と第２電極１０３とが順に積層された構造となっており、第１電極１０１及び第２電極１０３間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作（以下では「スイッチング動作」という）によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。

この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセル夫々を行方向及び列方向にマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、１つのメモリセルが１つの選択トランジスタＴと１つの可変抵抗素子Ｒとから構成される（「１Ｔ１Ｒ型」と称される）メモリセルや、１つのダイオードＤと１つの可変抵抗素子Ｒから構成される（「１Ｄ１Ｒ型」と称される）メモリセル等が存在する。

可変抵抗体１０２を構成する材料としては、米国ヒューストン大のShangquing LiuやAlex Ignatiev等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献１及び非特許文献１に開示されている。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。尚、特許文献１に例示する素子構造では、可変抵抗体の材料としてはペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Ｐｒ_１−ｘＣａ_ｘＭｎＯ_３（ＰＣＭＯ）膜が用いられている。

又、他の可変抵抗体材料としては、チタン酸化（ＴｉＯ_２）膜、ニッケル酸化（ＮｉＯ）膜、酸化亜鉛（ＺｎＯ）膜、酸化ニオブ（Ｎｂ_２Ｏ_５）膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが非特許文献２及び特許文献２などから知られている。このうち、ＮｉＯを用いたスイッチング動作の現象が非特許文献３に詳細に報告されている。

米国特許第６２０４１３９号明細書特表２００２−５３７６２７号公報 Liu,S.Q.ほか、"Electric-pulse-induced reversible Resistance change effectin magnetoresistive films",Applied Physics Letter, Vol.76,pp.2749-2751, 2000年 H.Pagniaほか、"Bistable Switchingin Electroformed Metal-Insulator-MetalDevices", Phys.Stat.Sol.(a), vol.108, pp.11-65, 1988年 Baek,I.G.ほか、"Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses",IEDM 04, pp.587-590, 2004年

ところで、上述した不揮発性記憶装置の情報の書き換え動作の際、即ち、第１電極と第２電極の間に電気的パルスを印加して可変抵抗体の抵抗を所定の抵抗値に到達させるまでの間に、可変抵抗素子には過渡電流が流れる。この電流は、抵抗の変化方向によって、書き込み電流或いは消去電流と称される（以下では適宜「書き込み電流」と総称する）。例えば、可変抵抗体の材料として遷移金属元素の酸化物を用いた場合、ＮｉＯを用いた非特許文献３では、０．３×０．７μｍ^２の電極面積で、書き込み電流は１ｍＡ程度であると報告されている。この電流の多寡は可変抵抗体の電気的に寄与する領域の面積に応じているので、当該面積を縮小すれば書き込み電流を抑制することができ、不揮発性記憶装置としての消費電流を抑制することができる。

又、一般に可変抵抗体の結晶性が良いと安定したスイッチング動作のメモリ素子を再現性良く達成できるが、この結晶性の向上は可変抵抗体の抵抗値を相対的に下げてしまう。可変抵抗体の抵抗値は可変抵抗体の電気的に寄与する領域の面積に反比例するので、当該面積が大きいと可変抵抗素子の抵抗は小さくなる。この場合、１Ｔ１Ｒ型のメモリセルでは、制御トランジスタのオン抵抗よりも可変抵抗素子の抵抗が著しく小さくなると、可変抵抗体に十分な電圧が印加されず、書き込みがなされない等の問題が発生する。

従って、可変抵抗体の電気的に寄与する領域の面積を小さくできれば、消費電流を抑制でき、かつ書き込み不能とならない安定したスイッチング動作のメモリ素子を再現性良く作成することが可能となる。

しかしながら、従来の抵抗変化素子においては、可変抵抗体の電気的に寄与する領域の面積は、可変抵抗体を挟んで向かい合う２つの電極が重なり合う領域の面積で規定される。即ち、図８の構成の場合、可変抵抗体１０２を挟む、第１電極１０１と第２電極１０３の交差領域の面積で規定されることとなる。このため、可変抵抗体の電気的に寄与する領域の面積はこれら電極等の製造プロセスで規定される最小加工寸法（フォトリソグラフィの解像能力やエッチングの加工能力等の製造プロセスで決定される最小の形成可能加工線幅寸法或いは最小の形成可能加工間隔寸法）に制約されることとなり、縮小化の上でその達成できうる面積には制限がある。

本発明は、上記の問題点に鑑み、従来構成よりも書き込み時（消去時）の消費電流を更に低減することができる可変抵抗素子及びその製造方法を提供することを目的とする。

上記目的を達成するための本発明に係る可変抵抗素子は、第１電極と第２電極の間に可変抵抗体が狭持され、前記第１電極と前記第２電極の間に電圧パルスが印加されることで両電極間の電気抵抗が変化する可変抵抗素子であって、前記可変抵抗体が、遷移金属又はその窒化物からなる第１材料の酸化物で構成される第１領域と、前記第１材料の酸化物よりもエネルギーバンドギャップが大きい材料で構成される第２領域と、を有し、
複数の前記第２領域が周囲を前記第１領域に囲まれた形で前記可変抵抗体内に分散して形成されていることを第１の特徴とする。

本発明に係る可変抵抗素子の上記第１の特徴構成によれば、可変抵抗体が、遷移金属又はその窒化物からなる第１材料の酸化物で構成される第１領域と、前記第１領域よりもエネルギーバンドギャップの大きい第２領域とを有する構成である。これは、言い換えれば、可変抵抗体内においては、電流の流れやすい第１領域と電流の流れにくい第２領域が構成されていることを意味するものである。従って、第１電極と第２電極の間にパルス電圧を印加した場合、電流は、電流の流れやすい第１領域内を通過する（狭窄される）。そして、この第１領域は、遷移金属又はその窒化物からなる第１材料の酸化物、即ち、パルス電圧印加によって抵抗値を変化させる性質を有する材料で構成されており、まさに可変抵抗体として作用する部分である。

可変抵抗体内に第１領域と第２領域が形成されることより、可変抵抗体を挟んで第１電極と第２電極とが交差する領域の面積と比較して、電流を流す領域である第１領域が第１電極並びに第２電極と接触する面積は減少する。即ち、このことは、可変抵抗体を挟んで第１電極と第２電極が交差する面積よりも、本発明に係る可変抵抗素子が備える可変抵抗体が電気的に寄与する面積が減少していることを表している。電気的に寄与する面積が減少すればするほど、書き込み時の消費電流が減少することから、本発明に係る可変抵抗素子のような構成とすることで、従来構成よりも書き込み時の消費電流を減少させることができる。

更に、上記第１の特徴構成とすることで、予め第１材料と第２材料を含む材料膜を成膜し、これを酸化処理することで、第１領域と第２領域とを有する可変抵抗体を形成することができる。これにより、予め第１材料と第２材料を含む材料膜を準備しさえすれば、簡易な工程で書き込み時の消費電流を低減した可変抵抗素子を製造することができる。

又、本発明に係る可変抵抗素子は、上記第１の特徴構成に加えて、前記第２領域が、遷移金属以外の金属若しくはその窒化物、又は半導体元素若しくはその窒化物からなる第２材料の酸化物で構成されることを第２の特徴とする。

又、本発明に係る可変抵抗素子は、上記第２の特徴構成に加えて、前記第１材料がＴｉであり、前記第２材料がＳｉであることを第３の特徴とする。

又、本発明に係る可変抵抗素子は、上記第２の特徴構成に加えて、前記第１材料が、前記第２材料よりも所定温度下における酸化物生成自由エネルギーが小さいことを第４の特徴とする。

本発明に係る可変抵抗素子の上記第４の特徴構成によれば、製造時に、第２材料をドープした第１材料を成膜後、第１材料が第２材料よりも酸化物生成自由エネルギーが小さくなる温度条件下で酸化処理を施すことで、確実に第２材料の酸化物からなる第２領域を第１領域に形成させることが可能となる。これにより、簡易な工程で書き込み時の消費電流を低減した可変抵抗素子を製造することができる。

又、本発明に係る可変抵抗素子は、上記第４の特徴構成に加えて、前記第１材料がＴｉであり、前記第２材料がＡｌであることを第５の特徴とする。

又、本発明に係る可変抵抗素子の製造方法は、第１電極と第２電極の間に可変抵抗体が狭持され、前記第１電極と前記第２電極の間に電圧パルスが印加されることで両電極間の電気抵抗が変化する可変抵抗素子の製造方法であって、遷移金属又はその窒化物からなる第１材料と、遷移金属以外の金属若しくはその窒化物、又は半導体元素若しくはその窒化物からなる材料であって、その酸化物が前記第１材料の酸化物よりもエネルギーバンドギャップが大きい第２材料とを含む第１電極材料膜を成膜して所定のパターンに成形する第１工程と、前記第１工程終了後、前記第１電極材料膜の上面に層間絶縁膜を形成した後、前記層間絶縁膜の一部を開口して前記第１電極材料膜の一部上面を露出させる第２工程と、前記第２工程終了後、露出された前記第１電極材料膜に対して酸化処理を施して、酸化されていない前記第１電極材料膜に接触するように、前記第１材料の酸化物と前記第２材料の酸化物とが混在してなる前記可変抵抗体を形成する第３工程と、前記第３工程終了後、少なくとも前記可変抵抗体に接触するよう上面に遷移金属又はその窒化物からなる第２電極材料膜を成膜して所定のパターンに成形する第４工程と、を有し、酸化されていない前記第１電極材料膜からなる前記第１電極、酸化された前記第１電極材料膜からなる前記可変抵抗体、並びに前記第２電極材料膜からなる前記第２電極を形成することを第１の特徴とする。

本発明に係る可変抵抗素子の製造方法の上記第１の特徴によれば、遷移金属又はその窒化物からなる第１材料の酸化物で構成される第１領域と、前記第１領域よりもエネルギーバンドギャップの大きい第２領域とを有する可変抵抗体を備える可変抵抗素子が製造される。これにより、従来構成よりも電気的に寄与する面積が減少した可変抵抗素子を製造することができる。しかも、予め第１材料と第２材料を含む材料膜を準備しておくことで、従来と同様の簡易な工程で書き込み時の消費電流を低減した可変抵抗素子を製造することができる。

又、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴に加えて、前記第１電極材料膜が、前記第１材料からなる材料膜に前記第２材料がドープされて形成されたことを第２の特徴とする。

本発明に係る可変抵抗素子の製造方法の上記第２の特徴によれば、簡易な方法で第１材料と第２材料を含む材料膜を形成することができる。又、かかる方法で材料膜を形成することで、前記第３工程に係る酸化処理終了時に、第１領域内に第２領域を分散して形成させることができ、消費電流の低減効果を高めることができる。

又、本発明に係る可変抵抗素子の製造方法は、上記第２の特徴に加えて、前記第１電極材料膜が、Ｔｉ膜にＳｉ又はＡｌがドープされて形成されたことを第３の特徴とする。

本発明の構成によれば、可変抵抗体の電気的に寄与する領域である、第１及び第２電極間に電圧を印加した際に可変抵抗体を介して流れる電流路が、第１及び第２電極の何れの電極の接触面積で規定された面積よりも小さくなるように形成される。これにより、従来構成と比べて、書込時、消去時の消費電流を更に低減させることができ、低抵抗による書込み不良の起こらない安定したスイッチング動作のメモリ素子を再現性良く形成できる。

以下において、本発明に係る可変抵抗素子（以下、適宜「本発明素子」という）及びその製造方法（以下、適宜「本発明方法」という）の実施形態について図面を参照して説明する。

［基本概念の説明］
まず、本発明の実施形態を説明する前に、本発明を構成する基本概念について図１〜図４の各図を参照して説明を行う。

図１は、本発明の基本概念を構成する可変抵抗素子の概略断面図である。図１（ａ）〜（ｅ）に示す可変抵抗素子２０ａ〜２０ｅは、何れも、第１電極２１、可変抵抗体２２、第２電極２３、層間絶縁膜２４・２７、コンタクトプラグ３１・３２を備えて構成される。尚、各可変抵抗素子２０ａ〜２０ｅは、可変抵抗体２２と第１電極２１との接触領域数が夫々異なる。即ち、図１（ａ）に示す各可変抵抗素子２０ａは、可変抵抗体２２と第１電極２１との接触領域数が１であり、以下、２０ｂ〜２０ｅに進むに連れ、接触領域数が２〜５に増加している。尚、図中では、可変抵抗体２２を挟んで第１電極２１と第２電極２３とが交差する領域を「領域Ａ」と付している。

次に、図１（ａ）に示す可変抵抗素子２０ａの製造方法を説明する。図２は、可変抵抗素子２０ａを製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図２（ａ）〜（ｈ）に分けて図示している。又、図３は可変抵抗素子２０ａの製造工程をフローチャートにしたものであり、以下の文中の各ステップＳ１〜Ｓ９は、図３に示されるフローチャートの各ステップを表すものとする。尚、図１以下に示される各概略断面構造図は、あくまで模式的に図示されたものであるため、実際の構造の寸法比と図面の寸法比とは必ずしも一致するものではない。

まず、図２（ａ）に示すように、下地基板（不図示）上にＴｉＮで構成される導電性材料膜２１（以下、適宜「ＴｉＮ膜２１」という）をスパッタ法にて膜厚２００ｎｍ程度の厚みで堆積し、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって第１電極２１を形成する（ステップＳ１）。

次に、図２（ｂ）に示すように、ＴｉＮ膜２１上にＳｉＯ_２で構成される層間絶縁膜２４をＣＶＤ法にて３００ｎｍ程度の厚みで全面に堆積する（ステップＳ２）。

次に、図２（ｃ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、層間絶縁膜２４にホール直径２００ｎｍ程度でＴｉＮ膜２１が露出するまで開口部２５をパターニングする（ステップＳ３）。

次に、図２（ｄ）に示すように、ＴｉＮで構成される導電性材料膜２３（以下、適宜「ＴｉＮ膜２３」という）を、スパッタ法にて４０ｎｍ〜６２．５ｎｍ程度の厚みで全面に堆積する（ステップＳ４）。本ステップＳ４により、開口部２５の底面及び内側面にはＴｉＮ膜２３が形成されると共に、開口部２５内において上部位置から下部位置に進むに連れて膜厚が薄くなるようにＴｉＮ膜２３が成膜される。ＴｉＮ膜２３内において他の領域よりも膜厚が薄い部分を、以下では「局部薄膜領域」という。

尚、本ステップＳ４において、ＴｉＮ膜２３を成膜する膜厚の範囲は、開口部２５を完全には充填しないような膜厚の範囲内である。即ち、本ステップＳ４終了後において、ステップＳ４開始前に開口部２５が形成されていた領域の内側部分に、底面及び内側壁がＴｉＮ膜２３からなる開口部２６が形成される。

次に、図２（ｅ）に示すように、酸素を含む２５０℃の雰囲気下で熱酸化することにより、ＴｉＮ膜２３を酸化させて、可変抵抗体としてのＴｉＯ_２膜２２（以下、適宜「可変抵抗体膜２２」という）を形成する（ステップＳ５）。このとき、熱酸化は、開口部２５の内側側壁上に堆積されているＴｉＮ膜２３の表面から、ＴｉＮ膜２３と層間絶縁膜２４との界面位置まで到達するように（言い換えれば、少なくとも局部薄膜領域において、当該局部薄膜領域が有するＴｉＮ膜２３の膜厚分を酸化するように）実施される。これにより、これによって開口部２５の内側側壁上に堆積されているＴｉＮ膜２３が可変抵抗体膜２２に変化する。又、開口部２５以外の平坦部（即ち、層間絶縁膜２４上）のＴｉＮ膜２３については、上部領域については一部酸化されるものの、層間絶縁膜２４と接触する下部領域については酸化されず、そのままＴｉＮ膜２３が残存することとなる。即ち、本ステップＳ５によって、酸化されずに残ったＴｉＮ膜２３と、ステップＳ１で形成したＴｉＮ膜２１とに接触するように、可変抵抗体膜２２が形成される。

次に、図２（ｆ）に示すように、ＴｉＮ膜２３上を含む全面にＳｉＯ_２で構成される層間絶縁膜２７をＣＶＤ法にて３００ｎｍ程度の厚みで堆積する（ステップＳ６）。

次に、図２（ｇ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、層間絶縁膜２４及び２７をエッチングすることで夫々ＴｉＮ膜２３、ＴｉＮ膜２１の上面を露出させて、コンタクトホール２８、２９を形成する（ステップＳ７）。

次に、図２（ｈ）に示すように、ＴｉＮ膜２１とＴｉＮ膜２３との間に電圧パルスを印加するために厚さ５０ｎｍ程度のＴｉＮ膜、厚さ４００ｎｍ程度のＡｌＣｕ膜、及び厚さ５０ｎｍ程度のＴｉＮ膜からなる導電性材料膜３０を、夫々スパッタ法にて順次堆積して形成する（ステップＳ８）。そして、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、図１（ａ）に示すようなＴｉＮ膜２１と接続されるコンタクトプラグ３１、及びＴｉＮ膜２３と接続されるコンタクトプラグ３２を夫々形成する（ステップＳ９）。このようにして、ＴｉＮ膜２１で構成される第１電極２１と、ＴｉＮ膜２３で構成される第２電極２３の間に、ＴｉＯ_２膜２２で構成される可変抵抗体膜が狭持されて、可変抵抗素子２０ａが実現される。

尚、可変抵抗素子２０ｂ〜２０ｅについては、ステップＳ３における開口部２５形成時のパターニング形状を変えることで、上述のステップＳ１〜Ｓ９の各工程を経て同様に形成することができる。

このように製造された図１（ａ）に示す可変抵抗素子２０ａのスイッチング特性を、以下に示す。可変抵抗素子２０ａは、ステップＳ４において成膜したＴｉＮ膜２３の膜厚が４０ｎｍの素子である。第１電極２１と第２電極２３の間にパルス幅３５ｎｓｅｃの電圧パルスを極性を変化させながら印加したときの、パルス電圧印加時の電流値、パルス電圧印加後の可変抵抗素子２０ａの抵抗値、及び印加したパルス電圧の極性が変化する直前における抵抗値の比率（スイッチング比）を測定した。尚、パルス電圧印加後の抵抗値の読み出しに際しては、読み出し電圧として第１電極２１と第２電極２３の間に０．５Ｖ印加したときの電流値より算出した。

具体的には、初期状態から、第２電極２３に対して第１電極２１が正極性となるように＋２．０５Ｖの電圧をパルス幅３５ｎｓにかけて印加することで、抵抗値が低下した（低抵抗化、セット動作）。次に、逆極性、即ち、第２電極２３に対して第１電極２１が負極性となるように−２．２５Ｖの電圧をパルス幅３５ｎｓにかけて印加することで、抵抗値が上昇した（高抵抗化、リセット動作）。以下、パルス電圧の極性を正負交互に切り換えることで、セット動作及びリセット動作が交互に実現した（スイッチング動作）。これにより、可変抵抗素子２０ａの抵抗値が可逆的に変化していることが示された。尚、セット動作及びリセット動作時における印加電圧の絶対値は、スイッチング比が何れも約１０程度となるように調整したものであり、このときに流れる電流が約２．２ｍＡであった。尚、以下では、セット動作及びリセット動作を合わせて適宜「書き込み動作」と総称し、この書き込み動作時に流れる電流を「書き込み電流」と称する。

図４は、ステップＳ１〜Ｓ９に準じて同様に製造した図１（ａ）〜（ｅ）に示す可変抵抗素子２０ａに対して、同様にスイッチング動作を行ったときの、書き込み電流の比較をしたグラフであり、横軸がステップＳ３で形成するコンタクトホール数、縦軸が書き込み電流値（消費電流）を夫々示している。コンタクトホール数が１個の場合が、図１（ａ）に示す可変抵抗素子２０ａに相当し、以下、コンタクトホール数を２〜５にした場合が、夫々可変抵抗素子２０ｂ〜２０ｅに相当する。

尚、図４では、各可変抵抗素子において、ステップＳ４におけるＴｉＮ膜２３の成膜膜厚を変化させた場合についても併せてグラフ上に表示している。ステップＳ４において成膜するＴｉＮ膜２３の膜厚は、その後の酸化処理ステップＳ５によって開口部２５内の内側壁に形成される可変抵抗体膜２２の膜厚に影響を及ぼす。従って、ステップＳ４におけるＴｉＮ膜２３の成膜膜厚を変化させた場合における書き込み電流の相違を見ることで、可変抵抗体膜２２の膜厚による書き込み電流への影響を見ることができる。具体的には、各可変抵抗素子２０ａ〜２０ｅを製造するに際し、夫々ステップＳ４において成膜するＴｉＮ膜２３の膜厚を、４０ｎｍ、５０ｎｍ、６２．５ｎｍとしたときの書き込み電流をグラフ上にプロットしている。

図４によれば、コンタクトホール数が少なくなるほど可変抵抗素子の書き込み電流が低下することが分かる。つまり、可変抵抗素子の書き込み電流は、図１（ａ）〜（ｅ）に示す、可変抵抗体２２を挟んで向かい合う第１電極２１及び第２電極２３が交差する領域（領域Ａ）の面積には依存せず、可変抵抗体２２として作用する部分と、２つの電極との接触面積に依存することが分かる。即ち、図１（ａ）と（ｂ）を比較すると、図１（ｂ）の方が可変抵抗体２２と第１電極２１とが接触する面積が大きい。尚、図１（ｂ）は、図１（ａ）に比べて可変抵抗体２２と第２電極２３とが接触する接触面積が小さいが、第２電極２３との接触面積の低下分に比べて、第１電極２１との接触面積の上昇分の方が大きいことは明らかである。従って、可変抵抗素子２０ｂ〜２０ｅのように、コンタクトホール数が増加するに連れて、可変抵抗体２２と両電極２１・２３との接触面積の合計は増加する。そして、接触面積が増加するに従って、書き込み電流も増加していることが図４のグラフから見て取れる。そして、図４のグラフより、ステップＳ４において成膜するＴｉＮ膜２３の膜厚、即ち可変抵抗体２２の膜厚を変化させても、同様の傾向を示すことが分かる。

本発明者は、上記の鋭意研究の結果、可変抵抗体の電気的に寄与する領域の面積を、第１電極又は第２電極の何れか一つの電極で規定された面積よりも小さくするような構造とすることで、図８に示した従来の可変抵抗素子よりも、電圧パルスの印加による抵抗のスイッチング動作における書き込み時の消費電流を低下させられることに想到した。本発明素子及び本発明方法は、かかる考察に基づいて行われたものであり、図８に示した従来の可変抵抗素子において、可変抵抗体を第１電極又は第２電極の何れか一つの電極で規定された面積よりも電気的に寄与する領域の面積のみが小さくなる、いわゆる電流狭窄構造により構成することで、電圧パルスの印加による抵抗のスイッチング動作時の消費電流（書き込み電流）の低減化を可能にするものである。

［本発明素子及び本発明方法の説明］
以下、図５〜図７の各図を参照して、本発明素子及び本発明方法の説明を行う。尚、本発明素子は、構成要素である可変抵抗体に利用される材料に特徴があり、全体的な構成としては、上述した図８に示される従来構成の可変抵抗素子と同一であっても良い。

図５は、本発明素子の概略断面構造図である。図５に示す本発明素子１は、第１電極１１、可変抵抗体１２、第２電極１３、層間絶縁膜１４・１７、コンタクトプラグ４１・４２を備えて構成される。そして、本発明素子１においては、可変抵抗体１２が、異なる材料で構成される第１領域３６及び第２領域３７を有する。

次に、図５に示す本発明素子１の製造方法を説明する。図６は、可変抵抗素子１を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図６（ａ）〜（ｈ）に分けて図示している。又、図７は可変抵抗素子１の製造工程をフローチャートにしたものであり、以下の文中の各ステップＳ１１〜Ｓ１９は、図７に示されるフローチャートの各ステップを表すものとする。

まず、図６（ａ）に示すように、下地基板（不図示）上にＴｉ膜にＳｉをドープした導電性材料膜１１（以下、「ＴｉＳｉ膜１１」という）をスパッタ法にて膜厚２００ｎｍ程度の厚みで堆積し、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって第１電極１１を形成する（ステップＳ１１）。尚、ＴｉＳｉという表記は、略記であって各元素の組成比を限定するものではない。

次に、図６（ｂ）に示すように、ＴｉＳｉ膜１１上にＳｉＯ_２で構成される層間絶縁膜１４をＣＶＤ法にて３００ｎｍ程度の厚みで全面に堆積する（ステップＳ１２）。

次に、図６（ｃ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、層間絶縁膜１４にホール直径２００ｎｍ程度でＴｉＳｉ膜１１が露出するまで開口部１５をパターニングする（ステップＳ１３）。

次に、図６（ｄ）に示すように、酸素を含む２００〜４００℃の雰囲気下で熱酸化することにより、ＴｉＳｉ膜１１を酸化させて、Ｔｉの酸化物からなる第１領域３６とＳｉの酸化物からなる第２領域３７とを備える可変抵抗体１２を形成する（ステップＳ１４）。本ステップＳ１４によって、第１領域３６内に、第２領域３７が分散して形成されることとなる。

次に、図６（ｅ）に示すように、ＴｉＮで構成される導電性材料膜１３（以下、適宜「ＴｉＮ膜１３」という）を、スパッタ法にて１００ｎｍ程度の厚みで堆積し、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、第２電極１３を形成する（ステップＳ１５）。

次に、図６（ｆ）に示すように、ＴｉＮ膜１３上を含む全面にＳｉＯ_２で構成される層間絶縁膜１７をＣＶＤ法にて３００ｎｍ程度の厚みで堆積する（ステップＳ１６）。

次に、図６（ｇ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、層間絶縁膜１４及び１７をエッチングすることで夫々ＴｉＳｉ膜１１、ＴｉＮ膜１３の上面を露出させて、コンタクトホール１８、１９を形成する（ステップＳ１７）。

次に、図６（ｈ）に示すように、ＴｉＳｉ膜１１とＴｉＮ膜１３との間に電圧パルスを印加するために厚さ５０ｎｍ程度のＴｉＮ膜、厚さ４００ｎｍ程度のＡｌＣｕ膜、及び厚さ５０ｎｍ程度のＴｉＮ膜からなる導電性材料膜４０を、夫々スパッタ法にて順次堆積して形成する（ステップＳ１８）。そして、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、図５に示すようなＴｉＳｉ膜１１と接続されるコンタクトプラグ４１、及びＴｉＮ膜１３と接続されるコンタクトプラグ４２を夫々形成する（ステップＳ１９）。このようにして、ＴｉＳｉ膜１１で構成される第１電極１１と、ＴｉＮ膜１３で構成される第２電極１３の間に、Ｔｉの酸化物を含む可変抵抗体膜１２が狭持されて、可変抵抗素子１が実現される。

このように構成されるとき、可変抵抗体膜１２は、少なくともＴｉの酸化物を有しており、且つ、２つの電極の間に狭持される。このため、図１に示す可変抵抗素子と同様、印加するパルス電圧の極性を変化させることでスイッチング動作が可能な素子である。

そして、可変抵抗体膜１２は、Ｔｉの酸化物からなる第１領域３６とＳｉの酸化物からなる第２領域３７とを備えて構成される。ここで、Ｓｉの酸化物のエネルギーバンドギャップは約９．０ｅＶと大きいのに対して、Ｔｉの酸化物のエネルギーバンドギャップは約３．０ｅＶと小さい。言い換えれば、可変抵抗体膜１２内においては、電流の流れやすい第１領域３６と電流の流れにくい第２領域３７が構成されていることになる。従って、第１電極１１と第２電極１３の間にパルス電圧を印加した場合、電流は、電流の流れやすい第１領域３６内を通過する（狭窄される）。そして、Ｔｉの酸化物からなる第１領域３６が、まさに可変抵抗体として作用する部分である。

ここで、可変抵抗体膜１２を挟んで、第１電極１１並びに第２電極１３とが交差する領域の面積と比較して、電流を流す領域である第１領域３６が第１電極１１並びに第２電極１３と接触する面積は減少する。即ち、このことは、可変抵抗体膜１２を挟んで第１電極１１と第２電極１３が交差する面積よりも、本発明素子１が備える可変抵抗体１２が電気的に寄与する面積が減少していることを表している。図４を参照して説明したように、電気的に寄与する面積が減少すればするほど、書き込み時の消費電流が減少することから、本発明素子１のような構成とすることで、従来構成よりも書き込み時の消費電流を減少させることができる。

しかも、上述したように、本発明素子１を製造するに際しては、第１電極１１として利用する導電性材料膜として、Ｔｉ膜にＳｉをドープしたものを準備することのみで、他は従来と変わらない工程のみで実現させることができるため、簡易な製造工程で書き込み時の消費電流を低減できる可変抵抗素子を実現することができる。

［別実施形態］
以下、別実施形態につき説明する。

〈１〉上述の実施形態では、第１電極１１として利用する導電性材料膜としてＴｉ膜にＳｉをドープしたものを利用したが、Ｔｉ膜にＡｌをドープしたＴｉＡｌ膜を利用するものとしても良い。尚、このＴｉＡｌという表記は、略記であって各元素の組成比を限定するものではない。

この場合、ステップＳ１４に係る酸化処理によって、Ｔｉの酸化物からなる第１領域３６とＡｌの酸化物からなる第２領域３７とを有する可変抵抗体膜１２が形成される。ここで、Ａｌの酸化物のエネルギーバンドギャップは６．０〜８．０ｅＶと大きいのに対して、Ｔｉの酸化物のエネルギーバンドギャップは約３．０ｅＶと小さいため、Ｓｉをドープした場合と同様、可変抵抗体１２に電圧を印加した場合に流れる電流がＴｉの酸化物からなる第１領域１３へと狭窄される。これによって、従来構成と比べて、可変抵抗体１２が電気的に寄与する面積が減少し、従来構成よりも書き込み時の消費電流を減少させることができる。

更に、ステップＳ１４に係る酸化処理における温度条件下においては、Ａｌの酸化物生成自由エネルギーがＴｉの酸化物生成自由エネルギーよりも小さい。このため、ステップＳ１４に係る酸化処理によって、生成自由エネルギーの小さいＡｌの酸化物が確実に生成される。Ａｌは、Ｔｉ膜にドープされたものであるため、このＡｌの酸化物からなる第２領域３７が、Ｔｉの酸化物からなる第１領域３６内に分散して形成される。これにより、可変抵抗体１２が電気的に寄与する面積を確実に減少させることが可能となる。

〈２〉上述の実施形態では、ステップＳ１１で成膜する導電性材料膜として、Ｔｉ膜にＳｉ又はＡｌをドープしたものを利用したが、これは一例であって、材料はこれらに限られるものではない。即ち、本発明は、可変抵抗体を電流狭窄構造とすることで、電気的に寄与する領域の面積を従来構造よりも縮小することをその本旨とするものであるため、パルス電圧の印加によって抵抗値の変化が可能であって、電流狭窄構造を実現可能な材料であれば、可変抵抗体を構成する材料はいかなるものを用いても良い。又、可変抵抗体は、第１電極を構成する第１材料膜を酸化させることで製造されるものであるため、第１電極を構成する材料としては、導電性の材料であると共に、酸化されることで可変抵抗性を示し、且つ電流狭窄構造を実現する材料であれば、いかなるものを用いても良い。

従って、遷移金属又はその窒化物からなる第１材料膜に、遷移金属以外の金属若しくはその窒化物、又は半導体元素若しくはその窒化物からなる材料であって、前記第１材料の酸化物よりも酸化物のエネルギーバンドギャップが大きい第２材料がドープされた導電性材料膜であれば利用可能である。このような材料を利用することで、ステップＳ１４に係る酸化処理によって、第１材料の酸化物からなる第１領域３６と、第１領域３６よりもエネルギーバンドギャップの大きい第２材料の酸化物からなる第２領域３７とを有する可変抵抗体膜１２が形成されるため、第１電極１１と第２電極１３の間にパルス電圧を印加した場合、流れる電流が第１領域３６へと狭窄され、従来構成と比べて、可変抵抗体１２が電気的に寄与する面積が減少し、従来構成よりも書き込み時の消費電流を減少させることができる。

具体的には、例えば、Ｔｉの他にＣｕ、Ｎｉ、Ｖ、Ｎｂ、Ｗ、Ｃｏ等の遷移金属、若しくはこれらの窒化物からなる第１材料に、Ｍｇ、Ｇａ、Ｓｎ等からなる第２材料をドープさせた材料膜を利用することができる。尚、ここに挙げた第１材料の酸化物のエネルギーバンドギャップは何れも３．５ｅＶ未満であるのに対し、第２材料の酸化物のエネルギーバンドギャップは３．５ｅＶを超える大きさであるため、何れの材料の組み合わせも利用可能である。更に、この材料膜の成膜方法についても製造後の素子に影響するものではないため、上述したステップＳ１１におけるスパッタ法に限られず、パルス化レーザ堆積、ｅ−ビーム蒸発、熱蒸発、有機金属堆積、スピンオン堆積、及び有機金属化学気相成長を含む任意の適切な堆積技術を用いて堆積するものとしても構わない。更に、イオン注入法等によるドーピング法と組み合わせても構わない。

又、所定の温度条件下において第２材料の酸化物生成自由エネルギーが、第１材料の酸化物生成自由エネルギーよりも小さい場合には、ステップＳ１４に係る酸化処理によって、確実に、第２材料の酸化物からなる第２領域３７を第１領域３６内に分散形成させることが可能となる。酸化物生成自由エネルギーは、酸化処理の温度によって変化するため、ステップＳ１４に係る酸化処理においては、第２材料の酸化物生成自由エネルギーが、第１材料の酸化物生成自由エネルギーよりも小さくなるような温度条件下で酸化処理を行うことで、確実に、第２材料の酸化物からなる第２領域３７を第１領域３６内に分散形成させることができる。

又、可変抵抗体を形成した後に、第２電極の材料となる材料膜を成膜して第２電極を形成するため、第２電極の材料としては、導電性の材料であれば他の材料（Ｔｉ，Ｃｕ，Ｐｔ等）であっても良い。

〈３〉ステップＳ１４に係る酸化処理工程は、成膜された第１電極を構成する材料膜を酸化して可変抵抗体膜を形成することができれば良いため、上述した酸素を含むガス（Ｏ_２、Ｏ_３、Ｈ_２Ｏ、Ｎ_２Ｏ、ＮＯ等）雰囲気下での熱酸化の他、プラズマ酸化法或いはイオン注入法等を用いても構わない。

本発明の基本概念を構成する可変抵抗素子の概略断面図本発明の基本概念を構成する可変抵抗素子を製造する際の工程断面図本発明の基本概念を構成する可変抵抗素子の製造工程を示すフローチャート本発明の基本概念を構成する可変抵抗素子において、製造時にコンタクトホール数を変化させたときの書き込み電流の変化を示すグラフ本発明に係る可変抵抗素子の概略断面構造図本発明に係る可変抵抗素子を製造する際の工程断面図本発明に係る可変抵抗素子の製造工程を示すフローチャート従来の可変抵抗素子の概略構造図

１：本発明に係る可変抵抗素子
１１：ＴｉＳｉ膜、第１電極
１２：可変抵抗体
１３：第２電極
１４：層間絶縁膜
１７：層間絶縁膜
２０ａ〜２０ｅ：可変抵抗素子
２１：ＴｉＮ膜、第１電極
２２：可変抵抗体
２３：ＴｉＮ膜、第２電極
２４：層間絶縁膜
２５：開口部
２６：開口部
２７：層間絶縁膜
２８、２９：コンタクトホール
３０：導電性材料膜
３６：第１領域
３７：第２領域
３１、３２：コンタクトプラグ
４１、４２：コンタクトプラグ
１００：可変抵抗素子
１０１：第１電極
１０２：可変抵抗体
１０３：第２電極

Claims

第１電極と第２電極の間に可変抵抗体が狭持され、前記第１電極と前記第２電極の間に電圧パルスが印加されることで両電極間の電気抵抗が変化する可変抵抗素子であって、
前記可変抵抗体が、
遷移金属又はその窒化物からなる第１材料の酸化物で構成される第１領域と、前記第１材料の酸化物よりもエネルギーバンドギャップが大きい材料で構成される第２領域と、を有し、
複数の前記第２領域が周囲を前記第１領域に囲まれる形で前記可変抵抗体内に分散して形成されていることを特徴とする可変抵抗素子。
前記第２領域が、遷移金属以外の金属若しくはその窒化物、又は半導体元素若しくはその窒化物からなる第２材料の酸化物で構成されることを特徴とする請求項１に記載の可変抵抗素子。
前記第１材料がＴｉであり、前記第２材料がＳｉであることを特徴とする請求項２に記載の可変抵抗素子。
前記第２材料が、前記第１材料よりも所定温度下における酸化物生成自由エネルギーが小さいことを特徴とする請求項２に記載の可変抵抗素子。
前記第１材料がＴｉであり、前記第２材料がＡｌであることを特徴とする請求項４に記載の可変抵抗素子。