KR100790861B1 - 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 - Google Patents

나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100790861B1
KR100790861B1 KR1020050099737A KR20050099737A KR100790861B1 KR 100790861 B1 KR100790861 B1 KR 100790861B1 KR 1020050099737 A KR1020050099737 A KR 1020050099737A KR 20050099737 A KR20050099737 A KR 20050099737A KR 100790861 B1 KR100790861 B1 KR 100790861B1
Authority
KR
South Korea
Prior art keywords
oxide layer
nano
dots
lower electrode
memory device
Prior art date
Application number
KR1020050099737A
Other languages
English (en)
Other versions
KR20070043444A (ko
Inventor
박상진
이명재
차영관
서순애
조경상
설광수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050099737A priority Critical patent/KR100790861B1/ko
Priority to JP2006285165A priority patent/JP2007116166A/ja
Priority to CN2006101424228A priority patent/CN1953230B/zh
Priority to US11/584,543 priority patent/US20070090444A1/en
Publication of KR20070043444A publication Critical patent/KR20070043444A/ko
Application granted granted Critical
Publication of KR100790861B1 publication Critical patent/KR100790861B1/ko
Priority to US12/318,097 priority patent/US7998804B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

본 발명은 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법에 관한 것이다. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 전이 금속 산화물을 포함하여 형성된 산화층; 상기 산화층 내에 형성되며, 상기 산화층 내부의 current path을 단일화하는 나노 도트; 및 상기 산화층 상에 형성된 상부 전극;을 포함하는 저항성 메모리 소자를 제공한다. 본 발명에 의하면, 산화층의 current path을 단일화하여 리셋 전류를 안정화시킬 수 있다.

Description

나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법{Resistive memory device comprising nanodot and manufacturing method for the same}
도 1a 및 도 1b 종래 기술에 의한 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 전압을 인가하는 경우, 산화층에 형성된 current path을 나타낸 도면이다.
도 2는 종래 기술에 의한 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 대해 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다.
도 3은 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자의 구조를 나타낸 도면이다.
도 4a는 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자를 트랜지스터 구조체와 연결한 실시예를 나타낸 도면이다.
도 4b는 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자와 다이오드 구조체와 연결한 실시예를 나타낸 도면이다.
도 5a 내지 도 5e는 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자의 제조 방법을 나타낸 도면이다.
도 6은 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자의 동작 원리를 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31... 하부 전극 12, 32, 32a, 32b... 산화층
13, 33... 상부 전극 10a, 10b, 30... current path
34... 나노 토트 40... 기판
41a... 제 1불순물 영역 41b... 제 2불순물 영역
42... 게이트 절연층 43... 게이트 전극층
44, 45... 층간 절연막 46... 콘택 플러그
51... 금속 전극 52, 53... 다이오드 구조체
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 저항 구배를 지닌 산화층을 포함하는 비휘발성 메모리 소자의 산화층 내에 나노 도트를 형성시켜, 산화층 내의 current path을 단일화한 저항성 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 소자, 특히 메모리 소자는 단위 면적당 메모리 용량을 향상시키기 위하여 집적도를 높이기 위한 연구가 진행되었으며, 또한, 저전력에서 구동 가능하며, 그 동작 속도를 향상시키는 방향으로 많은 연구가 진행되어 왔다.
일반적인 반도체 메모리 장치는 회로적으로 연결된 많은 단위 메모리 셀들을 포함한다. 반도체 메모리 소자는 통상 휘발성 메모리 소자 및 비휘발성 메모리 소자로 나눌 수 있다.
대표적인 휘발성 반도체 메모리 소자인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 캐패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 휘발성 메모리 소자(volatile memory device)이므로 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성(non-volatile) 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 DRAM과 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다. 많은 연구가 진행되고 있는 비휘발성 메모리 소자로는 MRAM(Magnetic Random Access Memory), FRAM(Ferro-electric Random Access Memory), PRAM(Phase-change Random Access Memory) 및 RRAM(Resistive Random Access Memory)등이 있다.
MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다.
PRAM은 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식으 로 구동한다. PRAM에 사용되는 저항체는 통상 캘코게나이드(calcogenide)계 저항체이며, 비정질 상태에서의 저항이 결정질일 때보다 높은 특성을 이용하여 메모리 소자를 형성시키는 것이다. PRAM의 제조 시 종래의 반도체 소자 제조 공정을 이용하는 경우 식각이 어렵고 장시간을 요한다. 따라서, 생산성이 낮아져 제품 단가가 상승하여 경쟁력을 감소시키는 단점이 있다.
RRAM(resistive random access memory : 저항성 메모리 소자)은 주로 전이 금속 산화물을 데이타 저장층으로 사용한 것으로, 인가 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것이다. 도 1a 및 도 1b는 RRAM의 일반적인 구조 및 인가 전압에 의해 산화층에 형성되는 current path을 나타낸 도면이다.
도 1a 및 도 1b를 참조하면, RRAM은 기본적으로 하부 전극(11) 상에 순차적으로 형성된 산화층(12) 및 상부 전극(13)을 포함하는 구조를 지닌다. 하부 전극(11) 및 상부 전극(13)은 통상 메모리 소자의 전극으로 사용되는 Ir, Ru, Au 또는 Pt와 같은 금속이나 이들의 산화물로 형성된다. 그리고, 산화층(12)은 저항 변환(가변 저항) 특성을 지닌 전이 금속 산화물로 형성된다. 산화층(12)은 데이타 저장층의 역할을 하는 것으로, 하부 전극(11) 및 상부 전극(13)을 통해 산화층(12) 전압을 인가하여 데이타를 기록하거나 기록된 데이타를 재생하게 된다.
하부 전극(11) 및 상부 전극(13)을 통해 전압을 인가하게 되면, 산화층(12)에는 전위차에 의한 전류가 흐르게 되는데, 이 전류는 산화층(12)의 모든 영역에 동일하게 흐르는 것이 아니라, 결정립계 등을 통하여 산화층(12) 내부에 순간적인 current path(10a, 10b)을 형성하면서 흐르게 된다. 이때 산화층(12) 내에 형성되 는 current path(10a, 10b)은 랜덤(random)하게 형성되는 것으로, 하부 전극(11) 및 상부 전극(13)을 통하여 동일한 전압을 인가하더라도 current path(10a, 10b)의 형성 위치, 개수는 항상 변하게 된다. 즉, 도 1a에 나타낸 current path(10a)과 도 1b에 나타낸 current path(10b)은 각각 그 형성 영역과 개수가 서로 다른 것을 알 수 있다.
도 2는 일반적인 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 하부 전극 및 상부 전극을 통하여 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다. 구체적으로 설명하면, 도 2는 도 1a 및 도 1b와 같은 구조를 지닌 RRAM의 하부 전극(11) 및 상부 전극(13)에 대해 소정의 전압을 인가한 경우, 산화층(12)에 흐르는 전류의 값을 나타낸 것이다. 예를 들어, 산화층(12)은 니켈 산화물(NiO)로 형성시키고, 하부 전극(11) 및 상부 전극(13)은 Pt로 형성시킬 수 있다.
도 2를 참조하면, 하부 전극(11) 및 상부 전극(13)을 통하여 인가하는 전압을 0V로부터 점차 증가시키면서, 산화층(12)에 흐르는 전류 값을 측정한 결과 매 측정시마다 인가 전압에 대한 전류 값이 일정하지 않고, 조금씩 차이가 있다. 특히, 리셋 전류(RC: reset current)의 경우 동일한 인가 전에 대해 10배의 차이가 나며, 셋 전압(SV: set voltage) 값도 일정하게 유지되지 않음을 알 수 있다. 이와 같은 불안정한 결과는 산화층(12)의 current path의 분포가 일정하지 않기 때문에 발생하는 것으로 사료된다. 리셋 전류 값의 불안정하며, 높은 값을 지니는 경우 메모리 소자 자체의 신뢰도를 감소시키고 소비 전력을 증가시키는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위한 것으로, 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 리셋 전류 값을 감소시키고 안정화시키며, 셋 전압을 안정화시켜 신뢰성 있는 메모리 소자를 제공하는 것을 목적으로 한다.
또한, 본 발명에서는 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 리셋 전류 값을 감소 및 안정화시키며, 셋 전압을 안정화시킨 저항성 메모리 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 전이 금속 산화물을 포함하여 형성된 산화층;
상기 산화층 내에 형성되며, 상기 산화층 내부의 current path을 단일화하는 나노 도트; 및
상기 산화층 상에 형성된 상부 전극;을 포함하는 나노 도트를 포함하는 저항성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 나노 도트는 금속으로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 산화층은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 전극은 금속 또는 금속 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 나노 도트는 상기 산화층 내의 중앙 영역에 형성된 것을 특징으로 한다.
또한, 본 발명에서는 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
기판;
상기 기판에 형성된 제 1불순물 영역 및 제 2불순물 영역;
상기 제 1불순물 영역 및 제 2불순물 영역과 접촉하며 상기 기판 상에 형성된 게이트 절연층 및 게이트 전극층;
상기 제 2불순물 영역과 전기적으로 연결된 하부 전극;
상기 하부 전극 상에 전이 금속 산화물을 포함하여 형성된 산화층;
상기 산화층 내에 형성되며, 상기 산화층 내부의 current path을 단일화하는 나노 도트; 및
상기 산화층 상에 형성된 상부 전극;을 포함하는 나노 도트를 포함하는 저항성 메모리 소자를 제공한다.
또한, 본 발명에서는 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
금속 전극;
상기 금속 전극 상에 형성된 다이오드 구조체;
상기 다이오드 구조체 상에 형성된 하부 전극;
상기 하부 전극 상에 전이 금속 산화물을 포함하여 형성된 산화층;
상기 산화층 내에 형성되며, 상기 산화층 내부의 current path을 단일화하는 나노 도트; 및
상기 산화층 상에 형성된 상부 전극;을 포함하는 나노 도트를 포함하는 저항성 메모리 소자를 제공한다.
또한, 본 발명에서는 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 제조 방법에 있어서,
(가) 하부 전극 상에 제 1산화층을 형성하는 단계;
(나) 상기 제 1산화층 표면에 나노 도트를 형성하는 단계;
(다) 상기 제 1산화층 및 상기 나노 도트 상에 제 2산화층을 형성하는 단계; 및
(라) 상기 제 2산화층 상에 상부 전극을 형성하는 단계;를 포함하는 나노 도트를 포함하는 저항성 메모리 소자의 제조 방법을 제공한다.
본 발명에 있어서, 상기 (나) 단계는,
상기 산화층 표면에 집속 이온빔으로 제 1극성을 띈 대전점을 형성하는 단계; 및
상기 산화층 표면에 제 2극성을 띈 물질을 도포하여 상기 대전점 상에 나노 도트를 형성하는 단계;를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법에 대해 상세히 설명하고자 한다. 도면에 도시된 각 층이나 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
도 3은 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자의 구조를 나타낸 단면도이다.
도 3을 참조하면, 하부 전극(31) 상에 순차적으로 형성된 산화층(32) 및 상부 전극(33)과 산화층(32) 내에 형성되며, 산화층(32) 내에서 current path을 조절하는 나노 도트(34)를 포함하고 있다. 산화층(32)은 RRAM의 인가 전압에 따라 그 저항 상태가 변화하는 다층 저항 변환 물질을 포함하는 것으로 예를 들어, NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 등의 전이 금속 산화물 중 적어도 어느 하나를 포함하여 형성된 것이다. 하부 전극(31) 및 상부 전극(33)은 일반적인 반도체 소자의 전극에 사용되는 전도성 물질로 형성되며, 구체적으로 예를 들면, Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질 등으로 형성된 것이다. 나노 도트(34)는 하부 전극(31) 및 상부 전극(33)을 통하여 전원을 인가하는 경우, 산화층(32) 내부에 최단 거리의 current path(30)을 형성하기 위한 것으로 금속 등과 같은 전도성 물질로 형성된 것이다.
도 3을 참조하면, 하부 전극(31) 및 상부 전극(33)을 통하여 산화층(32)에 전원을 인가하는 경우, 도 1a 및 도 1b와 달리, current path(30)이 산화층(32)의 전 영역에 랜덤(random)하게 형성되는 것이 아니라, 나노 도트(34)가 형성된 부분의 산화층(32) 영역에서만 형성되는 것을 확인할 수 있다. 하나의 반도체 메모리 셀의 경우, current path을 단일화하기 위해 산화층(32)에는 하나의 나노 도트(34)만이 형성시킨 것이 바람직하다. 만일 다수의 나노 도트를 하나의 반도체 메모리 셀의 산화층에 형성시킨 경우에는, 도 1a 및 도 1b와 같이 여러 개의 current path이 형성될 수 있기 때문이다. 나노 도트(30)는 산화층(32) 내부의 current path를 조절하기 위해 형성하기 때문에 금속과 같은 전도성 물질로 형성된 것이 바람직하다. 또한, 나노 도트(34)의 형성 위치는 산화층(32) 내부의 일영역에 형성되며, 예를 들어 중앙 영역에 형성된 것이 바람직하다.
도 4a 및 도 4b는 상기 도 3에 나타낸 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자의 하부 전극 또는 상부 전극에 스위칭 소자가 연결된 구조를 나타낸 도면이다. 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자는 1S(switch)-1R(resistance)의 구조를 지니도록 형성할 수 있으며, 여기서 S는 트랜지스터(이 경우 1T-1R) 또는 다이오드(이 경우 1D-1R)이다. 도 4a는 트랜지스터 구조체가 연결된 구조를 나타낸 것이며, 도 4b는 다이오드 구조체가 연결된 구조를 나타낸 것이다.
도 4a를 참조하면, 제 1불순물 영역(41a) 및 제 2불순물 영역(41b)이 형성된 기판이 마련되어 있으며, 게이트 구조체(42, 43)가 제 1불순물 영역(41a) 및 제 2불순물 영역(41b)과 접촉하며 기판(40) 상에 형성되어 있다. 게이트 구조체는 게이트 절연층(42) 및 게이트 전극층(43)으로 이루어지며, 기판(40), 게이트 절연층 (42) 및 게이트 전극층(43) 표면에는 층간 절연막(44, 45)이 형성되어 있다. 그리고, 콘택 플러그(46)는 층간 절연막(45)을 관통하여 제 2불순물 영역(41b) 상에 형성되어 있다. 도 3에 도시한 본 발명의 실시예에 의한 나노 도트를 포함하는 반도체 메모리 소자의 하부 전극(31)은 콘택 플러그(46)와 전기적으로 연결되어 있다. 상술한 트랜지스터 구조체는 종래의 일반적인 반도체 소자 제조 공정을 이용하여 용이하게 형성시킬 수 있으며, 각각의 층을 구성하는 물질은 종래의 트랜지스터 구조체의 구성 물질을 그대로 사용할 수 있다. 통상 스퍼터링(sputtering)과 같은 PVD(physical vapor deposition), ALD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 등의 공정을 사용할 수 있다.
다음으로, 도 4b를 참조하면, 금속 전극(51) 상에 다이오드 구조체(52, 53)이 형성되어 있으며, 그 상부에 도 3에 나타낸 바와 같이 하부 전극(31), 나노 도트(34)를 포함한 산화층(32) 및 상부 전극(33)이 형성되어 있다. 여기서, 다이오드 구조체(52, 53)는 예를 들어, p형 반도체층(52) 및 n형 반도체층(53)으로 형성될 수 있으며, 통상적으로 알려진 다이오드 구조체를 사용할 수 있다. 금속 전극(51)은 하부 전극(31)이나 상부 전극(33)과 동일한 물질을 사용하여 형성할 수 있다.
도 4a 및 도 4b에서는 반도체 메모리 소자의 단위 셀 구조만을 나타내었으나, 어레이 형태로 형성시키는 것이 가능하다. 예를 들어, 도 4b에 나타낸 다이오드 구조체와 연결된 구조의 반도체 메모리 어레이의 경우, 금속 전극(51) 및 상부 전극(33)을 서로 교차하는 형태의 패턴된 어레이 형태로 구성하고 그 사이에 나노 도트(34)를 포함하는 산화층(32)을 포함하는 1D-1R 크로스 포인트 어레이 형식으로 형성시킬 수 있다.
이하, 도 5a 내지 도 5e를 참조하여, 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자의 제조 방법에 대해 상세히 설명하고자 한다.
도 5a를 참조하면, PVD(physical vapor deposition), ALD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 등의 공정을 이용하여 하부 전극(31) 상에 제 1산화층(32a)을 형성시킨다. 제 1산화층(32a)은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5와 같은 다층 저항 변환 물질을 포함한다.
도 5b를 참조하면, 제 1산화층(32a) 상에 위치를 지정하여 집속 이온빔(FIB:focused ion beam) 장치를 이용하여, 제 1산화층(32a)의 소정 영역을 대전시켜 대전점(34a)을 형성시킨다. 이 때, 대전점(34a)을 + 또는 - 중 적어도 어느 하나의 극성으로 대전시키는 것이 바람직하다. 집속 이온빔 장치를 이용하면, 제 1산화층(32a) 상에 매우 정밀한 위치 조정을 하여 대전점(34a)을 형성시키는 것이 가능하다.
도 5c를 참조하면, 예를 들어 -로 대전된 대전점(34a)을 +로 대전된 전도성 물질, 예를 들어 금속 도트를 증착하여 나노 도트(34b)를 형성시킨다.
도 5d를 참조하면, 나노 도트(34b)를 형성시킨 뒤, 제 1산화층(32a) 상에 PVD(physical vapor deposition), ALD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 등의 공정을 이용하여 제 2산화층(32b)을 형성시킨다. 제 2산화층(32b)은 제 1산화층(32a)와 마찬가지로, NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5와 같은 다층 저항 변환 물질을 포함한다.
도 5e를 참조하면, 제 2산화층(32b) 상에 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 도포하여 상부 전극(33)을 형성시킨다.
이하, 본 발명의 실시예에 의한 나노 도트를 포함하는 저항성 메모리 소자의 동작 특성을 도 3 및 도 6을 참조하여 상세히 설명하고자 한다. 도 6은 본 발명과 같은 다층 저항 변환 물질을 포함하는 메모리 소자의 전기적인 특성을 나타낸 그래프로서, 가로축은 인가 전압을 나타내며, 세로축은 인가 전압에 대한 전류 값을 나타낸 것이다.
도 6을 참조하면, 하부 전극(31) 및 상부 전극(33)을 통하여 전압을 0V에서 점차적으로 증가시키면, 전압에 비례하여 G1 그래프를 따라 전류 값이 증가한다. 그러나, V1 이상의 전압을 인가하면, 저항의 갑작스런 증가하여 전류 값이 감소하는 현상이 나타난다. V1 ~ V2 범위의 전압을 인가하면, 전류 값이 G2 그래프를 따라 증가한다. 그리고, V2(V2 > V1) 이상의 전압을 인가하면, 저항이 갑자기 감소하여 전류가 증가하면서 다시 G1 그래프를 따르는 것을 알 수 있다.
한편, V1보다 큰 전압 범위에서는 인가하는 전압의 크기에 따라 메모리 소자의 전기적 특성이 설정되는데, 이 전기적 특성은 V1 보다 작은 전압 인가시 확인할 수 있다. 이를 상세히 설명하면 다음과 같다.
먼저, V1 ~ V2 범위의 전압을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 G2 그래프에 따른 전류 값이 측정된다. 반면, V2보다 큰 범위의 전압(예를 들어 V3)을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 G1 그래프에 따른 전류 값이 측정된다. 따라서, V1 ~ V2 범위의 전압 인가에 의해 설정되는 메모리 소자의 전기적 특성을 "0"으로 지정하고, V2보다 큰 범위의 전압 인가에 의해 설정되는 메모리 소자의 전기적 특성을 "1"로 지정하여 메모리 소자로 사용할 수 있게 되는 것이다.
도 1a 및 도 1b에 나타낸 종래 기술에 의한 메모리 소자의 경우에는 current path이 전압 인가하는 경우마다 다르게 나타나 리셋 상태의 전류 값이 일정하지 않았다 그러나, 도 3과 같은 본 발명의 실시예에 의한 저항성 메모리 소자와 같은 구조에서는 나노 도트(34)를 산화층(32) 내에 형성시켜 산화층(32)의 current path을 단일화하여 리셋 상태의 전류 값을 일정하게 유지할 수 있어 신뢰성 있는 메모리 소자를 구현할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 산화층의 재료는 개시된 재료 외에 저항 변환 물질이면 제한 없이 사용가능하다. 결과적으로, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 효과가 있다.
첫째, 저항성 메모리 소자의 산화층 내에 current path을 단일화하는 나노 도트를 형성시킴으로써, 저항 변환 물질을 사용하는 메모리 소자의 리셋 전류 값을 감소시키고 안정화시켜 소비 전력을 감소시키고 메모리 소자로서의 신뢰성을 확보할 수 있다.
둘째, 셋 전압의 산포를 개선하여 안정화시킴으로써 메모리의 동작 제어시 신뢰성을 확보할 수 있다.

Claims (16)

  1. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
    하부 전극;
    상기 하부 전극 상에 전이 금속 산화물을 포함하여 형성된 산화층;
    상기 산화층 내의 일영역에 전도성 물질로 형성된 것으로, 상기 산화층 내부의 current path을 단일화하는 나노 도트; 및
    상기 산화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  2. 제 1항에 있어서,
    상기 나노 도트는 금속으로 형성된 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  3. 제 1항에 있어서,
    상기 산화층은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  4. 제 1항에 있어서,
    상기 하부 전극은 금속 또는 금속 산화물로 형성된 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  5. 제 1항에 있어서,
    상기 나노 도트는 상기 산화층 내의 중앙 영역에 형성된 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  6. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
    기판;
    상기 기판에 형성된 제 1불순물 영역 및 제 2불순물 영역;
    상기 제 1불순물 영역 및 제 2불순물 영역과 접촉하며 상기 기판 상에 형성된 게이트 절연층 및 게이트 전극층;
    상기 제 2불순물 영역과 전기적으로 연결된 하부 전극;
    상기 하부 전극 상에 전이 금속 산화물을 포함하여 형성된 산화층;
    상기 산화층 내의 일영역에 전도성 물질로 형성된 것으로, 상기 산화층 내부의 current path을 단일화하는 나노 도트; 및
    상기 산화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  7. 제 6항에 있어서,
    제 1항에 있어서,
    상기 나노 도트는 금속으로 형성된 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  8. 제 6항에 있어서,
    상기 산화층은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  9. 제 6항에 있어서,
    제 1항에 있어서,
    상기 나노 도트는 상기 산화층 내의 중앙 영역에 형성된 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  10. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
    금속 전극;
    상기 금속 전극 상에 형성된 다이오드 구조체;
    상기 다이오드 구조체 상에 형성된 하부 전극;
    상기 하부 전극 상에 전이 금속 산화물을 포함하여 형성된 산화층;
    상기 산화층 내의 일영역에 전도성 물질로 형성된 것으로, 상기 산화층 내부의 current path을 단일화하는 나노 도트; 및
    상기 산화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  11. 제 10항에 있어서,
    상기 나노 도트는 금속으로 형성된 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  12. 제 10항에 있어서,
    상기 산화층은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  13. 제 10항에 있어서,
    상기 나노 도트는 상기 산화층 내의 중앙 영역에 형성된 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자.
  14. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 제조 방법에 있어서,
    (가) 하부 전극 상에 제 1산화층을 형성하는 단계;
    (나) 상기 제 1산화층 표면의 일영역에 전도성 물질로 나노 도트를 형성하는 단계;
    (다) 상기 제 1산화층 및 상기 나노 도트 상에 제 2산화층을 형성하는 단계; 및
    (라) 상기 제 2산화층 상에 상부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자의 제조 방법.
  15. 제 14항에 있어서,
    상기 제 1산화층 및 상기 제 2산화층은, NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자의 제조 방법.
  16. 제 14항에 있어서, 상기 (나) 단계는,
    상기 산화층 표면에 집속 이온빔으로 제 1극성을 띈 대전점을 형성하는 단계; 및
    상기 산화층 표면에 제 2극성을 띈 물질을 도포하여 상기 대전점 상에 제 2나노 도트를 형성하는 단계;를 포함하는 것을 특징으로 하는 나노 도트를 포함하는 저항성 메모리 소자의 제조 방법.
KR1020050099737A 2005-10-21 2005-10-21 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 KR100790861B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050099737A KR100790861B1 (ko) 2005-10-21 2005-10-21 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
JP2006285165A JP2007116166A (ja) 2005-10-21 2006-10-19 ナノドットを具備する不揮発性メモリ素子及びその製造方法
CN2006101424228A CN1953230B (zh) 2005-10-21 2006-10-23 包括纳米点的非易失性存储器件及其制造方法
US11/584,543 US20070090444A1 (en) 2005-10-21 2006-10-23 Nonvolatile memory device including nano dot and method of fabricating the same
US12/318,097 US7998804B2 (en) 2005-10-21 2008-12-22 Nonvolatile memory device including nano dot and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099737A KR100790861B1 (ko) 2005-10-21 2005-10-21 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070043444A KR20070043444A (ko) 2007-04-25
KR100790861B1 true KR100790861B1 (ko) 2008-01-03

Family

ID=37984542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099737A KR100790861B1 (ko) 2005-10-21 2005-10-21 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법

Country Status (4)

Country Link
US (2) US20070090444A1 (ko)
JP (1) JP2007116166A (ko)
KR (1) KR100790861B1 (ko)
CN (1) CN1953230B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
JP2008272028A (ja) 2007-04-25 2008-11-13 Agatsuma:Kk ボール玩具
FI122011B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste
FI122009B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi
JP2009141225A (ja) 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
WO2009104229A1 (ja) * 2008-02-19 2009-08-27 パナソニック株式会社 抵抗変化型不揮発性メモリ素子とその作製方法
US7795606B2 (en) * 2008-08-05 2010-09-14 Seagate Technology Llc Non-volatile memory cell with enhanced filament formation characteristics
TWI497492B (zh) * 2012-05-30 2015-08-21 Ind Tech Res Inst 電阻式隨機存取記憶體之記憶胞及其製造方法
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
CN101345288B (zh) * 2008-09-04 2010-12-15 复旦大学 CuxO电阻随机存储器的制备方法
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
WO2010082922A1 (en) * 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
CN101498042B (zh) * 2009-03-13 2011-08-17 南京大学 阻变氧化物材料的Co3O4薄膜的制备方法
KR101139851B1 (ko) * 2009-04-23 2012-05-02 광주과학기술원 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
US8575753B2 (en) * 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR101015828B1 (ko) * 2009-07-09 2011-02-23 고려대학교 산학협력단 비휘발성 메모리 장치 및 그 제조 방법
WO2011016794A2 (en) * 2009-07-28 2011-02-10 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
US8207593B2 (en) * 2009-07-28 2012-06-26 Hewlett-Packard Development Company, L.P. Memristor having a nanostructure in the switching material
WO2011097389A1 (en) * 2010-02-04 2011-08-11 Sandisk 3D Llc Non-volatile memory cell containing nanodots and method of making thereof
KR101118755B1 (ko) * 2010-02-08 2012-03-13 고려대학교 산학협력단 멀티 비트 비휘발성 메모리 소자 및 그 제조 방법
KR101699769B1 (ko) 2010-02-08 2017-01-25 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
JP2011176041A (ja) * 2010-02-23 2011-09-08 Nara Institute Of Science & Technology 単一金属酸化物ナノ粒子による抵抗変化メモリおよびその作製方法
JP5072997B2 (ja) * 2010-03-31 2012-11-14 株式会社東芝 情報記録装置及びその製造方法
US8395941B2 (en) 2010-05-17 2013-03-12 Micron Technology, Inc. Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same
CN101894909A (zh) * 2010-06-17 2010-11-24 复旦大学 一种纳米线阻变存储器及其实现方法
CN101894753B (zh) * 2010-07-08 2012-10-17 复旦大学 一种内嵌高密度钯纳米晶的介质薄膜的制备方法
CN102097586A (zh) * 2010-11-29 2011-06-15 复旦大学 基于全低温工艺的柔性纳米点阻变存储器及其制造方法
CN102479925A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 具有高变比能力的电阻转变存储器结构及其制备方法
CN102623631A (zh) * 2011-01-27 2012-08-01 中国科学院微电子研究所 阻变型随机存储单元、存储器及制备方法
CN102708919B (zh) * 2011-03-28 2015-03-04 中国科学院微电子研究所 阻变存储器及其制造方法
CN102738386A (zh) * 2011-03-31 2012-10-17 中国科学院微电子研究所 阻变存储器及其制造方法
RU2468471C1 (ru) * 2011-04-07 2012-11-27 Государственное образовательное учреждение высшего профессионального образования "Петрозаводский государственный университет" Способ получения энергонезависимого элемента памяти
KR101497758B1 (ko) * 2011-08-23 2015-03-06 한양대학교 산학협력단 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
US8711601B2 (en) 2011-12-28 2014-04-29 Industrial Technology Research Institute Resistive random access memory cell and resistive random access memory module
KR101882850B1 (ko) 2011-12-29 2018-07-30 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9029936B2 (en) 2012-07-02 2015-05-12 Sandisk Technologies Inc. Non-volatile memory structure containing nanodots and continuous metal layer charge traps and method of making thereof
US8823075B2 (en) 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
US8987802B2 (en) 2013-02-28 2015-03-24 Sandisk Technologies Inc. Method for using nanoparticles to make uniform discrete floating gate layer
US9331181B2 (en) 2013-03-11 2016-05-03 Sandisk Technologies Inc. Nanodot enhanced hybrid floating gate for non-volatile memory devices
US9233842B2 (en) * 2013-03-15 2016-01-12 Robert Bosch Gmbh Passivation layer for harsh environments and methods of fabrication thereof
US9187314B2 (en) 2013-03-15 2015-11-17 Robert Bosch Gmbh Anisotropic conductor and method of fabrication thereof
US9177808B2 (en) 2013-05-21 2015-11-03 Sandisk Technologies Inc. Memory device with control gate oxygen diffusion control and method of making thereof
US8969153B2 (en) 2013-07-01 2015-03-03 Sandisk Technologies Inc. NAND string containing self-aligned control gate sidewall cladding
CN104347799A (zh) * 2013-07-30 2015-02-11 华邦电子股份有限公司 电阻式存储器及其制造方法
US9368722B2 (en) * 2013-09-06 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
CN105304813A (zh) * 2015-09-23 2016-02-03 复旦大学 一种神经突触仿生器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048385A (ko) * 1996-12-17 1998-09-15 김광호 나노메모리 반도체 소자
KR19990008697A (ko) * 1997-07-03 1999-02-05 윤덕용 에이에프엠을 이용한 비휘발성 메모리 소자와 해당 메모리 소자의 운영 방법
KR20020084633A (ko) * 2001-05-04 2002-11-09 엘지전자 주식회사 탄소 나노튜브를 이용한 비휘발성 메모리 소자
KR20030032239A (ko) * 2001-10-17 2003-04-26 삼성전자주식회사 반도체 메모리 소자 구조 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159620A (en) * 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
AU2003279708A1 (en) * 2002-09-05 2004-03-29 Nanosys, Inc. Nanostructure and nanocomposite based compositions and photovoltaic devices
AU2003264480A1 (en) * 2002-09-19 2004-04-08 Sharp Kabushiki Kaisha Variable resistance functional body and its manufacturing method
JP4563652B2 (ja) * 2003-03-13 2010-10-13 シャープ株式会社 メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
US6927136B2 (en) * 2003-08-25 2005-08-09 Macronix International Co., Ltd. Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof
US7595528B2 (en) * 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7208793B2 (en) * 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory
KR100913903B1 (ko) * 2004-12-24 2009-08-26 삼성전자주식회사 양자점을 이용하는 메모리 소자
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
KR100647333B1 (ko) * 2005-08-31 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR20070025519A (ko) * 2005-09-02 2007-03-08 삼성전자주식회사 나노닷 메모리 및 그 제조 방법
KR100695162B1 (ko) * 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048385A (ko) * 1996-12-17 1998-09-15 김광호 나노메모리 반도체 소자
KR19990008697A (ko) * 1997-07-03 1999-02-05 윤덕용 에이에프엠을 이용한 비휘발성 메모리 소자와 해당 메모리 소자의 운영 방법
KR20020084633A (ko) * 2001-05-04 2002-11-09 엘지전자 주식회사 탄소 나노튜브를 이용한 비휘발성 메모리 소자
KR20030032239A (ko) * 2001-10-17 2003-04-26 삼성전자주식회사 반도체 메모리 소자 구조 및 그 제조 방법

Also Published As

Publication number Publication date
US20070090444A1 (en) 2007-04-26
JP2007116166A (ja) 2007-05-10
US7998804B2 (en) 2011-08-16
KR20070043444A (ko) 2007-04-25
CN1953230A (zh) 2007-04-25
CN1953230B (zh) 2011-07-27
US20090117697A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
KR101206036B1 (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
KR101350979B1 (ko) 저항성 메모리 소자 및 그 제조 방법
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
KR20130036292A (ko) 브레이크다운 층을 포함하는 저항-스위칭 층들을 구비한 메모리 셀
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
EP2535898A1 (en) Multi-bit memory elements, memory devices including the same, and methods of manufacturing the same
US8446752B2 (en) Programmable metallization cell switch and memory units containing the same
KR101317755B1 (ko) 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
KR100657966B1 (ko) 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
US9627442B2 (en) Horizontally oriented and vertically stacked memory cells
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ
KR101371438B1 (ko) 서로 다른 종류의 전극을 이용한 멀티비트 저항변화 메모리 소자 및 그 제조방법
KR20100039193A (ko) 크로스 포인트 어레이 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7