JP5308105B2 - 可変抵抗素子及びその製造方法 - Google Patents

可変抵抗素子及びその製造方法 Download PDF

Info

Publication number
JP5308105B2
JP5308105B2 JP2008228961A JP2008228961A JP5308105B2 JP 5308105 B2 JP5308105 B2 JP 5308105B2 JP 2008228961 A JP2008228961 A JP 2008228961A JP 2008228961 A JP2008228961 A JP 2008228961A JP 5308105 B2 JP5308105 B2 JP 5308105B2
Authority
JP
Japan
Prior art keywords
electrode
variable resistor
film
material film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008228961A
Other languages
English (en)
Other versions
JP2009105383A (ja
Inventor
貴司 中野
康成 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008228961A priority Critical patent/JP5308105B2/ja
Publication of JP2009105383A publication Critical patent/JP2009105383A/ja
Application granted granted Critical
Publication of JP5308105B2 publication Critical patent/JP5308105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、第1電極、第2電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子及びその製造方法に関する。
近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ(NVRAM:Nonvolatile Random Access Memory)として、FeRAM(Ferroelectric RAM)、MRAM(Magnetic RAM)、PRAM(Phase Change RAM)等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、SRAM、DRAM、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。
これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリRRAM(Resistive Random Access Memory)(登録商標)が提案されている。この構成を図27に示す。
図27に示されるように、従来構成の可変抵抗素子は、下部電極103と可変抵抗体102と上部電極101とが順に積層された構造となっており、上部電極101及び下部電極103間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作(以下では「スイッチング動作」と称する)によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。
この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセル夫々を行方向及び列方向にマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、1つのメモリセルが1つの選択トランジスタTと1つの可変抵抗素子Rとから構成される(「1T/1R型」と称される)メモリセルや、1つの可変抵抗素子Rのみから構成される(「1R型」と称される)メモリセル等が存在する。このうち、1T/1R型メモリセルの構成例を図28に示す。
図28は1T/1R型のメモリセルによるメモリセルアレイの一構成例を示す等価回路図である。各メモリセルの選択トランジスタTのゲートはワード線(WL1〜WLn)に接続されており、各メモリセルの選択トランジスタTのソースはソース線(SL1〜SLn)に接続されている(nは自然数)。また、各メモリセル毎の可変抵抗素子Rの一方の電極は選択トランジスタTのドレインに接続されており、可変抵抗素子Rの他方の電極はビット線(BL1〜BLm)に接続されている(mは自然数)。又、各ワード線WL1〜WLnはそれぞれワード線デコーダ106に接続され、各ソース線SL1〜SLnはそれぞれソース線デコーダ107に接続され、各ビット線BL1〜BLmはそれぞれビット線デコーダ105に接続されている。そして、アドレス入力(不図示)に応じてメモリセルアレイ104内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線、ワード線及びソース線が選択される構成である。
図29は、図28におけるメモリセルアレイ104を構成する一メモリセルの断面模式図である。本構成では、選択トランジスタTと可変抵抗素子Rとでひとつのメモリセルを形成している。選択トランジスタTは、ゲート絶縁膜113、ゲート電極114、及びドレイン拡散層領域115とソース拡散層領域116から構成されており、素子分離領域112を形成した半導体基板111の上面に形成される。又、可変抵抗素子Rは、下部電極118と可変抵抗体119と上部電極120とから構成されている。
また、トランジスタTのゲート電極114がワード線を構成しており、ソース線配線124はコンタクトプラグ122を介してトランジスタTのソース拡散層領域116と電気的に接続している。また、ビット線配線123はコンタクトプラグ121を介して可変抵抗素子Rの上部電極120と電気的に接続している一方で、可変抵抗素子Rの下部電極118はコンタクトプラグ117を介してトランジスタTのドレイン拡散層領域115と電気的に接続している。
このように選択トランジスタTと可変抵抗素子Rとが直列に配置される構成により、ワード線の電位変化によって選択されたメモリセルのトランジスタがオン状態となり、更にビット線の電位変化によって選択されたメモリセルの可変抵抗素子Rのみに選択的に書き込み、あるいは消去することができる構成となっている。
図30は、1R型のメモリセルの一構成例を示す等価回路図である。各メモリセルは可変抵抗素子Rのみから構成されており、可変抵抗素子Rの一方の電極はワード線(WL1〜WLn)に、他方の電極はビット線(BL1〜BLm)に接続されている。また、各ワード線WL1〜WLnはそれぞれワード線デコーダ133に接続され、各ビット線BL1〜BLmはそれぞれビット線デコーダ132に接続されている。そして、アドレス入力(図示せず)に応じてメモリセルアレイ131内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線及びワード線が選択される構成である。
図31は図30におけるメモリセルアレイ131を構成するメモリセルの一例を示す斜視構造模式図である。図31に示されるように、上部電極配線143と下部電極配線141とがそれぞれ交差するように配列されており、これらの一方がビット線を形成し、他方がワード線を形成する。また、各電極の交点(通常、「クロスポイント」と称される)に可変抵抗体142を配した構造となっている。図31の例では便宜上、上部電極143と可変抵抗体142を同じ形状に加工しているが、可変抵抗体142のスイッチング動作に対して電気的に寄与する部分は上部電極143と下部電極141の交差するクロスポイントの領域になる。
なお、上記図28中の可変抵抗体119或いは図30中の可変抵抗体142に利用される可変抵抗体材料としては、米国ヒューストン大のShangquing LiuやAlex Ignatiev等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献1及び非特許文献1に開示されている。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。尚、特許文献1に例示する素子構造では、可変抵抗体の材料としてはペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Pr1−xCaMnO(PCMO)膜が用いられている。
また、他の可変抵抗体材料としては、酸化チタン(TiO)膜、ニッケル酸化(NiO)膜、酸化亜鉛(ZnO)膜、酸化ニオブ(Nb)膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが非特許文献2及び特許文献2などから知られている。このうち、NiOを用いたスイッチング動作の現象が非特許文献3に詳細に報告されている。
米国特許第6204139号明細書 特表2002−537627号公報 Liu,S.Q.ほか、"Electric−pulse−induced reversible Resistance change effectin magnetoresistive films",Applied Physics Letter, Vol.76,pp.2749−2751,2000年 H.Pagniaほか、"Bistable Switchingin Electroformed Metal−Insulator−MetalDevices",Phys.Stat.Sol.(a),vol.108,pp.11−65,1988年 Baek,I.G.ほか、"Highly Scalable Non−volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses",IEDM2004,pp.587−590,2004年
上記の各従来技術によれば、素子の構造は、基板上に下部電極、可変抵抗体、上部電極の順に形成された積層構造の可変抵抗素子である。その素子の抵抗変化は、電圧パルス印加条件により、可変抵抗素子に流れ込む電流による熱上昇によって可変抵抗体中に局所的に抵抗率が低下した領域(以下、適宜「フィラメントパス」と称する)が形成されたり、フィラメントパスが分解されたりすることで、低抵抗や高抵抗となる現象に基づくものであるとされている。
すなわち、抵抗値が前記フィラメントパスの形成に依存するため、スイッチング動作回数の増加によりフィラメントパスの径や、フィラメント密度が変化することによって抵抗値が変動し、低抵抗状態の素子には面積依存性が見られないなどの課題があり、抵抗値制御が困難である。
また、スイッチング動作を得るためには、最初に通常のスイッチング動作よりも大きな電圧を要する電圧を印加してフィラメントパスを形成(以下では「フォーミングプロセス」と称する)する必要がある。このフォーミングプロセスでは、例えば可変抵抗体を金属酸化物で構成する場合であれば、もともとほぼ絶縁体である金属酸化物に通常の動作電圧の数倍から10倍もの大きな電圧を一定時間以上印加し、絶縁体中に半ば強引に電流経路を形成することで実現していると考えられている。これは、フォーミング前の素子が基本的に絶縁体であること、あるいは少なくとも電極界面付近などその電流経路の一部が元来絶縁体であるために生じるものである。
すなわち、かかるフォーミングプロセスは、強引に絶縁体中に電流パスを形成するプロセスであるため、このようなプロセスを経て実現される可変抵抗素子の電気的特性は、ともすれば不安定なものとなり、抵抗値制御をさらに困難にする可能性がある。
本発明は、上記の問題に鑑みてなされたものであり、安定したスイッチング動作を再現性良く達成することができる可変抵抗素子及びその製造方法を提供することを目的とする。
上記目的を達成するための本発明に係る可変抵抗素子は、半導体基板上に、第1電極、第2電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、前記第1電極と前記可変抵抗体とを電気的に接続する第1接続領域と、前記第2電極と前記可変抵抗体とを電気的に接続する第2接続領域とが、所定の第1方向に離間して形成されており、前記可変抵抗体が、前記第1方向と直交する方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されていることを第1の特徴とする。
可変抵抗体が、所定の方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されている場合、当該酸素濃度の勾配に準じて金属成分の濃度も勾配を有する構成となる。すなわち、酸素濃度の高い領域では金属成分の濃度が低いため高抵抗状態である一方、酸素濃度の低い領域では金属濃度が比較的高く、絶縁体になるほどには高抵抗化していない。言い換えれば、可変抵抗体内において、比較的高抵抗状態である領域(以下、「高抵抗領域」と記載)と、それよりは低抵抗状態である領域(以下、「低抵抗領域」と記載)とが存在することとなる。
そして、高抵抗領域は可変抵抗体内において酸素濃度の高い領域に存在する一方、低抵抗領域は酸素濃度の低い領域に存在する。従って、酸素濃度が低くなる方向に進むほど可変抵抗体は低抵抗化することが分かる。逆に言えば、可変抵抗体のある領域内における抵抗率は、酸素濃度の最も高い位置から酸素濃度が低下する方向に対する変位で決定され、酸素濃度が低下する方向に直交する方向、すなわち前記第1方向に対する変位の影響を殆ど受けない。
従って、第1電極と可変抵抗体とを電気的に接続する第1接続領域と、第2電極と可変抵抗体とを電気的に接続する第2接続領域とが、第1方向に離間して形成されている場合、第1方向は酸素濃度が低下する方向に直交する方向であるため、両領域間には抵抗率の低い可変抵抗体(低抵抗領域)が必ず存在する。従って、両電極間に電圧が印加されると、両接続領域間に存在する低抵抗領域を経路として電流を流すことができる。すなわち、かかる構成の場合、予め可変抵抗体内に、低抵抗領域が、言い換えれば比較的導電性の高い領域が形成されているため、高電圧を印加して強引に電流経路(フィラメントパス)を形成するフォーミングプロセスを行う必要がない。
従って、本発明に係る可変抵抗素子の上記第1の特徴構成によれば、予めフォーミングプロセスを行うことなく可変抵抗体内に電流を流すことができるため、フォーミングプロセスによる可変抵抗素子の電気的特性への影響を排除することができ、安定したスイッチング動作を可能にすることができる。
このとき、前記第1方向が、前記半導体基板の基板面に平行な方向であり、前記可変抵抗体が、前記半導体基板の基板面に直交する方向に前記酸素濃度勾配を有する構成としても構わない。また、前記第1方向が、前記半導体基板の基板面に直交する方向であり、前記可変抵抗体が、前記半導体基板の基板面に平行な方向に前記酸素濃度勾配を有する構成としても構わない。
また、上記可変抵抗素子において、前記可変抵抗体は、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属の酸化物または酸窒化物で構成されるものとすることができる。
また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴構成を有する可変抵抗素子の製造方法であって、前記半導体基板上の所定のメタル配線領域の直上層にコンタクト構造の前記第1電極を形成する第1工程と、その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、その後に、前記第1電極の形成領域の上方を除く所定の領域内に、前記可変抵抗体と接触するようにコンタクト構造の前記第2電極を形成する第4工程と、を有することを第1の特徴とする。
第3工程に係る酸化処理において、酸化の進行方向に酸素濃度の勾配を有した可変抵抗体が形成される。第3工程において露出面から内側に向かって酸化を進行させるため、抵抗材料膜のほとんどの箇所で半導体基板面に対して直交する方向に酸化が進行する。従って、第2電極を第1電極の形成領域の上方を除く所定の領域に形成することで、半導体基板面に平行な方向に両電極が離間して形成されることとなる。このことは、第1電極と第2電極とが可変抵抗体の酸素濃度勾配を有する方向に直交する方向(前記第1方向)に離間して形成されることを意味する。従って、本発明に係る可変抵抗素子の製造方法の上記第1の特徴によれば、両接続領域間に予め比較的導電性の高い領域が存在した状態で可変抵抗素子が製造されるため、フォーミングプロセスを行うことなくスイッチング特性を示す可変抵抗素子を実現することができる。
また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴に加えて、前記第2工程の終了後、前記第3工程の開始前に、少なくとも前記第1電極の形成領域上方に位置する前記抵抗材料膜を薄膜化して、前記抵抗材料膜に段差を設ける第5工程を有し、前記第3工程が、前記第5工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第5工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、前記第4工程が、未酸化の前記抵抗材料膜が存在する領域内において、当該未酸化の前記抵抗材料膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを第2の特徴とする。
また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴に加えて、前記第1工程の終了後、前記第2工程の開始前に、前記第1電極の形成領域上方を少なくとも除く領域に所定の導電膜を形成することで、前記導電膜の形成領域と非形成領域との間に段差を設ける第6工程を有し、前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であり、前記第4工程が、前記可変抵抗体の直下層に前記導電膜が形成されている領域内において、前記導電膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを第3の特徴とする。
また、本発明に係る可変抵抗素子の製造方法は、上記第3の特徴に加えて、前記第6工程が、前記第1工程の終了後、前記導電膜の形成領域の直下層に段差用層間絶縁膜を形成した後に、前記導電膜を形成する工程であり、前記段差用層間絶縁膜と前記導電膜とによって、前記導電膜の形成領域と前記導電膜の非形成領域との間に段差を設ける工程であることを第4の特徴とする。
また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴構成を有する可変抵抗素子の製造方法であって、前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第1工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第2工程と、その後に、前記可変抵抗体と接触するように、前記半導体基板の基板面に平行な方向に離間してコンタクト構造の前記第1電極、及びコンタクト構造の前記第2電極を形成する第3工程と、を有することを第5の特徴とする。
本発明に係る可変抵抗素子の製造方法の上記第5の特徴によれば、第1電極と第2電極が半導体基板に平行な方向に離間して形成される。すなわち、半導体基板に平行な方向が前記第1方向に相当する。一方、可変抵抗体は、半導体基板の基板面に垂直な方向に酸素濃度の勾配を有して形成される。従って、本発明に係る可変抵抗素子の製造方法の上記第1の特徴と同様、可変抵抗体は、前記第1方向と直交する方向に酸素濃度勾配を有する構成となる。これにより、両接続領域間に予め比較的導電性の高い領域が存在した状態で可変抵抗素子が製造され、フォーミングプロセスを行うことなくスイッチング特性を示す可変抵抗素子を実現することができる。
また、本発明に係る可変抵抗素子の製造方法は、上記第1の特徴構成を有する可変抵抗素子の製造方法であって、前記半導体基板に平行な方向に離間して形成された複数のメタル配線領域の直上層にコンタクト構造の前記第1電極及びコンタクト構造の前記第2電極を形成する第1工程と、その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、有することを第6の特徴とする。
また、本発明に係る可変抵抗素子の製造方法は、上記第6の特徴に加えて、前記第2工程の終了後、前記第3工程の開始前に、前記第1電極の形成領域上方と前記第2電極の形成領域上方に挟まれた所定の領域に位置する前記抵抗材料膜を薄膜化する第4工程を有し、前記第3工程が、前記第4工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第4工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、前記第4工程が、前記第3工程で薄膜化された前記抵抗材料膜の膜厚相当分の酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させるとともに、前記第3工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させることで、前記第1電極の直上層に残存する前記抵抗材料膜と、前記第2電極の直上層に残存する前記抵抗材料膜とを、前記可変抵抗体によって分断する工程であることを第7の特徴とする。
また、本発明に係る可変抵抗素子の製造方法は、上記第6の特徴に加えて、前記第1工程の終了後、前記第2工程の開始前に、前記第1電極及び前記第2電極の直上層に所定の導電膜を堆積後パターニングすることで、前記導電膜を前記第1電極と接触する領域と前記第2電極と接触する領域とに分断するとともに、前記導電膜の形成領域と非形成領域との間に段差を設ける第5工程を有し、前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であることを第8の特徴とする。
また、本発明に係る可変抵抗素子の製造方法は、上記第1〜第8のいずれか一の特徴に加えて、前記抵抗材料膜が、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属、または遷移金属の窒化物で構成されることを第9の特徴とする。
本発明の構成によれば、予めフォーミングプロセスを行うことなく可変抵抗体内に電流を流すことができるため、フォーミングプロセスによる可変抵抗素子の電気的特性への影響を排除することができ、安定したスイッチング動作を可能にすることができる。
以下において、本発明に係る可変抵抗素子(以下、適宜「本発明素子」と称する)、及びその製造方法(以下、適宜「本発明方法」と称する)の各実施形態について図面を参照して説明する。
[第1実施形態]
本発明素子及び本発明方法の第1実施形態(以下、適宜「本実施形態」と記載)について、図1〜図7の各図を参照して説明を行う。図1は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図1(a)〜図1(k)に分けて図示している。また、図2は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#11〜#21は図2に示されるフローチャートの各ステップを表すものとする。
なお、図1に示される概略断面構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。また、各工程で堆積される各膜の膜厚の数値はあくまで一例であって、この値に限定されるものではない。以下の各実施形態においても同様とする。
まず、図1(a)に示すように、トランジスタ回路等(図示せず)及びメタル配線12を適宜形成した半導体基板11上に例えばSiO膜等の絶縁膜13(以下、「第1層間絶縁膜13」と称する)をCVD(Chemical Vapor Deposition:化学気相成長)法にて400nm程度の厚みで全面に堆積する(ステップ#11)。
次に、図1(b)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によってメタル配線12の上面を露出させるように第1層間絶縁膜13を開口し、コンタクトホール20を形成する(ステップ#12)。
次に、図1(c)に示すように、タングステン(W)等の第1電極材料膜14をCVD法にて500nm程度の厚みで全面に堆積してコンタクトホール20を全て前記第1電極材料膜14で充填する(ステップ#13)。
次に、図1(d)に示すように、公知のCMP(Chemical Mechanical Polishing:化学的機械的研磨)法等による平坦化技術で、第1層間絶縁膜13の上面を少なくとも露出させるまで第1電極材料膜14を平坦化する(ステップ#14)。これにより、コンタクトホール20内に充填された第1電極材料膜14によって、コンタクト構造の電極(以下、適宜「第1電極14」と記載)が形成される。
次に、図1(e)に示すように、TiN等の抵抗材料膜15をスパッタ法にて所定の厚み(例えば30nm)で全面に堆積する(ステップ#15)。
次に、図1(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#16)。このとき、抵抗材料膜15が少なくとも第1電極14の上面を完全に覆うようにパターニングする。
次に、図1(g)に示すように、例えば、酸素を含む250〜450℃の雰囲気下で熱酸化することにより、抵抗材料膜15を酸化させて、可変抵抗体51を形成する(ステップ#17)。このとき、例えば、抵抗材料膜15としてTiN膜を採用した場合には、当該TiN膜15の露出されている表面から内側方向に、特に紙面上において上面側から下向きに熱酸化が進行し、一例として酸化チタン膜が形成される。
次に、図1(h)に示すように、例えばSiO膜等の絶縁膜16(以下、「第2層間絶縁膜16」と称する)をCVD法にて400nm程度の厚みで全面に堆積する(ステップ#18)。
次に、図1(i)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって可変抵抗体51の一部の上面を少なくとも露出させるように第2層間絶縁膜16を開口し、コンタクトホール30を形成する(ステップ#19)。このとき、図1(i)に示すように、少なくとも第1電極14の上方領域と重なりが生じないように、第1電極14と水平方向に離間してコンタクトホール30を開口する。言い換えれば、コンタクトホール30の形成によって露出した可変抵抗体51の露出部分の直下層に第1電極14が存在しないような領域にコンタクトホール30を形成する。
次に、図1(j)に示すように、W等の第2電極材料膜17をCVD法にて500nm程度の厚みで全面に堆積してコンタクトホール30を全て前記第2電極材料膜17で充填する(ステップ#20)。
次に、図1(k)に示すように、公知のCMP法等による平坦化技術で、第2層間絶縁膜16の上面を少なくとも露出させるまで第2電極材料膜17を平坦化する(ステップ#21)。これにより、コンタクトホール30内に充填された第2電極材料膜17によって、コンタクト構造の電極(以下、適宜「第2電極17」と称する)が形成される。これにより、本発明素子1が製造される。なお、このようにして製造された本発明素子1は、第1電極14と第2電極17とが水平方向に離間した状態で形成されることとなる。
次に以上のステップ#11〜ステップ#21を経て製造された本発明素子1の特性につき、説明する。
図3は、ステップ#11〜ステップ#21を経て製造された本発明素子1のスイッチング特性を示すグラフであり、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、図3(a)は、可変抵抗体15の断面構造図をTEM(Transmission Electron Microscope:超高分解能透過電子顕微鏡)を用いて撮影した写真、図3(b)は前記特性を示すグラフである。なお、当該写真は、可変抵抗体51の下層に第1電極14が、上層に第2電極17がそれぞれ形成されていない箇所(すなわち、下層に第1層間絶縁膜13が、上層に第2層間絶縁膜16が形成されている箇所。図1(k)内の領域Cに相当)における断面構造を撮影したものである。
また、図3に示されるグラフは、第1電極14と第2電極17の間において、第1パルス電圧(電圧−2.6〔V〕、パルス幅35〔nsec〕。図面上では「−2.6V」と表記)と第2パルス電圧(電圧+2.0〔V〕、パルス幅35〔nsec〕。図面上では「+2.0V」と表記)を交互に印加し、各電圧印加後に測定される抵抗値(読み出し抵抗値)の測定結果の範囲をグラフ上に表示したものである。尚、読み出し処理は、0.5〔V〕の電圧を印加して測定された抵抗値を表記している。
図3によれば、上記電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移する現象、すなわちスイッチング現象が見られる。しかも、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、スイッチング現象を生じさせることができる。この理由について、以下考察する。
図4は、本実施形態に係る本発明方法に基づいて製造された可変抵抗体膜51をエネルギー分散型X線分析(EDX:Energy Dispersive X-ray Spectroscopy:以下「EDX」と表記)で原子%プロファイル分析した結果を示したものである。測定対象として、可変抵抗体51の膜厚が10nmの酸化チタンを用いた。
図1(k)に示されるように、可変抵抗体51は、下層に第1電極14が、上層に第2電極17がそれぞれ形成されていない箇所(領域C)においては、第1層間絶縁膜(SiO膜)13と第2層間絶縁膜(SiO膜)16で挟まれていることから、EDXによる分析対象原子としては、O、Si及びTiとして測定を行った。また、図4は、第2層間絶縁膜16から可変抵抗体51及び第1層間絶縁膜13に向かう方向を走査方向d1とし、第2層間絶縁膜16側からこの走査方向d1の変分を横軸、各原子の含有%を縦軸としてグラフ化したものであり、(1)がO、(2)がSi、(3)がTiの各含有%をそれぞれ示している。
図4によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のTiは含有%が増加している。このことから、可変抵抗体膜(酸化チタン膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Tiは、d1とは逆方向に濃度勾配を有することが分かる。つまり、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち可変抵抗体膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち可変抵抗体膜51の下部領域では酸素が比較的少なく、一方で、金属であるTiが多く存在していることを示している。つまり、酸素濃度の高い上部領域ではTi濃度が低いため高抵抗状態である一方、酸素濃度の低い下部領域では一部酸化されているとしてもTi濃度が比較的高く絶縁体になるほどには高抵抗化していないと考えられる。
図5は、図1(k)に示される断面構造図を一部拡大した模式図である。図5に示されるように、可変抵抗体51の下層に第1電極14、上層に第2電極17が構成されている。
前述したように、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低い。ここで、例えば、第2電極17が第1電極14に対して正電圧となるように両電極間に電圧パルスを印加すると、第2電極17、可変抵抗体51、第1電極14の順に電流Iが流れる。このとき、上述したように、第2電極17と第1電極14とは水平方向に離間して形成されているため、可変抵抗体51内を電流Iが水平方向に流れることとなる。可変抵抗体51は、下部領域において、水平方向にわたって比較的抵抗値が低い領域51bを有しているため、第2電極17から第1電極14に向かう経路として、この領域51bを利用することができる。
すなわち、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向(方向d1)に直交する方向(以下、適宜「第1方向」と記載)、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しない。従って、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図4に示すように一定の酸素濃度分布を示すため、図3に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
つまり、可変抵抗体51は、膜厚方向d1に導電性の分布を有しており、可変抵抗体51内の、d1に垂直な第1方向d2に離間した異なる2領域間に電圧パルスが印加されると、当該可変抵抗体51内の比較的導電性の高い領域51bを電流が流れていることが示唆される。すなわち、可変抵抗体51には、第2電極17から第1電極14に向かう電流経路として、すでに比較的導電性の高い領域51bが存在しているため、あらかじめフォーミングプロセスを行う必要がない。
本発明素子1は、可変抵抗体51に対して電圧を印加するための2つの電極(第1電極14、第2電極17)を有しており、この第1電極14と可変抵抗体51とが電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度勾配の有する方向d1に垂直な第1方向d2に離間して形成される(図1(k)、図5参照)。これにより、両電極間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域51bを利用することができる。
図6は、本実施形態における本発明素子の別の構成例である。図6(a)は、第1電極14と第2電極17を、いずれも可変抵抗体51の上層に形成した場合、図6(b)は、両電極をいずれも可変抵抗体51の下層に形成した場合である。また、図6(b)では、第2電極17と電気的接続を形成するためのメタル配線12a、及びコンタクト接続用電極17aを更に備える構成である。
なお、図6(a)及び(b)においては、上述したステップ#11〜21の各工程の順序を一部変更したり、追加的にメタル配線層やコンタクトホールを形成したりするのみで実現が可能であるため、詳細な工程の説明は省略する。
図6(a)、(b)のいずれにおいても、可変抵抗体51は膜厚方向d1に向かって酸素濃度に勾配を有する。そして、このd1方向に直交する第1方向d2にわたって、第1電極14と可変抵抗体51が電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが離間している。従って、図1(k)の構成と同様、第1電極14と第2電極17の間に電圧が印加されると、可変抵抗体51内の下部領域に形成されている比較的導電性の高い領域を介して電流経路を形成することが可能であるため、フォーミングプロセスを行うことなくスイッチング特性を有する可変抵抗素子を実現することができる。
図7は、本実施形態における本発明素子のさらに別の構成例である。図7(a)は、図1(k)の構成と比較して、第2電極17が可変抵抗体51を貫通して当該可変抵抗体の上層及び下層に形成されている。また、図7(b)は、図1(k)の構成と比較して、第1電極14及び第2電極17が、ともに可変抵抗体51を貫通して当該可変抵抗体の上層及び下層に形成されている。
なお、図7(a)及び(b)は、上述したステップ#11〜21の各工程において、コンタクトホールの形成形状を変更したり、一部の工程を割愛するのみで実現が可能であるため、詳細な工程の説明は省略する。
図7(a)、(b)のいずれにおいても、可変抵抗体51は膜厚方向d1に向かって酸素濃度に勾配を有する。そして、このd1方向に直交する第1方向d2にわたって、第1電極14と可変抵抗体51が電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが離間している。従って、図1(k)の構成と同様、第1電極14と第2電極17の間に電圧が印加されると、可変抵抗体51内の下部領域に形成されている比較的導電性の高い領域を介して電流経路を形成することが可能であるため、フォーミングプロセスを行うことなくスイッチング特性を有する可変抵抗素子を実現することができる。なお、図7(a)の第1接続領域14x、及び第7(b)の第1接続領域14x、第2接続領域17xは、それぞれの電極の外側面と可変抵抗体51が接触する領域に相当する。
また、上述した本実施形態において、図4のグラフにも示されるように、可変抵抗体51内の酸素濃度が高いほどTi濃度が低く、これにより導電性が低いことが示される。可変抵抗体51は、ステップ#17においてTiN膜15が酸化されることで形成されるところ、当該ステップ#17に係る処理時間を制御することで、可変抵抗体51内の酸素濃度を調整することができる。すなわち、ステップ#17に係る処理時間によって可変抵抗体51の抵抗値を制御することができるため、書込時、消去時の消費電流を低減することができ、低抵抗による書込み不能の起こらない安定したスイッチング動作の可変抵抗素子を再現性良く実現できる。
なお、本実施形態では、抵抗材料膜15としてTiNを用い、これを酸化することで生成される酸化チタン膜によって可変抵抗体51が形成される構成としたが、酸化温度、酸素濃度等の酸化条件を適宜調整することにより、可変抵抗体51として、可変抵抗特性を持つ酸窒化チタン膜とすることも可能である。以下の第2〜第5実施形態においても同様とする。
[第2実施形態]
本発明素子及び本発明方法の第2実施形態(以下、適宜「本実施形態」と記載)について、図8〜図9の各図を参照して説明を行う。図8は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図8(a)〜図8(l)に分けて図示している。また、図9は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#25〜#36は図9に示されるフローチャートの各ステップを表すものとする。また、第1実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
まず、ステップ#11〜#14と同様の処理により、半導体基板11上にメタル配線12、第1層間絶縁膜13、第1電極14を形成する(図8(a)〜(d)、ステップ#25〜#28)。
次に、図8(e)に示すように、TiN等の抵抗材料膜15をスパッタ法にて例えば60nmの厚みで全面に堆積する(ステップ#29)。ここで堆積させる抵抗材料膜15の膜厚は、第1実施形態におけるステップ#15の堆積膜厚より厚いものとする。
次に、ステップ#16と同様、図8(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#30)。
次に、図8(g)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15の一部を、所定の厚み(例えば30nm)まで薄膜化する(ステップ#31)。これにより、抵抗材料膜15は、膜厚の厚い部分15aと、膜厚の薄い部分15bとで構成されることになる。なお、ステップ#31においては、膜厚の薄い部分15bが少なくとも第1電極14の上面を完全に覆い、膜厚の厚い部分15aが第1電極14の上面を覆わないようにエッチング処理を行う。また、以下では、適宜、膜厚の厚い部分15a、膜厚の薄い部分15bをそれぞれ単に「抵抗材料膜15a」、「抵抗材料膜15b」と記載する。
次に、図8(h)に示すように、ステップ#17と同様、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#32)。このとき、抵抗材料膜15bが完全に膜厚相当分が酸化されて、当該形成領域に可変抵抗体51が形成されるように酸化条件を設定する。これにより、抵抗材料膜15aについては、表面から所定の膜厚分(ほぼ抵抗材料膜15bの膜厚相当分)だけ酸化が進行し、残りの膜厚分については酸化されずに残存する。
なお、このとき、領域J内の可変抵抗体51は、第1実施形態と同様、方向d1に酸素濃度の勾配を有した状態で形成される。
次に、図8(i)に示すように、ステップ#18と同様、第2層間絶縁膜16を形成する(ステップ#33)。
次に、図8(j)に示すように、ステップ#19と同様、第2層間絶縁膜16の一部を開口し、コンタクトホール30を形成する(ステップ#34)。このとき、第1実施形態とは異なり、可変抵抗体51についてもエッチング処理を行い、電極膜15aの上面が露出するまでエッチングを行ってコンタクトホール30を形成する。そして、第1実施形態と同様、コンタクトホール30の形成によって露出した可変抵抗体51の露出部分の直下層に第1電極14が存在しないような領域にコンタクトホール30を形成する。
次に、図8(k)に示すように、ステップ#20と同様、第2電極材料膜17を全面に堆積してコンタクトホール30を全て前記第2電極材料膜17で充填する(ステップ#35)。
次に、図8(l)に示すように、ステップ#21と同様、第2層間絶縁膜16の上面を少なくとも露出させるまで第2電極材料膜17を平坦化する(ステップ#36)。これにより、コンタクトホール30内に充填された第2電極材料膜17によって、コンタクト構造の電極(以下、適宜「第2電極17」と称する)が形成される。
上記ステップ#25〜#36を経て形成される本発明素子は、第1電極14と可変抵抗体51が第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とは、抵抗材料膜15aを介して第2接続領域17xにおいて電気的に接続される。
すなわち、図8(l)に示されるように、一方の電極(第1電極14)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び抵抗材料膜15a)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1に直交する第1方向d2に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。
[第3実施形態]
本発明素子及び本発明方法の第3実施形態(以下、適宜「本実施形態」と記載)について、図10〜図13の各図を参照して説明を行う。図10は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図10(a)〜図10(i)に分けて図示している。また、図11は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#40〜#48は図11に示されるフローチャートの各ステップを表すものとする。また、上記第1実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
まず、図10(a)に示すように、トランジスタ回路等(図示せず)及びメタル配線12c、12dを適宜形成した半導体基板11上に例えばSiO膜等の絶縁膜13(以下、「第1層間絶縁膜13」と称する)をCVD法にて400nm程度の厚みで全面に堆積する(ステップ#40)。
次に、図10(b)に示すように、ステップ#12と同様、メタル配線(12c、12d)の上面を露出させるように第1層間絶縁膜13を開口し、コンタクトホール20c、20dを形成する(ステップ#41)。
次に、図10(c)に示すように、ステップ#13と同様、W等の第1電極材料膜14をCVD法にて500nm程度の厚みで全面に堆積してコンタクトホール20c、20dを全て前記第1電極材料膜14で充填する(ステップ#42)。
次に、図10(d)に示すように、ステップ#14と同様、第1層間絶縁膜13の上面を少なくとも露出させるまで第1電極材料膜14を平坦化する(ステップ#43)。これにより、コンタクトホール20内に充填された第1電極材料膜14によって、各メタル配線12c、12dに接続してコンタクト構造の電極(以下、適宜「第1電極14c」、「第2電極14d」と記載)が形成される。
次に、図10(e)に示すように、TiN等の抵抗材料膜15をスパッタ法にて例えば60nmの厚みで全面に堆積する(ステップ#44)。ここで堆積させる抵抗材料膜15の膜厚は、第1実施形態におけるステップ#15の堆積膜厚より厚いものとする。
次に、ステップ#16と同様、図10(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#45)。
次に、図10(g)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15の一部を、所定の厚み(例えば30nm)まで薄膜化する(ステップ#46)。これにより、抵抗材料膜15は、膜厚の厚い部分15aと、膜厚の薄い部分15bとで構成されることになる。なお、ステップ#46においては、膜厚の厚い部分15aが第1電極14c、第2電極14dの上面を覆い、膜厚の薄い部分15bが両電極の上面を覆わず、両電極に狭持される領域の上面に形成されるようにエッチング処理を行う。また、以下では、適宜、膜厚の厚い部分15a、膜厚の薄い部分15bをそれぞれ単に「抵抗材料膜15a」、「抵抗材料膜15b」と記載する。
次に、図10(h)に示すように、ステップ#17と同様、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#47)。このとき、抵抗材料膜15bが完全に膜厚相当分が酸化されて、当該形成領域に可変抵抗体51が形成されるように酸化条件を設定する。これにより、抵抗材料膜15aについては、表面から所定の膜厚分(ほぼ抵抗材料膜15bの膜厚相当分)だけ酸化が進行し、残りの膜厚分については酸化されずに残存する。すなわち、図10(h)に示すように、抵抗材料膜15bが可変抵抗体51に変化したことによって、抵抗材料膜15aが2つの抵抗材料膜15c、15dに分断される。そして、抵抗材料膜15cと抵抗材料膜15dを可変抵抗体51が電気的に接続する構成となる。
なお、このとき、領域J内の可変抵抗体51は、第1実施形態と同様、方向d1に酸素濃度の勾配を有した状態で形成される。
次に、図10(i)に示すように、ステップ#18と同様、第2層間絶縁膜16を形成する(ステップ#48)。
上記ステップ#40〜#48を経て形成される本発明素子は、第1電極14cと可変抵抗体51が、抵抗材料膜15cを介して第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とは、抵抗材料膜15dを介して第2接続領域17xにおいて電気的に接続される。言い換えれば、第1電極14cと抵抗材料膜15cとを一つの電極と見なせば、この電極は可変抵抗体51と第2接続領域17xにおいて電気的に接続されることとなり、同様に、第2電極14dと抵抗材料膜15dとを一つの電極と見なせば、この電極は可変抵抗体51と第2接続領域17xにおいて電気的に接続されることとなる。
すなわち、図10(i)に示されるように、一方の電極(第1電極14c及び抵抗材料膜15c)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極14d及び抵抗材料膜15d)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1に垂直な第1方向d2に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。
図12は、本実施形態における本発明素子の別の構成例である。図12に示される構成は、図10の場合と比較して、可変抵抗体に電気的に接続される2つの電極が、それぞれ異なる層に形成される点が異なる。以下、簡単に製造工程につき説明する。
まず、図12(a)に示されるように、トランジスタ回路等(図示せず)及びメタル配線12を適宜形成した半導体基板11上に第1層間絶縁膜13を400nm程度の厚みで全面に堆積した後、メタル配線12の上面を露出させるように第1層間絶縁膜13を開口し、コンタクトホール20を形成する。
次に、図12(b)に示されるように、全面にTiN等の抵抗材料膜15を、コンタクトホール20内を完全には充填しないようにスパッタ法にて堆積した後、パターニングする。なお、このとき、コンタクトホール20内の内側壁に堆積される膜厚は、コンタクトホール20底部、並びに第1層間絶縁膜13上層に堆積される膜厚よりも十分薄くなる。
次に、図12(c)に示されるように、例えば、酸素を含む250〜450℃の雰囲気下で熱酸化することにより、抵抗材料膜15を酸化させて、可変抵抗体51を形成する。このとき、膜厚が薄いコンタクトホール20の内側壁に堆積された抵抗材料膜15については、膜厚相当分の酸化を進行させ、メタル配線12上層並びに第1層間絶縁膜13上層に堆積されている抵抗材料膜15については膜厚の一部を酸化させ、一部未酸化の抵抗材料膜15を残存させる。すなわち、図12(c)に示すように、コンタクトホール20の内側壁に堆積されていた金属膜が可変抵抗体51に変化したことによって、抵抗材料膜15が、メタル配線上層に堆積されている抵抗材料膜15dと第1層間絶縁膜13上に堆積されている抵抗材料膜15cとに分断される。そして、抵抗材料膜15cと抵抗材料膜15dを可変抵抗体51が電気的に接続する構成となる。
なお、コンタクトホール20内側壁部分(領域J)においては、コンタクトホール20の中心軸から外側に向かって酸化が進行する。このため、かかる領域に形成される可変抵抗体51は、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。
次に、図12(d)に示されるように、第2層間絶縁膜16を形成する。そして、図12(e)に示されるように、抵抗材料膜15cの上方領域の一部を開口してコンタクトホール30を形成する。このとき、第2実施形態のステップ#34と同様、可変抵抗体51についてもエッチング処理を行い、電極膜15cの上面が露出するまでエッチングを行ってコンタクトホール30を形成する。
次に、図12(f)に示されるように、第1電極材料膜14を全面に堆積してコンタクトホール30を全て前記第1電極材料膜14で充填する。
次に、図12(g)に示されるように、第2層間絶縁膜16の上面を少なくとも露出させるまで第1電極材料膜14を平坦化する。これにより、コンタクトホール30内に充填された第1電極材料膜14によって、コンタクト構造の第1電極14が形成される。
すなわち、上記の方法に基づいて形成される本発明素子は、一方の電極(第1電極14と抵抗材料膜15c)と可変抵抗体51とが第1接続領域14xにおいて電気的に接続される。一方、他方の電極(抵抗材料膜15d)と可変抵抗体51とが第2接続領域17xにおいて電気的に接続される。そして、これらの第1接続領域14xと第2接続領域17xとは、可変抵抗体51内の酸素濃度の勾配方向d1に直交する第1方向d2に離間して形成される。従って、図12に示される構成例においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。
なお、図12の構成例の場合、1箇所の抵抗材料膜15dに対し、可変抵抗体51を介して電気的に接続される抵抗材料膜15cが2箇所に形成される。このため、図13に示されるように、それぞれの抵抗材料膜15cに対して電気的に接続するように第1電極14を形成することで、異なる2つの電極間に可変抵抗体が狭持されてなる可変抵抗素子を2つ形成することができる(可変抵抗体51a、51b)。これにより、1つの構成単位で2ビットの記憶が可能となり、素子サイズの増加を抑制しながら記憶容量の増大化を図ることができる。
[第4実施形態]
本発明方法の第4実施形態(以下、適宜「本実施形態」と記載)について、図14〜図16の各図を参照して説明を行う。図14は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図14(a)〜図14(m)に分けて図示している。また、図15は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#50〜#62は図15に示されるフローチャートの各ステップを表すものとする。また、第1実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
まず、ステップ#11〜#14と同様の処理により、半導体基板11上にメタル配線12、第1層間絶縁膜13、第1電極14を形成する(図14(a)〜(d)、ステップ#50〜#53)。
次に、図14(e)に示されるように、Pt等の導電膜18をスパッタ法にて例えば60nmの厚みで全面に堆積する(ステップ#54)。
次に、図14(f)に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって導電膜18をパターニングする(ステップ#55)。本ステップにより、導電膜18の形成領域が、他の領域よりも上面位置が高くなり、段差が形成される。
次に、図14(g)に示されるように、TiN等の抵抗材料膜15をスパッタ法にて例えば30nmの厚みで全面に堆積する(ステップ#56)。本ステップにより、導電膜18の外側面にも抵抗材料膜15が堆積される。
次に、ステップ#16と同様、図14(h)に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜15をパターニングする(ステップ#57)。
次に、ステップ#17と同様、図14(i)に示されるように、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#58)。このとき、抵抗材料膜15に対し、堆積膜厚分だけ酸化を進行させ、抵抗材料膜15の全体を可変抵抗体51に変化させる。なお、本ステップにより第1層間絶縁膜13の上層に堆積されていた抵抗材料膜15(領域J)に対しては、下向き方向d1に酸化が進行する。このため、かかる領域に形成される可変抵抗体51も、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。
次に、ステップ#18と同様、図14(j)に示されるように、第2層間絶縁膜16を形成する(ステップ#59)。
次に、ステップ#19と同様、図14(k)に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、第2層間絶縁膜16を開口し、コンタクトホール30を形成する(ステップ#60)。このとき、第2実施形態のステップ#34と同様、可変抵抗体51についてもエッチング処理を行い、導電膜18の上面が露出するまでエッチングを行ってコンタクトホール30を形成する。
次に、ステップ#20と同様、図14(l)に示されるように、第2電極材料膜17を全面に堆積してコンタクトホール30を全て前記第2電極材料膜17で充填する(ステップ#61)。
次に、ステップ#21と同様、図14(m)に示されるように、第2層間絶縁膜16の上面を少なくとも露出させるまで第2電極材料膜17を平坦化する(ステップ#62)。これにより、コンタクトホール30内に充填された第2電極材料膜17によって、コンタクト構造の第2電極17が形成される。
上記ステップ#50〜#62を経て形成される本発明素子は、第1電極14と可変抵抗体51が第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とは、導電膜18を介して第2接続領域17xにおいて電気的に接続される。
すなわち、図14(m)に示されるように、一方の電極(第1電極14)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び導電膜18)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1(紙面上下向き)に垂直な第1方向d2(紙面上横方向)に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。
図16は、本実施形態における本発明素子の別の構成例である。図16は、図14(m)と比較して、第1層間絶縁膜13の上層の一部領域に第3層間絶縁膜61を形成し、その上層に導電膜18及び第2電極17を形成した構成である。なお、図14の構成と比べて第3層間絶縁膜61の堆積工程、並びにエッチング工程が新たに追加するのみで実現可能であるため、工程の説明は省略する。
図16に示される構成例の場合においても、図14(m)の場合と同様、一方の電極(第1電極14)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び導電膜18)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1(紙面上下向き)に垂直な第1方向d2(紙面上横方向)に離間して形成されるため、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができ、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。
[第5実施形態]
本発明方法の第5実施形態(以下、適宜「本実施形態」と記載)について、図17〜図19の各図を参照して説明を行う。図17は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図17(a)〜図17(j)に分けて図示している。また、図18は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ#65〜#74は図18に示されるフローチャートの各ステップを表すものとする。また、上記各実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
まず、図17(a)〜(d)に示すように、第3実施形態のステップ#40〜#43と同様に、トランジスタ回路等(図示せず)及びメタル配線12c、12dを適宜形成した半導体基板11上に、第1層間絶縁膜13、第1電極14c、第2電極14dを形成する(ステップ#65〜#68)。
次に、図17(e)に示すように、第4実施形態のステップ#54と同様、Pt等の導電膜18を全面に堆積する(ステップ#69)。
次に、図17(f)に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって導電膜18をパターニングし、導電膜18c、18dを形成する(ステップ#70)。
次に、図17(g)に示すように、第4実施形態のステップ#56と同様、TiN等の抵抗材料膜15をスパッタ法にて例えば30nmの厚みで全面に堆積する(ステップ#71)。本ステップにより、導電膜18c、18dの各外側面にも抵抗材料膜15が堆積される。
次に、図17(h)に示すように、第4実施形態のステップ#57と同様、抵抗材料膜15をパターニングする(ステップ#72)
次に、図17(i)に示すように、第4実施形態のステップ#58と同様、抵抗材料膜15を酸化させて可変抵抗体51を形成する(ステップ#73)。本ステップにおいても、第4実施形態と同様、抵抗材料膜15に対し、堆積膜厚分だけ酸化を進行させ、抵抗材料膜15の全体を可変抵抗体51に変化させる。なお、本ステップにより第1層間絶縁膜13の上層に堆積されていた抵抗材料膜15(領域J)に対しては、下向き方向d1に酸化が進行する。このため、かかる領域に形成される可変抵抗体51も、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。
次に、図17(j)に示すように、第4実施形態のステップ#59と同様、第2層間絶縁膜16を形成する(ステップ#74)。
上記ステップ#65〜#74を経て形成される本発明素子は、図17(j)に示されるように、第1電極14と可変抵抗体51が、導電膜18cを介して第1接続領域14xにおいて電気的に接続される。また、第2電極17と可変抵抗体51とが、導電膜18dを介して第2接続領域17xにおいて電気的に接続される。
すなわち、図17(j)に示されるように、一方の電極(第1電極14及び導電膜18c)と可変抵抗体51とが電気的に接続する第1接続領域14xと、他方の電極(第2電極17及び導電膜18d)と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度の勾配方向d1(紙面上下向き)に垂直な第1方向d2(紙面上横方向)に離間して形成される。従って、第1実施形態と同様、本実施形態における可変抵抗素子においても、第1電極14と第2電極17の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。
図19は、本実施形態における本発明素子の別の構成例である。図19に示される構成は、図17の場合と比較して、可変抵抗体に電気的に接続される2つの電極が、それぞれ異なる層に形成される点が異なる。以下、簡単に製造工程につき説明する。
まず、図19(a)に示されるように、トランジスタ回路等(図示せず)を適宜形成した半導体基板11上にPt等の金属膜を堆積した後、パターニングして導電膜18aを形成する。
次に、図19(b)に示されるように、第1層間絶縁膜13を400nm程度の厚みで全面に堆積した後、Pt等の金属膜を堆積し、この金属膜をパターニングして導電膜18b、18cを形成する。このとき、導電膜18b及び18cは、水平方向に離間するとともに、両金属膜に狭持された領域の下方に導電膜18aが位置するように形成する。
次に、図19(c)に示されるように、導電膜18aの上面が露出するまで第1層間絶縁膜13を開口し、コンタクトホール20を形成する。
次に、図19(d)に示されるように、全面にTiN等の抵抗材料膜15を、コンタクトホール20内を完全には充填しないようにスパッタ法にて堆積する。
次に、図19(e)に示されるように、抵抗材料膜15をパターニングした後、例えば、酸素を含む250〜450℃の雰囲気下で熱酸化することにより、抵抗材料膜15を膜厚相当分酸化させて、可変抵抗体51を形成する。
なお、コンタクトホール20内側壁部分(領域J)においては、コンタクトホール20の中心軸から外側に向かって酸化が進行する。このため、かかる領域に形成される可変抵抗体51は、酸化方向と同方向(方向d1)に酸素濃度の勾配を有する。
次に、図19(f)に示されるように、全面に第2層間絶縁膜16を堆積した後、導電膜18bの上方位置において、導電膜18bが露出するまで第2層間絶縁膜16及び可変抵抗体51をエッチングし、コンタクトホール30を形成する。
次に、図19(g)に示されるように、全面にW等の電極材料膜を成膜した後、平坦化処理を施し、コンタクト構造の第2電極17を形成する。
すなわち、上記の方法に基づいて形成される本発明素子は、一方の電極(導電膜18a)と可変抵抗体51とが第1接続領域14xにおいて電気的に接続される。一方、他方の電極(第2電極17と導電膜18b)と可変抵抗体51とが第2接続領域17xにおいて電気的に接続される。そして、これらの第1接続領域14xと第2接続領域17xとは、可変抵抗体51内の酸素濃度の勾配方向d1に垂直な方向d2に離間して形成される。従って、図19に示される構成例においても、一方の電極と他方の電極の間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体51は一定の酸素濃度分布を示すため、図3と同様のスイッチング特性を示し、可変抵抗素子として機能する。
なお、図19の構成例の場合、図12の構成例の場合と同様、1箇所の導電膜18aに対し、可変抵抗体51を介して電気的に接続される金属膜が2箇所に形成される(18b、18c)。このため、図20に示されるように、それぞれの金属膜(18b、18c)に対して電気的に接続するように第2電極17を形成することで、異なる2つの電極間に可変抵抗体が狭持されてなる可変抵抗素子を2つ形成することができる(可変抵抗体51a、51b)。これにより、1つの構成単位で2ビットの記憶が可能となり、素子サイズの増加を抑制しながら記憶容量の増大化を図ることができる。
[第6実施形態]
本発明素子及び本発明方法の第6実施形態(以下、適宜「本実施形態」と記載)について、図21〜図26の各図を参照して説明を行う。なお、本実施形態は、上記各実施形態と比較して抵抗材料膜として利用する材料が異なる構成である。以下では、上記各実施形態と同一の構成要素並びに工程については説明を簡略化する。
具体的には、上述の各実施形態で抵抗材料膜として用いたTiN膜に代えて、Co膜を利用する点が異なる。例えば、第1実施形態と同様の工程によって製造するに際しては、まず、第1実施形態におけるステップ#11〜#14と同様の工程により、半導体基板11上にメタル配線12、第1層間絶縁膜13、第1電極14を形成した後、ステップ#15に代えて、抵抗材料膜としてCo膜を堆積する。その後、ステップ#16〜#17により、Coで形成された抵抗材料膜15(Co膜15)をパターニングし、その後抵抗材料膜15を酸化させて、可変抵抗体51を形成する。このとき、Co膜15の露出されている表面から内側方向に、特に紙面上において上面側から下向きに熱酸化が進行し、一例として酸化コバルト膜が形成される。そして、第1実施形態の場合と同様、ステップ#17の酸化処理によって領域C内の可変抵抗体51は、方向d1に酸素濃度の勾配を有した状態で形成される。
その後は、第1実施形態のステップ#18〜#21と同様の工程を経て、コンタクトホール30を形成し、コンタクトホール31に第2電極材料膜17を充填する。これにより、本発明素子1が製造される。なお、このようにして製造された本発明素子1は、第1実施形態と同様、第1電極14と第2電極17とが水平方向に離間した状態で形成されるとともに、第1電極14と可変抵抗体51が第1接続領域14xにおいて電気的に接続される構成である。
図21は、上記方法により、抵抗材料膜としてCo膜を用いて製造された本発明素子1のスイッチング特性を示すグラフであり、図3(b)のグラフと同様、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法は、図3(b)の場合と同一である。すなわち、第1電極14と第2電極17の間において、第1パルス電圧(電圧−2.0〔V〕、パルス幅35〔nsec〕。図面上では「−2.0V」と表記)と第2パルス電圧(電圧+4.0〔V〕、パルス幅35〔nsec〕。図面上では「+4.0V」と表記)を交互に印加し、各電圧印加後に測定される抵抗値(読み出し抵抗値)の測定結果の範囲をグラフ上に表示したものである。尚、読み出し処理は、0.5〔V〕の電圧を印加して測定された抵抗値を表記している。
図21によれば、図3の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移する現象、すなわちスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図3と同様のスイッチング現象を生じさせることができることが分かる。
図22は、上記方法により、抵抗材料膜としてCo膜を用いて製造された可変抵抗体膜51を、図4の場合と同様にEDXで原子%プロファイル分析した結果を示したものである。なお、測定対象としては、可変抵抗体51の膜厚が10nmの酸化コバルトを用いた。また、EDXによる分析対象原子についても、図4の場合と同様の理由により、O、Si及び抵抗材料膜材料(すなわちCo)として測定を行った。さらに、図22は、図4と同様、第2層間絶縁膜16から可変抵抗体51及び第1層間絶縁膜13に向かう方向を走査方向d1とし、第2層間絶縁膜16側からこの走査方向d1の変分を横軸、各原子の含有%を縦軸としてグラフ化したものである。そして(1)がO、(2)がSi、(3)がCoの各含有%をそれぞれ示している。
図22によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のCoは含有%が増加している。このことから、可変抵抗体膜(酸化コバルト膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Coは、d1とは逆方向に濃度勾配を有することが分かる。つまり、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち酸化コバルト膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち酸化コバルト膜51の下部領域では酸素が比較的少なく、一方で、金属であるCoが多く存在していることを示している。つまり、酸素濃度の高い上部領域ではCo濃度が低いため高抵抗状態である一方、酸素濃度の低い下部領域では一部酸化されているとしてもCo濃度が比較的高く絶縁体になるほどには高抵抗化していないと考えられる。
従って、抵抗材料膜としてCoを用いた場合においても、TiNの場合と同様、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低いことが分かる。よって、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向d1に直交する第1方向、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。第1実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図22に示すように一定の酸素濃度分布を示すため、図21に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
従って、本実施形態においても、第1実施形態と同様、可変抵抗体51に対して電圧を印加するための2つの電極(第1電極14、第2電極17)を有しており、この第1電極14と可変抵抗体51とが電気的に接続する第1接続領域14xと、第2電極17と可変抵抗体51とが電気的に接続する第2接続領域17xとが、可変抵抗体51内の酸素濃度勾配の有する方向d1に垂直な第1方向d2に離間して形成される構成である(図1(k)、図5参照)。従って、これら両電極間に電圧を印加することで、一方の電極から可変抵抗体51内を介して他方の電極に向かって流れる電流Iの経路として、可変抵抗体51内の比較的導電性の高い領域51bを利用することができるため、あらかじめフォーミングプロセスを行う必要がない。すなわち、抵抗材料膜としてCo膜を用いた場合も、TiN膜の場合と同様の効果を得ることができる。
従って、第2〜第5実施形態に記載した方法で本発明素子を製造する場合において、抵抗材料膜としてTiNに代えてCoを利用した場合においても、フォーミングプロセスを行うことなく、スイッチング特性を示すことができるという上記第2〜第5実施形態の場合と同様の効果を得ることができる。
また、本実施形態では、抵抗材料膜としてCo膜を利用した場合を説明したが、Ta膜やNi膜を利用しても同様の効果を奏することができる。
図23は、ステップ#15においてTa膜を堆積する以外は、上記実施形態と同様の方法で製造された本発明素子1のスイッチング特性を示すグラフであり、図3、図21のグラフと同様、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法についても、図3(b)及び図21の場合と同一である。
図23によれば、図3、図21の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移するスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図3と同様のスイッチング現象を生じさせることができることが分かる。
また、図24は、抵抗材料膜としてTa膜を用いて製造された可変抵抗体膜51を、図4、図22の場合と同様にEDXで原子%プロファイル分析した結果を示したものであり、測定対象としては、可変抵抗体51の膜厚が10nmの酸化タンタルを用いた。なお、図24のグラフを得る測定方法並びにグラフ表示方法については、図4及び図22の場合と同様であり、(1)がO、(2)がSi、(3)がTaの各含有%をそれぞれ示している。
図24によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のTaは含有%が増加している。このことから、可変抵抗体膜(酸化タンタル膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Taは、d1とは逆方向に濃度勾配を有することが分かる。つまり、抵抗材料膜としてTiN、Coを用いた場合と同様、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち酸化タンタル膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち酸化タンタル膜51の下部領域では酸素が比較的少なく、一方で、金属であるTaが多く存在していることを示している。従って、抵抗材料膜としてTaを用いた場合においても、TiNやCoの場合と同様、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低いことが分かる。よって、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向d1に直交する第1方向、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。第1実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図24に示すように一定の酸素濃度分布を示すため、図23に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
また、図25は、ステップ#15においてNi膜を堆積する以外は、上記実施形態と同様の方法で製造された本発明素子1のスイッチング特性を示すグラフであり、図3、図21のグラフと同様、可変抵抗体15の膜厚を30nmとして製造された本発明素子1の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法についても、図3(b)及び図21の場合と同一である。
図25によれば、図3、図21の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移するスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図3と同様のスイッチング現象を生じさせることができることが分かる。
また、図26は、抵抗材料膜としてNi膜を用いて製造された可変抵抗体膜51を、図4、図22の場合と同様にEDXで原子%プロファイル分析した結果を示したものであり、測定対象としては、可変抵抗体51の膜厚が10nmの酸化ニッケルを用いた。なお、図26のグラフを得る測定方法並びにグラフ表示方法についても、図4及び図22の場合と同様であり、(1)がO、(2)がSi、(3)がNiの各含有%をそれぞれ示している。
図26によれば、可変抵抗体膜51内において、(1)のOは走査方向d1に進むに連れ含有%が低下しており、一方、(3)のNiは含有%が増加している。このことから、可変抵抗体膜(酸化ニッケル膜)51内では、酸素は走査方向d1と同方向に濃度勾配を有し、一方、Niは、d1とは逆方向に濃度勾配を有することが分かる。つまり、抵抗材料膜としてTiN、Coを用いた場合と同様、可変抵抗体膜51において、第2層間絶縁膜16側、すなわち酸化ニッケル膜51の上部領域では酸素が最も多く存在し、第1層間絶縁膜13側、すなわち酸化ニッケル膜51の下部領域では酸素が比較的少なく、一方で、金属であるNiが多く存在していることを示している。従って、抵抗材料膜としてNiを用いた場合においても、TiNやCoの場合と同様、可変抵抗体51は、上部領域(図5内の領域51a)では抵抗値が比較的高く、下部領域(図5内の領域51b)では抵抗値が比較的低いことが分かる。よって、可変抵抗体51に対して電圧を印加するに際し、酸素濃度勾配の有する方向d1に直交する第1方向、つまり、図5内の第1方向d2に離間した2点(2領域)間に電圧を印加した場合、電流Iは可変抵抗体51内の比較的低抵抗の下部領域51b付近を流れることができる。第1実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体51は、図26に示すように一定の酸素濃度分布を示すため、図25に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
以上のように、抵抗材料膜として利用可能な材料はTiNに限られるものではなく、Co,Ta,Niを用いても上記第1〜第5実施形態と同様の効果を奏することができる。そして、本実施形態で例示した金属材料に限られず、他の遷移金属(Cu、V、Zn、Nb、W等)または遷移金属の窒化物を抵抗材料膜として利用した場合においても、同様の効果を示すことができる。この場合、可変抵抗素子が有する可変抵抗体51は、抵抗材料膜として用いられた金属または金属窒化物が酸化されることで、生成された金属酸化物または金属酸窒化物で形成される。
[別実施形態]
以下、別実施形態につき説明する。
〈1〉 上述した第1実施形態において、ステップ#11で堆積された第1層間絶縁膜13、並びにステップ#18で堆積された第2層間絶縁膜16をいずれもSiO膜としたが、これらの層間絶縁膜はSiO膜に限られるものではなく、SiN膜、SiON膜、SiOF膜、SiOC膜等の耐酸化性を有する任意の適切な絶縁膜を用いることが可能である。また、第1層間絶縁膜13と第2層間絶縁膜16とが異なる材料の絶縁膜で構成されるものとしても良い。第2実施形態以後の各実施形態においても同様とする。
〈2〉 上述した第1実施形態において、ステップ#13及びステップ#20で成膜した電極材料膜14及び17をいずれもW膜としたが、導電性を示す他の金属材料膜(Ti 、Cu、Fe、W、Ni、V、Co等の遷移金属、若しくは遷移金属の窒化物、若しくはPtまたはIrを含む合金)であっても構わない。また、ステップ#11において第1層間絶縁膜13を堆積させる下地となる半導体基板11はトランジスタ回路等が適宜形成されているものとしたが、必ずしも当該回路が形成されている必要はない。第2実施形態以後の各実施形態においても同様とする。
〈3〉 上述した第1実施形態において、ステップ#11及びステップ#18では、各層間絶縁膜をCVD法で堆積するものとしたが、パルス化レーザ堆積、rf−スパッタリング、電子ビーム蒸発、熱蒸発、スピンオン堆積等の任意の適切な堆積技術を用いて堆積することも可能である。第2実施形態以後の各実施形態においても同様とする。
〈4〉 上述した第1実施形態において、ステップ#17に係る酸化工程はガス種にO、O、HO、NO、NO等酸素を含んだ分子を用いた熱酸化法の他、プラズマ酸化法或いはイオン注入法等を用いるものとしても構わない。第2実施形態以後の各実施形態においても同様とする。
〈5〉 上述した第4及び第5実施形態において、導電膜18をPt膜としたが、Ti 、Cu、Fe、W、Ni、V、Co等の遷移金属、若しくは遷移金属の窒化物、若しくはPtまたはIrを含む合金で形成することも可能である。第6実施形態においても同様とする。
本発明に係る可変抵抗素子の製造方法の第1実施形態の製造工程における各工程の概略断面図 本発明に係る可変抵抗素子の製造方法の第1実施形態の製造工程を示すフローチャート 本発明に係る可変抵抗素子の断面撮影図、並びにスイッチング特性を示すグラフ 本発明に係る可変抵抗素子、可変抵抗体膜の原子含有率プロファイル 本発明に係る可変抵抗素子の断面構造図を一部拡大した模式図 本発明に係る可変抵抗素子の第1実施形態の別の構成例 本発明に係る可変抵抗素子の第1実施形態のさらに別の構成例 本発明に係る可変抵抗素子の製造方法の第2実施形態の製造工程における各工程の概略断面図 本発明に係る可変抵抗素子の製造方法の第2実施形態の製造工程を示すフローチャート 本発明に係る可変抵抗素子の製造方法の第3実施形態の製造工程における各工程の概略断面図 本発明に係る可変抵抗素子の製造方法の第3実施形態の製造工程を示すフローチャート 本発明に係る可変抵抗素子の第3実施形態の別の構成例 本発明に係る可変抵抗素子の第3実施形態の別の構成例 本発明に係る可変抵抗素子の製造方法の第4実施形態の製造工程における各工程の概略断面図 本発明に係る可変抵抗素子の製造方法の第4実施形態の製造工程を示すフローチャート 本発明に係る可変抵抗素子の第4実施形態の別の構成例 本発明に係る可変抵抗素子の製造方法の第5実施形態の製造工程における各工程の概略断面図 本発明に係る可変抵抗素子の製造方法の第5実施形態の製造工程を示すフローチャート 本発明に係る可変抵抗素子の第5実施形態の別の構成例 本発明に係る可変抵抗素子の第5実施形態の別の構成例 本発明に係る可変抵抗素子の第6実施形態のスイッチング特性を示すグラフ 本発明に係る可変抵抗素子の第6実施形態における可変抵抗体膜の原子含有率プロファイル 本発明に係る可変抵抗素子の第6実施形態のスイッチング特性を示す別のグラフ 本発明に係る可変抵抗素子の第6実施形態における可変抵抗体膜の別の原子含有率プロファイル 本発明に係る可変抵抗素子の第6実施形態のスイッチング特性を示すさらに別のグラフ 本発明に係る可変抵抗素子の第6実施形態における可変抵抗体膜のさらに別の原子含有率プロファイル 従来構成の可変抵抗素子の概略構造図 1T/1R型メモリセルの一構成例を示す等価回路図 1T/1R型メモリセルの断面模式図 1R型のメモリセルの一構成例を示す等価回路図 1R型メモリセルの断面模式図
符号の説明
1: 本発明に係る可変抵抗素子
11: 半導体基板
12、12c、12d: メタル配線
13: 第1層間絶縁膜(SiO膜)
14、14c: 第1電極材料膜(W膜)、第1電極
14d: 第2電極
14x: 第1接続領域
15、15c、15d: 抵抗材料膜(TiN膜)
16: 第2層間絶縁膜(SiO膜)
17: 第2電極材料膜(W膜)、第2電極
17x: 第2接続領域
18: 導電膜(Pt膜)
20、20c、20d: コンタクトホール
30: コンタクトホール
51: 可変抵抗体膜
101: 上部電極
102: 可変抵抗体
103: 下部電極
104: メモリセルアレイ
105: ビット線デコーダ
106: ワード線デコーダ
107: ソース線デコーダ
111: 半導体基板
112: 素子分離領域
113: ゲート絶縁膜
114: ゲート電極
115: ドレイン拡散層領域
116: ソース拡散層領域
117: コンタクトプラグ
118: 下部電極
119: 可変抵抗体
120: 上部電極
121: コンタクトプラグ
122: コンタクトプラグ
123: ビット線
124: ソース線
131: メモリセルアレイ
132: ビット線デコーダ
133: ワード線デコーダ
141: 下部電極配線
142: 可変抵抗体
143: 上部電極配線
210
BL1〜BLm: ビット線
R: 可変抵抗素子
SL1〜SLn: ソース線
T: 選択トランジスタ
WL1〜WLn: ワード線

Claims (13)

  1. 半導体基板上に、第1電極、第2電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
    前記第1電極と前記可変抵抗体とを電気的に接続する第1接続領域と、前記第2電極と前記可変抵抗体とを電気的に接続する第2接続領域とが、所定の第1方向に離間して形成されており、
    前記可変抵抗体が、前記第1方向と直交する方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されていることを特徴とする可変抵抗素子。
  2. 前記第1方向が、前記半導体基板の基板面に平行な方向であり、
    前記可変抵抗体が、前記半導体基板の基板面に直交する方向に前記酸素濃度勾配を有することを特徴とする請求項1に記載の可変抵抗素子。
  3. 前記第1方向が、前記半導体基板の基板面に直交する方向であり、
    前記可変抵抗体が、前記半導体基板の基板面に平行な方向に前記酸素濃度勾配を有することを特徴とする請求項1に記載の可変抵抗素子。
  4. 前記可変抵抗体が、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属の酸化物または酸窒化物で構成されることを特徴とする請求項1〜3のいずれか1項に記載の可変抵抗素子。
  5. 請求項1に記載の可変抵抗素子の製造方法であって、
    前記半導体基板上の所定のメタル配線領域の直上層にコンタクト構造の前記第1電極を形成する第1工程と、
    その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、
    その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、
    その後に、前記第1電極の形成領域の上方を除く所定の領域内に、前記可変抵抗体と接触するようにコンタクト構造の前記第2電極を形成する第4工程と、を有することを特徴とする可変抵抗素子の製造方法。
  6. 前記第2工程の終了後、前記第3工程の開始前に、少なくとも前記第1電極の形成領域上方に位置する前記抵抗材料膜を薄膜化して、前記抵抗材料膜に段差を設ける第5工程を有し、
    前記第3工程が、前記第5工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第5工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、
    前記第4工程が、未酸化の前記抵抗材料膜が存在する領域内において、当該未酸化の前記抵抗材料膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを特徴とする請求項5に記載の可変抵抗素子の製造方法。
  7. 前記第1工程の終了後、前記第2工程の開始前に、前記第1電極の形成領域上方を少なくとも除く領域に所定の導電膜を形成することで、前記導電膜の形成領域と非形成領域との間に段差を設ける第6工程を有し、
    前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であり、
    前記第4工程が、前記可変抵抗体の直下層に前記導電膜が形成されている領域内において、前記導電膜に接触するようにコンタクト構造の前記第2電極を形成する工程であることを特徴とする請求項5に記載の可変抵抗素子の製造方法。
  8. 前記第6工程が、前記第1工程の終了後、前記導電膜の形成領域の直下層に段差用層間絶縁膜を形成した後に、前記導電膜を形成する工程であり、前記段差用層間絶縁膜と前記導電膜とによって、前記導電膜の形成領域と前記導電膜の非形成領域との間に段差を設ける工程であることを特徴とする請求項7に記載の可変抵抗素子の製造方法。
  9. 請求項1に記載の可変抵抗素子の製造方法であって、
    前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第1工程と、
    その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第2工程と、
    その後に、前記可変抵抗体と接触するように、前記半導体基板の基板面に平行な方向に離間してコンタクト構造の前記第1電極、及びコンタクト構造の前記第2電極を形成する第3工程と、を有することを特徴とする可変抵抗素子の製造方法。
  10. 請求項1に記載の可変抵抗素子の製造方法であって、
    前記半導体基板に平行な方向に離間して形成された複数のメタル配線領域の直上層にコンタクト構造の前記第1電極及びコンタクト構造の前記第2電極を形成する第1工程と、
    その後に、前記第1電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第2工程と、
    その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第3工程と、有することを特徴とする可変抵抗素子の製造方法。
  11. 前記第2工程の終了後、前記第3工程の開始前に、前記第1電極の形成領域上方と前記第2電極の形成領域上方に挟まれた所定の領域に位置する前記抵抗材料膜を薄膜化する第4工程を有し、
    前記第3工程が、前記第4工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第4工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、
    前記第4工程が、
    前記第3工程で薄膜化された前記抵抗材料膜の膜厚相当分の酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させるとともに、前記第3工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させることで、前記第1電極の直上層に残存する前記抵抗材料膜と、前記第2電極の直上層に残存する前記抵抗材料膜とを、前記可変抵抗体によって分断する工程であることを特徴とする請求項10に記載の可変抵抗素子の製造方法。
  12. 前記第1工程の終了後、前記第2工程の開始前に、前記第1電極及び前記第2電極の直上層に所定の導電膜を堆積後パターニングすることで、前記導電膜を前記第1電極と接触する領域と前記第2電極と接触する領域とに分断するとともに、前記導電膜の形成領域と非形成領域との間に段差を設ける第5工程を有し、
    前記第2工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であることを特徴とする請求項10に記載の可変抵抗素子の製造方法。
  13. 前記抵抗材料膜が、Cu、Ni,V、Zn、Nb、Ti、W、Co、Taの少なくともいずれか一つを含む遷移金属、または遷移金属の窒化物で構成されることを特徴とする請求項5〜12のいずれか1項に記載の可変抵抗素子の製造方法。
JP2008228961A 2007-10-05 2008-09-05 可変抵抗素子及びその製造方法 Expired - Fee Related JP5308105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228961A JP5308105B2 (ja) 2007-10-05 2008-09-05 可変抵抗素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007261923 2007-10-05
JP2007261923 2007-10-05
JP2008228961A JP5308105B2 (ja) 2007-10-05 2008-09-05 可変抵抗素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009105383A JP2009105383A (ja) 2009-05-14
JP5308105B2 true JP5308105B2 (ja) 2013-10-09

Family

ID=40706743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228961A Expired - Fee Related JP5308105B2 (ja) 2007-10-05 2008-09-05 可変抵抗素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP5308105B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5423941B2 (ja) * 2007-11-28 2014-02-19 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
WO2009125777A1 (ja) * 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
JP4688979B2 (ja) 2009-07-13 2011-05-25 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
JPWO2011043448A1 (ja) 2009-10-09 2013-03-04 日本電気株式会社 半導体装置及びその製造方法
US8878153B2 (en) 2009-12-08 2014-11-04 Nec Corporation Variable resistance element having gradient of diffusion coefficient of ion conducting layer
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
US9029825B2 (en) 2010-06-16 2015-05-12 Nec Corporation Semiconductor device and manufacturing method for semiconductor device
JP5603721B2 (ja) * 2010-09-13 2014-10-08 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
CN103222055B (zh) * 2010-10-08 2016-06-22 松下知识产权经营株式会社 非易失性存储元件及其制造方法
JP5700602B1 (ja) * 2014-02-05 2015-04-15 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
CN112331768B (zh) * 2020-11-13 2023-02-03 上海华力集成电路制造有限公司 制造rram器件及制备渐变绝缘层结构的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1191635C (zh) * 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子

Also Published As

Publication number Publication date
JP2009105383A (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
JP5308105B2 (ja) 可変抵抗素子及びその製造方法
JP4061328B2 (ja) 可変抵抗素子及びその製造方法
JP4805865B2 (ja) 可変抵抗素子
JP4017650B2 (ja) 可変抵抗素子及びその製造方法
JP5016699B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5732827B2 (ja) 記憶素子および記憶装置、並びに記憶装置の動作方法
JP4555397B2 (ja) 抵抗変化型不揮発性記憶装置
JP5438707B2 (ja) 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP4460646B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
US8530877B2 (en) Non-volatile semiconductor device
JP5039857B2 (ja) 記憶装置およびその製造方法
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
WO2011052239A1 (ja) 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
JP2006140412A (ja) 記憶素子及び記憶装置
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4939324B2 (ja) 可変抵抗素子及びその製造方法
JP4648940B2 (ja) 可変抵抗素子の製造方法
US7615459B1 (en) Manufacturing method for variable resistive element
JP2014033094A (ja) 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置
JP5357532B2 (ja) 可変抵抗素子及びその製造方法
JP2014022660A (ja) 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
JP5369518B2 (ja) 抵抗素子及びその製造方法
JP2009043850A (ja) 可変抵抗素子及びその製造方法
JP5215741B2 (ja) 可変抵抗素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees