JPWO2007023569A1 - 不揮発性半導体記憶装置及びその書き込み方法 - Google Patents

不揮発性半導体記憶装置及びその書き込み方法 Download PDF

Info

Publication number
JPWO2007023569A1
JPWO2007023569A1 JP2007532009A JP2007532009A JPWO2007023569A1 JP WO2007023569 A1 JPWO2007023569 A1 JP WO2007023569A1 JP 2007532009 A JP2007532009 A JP 2007532009A JP 2007532009 A JP2007532009 A JP 2007532009A JP WO2007023569 A1 JPWO2007023569 A1 JP WO2007023569A1
Authority
JP
Japan
Prior art keywords
voltage
resistance
resistance state
memory
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007532009A
Other languages
English (en)
Inventor
木下　健太郎
健太郎 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007023569A1 publication Critical patent/JPWO2007023569A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

共通電極３８と、共通電極３８上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層４２と、抵抗記憶層４２上に形成された複数の個別電極とを有する抵抗記憶素子４６を有し、共通電極３８と複数の個別電極４４との間の抵抗記憶層内に、それぞれ独立して高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成されている。これにより、抵抗記憶素子を微細化することができ、不揮発性半導体記憶装置の集積度を向上することができる。

Description

本発明は、不揮発性半導体記憶装置及びその書き込み方法に係り、特に、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子を用いた不揮発性半導体記憶装置及びその書き込み方法に関する。
近年、新たなメモリ素子として、ＲＲＡＭ（Resistance Random Access Memory）と呼ばれる不揮発性半導体記憶装置が注目されている。ＲＲＡＭは、抵抗値が異なる複数の抵抗状態を有し、外部から電気的刺激を与えることにより抵抗状態が変化する抵抗記憶素子を用い、抵抗記憶素子の高抵抗状態と低抵抗状態とを例えば情報の“０”と“１”とに対応づけることにより、メモリ素子として利用するものである。ＲＲＡＭは、高速性、大容量性、低消費電力性等、そのポテンシャルの高さから、その将来性が期待されている。
抵抗記憶素子は、電圧の印加により抵抗状態が変化する抵抗記憶材料を一対の電極間に挟持したものである。抵抗記憶材料としては、代表的なものとして遷移金属を含む酸化物材料が知られている。
抵抗記憶素子を用いた不揮発性半導体記憶装置は、例えば特許文献１及び非特許文献１〜３等に記載されている。
米国特許第６４７３３３２号明細書 A. Beck et al., Appl. Phys. Lett. Vol. 77, p. 139 (2001) W. W. Zhuang et al., Tech. Digest IEDM 2002, p.193 I. G. Baek et al., Tech. Digest IEDM 2004, p.587
ＤＲＡＭ、ＳＲＡＭをはじめ、次世代の不揮発性ＲＡＭとして期待されるＦｅＲＡＭ（強誘電体メモリ：Ferroelectric Random Access Memory）等は、データ書き換え前後で読み出しに要求される差を確保するため、ある程度以上の面積が必要であり、高密度化するための阻害要因の一つになっている。また、ＭＲＡＭ（磁気メモリ：Magnetoresistive Random Access Memory）では、素子面積を小さくするほどに磁化反転に必要な電流値が大きくなってしまうため、書き込み電流値等との関係からセルサイズが制限されてしまう。このため、より集積化が容易な不揮発性メモリ材料及びこれを用いた不揮発性記憶装置が求められていた。
本発明の目的は、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子を用いた不揮発性半導体記憶装置において、集積度を向上しうる不揮発性半導体記憶装置及びその書き込み方法を提供することにある。
本発明の一観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、前記共通電極と複数の前記個別電極との間の前記抵抗記憶層内に、それぞれ独立して前記高抵抗状態又は前記低抵抗状態を記憶する複数のメモリ領域が形成されていることを特徴とする不揮発性半導体記憶装置が提供される。
また、本発明の他の観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、前記共通電極と複数の前記個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、前記抵抗記憶層を一括して前記高抵抗状態にリセットした後、複数の前記メモリ領域のうち任意の前記メモリ領域を前記低抵抗状態にセットすることを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
また、本発明の更に他の観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、前記第１のメモリ領域及び前記第２のメモリ領域が前記高抵抗状態であるときに前記第１のメモリ領域を前記低抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間に、前記抵抗記憶素子のセット電圧よりも大きい第１の電圧を印加し、前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のセット電圧よりも小さい第２の電圧を印加し、前記第１の電圧と前記第２の電圧との電位差を、前記抵抗記憶素子のリセット電圧よりも小さくすることを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
また、本発明の更に他の観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、前記第１のメモリ領域及び前記第２のメモリ領域が前記低抵抗状態であるときに前記第１のメモリ領域を前記高抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも大きい第１の電圧を印加し、前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも小さい第２の電圧を印加し、前記第１の電圧と前記第２の電圧との電位差を、前記抵抗記憶素子のリセット電圧よりも小さくすることを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
また、本発明の更に他の観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、前記第１のメモリ領域が前記低抵抗状態であり、前記第２のメモリ領域が前記高抵抗状態であるときに、前記第１のメモリ領域を前記高抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも大きい等しい電圧をそれぞれ印加することを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
また、本発明の更に他の観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、前記第１のメモリ領域が前記高抵抗状態であり、前記第２のメモリ領域が前記低抵抗状態であるときに、前記第１のメモリ領域を前記低抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも大きい等しい電圧をそれぞれ印加して、前記第２のメモリ領域を前記高抵抗状態に書き換えた後、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のセット電圧よりも大きい等しい電圧をそれぞれ印加して、前記第１のメモリ領域及び前記第２のメモリ領域を前記低抵抗状態に書き換えることを特徴とする不揮発性半導体記憶装置の書き込み方法。
また、本発明の更に他の観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、前記共通電極と複数の前記個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、複数の前記メモリ領域のうち前記低抵抗状態を書き込む前記メモリ領域に対応する前記個別電極に、前記抵抗記憶素子のセット電圧を印加し、複数の前記メモリ領域のうち前記低抵抗状態の書き込みを行わない前記メモリ領域に対応する前記個別電極に、前記抵抗記憶素子のセット電圧をＶＳＥＴ、前記抵抗記憶素子のリセット電圧をＶＲＥＳＥＴとして、Ｖ＜ＶＲＥＳＥＴ，Ｖ＞ＶＳＥＴ−２ＶＲＥＳＥＴの関係を満たす電圧Ｖを印加することを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
本発明によれば、共通電極と、共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、共通電極と複数の個別電極との間に、それぞれ独立して高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成された不揮発性半導体記憶装置を構成するので、抵抗記憶素子を微細化することができる。これにより、不揮発性半導体記憶装置の集積度を向上することができる。
双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフである。 フォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフである。 抵抗記憶素子について低電圧ＴＤＤＢ測定を行った結果を示すグラフである。 フォーミングのメカニズムの検討に用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 分割した抵抗記憶素子の各ピースにおける電流−電圧特性を示すグラフである。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す回路図である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す回路図である。 本発明の第２実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第４実施形態による不揮発性半導体記憶装置の書き込み方法を示す回路図である。 本発明の第５実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第５実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第５実施形態による不揮発性半導体記憶装置の構造を示す回路図である。
符号の説明
１０…メモリセル
１２…抵抗記憶素子
１４…セル選択トランジスタ
２０…シリコン基板
２２…素子分離膜
２４…ゲート電極
２６，２８…ソース／ドレイン領域
３０，４０，４８…層間絶縁膜
３２，３４，５０…コンタクトプラグ
３６…ソース線
３８…下部電極
４２…抵抗記憶層
４４…上部電極
４６…抵抗記憶素子
５２…ビット線
［第１実施形態］
本発明の第１実施形態による不揮発性半導体記憶装置及びその書き込み方法について図１乃至図１３を用いて説明する。
図１は双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図２は単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図３は抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフ、図４はフォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフ、図５は抵抗記憶素子の低電圧ＴＤＤＢ測定結果を示すグラフ、図６はフォーミングのメカニズムの検討に用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図７は分割した抵抗記憶素子の各ピースにおける電流−電圧特性を示すグラフ、図８は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図９は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図１０は本実施形態による不揮発性半導体記憶装置の構造を示す回路図、図１１乃至図１３は本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
はじめに、抵抗記憶素子の基本動作について図１及び図２を用いて説明する。
抵抗記憶素子は、一対の電極間に抵抗記憶材料が狭持されたものである。抵抗記憶材料は、その多くが遷移金属を含む酸化物材料であり、電気的特性の違いから大きく２つに分類することができる。
１つは、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために互いに異なる極性の電圧を用いるものであり、クロム（Ｃｒ）等の不純物を微量にドープしたＳｒＴｉＯ３やＳｒＺｒＯ３、或いは超巨大磁気抵抗（ＣＭＲ：Colossal Magneto-Resistance）を示すＰｒ１−ｘＣａｘＭｎＯ３やＬａ１−ｘＣａｘＭｎＯ３等が該当する。以下、抵抗状態の書き換えに極性の異なる電圧を要するこのような抵抗記憶材料を、双極性抵抗記憶材料と呼ぶ。
他方は、高抵抗状態と低抵抗状態との間で抵抗値を変化するために、極性の同じ電圧を必要とする材料であり、例えばＮｉＯｘやＴｉＯｘのような単一の遷移金属の酸化物等が該当する。以下、抵抗状態の書き換えに極性が同じ電圧を要するこのような抵抗記憶材料を、単極性抵抗記憶材料と呼ぶ。
図１は、双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフであり、非特許文献１に記載されたものである。このグラフは、典型的な双極性抵抗記憶材料であるＣｒドープのＳｒＺｒＯ３を用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧が０Ｖの状態から徐々に負電圧を増加していくと、その時に流れる電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり約−０．５Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、以下の説明では、抵抗記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。
点Ｂの状態から徐々に負電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧が０Ｖの状態から徐々に正電圧を増加していくと、電流値は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約０．５Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチする。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。なお、以下の説明では、抵抗記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。
点Ｄの状態から徐々に正電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、約±０．５Ｖの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ａ，ｄに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ｂ，ｃに沿って線形的に変化し、低抵抗状態が維持される。
このように、双極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、互いに異なる極性の電圧を印加するものである。
図２は、単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。このグラフは、典型的な単極性抵抗記憶材料であるＴｉＯｘを用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧を０Ｖから徐々に増加していくと、電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加電圧が更に大きくなり約１．６Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態にスイッチ（セット）する。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、図２において点Ｂにおける電流値が約２０ｍＡで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施しているためである。
点Ｂの状態から徐々に電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧を０Ｖから再度徐々に増加していくと、電流は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約１．２Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチ（リセット）する。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。
点Ｄの状態から徐々に電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、セット、リセットに必要な電圧以下で安定である。すなわち、図２においては約１．０Ｖ以下で両状態ともに安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧よりも低ければ、電流−電圧特性は曲線ａに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧よりも低ければ、電流−電圧特性は曲線ｃに沿って変化し、低抵抗状態が維持される。
このように、単極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、極性の同じ電圧を印加するものである。
上記抵抗記憶材料を用いて抵抗記憶素子を形成する場合、素子形成直後の初期状態では図１及び図２に示すような特性は得られない。抵抗記憶材料を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、フォーミングと呼ばれる処理が必要である。
図３は、図２の場合と同じ単極性抵抗記憶材料を用いた抵抗記憶素子のフォーミング処理を説明する電流−電圧特性である。
素子形成直後の初期状態では、図３に示すように、高抵抗であり且つ絶縁耐圧は８Ｖ程度と非常に高くなっている。この絶縁耐圧は、セットやリセットに必要な電圧と比較して極めて高い値である。初期状態では、セットやリセットというような抵抗状態の変化は生じない。
初期状態においてこの絶縁耐圧よりも高い電圧を印加すると、図３に示すように、素子に流れる電流値が急激に増加し、すなわち抵抗記憶素子のフォーミングが行われる。このようなフォーミングを行うことにより、抵抗記憶素子は図２に示すような電流−電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。一度フォーミングを行った後は、抵抗記憶素子がフォーミング前の初期状態に戻ることはない。
フォーミング前の初期状態における抵抗記憶素子は、高い抵抗値を有しており、フォーミング後の高抵抗状態と混同する虞がある。そこで、本願明細書において高抵抗状態というときはフォーミング後の抵抗記憶素子の高抵抗状態を表すものとし、低抵抗状態というときはフォーミング後の抵抗記憶素子の低抵抗状態を表すものとし、初期状態というときはフォーミングを行う前の抵抗記憶素子の状態を表すものとする。
次に、フォーミングのメカニズムに関して本願発明者が検討を行った結果について図４乃至図７を用いて説明する。なお、検討に用いた試料は、膜厚１５０ｎｍのＰｔよりなる下部電極と、ＴｉＯｘよりなる抵抗記憶層と、膜厚１００ｎｍのＰｔよりなる上部電極とを有する抵抗記憶素子である。
図４は、フォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフである。図４に示すように、フォーミングが生じる電圧は、抵抗記憶層の膜厚が厚くなるほどに増加する。これら測定点は線形近似することができ、回帰直線は原点を通る。このことは、フォーミングが生じる電圧が、膜厚ゼロの極限でゼロになることを意味している。つまり、フォーミングの現象は、電極と抵抗記憶層との界面で生じている現象ではなく、抵抗記憶層の膜内において厚さ方向に生じる現象であると考えられる。
図５は、フォーミング処理前の試料について低電圧ＴＤＤＢ測定を行った結果を示すグラフである。なお、測定は室温で行い、印加電圧は７Ｖ、抵抗記憶層の膜厚は３０ｎｍとした。図５に示すように、約５００秒の時間経過後に急激に電流値が増加しており、絶縁破壊が生じていることが判る。絶縁破壊が生じた後の抵抗記憶素子のＩ−Ｖ測定を行った結果、図６に示すようなＲＲＡＭ特性が確認され、フォーミング処理が完了した状態であることが確認できた。
図４乃至図６の結果を考え合わせると、フォーミングの現象は絶縁破壊と等価な現象であり、絶縁破壊によって電流経路となる変質領域が形成されるものと考えられる。
次に、図６に示すようなＲＲＡＭ特性がこの変質領域で生じていることを示す。
まず、上部電極の直径を５００μｍとした抵抗記憶素子を形成し、フォーミング処理を行った。次いで、この抵抗記憶素子を、高抵抗状態から低抵抗状態にセットした。このときの抵抗記憶素子の電流−電圧特性を、図７に○印で示した。
この後、この抵抗記憶素子を２つに割り、分割後のそれぞれのピースについて電流−電圧特性を再度測定した。各ピースの電流−電圧特性は、図７に点線及び実線でそれぞれ示している。
この結果、一方のピース（点線）は低抵抗状態にあり、電極分割前のセット後の低抵抗状態における測定データともよく一致していた。これに対し、他方のピース（実線）はフォーミング処理前の状態のままであった。これらのことから、フォーミングによって生じた電流パスは前記一方のピース側のみに含まれており、且つこのピースのみが電極分割前の抵抗状態を記憶していることが判る。前記他方のピースは、抵抗状態の記憶にまったく寄与していない。
以上の結果から、フォーミングにより形成される変質領域は、極めて狭い局所的な領域に生じているものと考えられる。そして、図４の結果と考え合わせると、この変質領域は、抵抗記憶層の膜厚方向に伸びるフィラメント状であるものと考えられる。
そして、抵抗記憶素子のＲＲＡＭ特性は、フォーミングにより生じたフィラメント状の変質領域で生じているものと考えられる。それゆえＦｅＲＡＭやＭＲＡＭとは異なり、スイッチング前後での電気的応答の変化が電極面積に殆ど依存することはなく、電極面積を大幅に縮小することが可能である。また、抵抗記憶層を狭持する上部電極と下部電極とは、必ずしも１：１で対応している必要はなく、共通電極としての１つの下部電極に対して個別電極としての複数の上部電極を設けたり、個別電極としての複数の下部電極に対して共通電極としての１つの上部電極を設けたりすることもできる。
フィラメント状の変質領域によりＲＲＡＭ特性が得られるメカニズムは明らかではないが、本願発明者は例えば以下のようであると推察している。
抵抗記憶素子を形成してフォーミング処理を行い絶縁破壊を引き起こすと、抵抗記憶層内にフィラメント状の変質領域が形成され、この変質領域に電流パスが形成される。この状態が、抵抗記憶素子の低抵抗状態である。
低抵抗状態の抵抗記憶素子に電圧を印加すると、上記電流パスを介して電流が流れる。この電流値が大きくなると、電流パス内において陽極酸化に類似の酸化反応が生じ、変質領域を元に戻すように作用する。そして、変質領域が減少することにより電流パスが狭くなり、或いはパスの電極界面近傍を中心に酸化が進むことにより電流パスが塞がれ、高抵抗となる。この状態が、抵抗記憶素子の高抵抗状態である。
高抵抗状態の抵抗記憶素子に所定値以上の電圧を印加すると、電流パスを塞いでいる酸化領域で絶縁破壊が生じ、再び電流パスが形成される。これにより、抵抗記憶素子は低抵抗状態に戻る。
次に、本実施形態による不揮発性半導体記憶装置及びその製造方法について図８乃至図１３を用いて説明する。
図８及び図９に示すように、シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
ゲート電極２４は、図８に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能する。
セル選択トランジスタが形成されたシリコン基板２０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２が埋め込まれた層間絶縁膜３０が形成されている。層間絶縁膜３０上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６が形成されている。
ソース線３６が形成された層間絶縁膜３０上には、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４が埋め込まれた層間絶縁膜４０が形成されている。
層間絶縁膜４０上には、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された下部電極３８が形成されている。下部電極３８は、コンタクトプラグ３４に対応して１つずつ形成されている。下部電極３８が形成された層間絶縁膜４０上には、抵抗記憶層４２が形成されている。抵抗記憶層４２上には、上部電極４４が形成されている。上部電極４４は、素子分離領域を挟んで行方向（図面横方向）に隣接する２つの下部電極３８と重なるように形成されている。こうして、層間絶縁膜４０上には、下部電極３８、抵抗記憶層４２及び上部電極４４よりなる抵抗記憶素子４６が形成されている。素子分離領域を挟んで行方向に隣接する２つの抵抗記憶素子４６は、上部電極４４を共通としている。
抵抗記憶素子４６上には、層間絶縁膜４８が形成されている。層間絶縁膜４８には、抵抗記憶素子４６の上部電極４４に電気的に接続されたコンタクトプラグ５０が埋め込まれている。
コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上には、コンタクトプラグ５０を介して抵抗記憶素子４６の上部電極４４に接続され、行方向に延在するビット線５２が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、行方向に隣接する抵抗記憶素子４６の上部電極４４が共用されていることに主たる特徴がある。抵抗記憶素子４６の電気特性は、抵抗記憶層４２内に形成されるフィラメント状の変質領域によって規定される。したがって、１つの上部電極４４に対して２つの下部電極３８を設けた場合には、上部電極と２つの下部電極３８との間にそれぞれフィラメント状の変質領域が形成されてメモリ領域となるため、２つの抵抗記憶素子４６として機能させることができる。
すなわち、上部電極４４は単位メモリセルに影響を及ぼすことなく、下部電極３８より面積を大きくすることが許容される。このことは、上部電極４４にコンタクトプラグ５０を接続する際に位置合わせマージンを緩和しうる等の利点があり、極めて有利である。
抵抗記憶層４２内に形成されるフィラメント状の変質領域は極めて微小であるため、下部電極３８は、デザインルール上の最小加工寸法まで縮小することができる。これにより、素子を微細化することができる。
なお、一の上部電極４４に対応する２つの下部電極３８は、抵抗記憶素子４６のデータ書き換え時に下部電極３８間の抵抗記憶層４２においてフォーミングが生じない間隔で配置する必要がある。すなわち、下部電極３８間の抵抗記憶層４２においてフォーミングが生じる電圧が、抵抗記憶素子４６のデータ書き換え時に下部電極３８間に印加される最大の電圧差よりも大きくなるように、下部電極３８間の間隔を規定する。
抵抗記憶素子４６のデータ書き換え時に下部電極３８間に印加される最大の電圧差が抵抗記憶素子４６の書き込み電圧（セット電圧）の場合、例えば図６に示す特性の抵抗記憶素子４６では、およそ１．７Ｖとなる。フォーミングが生じる電圧が１．７Ｖのときの抵抗記憶層４２の膜厚を図４に示すグラフから算出すると、およそ９ｎｍとなる。つまり、下部電極３８の間隔を９ｎｍよりも多く確保すれば、下部電極３８間にセット電圧或いはリセット電圧に相当する電圧が印加されても、下部電極３８間の抵抗記憶層４２においてフォーミングが生じることはない。
また、下部電極３８間の間隔を、抵抗記憶層４２の膜厚に相当する距離よりも大きくすることも有効である。こうすることにより、下部電極３８間の抵抗記憶層４２においてフォーミングが生じる電圧が、下部電極３８と上部電極４４との間でフォーミングが生じる電圧よりも大きくなるので、抵抗記憶素子４６のデータ書き換え時やフォーミング時に下部電極３８間の抵抗記憶層４２においてフォーミングが生じることを効果的に防止することができる。
下部電極３８間の間隔は、抵抗記憶素子４６の構造や構成材料、データ書き換え時の電圧印加方法等に応じて適宜設定することが望ましい。
図８及び図９に示す本実施形態による不揮発性半導体記憶装置のメモリセル１０は、図１０に示すように、抵抗記憶素子１２と、セル選択トランジスタ１４とを有している。抵抗記憶素子１２は、その一端がビット線ＢＬに接続され、他端がセル選択トランジスタ１４のドレイン端子に接続されている。セル選択トランジスタ１４のソース端子はソース線ＳＬに接続され、ゲート端子はワード線ＷＬに接続されている。そして、このようなメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，／ＷＬ１，ＷＬ２，／ＷＬ２…が配されており、列方向に並ぶメモリセル１０に共通の信号線を構成している。また、列方向には、ソース線ＳＬ１，ＳＬ２…が配され、列方向に並ぶメモリセル１０に共通の信号線を構成している。なお、ソース線ＳＬは、ワード線ＷＬ２本に１本づつ設けられている。
行方向（図面横方向）には、複数のビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法について図１０を用いて説明する。なお、抵抗記憶素子のフォーミングは完了しているものとする。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約２Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨは、セル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約１．２Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
リセット過程では、抵抗記憶素子１２が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗記憶素子１２に配分されるため、このバイアス電圧によって抵抗記憶素子１２が再度セットされることを防止する必要がある。このためには、ビット線ＢＬに印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さくなるように、これらトランジスタのゲート電圧を調整するとともに、ビット線ＢＬに印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、図１０に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばＷＬ１）に接続されたメモリセル１０は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、図１０に示す本実施形態による不揮発性半導体記憶装置の読み出し方法について説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、所定のバイアス電圧を印加する。このバイアス電圧は、抵抗記憶素子１２がいずれの抵抗状態にあるときも印加電圧によってセットやリセットが生じないように設定する。
ビット線ＢＬ１にこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
次に、本実施形態による不揮発性半導体装置の製造方法について図１１乃至図１３を用いて説明する。
まず、シリコン基板２０内に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離膜２２を形成する。
次いで、シリコン基板２０の素子領域上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタを形成する（図１１（ａ））。
次いで、セル選択トランジスタが形成されたシリコン基板２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン領域２６に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２を形成する（図１１（ｂ））。
次いで、コンタクトプラグ３２が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、プラチナ（Ｐｔ）膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６を形成する（図１１（ｃ））。
次いで、ソース線３６が形成された層間絶縁膜３０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜４０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４０、３０に、ソース／ドレイン領域２８に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４を形成する（図１２（ａ））。
次いで、コンタクトプラグ３４が埋め込まれた層間絶縁膜４０上に、例えばＣＶＤ法により、プラチナ膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された下部電極３８を形成する（図１２（ｂ））。下部電極３８は、コンタクトプラグ３４のそれぞれに対応して設けられている。
次いで、下部電極３８が形成された層間絶縁膜４０上に、レーザアブレーション、ゾルゲル、スパッタ、ＭＯＣＶＤ等により、例えば膜厚５０ｎｍのＴｉＯｘ膜を堆積し、ＴｉＯｘ膜よりなる抵抗記憶層４２を形成する（図１２（ｃ））。
次いで、抵抗記憶層４２上に、例えばＣＶＤ法により、プラチナ膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、プラチナ膜よりなる上部電極４４を形成する（図１３（ａ））。
上部電極４４は、素子分離領域を挟んでビット線の延在方向（図面、横方向）に隣接する２つの下部電極３８に重なるように形成する。これにより、上部電極４４を共通とする２つの抵抗記憶素子４６が、ビット線の延在方向に素子分離領域を挟んで隣接して形成される。
次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、例えばＣＭＰ法によりその表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜４８を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４８に、抵抗記憶素子４６の上部電極４４に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、抵抗記憶素子４６の上部電極４４に電気的に接続されたコンタクトプラグ５０を形成する（図１３（ｂ））。
次いで、コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上に導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ５０を介して抵抗記憶素子４６に接続されたビット線５２を形成する（図１３（ｃ））。
この後、必要に応じて更に上層の配線層を形成し、不揮発性半導体装置を完成する。
このように、本実施形態によれば、複数の抵抗記憶素子で上部電極を共用するので、単位メモリセルの面積に影響を及ぼすことなく上部電極を大きくすることができる。これにより、上部電極に接続される配線やコンタクトプラグの位置合わせマージンを向上することができ、製造プロセスを簡略にすることができる。また、下部電極は、デザインルール上の最小加工寸法まで縮小しても差し支えなく、これによって素子の微細化を図ることができる。
［第２実施形態］
本発明の第２実施形態による不揮発性半導体記憶装置及びその書き込み方法について図１４乃至図１８を用いて説明する。
なお、図１乃至図１３に示す第１実施形態による不揮発性半導体記憶装置及びその書き込み方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
図１４は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図１５は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図１６は本実施形態による不揮発性半導体記憶装置の構造を示す回路図、図１７及び図１８は本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
はじめに、本実施形態による不揮発性半導体記憶装置の構造について図１４及び図１５を用いて説明する。図１５（ａ）は図１４のＡ−Ａ′線断面図、図１５（ｂ）は図１４のＢ−Ｂ′線断面図である。
図１４及び図１５に示すように、シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
ゲート電極２４は、図８に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能する。
セル選択トランジスタが形成されたシリコン基板２０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とが埋め込まれた層間絶縁膜３０が形成されている。層間絶縁膜３０上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された下部電極３８とが形成されている。下部電極３８は、列方向に長い矩形形状を有しており、その中央部分においてコンタクトプラグ３４と接続されている（図１４参照）。
ソース線３６及び下部電極３８が形成された領域以外の層間絶縁膜３０上には層間絶縁膜４０が形成されている。これにより、ソース線３６、下部電極３８及び層間絶縁膜４０の表面が平坦化されている。
ソース線３６、下部電極３８及び層間絶縁膜４０上には、抵抗記憶層４２が形成されている。抵抗記憶層４２上には、上部電極４４が形成されている。上部電極４４は、１つの下部電極３８上にそれぞれ２つずつ形成されている。これにより、下部電極３８を共通とする２つの抵抗記憶素子４６が、下部電極３８の形成領域にそれぞれ形成されている。
抵抗記憶素子４６上には、層間絶縁膜４８が形成されている。層間絶縁膜４８には、抵抗記憶素子４６の上部電極４４に電気的に接続されたコンタクトプラグ５０が埋め込まれている。
コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上には、コンタクトプラグ５０を介して抵抗記憶素子４６の上部電極４４に接続され、行方向に延在するビット線５２が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、列方向に隣接する抵抗記憶素子４６の下部電極３８が共用されていることに主たる特徴がある。そして、下部電極３８を共用する２つの抵抗記憶素子は、１つの選択トランジスタに接続されている。
抵抗記憶素子４６の電気特性は、抵抗記憶層４２内に形成されるフィラメント状の変質領域によって規定される。したがって、１つの下部電極３８に対して２つの上部電極４４を設けた場合には、上部電極と２つの下部電極３８との間にそれぞれフィラメント状の変質領域が形成されてメモリ領域となるため、２つの抵抗記憶素子４６として機能させることができる。これにより、素子を微細化することができる。また、本実施形態による不揮発性半導体記憶装置では、２つの抵抗記憶素子４６に対して１つのセル選択トランジスタを形成すればよく、素子の集積度を更に向上することができる。
図１６は、図１４及び図１５に示す本実施形態による不揮発性半導体記憶装置の回路図である。図１６に示すように、１つのメモリセル１０は、１つのセル選択トランジスタ１４と、２つの抵抗記憶素子１２ａ，１２ｂとを有している。セル選択トランジスタ１４のソース端子はソース線ＳＬ（ＳＬ１）に接続され、ゲート端子はワード線ＷＬ（ＷＬ１）に接続されている。抵抗記憶素子１２ａ，１２ｂの一端は、セル選択トランジスタ１４のドレイン端子に接続されている。抵抗記憶素子１２ａ，１２ｂの他端は、それぞれ別々のビット線ＢＬ（ＢＬ１１，ＢＬ１２）に接続されている。そして、このようなメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，ＷＬ２，ＷＬ３…が配されており、列方向に並ぶメモリセル１０に共通の信号線を構成している。また、列方向には、ソース線ＳＬ１，ＳＬ２…が配され、列方向に並ぶメモリセル１０に共通の信号線を構成している。
行方向（図面横方向）には、複数のビット線ＢＬ１１，ＢＬ１２，ＢＬ２１，ＢＬ２２，ＢＬ３１，ＢＬ３２…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法について図１６を用いて説明する。なお、抵抗記憶素子のフォーミング処理は完了しているものとする。
本実施形態による不揮発性半導体記憶装置の書き込み方法では、まず、書き換え対象のメモリセル１０を含むセクタを一括リセットする。その後、メモリセル１０への書き込みを行う。
はじめに、セクタの一括リセットについて説明する。なお、以下の説明では、ワード線ＷＬ１〜ＷＬ３、ビット線ＢＬ１１，ＢＬ１２、ソース線ＳＬ１〜ＳＬ３に接続されたメモリセルを一括リセットするものとする。
まず、ワード線ＷＬ１，ＷＬ２，ＷＬ３に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１，ＳＬ２，ＳＬ３は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１１，ＢＬ１２に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧（リセット電圧ＶＲＥＳＥＴ）を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約１Ｖ程度のバイアス電圧を印加する。なお、ビット線ＢＬ２１，ＢＬ２２，ＢＬ３１，ＢＬ３２は、フローティングにする。
これにより、各抵抗記憶素子１２にはリセット電圧ＶＲＥＳＥＴが印加され、高抵抗状態の抵抗記憶素子１２はリセットされて低抵抗状態となる。低抵抗状態の抵抗記憶素子１２は、低抵抗状態のまま維持される。
こうして、ビット線ＢＬ１１，ＢＬ１２に接続されるメモリセル１０の一括リセットが完了する。
次に、メモリセル１０への書き込み方法について説明する。なお、以下の説明では、ワード線ＷＬ１、ビット線ＢＬ１１，ＢＬ１２、ソース線ＳＬ１に接続されたメモリセル１０へ書き込む場合について説明する。
メモリセル１０への書き込みの際には、抵抗記憶素子１２ａ，１２ｂに書き込むべき情報の組み合わせに応じて、各信号線に印加する電圧を下記（１）〜（４）から選択する。
（１）抵抗記憶素子１２ａ，１２ｂの双方に高抵抗状態を書き込む場合
抵抗記憶素子１２ａ，１２ｂに高抵抗状態を書き込む場合には、特段の処理を要しない。一括リセットが完了した後には、抵抗記憶素子１２ａ，１２ｂは高抵抗状態である。したがって、抵抗記憶素子１２ａ，１２ｂを高抵抗状態に書き込む場合には、一括リセットの処理だけ行えばよい。
（２）抵抗記憶素子１２ａに高抵抗状態を書き込み、抵抗記憶素子１２ｂに低抵抗状態を書き込む場合
ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１１にＶＳＥＴ−ΔＶＳＥＴの電圧を印加し、ビット線ＢＬ１２にＶＳＥＴ＋ΔＶＳＥＴの電圧を印加する。ここで、電圧ＶＳＥＴは抵抗記憶素子１２のセットに必要な電圧（セット電圧）であり、ΔＶＳＥＴは２ΔＶＳＥＴ＜ＶＲＥＳＥＴを満足する電圧である。
これにより、抵抗記憶素子１２ｂには、セット電圧よりも高いＶＳＥＴ＋ΔＶＳＥＴの電圧が印加され、高抵抗状態から低抵抗状態にセットされる。一方、抵抗記憶素子１２ａに印加される電圧はセット電圧よりも低い電圧（ＶＳＥＴ−ΔＶＳＥＴ）であり、抵抗記憶素子１２ａは高抵抗状態のまま維持される。ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧はリセット電圧ＶＲＥＳＥＴよりも低い２ΔＶＳＥＴであり、隣接メモリセルへのディスターブは生じない。こうして、抵抗記憶素子１２ａへの高抵抗状態の書き込み及び抵抗記憶素子１２ｂへの低抵抗状態の書き込みが完了する。
（３）抵抗記憶素子１２ａに低抵抗状態を書き込み、抵抗記憶素子１２ｂに高抵抗状態を書き込む場合
ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１１にＶＳＥＴ＋ΔＶＳＥＴの電圧を印加し、ビット線ＢＬ１２にＶＳＥＴ−ΔＶＳＥＴの電圧を印加する。
これにより、抵抗記憶素子１２ａには、セット電圧よりも高いＶＳＥＴ＋ΔＶＳＥＴの電圧が印加され、高抵抗状態から低抵抗状態にセットされる。一方、抵抗記憶素子１２ｂに印加される電圧はセット電圧よりも低い電圧（ＶＳＥＴ−ΔＶＳＥＴ）であり、抵抗記憶素子１２ｂは高抵抗状態のまま維持される。ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧はリセット電圧ＶＲＥＳＥＴよりも低い２ΔＶＳＥＴであり、隣接メモリセルへのディスターブは生じない。こうして、抵抗記憶素子１２ａへの低抵抗状態の書き込み及び抵抗記憶素子１２ｂへの高抵抗状態の書き込みが完了する。
（４）抵抗記憶素子１２ａ，１２ｂの双方に低抵抗状態を書き込む場合
ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１１，ＢＬ１２に、ＶＳＥＴ＋ΔＶＳＥＴの電圧を印加する。
これにより、抵抗記憶素子１２ａ，１２ｂには、セット電圧よりも高いＶＳＥＴ＋ΔＶＳＥＴの電圧が印加され、高抵抗状態から低抵抗状態にセットされる。ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧は０Ｖであり、隣接メモリセルへのディスターブは生じない。こうして、抵抗記憶素子１２ａ，１２ｂへの低抵抗状態の書き込みが完了する。
次に、図１６に示す本実施形態による不揮発性半導体記憶装置の読み出し方法について説明する。読み出し対象の抵抗記憶素子は、ワード線ＷＬ１及びビット線ＢＬ１１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。非選択セルに接続されたワード線ＷＬ２，ＷＬ３…、ビット線ＢＬ２１，ＢＬ２２，ＢＬ３１，ＢＬ３２…、ソース線ＳＬ２，ＳＬ３…は、フローティングにする。
次いで、ビット線ＢＬ１１，ＢＬ１２に、互いに等しい所定のバイアス電圧を印加する。このバイアス電圧は、抵抗記憶素子１２ａ、１２ｂがいずれの抵抗状態にあるときも印加電圧によってセットやリセットが生じないように、リセット電圧ＶＲＥＳＥＴよりも低い値に設定する。
ビット線ＢＬ１１，ＢＬ１２にこのようなバイアス電圧を印加すると、ビット線ＢＬ１１には抵抗記憶素子１２ａの抵抗値に応じた電流が流れる。また、ビット線ＢＬ１２には抵抗記憶素子１２ｂの抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１１，ＢＬ１２に流れるこれら電流値を検出することにより、抵抗記憶素子１２ａ，１２ｂがどのような抵抗状態にあるかを読み出すことができる。
次に、本実施形態による不揮発性半導体装置の製造方法について図１７及び図１８を用いて説明する。
まず、シリコン基板２０内に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離膜２２を形成する。
次いで、シリコン基板２０の素子領域上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタを形成する（図１７（ａ））。
次いで、セル選択トランジスタが形成されたシリコン基板２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン領域２６，２８に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とを形成する（図１７（ｂ））。
次いで、コンタクトプラグ３２が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、プラチナ（Ｐｔ）膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された下部電極３８とを形成する（図１７（ｃ））。下部電極３８は、列方向に長い矩形形状を有しており、その中央部分においてコンタクトプラグ３４に接続される（図１４参照）。
次いで、ソース線３６及び下部電極３８が形成された層間絶縁膜３０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、この表面をＣＭＰ法等により平坦化し、ソース線３６及び下部電極３８の間に埋め込まれたシリコン酸化膜よりなる層間絶縁膜４０を形成する（図１７（ｄ））。
次いで、ソース線３６、下部電極３８及び層間絶縁膜４０上に、レーザアブレーション、ゾルゲル、スパッタ、ＭＯＣＶＤ等により、例えば膜厚５０ｎｍのＴｉＯｘ膜を堆積し、ＴｉＯｘ膜よりなる抵抗記憶層４２を形成する。
次いで、抵抗記憶層４２上に、例えばＣＶＤ法により、プラチナ膜４４ａを堆積する（図１８（ａ））。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜４４ａをパターニングし、プラチナ膜４４ａよりなる上部電極４４を形成する（図１８（ｂ））。上部電極４４は、下部電極３８上にそれぞれ２つずつ形成される。これにより、下部電極３８を共通とする２つの抵抗記憶素子４６が、ワード線ＷＬの延在方向に隣接して形成される（図１４参照）。
次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、例えばＣＭＰ法によりその表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜４８を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４８に、抵抗記憶素子４６の上部電極４４に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、抵抗記憶素子４６の上部電極４４に電気的に接続されたコンタクトプラグ５０を形成する。
次いで、コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上に導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ５０を介して抵抗記憶素子４６に接続されたビット線５２を形成する（図１８（ｃ））。
この後、必要に応じて更に上層の配線層を形成し、不揮発性半導体装置を完成する。
このように、本実施形態によれば、２つの抵抗記憶素子間で下部電極を共用するので、抵抗記憶子を微細化することができる。また、２つの抵抗記憶素子に対して１つのセル選択トランジスタを設けるので、素子の集積度を更に向上することができる。
［第３実施形態］
本発明の第３実施形態による不揮発性半導体記憶装置の書き込み方法について図１６を用いて説明する。なお、図１乃至図１８に示す第１及び第２実施形態による抵抗記憶素子及び不揮発性半導体記憶装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態では、第２実施形態による不揮発性半導体記憶装置の他の書き込み方法について説明する。第２実施形態に記載の書き込み方法は一括リセットを行った後に各メモリセルの書き込みを行うものであったが、本実施形態の書き込み方法は任意のメモリセルのみに書き込みを行う方法、すなわちランダムアクセスが可能な書き込み方法である。
まず、一のメモリセル１０に含まれる抵抗記憶素子１２ａ，１２ｂの抵抗状態を読み出す。抵抗記憶素子１２ａ，１２ｂの抵抗状態の読み出し方法は、第２実施形態に記載した通りである。本実施形態による不揮発性半導体記憶装置の書き込み方法では、一のメモリセル１０に含まれる抵抗記憶素子１２ａ，１２ｂの抵抗状態の組み合わせに応じて、書き換えの際の駆動条件を設定する。このため、書き換えの前に、抵抗記憶素子１２ａ，１２ｂの抵抗状態を読み出す必要がある。
次いで、読み出した抵抗記憶素子１２ａ，１２ｂの抵抗状態の組み合わせに応じて、以下の４通りの方法により書き換えを行う。
（１）抵抗記憶素子１２ａ，１２ｂの双方が高抵抗状態であり、その一方を低抵抗状態に書き換える場合
抵抗記憶素子１２ａ及び抵抗記憶素子１２ｂが高抵抗状態のときに、抵抗記憶素子１２ａのみを低抵抗状態に書き換える場合には、まず、ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１１にＶＳＥＴ＋ΔＶＳＥＴの電圧を印加し、ビット線ＢＬ１２にＶＳＥＴ−ΔＶＳＥＴの電圧を印加する。ここで、電圧ＶＳＥＴは抵抗記憶素子１２のセットに必要な電圧（セット電圧）であり、ΔＶＳＥＴは２ΔＶＳＥＴ＜ＶＲＥＳＥＴを満足する電圧である。
これにより、抵抗記憶素子１２ａには、セット電圧よりも高いＶＳＥＴ＋ΔＶＳＥＴの電圧が印加され、高抵抗状態から低抵抗状態にセットされる。一方、抵抗記憶素子１２ｂに印加される電圧はセット電圧よりも低い電圧（ＶＳＥＴ−ΔＶＳＥＴ）であり、抵抗記憶素子１２ｂは高抵抗状態のまま維持される。ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧はリセット電圧ＶＲＥＳＥＴよりも低い２ΔＶＳＥＴであり、隣接メモリセルへのディスターブは生じない。こうして、抵抗記憶素子１２ａへの低抵抗状態の書き込みを行うことができる。
なお、抵抗記憶素子１２ａ及び抵抗記憶素子１２ｂが高抵抗状態のときに、抵抗記憶素子１２ｂのみを低抵抗状態に書き換える場合には、ビット線ＢＬ１１に印加する電圧とビット線ＢＬ１２に印加する電圧とを入れ替えればよい。
（２）抵抗記憶素子１２ａ，１２ｂの双方が低抵抗状態であり、その一方を高抵抗状態に書き換える場合
抵抗記憶素子１２ａ及び抵抗記憶素子１２ｂが低抵抗状態のときに、抵抗記憶素子１２ａのみを高抵抗状態に書き換える場合には、まず、ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１１にＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧を印加し、ビット線ＢＬ１２にＶＲＥＳＥＴ−ΔＶＲＥＳＥＴの電圧を印加する。ここで、電圧ＶＲＥＳＥＴは抵抗記憶素子１２のリセットに必要な電圧（リセット電圧）であり、ΔＶＲＥＳＥＴは２ΔＶＲＥＳＥＴ＜ＶＲＥＳＥＴを満足する電圧である。
これにより、抵抗記憶素子１２ａには、リセット電圧よりも高いＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧が印加され、低抵抗状態から高抵抗状態にリセットされる。一方、抵抗記憶素子１２ｂに印加される電圧はリセット電圧よりも低い電圧（ＶＲＥＳＥＴ−ΔＶＲＥＳＥＴ）であり、抵抗記憶素子１２ｂは低抵抗状態のまま維持される。ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧はリセット電圧ＶＲＥＳＥＴよりも低い２ΔＶＲＥＳＥＴであり、隣接メモリセルへのディスターブは生じない。こうして、抵抗記憶素子１２ａへの高抵抗状態の書き込みを行うことができる。
なお、抵抗記憶素子１２ａ及び抵抗記憶素子１２ｂが低抵抗状態のときに、抵抗記憶素子１２ｂのみを高抵抗状態に書き換える場合には、ビット線ＢＬ１１に印加する電圧とビット線ＢＬ１２に印加する電圧とを入れ替えればよい。
（３）抵抗記憶素子１２ａ，１２ｂの一方が高抵抗状態で他方が低抵抗状態であり、低抵抗状態の抵抗記憶素子を高抵抗状態に書き換える場合
抵抗記憶素子１２ａが低抵抗状態であり抵抗記憶素子１２ｂが高抵抗状態のときに、抵抗記憶素子１２ａを高抵抗状態に書き換える場合には、まず、ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１１，ＢＬ１２に、ＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧を印加する。
これにより、抵抗記憶素子１２ａには、リセット電圧よりも高いＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧が印加され、低抵抗状態から高抵抗状態にリセットされる。一方、抵抗記憶素子１２ｂにもリセット電圧よりも高いＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧が印加されるが、もともとリセット状態であり、抵抗記憶素子１２ｂは高抵抗状態のまま維持される。ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧は０Ｖであり、隣接メモリセルへのディスターブは生じない。こうして、抵抗記憶素子１２ａへの高抵抗状態の書き込みを行うことができる。
なお、抵抗記憶素子１２ａが高抵抗状態であり抵抗記憶素子１２ｂが低抵抗状態のときに、抵抗記憶素子１２ｂを高抵抗状態に書き換える場合も、上記と同様である。
（４）抵抗記憶素子１２ａ，１２ｂの一方が高抵抗状態で他方が低抵抗状態であり、高抵抗状態の抵抗記憶素子を低抵抗状態に書き換える場合
抵抗記憶素子１２ａが高抵抗状態であり抵抗記憶素子１２ｂが低抵抗状態のときに、抵抗記憶素子１２ａを低抵抗状態に書き換える場合には、まず、ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続し、ビット線ＢＬ１１，ＢＬ１２にＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧を印加する。
これにより、抵抗記憶素子１２ｂには、リセット電圧よりも高いＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧が印加され、低抵抗状態から高抵抗状態にリセットされる。一方、抵抗記憶素子１２ａにもリセット電圧よりも高いＶＲＥＳＥＴ＋ΔＶＲＥＳＥＴの電圧が印加されるが、もともとリセット状態であり、抵抗記憶素子１２ａは高抵抗状態のまま維持される。この際、ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧は０Ｖであり、隣接メモリセルへのディスターブは生じない。
次いで、ワード線ＷＬ１に所定の電圧を印加してセル選択トランジスタ１４をオン状態にし、ソース線ＳＬ１を基準電位、例えば接地電位である０Ｖに接続し、ビット線ＢＬ１１，ＢＬ１２にＶＳＥＴ＋ΔＶＳＥＴの電圧を印加する。
これにより、抵抗記憶素子１２ａ，１２ｂには、セット電圧よりも高いＶＳＥＴ＋ΔＶＳＥＴの電圧が印加され、高抵抗状態から低抵抗状態にセットされる。この際、ビット線ＢＬ１１とビット線ＢＬ１２との間の電圧は０Ｖであり、隣接メモリセルへのディスターブは生じない。
こうして、抵抗記憶素子１２ａへの低抵抗状態の書き込みを行うことができる。
なお、抵抗記憶素子１２ａが低抵抗状態であり抵抗記憶素子１２ｂが高抵抗状態のときに、抵抗記憶素子１２ｂを低抵抗状態に書き換える場合も、上記と同様である。
このように、本実施形態によれば、非選択セルへのディスターブを防止しつつ、任意のメモリセルへの書き込みを行うことができる。
［第４実施形態］
本発明の第４実施形態による不揮発性半導体記憶装置の書き込み方法について図１６及び図１９を用いて説明する。なお、図１乃至図１８に示す第１及び第２実施形態による抵抗記憶素子及び不揮発性半導体記憶装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
図１９は本実施形態による不揮発性半導体記憶装置の書き込み方法を示す回路図である。
本実施形態では、第２実施形態による不揮発性半導体記憶装置の他の書き込み方法について説明する。第２実施形態に記載の書き込み方法は一括リセットを行った後に各メモリセルの書き込みを行うものであったが、本実施形態の書き込み方法は任意のメモリセルのみに書き込みを行う方法、すなわちランダムアクセスが可能な書き込み方法である。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。なお、書き換え対象の抵抗記憶素子は、ワード線ＷＬ１及びビット線ＢＬ１１に接続されたメモリセル１０ａの抵抗記憶素子１２ａであるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。書き換え対象の抵抗記憶素子１２ａを含むメモリセル１０ａが接続されたソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。非選択セルに接続されたワード線ＷＬ２，ＷＬ３…、ビット線ＢＬ２１，ＢＬ２２，ＢＬ３１，ＢＬ３２…、ソース線ＳＬ２，ＳＬ３…は、フローティングにする。
次いで、ビット線ＢＬ１１に、抵抗記憶素子１２ａをセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧（セット電圧ＶＳＥＴ）を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約２Ｖ程度のバイアス電圧を印加する。非選択セルに接続されたビット線ＢＬ２１，ＢＬ２２，ＢＬ３１，ＢＬ３２…は、フローティングにする。なお、ビット線ＢＬ１２に印加する電圧については、後述する。
これにより、ビット線ＢＬ１１、抵抗記憶素子１２ａ及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２ａの抵抗値ＲＨ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、抵抗記憶素子１２ａの抵抗値ＲＨは、セル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２ａに印加される。これにより、抵抗記憶素子１２ａは、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
なお、第２実施形態による不揮発性半導体記憶装置では、１つのセル選択トランジスタ１４に２つの抵抗記憶素子１２ａ，１２ｂが接続されているため、書き換え対象の抵抗記憶素子１２（上述の例では抵抗記憶素子１２ａ）に並列に接続される抵抗記憶素子１２（上述の例では抵抗記憶素子１２ｂ）を介した他のメモリセルへのディスターブに注意を要する。
ディスターブを防止する方法として、書き換え対象の抵抗記憶素子１２（上述の例では抵抗記憶素子１２ａ）に並列に接続される抵抗記憶素子１２（上述の例では抵抗記憶素子１２ｂ）が接続されるビット線ＢＬ（上述の例ではビット線ＢＬ１２）の電圧を底上げすることが考えられる。この方法について、図１９を用いて説明する。
ビット線ＢＬ１１にセット電圧ＶＳＥＴを印加し、ビット線ＢＬ１２には抵抗記憶素子１２をリセットするに要する電圧（リセット電圧ＶＲＥＳＥＴ）よりも低い電圧Ｖを印加する。これにより、抵抗記憶素子１２ａは低抵抗状態にセットされ、抵抗記憶素子１２ｂの抵抗状態は変化しない。
このとき、ビット線ＢＬ１１，ＢＬ１２に接続されている他のメモリセル１０ｂに着目すると、抵抗記憶素子１２ｃ，１２ｄの直列接続体にも、ビット線ＢＬ１１，ＢＬ１２間の電位差に相当する電圧（＝ＶＳＥＴ−Ｖ）が印加される。
ビット線ＢＬ１１，ＢＬ１２間の電圧（ＶＳＥＴ−Ｖ）がリセット電圧ＶＲＥＳＥＴよりも低い場合（ＶＳＥＴ−Ｖ＜ＶＲＥＳＥＴ）には、抵抗記憶素子１２ｃ，１２ｄの抵抗状態によらず、いずれの抵抗記憶素子１２ｃ，１２ｄにもリセット電圧ＶＲＥＳＥＴを超える電圧は印加されず、ディスターブは生じない。
ビット線ＢＬ１１，ＢＬ１２間の電圧（ＶＳＥＴ−Ｖ）がリセット電圧ＶＲＥＳＥＴ以上の場合（ＶＳＥＴ−Ｖ≧ＶＲＥＳＥＴ）、抵抗記憶素子１２ｃ，１２ｄの双方が高抵抗状態であるときは、いずれの抵抗記憶素子１２ｃ，１２ｄにもセット電圧ＶＳＥＴを超える電圧は印加されず、ディスターブは生じない。抵抗記憶素子１２ｃ，１２ｄの一方が高抵抗状態で他方が低抵抗状態であるときは、印加電圧は高抵抗側の抵抗記憶素子１２に主に分圧されるが、このときもセット電圧ＶＳＥＴを超える電圧は印加されず、ディスターブは生じない。
抵抗記憶素子１２ｃ，１２ｄの双方が低抵抗状態であるときは、ＶＳＥＴ−Ｖ≧２ＶＲＥＳＥＴとなると、抵抗記憶素子１２ｃ，１２ｄの双方にＶＲＥＳＥＴを超える電圧が印加され、抵抗記憶素子１２ｃ，１２ｄの抵抗状態が変化する（ディスターブが生じる）。換言すれば、ＶＳＥＴ−Ｖ＜２ＶＲＥＳＥＴであれば、ディスターブは生じない。すなわち、Ｖ＞ＶＳＥＴ−２ＶＲＥＳＥＴの関係を満足する電圧Ｖをビット線ＢＬ１２印加することにより、ディスターブを防止することができる。
以上をまとめると、下記の関係式を満たす電圧Ｖをビット線ＢＬ１２に印加することにより、非選択セルにおけるディスターブを防止することができる。
Ｖ＜ＶＲＥＳＥＴ
Ｖ＞ＶＳＥＴ−２ＶＲＥＳＥＴ
上記関係を満たすためには、抵抗記憶素子１２が、ＶＳＥＴ＜３ＶＲＥＳＥＴの関係を有する必要がある。典型的な抵抗記憶素子では、例えば図６に示すように、セット電圧ＶＳＥＴはリセット電圧ＶＲＥＳＥＴの２倍弱である。したがって、上記関係式を十分に満足するものである。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。なお、書き換え対象の抵抗記憶素子は、ワード線ＷＬ１及びビット線ＢＬ１１に接続されたメモリセル１０ａの抵抗記憶素子１２ａであるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。書き換え対象の抵抗記憶素子１２ａを含むメモリセル１０ａが接続されたソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。非選択セルに接続されたワード線ＷＬ２，ＷＬ３…、ビット線ＢＬ２１，ＢＬ２２，ＢＬ３１，ＢＬ３２…、ソース線ＳＬ２，ＳＬ３…は、フローティングにする。
次いで、ビット線ＢＬ１１に、抵抗記憶素子１２ａをリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧（リセット電圧ＶＲＥＳＥＴ）を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約１Ｖ程度のバイアス電圧を印加する。非選択セルに接続されたビット線ＢＬ２１，ＢＬ２２，ＢＬ３１，ＢＬ３２…は、フローティングにする。なお、ビット線ＢＬ１２に印加する電圧については、後述する。
これにより、ビット線ＢＬ１１、抵抗記憶素子１２ａ及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２ａの抵抗値ＲＬ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２ａの抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２ａに印加される。これにより、抵抗記憶素子１２ａは、低抵抗状態から高抵抗状態に変化する。
リセット過程では、抵抗記憶素子１２ａが高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗記憶素子１２ａに配分されるため、このバイアス電圧によって抵抗記憶素子１２ａが再度セットされることを防止する必要がある。このためには、ビット線ＢＬ１１に印加するバイアス電圧は、セットに要する電圧（セット電圧ＶＳＥＴ）よりも小さくしなければならない。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さくなるように、これらトランジスタのゲート電圧を調整するとともに、ビット線ＢＬに印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する。
リセット動作の場合も、ディスターブに関する考え方は基本的にセット動作の場合と同じである。但し、リセット電圧ＶＲＥＳＥＴはセット電圧ＶＳＥＴよりも低いため、セット動作の場合と比較してディスターブは生じ難い。すなわち、下記の関係式を満たす電圧Ｖをビット線ＢＬ１２に印加することにより、非選択セルにおけるディスターブを防止することができる。
Ｖ＜ＶＲＥＳＥＴ
第２実施形態による不揮発性半導体記憶装置では、図１６に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばＷＬ１）に接続されたメモリセル１０は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１１〜ＢＬ３２）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
このように、本実施形態によれば、非選択セルへのディスターブを防止しつつ、任意のメモリセルへの書き込みを行うことができる。
［第５実施形態］
本発明の第５実施形態による不揮発性半導体記憶装置及びその書き込み方法について図２０乃至図２２を用いて説明する。
なお、図１乃至図１９に示す第１乃至第４実施形態による不揮発性半導体記憶装置及びその書き込み方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
図２０は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図２１は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図２２は本実施形態による不揮発性半導体記憶装置の構造を示す回路図である。
はじめに、本実施形態による不揮発性半導体記憶装置の構造について図１４及び図１５を用いて説明する。図１５（ａ）は図１４のＡ−Ａ′線断面図、図１５（ｂ）は図１４のＢ−Ｂ′線断面図である。
図２０及び図２１に示すように、シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
ゲート電極２４は、図２０に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能する。
セル選択トランジスタが形成されたシリコン基板２０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とが埋め込まれた層間絶縁膜３０が形成されている。層間絶縁膜３０上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された下部電極３８とが形成されている。下部電極３８は、列方向に長い矩形形状を有しており、その中央部分においてコンタクトプラグ３４と接続されている（図２０参照）。
ソース線３６及び下部電極３８が形成された領域以外の層間絶縁膜３０上には層間絶縁膜４０が形成されている。これにより、ソース線３６、下部電極３８及び層間絶縁膜４０の表面が平坦化されている。
ソース線３６、下部電極３８及び層間絶縁膜４０上には、抵抗記憶層４２が形成されている。抵抗記憶層４２上には、上部電極４４が形成されている。上部電極４４は、１つの下部電極３８上にそれぞれ３つずつ形成されている。これにより、下部電極３８を共通とする３つの抵抗記憶素子４６が、下部電極３８の形成領域にそれぞれ形成されている。
抵抗記憶素子４６上には、層間絶縁膜４８が形成されている。層間絶縁膜４８には、抵抗記憶素子４６の上部電極４４に電気的に接続されたコンタクトプラグ５０が埋め込まれている。
コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上には、コンタクトプラグ５０を介して抵抗記憶素子４６の上部電極４４に接続され、行方向に延在するビット線５２が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、列方向に隣接する抵抗記憶素子４６の下部電極３８が共用されていることに主たる特徴がある。そして、下部電極３８を共用する３つの抵抗記憶素子は、１つの選択トランジスタに接続されている。
抵抗記憶素子４６の電気特性は、抵抗記憶層４２内に形成されるフィラメント状の変質領域によって規定される。したがって、１つの下部電極３８に対して２つの上部電極４４を設けた場合には、上部電極４４と３つの下部電極３８との間にそれぞれフィラメント状の変質領域が形成されてメモリ領域となるため、３つの抵抗記憶素子４６として機能させることができる。これにより、素子を微細化することができる。また、本実施形態による不揮発性半導体記憶装置では、３つの抵抗記憶素子４６に対して１つのセル選択トランジスタを形成すればよく、素子の集積度を更に向上することができる。
図２２は、図２０及び図２１に示す本実施形態による不揮発性半導体記憶装置の回路図である。図２２に示すように、１つのメモリセル１０は、１つのセル選択トランジスタ１４と、３つの抵抗記憶素子１２ａ，１２ｂ，１２ｃとを有している。セル選択トランジスタ１４のソース端子はソース線ＳＬ（ＳＬ１）に接続され、ゲート端子はワード線ＷＬ（ＷＬ１）に接続されている。抵抗記憶素子１２ａ，１２ｂ，１２ｃの一端は、セル選択トランジスタ１４のドレイン端子に接続されている。抵抗記憶素子１２ａ，１２ｂの他端は、それぞれ別々のビット線ＢＬ（ＢＬ１１，ＢＬ１２，ＢＬ１３）に接続されている。そして、このようなメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，ＷＬ２，ＷＬ３…が配されており、列方向に並ぶメモリセル１０に共通の信号線を構成している。また、列方向には、ソース線ＳＬ１，ＳＬ２…が配され、列方向に並ぶメモリセル１０に共通の信号線を構成している。
行方向（図面横方向）には、複数のビット線ＢＬ１１，ＢＬ１２，ＢＬ１３，ＢＬ２１，ＢＬ２２，ＢＬ２３，ＢＬ３１，ＢＬ３２，ＢＬ３３…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
本実施形態による不揮発性半導体記憶装置の書き込み方法及び読み出し方法は、基本的に第２乃至第４実施形態の場合と同様である。すなわち、一のメモリセル１０に接続される３本のビット線のうち、書き換え対象の抵抗記憶素子（例えば抵抗記憶素子１２ａ）が接続されるビット線（例えばビット線ＢＬ１１）と、他の２つの抵抗記憶素子（例えば抵抗記憶素子１２ｂ，１２ｃ）が接続されるビット線（例えばビット線ＢＬ１２，１３）との組に分け、それぞれに上記実施形態に記載の電圧を印加するようにすればよい。
このように、本実施形態によれば、３つの抵抗記憶素子間で下部電極を共用するので、抵抗記憶子を微細化することができる。また、３つの抵抗記憶素子に対して１つのセル選択トランジスタを設けるので、素子の集積度を更に向上することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、抵抗記憶層がＴｉＯｘよりなる抵抗記憶素子５４を用いたが、抵抗記憶素子の抵抗記憶層はこれに限定されるものではない。本願発明に適用可能な抵抗記憶材料としては、ＴｉＯｘ、ＮｉＯｘ、ＹＯｘ、ＣｅＯｘ、ＭｇＯｘ、ＺｎＯｘ、ＷＯｘ、ＮｂＯｘ、ＴａＯｘ、ＣｒＯｘ、ＭｎＯｘ、ＡｌＯｘ、ＶＯｘ、ＳｉＯｘ等が挙げられる。或いは、Ｐｒ１−ｘＣａｘＭｎＯ３、Ｌａ１−ｘＣａｘＭｎＯ３、ＳｒＴｉＯ３等の複数の金属や半導体原子を含む酸化物材料を用いることもできる。これら抵抗記憶材料は、単体で用いてもよいし積層構造としてもよい。
また、上記実施形態では、上部電極及び下部電極をプラチナにより構成したが、電極の構成材料はこれに限定されるものではない。本願発明に適用可能な電極材料としては、例えば、Ｉｒ、Ｗ、Ｎｉ、Ａｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｚｎ、Ｃｒ、Ａｌ、Ｍｎ、Ｔａ、Ｓｉ、ＴａＮ、ＴｉＮ、Ｒｕ、ＩＴＯ、ＮｉＯ、ＩｒＯ、ＳｒＲｕＯ、ＣｏＳｉ２、ＷＳｉ２、ＮｉＳｉ、ＭｏＳｉ２、ＴｉＳｉ２、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が挙げられる。
また、上記第１実施形態では２つの下部電極に対して１つの上部電極を設け、第２乃至第４実施形態では１つの下部電極に対して２つの上部電極を設け、第５実施形態では１つの下部電極に対して３つの上部電極を設けたが、上部電極と下部電極の数の組み合わせはこれに限定されるものではない。複数配置する電極は、上部電極及び下部電極のいずれでもよく、その個数も２個又は３個に限定されるものではない。
また、上記第２実施形態による不揮発性半導体記憶装置の書き込み方法では、書き換え対象のメモリセルを含むセクタを一括リセットした後、セットすべき抵抗記憶素子への書き込みを行ったが、書き換え対象のメモリセルを含むセクタを一括してセットした後、リセットすべき抵抗記憶素子への書き込みを行うようにしてもよい。ただし、一般的には、セットに要する時間よりもリセットに要する時間が長いため、一括セットを行う場合よりも一括リセットを行う方が書き込み時間の観点から有利である。
本発明による不揮発性半導体記憶装置は、一対の電極間に狭持された抵抗記憶層を有する抵抗記憶素子を複数有し、これら複数の抵抗記憶素子の一方の電極が共用されたものである。したがって、本発明による不揮発性半導体記憶装置は、素子の高集積化を図るうえで極めて有用である。
抵抗記憶素子を用いた不揮発性半導体記憶装置は、例えば特許文献１及び非特許文献１〜３等に記載されている。
米国特許第６４７３３３２号明細書 A. Beck et al., Appl. Phys. Lett. Vol. 77, p. 139 (2000) W. W. Zhuang et al., Tech. Digest IEDM 2002, p.193 I. G. Baek et al., Tech. Digest IEDM 2004, p.587
また、本発明の他の観点によれば、共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、前記共通電極と複数の前記個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、複数の前記メモリ領域を一括して前記高抵抗状態にリセットした後、複数の前記メモリ領域のうち任意の前記メモリ領域を前記低抵抗状態にセットすることを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフである。 フォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフである。 抵抗記憶素子について定電圧ＴＤＤＢ測定を行った結果を示すグラフである。 フォーミングのメカニズムの検討に用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 分割した抵抗記憶素子の各ピースにおける電流−電圧特性を示すグラフである。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す回路図である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す回路図である。 本発明の第２実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第４実施形態による不揮発性半導体記憶装置の書き込み方法を示す回路図である。 本発明の第５実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第５実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第５実施形態による不揮発性半導体記憶装置の構造を示す回路図である。
図１は双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図２は単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図３は抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフ、図４はフォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフ、図５は抵抗記憶素子の定電圧ＴＤＤＢ測定結果を示すグラフ、図６はフォーミングのメカニズムの検討に用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図７は分割した抵抗記憶素子の各ピースにおける電流−電圧特性を示すグラフ、図８は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図９は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図１０は本実施形態による不揮発性半導体記憶装置の構造を示す回路図、図１１乃至図１３は本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
図５は、フォーミング処理前の試料について定電圧ＴＤＤＢ測定を行った結果を示すグラフである。なお、測定は室温で行い、印加電圧は７Ｖ、抵抗記憶層の膜厚は３０ｎｍとした。図５に示すように、約５００秒の時間経過後に急激に電流値が増加しており、絶縁破壊が生じていることが判る。絶縁破壊が生じた後の抵抗記憶素子のＩ−Ｖ測定を行った結果、図６に示すようなＲＲＡＭ特性が確認され、フォーミング処理が完了した状態であることが確認できた。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さくなるように、セル選択トランジスタ１４のゲート電圧を調整するとともに、ビット線ＢＬ１１に印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、リセットの動作を完了する。
はじめに、本実施形態による不揮発性半導体記憶装置の構造について図２０及び図２１を用いて説明する。図２１（ａ）は図２０のＡ−Ａ′線断面図、図２１（ｂ）は図２０のＢ−Ｂ′線断面図である。

Claims (13)

  1. 共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、
    前記共通電極と複数の前記個別電極との間の前記抵抗記憶層内に、それぞれ独立して前記高抵抗状態又は前記低抵抗状態を記憶する複数のメモリ領域が形成されている
    ことを特徴とする不揮発性半導体記憶装置。
  2. 請求の範囲第１項記載の不揮発性半導体記憶装置において、
    前記共通電極に接続されたセル選択トランジスタと、
    複数の前記個別電極のそれぞれに接続された複数のビット線と
    を更に有することを特徴とする不揮発性半導体記憶装置。
  3. 請求の範囲第１項記載の不揮発性半導体記憶装置において、
    前記複数の個別電極のそれぞれに接続された複数のセル選択トランジスタと
    前記共通電極に接続されたビット線と
    を更に有することを特徴とする不揮発性半導体記憶装置。
  4. 請求の範囲第１項乃至第３項のいずれか１項に記載の不揮発性半導体記憶装置において、
    複数の前記個別電極の間隔は、前記抵抗記憶層の膜厚に相当する距離より大きい
    ことを特徴とする不揮発性半導体記憶装置。
  5. 請求の範囲第１項乃至第４項のいずれか１項に記載の不揮発性半導体記憶装置において、
    複数の前記個別電極上方に、前記共通電極が配置されている
    ことを特徴とする不揮発性半導体記憶装置。
  6. 共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、前記共通電極と複数の前記個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、
    前記抵抗記憶層を一括して前記高抵抗状態にリセットした後、複数の前記メモリ領域のうち任意の前記メモリ領域を前記低抵抗状態にセットする
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  7. 請求の範囲第６項記載の不揮発性半導体記憶装置の書き込み方法において、
    任意の前記メモリ領域を前記低抵抗状態にセットする際に、任意の前記メモリ領域に対応する前記個別電極と前記共通電極との間に、前記抵抗記憶素子のセット電圧よりも大きい第１の電圧を印加し、他の前記個別電極と前記共通電極との間に、前記抵抗記憶素子のセット電圧よりも小さい第２の電圧を印加し、前記第１の電圧と前記第２の電圧との電位差を、前記抵抗記憶素子のリセット電圧よりも小さくする
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  8. 請求の範囲第６項記載の不揮発性半導体記憶装置の書き込み方法において、
    複数の前記メモリ領域を前記低抵抗状態にセットする際に、前記共通電極と複数の前記個別電極との間に、前記抵抗記憶素子のセット電圧よりも大きい等しい電圧をそれぞれ印加する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  9. 共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、
    前記第１のメモリ領域及び前記第２のメモリ領域が前記高抵抗状態であるときに前記第１のメモリ領域を前記低抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間に、前記抵抗記憶素子のセット電圧よりも大きい第１の電圧を印加し、前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のセット電圧よりも小さい第２の電圧を印加し、前記第１の電圧と前記第２の電圧との電位差を、前記抵抗記憶素子のリセット電圧よりも小さくする
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  10. 共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、
    前記第１のメモリ領域及び前記第２のメモリ領域が前記低抵抗状態であるときに前記第１のメモリ領域を前記高抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも大きい第１の電圧を印加し、前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも小さい第２の電圧を印加し、前記第１の電圧と前記第２の電圧との電位差を、前記抵抗記憶素子のリセット電圧よりも小さくする
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  11. 共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、
    前記第１のメモリ領域が前記低抵抗状態であり、前記第２のメモリ領域が前記高抵抗状態であるときに、前記第１のメモリ領域を前記高抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも大きい等しい電圧をそれぞれ印加する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  12. 共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された第１の個別電極及び第２の個別電極とを有する抵抗記憶素子を有し、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する第１のメモリ領域及び第２のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、
    前記第１のメモリ領域が前記高抵抗状態であり、前記第２のメモリ領域が前記低抵抗状態であるときに、前記第１のメモリ領域を前記低抵抗状態に書き換える際には、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のリセット電圧よりも大きい等しい電圧をそれぞれ印加して、前記第２のメモリ領域を前記高抵抗状態に書き換えた後、前記共通電極と前記第１の個別電極との間及び前記共通電極と前記第２の個別電極との間に、前記抵抗記憶素子のセット電圧よりも大きい等しい電圧をそれぞれ印加して、前記第１のメモリ領域及び前記第２のメモリ領域を前記低抵抗状態に書き換える
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  13. 共通電極と、前記共通電極上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層と、前記抵抗記憶層上に形成された複数の個別電極とを有する抵抗記憶素子を有し、前記共通電極と複数の前記個別電極との間に、それぞれ独立して前記高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成された不揮発性半導体記憶装置の書き込み方法であって、
    複数の前記メモリ領域のうち前記低抵抗状態を書き込む前記メモリ領域に対応する前記個別電極に、前記抵抗記憶素子のセット電圧を印加し、
    複数の前記メモリ領域のうち前記低抵抗状態の書き込みを行わない前記メモリ領域に対応する前記個別電極に、前記抵抗記憶素子のセット電圧をＶＳＥＴ、前記抵抗記憶素子のリセット電圧をＶＲＥＳＥＴとして、
    Ｖ＜ＶＲＥＳＥＴ
    Ｖ＞ＶＳＥＴ−２ＶＲＥＳＥＴ
    の関係を満たす電圧Ｖを印加する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
JP2007532009A 2005-08-26 2005-08-26 不揮発性半導体記憶装置及びその書き込み方法 Withdrawn JPWO2007023569A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015579 WO2007023569A1 (ja) 2005-08-26 2005-08-26 不揮発性半導体記憶装置及びその書き込み方法

Publications (1)

Publication Number Publication Date
JPWO2007023569A1 true JPWO2007023569A1 (ja) 2009-03-26

Family

ID=37771327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007532009A Withdrawn JPWO2007023569A1 (ja) 2005-08-26 2005-08-26 不揮発性半導体記憶装置及びその書き込み方法

Country Status (3)

Country Link
US (1) US20080170428A1 (ja)
JP (1) JPWO2007023569A1 (ja)
WO (1) WO2007023569A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056847B2 (ja) * 2007-03-09 2012-10-24 富士通株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP5317420B2 (ja) * 2007-03-14 2013-10-16 富士通株式会社 抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法
JP5062251B2 (ja) * 2007-03-28 2012-10-31 富士通株式会社 可変抵抗メモリ及びそのデータ書込み方法
US7990754B2 (en) 2007-06-01 2011-08-02 Panasonic Corporation Resistance variable memory apparatus
JP2009104716A (ja) * 2007-10-24 2009-05-14 Toshiba Corp 抵抗変化メモリ装置とそのデータ消去方法
JP5229892B2 (ja) * 2007-10-30 2013-07-03 独立行政法人産業技術総合研究所 整流素子及びその製造方法
WO2009084514A1 (ja) * 2007-12-27 2009-07-09 Nec Corporation 記憶素子、半導体記憶装置、および情報読み出し方法
JPWO2009142165A1 (ja) * 2008-05-20 2011-09-29 日本電気株式会社 半導体装置およびその製造方法
JP2010157569A (ja) 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157567A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
US8040713B2 (en) * 2009-01-13 2011-10-18 Seagate Technology Llc Bit set modes for a resistive sense memory cell array
US8270199B2 (en) * 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8772749B2 (en) * 2010-03-16 2014-07-08 Sandisk 3D Llc Bottom electrodes for use with metal oxide resistivity switching layers
CN102237491B (zh) * 2010-05-06 2013-06-12 复旦大学 包含硅掺杂的氧化锰基电阻型存储器及其制备方法
US9029825B2 (en) 2010-06-16 2015-05-12 Nec Corporation Semiconductor device and manufacturing method for semiconductor device
JP5783174B2 (ja) 2010-06-16 2015-09-24 日本電気株式会社 半導体装置及びその動作方法
JP5092001B2 (ja) * 2010-09-29 2012-12-05 株式会社東芝 半導体集積回路
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US9711719B2 (en) * 2013-03-15 2017-07-18 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
JP2015026998A (ja) 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
US10157962B2 (en) 2015-06-01 2018-12-18 Winbond Electronics Corp. Resistive random access memory
US20190265015A1 (en) * 2016-09-09 2019-08-29 NejiLaw inc. Sensor structure, component provided with sensor structure, and patterning method for sensor structure
JP6829733B2 (ja) 2019-01-16 2021-02-10 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US10636842B1 (en) 2019-02-21 2020-04-28 Winbond Electronics Corp. Resistive random access memory and method for forming the same
JP2021044399A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
TWI751537B (zh) * 2020-04-24 2022-01-01 華邦電子股份有限公司 電阻式記憶體儲存裝置及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934390B1 (ja) * 1970-10-02 1974-09-13
US3795977A (en) * 1971-12-30 1974-03-12 Ibm Methods for fabricating bistable resistors
JPH07263646A (ja) * 1994-03-25 1995-10-13 Mitsubishi Chem Corp 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6847535B2 (en) * 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JPWO2005041303A1 (ja) * 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法

Also Published As

Publication number Publication date
US20080170428A1 (en) 2008-07-17
WO2007023569A1 (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
KR101002612B1 (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법, 판독 방법 및 소거 방법
JP4823316B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4781431B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US7786459B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
US8947908B2 (en) Hetero-switching layer in a RRAM device and method
JP5056847B2 (ja) 不揮発性半導体記憶装置及びその読み出し方法
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
US9601692B1 (en) Hetero-switching layer in a RRAM device and method
JP2013197504A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JP5062176B2 (ja) 半導体記憶装置、半導体記憶装置の製造方法、半導体記憶装置の書き込み方法及び半導体記憶装置の読み出し方法
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100906