JP4894757B2 - 抵抗記憶素子及び不揮発性半導体記憶装置 - Google Patents

抵抗記憶素子及び不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP4894757B2
JP4894757B2 JP2007526795A JP2007526795A JP4894757B2 JP 4894757 B2 JP4894757 B2 JP 4894757B2 JP 2007526795 A JP2007526795 A JP 2007526795A JP 2007526795 A JP2007526795 A JP 2007526795A JP 4894757 B2 JP4894757 B2 JP 4894757B2
Authority
JP
Japan
Prior art keywords
resistance
resistance memory
memory element
layer
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007526795A
Other languages
English (en)
Other versions
JPWO2007013174A1 (ja
Inventor
健太郎 木下
哲朗 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007013174A1 publication Critical patent/JPWO2007013174A1/ja
Application granted granted Critical
Publication of JP4894757B2 publication Critical patent/JP4894757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、抵抗記憶素子及び不揮発性半導体記憶装置に係り、特に、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子及びこれを用いた不揮発性半導体記憶装置に関する。
近年、新たなメモリ素子として、ＲＲＡＭ（Resistance Random Access Memory）と呼ばれる不揮発性半導体記憶装置が注目されている。ＲＲＡＭは、抵抗値が異なる複数の抵抗状態を有し、外部から電気的刺激を与えることにより抵抗状態が変化する抵抗記憶素子を用い、抵抗記憶素子の高抵抗状態と低抵抗状態とを例えば情報の“０”と“１”とに対応づけることにより、メモリ素子として利用するものである。ＲＲＡＭは、高速性、大容量性、低消費電力性等、そのポテンシャルの高さから、その将来性が期待されている。
抵抗記憶素子は、電圧の印加により抵抗状態が変化する抵抗記憶材料を一対の電極間に狭持したものである。抵抗記憶材料としては、代表的なものとして遷移金属を含む酸化物材料が知られている。
抵抗記憶素子を用いた不揮発性半導体記憶装置は、例えば特許文献１〜２、非特許文献１〜３等に記載されている。
特表平１１−５１０３１７号公報 米国特許第６８７２９６３号明細書 A. Beck et al., Appl. Phys. Lett. Vol. 77, p. 139 (2000) W. W. Zhuang et al., Tech. Digest IEDM 2002, p.193 I. G. Baek et al., Tech. Digest IEDM 2004, p.587
抵抗記憶素子の抵抗状態を変化する書き込み動作には、高抵抗状態から低抵抗状態へ変化する動作（セット）と、低抵抗状態から高抵抗状態へ変化する動作（リセット）とがある。このような書き込み動作を行ううえでの課題の一つとして、セット動作及びリセット動作に要する電流、特にリセット動作時のピーク電流が大きいことが挙げられる。この課題は特に単極性の抵抗記憶材料において見られる傾向にあり、その殆どが数ｍＡ程度のリセット電流を必要とする。
書き込み動作時の電流値が大きいことは、消費電力が大きいことを意味する。また、大電流を駆動するためには周辺素子のサイズを大きくする必要がある。このため、抵抗記憶素子を用いて高集積且つ低消費電力の不揮発性半導体記憶装置を構成するために、抵抗記憶素子の書き込み動作時における電流値を低減することが望まれている。
本発明の目的は、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子において、書き込み動作時に要する電流を低減しうる抵抗記憶素子、並びにこのような抵抗記憶素子を用いた高集積且つ低消費電力の不揮発性半導体記憶装置を提供することにある。
本発明の一観点によれば、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、一対の電極と、前記一対の電極間に狭持され、第１の抵抗記憶材料と、前記第１の抵抗記憶材料とは異なる第２の抵抗記憶材料とを含む抵抗記憶層とを有し、前記第１の抵抗記憶材料は、前記抵抗記憶層の抵抗状態の変化を促進する材料である抵抗記憶素子が提供される。
また、本発明の他の観点によれば、第１の電極と、前記第１の電極上に形成され、第１の抵抗記憶材料と、前記第１の抵抗記憶材料とは異なる第２の抵抗記憶材料とを含む抵抗記憶層と、前記抵抗記憶層上に形成された第２の電極とを有し、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子を有し、前記第１の抵抗記憶材料は、前記抵抗記憶層の抵抗状態の変化を促進する材料である不揮発性半導体記憶装置が提供される。
本発明によれば、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって高抵抗状態と低抵抗状態とを切り換える抵抗記憶素子において、抵抗記憶素子を構成する抵抗記憶層を異なる材料よりなる積層構造にするので、書き込み動作時における電流値を大幅に低減することができる。これにより、高集積且つ低消費電力の不揮発性半導体記憶装置を構成することができる。
双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフである。 抵抗記憶層が異なる種々の抵抗記憶素子における電流−電圧特性を示すグラフである。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す回路図（その１）である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す回路図（その２）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。
符号の説明
１０…メモリセル
１２…抵抗記憶素子
１４…セル選択トランジスタ
２０…シリコン基板
２２…素子分離膜
２４…ゲート電極
２６，２８…ソース／ドレイン領域
３０，４０，５６…層間絶縁膜
３２，３４，５８…コンタクトプラグ
３６…ソース線
３８…下部電極
４２…ＴｉＯｘ膜
４４…ＮｉＯｘ膜
４６…プラチナ膜
４８，５０，６２…抵抗記憶層
５２…上部電極
５４…抵抗記憶素子
６０…ビット線
［第１実施形態］
本発明の第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置について図１乃至図１１を用いて説明する。
図１は双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図２は単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図３は抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフ、図４は抵抗記憶層が異なる種々の抵抗記憶素子における電流−電圧特性を示すグラフ、図５は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図６は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図７及び図８は本実施形態による不揮発性半導体記憶装置の構造を示す回路図、図９乃至図１１は本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
はじめに、抵抗記憶素子の基本動作について図１及び図２を用いて説明する。
抵抗記憶素子は、一対の電極間に抵抗記憶材料が狭持されたものである。抵抗記憶材料は、その多くが遷移金属を含む酸化物材料であり、電気的特性の違いから大きく２つに分類することができる。
１つは、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために互いに異なる極性の電圧を用いるものであり、クロム（Ｃｒ）等の不純物を微量にドープしたＳｒＴｉＯ３やＳｒＺｒＯ３、或いは超巨大磁気抵抗（ＣＭＲ：Colossal Magneto-Resistance）を示すＰｒ１−ｘＣａｘＭｎＯ３やＬａ１−ｘＣａｘＭｎＯ３等が該当する。以下、抵抗状態の書き換えに極性の異なる電圧を要するこのような抵抗記憶材料を、双極性抵抗記憶材料と呼ぶ。
他方は、高抵抗状態と低抵抗状態との間で抵抗値を変化するために、極性の同じ電圧を必要とする材料であり、例えばＮｉＯｘやＴｉＯｘのような単一の遷移金属の酸化物等が該当する。以下、抵抗状態の書き換えに極性が同じ電圧を要するこのような抵抗記憶材料を、単極性抵抗記憶材料と呼ぶ。
図１は、双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフであり、非特許文献１に記載されたものである。このグラフは、典型的な双極性抵抗記憶材料であるＣｒドープのＳｒＺｒＯ３を用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧が０Ｖの状態から徐々に負電圧を増加していくと、その時に流れる電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり約−０．５Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、以下の説明では、抵抗記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。
点Ｂの状態から徐々に負電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧が０Ｖの状態から徐々に正電圧を増加していくと、電流値は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約０．５Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチする。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。なお、以下の説明では、抵抗記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。
点Ｄの状態から徐々に正電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、約±０．５Ｖの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ａ，ｄに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ｂ，ｃに沿って線形的に変化し、低抵抗状態が維持される。
このように、双極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、互いに異なる極性の電圧を印加するものである。
図２は、単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。このグラフは、典型的な単極性抵抗記憶材料であるＴｉＯｘを用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧を０Ｖから徐々に増加していくと、電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加電圧が更に大きくなり約１．３Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態にスイッチ（セット）する。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、図２において点Ｂにおける電流値が約２０ｍＡで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施しているためである。
点Ｂの状態から徐々に電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧を０Ｖから再度徐々に増加していくと、電流は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約１．２Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチ（リセット）する。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。
点Ｄの状態から徐々に電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、セット、リセットに必要な電圧以下で安定である。すなわち、図２においては約１．０Ｖ以下で両状態ともに安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧よりも低ければ、電流−電圧特性は曲線ａに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧よりも低ければ、電流−電圧特性は曲線ｃに沿って変化し、低抵抗状態が維持される。
このように、単極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、極性の同じ電圧を印加するものである。
なお、上記材料を用いて抵抗記憶素子を形成する場合、素子形成直後の初期状態では図１及び図２に示すような特性は得られない。抵抗記憶材料を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、フォーミングと呼ばれる処理が必要である。
図３は、図２の場合と同じ単極性抵抗記憶材料を用いた抵抗記憶素子のフォーミング処理を説明する電流−電圧特性である。
素子形成直後の初期状態では、図３に示すように、高抵抗であり且つ絶縁耐圧は８Ｖ程度と非常に高くなっている。この絶縁耐圧は、セットやリセットに必要な電圧と比較して極めて高い値である。初期状態では、セットやリセットというような抵抗状態の変化は生じない。
初期状態においてこの絶縁耐圧よりも高い電圧を印加すると、図３に示すように、素子に流れる電流値が急激に増加し、すなわち抵抗記憶素子のフォーミングが行われる。このようなフォーミングを行うことにより、抵抗記憶素子は図２に示すような電流−電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。一度フォーミングを行った後は、抵抗記憶素子が初期状態に戻ることはない。
フォーミング前の初期状態における抵抗記憶素子は、高い抵抗値を有しており、フォーミング後の高抵抗状態と混同する虞がある。そこで、本願明細書において高抵抗状態というときはフォーミング後の抵抗記憶素子の高抵抗状態を表すものとし、低抵抗状態というときはフォーミング後の抵抗記憶素子の低抵抗状態を表すものとし、初期状態というときはフォーミングを行う前の抵抗記憶素子の状態を表すものとする。
上述の通り、抵抗記憶素子の書き込み動作時には、抵抗記憶素子に大きな電流を流す必要がある。特に、単極性抵抗記憶材料を用いた抵抗記憶素子は、双極性抵抗記憶材料を用いた抵抗記憶素子と比較してリセット電流が大きい傾向がある。
書き込み動作時の電流値が大きいことは、消費電力が大きいことを意味する。また、大電流を駆動するためには周辺素子のサイズを大きくする必要がある。このため、抵抗記憶素子を用いて高集積且つ低消費電力の不揮発性半導体記憶装置を構成するために、抵抗記憶素子の書き込み動作時における電流値を低減することが必要である。
かかる観点から本願発明者等が鋭意検討を行ったところ、２層以上の抵抗記憶材料を積層してなる抵抗記憶素子を構成することにより、書き込み動作時の電流値を低減できることが初めて明らかとなった。
図４は、種々の単極性抵抗記憶材料を用いた場合における抵抗記憶素子の電流−電圧特性を示したものである。図中、点線は抵抗記憶材料として膜厚６０ｎｍのＴｉＯｘを用いた抵抗記憶素子の場合、一点鎖線は抵抗記憶材料として膜厚６０ｎｍのＮｉＯｘを用いた抵抗記憶素子の場合、実線は抵抗記憶材料として膜厚６０ｎｍのＴｉＯｘと膜厚６０ｎｍのＮｉＯｘとの積層膜を用いた抵抗記憶素子の場合である。なお、抵抗記憶材料を狭持する上部電極及び下部電極は、いずれもプラチナ（Ｐｔ）電極とした。各試料における電流制限値は、同一条件で作成した複数の試料に対して測定を行い、殆どの素子をスイッチングできる最低値を基準に規定した。
図４に示すように、ＴｉＯｘを用いた抵抗記憶素子の場合、セットに必要な電流値（制限電流の設定値）は約３６ｍＡであり、リセット時のピーク電流は約６４ｍＡである。また、ＮｉＯｘを用いた抵抗記憶素子の場合、セットに必要な電流値は約２５ｍＡであり、リセット時のピーク電流は約２７ｍＡである。これに対し、ＴｉＯｘとＮｉＯｘとの積層膜を用いた抵抗記憶素子の場合、セットに必要な電流値を約１０ｍＡまで、リセット時のピーク電流を約１２ｍＡまで、それぞれ低減することができる。
すなわち、ＴｉＯｘとＮｉＯｘとの積層膜を用いた抵抗記憶素子によれば、リセット時のピーク電流及びセット時の電流の双方を低減することができる。
図４の測定に用いた試料は、ＴｉＯｘを用いた抵抗記憶素子及びＮｉＯｘを用いた抵抗記憶素子では抵抗記憶材料の膜厚が６０ｎｍであるのに対し、ＴｉＯｘとＮｉＯｘとの積層膜を用いた抵抗記憶素子では抵抗記憶材料の膜厚が１２０ｎｍであり、膜厚が厚くなっている。しかしながら、ＴｉＯｘとＮｉＯｘとの積層膜を用いた抵抗記憶素子で見られる上述の抵抗値の減少は、抵抗記憶層の膜厚増加による単純な抵抗増加に起因するものではない。
低抵抗状態における抵抗記憶素子の電流が通常の抵抗素子と同様に膜厚に反比例すると仮定すると、ＴｉＯｘを用いた抵抗記憶素子の膜厚を２倍の１２０ｎｍにしたときの抵抗値は２倍となり、その逆数に比例する電流は１／２倍になる。つまり、リセット時に流れるピーク電流値は６４ｍＡ／２＝３２ｍＡになると推察される。同様に、ＮｉＯｘを用いた抵抗記憶素子の膜厚を２倍の１２０ｎｍにしたとき、リセット時に流れるピーク電流値は２７ｍＡ／２＝１３．５ｍＡになると推察される。これらピーク電流値は、いずれも、ＴｉＯｘとＮｉＯｘとの積層膜を用いた抵抗記憶素子におけるリセット時のピーク電流（約１２ｍＡ）よりも大きい値である。すなわち、抵抗記憶層を積層構造とした抵抗記憶素子における書き込み電流の低減効果は、単層構造の抵抗記憶層からなる抵抗記憶素子では得られない特有の効果である。
抵抗記憶層を積層構造とすることによりセット時及びリセット時の電流値を低減できるメカニズムについては明らかではないが、本願発明者等は、抵抗記憶層のうちの少なくとも一層がスイッチング動作を促進するように作用しているものと推察している。スイッチング動作を促進するモデルの一つとしては、リセット動作における酸化反応の増長が考えられる。
抵抗記憶素子を形成してフォーミング処理を行い絶縁破壊を引き起こすと、抵抗記憶層内に円筒形の変質領域が形成され、この変質領域に電流パスが形成される。この状態が、抵抗記憶素子の低抵抗状態である。
低抵抗状態の抵抗記憶素子に電圧を印加すると、上記電流パスを介して電流が流れる。この電流値が大きくなると、電流パス内において陽極酸化に類似の酸化反応が生じ、変質領域を元に戻すように作用する。そして、変質領域が減少することにより電流パスが狭くなり、或いはパスの電極界面近傍を中心に酸化が進むことにより電流パスが塞がれ、高抵抗となる。この状態が、抵抗記憶素子の高抵抗状態である。
高抵抗状態の抵抗記憶素子に所定値以上の電圧を印加すると、電流パスを塞いでいる酸化領域で絶縁破壊が生じ、再び電流パスが形成される。これにより、抵抗記憶素子は低抵抗状態に戻る。
抵抗記憶素子の上記書き込み動作において、抵抗記憶層を積層構造にすることは、主として、リセット動作における酸化反応を増長しているものと考えられる。酸化反応の増長効果は、抵抗記憶層の少なくとも１層が、他の層へ酸素を供給して酸化反応を増長する層（酸素供給層）として作用するためである。抵抗記憶層内に酸素供給層が設けられることにより、抵抗記憶層内の電流パスにおける酸化反応が増長され、より少ない電流でリセット動作を行うことができる。
ＴｉＯｘとＮｉＯｘとの積層膜からなる上述の抵抗記憶素子では、ＴｉＯｘ層が主としてＮｉＯｘ層中における酸化反応を増長する酸素供給層としての役割を担っているものと考えられる。
本願発明者等は、ＴｉＯｘとＮｉＯｘとの積層膜のほか、ＺｒＯｘとＮｉＯｘとの積層膜についても検討したが、この場合にも、同様の書き込み電流低減効果を得ることができた。ＺｒＯｘとＮｉＯｘとの積層膜の場合、ＺｒＯｘ層が主としてＮｉＯｘ層中における酸化反応を増長する酸素供給層としての役割を担っているものと考えられる。ＺｒＯｘはイオン伝導性を有する物質であり、この特徴に起因してＮｉＯｘ層への酸素イオンの供給を増長しているものと考えられる。
抵抗記憶材料としては、ＴｉＯｘ、ＮｉＯｘ、ＹＯｘ、ＣｅＯｘ、ＭｇＯｘ、ＺｎＯｘ、ＷＯｘ、ＮｂＯｘ、ＴａＯｘ、ＣｒＯｘ、ＭｎＯｘ、ＡｌＯｘ、ＶＯｘ、ＣｕＯｘ、ＳｉＯｘ等が挙げられる。積層構造の抵抗記憶層を構成するときは、これら材料の物性を考慮して、少なくとも１層が酸素供給層として作用するように、適宜組み合わせる。抵抗記憶層は、２層構造のみならず３層以上の積層構造であってもよい。
次に、本実施形態による不揮発性半導体記憶装置の構造について図５乃至図８を用いて説明する。
図５及び図６に示すように、シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
ゲート電極２４は、図５に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能する。
セル選択トランジスタが形成されたシリコン基板２０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とが埋め込まれた層間絶縁膜３０が形成されている。
コンタクトプラグ３２，３４が埋め込まれた層間絶縁膜３０上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された抵抗記憶素子５４とが形成されている。
抵抗記憶素子５４は、図６に示すように、コンタクトプラグ３４に接続された下部電極３８と、下部電極３８上に形成されたＴｉＯｘよりなる抵抗記憶層４８と、抵抗記憶層４８上に形成されたＮｉＯｘよりなる抵抗記憶層５０と、抵抗記憶層５０上に形成された上部電極５２とを有している。
ソース線４６及び抵抗記憶素子５４が形成された層間絶縁膜３０上には、抵抗記憶素子５４に電気的に接続されたコンタクトプラグ５８が埋め込まれた層間絶縁膜４０，５６が形成されている。
コンタクトプラグ５８が埋め込まれ層間絶縁膜５６上には、コンタクトプラグ５８を介して抵抗記憶素子５４の上部電極５２に電気的に接続されたビット線６０が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、抵抗記憶素子５４が、ＴｉＯｘよりなる抵抗記憶層４８とＮｉＯｘよりなる抵抗記憶層５０とが積層されてなる積層構造を有していることに主たる特徴がある。抵抗記憶層をＴｉＯｘとＮｉＯｘとの積層構造によって構成することにより、書き込み動作時における電流値を大幅に低減することができる。これにより、高集積且つ低消費電力の不揮発性半導体記憶装置を構成することができる。
図５及び図６に示す本実施形態による不揮発性半導体記憶装置のメモリセル１０は、図７に示すように、抵抗記憶素子１２と、セル選択トランジスタ１４とを有している。抵抗記憶素子１２は、その一端がビット線ＢＬに接続され、他端がセル選択トランジスタ１４のドレイン端子に接続されている。セル選択トランジスタ１４のソース端子はソース線ＳＬに接続され、ゲート端子はワード線ＷＬに接続されている。
図８は、図７に示すメモリセル１０をマトリクス状に配置したメモリセルアレイの一例を示す回路図である。複数のメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，／ＷＬ１，ＷＬ２，／ＷＬ２…が配されており、列方向に並ぶメモリセル１０に共通の信号線を構成している。また、列方向には、ソース線ＳＬ１，ＳＬ２…が配され、列方向に並ぶメモリセル１０に共通の信号線を構成している。なお、ソース線ＳＬは、ワード線ＷＬ２本に１本づつ設けられている。
行方向（図面横方向）には、複数のビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法について図８を用いて説明する。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図４の実線で示す特性を有する抵抗記憶素子の場合、例えば約１．５Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨは、セル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図４の実線で示す特性を有する抵抗記憶素子の場合、例えば約０．８Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
リセット過程では、抵抗記憶素子１２が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗記憶素子１２に配分されるため、このバイアス電圧によって抵抗記憶素子１２が再度セットされることを防止する必要がある。このためには、ビット線ＢＬに印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さくなるように、セル選択トランジスタ１４のゲート電圧を調整するとともに、ビット線ＢＬに印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、図８に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばＷＬ１）に接続されたメモリセル１０は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、図８に示す本実施形態による不揮発性半導体記憶装置の読み出し方法について説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、所定のバイアス電圧を印加する。このバイアス電圧は、抵抗記憶素子１２がいずれの抵抗状態にあるときも印加電圧によってセットやリセットが生じないように設定する。
ビット線ＢＬ１にこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
次に、本実施形態による不揮発性半導体装置の製造方法について図９乃至図１１を用いて説明する。
まず、シリコン基板２０内に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離膜２２を形成する。
次いで、シリコン基板２０の素子領域上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタを形成する（図９（ａ））。
次いで、セル選択トランジスタが形成されたシリコン基板２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン領域２６，２８に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、層間絶縁膜３０内に、ソース／ドレイン領域２６，２８に電気的に接続されたコンタクトプラグ３２，３４を形成する（図９（ｂ））。
次いで、コンタクトプラグ３２，３４が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、プラチナ（Ｐｔ）膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された下部電極３８とを形成する（図９（ｃ））。
次いで、ソース線３６及び下部電極３８が形成された層間絶縁膜３０上に、例えばＣＶＤ法により、シリコン酸化膜を堆積する。
次いで、例えばＣＭＰ法により、ソース線３６及び下部電極３８の表面が露出するまでシリコン酸化膜を研磨して平坦化し、シリコン酸化膜よりなる層間絶縁膜４０を形成する（図１０（ａ））。
次いで、全面に、レーザアブレーション、ゾルゲル、スパッタ、ＭＯＣＶＤ等により、例えば膜厚６０ｎｍのＴｉＯｘ膜４２と、例えば膜厚６０ｎｍのＮｉＯｘ膜４４とを堆積する。
次いで、ＮｉＯｘ膜４４上に、例えばＣＶＤ法により、プラチナ膜４６を堆積する（図１０（ｂ））。
次いで、フォトリソグラフィ及びドライエッチングにより、プラチナ膜４６、ＮｉＯｘ膜４４及びＴｉＯｘ膜４２をパターニングし、ＴｉＯｘ膜４２よりなる抵抗記憶層４８、ＮｉＯｘ膜４４よりなる抵抗記憶層５０、プラチナ膜４６よりなる上部電極５２を形成する。これにより、下部電極３８、抵抗記憶層４８，５０及び上部電極５２よりなる抵抗記憶素子５４を形成する（図１０（ｃ））。
次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、例えばＣＭＰ法によりその表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜５６を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜５６に、抵抗記憶素子５４の上部電極５２に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、層間絶縁膜５６内に、抵抗記憶素子５４の上部電極５２に電気的に接続されたコンタクトプラグ５８を形成する（図１１（ａ））。
次いで、コンタクトプラグ５８が埋め込まれた層間絶縁膜５６上に導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ５８を介して抵抗記憶素子５４に接続されたビット線６０を形成する（図１１（ｂ））。
この後、必要に応じて更に上層の配線層を形成し、不揮発性半導体装置を完成する。
このように、本実施形態によれば、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって高抵抗状態と低抵抗状態とを切り換える抵抗記憶素子において、抵抗記憶素子を構成する抵抗記憶層を異なる抵抗記憶材料よりなる積層構造にするので、書き込み動作時における電流値を大幅に低減することができる。これにより、高集積且つ低消費電力の不揮発性半導体記憶装置を構成することができる。
［第２実施形態］
本発明の第２実施形態による抵抗記憶素子及び不揮発性半導体記憶装置について図１２を用いて説明する。
なお、図１乃至図１１に示す第1実施形態による抵抗記憶素子及び不揮発性半導体記憶装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
図１２本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。
本実施形態による不揮発性半導体記憶装置の構造について図１２を用いて説明する。なお、本実施形態による不揮発性半導体記憶装置の平面構造及び回路図は、第1実施形態による不揮発性半導体記憶装置の場合と同様である。
シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
セル選択トランジスタが形成されたシリコン基板２０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とが埋め込まれた層間絶縁膜３０が形成されている。
コンタクトプラグ３２，３４が埋め込まれた層間絶縁膜３０上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された抵抗記憶素子５４とが形成されている。抵抗記憶素子５４は、図１２に示すように、下部電極３８と、ＴｉＯｘとＮｉＯｘとの混合層よりなる抵抗記憶層６２と、上部電極５２とを有している。
ソース線４６及び抵抗記憶素子５４が形成された層間絶縁膜３０上には、抵抗記憶素子５４に電気的に接続されたコンタクトプラグ５８が埋め込まれた層間絶縁膜４０，５６が形成されている。
コンタクトプラグ５８が埋め込まれ層間絶縁膜５６上には、コンタクトプラグ５８を介して抵抗記憶素子５４の上部電極５２に電気的に接続されたビット線６０が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、抵抗記憶素子５４の抵抗記憶層６２が、ＴｉＯｘとＮｉＯｘとの混合層により構成されていることに主たる特徴がある。
第１実施形態において示したスイッチング動作の促進効果は、抵抗記憶層中にスイッチング動作を促進する抵抗記憶材料が含まれていることが重要であり、必ずしも第１実施形態の場合のように抵抗記憶層を積層構造にする必要はない。すなわち、例えば本実施形態の場合のようにＴｉＯｘとＮｉＯｘとを含む混合層により抵抗記憶層６２を構成する場合にも、一方の抵抗記憶材料（本実施形態の構造の場合、ＴｉＯｘであると考えられる）がスイッチング動作を促進するように作用する。したがって、ＴｉＯｘとＮｉＯｘとを含む混合層により抵抗記憶層６２を構成することによっても、セット時及びリセット時の電流値を低減することができる。
ＴｉＯｘとＮｉＯｘとを含む混合層よりなる抵抗記憶層６２は、例えば同時スパッタ法等により形成することができる。
このように、本実施形態によれば、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって高抵抗状態と低抵抗状態とを切り換える抵抗記憶素子において、抵抗記憶素子を構成する抵抗記憶層を異なる抵抗記憶材料よりなる混合層にするので、書き込み動作時における電流値を大幅に低減することができる。これにより、高集積且つ低消費電力の不揮発性半導体記憶装置を構成することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、抵抗記憶層がＴｉＯｘとＮｉＯｘとの積層構造、或いはＴｉＯｘとＮｉＯｘとを含む混合層よりなる抵抗記憶素子５４を用いたが、抵抗記憶素子の抵抗記憶層はこの積層構造に限定されるものではない。抵抗記憶層は、スイッチング動作を促進するための酸素を供給する酸素供給源としての役割を担う抵抗記憶材料を含むものであれば、上記実施形態に限定されるものではない。例えば、ＺｒＯｘとＮｉＯｘとの積層膜やＺｒＯｘとＮｉＯｘとを含む混合層についても上記実施形態と同様の効果を得ることができる。
本願発明に適用可能な抵抗記憶材料としては、ＴｉＯｘ、ＮｉＯｘ、ＹＯｘ、ＣｅＯｘ、ＭｇＯｘ、ＺｎＯｘ、ＷＯｘ、ＮｂＯｘ、ＴａＯｘ、ＣｒＯｘ、ＭｎＯｘ、ＡｌＯｘ、ＶＯｘ、ＳｉＯｘ等が挙げられる。積層構造の抵抗記憶層を構成するときは、これら材料の物性を考慮して、少なくとも１つが酸素供給源として作用するように、適宜組み合わせる。抵抗記憶層は、３層以上の積層構造、或いは３以上の抵抗記憶材料を含む混合層であってもよい。
また、本願発明の抵抗記憶素子は、抵抗記憶素子を用いた不揮発性半導体記憶装置に広く適用することができ、適用可能な不揮発性半導体記憶装置は図５乃至図８に示す本実施形態の構造に限定されるものではない。
また、上記実施形態では、抵抗記憶素子の下部電極３８及び上部電極５２をプラチナ膜により形成したが、イリジウム（Ｉｒ）その他の電極材料により構成するようにしてもよい。
本発明による抵抗記憶素子は、書き込み動作時における電流値を大幅に低減しうるものである。したがって、本発明による抵抗記憶素子は、高集積且つ低消費電力の不揮発性半導体記憶装置を構成するうえで極めて有用である。

Claims (9)

  1. 高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、
    一対の電極と、
    前記一対の電極間に狭持され、第１の抵抗記憶材料と、前記第１の抵抗記憶材料とは異なる第２の抵抗記憶材料とを含む抵抗記憶層とを有し、
    前記第１の抵抗記憶材料は、前記抵抗記憶層の抵抗状態の変化を促進する材料である
    ことを特徴とする抵抗記憶素子。
  2. 請求項１記載の抵抗記憶素子において、
    前記抵抗記憶層は、前記第１の抵抗記憶材料よりなる第１の層と、前記第２の抵抗記憶材料よりなる第２の層とを有する
    ことを特徴とする抵抗記憶素子。
  3. 請求項２記載の抵抗記憶素子において、
    前記一対の電極のうち、前記第１の層側の前記電極は陰極であり、前記第２の層側の前記電極は陽極である
    ことを特徴とする抵抗記憶素子。
  4. 請求項１記載の抵抗記憶素子において、
    前記抵抗記憶層は、前記第１の抵抗記憶材料と前記第２の抵抗記憶材料との混合層である
    ことを特徴とする抵抗記憶素子。
  5. 請求項１乃至４のいずれか１項に記載の抵抗記憶素子において、
    前記第１の抵抗記憶材料はＴｉＯｘであり、前記第２の抵抗記憶材料はＮｉＯｘである
    ことを特徴とする抵抗記憶素子。
  6. 第１の電極と、前記第１の電極上に形成され、第１の抵抗記憶材料と、前記第１の抵抗記憶材料とは異なる第２の抵抗記憶材料とを含む抵抗記憶層と、前記抵抗記憶層上に形成された第２の電極とを有し、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子を有し、
    前記第１の抵抗記憶材料は、前記抵抗記憶層の抵抗状態の変化を促進する材料である
    ことを特徴とする不揮発性半導体記憶装置。
  7. 請求項６記載の不揮発性半導体記憶装置において、
    前記抵抗記憶素子の前記第１の電極に接続された選択トランジスタと、
    前記選択トランジスタのゲート電極に接続された第１の信号線と、
    前記抵抗記憶素子の前記第２の電極に接続された第２の信号線と
    を有する不揮発性半導体記憶装置。
  8. 請求項６又は７記載の不揮発性半導体記憶装置において、
    前記抵抗記憶層は、前記第１の電極上に形成された前記第１の抵抗記憶材料よりなる第１の層と、前記第１の層上に形成された前記第２の抵抗記憶材料よりなる第２の層とを有する
    ことを特徴とする不揮発性半導体記憶装置。
  9. 請求項６又は７記載の不揮発性半導体記憶装置において、
    前記抵抗記憶層は、前記第１の抵抗記憶材料と前記第２の抵抗記憶材料との混合層である
    ことを特徴とする不揮発性半導体記憶装置。
JP2007526795A 2005-07-29 2005-07-29 抵抗記憶素子及び不揮発性半導体記憶装置 Expired - Fee Related JP4894757B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/013970 WO2007013174A1 (ja) 2005-07-29 2005-07-29 抵抗記憶素子及び不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPWO2007013174A1 JPWO2007013174A1 (ja) 2009-02-05
JP4894757B2 true JP4894757B2 (ja) 2012-03-14

Family

ID=37683082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526795A Expired - Fee Related JP4894757B2 (ja) 2005-07-29 2005-07-29 抵抗記憶素子及び不揮発性半導体記憶装置

Country Status (4)

Country Link
US (1) US7668002B2 (ja)
JP (1) JP4894757B2 (ja)
KR (1) KR100960208B1 (ja)
WO (1) WO2007013174A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
JP5152173B2 (ja) * 2007-03-01 2013-02-27 富士通株式会社 半導体装置及びその製造方法
JP4252110B2 (ja) 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
WO2008126366A1 (ja) * 2007-04-09 2008-10-23 Panasonic Corporation 抵抗変化型素子、不揮発性スイッチング素子、および抵抗変化型記憶装置
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
KR20090026580A (ko) * 2007-09-10 2009-03-13 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
JP4383523B2 (ja) * 2007-09-28 2009-12-16 パナソニック株式会社 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
JP4545823B2 (ja) * 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009289822A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 抵抗変化メモリ
US8553444B2 (en) 2008-08-20 2013-10-08 Panasonic Corporation Variable resistance nonvolatile storage device and method of forming memory cell
US8279657B2 (en) 2008-12-04 2012-10-02 Panasonic Corporation Nonvolatile memory element and nonvolatile memory device
JP5464148B2 (ja) * 2008-12-26 2014-04-09 日本電気株式会社 抵抗変化素子
JP5382001B2 (ja) 2009-01-09 2014-01-08 日本電気株式会社 半導体装置及びその製造方法
JP2010199104A (ja) * 2009-02-23 2010-09-09 National Institute For Materials Science ノンポーラ型不揮発性メモリー素子
JP4653260B2 (ja) * 2009-04-10 2011-03-16 パナソニック株式会社 不揮発性記憶素子の駆動方法
US8305795B2 (en) 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
KR101652826B1 (ko) * 2010-01-08 2016-08-31 삼성전자주식회사 반도체 소자 및 그 구동 방법
US8354660B2 (en) * 2010-03-16 2013-01-15 Sandisk 3D Llc Bottom electrodes for use with metal oxide resistivity switching layers
EP2549535B1 (en) * 2010-03-19 2015-11-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and production method therefor
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
JP5518250B2 (ja) 2011-03-10 2014-06-11 パナソニック株式会社 不揮発性記憶装置の製造方法
US9269903B2 (en) 2011-06-08 2016-02-23 Ulvac, Inc. Method of manufacturing variable resistance element and apparatus for manufacturing the same
TWI501405B (zh) * 2011-07-08 2015-09-21 Ind Tech Res Inst 具二極體整流能力的電阻式記憶體
WO2013061559A1 (ja) 2011-10-24 2013-05-02 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
WO2013137262A1 (ja) 2012-03-14 2013-09-19 国立大学法人東京工業大学 抵抗変化型記憶装置
US9023699B2 (en) * 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
CN104733611B (zh) * 2013-12-24 2017-09-05 华邦电子股份有限公司 电阻式存储器装置及其存储单元
KR102142590B1 (ko) 2014-06-16 2020-08-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
JP6426940B2 (ja) * 2014-08-19 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置及びフォーミング方法
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026730A1 (en) * 2002-08-08 2004-02-12 Kostylev Sergey A. Programmable resistance memory element with layered memory material
JP2004253115A (ja) * 2003-01-30 2004-09-09 Sharp Corp 半導体記憶装置
JP2005123361A (ja) * 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58212698A (ja) * 1982-06-04 1983-12-10 Matsushita Electric Ind Co Ltd 記憶装置
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026730A1 (en) * 2002-08-08 2004-02-12 Kostylev Sergey A. Programmable resistance memory element with layered memory material
JP2004253115A (ja) * 2003-01-30 2004-09-09 Sharp Corp 半導体記憶装置
JP2005123361A (ja) * 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法

Also Published As

Publication number Publication date
US7668002B2 (en) 2010-02-23
KR100960208B1 (ko) 2010-05-27
JPWO2007013174A1 (ja) 2009-02-05
WO2007013174A1 (ja) 2007-02-01
KR20080015049A (ko) 2008-02-15
US20080117664A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR101002612B1 (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법, 판독 방법 및 소거 방법
JP5056847B2 (ja) 不揮発性半導体記憶装置及びその読み出し方法
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4781431B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US8767439B2 (en) Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device
US7786459B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
US8279658B2 (en) Method of programming variable resistance element and nonvolatile storage device
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
WO2010064444A1 (ja) 不揮発性記憶素子及びその製造方法
KR20080009315A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법
WO2008035432A1 (fr) Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur
JP2009043850A (ja) 可変抵抗素子及びその製造方法
JP5062181B2 (ja) 抵抗変化素子及びその製造方法
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111212

R150 Certificate of patent or registration of utility model

Ref document number: 4894757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees