JP4662990B2 - 不揮発性半導体記憶装置及びその書き込み方法 - Google Patents

不揮発性半導体記憶装置及びその書き込み方法 Download PDF

Info

Publication number
JP4662990B2
JP4662990B2 JP2007522134A JP2007522134A JP4662990B2 JP 4662990 B2 JP4662990 B2 JP 4662990B2 JP 2007522134 A JP2007522134 A JP 2007522134A JP 2007522134 A JP2007522134 A JP 2007522134A JP 4662990 B2 JP4662990 B2 JP 4662990B2
Authority
JP
Japan
Prior art keywords
resistance
memory element
state
resistance state
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007522134A
Other languages
English (en)
Other versions
JPWO2006137110A1 (ja
Inventor
健太郎 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006137110A1 publication Critical patent/JPWO2006137110A1/ja
Application granted granted Critical
Publication of JP4662990B2 publication Critical patent/JP4662990B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性半導体記憶装置に係り、特に、抵抗値が異なる複数の抵抗状態を有する抵抗記憶素子を用いた不揮発性半導体記憶装置及びその書き込み方法に関する。
近年、新たなメモリ素子として、ＲＲＡＭ（Resistance Random Access Memory）と呼ばれる不揮発性半導体記憶装置が注目されている。ＲＲＡＭは、抵抗値が異なる複数の抵抗状態を有し、外部から電気的刺激を与えることにより抵抗状態が変化する抵抗記憶素子を用い、抵抗記憶素子の高抵抗状態と低抵抗状態とを例えば情報の“０”と“１”とに対応づけることにより、メモリ素子として利用するものである。ＲＲＡＭは、高速性、大容量性、低消費電力性等、そのポテンシャルの高さから、その将来性が期待されている。
抵抗記憶素子は、電圧の印加により抵抗状態が変化する抵抗記憶材料を一対の電極間に狭持したものである。抵抗記憶材料としては、代表的なものとして遷移金属を含む酸化物材料が知られている。
抵抗記憶素子を用いた不揮発性半導体記憶装置は、例えば特許文献１〜４、非特許文献１〜３等に記載されている。
米国特許第６４７３３３２号明細書 特開２００５−０２５９１４号公報 特開２００４−２７２９７５号公報 特開２００４−１１０８６７号公報 A. Beck et al., Appl. Phys. Lett. Vol. 77, p. 139 (2000) W. W. Zhuang et al., Tech. Digest IEDM 2002, p.193 I. G. Baek et al., Tech. Digest IEDM 2004, p.587
しかしながら、上記抵抗記憶材料を用いた抵抗記憶素子では、高抵抗状態における抵抗値と低抵抗状態における抵抗値との間でセルのインピーダンスが大きく異なるため、外部回路とのインピーダンス整合をとることが困難であった。
例えば、典型的な遷移金属酸化物であるＴｉＯｘは、高抵抗状態と低抵抗状態とで０．５Ｖにおける抵抗値が３桁程度異なっている。このため、例えば、高抵抗状態に対して外部回路とのインピーダンスを整合させた場合には、低抵抗状態においては外部回路とのインピーダンス整合が大きく崩れてしまい、その逆に低抵抗状態に対して外部回路とのインピーダンスを整合させた場合には、高抵抗状態においては外部回路とのインピーダンス整合が大きく崩れてしまっていた。これにより、高速で動作させる際に外部回路との接合部で電圧パルスが反射され、低抵抗状態と高抵抗状態の両方の状態に対して抵抗記憶素子に実効的に十分な電圧を印加することができなかった。
インピーダンスの不整合により抵抗記憶素子に実効的に十分な電圧を印加できないと抵抗状態のスイッチが生じないため、書き込み・消去が行えず、エラーとなる。これを避けるにはパルス幅を長くして電圧印加時間を長くする必要があるが、動作速度が低下してしまう。
本発明の目的は、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子を用いた不揮発性半導体記憶装置において、抵抗記憶素子を高抵抗状態から低抵抗状態に書き換える場合と低抵抗状態から高抵抗状態に書き換える場合との双方の場合において、周辺回路とメモリセルとを容易にインピーダンス整合しうる不揮発性半導体記憶装置及びその書き込み方法を提供することにある。
本発明の一観点によれば、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子を有する不揮発性半導体記憶装置の書き込み方法であって、前記抵抗記憶素子に並列に接続された可変抵抗素子を設け、前記抵抗記憶素子に電圧を印加して前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記抵抗記憶素子と前記可変抵抗素子との合成抵抗値が、前記低抵抗状態における低抵抗値以下になるように、前記可変抵抗素子の抵抗値を設定する不揮発性半導体記憶装置の書き込み方法が提供される。
また、本発明の更に他の観点によれば、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子と、前記抵抗記憶素子に並列に接続された可変抵抗素子と、前記抵抗記憶素子に電圧を印加して前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記抵抗記憶素子と前記可変抵抗素子との合成抵抗値が前記低抵抗状態における低抵抗値以下になるように前記可変抵抗素子の抵抗値を設定する抵抗制御回路とを有する不揮発性半導体記憶装置が提供される。
また、本発明の更に他の観点によれば、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子と、前記抵抗記憶素子の一方の端部に一方の端部が直列に接続された選択トランジスタとをそれぞれ有し、マトリクス状に配置された複数のメモリセルと、第１の方向に延在して並行に配された複数の信号線であって、各信号線が、前記第１の方向に並ぶ前記メモリセルの前記選択トランジスタのゲート電極に接続された複数の第１の信号線と、第１の方向と交差する第２の方向に延在して並行に配された複数の信号線であって、各信号線が、前記第２の方向に並ぶ前記メモリセルの前記抵抗記憶素子の他方の端部側に接続された複数の第２の信号線と、前記第１の方向又は前記第２の方向に延在して並行に配された複数の信号線であって、各信号線が、前記第１の方向又は前記第２の方向に並ぶ前記メモリセルの前記選択トランジスタの他方の端部側に接続された複数の第３の信号線と、前記抵抗記憶素子に並列に接続された可変抵抗素子と、前記抵抗記憶素子に電圧を印加して前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記抵抗記憶素子と前記可変抵抗素子との合成抵抗値が前記低抵抗状態における低抵抗値以下になるように前記可変抵抗素子の抵抗値を設定する抵抗制御回路とを有する不揮発性半導体記憶装置が提供される。
本発明によれば、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子を用いた不揮発性半導体記憶装置において、抵抗記憶素子に並列に接続されたインピーダンス制御用トランジスタを設け、書き換えの際にこのインピーダンス制御用トランジスタの抵抗値を抵抗記憶素子の低抵抗状態における抵抗値よりも十分に小さくするので、抵抗記憶素子の抵抗状態によらず、書き換えの際に外部から見たメモリセルのインピーダンスをほぼ等しくすることができる。これにより、メモリセルを高抵抗状態から低抵抗状態に書き換える場合と、メモリセルを低抵抗状態から高抵抗状態に書き換える場合との双方の場合において、周辺回路とメモリセルとを容易にインピーダンス整合させることができる。これにより、書き込みの際の電圧パルスの幅を狭くすることができ、動作速度を向上することができる。
双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 単極性抵抗記憶材料を用いた抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフである。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す回路図（その１）である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す回路図（その２）である。 本発明の第１実施形態による不揮発性半導体記憶装置の書き込み方法を示すタイムチャート（その１）である。 本発明の第１実施形態による不揮発性半導体記憶装置の書き込み方法を示すタイムチャート（その２）である。 本発明の第１実施形態による不揮発性半導体記憶装置の読み出し方法を示すタイムチャートである。 本発明の第３実施形態による不揮発性半導体記憶装置の構造を示す回路図（その１）である。 本発明の第３実施形態による不揮発性半導体記憶装置の構造を示す回路図（その２）である。 本発明の第５実施形態による不揮発性半導体記憶装置及びその書き込み方法を示す回路図である。 本発明の第６実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第６実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第６実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第６実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の実施形態の変形例による不揮発性半導体記憶装置の構造を示す回路図である。
符号の説明
１０…メモリセル
１２…抵抗記憶素子
１４…セル選択トランジスタ
１６…インピーダンス制御用トランジスタ
２０…シリコン基板
２２…素子分離膜
２４，３０…ゲート電極
２６，２８，３２…ソース／ドレイン領域
３４，５２…層間絶縁膜
３６，３８，４０，５４，５６…コンタクトプラグ
４２…ソース線
４４…下部電極
４６…抵抗記憶材料層
４８…上部電極
５０…抵抗記憶素子
５８…ビット線
［第１実施形態］
本発明の第１実施形態による不揮発性半導体記憶装置及びその制御方法について図１乃至図９を用いて説明する。
図１は双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図２及び図３は単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図４は単極性抵抗記憶材料を用いた抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフ、図５及び図６は本実施形態による不揮発性半導体記憶装置の構造を示す回路図、図７及び図８は本実施形態による不揮発性半導体記憶装置の書き込み方法を示すタイムチャート、図９は本実施形態による不揮発性半導体記憶装置の読み出し方法を示すタイムチャートである。
はじめに、抵抗記憶素子の基本動作について図１及び図２を用いて説明する。
抵抗記憶素子は、一対の電極間に抵抗記憶材料が狭持されたものである。抵抗記憶材料は、その多くが遷移金属を含む酸化物材料であり、電気的特性の違いから大きく２つに分類することができる。
１つは、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために互いに異なる極性の電圧を用いるものであり、クロム（Ｃｒ）等の不純物を微量にドープしたＳｒＴｉＯ３やＳｒＺｒＯ３、或いは超巨大磁気抵抗（ＣＭＲ：Colossal Magneto-Resistance）を示すＰｒ１−ｘＣａｘＭｎＯ３やＬａ１−ｘＣａｘＭｎＯ３等が該当する。以下、抵抗状態の書き換えに極性の異なる電圧を要するこのような抵抗記憶材料を、双極性抵抗記憶材料と呼ぶ。
他方は、高抵抗状態と低抵抗状態との間で抵抗値を変化するために、極性の同じ電圧を必要とする材料であり、例えばＮｉＯｘやＴｉＯｘのような単一の遷移金属の酸化物等が該当する。以下、抵抗状態の書き換えに極性が同じ電圧を要するこのような抵抗記憶材料を、単極性抵抗記憶材料と呼ぶ。
図１は、双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフであり、非特許文献１に記載されたものである。このグラフは、典型的な双極性抵抗記憶材料であるＣｒドープのＳｒＺｒＯ３を用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧が０Ｖの状態から徐々に負電圧を増加していくと、その時に流れる電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり約−０．５Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、以下の説明では、抵抗記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。
点Ｂの状態から徐々に負電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧が０Ｖの状態から徐々に正電圧を増加していくと、電流値は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約０．５Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチする。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。なお、以下の説明では、抵抗記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。
点Ｄの状態から徐々に正電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、約±０．５Ｖの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ａ，ｄに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ｂ，ｃに沿って線形的に変化し、低抵抗状態が維持される。
このように、双極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、互いに異なる極性の電圧を印加するものである。
図２は、単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。このグラフは、典型的な単極性抵抗記憶材料であるＴｉＯｘを用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧を０Ｖから徐々に増加していくと、電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加電圧が更に大きくなり約１．３Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態にスイッチ（セット）する。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、図２において点Ｂにおける電流値が約２０ｍＡで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施しているためである。
点Ｂの状態から徐々に電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧を０Ｖから再度徐々に増加していくと、電流は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約１．２Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチ（リセット）する。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。
点Ｄの状態から徐々に電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、約１．０Ｖ以下で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧よりも低ければ、電流−電圧特性は曲線ａに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧よりも低ければ、電流−電圧特性は曲線ｃに沿って変化し、低抵抗状態が維持される。
このように、単極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、極性の同じ電圧を印加するものである。
図３は、図２の電流−電圧特性の電流軸を対数表示したものである。図示するように、典型的な単極性抵抗記憶材料であるＴｉＯｘでは、高抵抗状態と低抵抗状態とで０．５Ｖにおける抵抗値が３桁程度異なっている。このため、例えば、高抵抗状態に対して外部回路とのインピーダンスを整合させた場合には、低抵抗状態においては外部回路とのインピーダンス整合が大きく崩れてしまい、その逆に低抵抗状態に対して外部回路とのインピーダンスを整合させた場合には、高抵抗状態においては外部回路とのインピーダンス整合が大きく崩れてしまう。
なお、上記材料を用いて抵抗記憶素子を形成する場合、素子形成直後の初期状態では図１及び図２に示すような特性は得られない。抵抗記憶材料を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、フォーミングと呼ばれる処理が必要である。
図４は、図２及び図３の場合と同じ単極性抵抗記憶材料を用いた抵抗記憶素子のフォーミング処理を説明する電流−電圧特性である。
素子形成直後の初期状態では、図４に示すように、高抵抗であり且つ絶縁耐圧は８Ｖ程度と非常に高くなっている。この絶縁耐圧は、セットやリセットに必要な電圧と比較して極めて高い値である。初期状態では、セットやリセットというような抵抗状態の変化は生じない。
初期状態においてこの絶縁耐圧よりも高い電圧を印加すると、図４に示すように、素子に流れる電流値が急激に増加し、すなわち抵抗記憶素子のフォーミングが行われる。このようなフォーミングを行うことにより、抵抗記憶素子は図２に示すような電流−電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。一度フォーミングを行った後は、抵抗記憶素子が初期状態に戻ることはない。
フォーミング前の初期状態における抵抗記憶素子は、高い抵抗値を有しており、フォーミング後の高抵抗状態と混同する虞がある。そこで、本願明細書において高抵抗状態というときはフォーミング後の抵抗記憶素子の高抵抗状態を表すものとし、低抵抗状態というときはフォーミング後の抵抗記憶素子の低抵抗状態を表すものとし、初期状態というときはフォーミングを行う前の抵抗記憶素子の状態を表すものとする。
なお、以上の説明では単極性抵抗記憶材料の場合について述べたが、双極性抵抗記憶材料の場合も同様である。
次に、本実施形態による不揮発性半導体記憶装置の構造について図５及び図６を用いて説明する。
図５及び図６は本実施形態による不揮発性半導体記憶装置の構造を示す回路図である。
図５に示すように、本実施形態による不揮発性半導体記憶装置のメモリセル１０は、抵抗記憶素子１２と、セル選択トランジスタ１４とを有している。抵抗記憶素子１２は、その一端がソース線ＳＬに接続され、他端がセル選択トランジスタ１４のソース端子に接続されている。セル選択トランジスタ１４のドレイン端子はビット線ＢＬに接続され、ゲート端子はワード線ＷＬに接続されている。
抵抗記憶素子１２は、一対の電極間に抵抗記憶材料が狭持されたものである。抵抗記憶材料は、双極性抵抗記憶材料及び単極性抵抗記憶材料のいずれでもよい。なお、本実施形態では、抵抗記憶材料が例えばＴｉＯｘよりなる単極性抵抗記憶材料であるものとする。
ビット線ＢＬとソース線ＳＬとの間には、インピーダンス制御用トランジスタ１６がメモリセル１０に並列に接続されている。
図６は、図５に示すメモリセル１０をマトリクス状に配置したメモリセルアレイを示す回路図である。複数のメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，ＷＬ２…が配されており、列方向に並ぶメモリセル１０に共通の信号線を構成している。
行方向（図面横方向）には、複数のビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
また、列方向には、ソース線ＳＬ１，ＳＬ２…が配され、列方向に並ぶメモリセル１０に共通の信号線を構成している。なお、ソース線ＳＬは、ビット線ＢＬ２本に１本づつ設けられている。
ソース線ＳＬとこれに対応する２本のビット線ＢＬとの間には、それぞれインピーダンス制御用トランジスタ１６が設けられている。これにより、インピーダンス制御用トランジスタ１６を行方向に並ぶ複数のメモリセル１０により共用するようになっている。
次に、図６に示す本実施形態による不揮発性半導体記憶装置の書き込み方法について図７及び図８を用いて説明する。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について図７を用いて説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、インピーダンス制御用トランジスタ１６のゲート端子に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする（図７参照）。このとき、ゲート端子に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする（図７参照）。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬに比べて無視できる程度に小さな値になるように制御する。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する（図７参照）。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＨに対して無視できるほど小さいため、
ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）≒ＲＩＣ
となる。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する（図７参照）。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨはセル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する（図７参照）。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について図８を用いて説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、インピーダンス制御用トランジスタ１６のゲート端子に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする（図８参照）。このとき、ゲート端子に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする（図８参照）。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬに比べて無視できる程度に小さな値になるように制御する。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する（図８参照）。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＬに対して無視できるほど小さいため、
ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）≒ＲＩＣ
となる。すなわち、このインピーダンスの値は、セット時におけるビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスにほぼ等しい。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する（図８参照）。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
このようにリセット過程では、抵抗記憶素子１２が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗記憶素子１２に配分されるため、このバイアス電圧によって抵抗記憶素子１２が再度セットされることを防止する必要がある。このためには、ビット線ＢＬに印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さくなるように調整するとともに、ビット線ＢＬに印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する（図８参照）。
本実施形態による不揮発性半導体記憶装置では、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、図６に示す本実施形態による不揮発性半導体記憶装置の読み出し方法について図９を用いて説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする（図９参照）。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。
なお、本実施形態による不揮発性半導体記憶装置の読み出し動作には、インピーダンス制御用トランジスタ１６は使用しない。すなわち、インピーダンス制御用トランジスタ１６はオフ状態にする（図９参照）。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する（図９参照）。
次いで、ビット線ＢＬ１に、セット及びリセットが生じない所定のバイアス電圧を印加する（図９参照）。抵抗記憶素子１２が例えば図２に示す電流−電圧特性を有する場合、約１．０Ｖ以下の電圧が抵抗記憶素子１２に印加されるように、バイアス電圧を設定する。
ビット線ＢＬにこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
このように、本実施形態によれば、抵抗記憶素子に並列に接続されたインピーダンス制御用トランジスタを設け、書き換えの際にこのインピーダンス制御用トランジスタの抵抗値を抵抗記憶素子の低抵抗状態における抵抗値よりも十分に小さくするので、抵抗記憶素子の抵抗状態によらず、書き換えの際に外部から見たメモリセルのインピーダンスをほぼ等しくすることができる。これにより、メモリセルを高抵抗状態から低抵抗状態に書き換える場合と、メモリセルを低抵抗状態から高抵抗状態に書き換える場合との双方の場合において、周辺回路とメモリセルとを容易にインピーダンス整合させることができる。
［第２実施形態］
本発明の第２実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法について説明する。なお、図１乃至図９に示す第１実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本実施形態による不揮発性半導体記憶装置は、抵抗記憶素子１２が双極性抵抗記憶材料により構成されている点を除き、図５及び図６に示す第１実施形態による不揮発性半導体記憶装置と同様である。なお、双極性抵抗記憶材料としては、例えばＣｒドープのＳｒＺｒＯ３等を適用することができる。本実施形態による不揮発性半導体記憶装置の抵抗記憶素子は、例えば図１に示されるように、セットの際に負のバイアス電圧を印加し、リセットの際に正のバイアス電圧を印加するものであるとする。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法について説明する。なお、本実施形態による不揮発性半導体記憶装置の書き込み方法は、バイアス電圧の極性を除き、基本的に第１実施形態による不揮発性半導体記憶装置の書き込み方法と同様である。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、インピーダンス制御用トランジスタ１６のゲート端子に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする。このとき、ゲート端子に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬに比べて無視できる程度に小さな値になるように制御する。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＨに対して無視できるほど小さいため、
ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）≒ＲＩＣ
となる。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれより絶対値がやや大きい負のバイアス電圧を印加する。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨはセル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、インピーダンス制御用トランジスタ１６のゲート端子に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする。このとき、ゲート端子に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬに比べて無視できる程度に小さな値になるように制御する。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＬに対して無視できるほど小さいため、
ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）≒ＲＩＣ
となる。すなわち、このインピーダンスの値は、セット時におけるビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスにほぼ等しい。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれより絶対値がやや大きい正のバイアス電圧を印加する。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
なお、双極性抵抗記憶材料を用いた場合にはセットに要する電圧の極性とリセットに要する電圧の極性とが異なるため、リセット過程で印加する電圧の設定値は、セット過程で印加する電圧の設定値から独立して設定することができる。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、本実施形態による不揮発性半導体記憶装置の読み出し方法について説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。
なお、本実施形態による不揮発性半導体記憶装置の読み出し動作には、インピーダンス制御用トランジスタ１６は使用しない。すなわち、インピーダンス制御用トランジスタ１６はオフ状態にする。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、セット及びリセットが生じない所定のバイアス電圧を印加する。抵抗記憶素子１２が例えば図２に示す電流−電圧特性を有する場合、約１．０Ｖ以下の電圧が抵抗記憶素子１２に印加されるように、バイアス電圧を設定する。
ビット線ＢＬにこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
このように、本実施形態によれば、抵抗記憶素子に並列に接続されたインピーダンス制御用トランジスタを設け、書き換えの際にこのインピーダンス制御用トランジスタの抵抗値を抵抗記憶素子の低抵抗状態における抵抗値よりも十分に小さくするので、抵抗記憶素子の抵抗状態によらず、書き換えの際に外部から見たメモリセルのインピーダンスをほぼ等しくすることができる。これにより、メモリセルを高抵抗状態から低抵抗状態に書き換える場合と、メモリセルを低抵抗状態から高抵抗状態に書き換える場合との双方の場合において、周辺回路とメモリセルとを容易にインピーダンス整合させることができる。
［第３実施形態］
本発明の第３実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法について図１０及び図１１を用いて説明する。なお、図１乃至図９に示す第１実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図１０及び図１１は本実施形態による不揮発性半導体記憶装置の構造を示す回路図である。
はじめに、本実施形態による不揮発性半導体記憶装置の構造について図１０及び図１１を用いて説明する。
本実施形態による不揮発性半導体記憶装置のメモリセル１０は、図１０に示すように、抵抗記憶素子１２と、セル選択トランジスタ１４と、インピーダンス制御用トランジスタ１６とを有している。抵抗記憶素子１２とインピーダンス制御用トランジスタ１６とは並列に接続されており、この並列接続体の一端がビット線ＢＬに接続され、他端がセル選択トランジスタ１４のドレイン端子に接続されている。セル選択トランジスタ１４のソース端子はソース線ＳＬに接続され、ゲート端子はワード線ＷＬに接続されている。インピーダンス制御用トランジスタ１６のゲート端子はコントロール線ＣＬに接続されている。
抵抗記憶素子１２は、一対の電極間に抵抗記憶材料が狭持されたものである。抵抗記憶材料は、双極性抵抗記憶材料及び単極性抵抗記憶材料のいずれでもよい。なお、本実施形態では、抵抗記憶材料が例えばＴｉＯｘよりなる単極性抵抗記憶材料であるものとする。
図１１は、図１０に示すメモリセル１０をマトリクス状に配置したメモリセルアレイを示す回路図である。複数のメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，／ＷＬ１，ＷＬ２，／ＷＬ２…と、コントロール線ＣＬ１，／ＣＬ１，ＣＬ２，／ＣＬ２…と、ソース線ＳＬ１，ＳＬ２…とが配されており、列方向に並ぶメモリセル１０に共通の信号線をそれぞれ構成している。なお、ソース線ＳＬは、ワード線ＷＬ２本に１本づつ設けられている。
行方向（図面横方向）には、複数のビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
次に、図１１に示す本実施形態による不揮発性半導体記憶装置の書き込み方法について図７及び図８を参照して説明する。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について図７を用いて説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、コントロール線ＣＬ１に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする（図７参照）。このとき、コントロール線ＣＬ１に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする（図７参照）。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が高抵抗状態のときの抵抗値Ｒ Ｈ とインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗Ｒ Ｈ ×ＲＩＣ／（Ｒ Ｈ ＋ＲＩＣ）に比べて無視できる程度に小さな値になるように制御する。
このとき、外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下にほぼ設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する（図７参照）。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＨに比べて無視できるほど小さく、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＨとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗Ｒ Ｈ ×ＲＩＣ／（Ｒ Ｈ ＋ＲＩＣ）に比べて無視できるほど小さくなるため、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、
［ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）］＋ＲＣＳ≒ＲＩＣ
となる。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する（図７参照）。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じて、抵抗記憶素子１２とセル選択トランジスタ１４とに、それぞれ分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）はセル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する（図７参照）。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について図８を用いて説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、コントロール線ＣＬ１に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする（図８参照）。このとき、コントロール線ＣＬ１に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする（図８参照）。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）に比べて無視できる程度に小さな値になるように制御する。
このとき、外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下にほぼ設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する（図８参照）。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＬに比べて無視できるほど小さく、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）に比べて無視できるほど小さくなるため、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、
［ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）］＋ＲＣＳ≒ＲＩＣ
となる。すなわち、このインピーダンスの値は、セット時におけるビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスにほぼ等しい。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する（図８参照）。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じて、抵抗記憶素子１２とセル選択トランジスタ１４とに、それぞれ分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）よりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
このようにリセット過程では、抵抗記憶素子１２が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗記憶素子１２に配分されるため、このバイアス電圧によって抵抗記憶素子１２が再度セットされることを防止する必要がある。このためには、ビット線ＢＬに印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）よりも十分に小さくなるように調整するとともに、ビット線ＢＬに印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する（図８参照）。
本実施形態による不揮発性半導体記憶装置では、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、図１１に示す本実施形態による不揮発性半導体記憶装置の読み出し方法について図９を用いて説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする（図９参照）。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。
なお、本実施形態による不揮発性半導体記憶装置の読み出し動作には、インピーダンス制御用トランジスタ１６は使用しない。すなわち、インピーダンス制御用トランジスタ１６はオフ状態にする（図９参照）。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する（図９参照）。
次いで、ビット線ＢＬ１に、セット及びリセットが生じない所定のバイアス電圧を印加する（図９参照）。抵抗記憶素子１２が例えば図２に示す電流−電圧特性を有する場合、約１．０Ｖ以下の電圧が抵抗記憶素子１２に印加されるように、バイアス電圧を設定する。
ビット線ＢＬにこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
このように、本実施形態によれば、抵抗記憶素子に並列に接続されたインピーダンス制御用トランジスタを設け、書き換えの際にこのインピーダンス制御用トランジスタの抵抗値を抵抗記憶素子の低抵抗状態における抵抗値よりも十分に小さくするので、抵抗記憶素子の抵抗状態によらず、書き換えの際に外部から見たメモリセルのインピーダンスをほぼ等しくすることができる。これにより、メモリセルを高抵抗状態から低抵抗状態に書き換える場合と、メモリセルを低抵抗状態から高抵抗状態に書き換える場合との双方の場合において、周辺回路とメモリセルとを容易にインピーダンス整合させることができる。
［第４実施形態］
本発明の第４実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法について説明する。なお、図１０及び図１１に示す第３実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本実施形態による不揮発性半導体記憶装置は、抵抗記憶素子１２が双極性抵抗記憶材料により構成されている点を除き、図１０及び図１１に示す第３実施形態による不揮発性半導体記憶装置と同様である。なお、双極性抵抗記憶材料としては、例えばＣｒドープのＳｒＺｒＯ３等を適用することができる。本実施形態による不揮発性半導体記憶装置の抵抗記憶素子は、例えば図１に示されるように、セットの際に負のバイアス電圧を印加し、リセットの際に正のバイアス電圧を印加するものであるとする。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法について説明する。なお、本実施形態による不揮発性半導体記憶装置の書き込み方法は、バイアス電圧の極性を除き、基本的に第１実施形態による不揮発性半導体記憶装置の書き込み方法と同様である。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、コントロール線ＣＬ１に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする。このとき、コントロール線ＣＬ１に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が高抵抗状態のときの抵抗値Ｒ Ｈ とインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗Ｒ Ｈ ×ＲＩＣ／（Ｒ Ｈ ＋ＲＩＣ）に比べて無視できる程度に小さな値になるように制御する。
このとき、外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下にほぼ設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＨに比べて無視できるほど小さく、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＨとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗Ｒ Ｈ ×ＲＩＣ／（Ｒ Ｈ ＋ＲＩＣ）に比べて無視できるほど小さくなるため、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、
［ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）］＋ＲＣＳ≒ＲＩＣ
となる。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれより絶対値がやや大きい負のバイアス電圧を印加する。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じて、抵抗記憶素子１２とセル選択トランジスタ１４とに、それぞれ分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＨ×ＲＩＣ／（ＲＨ＋ＲＩＣ）はセル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、コントロール線ＣＬ１に所定の電圧を印加し、インピーダンス制御用トランジスタ１６をオン状態にする。このとき、コントロール線ＣＬ１に印加する電圧によってインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御することにより、外部から見たメモリセルのインピーダンス、すなわちビット線ＢＬとソース線ＳＬとの間のインピーダンスが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下になるようにする。
また、インピーダンス制御用トランジスタ１６をオンにするのと同時に、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）に比べて無視できる程度に小さな値になるように制御する。
このとき、外部から見たメモリセルのインピーダンスは、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下に設定することにより、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬ以下にほぼ設定することができる。
なお、抵抗記憶素子１２が低抵抗状態のときのメモリセルのインピーダンスと抵抗記憶素子１２が高抵抗状態のときのメモリセルのインピーダンスとをより近似させるためには、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さく、好ましくは１／２以下、より好ましくは１／５以下、更に好ましくは１／１０以下になるように制御することが望ましい。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
インピーダンス制御用トランジスタ１６及びセル選択トランジスタ１４への印加電圧をこのように設定することにより、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣが抵抗記憶素子１２の抵抗値ＲＬに比べて無視できるほど小さく、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）に比べて無視できるほど小さくなるため、ビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスは、
［ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）］＋ＲＣＳ≒ＲＩＣ
となる。すなわち、このインピーダンスの値は、セット時におけるビット線ＢＬ１とソース線ＳＬ１との間のインピーダンスにほぼ等しい。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれより絶対値がやや大きい正のバイアス電圧を印加する。これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬとインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとの合成抵抗ＲＬ×ＲＩＣ／（ＲＬ＋ＲＩＣ）及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じて、抵抗記憶素子１２とセル選択トランジスタ１４とに、それぞれ分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
なお、双極性抵抗記憶材料を用いた場合にはセットに要する電圧の極性とリセットに要する電圧の極性とが異なるため、リセット過程で印加する電圧の設定値は、セット過程で印加する電圧の設定値から独立して設定することができる。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、インピーダンス制御用トランジスタ１６のゲート端子に印加する電圧及びワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、本実施形態による不揮発性半導体記憶装置の読み出し方法について説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２が低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。
なお、本実施形態による不揮発性半導体記憶装置の読み出し動作には、インピーダンス制御用トランジスタ１６は使用しない。すなわち、インピーダンス制御用トランジスタ１６はオフ状態にする。
ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、セット及びリセットが生じない所定のバイアス電圧を印加する。抵抗記憶素子１２が例えば図２に示す電流−電圧特性を有する場合、約１．０Ｖ以下の電圧が抵抗記憶素子１２に印加されるように、バイアス電圧を設定する。
ビット線ＢＬにこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
このように、本実施形態によれば、抵抗記憶素子に並列に接続されたインピーダンス制御用トランジスタを設け、書き換えの際にこのインピーダンス制御用トランジスタの抵抗値を抵抗記憶素子の低抵抗状態における抵抗値よりも十分に小さくするので、抵抗記憶素子の抵抗状態によらず、書き換えの際に外部から見たメモリセルのインピーダンスをほぼ等しくすることができる。これにより、メモリセルを高抵抗状態から低抵抗状態に書き換える場合と、メモリセルを低抵抗状態から高抵抗状態に書き換える場合との双方の場合において、周辺回路とメモリセルとを容易にインピーダンス整合させることができる。
［第５実施形態］
本発明の第５実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法について図１２を用いて説明する。なお、図１乃至図１１に示す第１乃至第４実施形態による不揮発性半導体記憶装置並びにその書き込み方法及び読み出し方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図１２は本実施形態による不揮発性半導体記憶装置の構造を示す回路図である。
第１及び第２実施形態では、インピーダンス制御用トランジスタ１６のチャネル抵抗Ｒ ＩＣ を制御することによりビット線ＢＬに流れる電流を制御したが、ビット線ＢＬに流れる電流を制御する方法は、これに限定されるものではない。例えば、図１２に示す回路を、図６のインピーダンス制御用トランジスタ１６の代わりに設けることができる。
図１２に示す回路は、抵抗素子ｒと選択トランジスタＴｒとの直列接続体が、複数並列に接続されたものである。抵抗素子ｒ１，ｒ２，…，ｒｎの抵抗値は、不揮発性半導体記憶装置の書き込み／読み出し特性に応じて適宜設定される。
図１２に示す回路を用い、選択トランジスタＴｒ１，Ｔｒ２，…，Ｔｒｎのうちの少なくとも１つをオン状態とすることにより、ビット線ＢＬには抵抗素子ｒ１，ｒ２，…，ｒｎが直列に接続されることとなる。したがって、抵抗素子ｒ１，ｒ２，…，ｒｎの抵抗値により、メモリセルのインピーダンスを適宜設定することができる。また、メモリセルのインピーダンスは、オンにする選択トランジスタＴｒ１，Ｔｒ２，…，Ｔｒｎを切り換えるだけで変更できるので、インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣを制御する場合と比較して制御が容易である。
なお、選択トランジスタＴｒは、同時に２つ以上をオン状態としてもよい。例えば、抵抗素子ｒ１と抵抗素子ｒ２とを有する回路の場合、選択トランジスタＴｒ１をオン状態にしたときの抵抗値はｒ１であり、選択トランジスタＴｒ２をオン状態にしたときの抵抗値はｒ２である。また、選択トランジスタＴｒ１，Ｔｒ２を同時にオン状態にしたときの抵抗値はｒ１ｒ２／（ｒ１＋ｒ２）である。したがって、オンにする選択トランジスタＴｒを適宜組み合わせることにより、より多くの抵抗状態を実現することができ、回路構成を簡略化することができる。
このように、本実施形態によれば、メモリセルのインピーダンスを容易に制御することができる。これにより、セット及びリセットの際におけるインピーダンス不整合を緩和することができる。
［第６実施形態］
本発明の第６実施形態による不揮発性半導体記憶装置及びその製造方法について図１３乃至図１６を用いて説明する。
図１３は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図１４は本実施形態による不揮発性半導体装置の構造を示す概略断面図、図１５及び図１６は本実施形態による不揮発性半導体装置の製造方法を示す工程断面図である。
本実施形態では、上記第３実施形態による不揮発性半導体記憶装置の具体的な構造及びその製造方法について説明する。
はじめに、本実施形態による不揮発性半導体装置の構造について図１３及び図１４を用いて説明する。
シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタと、ゲート電極３０及びソース／ドレイン領域２８，３２を有する電流制御用トランジスタとが形成されている。
ゲート電極２４は、図１３に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能し、ゲート電極３０は、列方向に隣接するインピーダンス制御用トランジスタのゲート電極３０を共通接続するコントロール線ＣＬとしても機能する。
セル選択トランジスタ及び電流制御用トランジスタが形成されたシリコン基板１０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３６と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３８と、ソース／ドレイン領域３２に電気的に接続されたコンタクトプラグ４０とが埋め込まれた層間絶縁膜３４が形成されている。
コンタクトプラグ３６，３８，４０が埋め込まれた層間絶縁膜３４上には、コンタクトプラグ３６を介してソース／ドレイン領域２６に電気的に接続されたソース線４２と、コンタクトプラグ３８を介してソース／ドレイン領域２８に電気的に接続された抵抗記憶素子５０とが形成されている。
ソース線４２及び抵抗記憶素子５０が形成された層間絶縁膜３４上には、抵抗記憶素子５０に電気的に接続されたコンタクトプラグ５４と、コンタクトプラグ４０に電気的に接続されたコンタクトプラグ５６とが埋め込まれた層間絶縁膜５２が形成されている。
コンタクトプラグ５４，５６が埋め込まれた層間絶縁膜５２上には、コンタクトプラグ５６，４０を介してソース／ドレイン領域３２に電気的に接続されたビット線５８が形成されている。
こうして、図１１に示す第３実施形態による不揮発性半導体記憶装置が構成されている。
次に、本実施形態による不揮発性半導体装置の製造方法について図１５及び図１６を用いて説明する。
まず、シリコン基板２０内に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離膜２２を形成する。
次いで、シリコン基板２０の素子領域上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタと、ゲート電極３０及びソース／ドレイン領域２８，３２を有するインピーダンス制御用トランジスタとを形成する（図１５（ａ））。ソース／ドレイン領域２８は、セル選択トランジスタとインピーダンス制御用トランジスタとで共用されている。
次いで、セル選択トランジスタ及び電流制御用トランジスタが形成されたシリコン基板２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３４を形成する。
次いで、リソグラフィ及びドライエッチングにより、層間絶縁膜３４に、ソース／ドレイン領域２６，２８，３２に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、層間絶縁膜３４内に、ソース／ドレイン領域２６，２８，３２に電気的に接続されたコンタクトプラグ３６，３８，４０を形成する（図１５（ｂ））。
次いで、コンタクトプラグ３６，３８，４０が埋め込まれた層間絶縁膜３４上に、コンタクトプラグ３６を介してソース／ドレイン領域２６に電気的に接続されたソース線４２と、コンタクトプラグ３８を介してソース／ドレイン領域２８に電気的に接続された抵抗記憶素子５０とを形成する（図１５（ｃ））。
抵抗記憶素子５０は、コンタクトプラグ３８に接続された下部電極４４と、下部電極４４上に形成された抵抗記憶材料層４６と、抵抗記憶材料層４６上に形成された上部電極４８とを有している。
抵抗記憶材料層４６を双極性の抵抗記憶材料により構成する場合には、例えば、Ｐｒ１−ｘＣａｘＭｎＯ３（ｘ≦１）、Ｌａ１−ｘＣａｘＭｎＯ３（ｘ≦１）、Ｃｒ又はＮｂ等をドープしたＳｒＴｉＯ３やＳｒＺｒＯ３等を、レーザアブレーション、ゾルゲル、スパッタ、ＭＯＣＶＤ等により成膜する。また、抵抗記憶材料層４６を単極性の抵抗記憶材料により構成する場合には、例えば、ＮｉＯｙ（ｙ≦１）、ＴｉＯｚ（ｚ≦２）、ＨｆＯｚ（ｚ≦２）等をゾルゲル、スパッタ、ＭＯＣＶＤ等により成膜する。
次いで、ソース線４２及び抵抗記憶素子５０が形成された層間絶縁膜３４上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜５２を形成する。
次いで、リソグラフィ及びドライエッチングにより、層間絶縁膜５２に、抵抗記憶素子５０の上部電極４８に達するコンタクトホール及びコンタクトプラグ４０に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、層間絶縁膜５２内に、抵抗記憶素子５０の上部電極４８に電気的に接続されたコンタクトプラグ５４と、コンタクトプラグ４０に電気的に接続されたコンタクトプラグ５６とを形成する（図１６（ａ））。
次いで、コンタクトプラグ５４，５６が埋め込まれた層間絶縁膜５２上に導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ５６，４０を介してソース／ドレイン領域３２に電気的に接続されたビット線５８を形成する（図１６（ｂ））。
この後、必要に応じて更に上層の配線層を形成し、不揮発性半導体装置を完成する。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、単極性抵抗記憶材料としてＴｉＯｘを用いた場合を示し、双極性抵抗記憶材料としてＣｒドープのＳｒＺｒＯ３を用いた場合を示したが、抵抗記憶素子を構成する材料はこれらに限定されるものではない。例えば、単極性抵抗記憶材料としては、ＮｉＯｘ等を適用することができ、双極性抵抗記憶材料としてはＣｒドープのＳｒＴｉＯ３、超巨大磁気抵抗（ＣＭＲ：Colossal Magneto-Resistance）を示すＰｒ１−ｘＣａｘＭｎＯ３やＬａ１−ｘＣａｘＭｎＯ３等を適用することができる。セット及びリセットの際の印加電圧や電流制限値については、抵抗記憶材料の種類、抵抗記憶素子の構造等に応じて適宜設定することが望ましい。
また、上記実施形態では、セット動作の際に外部から見たメモリセルのインピーダンスとリセット動作の際に外部から見たメモリセルのインピーダンスとがほぼ等しくなるように、セット動作の際におけるインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとリセット動作の際におけるインピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣとを低抵抗状態における低抵抗値ＲＬ以下の値に設定したが、セット動作の際に外部から見たメモリセルのインピーダンスとリセット動作の際に外部から見たメモリセルのインピーダンスとは必ずしも等しくする必要はない。インピーダンス制御用トランジスタ１６のチャネル抵抗ＲＩＣは、セット動作の際に外部から見たメモリセルのインピーダンスが書き込み回路に対してインピーダンス整合するように、リセット動作の際に外部から見たメモリセルのインピーダンスが書き込み回路に対してインピーダンス整合するように、それぞれの場合において適宜設定すればよい。
書き込み回路に対するインピーダンス整合の観点から、理想的には、セット動作の際に外部から見たメモリセルのインピーダンスと、リセット動作の際に外部から見たメモリセルのインピーダンスとは等しくすることが望ましい。しかしながら、現実的には両動作の際におけるメモリセルのインピーダンスを同じにすることは困難であるため、書き込み電圧パルスの反射等、書き込み特性上の問題が生じない範囲で、セット動作の際に外部から見たメモリセルのインピーダンスと、リセット動作の際に外部から見たメモリセルのインピーダンスとを、書き込み回路のインピーダンスに近似させれば十分である。書き込み回路のインピーダンスとの間に許容される乖離幅は、書き込み電圧パルスのパルス幅その他の書き込み条件等に応じて適宜設定することが望ましい。
また、上記実施形態では、セット動作の際及びリセット動作の際にインピーダンス制御用トランジスタ１６を駆動しているが、セット動作のときにのみインピーダンス制御用トランジスタ１６を駆動してもよい。この場合、例えば、高抵抗状態における外部から見たメモリセルのインピーダンスが低抵抗状態における抵抗値ＲＬに等しく或いは近似するように、インピーダンス制御用トランジスタ１６のチャネル抵抗を制御すればよい。リセット動作の際にもインピーダンス制御用トランジスタ１６を駆動して、その抵抗値を高抵抗状態における抵抗値ＲＨ以上の値に設定するようにしてもよい。
また、上記実施形態では、ソース線ＳＬをワード線ＷＬに対して並行に配置したが、ビット線ＢＬに対して並行になるように配置してもよい。例えば第３及び第４実施形態による不揮発性半導体記憶装置の場合、図１７に示すように、列方向に隣接するメモリセル間に、行方向に延在するソース線ＳＬ１，ＳＬ２，…を配置することができる。図１７の例ではインピーダンス制御用トランジスタ１６をビット線ＢＬとソース線ＳＬとの間に設けているが、図１０の場合のように、インピーダンス制御用トランジスタ１６を抵抗記憶素子１２に並列接続するようにしてもよい。
また、上記実施形態では、１つのセル選択トランジスタと１つの抵抗記憶素子とにより、１つのメモリセルを構成したが、メモリセル構成はこれに限定されるものではない。例えば、１つのセル選択トランジスタと２つの抵抗記憶素子とにより１つのメモリセルを構成してもよいし、２つのセル選択トランジスタと２つの抵抗記憶素子とにより１つのメモリセルを構成してもよい。これら構成によれば、読み出しマージン向上その他の効果が期待できる。
本発明による不揮発性半導体記憶装置及びその書き込み方法は、抵抗記憶素子を高抵抗状態から低抵抗状態に書き換える場合と低抵抗状態から高抵抗状態に書き換える場合との双方の場合において、周辺回路とメモリセルとを容易にインピーダンス整合しうるものである。したがって、本発明による不揮発性半導体記憶装置及びその書き込み方法は、不揮発性半導体記憶装置の信頼性や動作速度を向上するうえで極めて有用である。

Claims (8)

  1. 高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子を有する不揮発性半導体記憶装置の書き込み方法であって、
    前記抵抗記憶素子に並列に接続された可変抵抗素子を設け、前記抵抗記憶素子に電圧を印加して前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記抵抗記憶素子と前記可変抵抗素子との合成抵抗値が、前記低抵抗状態における低抵抗値以下になるように、前記可変抵抗素子の抵抗値を設定する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  2. 請求項１記載の不揮発性半導体記憶装置の書き込み方法において、
    前記抵抗記憶素子を前記高抵抗状態から前記低抵抗状態に切り換える際における前記抵抗記憶素子と前記抵抗素子との第１の合成抵抗値と、前記抵抗記憶素子を前記低抵抗状態から前記高抵抗状態に切り換える際における前記抵抗記憶素子と前記抵抗素子との第２の合成抵抗値とが等しくなるように、前記可変抵抗素子の前記抵抗値を設定する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  3. 請求項２記載の不揮発性半導体記憶装置の書き込み方法において、
    前記抵抗記憶素子を前記高抵抗状態から前記低抵抗状態に切り換える際、及び前記抵抗記憶素子を前記低抵抗状態から前記高抵抗状態に切り換える際に、前記可変抵抗素子の前記抵抗値を前記低抵抗状態における前記低抵抗値以下に設定する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  4. 請求項２記載の不揮発性半導体記憶装置の書き込み方法において、
    前記抵抗記憶素子を前記高抵抗状態から前記低抵抗状態に切り換える際に、前記可変抵抗素子の前記抵抗値を前記低抵抗状態における前記低抵抗値に等しくし、
    前記抵抗記憶素子を前記低抵抗状態から前記高抵抗状態に切り換える際に、前記可変抵抗素子の前記抵抗値を前記高抵抗状態における高抵抗値以上に設定する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  5. 請求項１乃至４のいずれか１項に記載の不揮発性半導体記憶装置の書き込み方法において、
    前記可変抵抗素子は、並列に接続された複数の抵抗素子を有し、
    前記抵抗記憶素子に接続する前記抵抗素子を選択することにより、前記抵抗素子の抵抗値を規定する
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  6. 高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子と、
    前記抵抗記憶素子に並列に接続された可変抵抗素子と、
    前記抵抗記憶素子に電圧を印加して前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記抵抗記憶素子と前記可変抵抗素子との合成抵抗値が前記低抵抗状態における低抵抗値以下になるように前記可変抵抗素子の抵抗値を設定する抵抗制御回路と
    を有することを特徴とする不揮発性半導体記憶装置。
  7. 請求項６記載の不揮発性半導体記憶装置において、
    前記可変抵抗素子は、並列に接続された複数の抵抗素子を有し、
    前記抵抗制御回路によって前記抵抗記憶素子に接続する前記抵抗素子を選択することにより、前記可変抵抗素子の抵抗値を規定する
    ことを特徴とする不揮発性半導体記憶装置。
  8. 高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子と、前記抵抗記憶素子の一方の端部に一方の端部が直列に接続された選択トランジスタとをそれぞれ有し、マトリクス状に配置された複数のメモリセルと、
    第１の方向に延在して並行に配された複数の信号線であって、各信号線が、前記第１の方向に並ぶ前記メモリセルの前記選択トランジスタのゲート電極に接続された複数の第１の信号線と、
    第１の方向と交差する第２の方向に延在して並行に配された複数の信号線であって、各信号線が、前記第２の方向に並ぶ前記メモリセルの前記抵抗記憶素子の他方の端部側に接続された複数の第２の信号線と、
    前記第１の方向又は前記第２の方向に延在して並行に配された複数の信号線であって、各信号線が、前記第１の方向又は前記第２の方向に並ぶ前記メモリセルの前記選択トランジスタの他方の端部側に接続された複数の第３の信号線と、
    前記抵抗記憶素子に並列に接続された可変抵抗素子と、
    前記抵抗記憶素子に電圧を印加して前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記抵抗記憶素子と前記可変抵抗素子との合成抵抗値が前記低抵抗状態における低抵抗値以下になるように前記可変抵抗素子の抵抗値を設定する抵抗制御回路と
    を有することを特徴とする不揮発性半導体記憶装置。
JP2007522134A 2005-06-20 2005-06-20 不揮発性半導体記憶装置及びその書き込み方法 Expired - Fee Related JP4662990B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/011243 WO2006137110A1 (ja) 2005-06-20 2005-06-20 不揮発性半導体記憶装置及びその書き込み方法

Publications (2)

Publication Number Publication Date
JPWO2006137110A1 JPWO2006137110A1 (ja) 2009-01-08
JP4662990B2 true JP4662990B2 (ja) 2011-03-30

Family

ID=37570163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007522134A Expired - Fee Related JP4662990B2 (ja) 2005-06-20 2005-06-20 不揮発性半導体記憶装置及びその書き込み方法

Country Status (4)

Country Link
US (1) US7532497B2 (ja)
JP (1) JP4662990B2 (ja)
KR (1) KR100937564B1 (ja)
WO (1) WO2006137110A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240139A1 (ja) 2018-06-12 2019-12-19 国立大学法人鳥取大学 導電性ブリッジ型のメモリ装置及びその製造方法並びにスイッチ素子

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987386B2 (ja) * 2006-08-16 2012-07-25 株式会社東芝 抵抗変化素子を有する半導体メモリ
WO2008068801A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Limited 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法
JP5056847B2 (ja) * 2007-03-09 2012-10-24 富士通株式会社 不揮発性半導体記憶装置及びその読み出し方法
US8254157B2 (en) 2007-03-29 2012-08-28 Nec Corporation Semiconductor integrated circuit
US8494430B2 (en) * 2009-09-10 2013-07-23 Xerox Corporation Apparatus and method for the registration and de-skew of substrate media
KR20110061912A (ko) * 2009-12-02 2011-06-10 삼성전자주식회사 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
JP2013522912A (ja) * 2010-03-16 2013-06-13 サンディスク スリーディー，エルエルシー 金属酸化物抵抗率スイッチング層と共に使用する下部電極
JP5054803B2 (ja) 2010-05-26 2012-10-24 シャープ株式会社 半導体記憶装置
US8228715B2 (en) * 2010-05-28 2012-07-24 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8861255B2 (en) 2012-05-15 2014-10-14 Micron Technology, Inc. Apparatuses including current compliance circuits and methods
CN108431895B (zh) * 2016-01-27 2023-06-23 慧与发展有限责任合伙企业 忆阻阵列及用于对忆阻阵列编程的方法
WO2021120136A1 (zh) * 2019-12-19 2021-06-24 浙江大学 存储计算阵列及模组、数据计算方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217277A (ja) * 2001-11-14 2003-07-31 Mitsubishi Electric Corp 薄膜磁性体記憶装置およびその情報プログラム方法
WO2005066969A1 (en) * 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. Memory device, memory circuit and semiconductor integrated circuit having variable resistance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2004185755A (ja) 2002-12-05 2004-07-02 Sharp Corp 不揮発性半導体記憶装置
JP4167513B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4385778B2 (ja) * 2004-01-29 2009-12-16 ソニー株式会社 記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217277A (ja) * 2001-11-14 2003-07-31 Mitsubishi Electric Corp 薄膜磁性体記憶装置およびその情報プログラム方法
WO2005066969A1 (en) * 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. Memory device, memory circuit and semiconductor integrated circuit having variable resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240139A1 (ja) 2018-06-12 2019-12-19 国立大学法人鳥取大学 導電性ブリッジ型のメモリ装置及びその製造方法並びにスイッチ素子

Also Published As

Publication number Publication date
WO2006137110A1 (ja) 2006-12-28
KR20080021656A (ko) 2008-03-07
US7532497B2 (en) 2009-05-12
US20080123392A1 (en) 2008-05-29
JPWO2006137110A1 (ja) 2009-01-08
KR100937564B1 (ko) 2010-01-19

Similar Documents

Publication Publication Date Title
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4781431B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4823316B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
US7180772B2 (en) High-density NVRAM
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US20090079009A1 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
KR20090087872A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법, 판독 방법 및 소거 방법
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
US20110080770A1 (en) Method of programming variable resistance element and nonvolatile storage device
JP2008016098A (ja) 半導体記憶装置
JP5108672B2 (ja) 不揮発性メモリセル、不揮発性半導体記憶装置及びその駆動方法
JP6556435B2 (ja) 半導体集積回路
JP2014063549A (ja) 半導体記憶装置
KR20080009315A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법
JP2010205853A (ja) 不揮発性可変抵抗素子を用いた半導体記憶装置、及びその製造方法
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees