JP2005123361A - 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 - Google Patents

抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 Download PDF

Info

Publication number
JP2005123361A
JP2005123361A JP2003355896A JP2003355896A JP2005123361A JP 2005123361 A JP2005123361 A JP 2005123361A JP 2003355896 A JP2003355896 A JP 2003355896A JP 2003355896 A JP2003355896 A JP 2003355896A JP 2005123361 A JP2005123361 A JP 2005123361A
Authority
JP
Japan
Prior art keywords
variable resistance
layer
conductive oxide
electrode
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003355896A
Other languages
English (en)
Inventor
Yuichi Ishida
祐一 石田
Chiharu Isobe
千春 磯辺
Katsuyuki Hironaka
克行 広中
Masayuki Suzuki
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003355896A priority Critical patent/JP2005123361A/ja
Publication of JP2005123361A publication Critical patent/JP2005123361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/31Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 シリコン基板を用いた場合にも、抵抗変化材料と基板や金属電極との間に反応等が生じるのを防止することができ、良好な電気特性を得ることができる抵抗変化型不揮発性メモリおよびその製造方法を提供する。
【解決手段】 シリコン基板等の基板11上に密着層12を介してPt等からなる金属電極13を形成し、その上に導電性酸化物層14を介して抵抗変化層15を形成し、その上にAu等からなる金属電極16を形成することにより抵抗変化型不揮発性メモリを構成する。抵抗変化層15の材料としては例えばCrを0.01〜10モル%ドープしたSrTiO3 またはSrZrO3 を用い、導電性酸化物層14の材料としては例えばLaドープSrTiO3 を用いる。導電性酸化物層14および抵抗変化層15は有機金属分解法によって形成する。
【選択図】 図1

Description

この発明は、抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法に関する。
不揮発性メモリの分野においては、従来より、フラッシュメモリを筆頭に、強誘電体メモリ(FeRAM)、MRAM(magnetic RAM)、OUM(Ovonic Unified Memory)等の研究開発が盛んである。
最近、これらの従来の不揮発性メモリと異なる抵抗変化型不揮発性メモリ(RRAM;resistance RAM)が提案されている(非特許文献1)。この抵抗変化型不揮発性メモリは、電圧パルスの印加によってメモリセルの抵抗変化層の抵抗値を設定することにより情報を書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリであり、セル面積が小さく、かつ多値化が可能なことから、既存の不揮発性メモリを凌ぐ可能性を有する。抵抗変化型不揮発性メモリについては他の提案もなされている(非特許文献2、特許文献1)。
W.W.Zhuang et.al., 2002 IEDM, 論文番号7.5, Dec2002 A.Beck et.al., Applied Physics Letters, vol.77, 2000, 139 特表2002−537627
抵抗値が変化する材料(以下、抵抗変化材料と略す)として、非特許文献1では、Pr0.7 Ca0.3 MnO3 等のCMR(colossal magnetoresistive)材料が用いられているのに対し、非特許文献2および特許文献1では、遷移金属をドープした誘電体(例えば、CrをドープしたSrZrO3 やBax Sr1-x TiO3 )が用いられている。このうち、遷移金属をドープした誘電体を抵抗変化材料として用いる後者の抵抗変化型不揮発性メモリは、抵抗変化材料が一般的な酸化物誘電体材料を母体としている点で、材料選択の幅が広くなる可能性があるとともに、これまでに開発されたDRAMやFeRAMの技術を比較的容易に転用することができる利点があり、これらの点で有利である。
しかしながら、非特許文献2および特許文献1では、SrTiO3 等の酸化物単結晶基板上に、レーザーアブレーション法によって抵抗変化材料の薄膜を形成しているため、下記のように、量産性に問題がある。すなわち、
(1)SrTiO3 等の酸化物単結晶基板はシリコン基板と比較すると高価であり、
結晶の大口径化も進んでいない
(2)レーザーアブレーション法は、組成制御性に優れるが、一般的に成膜面積が
狭く、大面積成膜に向いていない
ことが挙げられる。
基板としては、従来のLSI技術と整合し、酸化物単結晶基板と比較して安価で大口径のものも容易に得られ、しかも結晶性にも優れた単結晶のシリコン基板が最も有力な候補として挙げられる。しかしながら、シリコン基板を用いた場合には、抵抗変化材料と基板や金属電極との間に反応が生じる等することから、良好な電気特性が得られない問題がある。
また、レーザーアブレーション法は、上述のように大面積成膜に適しないことから、生産性を向上させ、低コスト化を図る観点からは、大面積化が容易な他の成膜法、例えば、有機金属分解(MOD;Metal Organic Decomposition)法、化学気相成長(CVD;Chemical Vapor Deposition)法、スパッタリング法等を適用することが望ましい。しかしながら、(Pr,Ca)MnO3 系材料ではMOD法での成膜例があるものの、非特許文献2および特許文献1の材料系をレーザーアブレーション法以外の方法で作製して抵抗変化特性が得られたという報告は、本発明らの知る限り、なされていない。
したがって、この発明が解決しようとする課題は、シリコン基板を用いた場合にも、抵抗変化材料と基板や金属電極との間に反応等が生じるのを防止することができ、良好な電気特性を得ることができる抵抗変化型不揮発性メモリおよびそのような抵抗変化型不揮発性メモリを低コストで製造することができる抵抗変化型不揮発性メモリの製造方法を提供することにある。
この発明が解決しようとする他の課題は、材料選択の幅が広い等の点で有利な抵抗変化層を低コストで形成することができる抵抗変化層の形成方法を提供することにある。
上記課題を解決するために、この発明の第1の発明は、
基板上の第1の電極と、
第1の電極上の導電性酸化物層と、
導電性酸化物層上の抵抗変化層と、
抵抗変化層上の第2の電極とを有する
ことを特徴とする抵抗変化型不揮発性メモリである。
この発明の第2の発明は、
基板上の第1の電極と、
第1の電極上の第1の導電性酸化物層と、
第1の導電性酸化物層上の抵抗変化層と、
抵抗変化層上の第2の導電性酸化物層と、
第2の導電性酸化物層上の第2の電極とを有する
ことを特徴とする抵抗変化型不揮発性メモリである。
この発明の第3の発明は、
抵抗変化層と、
抵抗変化層の一端と電気的に接続された第1の電極と、
抵抗変化層の他端と電気的に接続された第2の電極とを有する抵抗変化型不揮発性メモリにおいて、
抵抗変化層の厚さが10〜250nmである
ことを特徴とするものである。
この発明の第4の発明は、
基板上の第1の電極と、
第1の電極上の導電性酸化物層と、
導電性酸化物層上の抵抗変化層と、
抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリであって、
抵抗変化層の厚さが10〜250nmである
ことを特徴とするものである。
この発明の第5の発明は、
基板上の第1の電極と、
第1の電極上の第1の導電性酸化物層と、
第1の導電性酸化物層上の抵抗変化層と、
抵抗変化層上の第2の導電性酸化物層と、
第2の導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリであって、
抵抗変化層の厚さが10〜250nmである
ことを特徴とするものである。
この発明の第6の発明は、
導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
導電性酸化物基板の一主面の第2の部位の上の抵抗変化層と、
抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリにおいて、
抵抗変化層の厚さが10〜250nmである
ことを特徴とするものである。
この発明の第7の発明は、
導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
導電性酸化物基板の一主面の第2の部位の上の抵抗変化層と、
抵抗変化層上の導電性酸化物層と、
導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリであって、
抵抗変化層の厚さが10〜250nmである
ことを特徴とするものである。
この発明の第8の発明は、
抵抗変化層と、
抵抗変化層の一端と電気的に接続された第1の電極と、
抵抗変化層の他端と電気的に接続された第2の電極とを有し、
第1の電極と抵抗変化層との間および第2の電極と抵抗変化層との間の少なくとも一方に導電性酸化物層が設けられている抵抗変化型不揮発性メモリの製造方法であって、
抵抗変化層を有機金属分解法によって形成するようにした
ことを特徴とするものである。
この発明の第9の発明は、
基板上の第1の電極と、
第1の電極上の導電性酸化物層と、
導電性酸化物層上の抵抗変化層と、
抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
抵抗変化層を有機金属分解法によって形成するようにした
ことを特徴とするものである。
この発明の第10の発明は、
基板上の第1の電極と、
第1の電極上の第1の導電性酸化物層と、
第1の導電性酸化物層上の抵抗変化層と、
抵抗変化層上の第2の導電性酸化物層と、
第2の導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
抵抗変化層を有機金属分解法によって形成するようにした
ことを特徴とするものである。
この発明の第11の発明は、
導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
導電性酸化物基板の一主面の第2の部位の上の抵抗変化層と、
抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
抵抗変化層を有機金属分解法によって形成するようにした
ことを特徴とするものである。
この発明の第12の発明は、
導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
導電性酸化物基板の一主面の第2の部位の上の抵抗変化層と、
抵抗変化層上の導電性酸化物層と、
導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
抵抗変化層を有機金属分解法によって形成するようにした
ことを特徴とするものである。
第8〜第12の発明においては、好適には、抵抗変化層および導電性酸化物層を有機金属分解法によって形成し、好適には、一方を形成した後、引き続いて他方を形成する。
この発明の第13の発明は、
遷移金属を0.01〜10モル%ドープした化学式ABO3 またはBO2 で表される物質であって、AがMg、Ca、SrおよびBaからなる群より選ばれた少なくとも一種からなり、BがTi、ZrおよびHfからなる群より選ばれた少なくとも一種からなる抵抗変化層を有機金属分解法によって形成するようにした
ことを特徴とする抵抗変化層の形成方法である。
この発明において、抵抗変化層は、特に限定していない限り、どのような抵抗変化材料からなるものであってもよいが、典型的には、例えば、遷移金属を0.01〜10モル%ドープした化学式ABO3 またはBO2 で表される物質(酸化物)であって、AがMg、Ca、SrおよびBaからなる群より選ばれた少なくとも一種からなり、BがTi、ZrおよびHfからなる群より選ばれた少なくとも一種からなるものからなる。ドープする遷移金属は、一般的には、Cr、Mn、V、Fe、Co、NiおよびCuからなる群より選ばれた少なくとも一種からなる。この抵抗変化材料の具体例を挙げると、Crを0.01〜10モル%ドープしたSrTiO3 またはSrZrO3 である。
抵抗変化層の厚さは、特に限定していない限り、どのような厚さでもよいが、典型的には10〜250nmあるいは20〜250nmあるいは50〜250nm、特に、例えば10〜120nmあるいは10〜100nmあるいは20〜120nmあるいは20〜100nm、さらには50〜120nmあるいは50〜100nmである。
第1の電極および第2の電極は、特に限定していない限り、種々の材料によって形成することができるが、典型的には、少なくとも第1の電極は金属電極である。第1の電極および第2の電極は、好適には、Ir、Pt、Ru、Rh、Pd、Au、Cr、Ni、CuおよびAlからなる群より選ばれた少なくとも一種(単体金属または合金)からなる単層構造または多層構造を有する。
導電性酸化物層、第1の導電性酸化物層、第2の導電性酸化物層および導電性酸化物基板は、種々の導電性酸化物からなるものであってよく、必要に応じて選ばれるが、具体的には、ペロブスカイト構造を基本とした酸化物群、例えば、LaドープSrTiO3 、NbドープSrTiO3 、SrRuO3 、Sr2 RuO4 、SrCrO3 、LaTiO3 、(La,Sr)Cu2 4 、(Nd,Ce)Cu2 4 およびYBa2 Cu3 7-x からなる群より選ばれた少なくとも一種からなり、これらの物質を1種または2種以上用いた単層構造または多層構造を有する。この導電性酸化物としては、導電性酸化物層、第1の導電性酸化物層、第2の導電性酸化物層または導電性酸化物基板と抵抗変化層とがそれらの界面で結晶学的により整合するようにし、良好な結晶構造を得る観点より、好適には、抵抗変化層に使用する抵抗変化材料と似通った結晶構造および組成を有するものが選ばれる。例えば、CrをドープしたSrTiO3 を抵抗変化材料として用いる場合には、導電性酸化物としてLaをドープしたSrTiO3 あるいはNbをドープしたSrTiO3 を用いる。
第2、第5および第10の発明のように抵抗変化層を第1の導電性酸化物層と第2の導電性酸化物層とで挟んだ構造、あるいは、第7および第12の発明のように抵抗変化層を導電性酸化物基板と導電性酸化物層とで挟んだ構造とする場合、これらの第1の導電性酸化物層と第2の導電性酸化物層あるいは導電性酸化物基板と導電性酸化物層とは、抵抗変化型不揮発性メモリの経時劣化を最も有効に防止する観点より、最も好適には、結晶構造、結晶方位、組成および厚さともほぼ同一とする。
基板は、導電性のものであっても非導電性のものであってもよい。この基板としては、好適には、従来のLSI技術と整合し、酸化物単結晶基板と比較して安価で大口径のものも容易に得られ、しかも結晶性にも優れた単結晶のシリコン基板が用いられるが、他の基板、例えば、酸化物単結晶基板を用いてもよい。
上述のように構成されたこの発明によれば、第1の電極と抵抗変化層との間に熱的および化学的に安定な導電性酸化物層、第1の導電性酸化物層または導電性酸化物基板が設けられていることにより、これらがバッファ層として働く結果、基板としてシリコン基板を用いたり、第1の電極として金属電極を用いたりした場合においても、成膜時あるいはその後のプロセスにおける抵抗変化層と基板や第1の電極との間の反応等を防止することができ、抵抗変化層と第1の電極との接合を電気的に良好なものとすることができる。
また、抵抗変化層を第1の導電性酸化物層と第2の導電性酸化物層とで挟んだ構造あるいは抵抗変化層を導電性酸化物基板と導電性酸化物層とで挟んだ構造、すなわち物質的に見て抵抗変化層に関して対称な構造とすることにより、抵抗変化層の一方の側にだけ導電性酸化物層あるいは導電性酸化物基板を設けた場合に比べて、経時劣化を有効に防止することができる。
さらに、抵抗変化層を有機金属分解法によって形成することにより、大面積の成膜を簡便に行うことができる。
この発明によれば、抵抗変化層と第1の電極との良好な電気的接合を得ることができるため、抵抗変化型不揮発性メモリの電気特性を良好にすることができ、安定したメモリ特性を得ることができる。
また、有機金属分解法という大量生産に適した簡便な方法で抵抗変化層を形成することにより、抵抗変化型不揮発性メモリを低コストで製造することができる。
さらに、化学式ABO3 またはBO2 で表される物質からなる抵抗変化層は、材料選択の幅が広いため、抵抗変化型不揮発性メモリの設計自由度が高く、所望の特性の抵抗変化型不揮発性メモリを得る上で有利である。
以下、この発明の実施形態について図面を参照しながら説明する。
図1はこの発明の第1の実施形態による抵抗変化型不揮発性メモリを示す。
図1に示すように、この抵抗変化型不揮発性メモリにおいては、基板11上に密着層12を介して下部電極としての金属電極13が設けられ、その上に導電性酸化物層14および抵抗変化層15が順次積層され、その上に上部電極としての金属電極16が設けられている。
基板11としては、例えば、Si基板のほか、LaドープSrTiO3 等からなる導電性酸化物基板を用いることができる。金属電極13としては、Ir、Pt、Ru、Rh、Pd、Au、Cr、Ni、Cu等の単体金属あるいはこれらの合金からなるものを用いることができるが、その他の金属または合金からなるものを用いてもよい。また、金属電極13は、これらの材料からなる単層膜または多層膜からなる。金属電極16も金属電極13と同様である。密着層12は、基板11と金属電極13との密着性を向上させ、それらの間の接合を良好に形成するためのものであり、具体的には、例えば、SiO2 、Ti、TiO2 、IrO2 、RuO2 、TiAlN等からなる膜やこれらの膜を2層以上積層したものを用いることができる。抵抗変化層15に用いる抵抗変化材料は、例えば、既に挙げたものの中から必要に応じて選ぶことができる。抵抗変化層15の厚さは、一般的には10〜250nm、好適には50〜120nmである。導電性酸化物層14に用いる導電性酸化物としては、好適には、その上にある抵抗変化層15に用いる抵抗変化材料と似通った結晶構造および組成を有するものを用いることができる。例えば、抵抗変化層15に用いる抵抗変化材料としてCrをドープしたSrTiO3 を選択した場合、導電性酸化物層14に用いる導電性酸化物としてはLaをドープしたSrTiO3 あるいはNbをドープしたSrTiO3 が適している。導電性酸化物層14に用いる導電性酸化物の体積抵抗率は室温で1Ωcm以下であることが望ましい。
上述のように構成された抵抗変化型不揮発性メモリにおいては、金属電極13と金属電極16との間に所定の電圧パルスを印加して抵抗変化層15の抵抗値を所定の値に設定することにより情報の書き込みを行い、金属電極13と金属電極16との間に所定の電圧を印加した時に流れる電流を検出することにより情報の読み出しを行う。
上述のように構成された抵抗変化型不揮発性メモリは、例えば次のような方法で製造することができる。
まず、基板11上にCVD法、スパッタリング法等により密着層12を形成した後、その上にスパッタリング法、真空蒸着法等により金属電極13を形成する。次に、この金属電極13上に導電性酸化物層14および抵抗変化層15を順次形成する。これらの導電性酸化物層14および抵抗変化層15の形成方法としては、MOD法、CVD法、スパッタリング法等が用いられるが、その中でも、MOD法は組成制御性に優れ、最も簡便で、大面積基板への展開にも有利な成膜手法である。この後、抵抗変化層15上にスパッタリング法、真空蒸着法等により金属電極16を形成する。
上記のMOD法について説明すると次のとおりである。
MOD法では、金属カルボン酸塩、金属アルコキシド、金属アセチルアセトナート等の金属錯体を適当な溶媒と組み合わせて使用する例が多い。例えば、CrをドープしたSrTiO3 やLaをドープしたSrTiO3 を成膜する場合、Sr成分の原料としてはカルボン酸ストロンチウム、Ti成分の原料としてはチタンアルコキシド、Cr成分の原料としてはカルボン酸クロム、La成分の原料としてはカルボン酸ランタンをそれぞれ用いることができる。カルボン酸ストロンチウム、カルボン酸クロム、カルボン酸ランタンの一般式はそれぞれSr(Cn 2n-1COO)2 、Cr(Cn 2n-1COO)3 、La(Cn 2n-1COO)3 で表され、具体的には下記のカルボン酸のSr塩、Cr塩、La塩が挙げられる。すなわち、これらのカルボン酸は、2−エチルへキシル酸、酢酸、n−酪酸、n−カプロン酸、2−メチルブタン、2−エチル酪酸、2,2−ジメチルブタン、イソ吉草酸、3,3−ジメチル酪酸、2,3−ジメチル酪酸、4−メチルペンタン酸、n−吉草酸、2−メチル吉草酸、3−メチル吉草酸、n−ヘキサン酸、n−カプリル酸、2−エチルヘキシル酸、5−メチルカプロン酸、イソカプリル酸、乳酸、α−オキシ酪酸、β−オキシ酪酸、α−オキソイソ酪酸、ペラルゴン酸、カプリン酸、ラウリン酸等である。
チタンアルコキシドの一般式はTi(Cn 2n+1O)4 で表され、具体的には下記のチタンのアルコキシドが挙げられる。すなわち、これらのアルコキシドは、メトキシ、エトキシ、プロポキシ、イソプロキシ、ブトキシ、イソブトキシ、アミロキシド等である。
これらのMOD原料を溶解させる有機溶剤としては、エステル、アルコール、カルボン酸のいずれか、あるいはこれらを混合したものを用いることができる。例えば、有機溶剤のエステルとしては、酢酸イソアミル、酢酸エチル、酢酸プロピル、酢酸n−ブチル、酢酸sec−ブチル、酢酸tert−ブチル、酢酸イソアミル、酢酸n−アミル、酢酸tert−アミル等がある。有機溶剤のアルコールとしては、1−プロパノール、1−ブタノール、1−ペンタノール、2−プロパノール、2−ブタノール、2−ペンタノール、2−メチル−2−ペンタノール、イソブチルアルコール、イソアミルアルコール等がある。カルボン酸としては、カルボン酸ストロンチウム、カルボン酸クロム、カルボン酸ランタンを構成するカルボン酸の例として先に挙げたものが望ましい。
このような有機溶媒に上記有機金属を、所定の組成比で、かつ酸化物換算の合計濃度が所定の重量%となるように溶解させて得られた溶液がMOD溶液である。
MOD法では、このMOD溶液を金属電極13上に塗布し、乾燥、仮焼、本焼成を行うことにより所望の組成を有する薄膜を形成する。
以上のように、この第1の実施形態によれば、金属電極13上に導電性酸化物層14を介して抵抗変化層15を設けているので、この導電性酸化物層14がバッファ層として働く結果、抵抗変化層15の成膜時やその後のプロセスにおいてこの抵抗変化層15が金属電極13やSi等からなる基板11と反応するのを有効に防止することができ、抵抗変化層15と金属電極13との接合を電気的に良好なものとすることができる。このため、安定した抵抗変化特性、したがって安定したメモリ特性を得ることができる。
また、この第1の実施形態によれば、既に述べたように、MOD法という簡便な成膜手法を用いてABO3 またはBO2 系の物質からなる抵抗変化層15を形成して良好な抵抗変化特性、したがってメモリ特性を得ることができ、しかも基板11として、既に述べたような多くの利点を有するSi基板を用いることができる。このようにMOD法をSi基板上の抵抗変化層15の形成に適用することができることは、産業上極めて大きな利点となる。
次に、この発明の第2の実施形態による抵抗変化型不揮発性メモリについて説明する。図2はこの抵抗変化型不揮発性メモリを示す。
図2に示すように、この抵抗変化型不揮発性メモリにおいては、基板11上に密着層12を介して下部電極としての金属電極13が設けられ、その上に導電性酸化物層14、抵抗変化層15および導電性酸化物層17が順次積層され、その上に上部電極としての金属電極16が設けられている。すなわち、この抵抗変化型不揮発性メモリにおいては、金属電極13と抵抗変化層15との間に導電性酸化物層14が設けられているだけでなく、金属電極16と抵抗変化層15との間にも導電性酸化物層17が設けられており、物質的に見ると抵抗変化層15に関して上下層が対称な構造となっている。ここで、導電性酸化物層17の結晶構造、結晶方位、組成および厚さは、必ずしも導電性酸化物層14の結晶構造、結晶方位、組成および厚さと同一でなくてもよいが、導電性酸化物層14の結晶構造、結晶方位、組成および厚さと同一にすることにより、抵抗変化層15に関して上下層を完全に対称な構造とすることができる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第2の実施形態によれば、金属電極13上に導電性酸化物層14を介して抵抗変化層14を設け、さらにその上に導電性酸化物層17を介して金属電極16を設けているので、これらの導電性酸化物層14、17がバッファ層として働く結果、抵抗変化層15の成膜時やその後のプロセスにおいてこの抵抗変化層15が金属電極13、16やSi等からなる基板13と反応するのを有効に防止することができ、抵抗変化層15と金属電極13、16との接合を電気的に良好なものとすることができる。このため、安定した抵抗変化特性、したがって安定したメモリ特性を得ることができる。
さらに、物質的に見て抵抗変化層15に関して上下層が対称な構造となっているため、特に導電性酸化物層14、17の結晶構造、結晶方位、組成および厚さを互いに同一とすることにより抵抗変化層15に関して上下層が完全に対称な構造となるため、非対称な構造の場合に比べて、抵抗変化型不揮発性メモリの書き込み動作および読み出し動作を繰り返し行った時に抵抗変化層15と金属電極13、16との接合の一方が他方に比べてより速く劣化するのを抑えることができる。このため、抵抗変化型不揮発性メモリの経時劣化を有効に防止することができる。
上記の利点に加えて、第1の実施形態と同様に、MOD法という簡便な成膜手法を用いてABO3 またはBO2 系の物質からなる抵抗変化層15を形成することにより良好な抵抗変化特性、したがってメモリ特性を得ることができ、しかも基板11としてSi基板を用いることができるという利点を得ることができる。
次に、この発明の第3の実施形態による抵抗変化型不揮発性メモリについて説明する。図3はこの抵抗変化型不揮発性メモリを示す。
図3に示すように、この抵抗変化型不揮発性メモリにおいては、導電性酸化物基板21の一主面の第1の部位に金属電極22が設けられ、導電性酸化物基板21の一主面の第2の部位に抵抗変化層23が積層され、その上に金属電極24が設けられている。抵抗変化層22の厚さは、一般的には10〜250nm、好適には50〜120nmである。導電性酸化物基板21に用いる導電性酸化物としては、好適には、その上にある抵抗変化層22に用いる抵抗変化材料と似通った結晶構造および組成を有するものを用いることができる。例えば、抵抗変化層23に用いる抵抗変化材料としてCrをドープしたSrTiO3 を選択した場合、導電性酸化物基板21に用いる導電性酸化物としてはLaをドープしたSrTiO3 あるいはNbをドープしたSrTiO3 が適している。導電性酸化物基板21に用いる導電性酸化物の体積抵抗率は室温で1Ωcm以下であることが望ましい。金属電極22、24としては、第1の実施形態と同様なものを用いることができる。
上述のように構成された抵抗変化型不揮発性メモリは、例えば次のような方法で製造することができる。
まず、導電性酸化物基板21上に抵抗変化層23を形成する。この抵抗変化層23の形成方法としては、MOD法、CVD法、スパッタリング法等が用いられるが、その中でもMOD法が好ましい。次に、この抵抗変化層23上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして抵抗変化層23をエッチングすることにより所定形状にパターニングするとともに、導電性酸化物基板21の表面を部分的に露出させる。この後、この露出した部分の導電性酸化物基板21の表面に金属電極22を形成するとともに、抵抗変化層23上に金属電極24を形成する。
この第3の実施形態によれば、熱的および化学的に安定な導電性酸化物基板21上に抵抗変化層23を設けており、しかも金属電極22も抵抗変化層23と別の部位の導電性酸化物基板21上に設けているので、抵抗変化層23の成膜時やその後のプロセスにおいてこの抵抗変化層23が金属電極22と反応する問題がない。このため、抵抗変化層23と金属電極22、24との接合を電気的に良好なものとすることができる。したがって、安定した抵抗変化特性、したがって安定したメモリ特性を得ることができる。
上記の利点に加えて、第1の実施形態と同様に、MOD法という簡便な成膜手法を用いてABO3 またはBO2 系の物質からなる抵抗変化層23を形成することにより良好な抵抗変化特性、したがってメモリ特性を得ることができるという利点を得ることができる。
実施例1は第1の実施形態に対応する実施例である。
実施例1に基づいて製造した抵抗変化型不揮発性メモリの構造を図4に示す。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
基板11としてSi(001)基板を用い、その上にSiO2 膜およびTiO2 膜を順次形成して密着層12を形成し、さらにその上に厚さ約100nmのPt膜を形成して金属電極13を形成した。
次に、金属電極13上にMOD法により以下のようにしてLaドープSrTiO3 (001)からなる導電性酸化物層14を形成した。この際のMOD溶液としては、酢酸イソアミルを主溶媒とし、2−エチルへキシル酸ストロンチウム、2−エチルへキシル酸ランタン、チタンイソプロポキシドを溶質とし、金属組成比がSr:Ti:La=100:100:0.5となるように、かつ、酸化物に換算した濃度が6重量%となるように調整したものを用いた。そして、この6重量%濃度のMOD溶液を金属電極13上にスピンコート法によって塗布し、電気炉にて酸素中800℃で10分の熱処理を行い、導電性酸化物層14として、導電性を有するLaドープSrTiO3 膜を得た。得られたLaドープSrTiO3 膜の厚さは80〜90nm程度であった。
次に、導電性酸化物層14上にMOD法によりCrドープSrTiO3 (001)からなる抵抗変化層15を形成した。この際のMOD溶液としては、酢酸イソアミルを主溶媒とし、2−エチルへキシル酸ストロンチウム、2−エチルへキシル酸クロム、チタンイソプロポキシドを溶質とし、金属組成比がSr:Ti:Cr=100:100:0.2となるように、かつ、酸化物に換算した濃度が6重量%となるように調整したものを用いた。そして、この6重量%濃度のMOD溶液を導電性酸化物層14上にスピンコート法によって塗布し、電気炉にて酸素中800℃で10分の熱処理を行い、抵抗変化層15として、CrドープSrTiO3 膜を得た。得られたCrドープSrTiO3 膜の厚さは80〜90nm程度であった。
次に、導電性酸化物層14および抵抗変化層15をエッチングにより所定形状にパターニングした。この後、1mmφの穴の明いたマスクを通してAuを真空蒸着することによって抵抗変化層15上に金属電極16を形成した。
図5にこの抵抗変化型不揮発性メモリの電流電圧(IV)特性を示す。この抵抗変化型不揮発性メモリの上部電極、すなわち金属電極16に正の電圧を印加したときが、IV特性の正の方向に一致する。各測定点ではステップ電圧を印加後、10秒待ってから電流値を測定した。図5より、印加電圧が正方向のときに電流が多く流れる傾向があるが、明確なヒステリシスが得られており、抵抗値が可逆的に変化していることが分かった。MOD法により形成された厚さが80〜90nmと薄いCrドープSrTiO3 膜からなる抵抗変化層15を用いてこのような良好な抵抗変化特性が得られることは、これまでに全く報告されていないことである。
実施例2は第2の実施形態に対応する実施例である。
実施例2に基づいて製造した抵抗変化型不揮発性メモリの構造を図6に示す。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
基板11としてSi(001)基板を用い、その上に実施例1と同様にして密着層12および金属電極13を形成した。
次に、金属電極13上に実施例1と同様にしてMOD法によりLaドープSrTiO3 (001)からなる導電性酸化物層14を形成した。
次に、導電性酸化物層14上に実施例1と同様にしてMOD法によりCrドープSrTiO3 (001)からなる抵抗変化層15を形成した。
次に、抵抗変化層15上に実施例1と同様にしてMOD法により、導電性を有するLaドープSrTiO3 (001)からなる導電性酸化物層17を形成した。この導電性酸化物層17の厚さは導電性酸化物層14の厚さと同一である。
次に、導電性酸化物層14、抵抗変化層15および導電性酸化物層17をエッチングにより所定形状にパターニングした。この後、1mmφの穴の明いたマスクを通してAuを真空蒸着することによって導電性酸化物層17上に金属電極16を形成した。
図7にこの抵抗変化型不揮発性メモリのIV特性を示す。各測定点ではステップ電圧を印加後、10秒待ってから電流値を測定した。図7より、明確なヒステリシスが得られており、抵抗値が可逆的に変化していることが分かり、また、導電性酸化物層14、抵抗変化層15および導電性酸化物層17が対称構造を有することを反映してヒステリシス曲線は対称になっていることが分かる。
実施例3は第3の実施形態に対応する実施例である。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
導電性酸化物基板21としてLaを0.5原子%ドープしたSrTiO3 (001)基板を用いた。
導電性酸化物基板21上に実施例1と同様にしてMOD法によりCrドープSrTiO3 (001)からなる抵抗変化層23を形成した。
次に、抵抗変化層23をエッチングにより所定形状にパターニングした。この後、1mmφの穴の明いたマスクを通してAuを真空蒸着することによって、導電性酸化物基板21上に金属電極22を、抵抗変化層23上に金属電極24を形成した。
図8にこの抵抗変化型不揮発性メモリのIV特性を示す。各測定点ではステップ電圧を印加後、10秒待ってから電流値を測定した。図8より、明確なヒステリシスが得られており、抵抗値が可逆的に変化していることが分かった。
比較例
比較例は、実施例1において導電性酸化物層14を用いない抵抗変化型不揮発性メモリである。
この抵抗変化型不揮発性メモリの構造を図9に示す。
この抵抗変化型不揮発性メモリの製造方法は、導電性酸化物層14を形成しないことを除いて、実施例1と同様である。
この抵抗変化型不揮発性メモリのIV特性を図10に示す。図10から分かるように、電流値が安定せず、ブレークダウンを引き起こしやすい特徴があり、安定したヒステリシスは得られなかった。図10を図5と比較すると、金属電極13と抵抗変化層15との間に導電性酸化物層14を設けることによる特性向上が明らかである。
以上、この発明の実施形態および実施例について具体的に説明したが、この発明は上述の実施形態および実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態および実施例において挙げた数値、構造、材料、プロセスなどはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、材料、プロセスなどを用いてもよい。
この発明の第1の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第2の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第3の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第1の実施形態に対応する実施例1による抵抗変化型不揮発性メモリを示す断面図である。 図4に示す抵抗変化型不揮発性メモリのIV特性を示す略線図である。 この発明の第2の実施形態に対応する実施例2による抵抗変化型不揮発性メモリを示す断面図である。 図6に示す抵抗変化型不揮発性メモリのIV特性を示す略線図である。 この発明の第3の実施形態に対応する実施例3による抵抗変化型不揮発性メモリのIV特性を示す略線図である。 比較例による抵抗変化型不揮発性メモリを示す断面図である。 図9に示す抵抗変化型不揮発性メモリのIV特性を示す略線図である。
符号の説明
11…基板、12…密着層、13、16、22、24…金属電極、14、17…導電性酸化物層、15、23…抵抗変化層、21…導電性酸化物基板

Claims (22)

  1. 基板上の第1の電極と、
    上記第1の電極上の導電性酸化物層と、
    上記導電性酸化物層上の抵抗変化層と、
    上記抵抗変化層上の第2の電極とを有する
    ことを特徴とする抵抗変化型不揮発性メモリ。
  2. 上記抵抗変化層が、遷移金属を0.01〜10モル%ドープした化学式ABO3 またはBO2 で表される物質であって、AがMg、Ca、SrおよびBaからなる群より選ばれた少なくとも一種からなり、BがTi、ZrおよびHfからなる群より選ばれた少なくとも一種からなるものからなることを特徴とする請求項1記載の抵抗変化型不揮発性メモリ。
  3. 上記遷移金属が、Cr、Mn、V、Fe、Co、NiおよびCuからなる群より選ばれた少なくとも一種からなることを特徴とする請求項2記載の抵抗変化型不揮発性メモリ。
  4. 少なくとも上記第1の電極が金属電極であることを特徴とする請求項1記載の抵抗変化型不揮発性メモリ。
  5. 少なくとも上記第1の電極が、Ir、Pt、Ru、Rh、Pd、Au、Cr、Ni、CuおよびAlからなる群より選ばれた少なくとも一種からなる単層構造または多層構造を有することを特徴とする請求項1記載の抵抗変化型不揮発性メモリ。
  6. 上記導電性酸化物層が、LaドープSrTiO3 、NbドープSrTiO3 、SrRuO3 、Sr2 RuO4 、SrCrO3 、LaTiO3 、(La,Sr)Cu2 4 、(Nd,Ce)Cu2 4 およびYBa2 Cu3 7-x からなる群より選ばれた少なくとも一種からなることを特徴とする請求項1記載の抵抗変化型不揮発性メモリ。
  7. 上記抵抗変化層が、Crを0.01〜10モル%ドープしたSrTiO3 またはSrZrO3 からなり、上記導電性酸化物層がLaドープSrTiO3 からなることを特徴とする請求項1記載の抵抗変化型不揮発性メモリ。
  8. 上記基板がシリコン基板であることを特徴とする請求項1記載の抵抗変化型不揮発性メモリ。
  9. 基板上の第1の電極と、
    上記第1の電極上の第1の導電性酸化物層と、
    上記第1の導電性酸化物層上の抵抗変化層と、
    上記抵抗変化層上の第2の導電性酸化物層と、
    上記第2の導電性酸化物層上の第2の電極とを有する
    ことを特徴とする抵抗変化型不揮発性メモリ。
  10. 抵抗変化層と、
    上記抵抗変化層の一端と電気的に接続された第1の電極と、
    上記抵抗変化層の他端と電気的に接続された第2の電極とを有する抵抗変化型不揮発性メモリにおいて、
    上記抵抗変化層の厚さが10〜250nmである
    ことを特徴とする抵抗変化型不揮発性メモリ。
  11. 基板上の第1の電極と、
    上記第1の電極上の導電性酸化物層と、
    上記導電性酸化物層上の抵抗変化層と、
    上記抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリであって、
    上記抵抗変化層の厚さが10〜250nmである
    ことを特徴とする抵抗変化型不揮発性メモリ。
  12. 基板上の第1の電極と、
    上記第1の電極上の第1の導電性酸化物層と、
    上記第1の導電性酸化物層上の抵抗変化層と、
    上記抵抗変化層上の第2の導電性酸化物層と、
    上記第2の導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリであって、
    上記抵抗変化層の厚さが10〜250nmである
    ことを特徴とする抵抗変化型不揮発性メモリ。
  13. 導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
    上記導電性酸化物基板の上記一主面の第2の部位の上の抵抗変化層と、
    上記抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリにおいて、
    上記抵抗変化層の厚さが10〜250nmである
    ことを特徴とする抵抗変化型不揮発性メモリ。
  14. 導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
    上記導電性酸化物基板の上記一主面の第2の部位の上の抵抗変化層と、
    上記抵抗変化層上の導電性酸化物層と、
    上記導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリであって、
    上記抵抗変化層の厚さが10〜250nmである
    ことを特徴とする抵抗変化型不揮発性メモリ。
  15. 抵抗変化層と、
    上記抵抗変化層の一端と電気的に接続された第1の電極と、
    上記抵抗変化層の他端と電気的に接続された第2の電極とを有し、
    上記第1の電極と上記抵抗変化層との間および上記第2の電極と上記抵抗変化層との間の少なくとも一方に導電性酸化物層が設けられている抵抗変化型不揮発性メモリの製造方法であって、
    上記抵抗変化層を有機金属分解法によって形成するようにした
    ことを特徴とする抵抗変化型不揮発性メモリの製造方法。
  16. 上記抵抗変化層および上記導電性酸化物層を有機金属分解法によって形成するようにしたことを特徴とする請求項15記載の抵抗変化型不揮発性メモリの製造方法。
  17. 上記抵抗変化層の厚さが10〜250nmであることを特徴とする請求項15記載の抵抗変化型不揮発性メモリの製造方法。
  18. 基板上の第1の電極と、
    上記第1の電極上の導電性酸化物層と、
    上記導電性酸化物層上の抵抗変化層と、
    上記抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
    上記抵抗変化層を有機金属分解法によって形成するようにした
    ことを特徴とする抵抗変化型不揮発性メモリの製造方法。
  19. 基板上の第1の電極と、
    上記第1の電極上の第1の導電性酸化物層と、
    上記第1の導電性酸化物層上の抵抗変化層と、
    上記抵抗変化層上の第2の導電性酸化物層と、
    上記第2の導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
    上記抵抗変化層を有機金属分解法によって形成するようにした
    ことを特徴とする抵抗変化型不揮発性メモリの製造方法。
  20. 導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
    上記導電性酸化物基板の上記一主面の第2の部位の上の抵抗変化層と、
    上記抵抗変化層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
    上記抵抗変化層を有機金属分解法によって形成するようにした
    ことを特徴とする抵抗変化型不揮発性メモリの製造方法。
  21. 導電性酸化物基板の一主面の第1の部位の上の第1の電極と、
    上記導電性酸化物基板の上記一主面の第2の部位の上の抵抗変化層と、
    上記抵抗変化層上の導電性酸化物層と、
    上記導電性酸化物層上の第2の電極とを有する抵抗変化型不揮発性メモリの製造方法であって、
    上記抵抗変化層を有機金属分解法によって形成するようにした
    ことを特徴とする抵抗変化型不揮発性メモリの製造方法。
  22. 遷移金属を0.01〜10モル%ドープした化学式ABO3 またはBO2 で表される物質であって、AがMg、Ca、SrおよびBaからなる群より選ばれた少なくとも一種からなり、BがTi、ZrおよびHfからなる群より選ばれた少なくとも一種からなる抵抗変化層を有機金属分解法によって形成するようにした
    ことを特徴とする抵抗変化層の形成方法。
JP2003355896A 2003-10-16 2003-10-16 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 Pending JP2005123361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003355896A JP2005123361A (ja) 2003-10-16 2003-10-16 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003355896A JP2005123361A (ja) 2003-10-16 2003-10-16 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法

Publications (1)

Publication Number Publication Date
JP2005123361A true JP2005123361A (ja) 2005-05-12

Family

ID=34613298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355896A Pending JP2005123361A (ja) 2003-10-16 2003-10-16 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法

Country Status (1)

Country Link
JP (1) JP2005123361A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644869B1 (ko) 2005-06-24 2006-11-14 광주과학기술원 결정성 산화막의 저항변화를 이용한 비휘발성 기억소자
WO2007010746A1 (ja) * 2005-07-20 2007-01-25 Sharp Kabushiki Kaisha 可変抵抗素子を備えた半導体記憶装置
WO2007013174A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
WO2007055071A1 (ja) * 2005-11-11 2007-05-18 Sharp Kabushiki Kaisha 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法
JP2007227922A (ja) * 2006-02-20 2007-09-06 Samsung Electronics Co Ltd 非晶質合金酸化層を含む不揮発性メモリ素子
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子
JP2007243183A (ja) * 2006-03-10 2007-09-20 Samsung Electronics Co Ltd 抵抗性メモリ素子
JP2008034641A (ja) * 2006-07-28 2008-02-14 Sharp Corp 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置
KR100824294B1 (ko) 2006-08-01 2008-04-22 한국화학연구원 화학 증착법에 의한 비휘발성 ReRAM 소자용 철 산화물박막의 제조 방법
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
WO2009025037A1 (ja) * 2007-08-22 2009-02-26 Fujitsu Limited 抵抗変化型素子
WO2009038032A1 (ja) * 2007-09-18 2009-03-26 Nec Corporation 抵抗変化素子および半導体記憶装置
US7759765B2 (en) 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US7764160B2 (en) 2006-09-28 2010-07-27 Fujitsu Limited Variable-resistance element
US8188466B2 (en) 2006-10-16 2012-05-29 Fujitsu Limited Resistance variable element
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
TWI399830B (zh) * 2010-09-09 2013-06-21 Winbond Electronics Corp 電阻式非揮發性記憶體
US8525142B2 (en) 2006-05-04 2013-09-03 Samsung Electronics Co., Ltd. Non-volatile variable resistance memory device and method of fabricating the same
US8614125B2 (en) 2007-02-16 2013-12-24 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227980A (ja) * 1995-02-21 1996-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH09252091A (ja) * 1996-03-14 1997-09-22 Toshiba Corp 誘電体薄膜素子
JPH11145391A (ja) * 1997-11-04 1999-05-28 Nec Corp 薄膜キャパシタ及びその製造方法
JP2000058792A (ja) * 1998-07-20 2000-02-25 Internatl Business Mach Corp <Ibm> 超薄膜キャパシタおよびdram
JP2001080996A (ja) * 1999-09-09 2001-03-27 Fuji Xerox Co Ltd 薄膜構造体
JP2001189437A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 半導体装置およびその製造方法
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
JP2003282838A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227980A (ja) * 1995-02-21 1996-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH09252091A (ja) * 1996-03-14 1997-09-22 Toshiba Corp 誘電体薄膜素子
JPH11145391A (ja) * 1997-11-04 1999-05-28 Nec Corp 薄膜キャパシタ及びその製造方法
JP2000058792A (ja) * 1998-07-20 2000-02-25 Internatl Business Mach Corp <Ibm> 超薄膜キャパシタおよびdram
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
JP2001080996A (ja) * 1999-09-09 2001-03-27 Fuji Xerox Co Ltd 薄膜構造体
JP2001189437A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 半導体装置およびその製造方法
JP2003282838A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644869B1 (ko) 2005-06-24 2006-11-14 광주과학기술원 결정성 산화막의 저항변화를 이용한 비휘발성 기억소자
WO2007010746A1 (ja) * 2005-07-20 2007-01-25 Sharp Kabushiki Kaisha 可変抵抗素子を備えた半導体記憶装置
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
WO2007013174A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
JP4894757B2 (ja) * 2005-07-29 2012-03-14 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
US7668002B2 (en) 2005-07-29 2010-02-23 Fujitsu Limited Resistance memory element and nonvolatile semiconductor memory
WO2007055071A1 (ja) * 2005-11-11 2007-05-18 Sharp Kabushiki Kaisha 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法
JP2007227922A (ja) * 2006-02-20 2007-09-06 Samsung Electronics Co Ltd 非晶質合金酸化層を含む不揮発性メモリ素子
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子
JP2007243183A (ja) * 2006-03-10 2007-09-20 Samsung Electronics Co Ltd 抵抗性メモリ素子
KR101176543B1 (ko) 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
US8525142B2 (en) 2006-05-04 2013-09-03 Samsung Electronics Co., Ltd. Non-volatile variable resistance memory device and method of fabricating the same
US7759765B2 (en) 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US8110893B2 (en) 2006-07-07 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device mounted with fuse memory
JP2008034641A (ja) * 2006-07-28 2008-02-14 Sharp Corp 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置
KR100824294B1 (ko) 2006-08-01 2008-04-22 한국화학연구원 화학 증착법에 의한 비휘발성 ReRAM 소자용 철 산화물박막의 제조 방법
US7764160B2 (en) 2006-09-28 2010-07-27 Fujitsu Limited Variable-resistance element
US8188466B2 (en) 2006-10-16 2012-05-29 Fujitsu Limited Resistance variable element
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US8350247B2 (en) 2006-11-16 2013-01-08 Samsung Electronics Co., Ltd. Resistive random access memory having a solid solution layer and method of manufacturing the same
US8614125B2 (en) 2007-02-16 2013-12-24 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming the same
US9159914B2 (en) 2007-02-16 2015-10-13 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming the same
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
WO2009025037A1 (ja) * 2007-08-22 2009-02-26 Fujitsu Limited 抵抗変化型素子
WO2009038032A1 (ja) * 2007-09-18 2009-03-26 Nec Corporation 抵抗変化素子および半導体記憶装置
JP5407864B2 (ja) * 2007-09-18 2014-02-05 日本電気株式会社 抵抗変化素子および半導体記憶装置
TWI399830B (zh) * 2010-09-09 2013-06-21 Winbond Electronics Corp 電阻式非揮發性記憶體

Similar Documents

Publication Publication Date Title
JP2005123361A (ja) 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
US11502249B2 (en) Memory element with a reactive metal layer
KR100680563B1 (ko) 불휘발성 반도체 기억장치
CN101432878B (zh) 可变电阻元件及其制造方法
TWI402980B (zh) 具有緩衝層之電阻式記憶結構
JP4772188B2 (ja) 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法
US7580276B2 (en) Nonvolatile memory element
US7743488B2 (en) Manufacturing method for variable resistive element
JP2004273656A (ja) Epir素子及びそれを利用した半導体装置
WO2007010746A1 (ja) 可変抵抗素子を備えた半導体記憶装置
US8749023B2 (en) Resistance-variable memory device and a production method therefor
JP2005203389A (ja) 不揮発性半導体記憶装置の製造方法
JP2006060232A (ja) 不揮発性メモリ素子及びその製造方法
JP2005340806A (ja) バイポーラスイッチングpcmo薄膜の形成方法及びシステム
JP2000208725A (ja) 半導体装置及び半導体装置の製造方法
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
JP3903323B2 (ja) 抵抗変化素子及びそれを用いた不揮発性メモリ
CN102439724A (zh) 铁电阻变存储器及其操作方法、制备方法
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
TW200814295A (en) Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
JP4939414B2 (ja) 可変抵抗素子
US7932505B2 (en) Perovskite transition metal oxide nonvolatile memory element
WO2007055071A1 (ja) 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法
WO2007007608A1 (ja) 半導体記憶装置及びその製造方法
JP2006128718A (ja) 酸化物誘電体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831