TWI399830B - 電阻式非揮發性記憶體 - Google Patents
電阻式非揮發性記憶體 Download PDFInfo
- Publication number
- TWI399830B TWI399830B TW99130481A TW99130481A TWI399830B TW I399830 B TWI399830 B TW I399830B TW 99130481 A TW99130481 A TW 99130481A TW 99130481 A TW99130481 A TW 99130481A TW I399830 B TWI399830 B TW I399830B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxygen
- semiconductor device
- resistive
- volatile memory
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本發明係有關於一種記憶體元件，特別是有關於一種利用氧氣流量控制製程技術，製作低形成電壓與低寫入電壓之電阻式非揮發性記憶體。
近年來，手機、數位相機和MP3隨身聽等消費性電子產品逐漸流行，使得非揮發性記憶體需求量大增。目前市場上的非揮發性記憶體仍以快閃式記憶體(Flash Memory)為主流，但其有操作電壓大、操作速度慢、資料保存性差等缺點，將限制快閃式記憶體未來的發展。此外，在元件微縮製程的趨勢下，過薄的閘極氧化層的穿遂效應，將導致資料保存性不佳，亦是當前嚴重的問題。
目前已有許多新式非揮發性記憶體材料和元件正被積極研發中，包括磁記憶體(MRAM)、相變化記憶體(OUM)和電阻式記憶體(RRAM)等。其中電阻式非揮發性記憶體具有功率消耗低、操作電壓低、寫入抹除時間短、耐久度長、記憶時間長、非破壞性讀取、多狀態記憶、元件製程簡單及可微縮性等優點。A. Beck等人於(100)的鈦酸鍶單晶上利用燃燒融化法形成鉻摻雜的鈦酸鍶單晶，或是利用脈衝雷射濺鍍法成長鉻摻雜的鋯酸鍶薄膜，且利用白金或釕酸鍶作為底電極，得到電阻轉換特性，但使用單晶材料成本過高，且脈衝雷射濺鍍法不適用於量產技術。
傳統的電阻式非揮發性記憶體常發生轉態穩定性不佳等問題，限制其在非揮發性記憶體元件之應用。因此，業界需要一電阻式非揮發性記憶體，具有穩定電阻轉態特性與降低元件之形成電壓與寫入電壓，可增進元件的操作速度及可靠度，使此電阻轉態記憶元件具有實用性。
本發明提供一種半導體元件，包括一下導電層；一電阻轉態層，位於下導電層上方，其中電阻轉態層為包括一少氧層和一多氧層之鋯酸鍶(SrZrO3
)薄膜；一上導電層，位於電阻轉態層上。
本發明提供一種半導體元件之製作方法，包括以下步驟：形成一下導電層；形成一電阻轉態層，於下導電層上方，其中形成電阻轉態層時，採用氧氣流量控制技術，形成包括少氧層和多氧層之鋯酸鍶(SrZrO3
)薄膜；及形成一上導電層，於電阻轉態層上。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
以下提供許多不同實施例或範例，以實行本發明各種不同實施例的特徵。以下將針對特定實施例的構成與排列方式作簡要描述，當然，以下之描述僅是範例，非用來限定本發明。
以下配合第1A圖描述本發明一實施例電阻式非揮發性記憶體100之製作。首先，提供一基板102，在本發明一實施例中，基板102為矽基板。接著，對基板102進行一清洗步驟，在本發明一實施例中，上述清洗步驟為RCA(Radio Corporation of America)清洗。，之後，可利用高溫爐管於基板102表面成長例如二氧化矽(SiO2
)之薄膜做為絕緣層104，絕緣層104係用來隔絕與基板102之間的漏電流。接著，形成一第一金屬層106於絕緣層104上。在本發明一實施例中，第一金屬層106是利用電子束真空蒸鍍(E-beam evaporation)或濺鍍法(sputtering)形成之鈦(Ti)薄膜。後續，形成一第二金屬層108於第一金屬層106上。在本發明一實施例中，第二金屬層108是利用電子束真空蒸鍍(E-beam evaporation)或濺鍍法(sputtering)形成之鉑(Pt)薄膜。值得注意的是，第一金屬層106和第二金屬層108係用作本實施例電阻式非揮發性記憶體100之下導電層(或稱為下電極)。在本發明一實施例中，下導電層之厚度為10nm~1000nm。接著，形成一緩衝層110於第二金屬層108上，在本發明一實施例中，利用交流磁控濺鍍法(RF magnetron sputtering)，於鉑薄膜上成長一鎳酸鑭(LaNiO3
)薄膜做為緩衝層110。在本發明一實施例中，緩衝層110之厚度為10nm~1000nm。在本發明一範例中，鎳酸鑭薄膜的緩衝層110的成長可於250℃下進行，電漿功率密度約為3.3W/cm2
，工作氣壓約為10 mTorr，氣體流量約為40 sccm，氬氣(Ar)/氧氣(O2
)比例約為3：2，所形成之緩衝層110為鎳酸鑭薄膜，且緩衝層110具有一特定之晶體排列方向，例如可具有(100)、(200)或(110)之優選方向。
接下來，進行本發明一重要步驟，形成一電阻轉態層116於緩衝層110上，值得注意的是，本實施例電阻轉態層116是鋯酸鍶薄膜，且於沉積鋯酸鍶(SrZrO3
)薄膜時，利用氧氣流量控制(oxygen flow control，簡稱OFC)技術，改變氧氣/氬氧流量比，以形成多氧與少氧之雙層結構。在本發明一實施例中，可利用交流磁控濺鍍法，於緩衝層110上成長一包括一少氧層112和一多氧層114之無摻雜鋯酸鍶(SrZrO3
)薄膜，作為一電阻轉態層116。在本發明一範例中，電阻轉態層116的厚度為10nm~100nm，電阻轉態層116之成長溫度約為500℃，電漿功率約為3.3 W/cm2
，工作氣壓約為10 mTorr，如圖2A所示，本範例利用氧氣流量控制製程技術沉積鋯酸鍶薄膜時，前50分鐘的鋯酸鍶薄膜濺鍍，只通氬氣(Ar)24 sccm作為濺鍍氣體，以形成少氧之鋯酸鍶薄膜(oxygen deficient layer，簡稱OD layer)。在最後10分鐘的鋯酸鍶薄膜濺鍍，通入流量32 sccm之氧氣(O2
)，其中氬氣/氧氣流量比為3：4，以形成多氧之鋯酸鍶薄膜(oxygen rich layer，簡稱OR layer)。氧氣的加入可做濃度及成分的調整。之後，形成一上導電層118於電阻轉態層116上。本發明一實施例係利用熱蒸鍍法，於電阻轉態層116上形成例如為鋁(Al)薄膜的上導電層118，上導電層118係作為本發明實施例電阻式非揮發性記憶體100之上電極。經過上述製程之後，形成本發明一實施例之電阻式非揮發性記憶體100，如第1A圖所示。
第1B圖顯示比較例之電阻式非揮發性記憶體的剖面示意圖。比較例之電阻式非揮發性記憶體與本發明一實施例之電阻式非揮發性記憶體100的不同處，僅為比較例之電阻式非揮發性記憶體的鋯酸鍶電阻轉態層120在沉積過程中，沒有經過氧氣流量控制製程技術，亦即沉積鋯酸鍶薄膜中，氬氣與氧氣流量全程維持為24與32 sccm(如第2B圖所示)，其餘結構與本發明一實施例之電阻式非揮發性記憶體100相同。
第3圖為本發明一實施例電阻式非揮發性記憶體100之鋯酸鍶薄膜之歐傑電子(Auger electron)分析儀之原子比例縱深分析(depth profile)，圖中清楚顯示鋯酸鍶薄膜為多氧層與少氧層之堆疊結構。第4圖顯示本發明一實施例電阻式非揮發性記憶體之電流電壓特性圖。如第4圖所示，對本發明實施例之電阻式非揮發性記憶體100施加負直流偏壓時，電流會隨著電壓增加而增加，當偏壓達到-2.5V之形成電壓(forming voltage)時，本發明實施例之電阻式非揮發性記憶體100中之電流會突然地從原始狀態(original state；O-state)轉換到低電阻狀態(low resistance state；LRS)。當對本發明實施例之電阻式非揮發性記憶體100施加±0.7V之抹除電壓(turn-off voltage)時，低電阻狀態之電流轉態到高電阻狀態(high resistance state；HRS)。接著，對該元件施加±1.5V之寫入電壓(turn-on voltage)時，電流會由高電阻狀態轉換至低電阻狀態。亦即改變直流電壓的強度就可以改變本發明實施例之電阻式非揮發性記憶體100的電阻值，以達到記憶目的，且電流狀態之間的切換是可重複的，在無外加電源供應下，高低電阻狀態皆能維持其記憶態，可用於非揮發性記憶體之應用。
第5A圖為比較例之電阻式非揮發性記憶體(沒有使用OFC技術)與本發明電阻式非揮發性記憶體(有使用OFC技術)之形成電壓比較圖，圖中顯示本發明電阻式非揮發性記憶體元件有較低的形成電壓(~-2.5V)。第5B圖為比較例之電阻式非揮發性記憶體與本發明電阻式非揮發性記憶體之寫入電壓比較圖，如第5B圖所示，與比較例相比，本發明電阻式非揮發性記憶體元件的寫入電壓較低(~-1.5V)。
第6A~6C圖顯示本發明一實施例電阻式非揮發性記憶體100之轉態機制。第6A~6C圖之結構係經過簡化，將緩衝層110、第一和第二金屬層106、108一併稱為下結構層122，將上導電層118稱為上結構層118，上結構層118與下結構層122間形成有包括多氧層114和少氧層112之電阻轉態層116。第6A圖顯示本發明電阻式非揮發性記憶體100原始狀態之氧空缺128的分佈，如圖所示，少氧層112之氧空缺較多氧層114的氧空缺多。如第6B圖所示，當施加一形成電壓時，本發明電阻式非揮發性記憶體100會於電阻轉態層116中形成導電路徑124、126，使電阻式非揮發性記憶體100從原始狀態(O-state)轉換到低電阻狀態(LRS)，其中多氧層114的導電路徑124(conductive filament)尺寸較少氧層112的導電路徑126小。如第6C圖所示，當施加一抹除電壓時，可打斷多氧層114的導電路徑124，使電阻式非揮發性記憶體100從低電阻狀態(LRS)轉換到高電阻狀態(LRS)，而此時少氧層112中仍可保留殘餘的導電路徑126。當施加一寫入電壓時，可重新形成多氧層114的導電路徑124，使電阻式非揮發性記憶體100從高電阻狀態(HRS)轉換到低電阻狀態(LRS)。值得注意的是，本發明不需於整層電阻轉態層116中，建立或打斷導電路徑，僅需於電阻轉態層116之多氧層114中建立或打斷導電路徑124，即可達成電阻式非揮發性記憶體100低電阻狀態(LRS)和高電阻狀態(HRS)間之轉換。因此，本發明之電阻式非揮發性記憶體100具有較低的抹除電壓和寫入電壓。
第7圖為本發明一實施例第1A圖之電阻式非揮發性記憶體元件結構在施予負的直流抹除與寫入電壓之耐久度測試(endurance test)，此測量條件皆於元件之上電極給予偏壓，且在元件下電極給予接地，其中高電阻狀態與低電阻狀態皆在-0.3 V偏壓下讀取之電流值。如第7圖所示，本發明的電阻式非揮發性記憶體元件在超過550次的連續轉態下，高電阻狀態與低電阻狀態之電阻比仍保有100倍，顯示其優秀之耐久度特性。第8圖為本發明的元件在電壓脈衝(voltage pulse)操作模式下之高低電阻狀態間轉換的電流電壓特性圖，此測量條件皆於電阻式非揮發性記憶體元件之上電極給予電壓脈衝，且在電阻式非揮發性記憶體元件下電極給予接地。如第8圖(a)部分所示，施予寫入電壓於電阻式非揮發性記憶體元件上電極，其脈衝寬度與高度分別為10 ns與-2.5V，將電阻式非揮發性記憶體元件記憶狀態由高電阻狀態轉換至低電阻狀態。接著如第8圖(b)部分所示，施予抹除電壓於電阻式非揮發性記憶體元件上電極，其脈衝寬度與高度分別為10 ns與-1.5V，亦將元件記憶狀態由低電阻狀態轉換至高電阻狀態。
雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。另外，本發明不特別限定於特定說明書中描述之實施例的製程、裝置、製造方法、組成和步驟。熟悉本領域的人士可根據本發明說明書之揭示，進一步發展出與本發明大體上具有相同功能或大體上可達成相同結果之製程、裝置、製造方法、組成和步驟。因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
100．．．電阻式非揮發性記憶體
102．．．基板
104．．．絕緣層
106．．．第一金屬層
108．．．第二金屬層
110．．．緩衝層
112．．．少氧層
114．．．多氧層
116．．．電阻轉態層
118．．．上導電層
120．．．電阻轉態層
122．．．下結構層
124．．．導電路徑
126．．．導電路徑
128．．．氧空缺
第1A圖顯示本發明一實施例電阻式非揮發性記憶體之剖面示意圖。
第1B圖顯示比較例之電阻式非揮發性記憶體的剖面示意圖。
第2A圖為本發明一實施例電阻式非揮發性記憶體製作流程之氣體流量曲線圖。
第2B圖為比較例電阻式非揮發性記憶體製作流程之氣體流量曲線圖。
第3圖為本發明一實施例電阻式非揮發性記憶體100之鋯酸鍶薄膜之歐傑電子分析儀之原子比例縱深分析。
第4圖顯示本發明一實施例電阻式非揮發性記憶體之電流電壓特性圖。
第5A圖為比較例之電阻式非揮發性記憶體與本發明電阻式非揮發性記憶體之形成電壓比較圖。
第5B圖為比較例之電阻式非揮發性記憶體與本發明電阻式非揮發性記憶體之寫入電壓比較圖。
第6A~6C圖顯示本發明一實施例電阻式非揮發性記憶體之轉態機制示意圖。
第7圖為本發明一實施例之電阻式非揮發性記憶體元件結構在施予負的直流抹除與寫入電壓之耐久度測試。
第8圖顯示本發明一實施例電阻式非揮發性記憶體元件在電壓脈衝操作模式下之高低電阻狀態間轉換之電流電壓特性圖。
100．．．電阻式非揮發性記憶體
102．．．基板
104．．．絕緣層
106．．．第一金屬層
108．．．第二金屬層
110．．．緩衝層
112．．．少氧層
114．．．多氧層
116．．．電阻轉態層
118．．．上導電層
Claims (12)
- 一種半導體元件，包括：一下導電層；一電阻轉態層，位於該下導電層上方，其中該電阻轉態層為包括一少氧層和一多氧層之鋯酸鍶薄膜；一上導電層，位於該電阻轉態層上，其中當該半導體元件施加一形成電壓時，會於該電阻轉態層中形成導電路徑，使該半導體元件從原始狀態轉換到低電阻狀態，其中該多氧層的導電路徑相較於該少氧層的導電路徑具有較小的尺寸。
- 如申請專利範圍第1項所述之半導體元件，其中該下導電層包括鈦和鉑之堆疊層。
- 如申請專利範圍第1項所述之半導體元件，其中該上導電層包括鋁。
- 如申請專利範圍第1項所述之半導體元件，尚包括一緩衝層，介於該下導電層和該電阻轉態層之間。
- 如申請專利範圍第4項所述之半導體元件，其中該緩衝層為鎳酸鑭薄膜。
- 如申請專利範圍第1項所述之半導體元件，尚包括一基板，位於該下導電層下方，其中該基板上形成一絕緣層。
- 如申請專利範圍第1項所述之半導體元件，其中該少氧層之氧空缺較該多氧層的氧空缺多。
- 如申請專利範圍第1項所述之半導體元件，其中當施 加一抹除電壓於該半導體元件時，可打斷該多氧層的導電路徑，使該半導體元件從低電阻狀態轉換到高電阻狀態，而此時該少氧層中，仍可保留殘餘的導電路徑。
- 如申請專利範圍第1項所述之半導體元件，其中當施加一寫入電壓時，可重新形成該多氧層的導電路徑，使該半導體元件從高電阻狀態轉換到低電阻狀態。
- 一種半導體元件之製作方法，包括：形成一下導電層；形成一電阻轉態層，於該下導電層上方，其中形成該電阻轉態層時採用氧氣流量控制技術，形成包括一少氧層和一多氧層之鋯酸鍶薄膜；及形成一上導電層，於該電阻轉態層上，其中該氧氣流量控制技術係為在沉積該電阻轉態層之第一段時間，只通氬氣作為濺鍍氣體，以形成該少氧層，在之後第二段時間，通入氧氣，以形成該多氧層。
- 如申請專利範圍第10項所述之半導體元件之製作方法，其中該下導電層包括鈦和鉑之堆疊層。
- 如申請專利範圍第10項所述之半導體元件之製作方法，尚包括形成一緩衝層於該下導電層和該電阻轉態層間，該緩衝層為鎳酸鑭薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99130481A TWI399830B (zh) | 2010-09-09 | 2010-09-09 | 電阻式非揮發性記憶體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99130481A TWI399830B (zh) | 2010-09-09 | 2010-09-09 | 電阻式非揮發性記憶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201212164A TW201212164A (en) | 2012-03-16 |
| TWI399830B true TWI399830B (zh) | 2013-06-21 |
Family
ID=46764522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99130481A TWI399830B (zh) | 2010-09-09 | 2010-09-09 | 電阻式非揮發性記憶體 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI399830B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
| TW200830559A (en) * | 2007-01-12 | 2008-07-16 | Winbond Electronics Corp | Nonvolatile memory and fabrication method thereof |
| TW201029155A (en) * | 2009-01-21 | 2010-08-01 | Nanya Technology Corp | Non-volatile memory cell and fabrication method thereof |
-
2010
- 2010-09-09 TW TW99130481A patent/TWI399830B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
| TW200830559A (en) * | 2007-01-12 | 2008-07-16 | Winbond Electronics Corp | Nonvolatile memory and fabrication method thereof |
| TW201029155A (en) * | 2009-01-21 | 2010-08-01 | Nanya Technology Corp | Non-volatile memory cell and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201212164A (en) | 2012-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101206036B1 (ko) | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 | |
| KR100790882B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
| US7777215B2 (en) | Resistive memory structure with buffer layer | |
| JP7020690B2 (ja) | メモリスタ素子およびその製造の方法 | |
| JP2008135752A (ja) | ドーパントを含む抵抗性メモリ素子及びその製造方法 | |
| Liu et al. | Low programming voltage resistive switching in reactive metal/polycrystalline Pr0. 7Ca0. 3MnO3 devices | |
| JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
| US20160225987A1 (en) | Resistive random access memory with high uniformity and low power consumption and method for fabricating the same | |
| JP2018538701A5 (zh) | ||
| US8519375B2 (en) | Non-volatile memory with oxygen vacancy barrier layer | |
| Mohanty et al. | Interface engineering for 3-bit per cell multilevel resistive switching in AlN based memristor | |
| Zhou et al. | Resistive switching characteristics of Pt/TaOx/HfNx structure and its performance improvement | |
| TWI399830B (zh) | 電阻式非揮發性記憶體 | |
| KR20120022218A (ko) | 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법 | |
| TWI381489B (zh) | 非揮發性記憶體的製造方法 | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ | |
| CN111223986B (zh) | 一种基于氧化铪转变层的银插层选通器件及其制造方法 | |
| TWI500193B (zh) | 記憶體元件與其製程 | |
| US8324068B2 (en) | Nonvolatile memory and fabrication method thereof | |
| TWI611404B (zh) | 未採用活性電極之電阻式記憶體及其製造方法 | |
| US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
| TWI437704B (zh) | 非揮發性記憶體 | |
| KR102432689B1 (ko) | 다중층 선택 소자 및 그 제조 방법 | |
| KR100963828B1 (ko) | 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법 | |
| TWI492371B (zh) | 電阻式隨存記憶體之製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |