TWI381489B - 非揮發性記憶體的製造方法 - Google Patents
非揮發性記憶體的製造方法 Download PDFInfo
- Publication number
- TWI381489B TWI381489B TW98116364A TW98116364A TWI381489B TW I381489 B TWI381489 B TW I381489B TW 98116364 A TW98116364 A TW 98116364A TW 98116364 A TW98116364 A TW 98116364A TW I381489 B TWI381489 B TW I381489B
- Authority
- TW
- Taiwan
- Prior art keywords
- volatile memory
- film
- layer
- memory according
- producing
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本發明係有關於一種非揮發性記憶體元件及其製造方法，尤其是一種電阻式非揮發性記憶體元件及其製造方法。
目前已有許多新式非揮發性記憶體材料和元件正被積極研發中，包括磁記憶體(MRAM)、相變化記憶體(OUM)和電阻式記憶體(RRAM)等。其中電阻式非揮發性記憶體具有功率消耗低、操作電壓低、寫入抹除時間短、耐久力長、記憶時間長、非破壞性讀取、多狀態記憶、元件製程簡單及可微縮性等優點。A. Beck等人於(100)的鈦酸鍶單晶上利用燃燒融化法形成鉻摻雜的鈦酸鍶單晶或是利用脈衝雷射濺鍍法成長鉻摻雜的鋯酸鍶薄膜，且利用白金或釕酸鍶作為底電極，得到電阻轉換特性，但使用單晶材料成本過高，且脈衝雷射濺鍍法不適合大面積薄膜的製作，因此均不適合量產。
有鑑於此，本發明之一實施例係提供一種形成於一基板上之非揮發性記憶體的製造方法，包括於上述基板上形成一下導電層；於上述下導電層上形成一緩衝層，其包含一鎳酸鑭薄膜；利用一沉積製程，於上述緩衝層上形成一電阻層，其中上述電阻層包含一無摻質之鋯酸鍶薄膜；對上述電阻層進行一退火製程；於上述電阻層上形成一上導電層。
第1a圖係為本發明一實施例之非揮發性記憶體500的剖面示意圖。本發明一實施例之非揮發性記憶體500係設置於基板200上。非揮發性記憶體500的主要元件包括一絕緣層202，設置於基板200上。一下導電層207，設置於絕緣層202上。一緩衝層208，設置於下導電層207上。一電阻層210a，設置於緩衝層208上。一上導電層212，設於電阻層210a上。
在本發明之一實施例中，基板200可包括矽基板。絕緣層202可包括二氧化矽薄膜，其厚度可介於100nm至500nm之間。下導電層207可為兩層金屬層堆疊而成的複合層，如第1a圖所示，下導電層207可包括下層之一鈦(Titanium，Ti)薄膜204以及上層鉑(Platinum，Pt)薄膜206，上述下導電層207的厚度可介於10nm至1000nm之間。緩衝層208可包括鎳酸鑭(LaNiO3
，LNO)薄膜，上述鎳酸鑭薄膜的晶體排列方向可為(100)、(200)或(110)，其厚度可介於10nm至1000nm之間。電阻層210a可為無摻質之鋯酸鍶(SrZrO3
，SZO)薄膜，其厚度可介於10nm至1000nm之間。上導電層212可包括鋁(Al)薄膜，其厚度可介於20nm至500nm之間。
接著將進一步說明本發明一實施例之非揮發性記憶體500之製造方法。首先，提供一基板200，例如一矽基板，並對其進行RCA(Radio Corporation of A merica)清洗。之後，可利用高溫爐管於基板200表面成長一二氧化矽薄膜做為絕緣層202，絕緣層202係用來隔絕與基板200之間的漏電流。接著，利用電子束真空蒸鍍(E-beam evaporation)或濺鍍法(sputtefing)，於絕緣層202上形成一層鈦薄膜204。類似地，利用另一次電子束真空蒸鍍(E-beam evaporation)或濺鍍法(sputtering)，於鈦薄膜204上形成一層鉑薄膜206，上述鈦薄膜204和鉑薄膜206係形成一下導電層207。接著，可利用交流磁控濺鍍法(RF magnetron sputtering)，於鉑薄膜206上成長一鎳酸鑭薄膜做為緩衝層208。在本發明一實施例中，例如為鎳酸鑭薄膜的緩衝層208的成長可於250℃下進行，電漿功率密度約為3.3W/cm2
，工作氣壓約為10mTorr，氣體流量約為40sccm，氬氣(Ar)/氧氣(O2
)比例約為3：2，且所形成之緩衝層例如為鎳酸鑭薄膜的緩衝層208具有一特定之晶體排列方向，例如可具有(100)、(200)或(110)之優選方向。
接下來係描述本發明實施例之非揮發性記憶體500的電阻層210a的形成方式。可利用交流磁控濺鍍法，於緩衝層208上成長一無摻質之鋯酸鍶薄膜，來當作一電阻層。在本發明一實施例中，電阻層之成長溫度約為500℃，電漿功率約為3.3W/cm2
，工作氣壓約為10mTorr，氣體流量約為40sccm，氬氣(Ar)/氧氣(O2
)比例約為3：2。之後，可對上述電阻層進行一退火製程，以形成退火後之電阻層210a。上述退火製程的時間可為60秒，上述退火製程的溫度範圍可介於300℃~1000℃之間，較佳為600℃。可於包括氧氣、氮氣、氬氣、笑氣、氫氣或上述組合的一環境下進行上述退火製程，上述環境的真空度可介於10-3
Torr至10-7
Torr之間，上述退火製程可包括快速高溫退火製程(RTA，rapid thermal annealing)。
之後，可利用熱蒸鍍法，於電阻層210a上形成例如為鋁薄膜的上導電層212。經過上述製程之後，形成本發明一實施例之非揮發性記憶體500。
第1b圖係為比較例之非揮發性記憶體600的剖面示意圖。比較例之非揮發性記憶體600與本發明一實施例之非揮發性記憶體500的不同處僅為比較例之非揮發性記憶體600的電阻層210b沒有經過退火製程，其餘元件皆與本發明一實施例之非揮發性記憶體500相同。
第1c圖為本發明一實施例之非揮發性記憶體的電壓電流量測結果。如第1c圖所示，對本發明實施例之非揮發性記憶體500施加負偏壓時，電流會隨著電壓增加而增加，當偏壓達到-3V時，本發明實施例之非揮發性記憶體500中所傳導之電流會突然地從低電流狀態轉換到高電流狀態。當對本發明實施例之非揮發性記憶體500施加-1V之電壓偏壓時，將會突然地本發明實施例之非揮發性記憶體500中所傳導之電流回歸到原始地低電流狀態。類似地，對本發明實施例之非揮發性記憶體500施加正偏壓時，電流會隨著電壓增加而增加。當對本發明實施例之非揮發性記憶體500施加1V之電壓偏壓時，其中所傳導之電流狀態會由高電流狀態轉換到低電流狀態。而對本發明實施例之非揮發性記憶體500施加3V之電壓偏壓時，其中所傳導之電流狀態會由低電流狀態轉換到高電流狀態。意即改變偏壓電壓的強度就可以改變本發明實施例之非揮發性記憶體500的電阻值，以達到記憶目的，且電流狀態之間的切換是可重複的。
第2圖為本發明實施例之非揮發性記憶體500和比較例之非揮發性記憶體600在連續操作條件下測得之高電阻值記憶狀態(High Resistance State，HRS)與低電阻值記憶狀態(Low Resistance State，LRS)電性圖。上述連續操作條件的抹除電壓振幅為-0.6V~-1.2V而寫入電壓振幅為-2V~-3.3V，週期為117次，讀取電壓為-0.3V。上述讀取電壓的施加方式為於上述兩個非揮發性記憶體500和600之上導電層給予-0.3V偏壓且下導電層給予接地(GND)。由第2圖可知，在連續操作條件下，本發明實施例之非揮發性記憶體500的轉態倍率(意即低電阻值記憶狀態與高電阻值記憶狀態的電流比值)仍可維持104
，其顯示本發明實施例之經過退火製程的非揮發性記憶體500有著較穩定的高電阻值記憶狀態與低電阻值記憶狀態。
第3圖為本發明實施例之非揮發性記憶體500和比較例之非揮發性記憶體600在連續操作條件下之負寫入電壓(Von
)及負抹除電壓(Voff
)電性圖。上述連續操作條件的抹除電壓振幅為-0.6V~-1.2V而寫入電壓振幅為-2V~-3.3V，週期為117次。當上述非揮發性記憶體500和600在外加負寫入電壓(Von
)時，會從高電阻值記憶狀態(HRS)轉換到低電阻值記憶狀態(LRS)，而上述非揮發性記憶體500和600在外加負抹除電壓(Voff
)時，會從低電阻值記憶狀態(LRS)轉換到高電阻值記憶狀態(HRS)。由第3圖可知，在連續操作條件下，本發明實施例之非揮發性記憶體500的負寫入電壓變化的範圍仍可維持在-2V~-3V之間，而負抹除電壓仍可維持在約-1V，其顯示發明實施例之經過退火製程的非揮發性記憶體500有著較低且較穩定的寫入電壓及抹除電壓。
第4圖為本發明實施例之非揮發性記憶體500和比較例之非揮發性記憶體600於-0.3V讀取電壓下測得之高電阻值記憶狀態與低電阻值記憶狀態的電流統計分佈圖。上述讀取電壓的施加方式為於上述兩個非揮發性記憶體500和600之上導電層給予偏壓且下導電層給予接地(GND)。由第4圖可知，本發明實施例之經過退火製程的非揮發性記憶體500的高電阻值記憶狀態與低電阻值記憶狀態測得電流的變化範圍較小，其顯示統計上，本發明實施例之非揮發性記憶體500有著較穩定的高電阻值記憶狀態與低電阻值記憶狀態。
第5圖為本發明實施例之非揮發性記憶體500和比較例之非揮發性記憶體600之寫入電壓及抹除電壓統計分佈圖。由第5圖可知，本發明實施例之非揮發性記憶體500的寫入電壓及抹除電壓的變化範圍較小，其顯示統計上，本發明實施例之經過退火製程的非揮發性記憶體500有著較低且較穩定的寫入電壓及抹除電壓。
第6圖為本發明實施例之非揮發性記憶體500在正寫入電壓與及負抹除電壓之模式連續操作下，0.3V偏壓下讀取之高電阻值記憶狀態與-0.3V偏壓下讀取之低電阻值記憶狀態電性圖。上述連續操作條件的抹除電壓振幅為-0.6V~-1.2V而寫入電壓振幅為-2V~-3.1V，週期為152次。由第6圖可知，在連續操作條件下，本發明實施例之非揮發性記憶體500的轉態倍率(意即低電阻值記憶狀態與高電阻值記憶狀態的電流比值)仍可維持104
，其顯示本發明實施例之經過退火製程的非揮發性記憶體500有著較穩定的高電阻值記憶狀態與低電阻值記憶狀態。
第7圖為本發明實施例之非揮發性記憶體500在正寫入電壓與及負抹除電壓之模式連續操作條件下之正寫入電壓及負抹除電壓電性圖。上述連續操作條件的抹除電壓振幅為-0.6V~-1.2V而寫入電壓振幅為-2V~-3.1V，週期為152次。由第7圖可知，在連續操作條件下，本發明實施例之非揮發性記憶體500的正寫入電壓變化的範圍仍可維持在2V~3V之間，而負抹除電壓仍可維持在約-1V，其顯示本發明實施例之經過退火製程的非揮發性記憶體500有且較穩定的寫入電壓及抹除電壓。
第8圖為本發明實施例之非揮發性記憶體500之記憶力測試。上述測試條件係分別於在室溫環境和85°C高溫環境下，以0.3V偏壓讀取非揮發性記憶體500之高電阻值記憶狀態的電流以及以-0.3V偏壓讀取低非揮發性記憶體500之電阻值記憶狀態的電流，持續量測1×106
秒。由第8圖可知，本發明實施例之經過退火製程的非揮發性記憶體500在放置後1×106
秒仍可正確讀取資料，在85°C高溫加速測試下其記憶時間高達1×106
秒，且高低記憶狀態有著1000倍比值。
第9圖為為本發明實施例之非揮發性記憶體500之非破壞性讀取測試。上述測試條件係分別於在室溫環境和85°C高溫環境下，以0.3V偏壓讀取非揮發性記憶體500之高電阻值記憶狀態的電流以及以-0.3V偏壓讀取非揮發性記憶體500之低電阻值記憶狀態的電流，連續讀取超過14000秒。由第9圖可知，本發明實施例之經過退火製程的非揮發性記憶體500之高低電阻記憶狀態仍可維持1000倍的鑑別度，在高達85℃高溫環境下，亦沒有任何特性劣化產生。
第10圖為本發明實施例之非揮發性記憶體500和比較例之非揮發性記憶體600之產品良率比較圖。試樣數量為50個。第10圖顯示相對於比較例之非揮發性記憶體600的產品良率只有百分之六十，本發明實施例之經過退火製程的非揮發性記憶體500的良率可接近百分之九十，本發明實施例之經過退火製程的非揮發性記憶體500可大幅改善產品良率。
第11圖為本發明實施例之非揮發性記憶體500和比較例之非揮發性記憶體600之氧缺陷能階ΦB
(Energy level)統計圖，如第11圖所示，對本發明實施例之經過退火製程的非揮發性記憶體500之例如鋯酸鍶薄膜的電阻層進行退火製程，可適當修補鋯酸鍶薄膜，穩定鋯酸鍶薄膜內之氧缺陷能階，而減少操作過程中所發生的變異，使元件有更穩定之電性。本發明實施例之經過退火製程的非揮發性記憶體500使得鋯酸鍶薄膜更適合於電阻式非揮發性記憶體的應用。
本發明實施例之非揮發性記憶體的電阻層係利用一沉積製程和一退火製程形成，上述退火製程係用以減少該電阻層內部的氧缺陷，使元件有更穩定之電性。相較於未經退火製程處理電阻層的比較例之非揮發性記憶體，本發明實施例之經過退火製程的非揮發性記憶體於操作電壓、高電阻值記憶狀態、低電阻值記憶狀態的穩定性以及產品良率皆有大幅改善。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
200．．．基板
202．．．絕緣層
204．．．鈦薄膜
206．．．鉑薄膜
207．．．下導電層
208．．．緩衝層
210a．．．電阻層
210b．．．電阻層
212．．．上導電層
500．．．本發明實施例之非揮發性記憶體
600．．．比較例之非揮發性記憶體
第1a圖係為本發明一實施例之非揮發性記憶體的剖面示意圖。
第1b圖係為比較例之非揮發性記憶體的剖面示意圖。
第1c圖為本發明一實施例之非揮發性記憶體的電壓電流量測結果。
第2圖為本發明實施例之非揮發性記憶體和比較例之非揮發性記憶體在連續操作條件下測得之高電阻值記憶狀態與低電阻值記憶狀態電性圖。
第3圖為本發明實施例之非揮發性記憶體和比較例之非揮發性記憶體在連續操作條件下之寫入電壓及抹除電壓電性圖。
第4圖為本發明一實施例和比較例之非揮發性記憶體於-0.3V偏壓下之高電阻值記憶狀態與低電阻值記憶狀態的電流統計分佈圖。
第5圖為本發明實施例之非揮發性記憶體和比較例之非揮發性記憶體之寫入電壓及抹除電壓統計分佈圖。
第6圖為本發明實施例之非揮發性記憶體在正寫入電壓與及負抹除電壓之模式連續操作下，0.3V偏壓下讀取之高電阻值記憶狀態與-0.3V偏壓下讀取之低電阻值記憶狀態電性圖。
第7圖為本發明實施例之非揮發性記憶體在正寫入電壓與及負抹除電壓之模式連續操作條件下之正寫入電壓及負抹除電壓電性圖。
第8圖為本發明實施例之非揮發性記憶體之記憶力測試。
第9圖為本發明實施例之非揮發性記憶體之非破壞性讀取測試。
第10圖為本發明實施例和比較例之非揮發性記憶體之產品良率比較圖。
第11圖為本發明實施例和比較例之非揮發性記憶體之氧缺陷能階ΦB
(Energy level)統計圖。
200．．．基板
202．．．絕緣層
204．．．鈦薄膜
206．．．鉑薄膜
207．．．下導電層
208．．．緩衝層
210a．．．電阻層
210b．．．電阻層
212．．．上導電層
500．．．本發明實施例之非揮發性記憶體
Claims (12)
- 一種形成於一基板上之非揮發性記憶體的製造方法，包括下列步驟：於該基板上形成一下導電層；於該下導電層上形成一緩衝層，其包含一鎳酸鑭薄膜；利用一沉積製程，於該緩衝層上形成一電阻層，其中該電阻層包含一無摻質之鋯酸鍶薄膜；對包含該無摻質之鋯酸鍶薄膜之該電阻層進行一退火製程，上述退火製程係用以減少該電阻層內部的氧缺陷；以及於該電阻層上形成一上導電層，其中對該非揮發性記憶體外加一寫入電壓時，該非揮發性記憶體的包含該無摻質之鋯酸鍶薄膜之該電阻層從一高電阻值記憶狀態轉換到一低電阻值記憶狀態，而對該非揮發性記憶體外加一抹除電壓時，該非揮發性記憶體的包含該無摻質之鋯酸鍶薄膜之該電阻層從低電阻值記憶狀態轉換到高電阻值記憶狀態。
- 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，於該基板上形成該下導電層之前更包括於該基板上形成一絕緣層。
- 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該退火製程的溫度範圍介於300℃至1000℃之間。
- 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該退火製程包括一快速退火製程。
- 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該退火製程於包括氧氣、氮氣、氬氣、笑氣、氫氣或上述組合的一環境下進行。
- 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該環境的真空度介於10-3 Torr至10-7 Torr之間。
- 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該鎳酸鑭薄膜係利用交流磁控濺鍍法形成。
- 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該下導電層為一鉑(Pt)薄膜。
- 如申請專利範圍第8項所述之非揮發性記憶體的製造方法，其中該鉑薄膜係利用電子鎗真空蒸鍍或濺鍍法形成。
- 如申請專利範圍第2項所述之非揮發性記憶體的製造方法，其中該絕緣層為二氧化矽。
- 如申請專利範圍第2項所述之非揮發性記憶體的製造方法，其中該下導電層更包括一鈦(Ti)薄膜，位於該鉑薄膜與該絕緣層之間。
- 如申請專利範圍第11項所述之非揮發性記憶體的製造方法，其中該鈦薄膜係利用電子鎗真空蒸鍍或濺鍍法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98116364A TWI381489B (zh) | 2009-05-18 | 2009-05-18 | 非揮發性記憶體的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98116364A TWI381489B (zh) | 2009-05-18 | 2009-05-18 | 非揮發性記憶體的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201042733A TW201042733A (en) | 2010-12-01 |
| TWI381489B true TWI381489B (zh) | 2013-01-01 |
Family
ID=45000672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98116364A TWI381489B (zh) | 2009-05-18 | 2009-05-18 | 非揮發性記憶體的製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI381489B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11511012B2 (en) | 2018-01-16 | 2022-11-29 | Leviant, Inc. | Adaptive multivector illumination delivery system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184753B (zh) * | 2011-03-21 | 2012-07-04 | 四川师范大学 | 全面积Ag/LNO复合电极材料及制备方法 |
| TWI656609B (zh) * | 2017-07-28 | 2019-04-11 | 華邦電子股份有限公司 | 記憶體儲存裝置以及電阻式記憶體元件的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200644182A (en) * | 2005-06-15 | 2006-12-16 | Winbond Electronics Corp | Method of fabricating a non-volatile memory |
| TW200727414A (en) * | 2006-01-09 | 2007-07-16 | Macronix Int Co Ltd | Programmable resistive RAM and manufacturing method |
| TW200735426A (en) * | 2006-03-14 | 2007-09-16 | Univ Nat Tsing Hua | Capacitor comprising a ferroelectric layer of bismuth ferrite and preparation thereof |
| US7514705B2 (en) * | 2006-04-25 | 2009-04-07 | International Business Machines Corporation | Phase change memory cell with limited switchable volume |
-
2009
- 2009-05-18 TW TW98116364A patent/TWI381489B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200644182A (en) * | 2005-06-15 | 2006-12-16 | Winbond Electronics Corp | Method of fabricating a non-volatile memory |
| TW200727414A (en) * | 2006-01-09 | 2007-07-16 | Macronix Int Co Ltd | Programmable resistive RAM and manufacturing method |
| TW200735426A (en) * | 2006-03-14 | 2007-09-16 | Univ Nat Tsing Hua | Capacitor comprising a ferroelectric layer of bismuth ferrite and preparation thereof |
| US7514705B2 (en) * | 2006-04-25 | 2009-04-07 | International Business Machines Corporation | Phase change memory cell with limited switchable volume |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11511012B2 (en) | 2018-01-16 | 2022-11-29 | Leviant, Inc. | Adaptive multivector illumination delivery system |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201042733A (en) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Low-power switching of nonvolatile resistive memory using hafnium oxide | |
| US7777215B2 (en) | Resistive memory structure with buffer layer | |
| EP1905086B1 (en) | Method for forming multi-layered binary oxide film for use in resistance random access memory | |
| Lin et al. | High-speed and localized resistive switching characteristics of double-layer SrZrO3 memory devices | |
| KR101206036B1 (ko) | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 | |
| KR100790882B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
| Goux et al. | Optimized Ni oxidation in 80-nm contact holes for integration of forming-free and low-power Ni/NiO/Ni memory cells | |
| TWI485776B (zh) | Nonvolatile memory element and manufacturing method thereof | |
| Park et al. | Resistance switching characteristics for nonvolatile memory operation of binary metal oxides | |
| JP2008166768A (ja) | 抵抗メモリ素子及びその製造方法 | |
| WO2006075574A1 (ja) | 抵抗変化素子とその製造方法 | |
| GB2561168B (en) | A switching resistor and method of making such a device | |
| TWI381489B (zh) | 非揮發性記憶體的製造方法 | |
| US10043973B2 (en) | Resistance random access memory device | |
| Zhang et al. | Effects of stacking sequence and top electrode configuration on switching behaviors in ZnO-HfO2 hybrid resistive memories | |
| Wu et al. | Highly stable SrZrO3 bipolar resistive switching memory by Ti modulation layer | |
| JP6813844B2 (ja) | トンネル接合素子及び不揮発性メモリ素子 | |
| KR20100084790A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| TWI545816B (zh) | 儲存裝置及儲存單元 | |
| Chen et al. | HfOx thin films for resistive memory device by use of atomic layer deposition | |
| TWI500193B (zh) | 記憶體元件與其製程 | |
| Wang et al. | Thickness-optimized multilevel resistive switching of silver programmable metallization cells with stacked SiO x/SiO 2 solid electrolytes | |
| JP2013008884A (ja) | 抵抗変化型不揮発性メモリ素子 | |
| US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
| Prakash et al. | Impact of high-κ taox thickness on the switching mechanism of resistive memory device using irox/taox/wox/w structure |