TWI656609B - 記憶體儲存裝置以及電阻式記憶體元件的形成方法 - Google Patents

Abstract

一種電阻式記憶體元件的形成方法，包括：開始形成程序以對電阻式記憶體元件施加形成電壓，使電阻式記憶體元件從高阻態轉變為低阻態，並且量測電阻式記憶體元件的第一電流；對電阻式記憶體元件進行加熱步驟，並且量測電阻式記憶體元件的第二電流；以及比較第一電流以及第二電流，並且依據第一電流以及第二電流的比較結果來決定對電阻式記憶體元件施加第一電壓訊號或第二電壓訊號，或者結束形成程序。另外，一種包括電阻式記憶體元件的記憶體儲存裝置亦被提出。

Description

記憶體儲存裝置以及電阻式記憶體元件的形成方法

本發明是有關於一種記憶體儲存裝置以及電阻式記憶體元件的形成方法，且特別是有關於一種電阻式記憶體儲存裝置以及電阻式記憶體元件的形成方法。

近年來電阻式記憶體（諸如電阻式隨機存取記憶體（Resistive Random Access Memory，RRAM））的發展極為快速，是目前最受矚目之未來記憶體的結構。由於電阻式記憶體具備低功耗、高速運作、高密度以及相容於互補式金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）製程技術之潛在優勢，因此非常適合作為下一世代之非揮發性記憶體元件。對可靠度測試以及商業化而言，電阻式記憶體元件的高溫資料保持能力（High Temperature Data Retention，HTDR）具有決定性的影響。在現有技術中，為了改善高溫資料保持能力，或有利用調整製程、演算法修正或電性參數調整來達到此一目的，但仍有相當大的努力空間。

本發明提供一種電阻式記憶體元件的形成方法以及記憶體儲存裝置，其燈絲強健，且高溫資料保持能力良好。

本發明的電阻式記憶體元件的形成方法，包括：開始形成程序以對電阻式記憶體元件施加形成電壓，使電阻式記憶體元件從高阻態轉變為低阻態，並且量測電阻式記憶體元件的第一電流；對電阻式記憶體元件進行加熱步驟，並且量測電阻式記憶體元件的第二電流；以及比較第一電流以及第二電流，並且依據第一電流以及第二電流的比較結果來決定對電阻式記憶體元件施加第一電壓訊號或第二電壓訊號，或者結束形成程序。

在本發明的一實施例中，上述比較第一電流以及第二電流的步驟包括：計算第二電流與第一電流的比值；以及判斷第二電流與第一電流的比值是大於、小於或等於預定值，以取得比較結果。依據比較結果來決定對電阻式記憶體元件施加第一電壓訊號或第二電壓訊號，或者結束形成程序的步驟包括：若第二電流與第一電流的比值小於預定值，對電阻式記憶體元件施加第一電壓訊號；若第二電流與第一電流的比值大於預定值，對電阻式記憶體元件施加第二電壓訊號：及若第二電流與第一電流的比值等於預定值，結束形成程序。

在本發明的一實施例中，上述電阻式記憶體元件的形成方法更包括：在對電阻式記憶體元件施加第一電壓訊號的步驟之後，量測電阻式記憶體元件的第三電流；計算第三電流與第一電流的比值；及比較第三電流與第一電流的比值與預定值；其中若第三電流與第一電流的比值小於預定值，更對電阻式記憶體元件施加第一電壓訊號；若第三電流與第一電流的比值大於預定值，更對電阻式記憶體元件施加第二電壓訊號；若第三電流與第一電流的比值等於預定值，結束形成程序。

在本發明的一實施例中，上述電阻式記憶體元件的形成方法更包括：在對電阻式記憶體元件施加第二電壓訊號的步驟之後，量測電阻式記憶體元件的第四電流；計算第四電流與第一電流的比值；及比較第四電流與第一電流的比值與預定值；其中若第四電流與第一電流的比值小於預定值，更對電阻式記憶體元件施加第一電壓訊號；若第四電流與第一電流的比值大於預定值，更對電阻式記憶體元件施加第二電壓訊號；以及若第四電流與第一電流的比值等於預定值，結束形成程序。

在本發明的一實施例中，上述第一電壓訊號的相位相反於形成電壓的相位，且第二電壓訊號的相位相同於形成電壓的相位。

在本發明的一實施例中，上述第二電壓訊號的最大脈衝高度大於第一電壓訊號的最大脈衝高度。

在本發明的一實施例中，上述第一電壓訊號的最大脈衝寬度大於第二電壓訊號的最大脈衝寬度。

在本發明的一實施例中，上述第一電壓訊號包括多個脈衝訊號。脈衝訊號的脈衝寬度逐漸增加，且脈衝高度相等。

在本發明的一實施例中，上述第二電壓訊號包括多個脈衝訊號。脈衝訊號的脈衝寬度相等，且脈衝高度逐漸增加。

本發明的記憶體儲存裝置包括電阻式記憶體元件以及記憶體控制器。記憶體控制器開始形成程序以對電阻式記憶體元件施加形成電壓，使電阻式記憶體元件從高阻態轉變為低阻態。記憶體控制器量測電阻式記憶體元件的第一電流。在電阻式記憶體元件被加熱之後，記憶體控制器量測電阻式記憶體元件的第二電流。記憶體控制器比較第一電流以及第二電流。記憶體控制器依據第一電流以及第二電流的比較結果來決定對電阻式記憶體元件施加第一電壓訊號或第二電壓訊號，或者結束形成程序。

在本發明的一實施例中，在上述的記憶體控制器比較第一電流以及第二電流時，記憶體控制器計算第二電流與第一電流的比值。記憶體控制器判斷第二電流與第一電流的比值是大於、小於或等於預定值，以取得比較結果。若第二電流與第一電流的比值小於預定值，記憶體控制器對電阻式記憶體元件施加第一電壓訊號。若第二電流與第一電流的比值大於預定值，記憶體控制器對電阻式記憶體元件施加第二電壓訊號。若第二電流與第一電流的比值等於預定值，上述的記憶體控制器不施加第一電壓訊號及第二電壓訊號給電阻式記憶體元件，並且結束形成程序。

在本發明的一實施例中，在上述的記憶體控制器對電阻式記憶體元件施加第一電壓訊號之後，記憶體控制器量測電阻式記憶體元件的第三電流，且計算第三電流與第一電流的比值。若第三電流與第一電流的比值小於預定值，上述的記憶體控制器更對電阻式記憶體元件施加第一電壓訊號。若第三電流與第一電流的比值大於預定值，記憶體控制器更對電阻式記憶體元件施加第二電壓訊號。若第三電流與第一電流的比值等於預定值，記憶體控制器不施加第一電壓訊號及第二電壓訊號給電阻式記憶體元件，並且結束形成程序。

在本發明的一實施例中，在上述的記憶體控制器對電阻式記憶體元件施加第二電壓訊號之後，記憶體控制器量測電阻式記憶體元件的第四電流，且計算第四電流與第一電流的比值。若第四電流與第一電流的比值小於預定值，上述的記憶體控制器更對電阻式記憶體元件施加第一電壓訊號。若第四電流與第一電流的比值大於預定值，記憶體控制器更對電阻式記憶體元件施加第二電壓訊號。若第四電流與第一電流的比值等於預定值，記憶體控制器不施加第一電壓訊號及第二電壓訊號給電阻式記憶體元件，並且結束形成程序。

在本發明的一實施例中，第一電壓訊號的相位相反於形成電壓的相位，且第二電壓訊號的相位相同於形成電壓的相位。

在本發明的一實施例中，第二電壓訊號的最大脈衝高度大於第一電壓訊號的最大脈衝高度。

在本發明的一實施例中，第一電壓訊號的最大脈衝寬度大於第二電壓訊號的最大脈衝寬度。

在本發明的一實施例中，第一電壓訊號包括多個脈衝訊號。脈衝訊號的脈衝寬度逐漸增加，且脈衝高度相等。

在本發明的一實施例中，第二電壓訊號包括多個脈衝訊號。脈衝訊號的脈衝寬度相等，且脈衝高度逐漸增加。

基於上述，在本發明的示範實施例中，電阻式記憶體元件的形成方法包括加熱步驟。並且，應用本發明的示範實施例的形成方法的電阻式記憶體元件，其燈絲強健，且高溫資料保持能力良好。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本申請說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、電磁波或任何其他一或多個訊號。

圖1繪示本發明一實施例之記憶體儲存裝置的概要示意圖。圖2繪示本發明一實施例之電阻式記憶體元件的概要示意圖。請參考圖1及圖2，本實施例之記憶體儲存裝置100包括記憶體控制器110以及記憶體晶胞陣列120。記憶體晶胞陣列120耦接至記憶體控制器110。記憶體晶胞陣列120包括多個以陣列方式排列的電阻式記憶體元件122。在本實施例中，電阻式記憶體元件122包括上電極210、下電極220以及介電層230。上電極210及下電極220為良好的導體，其可由金屬、過渡金屬、金屬氧化物與金屬氮化物等可以提供電子傳導的材料所製成，兩者的材料可以相同或不相同。介電層230設置在上電極210以及下電極220之間。介電層230包括介電材料，例如包括過渡金屬氧化物、矽氧化物或鋁氧化物。此種結構的電阻式記憶體元件122至少具有兩種阻值狀態，利用在電極兩端施加不同的電壓來改變電阻式記憶體元件122的阻值狀態，以提供儲存資料的功能。

在本實施例中，記憶體控制器110用以對電阻式記憶體元件122進行一形成程序（forming procedure）。所述形成程序是指對電阻式記憶體元件122進行初始化的過程。在此過程中，電阻式記憶體元件122兩端的電極持續被施加偏壓，以對介電層230產生一個外加電場。當外加電場超過臨界值時，介電層230會發生介電崩潰現象而產生燈絲（filament），從而由高阻態（High Resistance State，HRS）轉變為低阻態（Low Resistance State，LRS）。此種崩潰並非永久，介電層230的阻值仍可依據後續所施加的電壓而被改變。

另一方面，當電阻式記憶體元件122的燈絲形成後，燈絲的分佈通常是發散的，使得在高溫（例如大於85℃）的環境中，處於低阻態的電阻式記憶體元件122的氧離子212容易從電極層（例如上電極210）漂移至介電層230，與其中的氧空缺232再次結合，從而可能阻斷介電層230中的電流傳遞路徑，亦即造成其中的燈絲斷裂。在本實施例中，電阻式記憶體元件122的形成方法包括加熱步驟，例如包括熱增強去缺陷（Thermal Enhanced Detrapping，TED）操作。本發明的實施例藉由對電阻式記憶體元件122施加熱處理（例如大於85℃），燈絲可以被重組而變得較聚集。再者，由於能量太強的高溫環境將導致電阻式記憶體元件122的燈絲過度聚集，能量不足的高溫環境將導致電阻式記憶體元件122的燈絲沒有有效地聚集，本發明的實施例可根據加熱後的電阻式記憶體元件122的電流的下降比例，判斷是否對電阻式記憶體元件122施加額外的適當能量，以恢復及修補燈絲，從而改善記憶體儲存裝置100的高溫資料保持能力。

圖3繪示本發明一實施例之電阻式記憶體元件的形成方法的步驟流程圖。請參考圖1至圖3，本實施例之電阻式記憶體元件的形成方法例如至少適用於圖1及圖2的記憶體儲存裝置100及電阻式記憶體元件122。在步驟S100中，記憶體控制器110開始形成程序，以對電阻式記憶體元件122施加形成電壓，並且量測電阻式記憶體元件122的第一電流。其中，第一電流係大於參考電流，以驗證電阻式記憶體元件122成功地從高阻態轉變為低阻態。在步驟S110中，記憶體控制器110對電阻式記憶體元件122進行加熱步驟，並且量測電阻式記憶體元件122的第二電流。在一實施例中，加熱步驟可由其他適合的加熱元件或測試機台來執行。在步驟S120中，記憶體控制器110比較第一電流以及第二電流，並且依據第一電流以及第二電流的比較結果來決定對電阻式記憶體元件122施加第一電壓訊號或第二電壓訊號，或者結束形成程序。在一實施例中，第一電壓訊號例如為負電壓，第二電壓訊號例如為正電壓。本發明對第一電壓訊號以及第二電壓訊號的波形及相位並不加以限制。

在一實施例中，第一電流以及第二電流的比較結果例如包括第二電流的減小比例是大於、小於或等於一預定比例（例如10％，此比例不用以限定本發明）。舉例而言，相較於第一電流，若第二電流的減小比例等於10％，記憶體控制器110結束形成程序。相較於第一電流，若第二電流的減小比例小於10％，記憶體控制器110對電阻式記憶體元件122施加第一電壓訊號。相較於第一電流，若第二電流的減小比例大於10％，記憶體控制器110對電阻式記憶體元件122施加第二電壓訊號。第一電壓訊號的相位可相反於形成電壓的相位，第二電壓訊號的相位可相同於形成電壓的相位，如圖6A及圖6B所示。藉由施加第一電壓訊號，可使燈絲被更聚集化，其中，第二電壓訊號的能量大於第一電壓訊號，藉以重建過度窄化的燈絲。舉例而言，如圖6A及圖6B所示，第二電壓訊號的最大脈衝高度可以大於第一電壓訊號的最大脈衝高度，進一步地，第二電壓訊號的最大脈衝寬度可以小於第一電壓訊號的最大脈衝寬度。利用本實施例的形成方法的電阻式記憶體元件，可改善記憶體儲存裝置100的高溫資料保持能力。

圖4繪示本發明另一實施例之電阻式記憶體元件的形成方法的步驟流程圖。請參考圖1、圖2及圖4，本實施例之電阻式記憶體元件的形成方法例如至少適用於圖1及圖2的記憶體儲存裝置100及電阻式記憶體元件122。在步驟S200中，記憶體控制器110開始形成程序。在步驟S210中，記憶體控制器110量測電阻式記憶體元件122的第一電流。在步驟S220中，記憶體控制器110對電阻式記憶體元件122進行加熱步驟。在一實施例中，加熱步驟可由其他適合的加熱元件或測試機台來執行。在步驟S230中，記憶體控制器110量測電阻式記憶體元件122的第二電流。在本實施例中，所述第一電流例如是指在電阻式記憶體元件122進行加熱步驟（步驟S220）之前量測所得的電流，以及所述第二電流例如是指在電阻式記憶體元件122進行加熱步驟（步驟S220）之後量測所得的電流。

接著，在步驟S240中，記憶體控制器110計算第二電流與第一電流的比值，並且判斷第二電流與第一電流的比值是大於、小於或等於預定值（例如10％，此預定值不用以限定本發明）。若第二電流與第一電流的比值等於預定值，記憶體控制器110執行步驟S250，結束形成程序。若第二電流與第一電流的比值小於預定值，記憶體控制器110執行步驟S260，對電阻式記憶體元件122施加第一電壓訊號，並且量測電阻式記憶體元件122的第三電流。所述第三電流例如是指在電阻式記憶體元件122在被施加第一電壓訊號之後量測所得的電流。若第二電流與第一電流的比值大於預定值，記憶體控制器110執行步驟S270，對電阻式記憶體元件122施加第二電壓訊號，並且量測電阻式記憶體元件122的第四電流。所述第四電流例如是指在電阻式記憶體元件122在被施加第二電壓訊號之後量測所得的電流。

接著，在步驟S262中，記憶體控制器110計算第三電流與第一電流的比值，並且判斷第三電流與第一電流的比值是大於、小於或等於預定值（例如10％，此預定值不用以限定本發明）。若第三電流與第一電流的比值等於預定值，記憶體控制器110執行步驟S250，結束形成程序。若第三電流與第一電流的比值小於預定值，記憶體控制器110再次執行步驟S260，對電阻式記憶體元件122施加第一電壓訊號。若第三電流與第一電流的比值大於預定值，記憶體控制器110再次執行步驟S270，對電阻式記憶體元件122施加第二電壓訊號。

另一方面，在步驟S272中，記憶體控制器110計算第四電流與第一電流的比值，並且判斷第四電流與第一電流的比值是大於、小於或等於預定值（例如10％，此預定值不用以限定本發明）。若第四電流與第一電流的比值等於預定值，記憶體控制器110執行步驟S250，結束形成程序。若第四電流與第一電流的比值小於預定值，記憶體控制器110再次執行步驟S260，對電阻式記憶體元件122施加第一電壓訊號。若第四電流與第一電流的比值大於預定值，記憶體控制器110再次執行步驟S270，對電阻式記憶體元件122施加第二電壓訊號。另外，本實施例之電阻式記憶體元件的形成方法可由圖1至圖3實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

在本實施例中，在電阻式記憶體元件122進行加熱步驟（步驟S220）之後，記憶體控制器110會對電阻式記憶體元件122施加第一電壓訊號或第二電壓訊號，直到加熱步驟之後量測所得的電流的減少幅度相較於加熱步驟之前量測所得的電流約略等於預定值（例如10％，此預定值不用以限定本發明），再結束形成程序。因此，應用本實施例的形成方法的電阻式記憶體元件122，其燈絲強健（robust），如圖5所示。圖5繪示圖2實施例之電阻式記憶體元件中的氧空缺在介電層中分布的概要示意圖。在本實施例中，電阻式記憶體元件122中的氧空缺232在介電層230中的分布不會過於散亂，並且電阻式記憶體元件122也不會因過度加熱而造成其中的氧空缺232與氧離子212在電極層與介電層230之間的界面過度結合。

圖6A繪示本發明一實施例之第一電壓訊號的波形示意圖。圖6B繪示本發明一實施例之第二電壓訊號的波形示意圖。請參考圖6A及圖6B，本實施例之第一電壓訊號V1包括多個脈衝訊號，其電壓訊號準位小於零。在本實施例中，第一電壓訊號V1的脈衝寬度逐漸增加，且脈衝高度相等。本實施例之第二電壓訊號V2包括多個脈衝訊號，其電壓訊號準位大於零。在本實施例中，第二電壓訊號V2的脈衝寬度相等，且脈衝高度逐漸增加。圖6A及圖6B所繪示的訊號波形僅用以例示說明，本發明對第一電壓訊號V1以及第二電壓訊號V2的波形及相位並不加以限制。

綜上所述，在本發明的示範實施例中，電阻式記憶體元件的形成方法包括加熱步驟。此加熱步驟在形成程序中可恢復及修補燈絲，以改善記憶體儲存裝置的高溫資料保持能力。並且，在電阻式記憶體元件進行加熱步驟之後，記憶體控制器會對電阻式記憶體元件施加第一電壓訊號或第二電壓訊號，直到電流的減少幅度約略等於預定值，再結束形成程序。因此，應用本發明的示範實施例的形成方法的電阻式記憶體元件，其燈絲強健，且高溫資料保持能力良好。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100：記憶體儲存裝置 110：記憶體控制器 120：記憶體晶胞陣列 122：電阻式記憶體元件 210：上電極 212：氧離子 220：下電極 230：介電層 232：氧空缺 V1：第一電壓訊號 V2：第二電壓訊號 S100、S110、S120、S200、S210、S220、S230、S240、S250、S260、S262、S270、S272：方法步驟

圖1繪示本發明一實施例之記憶體儲存裝置的概要示意圖。 圖2繪示本發明一實施例之電阻式記憶體元件的概要示意圖。 圖3繪示本發明一實施例之電阻式記憶體元件的形成方法的步驟流程圖。 圖4繪示本發明另一實施例之電阻式記憶體元件的形成方法的步驟流程圖。 圖5繪示圖2實施例之電阻式記憶體元件中的氧空缺在介電層中分布的概要示意圖。 圖6A繪示本發明一實施例之第一電壓訊號的波形示意圖。 圖6B繪示本發明一實施例之第二電壓訊號的波形示意圖。

Claims (18)

1. 一種電阻式記憶體元件的形成方法，包括：開始一形成程序以對一電阻式記憶體元件施加一形成電壓，使該電阻式記憶體元件從一高阻態轉變為一低阻態，並且量測該電阻式記憶體元件的一第一電流；對該電阻式記憶體元件進行一加熱步驟，並且量測該電阻式記憶體元件的一第二電流；以及比較該第一電流以及該第二電流，並且依據該第一電流以及該第二電流的一比較結果來決定對該電阻式記憶體元件施加一第一電壓訊號或一第二電壓訊號，或者結束該形成程序，其中該第二電壓訊號的能量大於該第一電壓訊號的能量。
2. 如申請專利範圍第1項所述的電阻式記憶體元件的形成方法，其中比較該第一電流以及該第二電流的步驟包括：計算該第二電流與該第一電流的一比值；以及判斷該第二電流與該第一電流的該比值是大於、小於或等於一預定值，以取得該比較結果；其中依據該比較結果來決定對該電阻式記憶體元件施加該第一電壓訊號或該第二電壓訊號，或者結束該形成程序的步驟包括：若該第二電流與該第一電流的該比值小於該預定值，對該電阻式記憶體元件施加該第一電壓訊號； 若該第二電流與該第一電流的該比值大於該預定值，對該電阻式記憶體元件施加該第二電壓訊號；以及若該第二電流與該第一電流的該比值等於該預定值，結束該形成程序。
3. 如申請專利範圍第2項所述的電阻式記憶體元件的形成方法，更包括：在對該電阻式記憶體元件施加該第一電壓訊號的步驟之後，量測該電阻式記憶體元件的一第三電流；計算該第三電流與該第一電流的一比值；及比較該第三電流與該第一電流的該比值與該預定值；其中，若該第三電流與該第一電流的該比值小於該預定值，更對該電阻式記憶體元件施加該第一電壓訊號；若該第三電流與該第一電流的該比值大於該預定值，更對該電阻式記憶體元件施加該第二電壓訊號；若該第三電流與該第一電流的該比值等於該預定值，結束該形成程序。
4. 如申請專利範圍第2項所述的電阻式記憶體元件的形成方法，更包括：在對該電阻式記憶體元件施加該第二電壓訊號的步驟之後，量測該電阻式記憶體元件的一第四電流；以及計算該第四電流與該第一電流的一比值；比較該第四電流與該第一電流的該比值與該預定值； 其中，若該第四電流與該第一電流的該比值小於該預定值，更對該電阻式記憶體元件施加該第一電壓訊號；若該第四電流與該第一電流的該比值大於該預定值，更對該電阻式記憶體元件施加該第二電壓訊號；以及若該第四電流與該第一電流的該比值等於該預定值，結束該形成程序。
5. 如申請專利範圍第1項所述的電阻式記憶體元件的形成方法，其中該第一電壓訊號的相位相反於該形成電壓的相位，且該第二電壓訊號的相位相同於該形成電壓的相位。
6. 如申請專利範圍第5項所述的電阻式記憶體元件的形成方法，其中該第二電壓訊號的最大脈衝高度大於該第一電壓訊號的最大脈衝高度。
7. 如申請專利範圍第6項所述的電阻式記憶體元件的形成方法，其中該第一電壓訊號的最大脈衝寬度大於該第二電壓訊號的最大脈衝寬度。
8. 如申請專利範圍第5項所述的電阻式記憶體元件的形成方法，其中該第一電壓訊號包括多個脈衝訊號，該些脈衝訊號的脈衝寬度逐漸增加，且脈衝高度相等。
9. 如申請專利範圍第5項所述的電阻式記憶體元件的形成方法，其中該第二電壓訊號包括多個脈衝訊號，該些脈衝訊號的脈衝寬度相等，且脈衝高度逐漸增加。
10. 一種記憶體儲存裝置，包括： 一電阻式記憶體元件；以及一記憶體控制器，開始一形成程序以對該電阻式記憶體元件施加一形成電壓，使該電阻式記憶體元件從一高阻態轉變為一低阻態，該記憶體控制器量測該電阻式記憶體元件的一第一電流，在該電阻式記憶體元件被加熱之後，該記憶體控制器量測該電阻式記憶體元件的一第二電流，並比較該第一電流以及該第二電流，並且依據該第一電流以及該第二電流的一比較結果來決定對該電阻式記憶體元件施加一第一電壓訊號或一第二電壓訊號，或者結束該形成程序，其中該第二電壓訊號的能量大於該第一電壓訊號的能量。
11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制器計算該第二電流與該第一電流的一比值，並判斷該第二電流與該第一電流的該比值是大於、小於或等於一預定值，以取得該比較結果，其中若該第二電流與該第一電流的該比值小於該預定值，該記憶體控制器對該電阻式記憶體元件施加該第一電壓訊號，若該第二電流與該第一電流的該比值大於該預定值，該記憶體控制器對該電阻式記憶體元件施加該第二電壓訊號，且若該第二電流與該第一電流的該比值等於該預定值，該記憶體控制器不施加該第一電壓訊號及該第二電壓訊號給該電阻式記憶體元件，並且結束該形成程序。
12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中在該記憶體控制器對該電阻式記憶體元件施加該第一電壓訊號之 後，該記憶體控制器量測該電阻式記憶體元件的一第三電流，且計算該第三電流與該第一電流的一比值，其中若該第三電流與該第一電流的該比值小於該預定值，該記憶體控制器更對該電阻式記憶體元件施加該第一電壓訊號，若該第三電流與該第一電流的該比值大於該預定值，該記憶體控制器更對該電阻式記憶體元件施加該第二電壓訊號，以及若該第三電流與該第一電流的該比值等於該預定值，該記憶體控制器不施加該第一電壓訊號及該第二電壓訊號給該電阻式記憶體元件，並且結束該形成程序。
13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中在該記憶體控制器對該電阻式記憶體元件施加該第二電壓訊號之後，該記憶體控制器量測該電阻式記憶體元件的一第四電流，且計算該第四電流與該第一電流的一比值，其中若該第四電流與該第一電流的該比值小於該預定值，該記憶體控制器更對該電阻式記憶體元件施加該第一電壓訊號，若該第四電流與該第一電流的該比值大於該預定值，該記憶體控制器更對該電阻式記憶體元件施加該第二電壓訊號，且若該第四電流與該第一電流的該比值等於該預定值，該記憶體控制器不施加該第一電壓訊號及該第二電壓訊號給該電阻式記憶體元件，並且結束該形成程序。
14. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該第一電壓訊號的相位相反於該形成電壓的相位，且該第二電壓訊號的相位相同於該形成電壓的相位。
15. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該第二電壓訊號的最大脈衝高度大於該第一電壓訊號的最大脈衝高度。
16. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該第一電壓訊號的最大脈衝寬度大於該第二電壓訊號的最大脈衝寬度。
17. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該第一電壓訊號包括多個脈衝訊號，該些脈衝訊號的脈衝寬度逐漸增加，且脈衝高度相等。
18. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該第二電壓訊號包括多個脈衝訊號，該些脈衝訊號的脈衝寬度相等，且脈衝高度逐漸增加。