TWI754175B - 熟化電阻式隨機存取記憶體的方法 - Google Patents
熟化電阻式隨機存取記憶體的方法 Download PDFInfo
- Publication number
- TWI754175B TWI754175B TW108135825A TW108135825A TWI754175B TW I754175 B TWI754175 B TW I754175B TW 108135825 A TW108135825 A TW 108135825A TW 108135825 A TW108135825 A TW 108135825A TW I754175 B TWI754175 B TW I754175B
- Authority
- TW
- Taiwan
- Prior art keywords
- curing
- voltage
- random access
- access memory
- resistive random
- Prior art date
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本發明提供一種熟化電阻式隨機存取記憶體(resistive random access memory,RRAM)的方法,包括:取得第一RRAM,其中第一RRAM包括多個記憶胞;對第一RRAM進行成形操作及首次重置操作,以在前述記憶胞中形成多個特定記憶胞;讀取前述特定記憶胞的特定數量,並依據特定數量決定熟化循環參數;基於熟化循環參數對第一RRAM執行熟化操作,以將第一RRAM熟化為第二RRAM。
Description
本發明是有關於一種電阻式隨機存取記憶體(resistive random access memory,RRAM)的製程方法,且特別是有關於一種熟化電阻式隨機存取記憶體的方法。
RRAM是一種非揮發性記憶體,其中的RRAM單元各自包括上電極板、下電極板、及夾在上、下電極板之間的介電材料層。介電材料層通常是絕緣的,而透過在上電極板上施加合適電壓以對記憶胞進行成形(forming)操作,可在介電材料層中形成穿過介電材料層的導電路徑(通常稱為導電絲(conductive filament,CF))。導電絲一旦形成,便可透過在上電極板上施加適當的電壓對其進行重置(reset)操作(即,令部分導電絲斷開或破裂,導致在RRAM單元上出現高阻值狀態(high resistance state,HRS)。
之後,可再透過在上電極板上施加適當的電壓對RRAM單元進行設定(set)操作(即,重新形成導電絲,導致在RRAM單元上出現低阻值狀態(low resistance state,LRS))。透過反覆的設定操作及重置操作,可控制RRAM的阻值狀態(LRS或HRS),LRS和HRS可用於指示“0”或“1”的數位信號,從而提供相關的記憶體功能。
然而,RRAM一直以來都有數據保留(data retention)問題。一般而言,RRAM的LRS通道形成較容易成熟,且在經製程開發之後,通常更能符合可靠性的相關考驗。然而,對於HRS的通道而言,其常因熱能導致氧空缺晶格排列改變或發散,使得部分氧空缺未能連結,進而造成電流仍維持在較高的準位的情況。並且,由於近年的RRAM的設計趨勢傾向低功率的設計,因此對於本領域技術人而言,如何設計一種能夠在RRAM中建立穩定通道的機制實為一項重要議題。
有鑑於此,本發明提供一種熟化電阻式隨機存取記憶體,其可用以解決上述技術問題。
本發明提供一種熟化電阻式隨機存取記憶體的方法,包括:取得一第一電阻式隨機存取記憶體,其中第一電阻式隨機存取記憶體包括多個記憶胞;對第一電阻式隨機存取記憶體進行一成形操作及一首次重置操作,以在前述記憶胞中形成多個特定記憶胞,其中各特定記憶胞的一記憶胞電流大於一預設門限值;讀取前述特定記憶胞的特定數量,並依據特定數量決定一熟化循環參數;基於熟化循環參數對第一電阻式隨機存取記憶體執行一熟化操作,以將第一電阻式隨機存取記憶體熟化為一第二電阻式隨機存取記憶體。
基於上述,本發明可在對RRAM進行成形操作及首次重置操作之後,取得其中特定記憶胞的特定數量,並據以適應性地決定熟化操作的熟化循環次數。藉此,可令各記憶胞中的通道結構更為穩固,從而改善RRAM數據保留的表現。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,其是依據本發明之一實施例繪示的熟化RRAM的方法流程圖。首先,在步驟S110中,可取得第一RRAM。在本實施例中,第一RRAM例如是未經過任何成形操作、設定操作及重置操作的未處理RRAM,或是任何能夠作為本發明方法的實施對象的RRAM,但本發明可不限於此。並且,第一RRAM可包括多個記憶胞(或稱記憶單元),而各記憶胞的結構可參照先前提及的RRAM單元,故相關細節於此不另贅述。
接著,在步驟S120中,可對第一RRAM進行成形操作及首次重置操作,以在前述記憶胞中形成多個特定記憶胞。在一實施例中,可在對第一RRAM進行成形操作及首次重置操作之後,量測各記憶胞的記憶胞電流,並判斷各記憶胞的記憶胞電路是否失敗(fail),例如判斷各記憶胞的記憶胞電路是否大於一預設門限值(例如3μA)。之後,可將記憶胞電流大於預設門限值的一或多個記憶胞定義為上述特定記憶胞。
在一實施例中,若某記憶胞的記憶胞電流未因應於上述首次重置操作而降到足夠低的程度,即代表此記憶胞的阻值狀態未相應地被切換為HRS。因此,此記憶胞(即,特定記憶胞)又可稱為是一錯誤位元(fail bit)
之後,在步驟S130中,可讀取前述特定記憶胞的特定數量,並依據特定數量決定熟化循環參數。在本實施例中,可統計上述特定記憶胞的特定數量,而在特定記憶胞可稱為錯誤位元的情況下,此特定數量可相應地稱為錯誤位元數(fail bit count,FBC),但本發明可不限於此。換言之,取得上述特定數量的概念可理解為取得(經首次重置操作後的)第一RRAM的FBC,但本發明可不限於此。
在本發明的實施例中,熟化循環參數可正相關於特定數量。亦即,特定記憶胞的數量越多,熟化循環參數即越高。
在第一實施例中,上述熟化循環參數可表徵為一熟化循環次數。在此情況下,可先取得特定數量相對於第一RRAM中記憶胞的總數的特定比例,此特定比例可理解為特定記憶胞在全部記憶胞中所佔的比例,但可不限於此。之後,可判斷此特定比例是否大於第一門限值(例如80%)。若是,即代表第一RRAM中有相當多數的記憶胞未順利地被切換至HRS,因此可將熟化循環次數對應地設為第一數值(例如50次)。
另一方面,若上述特定比例未大於第一門限值,則可判斷此特定比例是否小於第一門限值且大於一第二門限值(例如50%)。若是,即代表第一RRAM中仍有一定數量的記憶胞未順利地被切換至HRS,因此可將熟化循環次數對應地設為稍低於第一數值的第二數值(例如20次)。
在另一實施例中,若上述特定比例未小於第一門限值且大於第二門限值,則可判斷上述特定比例是否小於第二門限值且大於一第三門限值(例如20%)。若是即代表第一RRAM中大部分的記憶胞已順利地被切換至HRS,因此可將熟化循環次數對應地設為稍低於第二數值的第三數值(例如0次)。
另外,在第二實施例中,上述熟化循環參數還可表徵為一熟化電壓。在此情況下,可先取得特定數量相對於第一RRAM中記憶胞的總數的特定比例。之後,可判斷此特定比例是否大於第一門限值(例如80%)。若是,即代表第一RRAM中有相當多數的記憶胞未順利地被切換至HRS,因此可將熟化電壓對應地設為第一電壓(例如是高於0.4V的數)。
另一方面,若上述特定比例未大於第一門限值,則可判斷此特定比例是否小於第一門限值且大於一第二門限值(例如50%)。若是,即代表第一RRAM中仍有一定數量的記憶胞未順利地被切換至HRS,因此可將熟化電壓對應地設為稍低於第一電壓的第二電壓(例如是高於0.2V的數值)。
在另一實施例中,若上述特定比例未小於第一門限值且大於第二門限值,則可判斷上述特定比例是否小於第二門限值且大於一第三門限值(例如20%)。若是即代表第一RRAM中大部分的記憶胞已順利地被切換至HRS,因此可將熟化電壓對應地設為稍低於第二電壓的第三電壓(例如是高於0.1V的數值)。
接著,在步驟S140中,可基於熟化循環參數對第一RRAM執行熟化操作,以將第一RRAM熟化為第二RRAM。
在第一實施例中,一次熟化操作可依序包括基於熟化電壓執行的設定操作及重置操作(可略稱為一次預循環(pre-cycle)),其中熟化電壓可採用高於一般操作電壓的電壓值。亦即,在經由步驟S130決定熟化循環參數(即,熟化循環次數)之後,可據以對第一RRAM執行對應次數的預循環,以將第一RRAM熟化為第二RRAM。舉例而言,若熟化循環次數為50,則可相應地基於熟化電壓對第一RRAM進行50次的預循環。舉另一例而言,若熟化循環次數為20,則可相應地基於熟化電壓對第一RRAM進行20次的預循環,但本發明可不限於此。
在第二實施例中,在經由步驟S130決定熟化循環參數(即,熟化電壓)之後,可據以對第一RRAM執行對應一預設次數的預循環,以將第一RRAM熟化為第二RRAM。舉例而言,若熟化電壓為0.4V且預設次數為10,則可相應地基於數值為0.4V的熟化電壓對第一RRAM進行10次的預循環。舉另一例而言,若熟化電壓為0.2V且預設次數為10,則可相應地基於數值為0.2V的熟化電壓對第一RRAM進行10次的預循環,但本發明可不限於此。
由上可知,本發明可在對RRAM進行成形操作及首次重置操作之後,取得其中特定記憶胞的特定數量,並據以適應性地決定熟化操作的熟化循環參數。當特定數量較多時,即採用較高的熟化循環參數(例如較高的熟化電壓或熟化循環次數),反之則採用較低的熟化循環參數。藉此,可令各記憶胞中的通道結構(即,CF結構)更為穩固,從而改善RRAM數據保留的表現。
此外,在步驟S140之後,可接續執行步驟S150,以基於預循環電壓對第二RRAM執行預循環操作,以將第二RRAM轉換為第三RRAM。在本實施例中,所述預循環電壓可採用相同於一般操作電壓的電壓值,亦即小於熟化電壓的電壓值。在一實施例中,熟化電壓與預循環電壓之間的差值可大於0.2V。在另一實施例中,熟化電壓可高於預循環電壓達5%,但可不限於此。
在一實施例中,上述預循環操作例如可依序包括基於預循環電壓執行的設定操作及重置操作。亦即,在基於較高的熟化電壓對第一RRAM進行對應於熟化循環次數的熟化操作,以將其熟化為第二RRAM之後,可再基於較低的預循環電壓對第二RRAM進行一次預循環操作,以將第二RRAM轉換為第三RRAM。
之後,在步驟S160中,可依據寫入指令或讀取指令對第三RRAM執行對應的寫入操作或讀取操作。亦即,在經由步驟S110~S150取得第三RRAM之後,此第三RRAM即可用於進行一般的寫入及讀取操作。
為使本發明概念更易於理解,以下另輔以圖2作進一步說明。請參照圖2,其是依據本發明之一實施例繪示的經/未經熟化操作的記憶胞結構示意圖。
在本實施例中,假設記憶胞210未經本發明提出的熟化操作處理,而記憶胞220則經假設為經過本發明提出的熟化操作處理。由圖2可看出,記憶胞210在經過焙燒(bake)之後,由於CF中氧空缺晶格(繪示為圓圈)的分布較為鬆散,因而形成較為脆弱的CF結構。在此情況下,記憶胞210中的CF容易因熱能而導致氧空缺晶格易於移動,從而提升CF斷開的可能性。因此,記憶胞210在高溫數據保留(high temperature data retention,HTDR)方面的表現將較差。
另一方面,由圖2可看出,記憶胞220在經過焙燒之後,由於CF中氧空缺晶格的分布較為緻密,因而形成較為強健的CF結構。在此情況下,記憶胞220中的CF較不容易因熱能而導致氧空缺晶格移動,從而降低CF斷開的可能性。因此,記憶胞220在HTDR方面的表現將較佳。
綜上所述,本發明可在對RRAM進行成形操作及首次重置操作之後,取得其中特定記憶胞的特定數量(例如FBC),並據以適應性地決定熟化操作的熟化循環次數(其例如可正相關於FBC)。藉此,可令各記憶胞中的通道結構更為穩固,從而改善RRAM數據保留的表現。
並且,由於本發明可依特定記憶胞的特定數量決定適切的熟化循環次數,因而可以較佳的效率產生具較佳CF結構的RRAM。此外,由於本發明的方法簡潔且易於設計,因而適於設計在RRAM晶片中對RRAM執行自我檢測及修復,且其過程除了不會影響已熟化的記憶胞之外,亦不會影響後續寫入/讀取操作的效能。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
210、220:記憶胞
S110~S160:步驟
圖1是依據本發明之一實施例繪示的熟化RRAM的方法流程圖。
圖2是依據本發明之一實施例繪示的經/未經熟化操作的記憶胞結構示意圖。
S110~S160:步驟
Claims (16)
- 一種熟化電阻式隨機存取記憶體的方法,包括:取得一第一電阻式隨機存取記憶體,其中該第一電阻式隨機存取記憶體包括多個記憶胞;對該第一電阻式隨機存取記憶體進行一成形操作及一首次重置操作,以在該些記憶胞中形成多個特定記憶胞,其中各該特定記憶胞為一錯誤位元,且各該特定記憶胞的一記憶胞電流大於一預設門限值;讀取該些特定記憶胞的特定數量,並依據該特定數量決定一熟化循環參數,其中該特定數量為該電阻式隨機存取記憶體的一錯誤位元數,且該熟化循環參數正相關於該特定數量;基於該熟化循環參數對該第一電阻式隨機存取記憶體執行一熟化操作,以將該第一電阻式隨機存取記憶體熟化為一第二電阻式隨機存取記憶體。
- 如申請專利範圍第1項所述的方法,其中該熟化循環參數為一熟化循環次數,且基於該熟化循環參數對該第一電阻式隨機存取記憶體執行該熟化操作的步驟包括:基於一熟化電壓對該第一電阻式隨機存取記憶體執行對應於該熟化循環次數的該熟化操作。
- 如申請專利範圍第2項所述的方法,更包括:基於一預循環電壓對該第二電阻式隨機存取記憶體執行一預 循環操作,以將該第二電阻式隨機存取記憶體轉換為一第三電阻式隨機存取記憶體。
- 如申請專利範圍第2項所述的方法,其中該熟化操作依序包括基於該熟化電壓執行的一設定操作及一重置操作。
- 如申請專利範圍第3項所述的方法,其中該熟化電壓大於該預循環電壓。
- 如申請專利範圍第3項所述的方法,其中該預循環電壓與該熟化電壓之間的一差值大於0.2V。
- 如申請專利範圍第3項所述的方法,其中該熟化電壓大於該預循環電壓達5%。
- 如申請專利範圍第3項所述的方法,其中該預循環操作依序包括基於該預循環電壓執行的一設定操作及一重置操作。
- 如申請專利範圍第2項所述的方法,其中依據該特定數量決定該熟化循環參數的步驟包括:取得該特定數量相對於該些記憶胞的總數的一特定比例;反應於該特定比例大於一第一門限值,設定該熟化循環次數為一第一數值;反應於該特定比例小於該第一門限值且大於一第二門限值,設定該熟化循環次數為一第二數值,其中該第一數值大於該第二數值。
- 如申請專利範圍第9項所述的方法,更包括: 反應於該特定比例小於該第二門限值且大於一第三門限值,設定該熟化循環次數為一第三數值,其中該第三數值小於該第二數值。
- 如申請專利範圍第3項所述的方法,更包括:依據一寫入指令或一讀取指令對該第三電阻式隨機存取記憶體執行對應的一寫入操作或一讀取操作。
- 如申請專利範圍第1項所述的方法,其中該熟化循環參數為一熟化電壓,且基於該熟化循環參數對該第一電阻式隨機存取記憶體執行該熟化操作的步驟包括:基於該熟化電壓對該第一電阻式隨機存取記憶體執行對應於一預設次數的該熟化操作。
- 如申請專利範圍第12項所述的方法,其中依據該特定數量決定該熟化循環參數的步驟包括:取得該特定數量相對於該些記憶胞的總數的一特定比例;反應於該特定比例大於一第一門限值,設定該熟化電壓為一第一電壓;反應於該特定比例小於該第一門限值且大於一第二門限值,設定該熟化電壓為一第二電壓,其中該第一電壓大於該第二電壓。
- 如申請專利範圍第13項所述的方法,更包括:反應於該特定比例小於該第二門限值且大於一第三門限值,設定該熟化電壓為一第三電壓,其中該第三電壓小於該第二電壓。
- 如申請專利範圍第13項所述的方法,更包括:基於一預循環電壓對該第二電阻式隨機存取記憶體執行一預循環操作,以將該第二電阻式隨機存取記憶體轉換為一第三電阻式隨機存取記憶體。
- 如申請專利範圍第15項所述的方法,更包括:依據一寫入指令或一讀取指令對該第三電阻式隨機存取記憶體執行對應的一寫入操作或一讀取操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108135825A TWI754175B (zh) | 2019-10-03 | 2019-10-03 | 熟化電阻式隨機存取記憶體的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108135825A TWI754175B (zh) | 2019-10-03 | 2019-10-03 | 熟化電阻式隨機存取記憶體的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202115727A TW202115727A (zh) | 2021-04-16 |
TWI754175B true TWI754175B (zh) | 2022-02-01 |
Family
ID=76604414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108135825A TWI754175B (zh) | 2019-10-03 | 2019-10-03 | 熟化電阻式隨機存取記憶體的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI754175B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102169722A (zh) * | 2010-02-25 | 2011-08-31 | 复旦大学 | 降低初始化或置位操作功耗的电阻随机存储器及其操作方法 |
US8059450B2 (en) * | 2008-05-20 | 2011-11-15 | Seagate Technology Llc | Write verify method for resistive random access memory |
US8735211B2 (en) * | 2010-07-02 | 2014-05-27 | Micron Technology, Inc. | Resistive RAM devices and methods |
US20150380086A1 (en) * | 2014-06-27 | 2015-12-31 | Samsung Electronics Co., Ltd. | Resistive memory device and method of operating the resistive memory device |
US20170117464A1 (en) * | 2015-10-22 | 2017-04-27 | Winbond Electronics Corp. | Resistive random access memory device |
-
2019
- 2019-10-03 TW TW108135825A patent/TWI754175B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059450B2 (en) * | 2008-05-20 | 2011-11-15 | Seagate Technology Llc | Write verify method for resistive random access memory |
CN102169722A (zh) * | 2010-02-25 | 2011-08-31 | 复旦大学 | 降低初始化或置位操作功耗的电阻随机存储器及其操作方法 |
US8735211B2 (en) * | 2010-07-02 | 2014-05-27 | Micron Technology, Inc. | Resistive RAM devices and methods |
US20150380086A1 (en) * | 2014-06-27 | 2015-12-31 | Samsung Electronics Co., Ltd. | Resistive memory device and method of operating the resistive memory device |
US20170117464A1 (en) * | 2015-10-22 | 2017-04-27 | Winbond Electronics Corp. | Resistive random access memory device |
Also Published As
Publication number | Publication date |
---|---|
TW202115727A (zh) | 2021-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10964384B2 (en) | Method for controlling resistive random-access memory | |
Slaughter et al. | Technology for reliable spin-torque MRAM products | |
Gao et al. | A novel defect-engineering-based implementation for high-performance multilevel data storage in resistive switching memory | |
JP2015005600A (ja) | 相変化デバイス | |
JP2015500548A (ja) | 相変化メモリの読出しエラーを減少させるための読出しバイアス管理 | |
JP2008084518A (ja) | 相変化メモリ装置における書込動作方法 | |
US9006076B2 (en) | Resistive memory device and fabrication method thereof | |
US9865348B2 (en) | Devices and methods for selecting a forming voltage for a resistive random-access memory | |
TWI754175B (zh) | 熟化電阻式隨機存取記憶體的方法 | |
US20170117038A1 (en) | Resistfv memory and operating method for performing a forming operation thereof | |
Hayakawa et al. | Resolving endurance and program time trade-off of 40nm TaOx-based ReRAM by co-optimizing verify cycles, reset voltage and ECC strength | |
TWI701664B (zh) | 電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法 | |
TWI625733B (zh) | 產生積體電路固有資訊的裝置及方法 | |
CN112802521B (zh) | 熟化电阻式随机存取存储器的方法 | |
Raquibuzzaman et al. | Intrablock wear leveling to counter layer-to-layer endurance variation of 3-D NAND flash memory | |
US10818353B1 (en) | Method for ripening resistive random access memory | |
US20220301623A1 (en) | Dynamically boosting read voltage for a memory device | |
CN110751968A (zh) | 用于puf的电路结构、获取puf数据的方法及电子设备 | |
Tanakamaru et al. | Highly reliable coding methods for emerging applications: Archive and enterprise solid-state drives (SSDs) | |
CN111223508B (zh) | 存储器存储装置及其电阻式存储器元件成型方法 | |
TWI812094B (zh) | 電阻式記憶體單元的阻絲成型方法 | |
Li et al. | Methods to Realize Low-BER and High-Reliability RRAM Chip With Fast Page-Forming Capability | |
CN110570889B (zh) | 找出电阻式随机存取存储器的最佳操作条件的方法 | |
TWI669716B (zh) | 記憶體儲存裝置及其電阻式記憶體元件成型方法 | |
TWI698876B (zh) | 資料寫入方法及非揮發性記憶體 |