TWI701664B - 電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法 - Google Patents

電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法 Download PDF

Info

Publication number
TWI701664B
TWI701664B TW107135450A TW107135450A TWI701664B TW I701664 B TWI701664 B TW I701664B TW 107135450 A TW107135450 A TW 107135450A TW 107135450 A TW107135450 A TW 107135450A TW I701664 B TWI701664 B TW I701664B
Authority
TW
Taiwan
Prior art keywords
resistance value
random access
access memory
resistive random
memory cell
Prior art date
Application number
TW107135450A
Other languages
English (en)
Other versions
TW201926346A (zh
Inventor
科頴 黃
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201926346A publication Critical patent/TW201926346A/zh
Application granted granted Critical
Publication of TWI701664B publication Critical patent/TWI701664B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本發明的電阻式隨機存取記憶體裝置、寫入驗證方法及反向寫入驗證方法，其可以提升電阻式隨機存取記憶體的效能，並且提升每一個電阻式隨機存取記憶胞的均勻效能。比較由電阻式隨機存取記憶胞所偵測的第一電阻值與多數個參考電阻值以獲得比較值。藉由施加第一設定脈衝來使電阻式隨機存取記憶胞執行設定操作以使第一電阻值改變為第二電阻值。比較第二電阻值與比較值以判斷是否持續電阻式隨機存取記憶胞的設定操作。

Description

電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法
本發明是有關於一種電阻式記憶體裝置，且特別是有關於一種電阻式隨機存取記憶體裝置的寫入方法。
為了滿足市場上的需求，電阻式隨機存取記憶體裝置需具備體積小及大容量，並且進一步要求訊息的儲存速度快、功率消耗低及可靠性高。
在電阻式隨機存取記憶胞執行寫入或反向寫入的操作中，可以藉由執行驗證操作來判斷電阻式隨機存取記憶胞的電阻值是否達到目標電阻值。當電阻式隨機存取記憶胞的電阻值達到目標電阻值時，亦即寫入或反向寫入的操作為成功。反之，當在預定寫入或反向寫入脈衝(或是預定時間週期)之後，電阻式隨機存取記憶胞的電阻值未達到目標電阻值時，亦即寫入或反向寫 入的操作為失敗。
然而，在關於寫入或反向操作的習知技術中，習知技術並無法有效地判斷電阻值的變化趨勢(例如達到目標電阻值的趨勢)。也就是說，即使在每次的寫入或反向寫入脈衝之後，電阻式隨機存取記憶胞的電阻值將以非預期的趨勢來產生變化(例如為增加而非預期的下降)，並且寫入或反向寫入的操作持續應用於後續的寫入或反向寫入脈衝中。因此，當寫入或反向操作最終為失敗時，將會造成操作時間與消耗功率的浪費，進而降低電阻式隨機存取記憶體裝置的可靠性及效能。
隨著電阻式隨機存取記憶體裝置的普及化，期望具備可以判斷每個電阻式隨機存取記憶胞的電阻值的變化趨勢的電阻式隨機存取記憶體裝置、寫入驗證方法及反向寫入驗證方法。同時，可以進一步節省消耗功率，並提升電阻式隨機存取記憶體的效能，且改善每個電阻式隨機存取記憶胞的均勻效能。
本發明提供一種電阻式隨機存取記憶體裝置、寫入驗證方法及反向輸入驗證方法，其可以節省消耗功率，並提升電阻式隨機存取記憶體的操作效能，且改善每一個電阻式隨機存取記憶胞的均勻效能。
本發明的電阻式隨機存取記憶體裝置包括多數個電阻式隨機存取記憶胞、比較器、本地計數器以及記憶體控制器。比較 器用以由電阻式隨機存取記憶胞中的其中之一所偵測的第一電阻值與多數個參考電阻值進行比較以獲得比較值。本地計數器耦接至比較器，用以維持對應於比較值的計數值。記憶體控制器用以對電阻式隨機存取記憶胞執行設定操作以使第一電阻值改變為第二電阻值，並比較第二電阻值與比較值以判斷是否持續電阻式隨機存取記憶胞的設定操作。
本發明的寫入驗證方法包括比較由電阻式隨機存取記憶胞所偵測的第一電阻值與多數個參考電阻值以獲得比較值；藉由施加第一設定脈衝來使電阻式隨機存取記憶胞執行設定操作以使第一電阻值改變為第二電阻值；比較第二電阻值與比較值以判斷是否持續電阻式隨機存取記憶胞的設定操作。
本發明的反向寫入驗證方法包括比較由電阻式隨機存取記憶胞所偵測的第一電阻值與多數個參考電阻值以獲得比較值；藉由施加第一重置脈衝來使電阻式隨機存取記憶胞執行重置操作以使第一電阻值改變為第二電阻值；比較第二電阻值與比較值以判斷是否持續電阻式隨機存取記憶胞的重置操作。
基於上述，本發明的電阻式隨機存取記憶體裝置可以決定在設定脈衝或重置脈衝施加至電阻式隨機存取記憶胞之後，達到目標電阻值的趨勢，並且依據所達到目標電阻值的趨勢來決定電阻式隨機存取記憶胞下一步的操作。如此一來，電阻式隨機存取記憶胞的寫入操作與反向寫入操作即可更有效的被執行，並且每一個電阻式隨機存取記憶胞的均勻效能可以得到改善。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100:電阻式隨機存取記憶體裝置
102:記憶體控制器
104:比較器
106:本地計數器
401a~411a:寫入操作方法的步驟
401b~411b:反向寫入操作方法的步驟
601~605:寫入驗證方法的步驟
701~705:反向寫入驗證方法的步驟
GCS:全局計數信號
RRC:電阻式隨機存取記憶胞
TRV:目標電阻值
RRV:記憶電阻值
RV:電阻值
R3、R4:參考電阻值
IO<0>~IO<n>:端點
圖1繪示本發明一實施例的電阻式隨機存取記憶體裝置的示意圖。
圖2A至圖2B繪示本發明一實施例說明以降序或升序的排列的多數個參考電阻值的示意圖。
圖3繪示本發明一實施例說明決定電阻式隨機存取記憶胞的電阻值所對應的計數值的過程的示意圖。
圖4A至圖4B繪示本發明一實施例的寫入操作與反向寫入操作的流程圖。
圖5A至圖5B繪示本發明一實施例的寫入操作與反向寫入操作的示意圖。
圖6繪示本發明一實施例的寫入驗證方法的流程圖。
圖7繪示本發明一實施例的反向寫入驗證方法的流程圖。
圖1繪示本發明一實施例的電阻式隨機存取記憶體裝置的示意圖。電阻式隨機存取記憶體裝置100包括記憶體控制器102、多數個電阻式隨機存取記憶胞RRC、多數個比較器104以及 多數個本地計數器106。比較器104耦接至電阻式隨機存取記憶胞RRC，並且比較器104用以由電阻式隨機存取記憶胞RRC所偵測的電阻值與多數個參考電阻值來進行比較以獲得比較值。本地計數器106耦接至比較器104，用以儲存及維持對應於該比較值的計數值。
在本實施例中，多數個參考電壓值以升序或降序來進行排列，並且參考電阻值中的每一可以對應於本地計數器106的計數值。比較值可以是由電阻式隨機存取記憶胞RRC所偵測的電阻值所相對應的參考電阻值中的一個。舉例來說，比較值可以是最接近且小於由電阻式隨機存取記憶胞RRC所偵測的電阻值的參考電壓值。在另一個實施例中，比較值也可以是最接近且大於由電阻式隨機存取記憶胞RRC所偵測的電阻值的參考電壓值。
在本實施例中，每個本地計數器106耦接至記憶體控制器102，以使本地計數器106可以從記憶體控制器102接收全局計數信號GCS。亦即本地計數器106可以藉由全局計數信號GCS來被控制。換句話說，所有的本地計數器106可以接收相同的全局計數信號GCS，並且本地計數器106中的數值可以對應於耦接至本地計數器106的電阻式隨機存取記憶胞RRC的電阻值。
由於每個本地計數器106可以表示為耦接至本地計數器106的電阻式隨機存取記憶胞RRC的電阻值，並且本地計數器106可以在寫入或反向寫入操作的每個階段中，監控電阻式隨機存取記憶胞RRC的電阻值，進而可以決定達到目標值的趨勢。舉例來 說，電阻式隨機存取記憶胞RRC的寫入操作可以包括依序地施加多個寫入脈衝至電阻式隨機存取記憶胞RRC，並且直到電阻式隨機存取記憶胞RRC的電阻值達到目標寫入值(目標設定值)為止。當寫入脈衝被施加至電阻式隨機存取記憶胞RRC時，此時，可以預期電阻式隨機存取記憶胞RRC的電阻值更接近目標寫入值(預期趨勢)。也就是說，若施加寫入脈衝(非預期趨勢)後的電阻式隨機存取記憶胞RRC的電阻值，仍未接近或更加遠離目標寫入值時，則無論寫入脈衝的數量或其強度的大小，電阻式隨機存取記憶胞RRC的電阻值皆無法達到目標寫入值。在此情況下，持續地施加依序地寫入脈衝至電阻式隨機存取記憶胞RRC，將會造成浪費時間與消耗功率的問題，並且電阻式隨機存取記憶胞RRC的電阻值在非預期趨勢中將產生變化。
圖2A至圖2B繪示本發明一實施例說明以降序或升序的排列的多數個參考電阻值的示意圖。縱軸表示為參考電阻值且橫軸表示為時間(或是計數器的計數值)。每一個參考電阻值可以對應於由n位元的二進位串列來表示的計數值中的一個，其中，n為整數。在圖2A至圖2B中，每個計數值可以由3位元(例如000，001，010)的二進位串列來表示，但本發明並不限於此。設計者可以依照設計的需求來選擇上述的n值。
圖2A說明以降序排列的多數個參考電阻值，並且目標電阻值TRV是參考電阻值中的一個。在圖2A中，目標電阻值TRV可以用於寫入操作中，並且可以是參考電阻值中的最小參考電阻 值，但本發明並不限於此。
圖2B說明以升序排列的多數個參考電阻值，並且目標電阻值TRV是參考電阻值中的一個。在圖2B中，目標電阻值TRV可以用於反向寫入操作，並且目標電阻值TRV可以是參考電阻值中最大的參考電阻值，但本發明並不限於此。
圖3繪示本發明一實施例說明決定電阻式隨機存取記憶胞的電阻值所對應的計數值的過程的示意圖。在本實施例中，可以透過比較由電阻式隨機存取記憶胞RRC所感測到的電阻值RV與以遞減順序或遞增順序排列的多個參考電阻值以獲得比較值。在對應於計數值”011”的時間點上，可以將電阻式隨機存取記憶胞RRC的電阻值RV與參考電阻值R3進行比較。在對應於計數值”100”的時間點上，可以將電阻式隨機存取記憶胞RRC的電阻值RV與參考電阻值R4進行比較。當決定電阻式隨機存取記憶胞RRC的電阻值RV小於參考電阻值R3且大於參考電阻值R4時，則比較值即為參考電阻值R4，並且對應於計數值”100”的參考電阻值R4可以被儲存於耦接至電阻式隨機存取記憶胞RRC的本地計數器106中。換句話說，耦接至電阻式隨機存取記憶胞RRC的本地計數器106可以使計數值維持在”100”，但本發明並不限於此。另一方面，比較值可以是參考電阻值R3，並且計數值”011”所對應的參考電阻值R3可以被儲存於耦接至電阻式隨機存取記憶胞RRC的本地計數器106中。值得注意的是，圖3中的參考電阻值可以以降序或升序來進行排列，並且參考電阻值R3相鄰於參考電 阻值R4。其中，上述的比較值可以用以決定所對應的參考電阻值，並將所述參考電阻值儲存於本地計數器106中。
圖4A繪示本發明一實施例的寫入操作的流程圖。在步驟401a及步驟403a中，可以執行驗證操作以決定電阻式隨機存取記憶胞RRC的電阻值所對應的計數值，並且判斷電阻式隨機存取記憶胞RRC的電阻值是否達到目標寫入電阻值。針對決定電阻式隨機存取記憶胞RRC的電阻值所對應的計數值的過程已詳細說明於上述的圖3中，在此恕不多贅述。除此之外，在執行驗正操作之後，耦接至電阻式隨機存取記憶胞RRC的本地計數器106可以儲存計數值所對應於電阻式隨機存取記憶胞RRC的電阻值(例如圖3中”100”對應於參考電阻值R4)。
在步驟403a中，可以將電阻式隨機存取記憶胞RRC的電阻值與目標寫入電阻值進行比較，以判斷電阻式隨機存取記憶胞RRC的寫入操作是否成功。若電阻式隨機存取記憶胞RRC的電阻值達到目標寫入電阻值(亦即電阻式隨機存取記憶胞RRC的電阻值小於或等於目標寫入電阻值)，則寫入操作即為成功，並且寫入操作停止於步驟405a。除此之外，在步驟407a中，藉由對電阻式隨機存取記憶胞RRC施加設定脈衝，以使電阻式隨機存取記憶胞RRC的電阻值可以從第一電阻值改變為第二電阻值(或是當前的電阻值)，進而執行設定操作。需注意到的是，比較值可以被認定為是電阻式隨機存取記憶胞RRC的先前驗證電阻值。
在步驟409a中，可以將電阻式隨機存取記憶胞RRC的 第二電阻值(當前的電阻值)與比較值(先前的驗證電阻值)進行比較，以決定電阻式隨機存取記憶胞RRC的電阻值的變化趨勢。舉例來說，若當前的電阻值小於先前的驗證電阻值，則表示電阻式隨機存取記憶胞RRC的電阻值正以預期的趨勢(朝向目標寫入電阻值)進行變化。也就是說，需要持續的進行設定操作，直到電阻式隨機存取記憶胞RRC的電阻值達到目標寫入電阻值為止。另一方面，若當前的電阻值大於施加設定脈衝後的先前的驗證電阻值，則表示電阻式隨機存取記憶胞RRC的電阻值在非預期的趨勢(非朝向目標寫入電阻值)進行變化。在此情況下，設定操作並不適合持續被執行，並且在步驟411a中，重置旗標可以設定至電阻式隨機存取記憶胞RRC中，以使得其它的電阻式隨機存取記憶胞RRC的設定操作完成之後，電阻式隨機存取記憶胞RRC可以被重置。
圖4B繪示本發明一實施例的反向寫入操作的流程圖。在圖4B中，由於步驟401b、步驟403b以及步驟405b中的執行動作類似於圖4A中的步驟401a、步驟403a以及步驟405a，在此恕不多贅述。
值得一提的是，若電阻式隨機存取記憶胞RRC的電阻值未達到重置目標電阻值時，在步驟407b中，重置操作可以被執行，以使電阻式隨機存取記憶胞RRC的電阻值可以由第一電阻值改變為第二電阻值。另一方面，在步驟409b中，可以將當前的電阻值與先前的驗證電阻值來進行比較，以決定電阻式隨機存取記憶胞 RRC的電阻值的變化趨勢。舉例來說，若當前的電阻值大於先前的驗證電阻值時，則表示電阻式隨機存取記憶胞RRC的電阻值正以預期趨勢發生改變。也就是說，重置操作可以持續地被執行，直到電阻式隨機存取記憶胞RRC的電阻值達到目標反向寫入電阻值為止。另一方面，若當前的電阻值小於施加重置脈波後的先前的驗證電阻值，則表示電阻式隨機存取記憶胞RRC的電阻值以非預期的趨勢進行改變。在此情況下，重置操作並不適合持續被執行，並且在步驟411b中，設定旗標可以設定至電阻式隨機存取記憶胞RRC中，以使得其它的電阻式隨機存取記憶胞RRC的重置操作完成之後，電阻式隨機存取記憶胞RRC可以被設定。
圖5A繪示本發明一實施例的寫入操作的示意圖。在本實施例中，可以透過驗證操作從IO<0>至IO<n>來輸出不同的電阻式隨機存取記憶胞RRC的電阻值，以決定本地計數器106的計數值所對應於每一個電阻式隨機存取記憶胞RRC的電阻值，並且判斷電阻式隨機存取記憶胞RRC的電阻值是否達到目標寫入電阻值。換句話說，在本地計數器106中的每一個電阻式隨機存取記憶胞RRC的電阻值可以被記憶。電阻式隨機存取記憶胞RRC可以透過設定脈衝以執行設定操作之後，來將電阻式隨機存取記憶胞RRC的當前的電阻值與本地計數器106中所記憶的先前的驗證電阻值(例如是記憶電阻值RRV)進行比較，以決定電阻值的變化趨勢。
舉例來說，若此變化趨勢為預期趨勢或電阻式隨機存取記憶胞RRC的電阻值朝向目標寫入電阻值變化，則可以透過施加 連續的設定脈衝來持續地設定操作。另一方面，若此變化趨勢為非預期趨勢或電阻式隨機存取記憶胞RRC的電阻值未朝向目標寫入電阻值變化，則設定操作將被停止，並且在其它的電阻式隨機存取記憶胞RRC的設定操作完成之後，電阻式隨機存取記憶胞RRC可以等待被重置。值得注意的是，在等待被重置的電阻式隨機存取記憶胞RRC上執行重置操作之後，可以透過上述的驗證操作與設定操作來重新執行電阻式隨機存取記憶胞RRC。
圖5B繪示本發明一實施例的重置操作的示意圖。在本實施例中，可以透過驗證操作從端點IO<0>至IO<n>來輸出不同的電阻式隨機存取記憶胞RRC的電阻值，以決定本地計數器106的計數值所對應於每一個電阻式隨機存取記憶胞RRC的電阻值，並且判斷電阻式隨機存取記憶胞RRC的電阻值是否達到目標反向寫入電阻值。值得一提的是，電阻式隨機存取記憶胞RRC可以透過重置脈衝以執行重置操作之後，以使電阻式隨機存取記憶胞RRC的當前的電阻值與本地計數器106中所記憶的先前的驗證電阻值(例如是記憶電阻值RRV)進行比較，以決定電阻值的變化趨勢。
舉例來說，若此變化趨勢為預期趨勢或電阻式隨機存取記憶胞RRC的電阻值朝向目標反向寫入電阻值變化，則可以透過施加連續的重置脈衝來持續地重置操作。另一方面，若此變化趨勢為非預期趨勢或電阻式隨機存取記憶胞RRC的電阻值未朝向目標反向寫入電阻值變化，則重置操作將被停止，並且在其它的電阻式隨機存取記憶胞RRC的重置操作完成之後，電阻式隨機存取 記憶胞RRC可以等待被重置。值得注意的是，在等待被重置的電阻式隨機存取記憶胞RRC上執行重置操作之後，可以透過上述的驗證操作與重置操作來重新執行電阻式隨機存取記憶胞RRC。
圖6繪示本發明一實施例的寫入驗證方法的流程圖。在步驟601中，比較由電阻式隨機存取記憶胞所偵測的第一電阻值與多數個參考電阻值以獲得比較值。在步驟603中，藉由施加第一設定脈衝來對電阻式隨機存取記憶胞執行設定操作，以使第一電阻值改變為第二電阻值。在步驟605中，比較第二電阻值與比較值以判斷是否持續電阻式隨機存取記憶胞的設定操作。藉此，寫入驗證方法可以決定電阻式隨機存取記憶胞的電阻值的變化趨勢，由此決定電阻式隨機存取記憶胞的下一步操作。
圖7繪示本發明一實施例的反向寫入驗證方法的流程圖。在步驟701中，比較由電阻式隨機存取記憶胞所偵測的第一電阻值與多數個參考電阻值以獲得比較值。在步驟703中，藉由施加第一重置脈衝來對電阻式隨機存取記憶胞執行重置操作，以使第一電阻值改變為第二電阻值。在步驟705中，比較第二電阻值與比較值以判斷是否持續電阻式隨機存取記憶胞的重置操作。藉此，反向寫入驗證方法可以決定電阻式隨機存取記憶胞的電阻值的變化趨勢，由此決定電阻式隨機存取記憶胞的下一步操作。
綜上所述，本發明的電阻式隨機存取記憶體裝置、寫入驗證方法及反向寫入驗證方法可以在設定操作或重置操作中，決定電阻值的變化趨勢，以決定下一步的操作動作。值得一提的是， 電阻式隨機存取記憶胞的第一電阻值可以被記憶及儲存於耦接至電阻式隨機存取記憶胞的本地計數器中。並且可以將設定脈衝或重置脈衝施加至電阻式隨機存取記憶胞，以使電阻式隨機存取記憶胞的電阻值由第一電阻值改變為第二電阻值(當前的電阻值)之後，使當前的電阻值與先前的驗證電阻值進行比較，以決定電阻值的變化趨勢(電阻值的變化是否朝向目標電阻值)。也就是說，當電阻式隨機存取記憶胞的電阻值朝向目標電阻值移動(預期趨勢)時，則可以持續執行設定操作或重置操作。另一方面，當電阻式隨機存取記憶胞的電阻值未朝向目標電阻值改變(或非預期趨勢)時，則停止設定操作或重置動作，並且等待電阻式隨機存取記憶胞的設定或重置。藉此，本發明可以節省電阻值在非預期趨勢中，電阻式隨機存取記憶胞上的設定或重置脈衝的時間與功率消耗。除此之外，電阻式隨機存取記憶胞的寫入操作與反向寫入操作可以被更有效地執行，並且每一個電阻式隨機存取記憶胞的均勻性能可以獲得改善。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電阻式隨機存取記憶體裝置
102‧‧‧記憶體控制器
104‧‧‧比較器
106‧‧‧本地計數器
GCS‧‧‧全局計數信號
RRC‧‧‧電阻式隨機存取記憶胞

Claims (14)

  1. 一種電阻式隨機存取記憶體裝置的寫入驗證方法，包括：比較由一電阻式隨機存取記憶胞所偵測的一第一電阻值與多數個參考電阻值以獲得一比較值；藉由施加一第一設定脈衝來使一設定操作在該電阻式隨機存取記憶胞上執行以使該第一電阻值改變為一第二電阻值；以及比較該第二電阻值與該比較值以判斷是否持續該電阻式隨機存取記憶胞的該設定操作，其中比較該第二電阻值與該比較值以判斷是否持續該電阻式隨機存取記憶胞的該設定操作的步驟更包括：回應於決定出該第二電阻值未小於該比較值，則停止該電阻式隨機存取記憶胞的該設定操作，並且使該電阻式隨機存取記憶胞設定一重置旗標；使該第二電阻值未小於該比較值的其它的該電阻式隨機存取記憶胞執行該設定操作；使該其它的該電阻式隨機存取記憶胞的該設定操作完成後，使具有該重置旗標的該電阻式隨機存取記憶胞執行一重置操作；以及在具有該重置旗標的該電阻式隨機存取記憶胞完成該重置操作後，使具有該重置旗標的該電阻式隨機存取記憶胞重新執行該設定操作。
  2. 如申請專利範圍第1項所述的電阻式隨機存取記憶體裝置的寫入驗證方法，其中該些參考電阻值以降序或升序的排列來產生一參考電阻值序列，各該些參考電阻值對應於一本地計數器的一計數值。
  3. 如申請專利範圍第2項所述的電阻式隨機存取記憶體裝置的寫入驗證方法，其中該本地計數器藉由一全局計數信號來被控制，並且該計數值由n位元的二進位串列來表示，n為整數。
  4. 如申請專利範圍第2項所述的電阻式隨機存取記憶體裝置的寫入驗證方法，其中比較由該電阻式隨機存取記憶胞所偵測的該第一電阻值與該些參考電阻值以獲得該比較值的步驟包括：判斷該第一電阻值是否小於一第一參考電阻值且大於一第二參考電阻值，其中該第一參考電阻值與該第二參考電阻值為該些參考電阻值中的其中之二，並且該參考電阻值序列中，該第一參考電阻值與該第二參考電阻值為依序相鄰的電阻值；以及回應於決定出該第一電阻值小於該第一參考電阻值，且大於該第二參考電阻值，使該電阻式隨機存取記憶胞的該本地計數器維持為對應於該第二參考電阻值的該計數值，並且設定該第二參考電阻值為該比較值。
  5. 如申請專利範圍第1項所述的電阻式隨機存取記憶體裝置的寫入驗證方法，其中比較該第二電阻值與該比較值以判斷是否持續該電阻式隨機存取記憶胞的該設定操作的步驟包括： 回應於決定出該第二電阻值小於該比較值，則執行一驗證操作以判斷該第二電阻值是否達到一目標寫入電阻值。
  6. 如申請專利範圍第5項所述的電阻式隨機存取記憶體裝置的寫入驗證方法，其中執行該驗證操作的步驟包括：若該第二電阻值達到該目標寫入電阻值，則表示該電阻式隨機存取記憶胞的該設定操作為成功；以及若該第二電阻值未達到該目標寫入電阻值，則藉由施加一第二設定脈衝至該電阻式隨機存取記憶胞以持續執行該設定操作。
  7. 如申請專利範圍第2項所述的電阻式隨機存取記憶體裝置的寫入驗證方法，其中該比較值儲存於該本地計數器。
  8. 一種電阻式隨機存取記憶體裝置的反向寫入驗證方法，包括：比較由一電阻式隨機存取記憶胞所偵測的一第一電阻值與多數個參考電阻值以獲得一比較值；藉由施加一第一重置脈衝來使一重置操作在該電阻式隨機存取記憶胞上執行以使該第一電阻值改變為一第二電阻值；以及比較該第二電阻值與該比較值以判斷是否持續該電阻式隨機存取記憶胞的該重置操作，其中比較該第二電阻值與該比較值以判斷是否持續該電阻式隨機存取記憶胞的該重置操作的步驟包括： 回應於決定出該第二電阻值小於該比較值，則停止該電阻式隨機存取記憶胞的該重置操作，並且使該電阻式隨機存取記憶胞設定一設定旗標；使該第二電阻值小於該比較值的其它的該電阻式隨機存取記憶胞執行該重置操作；使該其它的該電阻式隨機存取記憶胞的該重置操作完成後，使具有該設定旗標的該電阻式隨機存取記憶胞執行一設定操作；以及在具有該設定旗標的該電阻式隨機存取記憶胞完成該設定操作後，使具有該設定旗標的該電阻式隨機存取記憶胞重新執行該重置操作。
  9. 如申請專利範圍第8項所述的電阻式隨機存取記憶體裝置的反向寫入驗證方法，其中該些參考電阻值以降序或升序的排列來產生一參考電阻值序列，各該些參考電阻值對應於一本地計數器的一計數值，其中比較由該電阻式隨機存取記憶胞所偵測的該第一電阻值與該些參考電阻值以獲得該比較值的步驟包括：判斷該第一電阻值是否小於一第一參考電阻值且大於一第二參考電阻值，其中該第一參考電阻值與該第二參考電阻值為該些參考電阻值中的其中之二，並且該參考電阻值序列中，該第一參考電阻值與該第二參考電阻值為相連續的電阻值；以及 回應於決定出該第一電阻值小於該第一參考電阻值且大於該第二參考電阻值，使該電阻式隨機存取記憶胞的該本地計數器維持對應於該第一參考電阻值，並且使該第一參考電阻值設定為該比較值。
  10. 如申請專利範圍第8項所述的電阻式隨機存取記憶體裝置的反向寫入驗證方法，其中比較該第二電阻值與該比較值以判斷是否持續該電阻式隨機存取記憶胞的該重置操作的步驟包括：回應於決定出該第二電阻值大於該比較值，則執行一驗證操作以判斷該第二電阻值是否達到一目標反向寫入電阻值，其中執行該驗證操作的步驟包括：若該第二電阻值達到該目標反向寫入電阻值，則表示該電阻式隨機存取記憶胞的該重置操作為成功；以及若該第二電阻值未達到該目標反向寫入電阻值，則藉由施加一第二重置脈衝至該電阻式隨機存取記憶胞以持續執行該重置操作。
  11. 一種電阻式隨機存取記憶體裝置，包括：多數個電阻式隨機存取記憶胞；一比較器，用以由該些電阻式隨機存取記憶胞中的其中之一所偵測的一第一電阻值與多數個參考電阻值進行比較以獲得一比較值； 一本地計數器，耦接至該比較器，用以維持一計數值並且儲存對應於該計數值的該比較值；以及一記憶體控制器，用以使該些電阻式隨機存取記憶胞執行一設定操作以使該第一電阻值改變為一第二電阻值，並比較該第二電阻值與該比較值以判斷是否持續該些電阻式隨機存取記憶胞的該設定操作，其中，當該第二電阻值未小於該比較值時，該記憶體控制器停止該電阻式隨機存取記憶胞的該設定操作，並且使該電阻式隨機存取記憶胞設定一重置旗標；該記憶體控制器使該第二電阻值未小於該比較值的其它的該電阻式隨機存取記憶胞執行該設定操作；在使該其它的該電阻式隨機存取記憶胞的該設定操作完成後，該記憶體控制器使具有該重置旗標的該電阻式隨機存取記憶胞執行一重置操作；以及在具有該重置旗標的該電阻式隨機存取記憶胞完成該重置操作後，該記憶體控制器使具有該重置旗標的該電阻式隨機存取記憶胞重新執行該設定操作。
  12. 如申請專利範圍第11項所述的電阻式隨機存取記憶體裝置，其中該記憶體控制器更用以提供一全局計數器信號至該本地計數器以控制該本地計數器。
  13. 如申請專利範圍第11項所述的電阻式隨機存取記憶體裝置，其中該些參考電阻值以降序或升序的排列來產生一參考電 阻值序列，並且各該些參考電阻值對應於該本地計數器的該計數值。
  14. 如申請專利範圍第11項所述的電阻式隨機存取記憶體裝置，其中該記憶體控制器更用以在回應於決定該第二電阻值小於該比較值時，執行一驗證操作以判斷該第二電阻值是否達到一目標寫入電阻值。
TW107135450A 2017-12-04 2018-10-08 電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法 TWI701664B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/829,987 2017-12-04
US15/829,987 US10453529B2 (en) 2017-12-04 2017-12-04 Resistive random access memory (RRAM) device, write verify method and reverse write verify method thereof

Publications (2)

Publication Number Publication Date
TW201926346A TW201926346A (zh) 2019-07-01
TWI701664B true TWI701664B (zh) 2020-08-11

Family

ID=66659437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135450A TWI701664B (zh) 2017-12-04 2018-10-08 電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法

Country Status (3)

Country Link
US (1) US10453529B2 (zh)
CN (1) CN109872750B (zh)
TW (1) TWI701664B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708254B (zh) * 2019-12-11 2020-10-21 華邦電子股份有限公司 驗證執行於電阻式隨機存取記憶體的記憶胞上的操作的方法和電子電路
CN113129965B (zh) * 2019-12-30 2023-12-29 华邦电子股份有限公司 验证执行于存储单元上的操作的方法和电子电路
US11574678B2 (en) * 2020-09-17 2023-02-07 Fujitsu Semiconductor Memory Solution Limited Resistive random access memory, and method for manufacturing resistive random access memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123389A1 (en) * 2006-11-29 2008-05-29 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
US20110026302A1 (en) * 2008-05-20 2011-02-03 Seagate Technology Llc Write verify method for resistive random access memory
US9721637B2 (en) * 2011-12-15 2017-08-01 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090123244A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
TWI449050B (zh) 2009-12-31 2014-08-11 Ind Tech Res Inst 電阻式記憶體驗證方法及其驗證裝置
US8699258B2 (en) * 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
US9312002B2 (en) * 2014-04-04 2016-04-12 Sandisk Technologies Inc. Methods for programming ReRAM devices
KR102111510B1 (ko) * 2014-04-10 2020-05-19 에스케이하이닉스 주식회사 전자 장치
KR102131324B1 (ko) * 2014-07-08 2020-07-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
CN105448332A (zh) * 2014-09-16 2016-03-30 复旦大学 一种电阻型随机读取存储器及其写操作方法
CN104299645A (zh) 2014-10-22 2015-01-21 中国科学院微电子研究所 一种阻变存储器写操作电路
US9583170B2 (en) * 2015-02-12 2017-02-28 Qualcomm Incorporated Adjusting resistive memory write driver strength based on a mimic resistive memory write operation
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
US9728253B2 (en) * 2015-11-30 2017-08-08 Windbond Electronics Corp. Sense circuit for RRAM

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123389A1 (en) * 2006-11-29 2008-05-29 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
US20110026302A1 (en) * 2008-05-20 2011-02-03 Seagate Technology Llc Write verify method for resistive random access memory
US9721637B2 (en) * 2011-12-15 2017-08-01 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory

Also Published As

Publication number Publication date
CN109872750A (zh) 2019-06-11
CN109872750B (zh) 2021-02-26
US10453529B2 (en) 2019-10-22
US20190172534A1 (en) 2019-06-06
TW201926346A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
TWI701664B (zh) 電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法
US9767883B2 (en) Semiconductor memory device that performs a refresh operation
US10964384B2 (en) Method for controlling resistive random-access memory
JP5735186B2 (ja) 相変化メモリの読出しエラーを減少させるための読出しバイアス管理
US20150262652A1 (en) Access count device, memory system, and access count method
US10424376B2 (en) Material implication operations in memory
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
US9917601B2 (en) Adaptive error correction in a memory system
KR102310832B1 (ko) 비동기식 독립 평면 판독 기능을 이용하여 저장 디바이스의 성능을 개선하기 위한 방법 및 시스템
TWI559324B (zh) 記憶體裝置與其操作方法
US10839899B2 (en) Power on reset method for resistive memory storage device
TWI544485B (zh) 用於相變化記憶體之交錯式寫入與驗證
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
KR101282884B1 (ko) 상보성 멤리스터 구동 회로 및 상보성 멤리스터의 제어 방법
TWI579850B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
US10783981B1 (en) Semiconductor memory capable of reducing an initial turn-on voltage of a memory cell using a stress pulse in a test mode, and method for driving the same
US8971105B2 (en) Methods and apparatuses for controlling memory write sequences
TWI701671B (zh) 用於快速讀取的記憶體裝置及其控制方法
US11289160B2 (en) Memory device and data writing method
TWI698876B (zh) 資料寫入方法及非揮發性記憶體
US8681570B2 (en) Methods and systems for memory devices with asymmetric switching characteristics
US10636486B1 (en) Resistive memory and control method thereof
TWI588828B (zh) 記憶裝置及其控制方法
JP6586398B2 (ja) オプションコード供与回路及びその供与方法
TWI515560B (zh) 記憶體控制器及其存取系統