CN105448332A - 一种电阻型随机读取存储器及其写操作方法 - Google Patents

一种电阻型随机读取存储器及其写操作方法 Download PDF

Info

Publication number
CN105448332A
CN105448332A CN201410471864.1A CN201410471864A CN105448332A CN 105448332 A CN105448332 A CN 105448332A CN 201410471864 A CN201410471864 A CN 201410471864A CN 105448332 A CN105448332 A CN 105448332A
Authority
CN
China
Prior art keywords
signal
write
reset
voltage
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410471864.1A
Other languages
English (en)
Inventor
林殷茵
杨建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201410471864.1A priority Critical patent/CN105448332A/zh
Priority to US15/511,708 priority patent/US20170256314A1/en
Priority to PCT/CN2015/081328 priority patent/WO2016041393A1/zh
Publication of CN105448332A publication Critical patent/CN105448332A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种电阻型随机读取存储器及其写操作方法，属于电阻型随机读取存储器技术领域。在本发明的电阻型随机读取存储器及和写操作方法中，在预操作信号的偏置下监测开始由高阻态/低阻态向低阻态/高阻态转换的发生与否，来控制转换操作信号的变化，从而进行置位/复位操作。本发明的写操作方法能提高该电阻型随机读取存储器的存储性能。

Description

一种电阻型随机读取存储器及其写操作方法
技术领域
本发明属于电阻型随机读取存储器(ResistiveRandomAccessMemory,ReRAM)技术领域，涉及一种监测开始由高阻态(HighResistanceStage，HRS)向低阻态(LowResistanceStage，LRS)转换/开始由LRS向HRS转换的时间点来进行置位(Set)/复位(Reset)操作的写操作方法以及实现该写操作方法的ReRAM。
背景技术
电阻型随机读取存储器(ReRAM)因为其不挥发、低成本、高密度、可突破工艺技术代发展限制等特点而被广泛研究，并认为是可能取代闪存(FlashMemory)的半导体存储技术之一。
ReRAM的每个存储单元中，其是通过偏置的电信号作用使存储介质在HRS和LRS之间可逆转换，从而实现存储功能，其中，从HRS向LRS转换通常被定义为Set(置位)操作，从LRS向HRS转换通常被定义为Reset(复位)操作。Set操作和Reset操作构成了ReRAM的写操作。
Deok-HwangKwo等人在杂志NatureNanotechnology上发表的文章“AtomicstructureofconductingnanofilamentsinTiO2resistiveswitchingmemory”表明，在Set操作过程中，存储介质中会通过诸如氧空位移动来形成多个导电熔丝(ConductiveFilament，CF)，从而实现存储介质的上电极(TE)和下电极(BE)之间的低阻导通；并且，在Reset操作过程中，CF被切断或消除以实现高阻转换。
并且发现，偏置在ReRAM上的电信号进行写操作时，不同的电信号形式可以影响存储介质的CF的变化，从而影响ReRAM的存储性能，例如,耐久性(Endurance)、数据保持能力(DataRetention)和高阻值/低阻值窗口等方面的存储性能。因此，写操作对于存储器的存储性能是非常重要的。
Sang-beomKang等人的美国专利号为US7,920,405B2、题为“CIRCUITSANDMETHODSFORADAPTIVEWRITEBIASDRIVINGOFRESISTIVENON-VOLATILEMEMORYDEVICES”的专利中，其揭示了ReRAM的一种写电压阶梯递增的写操作方法，其写操作的Set电压如图1所示，图1揭示的为现有技术的一实施例的ReRAM的Set操作信号示意图。在该专利中，揭示了动态地反馈写电压变化以判断是否写操作成功来及时切断写电压。
Chih-HeLin等人的美国专利公开号为US2012/0075908A1、题为“RESISTIVERANDOMACCESSMEMORYANDVERIFYINGMETHODTHEREOF”的专利中，其揭示了ReRAM的又一种写电压脉冲逐步递增的写操作方法，如图2所示，图2揭示的为现有技术的又一实施例的ReRAM的Set操作信号示意图。在该专利中，每一级逐步递增的电压脉冲偏置上去结束后，都要进行验证操作来验证写操作是否成功，从而停止偏置写电压脉冲。
发明内容
本发明的目的在于，通过改变写操作过程来提高ReRAM的存储性能。
为实现以上目的或者其他目的，本发明提供以下技术方案。
按照本发明的一方面，提供一种电阻型随机读取存储器，包括：
写操作信号生成模块(350)，其用于至少生成置位(Set)/复位(Reset)操作信号的预操作信号以及电压逐渐下降/上升的转换操作信号；以及
开始转换监测模块(310)，其至判断被偏置有所述预操作信号的电阻型随机读取存储器的存储单元是否发生开始由高阻态/低阻态向低阻态/高阻态转换，并在发生开始由高阻态/低阻态向低阻态/高阻态转换时输出第一反馈信号(FB1)；
其中，所述写操作信号(350)生成模块基于所述第一反馈信号(FB1)生成所述转换操作信号并将其偏置在所述存储单元上以继续进行所述由高阻态/低阻态向低阻态/高阻态转换的置位/复位操作过程。
在一优选实施例中，所述开始转换监测模块(310)还被配置用于监测置位/复位操作是否成功、并在监测到成功进行置位/复位操作时输出第二反馈信号(FB2)；
并且，所述写操作信号(350)生成模块基于所述第二反馈信号(FB2)终止生成所述转换操作信号。
按照本发明的又一方面，提供一种电阻型随机读取存储器的写操作方法，在所述写操作方法的置位(Set)/复位(Reset)操作过程中，包括以下步骤：
偏置置位/复位操作信号的预操作信号于所述电阻型随机读取存储器的存储单元(371)；
判断是否发生开始由高阻态/低阻态向低阻态/高阻态转换，如果判断为“是”，则输出第一反馈信号(FB1)；以及
基于所述第一反馈信号(FB1)生成电压逐渐下降/上升的转换操作信号，并将所述转换操作信号偏置在所述存储单元上以继续进行所述由高阻态/低阻态向低阻态/高阻态转换的置位/复位操作过程。
在一优选实施例中，在继续进行所述复位操作过程中，判断复位操作是否成功，并在判断为成功进行复位操作时输出第二反馈信号(FB2)以终止所述复位操作。
按照本发明的还一方面，提供一种电阻型随机读取存储器，包括：
写操作信号生成模块，其用于至少生成复位(Reset)操作信号的电压逐渐上升的预操作信号以及复位操作信号的转换操作信号；以及
开始转换监测模块，其至判断被偏置有所述预操作信号的电阻型随机读取存储器的存储单元是否发生开始由低阻态向高阻态转换，并在发生开始由低阻态向高阻态转换时输出第一反馈信号；
其中，所述写操作信号生成模块基于所述第一反馈信号终止所述预操作信号的上升过程并基本维持输出电平以生成所述转换操作信号，并将所述转换操作信号偏置在所述存储单元上以继续进行所述由低阻态向高阻态转换的复位操作过程。
按照本发明的再一方面，提供一种电阻型随机读取存储器的写操作方法，在所述写操作方法的复位(Reset)操作过程中，包括以下步骤：
偏置复位操作信号的预操作信号于所述电阻型随机读取存储器的存储单元，其中所述预操作信号的电压逐渐上升；
判断是否发生开始由低阻态向高阻态转换，如果判断为“是”，则输出第一反馈信号；以及
基于所述第一反馈信号终止所述预操作信号的上升过程并基本维持输出电平以生成所述转换操作信号，并将所述转换操作信号偏置在所述存储单元上以继续进行所述由低阻态向高阻态转换的复位操作过程。
本发明的写操作方法以及实现该写操作方法的ReRAM中，在预操作信号的偏置下监测开始由HRS/LRS向LRS/HRS转换的发生与否，来提前控制转换操作信号的变化，也即提前改变置位/复位操作方式，这样，可以优化存储单元的存储介质中的导电熔丝的形状，写操作对ReRAM的存储单元的存储性能造成的伤害小，从而提高存储器的性能。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。
图1是现有技术的一实施例的ReRAM的Set操作信号示意图。
图2是现有技术的又一实施例的ReRAM的Set操作信号示意图。
图3是按照本发明一实施例的ReRAM的模块结构示意图。
图4是按照本发明一实施例的Set操作信号的示意图。
图5是按照本发明一实施例的Reset操作信号的示意图。
图6是按照本发明又一实施例的Reset操作信号的示意图。
图7是按照本发明图3所示实施例的ReRAM的模块的开始转换监测模块的一实例的模块结构示意图。
图8是按照本发明图3所示实施例的ReRAM的模块的开始转换监测模块的又一实例的模块结构示意图。
图9是按照本发明一实施例的Set操作的方法流程示意图。
图10是ReRAM中的导电熔丝的形成示意图。
图11是按照本发明一实施例的Reset操作的方法流程示意图。
图12是按照本发明又一实施例的Reset操作的方法流程示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
下面的描述中，为描述的清楚和简明，并没有对图中所示的所有多个部件进行详细描述。附图中示出了多个部件为本领域普通技术人员提供本发明的完全能够实现的公开内容。对于本领域技术人员来说，许多部件的操作都是熟悉而且明显的。
在下文中，将ReRAM中的存储单元的高阻态定义为数据“0”，相应地，将存储单元的低阻态定义为数据“1”；Set操作为将数据“0”写为“1”的写操作，即写“1”操作，Reset操作为将数据“1”写为“0”的写操作，即写“0”操作。
申请人注意到，ReRAM的存储单元在电阻转换过程中，电阻状态的转换速度是非常快的，其操作电压的变化主要来源于电阻状态转换之前。现有的动态反馈写电路(例如US7,920,405B2所揭示的技术方案)主要是在写电路中加入电流实时检测模块，当Set/Reset完成时才立即使能切断写电压信号Vwrite。这样虽然能防止多余的写电压信号Vwrite(例如电压脉冲)施加在存储单元上对ReRAM的存储单元的存储性能造成伤害，但是由于ReRAM的电阻转换过程非常快，申请人发现在Set/Reset完成之后再切断写电压信号Vwrite，仍然会对ReRAM的存储单元的存储性能造成一定程度的伤害，例如，出现高阻态和/或低阻态的阻值的一致性变差(更加离散分布)、高低阻值窗口Roff/Ron变小等等。这将非常严重影响并限制ReRAM的实际应用。
图3所示为按照本发明一实施例的ReRAM的模块结构示意图。如图3所示，该ReRAM同样地包括多个存储单元，每个存储单元可以在高阻态(HRS)和低阻态(LRS)之间实现来回转换；多个存储单元可以按行和列排列构成存储阵列370，在本发明实施例中，为描述的简洁清楚，仅示例了存储阵列370中的其中一个存储单元371在被选中时进行的Set/Rest操作过程。在本文中，为方便理解，被偏置在存储单元371上的电信号视为都施加在该存储单元的存储电阻上，也即该存储单元的选通管等相对存储电阻所产生的分压作用基本被忽略(选通管导通时的电阻被忽略)。具体地，该ReRAM包括用于根据地址信号从存储阵列370中选中相应的存储单元的选择器，例如，列选择器，其中BL表示存储阵列中的位线，SL表示存储阵列中的源线。
在该实施例中，ReRAM还设置有写操作信号生成模块350，其可以生成Set操作信号和/或Reset操作信号，其具体信号形式将在下文结合图4至图6进行详细描述。
在该实施例中，ReRAM还设置有开始转换监测模块310，开始转换监测模块310通过监测偏置在被选中的存储单元371的电信号的变化，来判断存储器的存储单元371是否发生开始由HRS向LRS转换(在Set操作时)，或者来判断存储器的存储单元371是否发生开始由LRS向HRS转换(在Reset操作时)。在本文中，开始由LRS向HRS转换的发生时间点或者开始由HRS向LRS转换的发生时间点被定义为“阻态转换时间点”，需要理解的是，该时间点是存储单元的快速的电阻转换过程中的一个或者一小段时间点，“时间点”并不限于某一特别细小的时刻点，其是相对“电阻转换过程”来定义的，其可以为“电阻转换过程”的“电阻转换开始过程”。本领域技术人员将理解到，在ReRAM的电阻转换过程发生之前，存储单元371的电阻是基本不发生变化的，在偏置的电信号的作用下，如果存储单元的存储介质中的导电熔丝(filament)发生变化(例如开始生成或开始断裂)，则反映存储单元的电阻开始发生变化，具体表现为流经存储单元的电流的变化速率相对之前明显加快，或者具体表现为存储单元上所检测的电压变化到预定值。应当理解到，偏置的激励的电压基本不变的情况下，存储单元上的电压变化是由于流经存储单元的电流的变化的电流所导致，流经存储单元的电流的变化或者从存储单元上所检测的电压变化是反映存储单元的阻变的其中一种形式。
在该实施例中，开始转换监测模块310还可以具有判断写操作是否成功的功能。具体地，在开始转换监测模块310监测出阻态转换“开始点”时，也即发生开始由HRS向LRS转换或者发生开始由LRS向HRS转换时，输出信号FB1至逻辑控制模块340，以进一步基于该反馈的信号FB1来进一步控制Set操作或Reset操作的信号变化(具体变化方式将在其后实施例中描述)，从而继续偏置Set操作或Reset操作信号的转换操作信号于存储单元371、完成Set操作或Reset操作过程；在开始转换监测模块310监测出Set或Reset操作成功时，其输出信号FB2至逻辑控制模块340，以进一步基于该反馈的信号FB2来进一步控制Set操作或Reset操作的信号变化。
在以上实施例中，“监测”可以通过对电压或电流的动态检测的方式来实现。
继续如图3所示，逻辑控制模块340的输入端接入数据信号DATA，也即需要写入的数据信号，如果DATA＝0，表示需要进行Reset操作，如果DATA＝1，表示需要进行Set操作。逻辑控制模块340的输入端还接入写使能信号WEN，在该示例中，WEN＝1时，写电路使能工作，开始Set或Reset操作。逻辑控制模块340的输出端与写操作信号生成模块350和极性选择器360耦接，极性选择器360用于控制Set/Reset操作信号偏置在存储单元371上的极性，例如DATA＝1时，写操作信号生成模块350所生产的写电压(Vwrite)从BL方向加到存储单元371上，此操作方向为Set操作方向；反之，Vwrite由SL方向加到370上，进行Reset操作。逻辑控制模块340还可以基于信号FB2使能极性选择器360停止工作。需要说明的是，在本发明中，Set操作信号与Reset操作信号的极性并不是限制性的，它们既可以是单极性(unipolar)，也可以是以下图4和图5所示的双极性(bipolar)。
继续如图3所示，写操作信号生成模块350生成的信号输入放大器的“+”输入端(正向输入端)，放大器的“-”输入端(负向输入端)连接极性选择器360，对于理想的运算放大器来说，其正向输入端和反向输入端的电压完全相等，运算放大器和其输出端连接的晶体管构成一个负反馈环路，形成一个写电压-电流转换器。
写操作信号生成模块350所生成的信号中，Set操作信号是电压逐渐下降的，而Reset操作信号的电压是逐渐上升的。写操作信号生成模块350所生成的Set操作信号和Reset操作信号将在以下详细说明。
图4所示为按照本发明一实施例的Set操作信号的示意图。如图4所示，图4(b)示意了偏置的Set操作信号81，其由写操作信号生成模块350所生成，图4(a)示意图4(b)所示的Set操作信号81偏置在存储单元上时在写通路所检测到的Set操作电压波形信号80。在图4(a)和图4(b)中，时刻t1'对应时刻t1，时刻t2'对应时刻t2，时刻t3'对应时刻t3，时刻tN-1'对应时刻tN-1，时刻tN对应时刻tN。在该实施例中，Set操作信号81包括预操作信号部分和转换操作信号部分；转换操作信号部分的电压逐渐下降，具体是以连续阶梯下降的方式实现，可以包括(N-1)个阶梯，N为大于或等于2的整数。
811’表示存储单元371发生由HRS向LRS转换之前(也即时刻t1'之前)所施加的电压波形，也即本发明中对应的预操作信号，其可以为固定电压值V1，在其他实施例中，为缩短发生由HRS向LRS转换之前的时间段，也即缩短t1'之前的时间，预操作信号811’的电压值也可以逐渐上升。
812’至81N’表示连续阶梯下降的Set操作信号81的第2至第N个电压阶梯，它们形成了Set操作信号81的转换操作信号，时刻t2’至时刻tN’表示在时刻t1'之后的任意一个电压阶梯、在该电压阶梯的任意时刻可能实现Set操作成功，时刻t2’至时刻tN’中的一个表示可能发生Set操作成功，相应地，在该时刻，偏置的Set操作信号81被切断，也即被终止。
相应地，写通路所检测到的Set操作电压波形信号80也随着Set操作信号81的变化以及存储单元371电阻状态变化而发生变化，由于Set操作信号81的变化对Set操作电压波形信号80变化的影响较小，在此不作具体考虑。其中，801表示偏置预操作信号811’的情况下所检测到的电压，时刻t1处对应的信号801开始电压下降，这是发生开始由LRS向HRS转换时所检测的电压信号，802至80N分别表示对应在转换操作信号812’至81N’中的任意一个偏置下在Set操作成功时所检测到的电压，在该实施例中，802至80N为表现为电压突变边沿形式。
在该实施例中，预操作信号811’的电压V1可以在某一范围内选择设置，一般地，V1可以选择小于单个脉冲下能使Set操作成功的电压值，或者小于电压扫描的情况下Set转换点对应的电压，也即Set电压，本领域技术人员可以根据对多个存储单元的Set测试，来确定V1的大小。需要理解的是，Vset的具体大小不受本发明实施例限制。
在转换操作信号中，转换操作信号是从V1开始阶梯下降的，电压阶梯812’至81N’之间电压递减幅度不是具体限制的，为提高Set操作的效率，可以设置N和电压阶梯81N’的电压的大小限值，以防止某个存储单元在Set操作不成功时过多地消耗时间。
如以上图4所示在每个电压阶梯上，都有可能成功实现Set操作，如上所述，通过开始转换监测模块310动态检测Iwrite，可以判断出成功Set操作的时间点t2、t3…或tN，并在对应的时间点t2’、t3’…或tN’终止Set操作信号81。
图5所示为按照本发明一实施例的Reset操作信号的示意图。如图5所示，图5(b)示意了偏置的Reset操作信号91，其由写操作信号生成模块350所生成，图5(a)示意图5(b)所示的Reset操作信号91偏置在存储单元上时写通路所检测到的Reset操作电压波形信号90。在图5(a)和图5(b)中，时刻t1'对应时刻t1，时刻t2'对应时刻t2，时刻t3'对应时刻t3，时刻tN-1'对应时刻tN-1，时刻tN对应时刻tN。在该实施例中，Reset操作信号91包括预操作信号部分和转换操作信号部分；转换操作信号部分的电压逐渐上升，具体是以连续阶梯上升的方式实现，可以包括(N-1)个阶梯，N为大于或等于2的整数。
911’表示存储单元371发生由LRS向HRS转换之前(也即时刻t1'之前)所施加的电压波形，也即本发明中对应的预操作信号，其可以为固定电压值V1，在其他实施例中，为缩短发生由LRS向HRS转换之前的时间段，也即缩短t1'之前的时间，预操作信号911’的电压值V1也可以逐渐上升。
912’至91N’表示连续阶梯上升的Reset操作信号91的第2至第N个电压阶梯，它们构成了Reset操作信号91的转换操作信号，时刻t2’至时刻tN’表示在时刻t1'之后的任意一个电压阶梯、在该电压阶梯的任意时刻可能实现Reset操作成功，时刻t2’至时刻tN’中的一个表示可能发生Reset操作成功，相应地，在该时刻，偏置的Reset操作信号91被切断，也即被终止。
相应地，写通路所检测到的Reset操作电压波形信号90也随着Reset操作信号91的变化以及存储单元371电阻状态变化而发生变化，由于Reset操作信号91的变化对Reset操作电压波形信号90变化的影响较小，在此不作具体考虑。其中，901表示偏置预操作信号911’的情况下所检测到的电压，时刻t1处对应的信号901开始电压下降，这是发生开始由LRS向HRS转换时所检测的电压信号，902至90N分别表示对应在912’至91N’中的任意一个在Reset操作成功时所检测到的电压，在该实施例中，902至90N为表现为电压突变边沿形式。
在该实施例中，预操作信号911’的电压V1可以在某一范围内选择设置，一般地，V1可以选择小于单个脉冲下能使Reset操作成功的电压值，或者小于电压扫描测试的情况下Reset转换点对应的电压，也即Reset电压，本领域技术人员可以根据对多个存储单元的Reset测试来确定V1的大小。需要理解的是，V1的具体大小不受本发明实施例限制。
在转换操作信号中，其起始电压小于V1，也即电压阶梯912’的电压小于V1，因此，在t1’时刻由相对较高的预操作信号的电压V1下降至初始电压，该下降大小不是限制性的。电压阶梯912’至91N’之间电压递增幅度也不是限制性的，为提高Reset操作的效率，可以设置N和电压阶梯91N’的电压的大小限值，以防止某个存储单元在Reset操作不成功时过多地消耗时间。
如以上图5所示在每个电压阶梯上，都有可能成功实现Reset操作，如上所述，通过开始转换监测模块310动态检测Iwrite，可以判断出成功Reset操作的时间点t2、t3…或tN，并在对应的时间点t2’、t3’…或tN’终止Reset操作信号91。
图6所示为按照本发明又一实施例的Reset操作信号的示意图。如图6所示，图6(b)示意了偏置的Reset操作信号96，其由写操作信号生成模块350所生成，图6(a)示意图6(b)所示的Reset操作信号96偏置在存储单元上时写通路所检测到的Reset操作电压波形信号95。在图6(a)和图6(b)中，时刻t1'对应时刻t1，时刻t2'对应时刻t2，时刻t3'对应时刻t3，时刻tN-1'对应时刻tN-1，时刻tN对应时刻tN。
961’表示存储单元371发生由LRS向HRS转换之前(也即时刻t1'之前)所施加的电压波形，也即本发明中对应的预操作信号，预操作信号961’为电压逐渐上升的信号，具体是以连续阶梯上升的方式实现，阶梯的个数不是限制性的。连续阶梯上升的预操作信号的初始电压V1的大小相对较小，其远小于单个脉冲下能使Reset操作成功的电压值，或者小于电压扫描测试的情况下Reset转换点对应的电压，也即Reset电压。在时刻t1'，表示发生开始由LRS向HRS转换，此时，预操作信号961’终止阶梯上升过程，并维持电平输出，即生成转换操作信号，也即信号962’至96N’的至少一个。
962’至96N’是用于继续进行Reset操作的信号，其电平基本恒定在一预定值，也即信号962’、963’、…或96N’的电平大小与预操作信号961’的最高电平相等且连续地输出，时刻t2’至时刻tN’表示在时刻t1'之后的任意一个时刻可能实现Reset操作成功，时刻t2’至时刻tN’中的一个表示可能Reset操作成功，相应地，在该时刻，偏置的Reset操作信号96被切断，也即被终止。
相应地，写通路所检测到的Reset操作电压波形信号95也随着Reset操作信号96的变化以及存储单元371电阻状态变化而发生变化，由于Reset操作信号96的变化对Reset操作电压波形信号95变化的影响较小，在此不作具体考虑。其中，951表示偏置预操作信号961’的情况下所检测到的电压，时刻t1处对应的信号961’开始电压下降，这是发生开始由LRS向HRS转换时所检测的电压信号，952至95N分别表示对应在962’至96N’中的任意一个在Reset操作成功时所检测到的电压，在该实施例中，952至95N为表现为电压突变边沿形式。
在该实施例中，预操作信号961’在时刻t1'处的电压一般地小于单个脉冲下能使Reset操作成功的电压值，也即小于Reset电压。
如以上图6所示维持电平阶段的Reset操作信号，都有可能成功实现Reset操作，如上所述，通过开始转换监测模块310动态检测Iwrite，可以判断出成功Reset操作的时间点t2、t3…或tN，并在对应的时间点t2’、t3’…或tN’终止Reset操作信号96。
图7所示为按照本发明图3所示实施例的ReRAM的模块的开始转换监测模块的一实例的模块结构示意图。在该实施例中，开始转换监测模块310包括写通路电流检测器311、微分电路312以及比较器313，微分电路312以及比较器313为边沿检测电路的一具体实例。其中，写通路电流检测器311用于动态检测在偏置写激励(如图4至图6中的信号81、91或96)于被选中的存储单元371上时写通路上的写电流Iwrite，并且可以输出如图4至图6所述的信号80、90或95；微分电路312的工作原理如以下关系式(1)所示：
Uo = - i R R = - RC du 1 dt - - - ( 1 )
其中，U0是微分电路312的输出电压信号。
在存储单元371的电阻状态刚开始变化的时候，信号80、90或95的Vdetect相对之前的状态有一个明显的电压变化，这个时候可以采用微分电路312检测出信号80、90或95的Vdetect的电压斜率的变化，进一步通过比较器313判断是否发生开始由HRS向LRS转换或者开始由LRS向HRS转换，也即判断出时刻t1，从而反馈输出信号FB1。
在该实施例中，写通路电流检测器311监测出的写电流Iwrite也可以用来判断写操作(例如Set操作或Reset操作)是否成功，写通路电流检测器311与逻辑控制模块340耦接，在写通路电流检测器311判断为写操作成功的情况下，发送反馈信号FB2至逻辑控制模块340，逻辑控制模块340基于该信号FB2使能写操作信号生成模块350终止生成Set/Reset操作信号(如图4、图5、图6所示的时刻t2’至tN’中的任一个)。这样，通过电流检测的动态反馈，避免多余的Set/Reset激励偏置在已经成功进行Set/Reset操作的存储单元上，不但有利于提高Set/Reset操作的速度，而且有利于降低Set/Reset操作的功耗、提高数据保持能力以及阻态值的一致性等等。
在又一实施例中，成功Set操作或Reset操作时的Vdetect的变化也可以通过边沿检测电路检测出，例如，通过微分电路312以及比较器313检测出如图4至图6中的时刻t2、t3…或tN的下降或上升边沿，从而输出反馈信号FB2至逻辑控制模块340。
图8所示为按照本发明图3所示实施例的ReRAM的模块的开始转换监测模块的又一实例的模块结构示意图。在该实施例中，开始转换监测模块310包括写通路电流检测器311以及比较器314。其中，写通路电流检测器311用于动态检测在偏置写激励(如图4至图6中的信号81、91或96)于被选中的存储单元371上时写通路上的写电流Iwrite，并输出如图4(a)、图5(a)或图6(a)所示的监测电压Vdetect，比较器314基于预定的Vref来与信号80、90或95的Vdetect进行比较判断，从而判断是否发生开始由HRS向LRS转换或者开始由LRS向HRS转换，或者判断是否成功进行Set或Reset操作。Vref的大小根据不同判断类型而进行不同的选择；在判断是否发生开始由HRS向LRS转换时，Vref表示开始由HRS向LRS转换时所检测到的电压，其值远小于成功Set操作后所检测到的电压，且大于在开始由HRS向LRS转换之前所检测的电压；在判断是否发生开始由LRS向HRS转换时，Vref表示开始由LRS向HRS转换时所检测到的电压，其值远大于成功Set操作后所检测到的电压，且小于在开始由HRS向LRS转换之前所检测的电压。Vref可以通过多次试验测试得到。
以下进一步揭示本发明实施例的ReRAM的Set/Reset操作方法，该操作方法可以用来解释ReRAM的工作原理。
图9所示为按照本发明一实施例的Set操作的方法流程示意图。以下基于图9、图3以及图4所示实施例的Set操作信号具体描述该Set操作方法过程。
首先，步骤S110，写使能信号WEN置“1”，表示写操作电路准备开始进行写操作。
进一步，步骤S120，接收到写DATA＝1的数据信号(DATA),表示此时需要进行Set操作，同时n置为1。此时，控制逻辑模块340根据DATA信号使能写操作信号生成模块350生成如图4所示的Set操作信号81(包括预操作信号)以在存储单元371上施加激励。
进一步，步骤S130，Vset＝V1，也即将Set操作信号81的预操作信号811’施加在存储单元371上，预操作信号811’的电压值大小为V1。在此步骤中，DATA＝1同时作用于极性选择模块360，DATA＝1时写操作电压Vwrite由BL方向加在371上。
进一步，步骤S140，监测是否发生开始由HRS向LRS转换，在一实例中，当动态检测的Iwrite大于某一预定值Iset1(Iset1小于存储单元被SET成功后的电流)时，表明此时存储单元371开始发生状态转换，也即开始由HRS向LRS转换，反馈输出信号FB1。在又一实例中，具体可以通过边沿检测电路判断是否动态检测到电阻转换边沿，即如图9所示，当动态检测的Iwrite发生变化时(Set过程Iwrite稍微变大)，表明此时存储单元371开始发生状态转换，也即开始由HRS向LRS转换，边沿检测电路检测到电压的上升边沿，反馈输出信号FB1。
如果一直未监测到开始由HRS向LRS转换，表示该存储单元失效，结束Set过程。
进一步，步骤S150，对Set信号进行阶梯下降，例如，由预操作信号811’阶梯下降形成信号812’。信号812’用来继续对存储单元进行由HRS向LRS转换的Set操作过程。阶梯下降的幅度△V不是限制性的，例如可以为0.1伏。
步骤S160，动态检测Set操作是否成功。具体地，当动态检测的Iwrite大于某一预定值Iset2(Iset2为存储单元操作成功后写通路中的电流值)表明存储单元371被Set操作成功，反馈信号FB2有效，从而通过逻辑控制模块340，控制写操作信号生成模块350切断后续的Set操作信号，Set操作信号终止，结束Set过程。如果没有检测到Iwrite大于某一预定值Iset2，则继续降低Set操作信号的电压，也即进行步骤S170、S150。其中，步骤S170中的N表示Set操作信号的阶梯下降的最多次数，如果n≥N，表示该存储单元可能难以Set操作成功，终止生成Set操作信号，结束Set操作过程。
以上步骤S150、S160、S170的循环执行多次，可以形成连续阶梯下降的Set操作信号的转换操作信号，连续阶梯下降的S转换操作信号被偏置在存储单元371上，直到Set操作成功，立即终止生产Set操作信号，避免在Set操作成功后避免多余的写激励信号。这样，Set操作形成的CF不会继续受诸如Set操作信号的写激励信号影响，有利于减小额外的功耗，例如，相比图1所示的现有的Set操作方式，Set操作的功耗可以降低达34％；而且还能防止过写操作对存储性能造成的破坏性影响；并且，可以不需要进行传统的验证操作，连续阶梯下降形式的Set操作信号也相比于图2所示的Set操作信号效率更高。
以下具体解释阶梯下降形式的Set操作信号所带来的技术效果以及其原理。
申请人通过分别基于图1所示的Set操作信号和图4所示的Set操作信号对同一ReRAM芯片进行Set操作测试，统计分析测试结果发现，本发明的电压逐渐下降形式的Set操作信号可以相对于传统的电压逐渐上升形式的Set操作信号，可以至少从以下几个方面提高存储性能：(一)存储器的耐久性(Endurance)可以提高至少2个数量级；(二)存储器的数据保持能力(Data)也有所提高，其中在开态(Ron)的数据保持失效率至少降低88％，在关态(Roff)的数据保持实现率至少降低71％；(三)Roff/Ron的窗口(即高阻值/低阻值窗口)也可以提升达7倍。
当然，需要理解的是，不同类型的ReRAM芯片测试单元、不同的其他测试条件等可能会导致不同的效果，也即在以上各方面的存储性能方面的提升程度可能会表现有所不同。
申请人还发现，以上通过控制Set操作信号的电压波形以下降方式来激励存储单元，可以控制存储介质中用于形成CF的氧空位的迁移，从而控制CF的形状，从而获得在以上诸多方面的性能改善。以下图10示例性地揭示了CF的形成以及本发明实施例的ReRAM采用阶梯下降形式的Set操作信号带来存储性能改善的原因。
图10所示为ReRAM中的导电熔丝的形成示意图。其中图10(a)所示为CF还没有形成之前的示意图，图10(b)所示为Set操作完成时的CF形状示意图，图10(c)为Reset操作完成时的CF形状示意图，图10(d)为过写操作对CF的影响示意图。在图10(a)至图10(c)中，实线示意的CF是基于图9所示的Set操作方法形成的，虚线示意CF是基于图1所示的Set操作方法形成的；图10(d)中，103示意未受Over-Set(过置位)操作影响的CF，103a示意受Over-Set(过置位)操作影响的CF。
如图10(a)所示，CF是在Set电压作用下由氧空位和氧离子的移动形成。虚线表示的CF101a、101、101c表示在Set激励为阶梯增电压下形成的。当第一级阶梯电压作用在ReRAM存储单元上后，CF开始生长，上下电极间通路电阻降低，在此情况下，若下一级Set电压幅度上升，则流过上下电极通路的电流增大，施加在通路中的熔丝(filament)还没生成的部位的电场强度增大，导致此Set电压阶梯下新生长的熔丝粗细较上一阶梯相对增大，以此类推，Set过程采用阶梯增电压方式会导致CF最终形成的形状大致为上细下粗的圆锥形，也即CF由101a向101变化。实线表示的CF102a、102、102c表示Set激励为电压逐渐下降的情况下生成的，例如采用基于图9所示的阶梯降电压Set操作方法，在每一级CF生长出后，降低后续施加在ReRAM存储单元上的电压，可起到控制流经上下电极通路电流稳定，调节CF最终生长形状为近似均匀圆柱形的作用。此CF形状的控制直接影响到ReRAM的耐久性(Endurance)、数据保持能力(DataRetention)以及高低阻值窗口Roff/Ron等性能的改善。
图11所示为按照本发明一实施例的Reset操作的方法流程示意图。以下基于图11、图3以及图5所示实施例的Reset操作信号具体描述该Reset操作方法过程。
首先，步骤S210，写使能信号WEN置“1”，表示写操作电路准备开始进行写操作。
进一步，步骤S220，接收到写DATA＝0的数据信号(DATA),表示此时需要进行Reset操作，同时n置为1。此时，控制逻辑模块340根据DATA信号使能写操作信号生成模块350生成如图5所示的Reset操作信号91(包括预操作信号)以在存储单元371上施加激励。
进一步，步骤S330，Vreset＝V1，也即将Reset操作信号91的预操作信号911’施加在存储单元371上，预操作信号911’的电压值大小为V1。在此步骤中，DATA＝0同时作用于极性选择模块360，DATA＝0时写操作电压Vwrite由SL方向加在371上，当然，在单极性写操作的情况下，写操作电压Vwrite由BL方向加在371上。
进一步，步骤S240，监测是否发生开始由LRS向HRS转换，在一实例中，当动态检测的Iwrite小于某一预定值Ireset1(Ireset1大于存储单元被Reset成功后的电流)时，表明此时存储单元371开始发生状态转换，也即开始由LRS向HRS转换，反馈输出信号FB1。在又一实例中，具体可以通过边沿检测电路判断是否动态检测到电阻转换边沿，即如图11所示，当动态检测的Iwrite发生变化时(Reset过程Iwrite稍微变小)，表明此时存储单元371开始发生状态转换，也即开始由LRS向HRS转换，边沿检测电路检测到电压的下降边沿，反馈输出信号FB1。
如果一直未监测到开始由LRS向HRS转换，表示该存储单元失效，结束Reset过程。
进一步，步骤S250，Vwrite＝V2，V2小于V1，也即从预操作信号911’的电压V1下降至信号912’的电压V2，也即转换操作信号的初始电压V2，准备开始形成阶梯上升的转换操作信号。
步骤S260，动态检测Reset操作是否成功。具体地，当动态检测的Iwrite小于某一预定值Ireset2(Ireset2为存储单元操作成功后写通路中的电流值)表明存储单元371被Reset操作成功，反馈信号FB2有效，从而通过逻辑控制模块340，控制写操作信号生成模块350切断后续的Reset操作信号的转换操作信号，Reset操作信号终止，结束Reset过程。如果没有检测到Iwrite小于某一预定值Ireset2，则继续降低Reset操作信号的电压，也即进行步骤S270、S280。
进一步，步骤S270，对Reset信号进行阶梯上升，例如，由预操作信号912’阶梯上升形成信号913’，信号913’用来继续对存储单元进行由LRS向HRS转换的Reset操作过程。阶梯上升的幅度△V不是限制性的，例如可以为0.1伏。
进一步，步骤S280中的N表示Reset操作信号的阶梯下降的最多次数，如果n≥N，表示该存储单元可能难以Reset操作成功，终止生成Reset操作信号，终止Reset操作过程。
以上步骤S260、S270、S280的循环执行多次，可以形成连续阶梯上升的转换操作信号，连续阶梯上升的转换操作信号被偏置在存储单元371上，直到Reset操作成功，立即终止产生Reset操作信号，避免在Reset操作成功后避免多余的写激励信号。这样，Reset操作后不会受写激励信号影响，有利于提高存储性能，而且减小额外的功耗。
图12所示为按照本发明又一实施例的Reset操作的方法流程示意图。以下基于图12、图3以及图6所示实施例的Reset操作信号具体描述该Reset操作方法过程。
首先，步骤S410，写使能信号WEN置“1”，表示写操作电路准备开始进行写操作。
进一步，步骤420，接收到写DATA＝0的数据信号(DATA),表示此时需要进行Reset操作，同时n置为1。此时，控制逻辑模块340根据DATA信号使能写操作信号生成模块350生成如图5所示的Reset操作信号96(包括预操作信号961’)以在存储单元371上施加激励。
进一步，步骤S430，Vreset＝V1，也即开始将Reset操作信号96的预操作信号961’(阶梯上升的预操作信号961’的第一阶梯电压)施加在存储单元371上，预操作信号961’的初始电压值大小为V1。在此步骤中，DATA＝0同时作用于极性选择模块360，DATA＝0时写操作电压Vwrite由SL方向加在371上，当然，在单极性写操作的情况下，写操作电压Vwrite由BL方向加在371上。
进一步，步骤S440，监测是否发生开始由LRS向HRS转换，在一实例中，当动态检测的Iwrite小于某一预定值Ireset1(Ireset1大于存储单元被Reset成功后的电流)时，表明此时存储单元371开始发生状态转换，也即开始由LRS向HRS转换，反馈输出信号FB1。在又一实例中，具体可以通过边沿检测电路判断是否动态检测到电阻转换边沿，即如图11所示，当动态检测的Iwrite发生变化时(Reset过程Iwrite稍微变小)，表明此时存储单元371开始发生状态转换，也即开始由LRS向HRS转换，边沿检测电路检测到电压的下降边沿，反馈输出信号FB1。
如果在预操作信号961’的电压等于V1的时段下未监测到开始由LRS向HRS转换，则进入步骤S450、S460。
进一步，步骤S450，V1＝V1+△V，也即对预操作信号961’进行阶梯上升，在n＜N的情况下(步骤S460)，返回步骤S440。这样步骤S440、S450、S460可以循环执行，直到步骤S440判断为“是”。步骤S460中，如果n≥N，表示该存储单元可能难以Reset操作成功，终止生成Reset操作信号，终止Reset操作过程。
在步骤S440判断为“是”的情况下，继续进入步骤S470，动态检测Reset操作是否成功。具体地，存储单元371被偏置电压恒定的转换操作信号，其电压等于预操作信号961’的最大电压值，当动态检测的Iwrite小于某一预定值Ireset2(Ireset2为存储单元操作成功后写通路中的电流值)表明存储单元371被Reset操作成功，反馈信号FB2有效，从而通过逻辑控制模块340，控制写操作信号生成模块350切断后续的转换操作信号，Reset操作信号终止，结束Reset过程，因此，在该过程中，可能随时切断的Reset操作信号的转换操作信号。如果没有检测到Iwrite小于某一预定值Ireset2，则进入步骤S480，判断Reset操作时间是否结束，如果Reset操作时间长于预定时间，则表示该存储单元不能Reset操作成功，终止Reset操作，如果判断为否，则继续偏置Reset操作信号，返回步骤S470，直到Reset操作成功。
在以上实施例的写操作方法以及实现该写操作方法的ReRAM中，在预操作信号的偏置下监测开始由HRS/LRS向LRS/HRS转换的发生与否，来提前控制转换操作信号的变化，也即提前改变置位/复位操作方式，这样，可以优化存储单元的存储介质中的导电熔丝的形状，写操作对ReRAM的存储单元的存储性能造成的伤害小，从而提高存储器的性能，例如，在高阻态和/或低阻态的阻值的一致性、高低阻值窗口Roff/Ron、数据保持特性等方面都能够有所改善。
需要理解的是，在本发明的ReRAM中，可以进行单极性的置位和复位操作，也可以进行双极性的置位和复位操作。
需要说明的是，以上述及的阶梯变化的信号中，每一级电压幅度、宽度、总阶梯数目全部是可调的，它们可以通过对一批存储器所测试的电学参数的实际统计结果进行调整。
将理解，当据称将部件“连接”或“耦接”到另一个部件时，它可以直接连接或耦接到另一个部件或可以存在中间部件。
以上例子主要说明了本发明的ReRAM以及其写操作方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施，例如，电压的上升与下降是线性变化实现的，或者电压的上升与下降是通过非连续的电压脉冲实现阶梯变化的。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (40)

1.一种电阻型随机读取存储器，其特征在于，包括：
写操作信号生成模块(350)，其用于至少生成置位(Set)/复位(Reset)操作信号的预操作信号以及电压逐渐下降/上升的转换操作信号；以及
开始转换监测模块(310)，其至判断被偏置有所述预操作信号的电阻型随机读取存储器的存储单元是否发生开始由高阻态/低阻态向低阻态/高阻态转换，并在发生开始由高阻态/低阻态向低阻态/高阻态转换时输出第一反馈信号(FB1)；
其中，所述写操作信号(350)生成模块基于所述第一反馈信号(FB1)生成所述转换操作信号并将其偏置在所述存储单元上以继续进行所述由高阻态/低阻态向低阻态/高阻态转换的置位/复位操作过程。
2.如权利要求1所述的电阻型随机读取存储器，其特征在于，所述开始转换监测模块(310)还被配置用于监测置位/复位操作是否成功、并在监测到成功进行置位/复位操作时输出第二反馈信号(FB2)；
并且，所述写操作信号(350)生成模块基于所述第二反馈信号(FB2)终止生成所述转换操作信号。
3.如权利要求1或2所述的电阻型随机读取存储器，其特征在于，所述开始转换监测模块(310)包括：
写通路电流检测器(311)，其用于动态检测在偏置置位/复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；以及
边沿检测电路，其至少用于监测出发生开始由高阻态/低阻态向低阻态/高阻态转换并输出所述第一反馈信号(FB1)；
其中，所述写通路电流检测器(311)基于所述写电流(Iwrite)输出在偏置置位/复位操作信号于被选中的存储单元上时从写通路所检测的电压信号(Vdetect)，该检测的电压信号(Vdetect)被输入至所述边沿检测电路。
4.如权利要求3所述的电阻型随机读取存储器，其特征在于，所述边沿检测电路包括微分电路(312)和第一比较器(313)。
5.如权利要求3所述的电阻型随机读取存储器，其特征在于，所述边沿检测电路还用于监测置位/复位操是否成功、并在监测到成功进行置位/复位操作时输出第二反馈信号(FB2)。
6.如权利要求1或2所述的电阻型随机读取存储器，其特征在于，所述开始转换监测模块(310)包括：
写通路电流检测器(311)，其用于动态检测在偏置置位/复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；以及
第二比较器(314)；
其中，所述写通路电流检测器(311)基于所述写电流(Iwrite)输出在偏置置位/复位操作信号于被选中的存储单元上时从写通路所检测的电压信号(Vdetect)，该检测的电压信号(Vdetect)被输入至第二比较器(314)，所述第二比较器(314)将该检测的电压信号(Vdetect)与第一预定值(Iset1/IReset1)进行比较，在该检测的电压信号(Vdetect)大于/小于第一预定值(Iset1/IReset1)时，表示发生开始由高阻态/低阻态向低阻态/高阻态转换，所述第二比较器(314)输出所述第一反馈信号(FB1)。
7.如权利要求6所述的电阻型随机读取存储器，其特征在于，所述第二比较器(314)被配置为将该检测的电压信号(Vdetect)与第二预定值(Iset2/IReset2)进行比较，在该检测的电压信号(Vdetect)大于/小于第二预定值(Iset2/IReset2)时，表示置位/复位操成功，所述第二比较器(314)输出第二反馈信号(FB2)。
8.如权利要求1所述的电阻型随机读取存储器，其特征在于，所述预操作信号的电压值恒定或者电压值逐渐上升。
9.如权利要求8所述的电阻型随机读取存储器，其特征在于，所述预操作信号的最大电压值小于所述存储单元的Set电压/Reset电压。
10.如权利要求1所述的电阻型随机读取存储器，其特征在于，所述电压逐渐下降/上升的转换操作信号为连续阶梯下降/上升的转换操作信号。
11.如权利要求10所述的电阻型随机读取存储器，其特征在于，在置位操作时，所述转换操作信号从所述预操作信号连续阶梯下降。
12.如权利要求10所述的电阻型随机读取存储器，其特征在于，在复位操作时，所述转换操作信号从所述预操作信号下降至初始阶梯电压再连续阶梯上升。
13.一种电阻型随机读取存储器的写操作方法，其特征在于，在所述写操作方法的置位(Set)/复位(Reset)操作过程中，包括以下步骤：
偏置置位/复位操作信号的预操作信号于所述电阻型随机读取存储器的存储单元(371)；
判断是否发生开始由高阻态/低阻态向低阻态/高阻态转换，如果判断为“是”，则输出第一反馈信号(FB1)；以及
基于所述第一反馈信号(FB1)生成电压逐渐下降/上升的转换操作信号，并将所述转换操作信号偏置在所述存储单元上以继续进行所述由高阻态/低阻态向低阻态/高阻态转换的置位/复位操作过程。
14.如权利要求13所述的写操作方法，其特征在于，在继续进行所述置位/复位操作过程中，判断置位/复位操作是否成功，并在判断为成功进行置位/复位操作时输出第二反馈信号(FB2)以终止所述置位/复位操作。
15.如权利要求13或14所述的写操作方法，其特征在于，在判断是否发生开始由高阻态/低阻态向低阻态/高阻态转换的过程中：
动态检测在偏置置位/复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；以及
基于所述写电流(Iwrite)从写通路检测在偏置置位/复位操作信号于被选中的存储单元上时的电压信号(Vdetect)，基于该检测的电压信号(Vdetect)的变化，输出所述第一反馈信号(FB1)。
16.如权利要求15所述的写操作方法，其特征在于，在继续进行所述置位/复位操作过程中，基于该检测的电压信号(Vdetect)的上升/下降边沿，判断置位/复位操是否成功、并在判断为成功进行置位/复位操作时输出第二反馈信号(FB2)以终止所述置位/复位操作。
17.如权利要求13或14所述的写操作方法，其特征在于，在判断是否发生开始由高阻态/低阻态向低阻态/高阻态转换的过程中：
动态检测在偏置置位/复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；
基于所述写电流(Iwrite)从写通路检测在偏置置位/复位操作信号于被选中的存储单元上时的电压信号(Vdetect)；以及
将该检测的电压信号(Vdetect)与第一预定值(Iset1/IReset1)进行比较，在该检测的电压信号(Vdetect)大于/小于第一预定值(Iset1/IReset1)时，表示发生开始由高阻态/低阻态向低阻态/高阻态转换。
18.如权利要求17所述的写操作方法，其特征在于，在继续进行所述置位/复位操作过程中，将该检测的电压信号(Vdetect)与第二预定值(Iset2/IReset2)进行比较，在该检测的电压信号(Vdetect)大于/小于第二预定值(Iset2/IReset2)时，判断为置位/复位操成功，从而输出第二反馈信号(FB2)以终止所述置位/复位操作。
19.如权利要求13所述的写操作方法，其特征在于，所述预操作信号的电压值恒定或者电压值逐渐上升。
20.如权利要求19所述的写操作方法，其特征在于，所述预操作信号的最大电压值小于所述存储单元的Set电压/Reset电压。
21.如权利要求13所述的写操作方法，其特征在于，所述电压逐渐下降/上升的转换操作信号为连续阶梯下降/上升的转换操作信号。
22.如权利要求21所述的写操作方法，其特征在于，在置位操作时，所述转换操作信号从所述预操作信号连续阶梯下降。
23.如权利要求21所述的写操作方法，其特征在于，在复位操作时，所述转换操作信号从所述预操作信号下降至初始阶梯电压再连续阶梯上升。
24.一种电阻型随机读取存储器，其特征在于，包括：
写操作信号生成模块，其用于至少生成复位(Reset)操作信号的电压逐渐上升的预操作信号以及复位操作信号的转换操作信号；以及
开始转换监测模块，其至判断被偏置有所述预操作信号的电阻型随机读取存储器的存储单元是否发生开始由低阻态向高阻态转换，并在发生开始由低阻态向高阻态转换时输出第一反馈信号；
其中，所述写操作信号生成模块基于所述第一反馈信号终止所述预操作信号的上升过程并基本维持输出电平以生成所述转换操作信号，并将所述转换操作信号偏置在所述存储单元上以继续进行所述由低阻态向高阻态转换的复位操作过程。
25.如权利要求24所述的电阻型随机读取存储器，其特征在于，所述开始转换监测模块(310)还被配置用于监测复位操作是否成功、并在监测到成功进行复位操作时输出第二反馈信号(FB2)；
并且，所述写操作信号(350)生成模块基于所述第二反馈信号(FB2)终止生成所述转换操作信号。
26.如权利要求24或25所述的电阻型随机读取存储器，其特征在于，所述开始转换监测模块(310)包括：
写通路电流检测器(311)，其用于动态检测在偏置复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；以及
边沿检测电路，其至少用于监测出发生开始由低阻态向高阻态转换并输出所述第一反馈信号(FB1)；
其中，所述写通路电流检测器(311)基于所述写电流(Iwrite)输出在偏置复位操作信号于被选中的存储单元上时从写通路所检测的电压信号(Vdetect)，该检测的电压信号(Vdetect)被输入至所述边沿检测电路。
27.如权利要求26所述的电阻型随机读取存储器，其特征在于，所述边沿检测电路包括微分电路(312)和第一比较器(313)。
28.如权利要求26所述的电阻型随机读取存储器，其特征在于，所述边沿检测电路还用于监测复位操是否成功、并在监测到成功进行复位操作时输出第二反馈信号(FB2)。
29.如权利要求24或25所述的电阻型随机读取存储器，其特征在于，所述开始转换监测模块(310)包括：
写通路电流检测器(311)，其用于动态检测在偏置复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；以及
第二比较器(314)；
其中，所述写通路电流检测器(311)基于所述写电流(Iwrite)输出在偏置复位操作信号于被选中的存储单元上时从写通路所检测的电压信号(Vdetect)，该检测的电压信号(Vdetect)被输入至第二比较器(314)，所述第二比较器(314)将该检测的电压信号(Vdetect)与第一预定值(IReset1)进行比较，在该检测的电压信号(Vdetect)小于第一预定值(IReset1)时，表示发生开始由低阻态向高阻态转换，所述第二比较器(314)输出所述第一反馈信号(FB1)。
30.如权利要求29所述的电阻型随机读取存储器，其特征在于，所述第二比较器(314)被配置为将该检测的电压信号(Vdetect)与第二预定值(IReset2)进行比较，在该检测的电压信号(Vdetect)小于第二预定值(IReset2)时，表示复位操成功，所述第二比较器(314)输出第二反馈信号(FB2)。
31.如权利要求24所述的电阻型随机读取存储器，其特征在于，所述预操作信号为连续阶梯上升的信号。
32.如权利要求31所述的电阻型随机读取存储器，其特征在于，所述预操作信号的最大电压值小于所述存储单元的Reset电压。
33.一种电阻型随机读取存储器的写操作方法，其特征在于，在所述写操作方法的复位(Reset)操作过程中，包括以下步骤：
偏置复位操作信号的预操作信号于所述电阻型随机读取存储器的存储单元，其中所述预操作信号的电压逐渐上升；
判断是否发生开始由低阻态向高阻态转换，如果判断为“是”，则输出第一反馈信号；以及
基于所述第一反馈信号终止所述预操作信号的上升过程并基本维持输出电平以生成所述转换操作信号，并将所述转换操作信号偏置在所述存储单元上以继续进行所述由低阻态向高阻态转换的复位操作过程。
34.如权利要求33所述的写操作方法，其特征在于，在继续进行所述复位操作过程中，判断复位操作是否成功，并在判断为成功进行复位操作时输出第二反馈信号(FB2)以终止所述复位操作。
35.如权利要求33或34所述的写操作方法，其特征在于，在判断是否发生开始由低阻态向高阻态转换的过程中：
动态检测在偏置复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；以及
基于所述写电流(Iwrite)从写通路检测在偏置复位操作信号于被选中的存储单元上时的电压信号(Vdetect)，基于该检测的电压信号(Vdetect)的变化，输出所述第一反馈信号(FB1)。
36.如权利要求35所述的写操作方法，其特征在于，在继续进行所述复位操作过程中，基于该检测的电压信号(Vdetect)的下降边沿，判断复位操是否成功、并在判断为成功进行复位操作时输出第二反馈信号(FB2)以终止所述复位操作。
37.如权利要求33或34所述的写操作方法，其特征在于，在判断是否发生开始由低阻态向高阻态转换的过程中：
动态检测在偏置复位操作信号于被选中的存储单元上时写通路上的写电流(Iwrite)；
基于所述写电流(Iwrite)从写通路检测在偏置复位操作信号于被选中的存储单元上时的电压信号(Vdetect)；以及
将该检测的电压信号(Vdetect)与第一预定值(IReset1)进行比较，在该检测的电压信号(Vdetect)小于第一预定值(IReset1)时，表示发生开始由低阻态向高阻态转换。
38.如权利要求37所述的写操作方法，其特征在于，在继续进行所述复位操作过程中，将该检测的电压信号(Vdetect)与第二预定值(IReset2)进行比较，在该检测的电压信号(Vdetect)小于第二预定值(IReset2)时，判断为复位操成功，从而输出第二反馈信号(FB2)以终止所述复位操作。
39.如权利要求33所述的电阻型随机读取存储器，其特征在于，所述预操作信号为连续阶梯上升的信号。
40.如权利要求39所述的电阻型随机读取存储器，其特征在于，所述预操作信号的最大电压值小于所述存储单元的Reset电压。
CN201410471864.1A 2014-09-16 2014-09-16 一种电阻型随机读取存储器及其写操作方法 Pending CN105448332A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410471864.1A CN105448332A (zh) 2014-09-16 2014-09-16 一种电阻型随机读取存储器及其写操作方法
US15/511,708 US20170256314A1 (en) 2014-09-16 2015-06-12 Resistive random access memory and write operation method thereof
PCT/CN2015/081328 WO2016041393A1 (zh) 2014-09-16 2015-06-12 电阻型随机读取存储器及其写操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410471864.1A CN105448332A (zh) 2014-09-16 2014-09-16 一种电阻型随机读取存储器及其写操作方法

Publications (1)

Publication Number Publication Date
CN105448332A true CN105448332A (zh) 2016-03-30

Family

ID=55532534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410471864.1A Pending CN105448332A (zh) 2014-09-16 2014-09-16 一种电阻型随机读取存储器及其写操作方法

Country Status (3)

Country Link
US (1) US20170256314A1 (zh)
CN (1) CN105448332A (zh)
WO (1) WO2016041393A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872750A (zh) * 2017-12-04 2019-06-11 华邦电子股份有限公司 电阻式随机存取存储器装置及其写入与反向写入验证方法
CN110379452A (zh) * 2019-07-22 2019-10-25 歌尔股份有限公司 反熔丝胞电路及集成芯片
CN110827897A (zh) * 2019-09-17 2020-02-21 华中科技大学 忆阻器的防过写电路及方法
US10748611B2 (en) 2018-11-02 2020-08-18 Windbond Electronics Corp. Resistive random access memory device and method for performing memory operations

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366752B2 (en) * 2016-12-11 2019-07-30 Technion Research & Development Foundation Ltd. Programming for electronic memories
TWI603336B (zh) * 2017-01-25 2017-10-21 新唐科技股份有限公司 電源電路及其記憶體裝置
KR102669148B1 (ko) * 2018-10-11 2024-05-27 삼성전자주식회사 독출 마진을 증대시키기 위한 저항성 메모리 장치의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225571A1 (en) * 2001-11-20 2008-09-18 Glen Hush Complementary bit PCRAM sense amplifier and method of operation
CN102129886A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 电阻随机存储器的初始化以及设置、复位方法
CN102169720A (zh) * 2010-02-25 2011-08-31 复旦大学 一种消除过写、误写现象的电阻随机存储器
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1392578B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
US20100226168A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Programming methods for phase-change memory
JP5524115B2 (ja) * 2011-03-22 2014-06-18 株式会社東芝 不揮発性半導体記憶装置
US8787095B2 (en) * 2012-02-28 2014-07-22 Micron Technology, Inc. Systems, and devices, and methods for programming a resistive memory cell
US9183929B2 (en) * 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
CN103680602B (zh) * 2012-09-11 2017-02-08 复旦大学 一种阻变存储器及其复位操作方法
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
US9324428B1 (en) * 2015-01-25 2016-04-26 Macronix International Co., Ltd. Memory device and operation method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225571A1 (en) * 2001-11-20 2008-09-18 Glen Hush Complementary bit PCRAM sense amplifier and method of operation
CN102129886A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 电阻随机存储器的初始化以及设置、复位方法
CN102169720A (zh) * 2010-02-25 2011-08-31 复旦大学 一种消除过写、误写现象的电阻随机存储器
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SONG Y. L.等: "Reliability significant improvement of resistive switching memory by dynamic self-adaptive write method", 《2013 SYMPOSIUM ON VLSI TECHNOLOGY》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872750A (zh) * 2017-12-04 2019-06-11 华邦电子股份有限公司 电阻式随机存取存储器装置及其写入与反向写入验证方法
US10748611B2 (en) 2018-11-02 2020-08-18 Windbond Electronics Corp. Resistive random access memory device and method for performing memory operations
CN110379452A (zh) * 2019-07-22 2019-10-25 歌尔股份有限公司 反熔丝胞电路及集成芯片
CN110379452B (zh) * 2019-07-22 2021-04-16 潍坊歌尔微电子有限公司 反熔丝胞电路及集成芯片
CN110827897A (zh) * 2019-09-17 2020-02-21 华中科技大学 忆阻器的防过写电路及方法
CN110827897B (zh) * 2019-09-17 2021-10-01 华中科技大学 忆阻器的防过写电路及方法

Also Published As

Publication number Publication date
WO2016041393A1 (zh) 2016-03-24
US20170256314A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
CN105448332A (zh) 一种电阻型随机读取存储器及其写操作方法
US8305793B2 (en) Integrated circuit with an array of resistance changing memory cells
US8467226B2 (en) Programming an array of resistance random access memory cells using unipolar pulses
CN102610272B (zh) 一种阻变存储器单元的编程和擦除方法及装置
CN106875973B (zh) 存储装置与其操作方法
JP5159224B2 (ja) 抵抗変化メモリ装置
US8462580B2 (en) Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US7791934B2 (en) Method for driving multi-level data to a phase change memory device
US20120120711A1 (en) Memory system with reversible resistivity-switching using pulses of alternatrie polarity
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
CN106158016A (zh) 集成电路与其相关的方法
US9007810B2 (en) ReRAM forming with reset and iload compensation
JP2013520761A (ja) 可逆的抵抗性スイッチング素子のためのステップ・ソフト・プログラム
CN105825891B (zh) 存储器装置与其操作方法
CN102129886B (zh) 电阻随机存储器的初始化以及设置、复位方法
CN104882161B (zh) 一种电阻型随机读取存储器及其写操作方法
CN106611615B (zh) 电阻式记忆胞的操作方法及电阻式内存
CN102169720B (zh) 一种消除过写、误写现象的电阻随机存储器
KR20120063136A (ko) 반도체 메모리 장치 및 그 구동방법
CN103680602B (zh) 一种阻变存储器及其复位操作方法
US8194440B2 (en) Phase change memory device having multiple reset signals and operating method thereof
US20130229851A1 (en) Semiconductor storage device and data control method thereof
US9076525B2 (en) Semiconductor storage device and method of controlling data thereof
TW201401279A (zh) 電阻式記憶胞與其操作方法
Cayo et al. On the Development of Prognostics and System Health Management (PHM) Techniques for ReRAM Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160330

WD01 Invention patent application deemed withdrawn after publication