CN109872750A - 电阻式随机存取存储器装置及其写入与反向写入验证方法 - Google Patents
电阻式随机存取存储器装置及其写入与反向写入验证方法 Download PDFInfo
- Publication number
- CN109872750A CN109872750A CN201811359241.XA CN201811359241A CN109872750A CN 109872750 A CN109872750 A CN 109872750A CN 201811359241 A CN201811359241 A CN 201811359241A CN 109872750 A CN109872750 A CN 109872750A
- Authority
- CN
- China
- Prior art keywords
- random access
- access memory
- resistive random
- value
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
- G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
Abstract
本发明的电阻式随机存取存储器装置、写入验证方法及反向写入验证方法,其可以提升电阻式随机存取存储器的效能,并且提升每一个电阻式随机存取记忆胞的均匀效能。比较由电阻式随机存取记忆胞所检测的第一电阻值与多个参考电阻值以获得比较值。通过施加第一设定脉冲来使电阻式随机存取记忆胞执行设定操作以使第一电阻值改变为第二电阻值。比较第二电阻值与比较值以判断是否持续电阻式随机存取记忆胞的设定操作。
Description
技术领域
本发明涉及一种电阻式存储器装置,尤其涉及一种电阻式随机存取存储器装置及其写入与反向写入验证方法。
背景技术
为了满足市场上的需求,电阻式随机存取存储器装置需具备体积小及大容量,并且进一步要求信息的储存速度快、功率消耗低及可靠性高。
在电阻式随机存取记忆胞执行写入或反向写入的操作中,可以通过执行验证操作来判断电阻式随机存取记忆胞的电阻值是否达到目标电阻值。当电阻式随机存取记忆胞的电阻值达到目标电阻值时,亦即写入或反向写入的操作为成功。反之,当在预定写入或反向写入脉冲(或是预定时间周期)之后,电阻式随机存取记忆胞的电阻值未达到目标电阻值时,亦即写入或反向写入的操作为失败。
然而,在关于写入或反向操作的现有技术中,现有技术并无法有效地判断电阻值的变化趋势(例如达到目标电阻值的趋势)。也就是说,即使在每次的写入或反向写入脉冲之后,电阻式随机存取记忆胞的电阻值将以非预期的趋势来产生变化(例如为增加而非预期的下降),并且写入或反向写入的操作持续应用于后续的写入或反向写入脉冲中。因此,当写入或反向操作最终为失败时,将会造成操作时间与消耗功率的浪费,进而降低电阻式随机存取存储器装置的可靠性及效能。
随着电阻式随机存取存储器装置的普及化,期望具备可以判断每个电阻式随机存取记忆胞的电阻值的变化趋势的电阻式随机存取存储器装置、写入验证方法及反向写入验证方法。同时,可以进一步节省消耗功率,并提升电阻式随机存取存储器的效能,且改善每个电阻式随机存取记忆胞的均匀效能。
发明内容
本发明提供一种电阻式随机存取存储器装置、写入验证方法及反向输入验证方法,其可以节省消耗功率,并提升电阻式随机存取存储器的操作效能,且改善每一个电阻式随机存取记忆胞的均匀效能。
本发明的电阻式随机存取存储器装置包括多个电阻式随机存取记忆胞、比较器、本地计数器以及存储器控制器。比较器用以由电阻式随机存取记忆胞中的其中之一所检测的第一电阻值与多个参考电阻值进行比较以获得比较值。本地计数器耦接至比较器,用以维持对应于计数值的比较值。存储器控制器用以对电阻式随机存取记忆胞执行设定操作以使第一电阻值改变为第二电阻值,并比较第二电阻值与比较值以判断是否持续电阻式随机存取记忆胞的设定操作。
本发明的写入验证方法包括比较由电阻式随机存取记忆胞所检测的第一电阻值与多个参考电阻值以获得比较值;通过施加第一设定脉冲来使电阻式随机存取记忆胞执行设定操作以使第一电阻值改变为第二电阻值;比较第二电阻值与比较值以判断是否持续电阻式随机存取记忆胞的设定操作。
本发明的反向写入验证方法包括比较由电阻式随机存取记忆胞所检测的第一电阻值与多个参考电阻值以获得比较值;通过施加第一重置脉冲来使电阻式随机存取记忆胞执行重置操作以使第一电阻值改变为第二电阻值;比较第二电阻值与比较值以判断是否持续电阻式随机存取记忆胞的重置操作。
基于上述,本发明的电阻式随机存取存储器装置可以决定在设定脉冲或重置脉冲施加至电阻式随机存取记忆胞之后,达到目标电阻值的趋势,并且依据所达到目标电阻值的趋势来决定电阻式随机存取记忆胞下一步的操作。如此一来,电阻式随机存取记忆胞的写入操作与反向写入操作即可更有效的被执行,并且每一个电阻式随机存取记忆胞的均匀效能可以得到改善。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1示出本发明一实施例的电阻式随机存取存储器装置的示意图。
图2A至图2B示出本发明一实施例说明以降序或升序的排列的多个参考电阻值的示意图。
图3示出本发明一实施例说明决定电阻式随机存取记忆胞的电阻值所对应的计数值的过程的示意图。
图4A至图4B示出本发明一实施例的写入操作与反向写入操作的流程图。
图5A至图5B示出本发明一实施例的写入操作与反向写入操作的示意图。
图6示出本发明一实施例的写入验证方法的流程图。
图7示出本发明一实施例的反向写入验证方法的流程图。
【符号说明】
100:电阻式随机存取存储器装置
102:存储器控制器
104:比较器
106:本地计数器
401a~411a:写入操作方法的步骤
401b~411b:反向写入操作方法的步骤
601~605:写入验证方法的步骤
701~705:反向写入验证方法的步骤
GCS:全局计数信号
RRC:电阻式随机存取记忆胞
TRV:目标电阻值
RRV:记忆电阻值
RV:电阻值
R3、R4:参考电阻值
IO<0>~IO<n>:端点
具体实施方式
图1示出本发明一实施例的电阻式随机存取存储器装置的示意图。电阻式随机存取存储器装置100包括存储器控制器102、多个电阻式随机存取记忆胞RRC、多个比较器104以及多个本地计数器106。比较器104耦接至电阻式随机存取记忆胞RRC,并且比较器104用以由电阻式随机存取记忆胞RRC所检测的电阻值与多个参考电阻值来进行比较以获得比较值。本地计数器106耦接至比较器104,用以储存及维持计数值所对应的比较值。
在本实施例中,多个参考电压值以升序或降序来进行排列,并且参考电阻值中的每一可以对应于本地计数器106的计数值。比较值可以是由电阻式随机存取记忆胞RRC所检测的电阻值所相对应的参考电阻值中的一个。举例来说,比较值可以是最接近且小于由电阻式随机存取记忆胞RRC所检测的电阻值的参考电压值。在另一个实施例中,比较值也可以是最接近且大于由电阻式随机存取记忆胞RRC所检测的电阻值的参考电压值。
在本实施例中,每个本地计数器106耦接至存储器控制器102,以使本地计数器106可以从存储器控制器102接收全局计数信号GCS。亦即本地计数器106可以通过全局计数信号GCS来被控制。换句话说,所有的本地计数器106可以接收相同的全局计数信号GCS,并且本地计数器106中的数值可以对应于耦接至本地计数器106的电阻式随机存取记忆胞RRC的电阻值。
由于每个本地计数器106可以表示为耦接至本地计数器106的电阻式随机存取记忆胞RRC的电阻值,并且本地计数器106可以在写入或反向写入操作的每个阶段中,监控电阻式随机存取记忆胞RRC的电阻值,进而可以决定达到目标值的趋势。举例来说,电阻式随机存取记忆胞RRC的写入操作可以包括依序地施加多个写入脉冲至电阻式随机存取记忆胞RRC,并且直到电阻式随机存取记忆胞RRC的电阻值达到目标写入值(目标设定值)为止。当写入脉冲被施加至电阻式随机存取记忆胞RRC时,此时,可以预期电阻式随机存取记忆胞RRC的电阻值更接近目标写入值(预期趋势)。也就是说,若施加写入脉冲(非预期趋势)后的电阻式随机存取记忆胞RRC的电阻值,仍未接近或更加远离目标写入值时,则无论写入脉冲的数量或其强度的大小,电阻式随机存取记忆胞RRC的电阻值皆无法达到目标写入值。在此情况下,持续地施加依序地写入脉冲至电阻式随机存取记忆胞RRC,将会造成浪费时间与消耗功率的问题,并且电阻式随机存取记忆胞RRC的电阻值在非预期趋势中将产生变化。
图2A至图2B示出本发明一实施例说明以降序或升序的排列的多个参考电阻值的示意图。纵轴表示为参考电阻值且横轴表示为时间(或是计数器的计数值)。每一个参考电阻值可以对应于由n比特的二进位串行来表示的计数值中的一个,其中,n为整数。在图2A至图2B中,每个计数值可以由3比特(例如000,001,010)的二进位串行来表示,但本发明并不限于此。设计者可以依照设计的需求来选择上述的n值。
图2A说明以降序排列的多个参考电阻值,并且目标电阻值TRV是参考电阻值中的一个。在图2A中,目标电阻值TRV可以用于写入操作中,并且可以是参考电阻值中的最小参考电阻值,但本发明并不限于此。
图2B说明以升序排列的多个参考电阻值,并且目标电阻值TRV是参考电阻值中的一个。在图2B中,目标电阻值TRV可以用于反向写入操作,并且目标电阻值TRV可以是参考电阻值中最大的参考电阻值,但本发明并不限于此。
图3示出本发明一实施例说明决定电阻式随机存取记忆胞的电阻值所对应的计数值的过程的示意图。在本实施例中,可以通过比较由电阻式随机存取记忆胞RRC所感测到的电阻值RV与以递减顺序或递增顺序排列的多个参考电阻值以获得比较值。在对应于计数值“011”的时间点上,可以将电阻式随机存取记忆胞RRC的电阻值RV与参考电阻值R3进行比较。在对应于计数值“100”的时间点上,可以将电阻式随机存取记忆胞RRC的电阻值RV与参考电阻值R4进行比较。当决定电阻式随机存取记忆胞RRC的电阻值RV小于参考电阻值R3且大于参考电阻值R4时,则比较值即为参考电阻值R4,并且对应于计数值“100”的参考电阻值R4可以被储存于耦接至电阻式随机存取记忆胞RRC的本地计数器106中。换句话说,耦接至电阻式随机存取记忆胞RRC的本地计数器106可以使计数值维持在“100”,但本发明并不限于此。另一方面,比较值可以是参考电阻值R3,并且计数值“011”所对应的参考电阻值R3可以被储存于耦接至电阻式随机存取记忆胞RRC的本地计数器106中。值得注意的是,图3中的参考电阻值可以以降序或升序来进行排列,并且参考电阻值R3相邻于参考电阻值R4。其中,上述的比较值可以用以决定所对应的参考电阻值,并将所述参考电阻值储存于本地计数器106中。
图4A示出本发明一实施例的写入操作的流程图。在步骤401a及步骤403a中,可以执行验证操作以决定电阻式随机存取记忆胞RRC的电阻值所对应的计数值,并且判断电阻式随机存取记忆胞RRC的电阻值是否达到目标写入电阻值。针对决定电阻式随机存取记忆胞RRC的电阻值所对应的计数值的过程已详细说明于上述的图3中,在此不多赘述。除此之外,在执行验证操作之后,耦接至电阻式随机存取记忆胞RRC的本地计数器106可以储存计数值所对应于电阻式随机存取记忆胞RRC的电阻值(例如图3中“100”对应于参考电阻值R4)。
在步骤403a中,可以将电阻式随机存取记忆胞RRC的电阻值与目标写入电阻值进行比较,以判断电阻式随机存取记忆胞RRC的写入操作是否成功。若电阻式随机存取记忆胞RRC的电阻值达到目标写入电阻值(亦即电阻式随机存取记忆胞RRC的电阻值小于或等于目标写入电阻值),则写入操作即为成功,并且写入操作停止于步骤405a。除此之外,在步骤407a中,通过对电阻式随机存取记忆胞RRC施加设定脉冲,以使电阻式随机存取记忆胞RRC的电阻值可以从第一电阻值改变为第二电阻值(或是当前的电阻值),进而执行设定操作。需注意到的是,比较值可以被认定为是电阻式随机存取记忆胞RRC的先前验证电阻值。
在步骤409a中,可以将电阻式随机存取记忆胞RRC的第二电阻值(当前的电阻值)与比较值(先前的验证电阻值)进行比较,以决定电阻式随机存取记忆胞RRC的电阻值的变化趋势。举例来说,若当前的电阻值小于先前的验证电阻值,则表示电阻式随机存取记忆胞RRC的电阻值正以预期的趋势(朝向目标写入电阻值)进行变化。也就是说,需要持续的进行设定操作,直到电阻式随机存取记忆胞RRC的电阻值达到目标写入电阻值为止。另一方面,若当前的电阻值大于施加设定脉冲后的先前的验证电阻值,则表示电阻式随机存取记忆胞RRC的电阻值在非预期的趋势(非朝向目标写入电阻值)进行变化。在此情况下,设定操作并不适合持续被执行,并且在步骤411a中,重置标记可以设定至电阻式随机存取记忆胞RRC中,以使得其它的电阻式随机存取记忆胞RRC的设定操作完成之后,电阻式随机存取记忆胞RRC可以被重置。
图4B示出本发明一实施例的反向写入操作的流程图。在图4B中,由于步骤401b、步骤403b以及步骤405b中的执行动作类似于图4A中的步骤401a、步骤403a以及步骤405a,在此不多赘述。
值得一提的是,若电阻式随机存取记忆胞RRC的电阻值未达到重置目标电阻值时,在步骤407b中,重置操作可以被执行,以使电阻式随机存取记忆胞RRC的电阻值可以由第一电阻值改变为第二电阻值。另一方面,在步骤409b中,可以将当前的电阻值与先前的验证电阻值来进行比较,以决定电阻式随机存取记忆胞RRC的电阻值的变化趋势。举例来说,若当前的电阻值大于先前的验证电阻值时,则表示电阻式随机存取记忆胞RRC的电阻值正以预期趋势发生改变。也就是说,重置操作可以持续地被执行,直到电阻式随机存取记忆胞RRC的电阻值达到目标反向写入电阻值为止。另一方面,若当前的电阻值小于施加重置脉冲后的先前的验证电阻值,则表示电阻式随机存取记忆胞RRC的电阻值以非预期的趋势进行改变。在此情况下,重置操作并不适合持续被执行,并且在步骤411b中,设定标记可以设定至电阻式随机存取记忆胞RRC中,以使得其它的电阻式随机存取记忆胞RRC的重置操作完成之后,电阻式随机存取记忆胞RRC可以被设定。
图5A示出本发明一实施例的写入操作的示意图。在本实施例中,可以通过验证操作从IO<0>至IO<n>来输出不同的电阻式随机存取记忆胞RRC的电阻值,以决定本地计数器106的计数值所对应于每一个电阻式随机存取记忆胞RRC的电阻值,并且判断电阻式随机存取记忆胞RRC的电阻值是否达到目标写入电阻值。换句话说,在本地计数器106中的每一个电阻式随机存取记忆胞RRC的电阻值可以被记忆。电阻式随机存取记忆胞RRC可以通过设定脉冲以执行设定操作之后,来将电阻式随机存取记忆胞RRC的当前的电阻值与本地计数器106中所记忆的先前的验证电阻值(例如是记忆电阻值RRV)进行比较,以决定电阻值的变化趋势。
举例来说,若此变化趋势为预期趋势或电阻式随机存取记忆胞RRC的电阻值朝向目标写入电阻值变化,则可以通过施加连续的设定脉冲来持续地设定操作。另一方面,若此变化趋势为非预期趋势或电阻式随机存取记忆胞RRC的电阻值未朝向目标写入电阻值变化,则设定操作将被停止,并且在其它的电阻式随机存取记忆胞RRC的设定操作完成之后,电阻式随机存取记忆胞RRC可以等待被重置。值得注意的是,在等待被重置的电阻式随机存取记忆胞RRC上执行重置操作之后,可以通过上述的验证操作与设定操作来重新执行电阻式随机存取记忆胞RRC。
图5B示出本发明一实施例的重置操作的示意图。在本实施例中,可以通过验证操作从端点IO<0>至IO<n>来输出不同的电阻式随机存取记忆胞RRC的电阻值,以决定本地计数器106的计数值所对应于每一个电阻式随机存取记忆胞RRC的电阻值,并且判断电阻式随机存取记忆胞RRC的电阻值是否达到目标反向写入电阻值。值得一提的是,电阻式随机存取记忆胞RRC可以通过重置脉冲以执行重置操作之后,以使电阻式随机存取记忆胞RRC的当前的电阻值与本地计数器106中所记忆的先前的验证电阻值(例如是记忆电阻值RRV)进行比较,以决定电阻值的变化趋势。
举例来说,若此变化趋势为预期趋势或电阻式随机存取记忆胞RRC的电阻值朝向目标反向写入电阻值变化,则可以通过施加连续的重置脉冲来持续地重置操作。另一方面,若此变化趋势为非预期趋势或电阻式随机存取记忆胞RRC的电阻值未朝向目标反向写入电阻值变化,则重置操作将被停止,并且在其它的电阻式随机存取记忆胞RRC的重置操作完成之后,电阻式随机存取记忆胞RRC可以等待被重置。值得注意的是,在等待被设定的电阻式随机存取记忆胞RRC上执行设定操作之后,可以通过上述的验证操作与重置操作来重新执行电阻式随机存取记忆胞RRC。
图6示出本发明一实施例的写入验证方法的流程图。在步骤601中,比较由电阻式随机存取记忆胞所检测的第一电阻值与多个参考电阻值以获得比较值。在步骤603中,通过施加第一设定脉冲来对电阻式随机存取记忆胞执行设定操作,以使第一电阻值改变为第二电阻值。在步骤605中,比较第二电阻值与比较值以判断是否持续电阻式随机存取记忆胞的设定操作。藉此,写入验证方法可以决定电阻式随机存取记忆胞的电阻值的变化趋势,由此决定电阻式随机存取记忆胞的下一步操作。
图7示出本发明一实施例的反向写入验证方法的流程图。在步骤701中,比较由电阻式随机存取记忆胞所检测的第一电阻值与多个参考电阻值以获得比较值。在步骤703中,通过施加第一重置脉冲来对电阻式随机存取记忆胞执行重置操作,以使第一电阻值改变为第二电阻值。在步骤705中,比较第二电阻值与比较值以判断是否持续电阻式随机存取记忆胞的重置操作。藉此,反向写入验证方法可以决定电阻式随机存取记忆胞的电阻值的变化趋势,由此决定电阻式随机存取记忆胞的下一步操作。
综上所述,本发明的电阻式随机存取存储器装置、写入验证方法及反向写入验证方法可以在设定操作或重置操作中,决定电阻值的变化趋势,以决定下一步的操作动作。值得一提的是,电阻式随机存取记忆胞的第一电阻值可以被记忆及储存于耦接至电阻式随机存取记忆胞的本地计数器中。并且可以将设定脉冲或重置脉冲施加至电阻式随机存取记忆胞,以使电阻式随机存取记忆胞的电阻值由第一电阻值改变为第二电阻值(当前的电阻值)之后,使当前的电阻值与先前的验证电阻值进行比较,以决定电阻值的变化趋势(电阻值的变化是否朝向目标电阻值)。也就是说,当电阻式随机存取记忆胞的电阻值朝向目标电阻值移动(预期趋势)时,则可以持续执行设定操作或重置操作。另一方面,当电阻式随机存取记忆胞的电阻值未朝向目标电阻值改变(或非预期趋势)时,则停止设定操作或重置动作,并且等待电阻式随机存取记忆胞的设定或重置。藉此,本发明可以节省电阻值在非预期趋势中,电阻式随机存取记忆胞上的设定或重置脉冲的时间与功率消耗。除此之外,电阻式随机存取记忆胞的写入操作与反向写入操作可以被更有效地执行,并且每一个电阻式随机存取记忆胞的均匀性能可以获得改善。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (16)
1.一种电阻式随机存取存储器装置的写入验证方法,包括:
比较由电阻式随机存取记忆胞所检测的第一电阻值与多个参考电阻值以获得比较值;
通过施加第一设定脉冲来使所述电阻式随机存取记忆胞执行设定操作以使所述第一电阻值改变为第二电阻值;以及
比较所述第二电阻值与所述比较值以判断是否持续所述电阻式随机存取记忆胞的所述设定操作。
2.根据权利要求1所述的电阻式随机存取存储器装置的写入验证方法,其中所述多个参考电阻值以降序或升序的排列来产生参考电阻值的序列,各所述多个参考电阻值对应于本地计数器的计数值。
3.根据权利要求2所述的电阻式随机存取存储器装置的写入验证方法,其中所述本地计数器通过全局计数信号来被控制,并且所述计数值由n比特的二进位串行来表示,n为整数。
4.根据权利要求2所述的电阻式随机存取存储器装置的写入验证方法,其中比较由所述电阻式随机存取记忆胞所检测的所述第一电阻值与所述多个参考电阻值以获得所述比较值的步骤包括:
判断所述第一电阻值是否小于第一参考电阻值且大于第二参考电阻值,其中所述第一参考电阻值与所述第二参考电阻值为所述多个参考电阻值中的其中之二,并且所述参考电阻值的序列中,所述第一参考电阻值与所述第二参考电阻值为依序相邻的电阻值;以及
回应于决定出所述第一电阻值小于所述第一参考电阻值,且大于所述第二参考电阻值,使所述电阻式随机存取记忆胞的所述本地计数器维持为对应于所述第二参考电阻值的所述计数值,并且设定所述第二参考电阻值为所述比较值。
5.根据权利要求1所述的电阻式随机存取存储器装置的写入验证方法,其中比较所述第二电阻值与所述比较值以判断是否持续所述电阻式随机存取记忆胞的所述设定操作的步骤包括:
回应于决定出所述第二电阻值小于所述比较值,则执行验证操作以判断所述第二电阻值是否达到目标写入电阻值。
6.根据权利要求5所述的电阻式随机存取存储器装置的写入验证方法,其中执行所述验证操作的步骤包括:
若所述第二电阻值达到所述目标写入电阻值,则表示所述电阻式随机存取记忆胞的所述设定操作为成功;以及
若所述第二电阻值未达到所述目标写入电阻值,则通过施加第二设定脉冲至所述电阻式随机存取记忆胞以持续执行所述设定操作。
7.根据权利要求1所述的电阻式随机存取存储器装置的写入验证方法,其中比较所述第二电阻值与所述比较值以判断是否持续所述电阻式随机存取记忆胞的所述设定操作的步骤还包括:
回应于决定出所述第二电阻值未小于所述比较值,则停止所述电阻式随机存取记忆胞的所述设定操作,并且对所述电阻式随机存取记忆胞设定重置标记。
8.根据权利要求7所述的电阻式随机存取存储器装置的写入验证方法,还包括:
对其它的所述电阻式随机存取记忆胞的所述设定操作完成后,使具有所述重置标记的所述电阻式随机存取记忆胞执行重置操作;以及
在所述电阻式随机存取记忆胞完成所述重置操作后,使具有所述重置标记的所述电阻式随机存取记忆胞重新执行所述设定操作。
9.根据权利要求2所述的电阻式随机存取存储器装置的写入验证方法,其中所述比较值储存于所述本地计数器。
10.一种电阻式随机存取存储器装置的反向写入验证方法,包括:
比较由电阻式随机存取记忆胞所检测的第一电阻值与多个参考电阻值以获得比较值;
通过施加第一重置脉冲来使所述电阻式随机存取记忆胞执行重置操作以使所述第一电阻值改变为第二电阻值;以及
比较所述第二电阻值与所述比较值以判断是否持续所述电阻式随机存取记忆胞的所述重置操作。
11.根据权利要求10所述的电阻式随机存取存储器装置的反向写入验证方法,其中所述多个参考电阻值以降序或升序的排列来产生参考电阻值的序列,各所述多个参考电阻值对应于本地计数器的计数值,
其中比较由所述电阻式随机存取记忆胞所检测的所述第一电阻值与所述多个参考电阻值以获得所述比较值的步骤包括:
判断所述第一电阻值是否小于第一参考电阻值且大于第二参考电阻值,其中所述第一参考电阻值与所述第二参考电阻值为所述多个参考电阻值中的其中之二,并且所述参考电阻值的序列中,所述第一参考电阻值与所述第二参考电阻值为相连续的电阻值;以及
回应于决定出所述第一电阻值小于所述第一参考电阻值且大于所述第二参考电阻值,使所述电阻式随机存取记忆胞的所述本地计数器维持对应于所述第一参考电阻值,并且使所述第一参考电阻值设定为所述比较值。
12.根据权利要求10所述的电阻式随机存取存储器装置的反向写入验证方法,其中比较所述第二电阻值与所述比较值以判断是否持续所述电阻式随机存取记忆胞的所述重置操作的步骤包括:
回应于决定出所述第二电阻值大于所述比较值,则执行验证操作以判断所述第二电阻值是否达到目标反向写入电阻值,
其中执行所述验证操作的步骤包括:
若所述第二电阻值达到所述目标反向写入电阻值,则表示所述电阻式随机存取记忆胞的所述重置操作为成功;以及
若所述第二电阻值未达到所述目标反向写入电阻值,则通过施加第二重置脉冲至所述电阻式随机存取记忆胞以持续执行所述重置操作。
13.一种电阻式随机存取存储器装置,包括:
多个电阻式随机存取记忆胞;
比较器,用以由所述多个电阻式随机存取记忆胞中的其中之一所检测的第一电阻值与多个参考电阻值进行比较以获得比较值;
本地计数器,耦接至所述比较器,用以维持对应于计数值的所述比较值;以及
存储器控制器,用以对所述多个电阻式随机存取记忆胞执行设定操作以使所述第一电阻值改变为第二电阻值,并比较所述第二电阻值与所述比较值以判断是否持续所述多个电阻式随机存取记忆胞的所述设定操作。
14.根据权利要求13所述的电阻式随机存取存储器装置,其中所述存储器控制器还用以提供全局计数器信号至所述本地计数器以控制所述本地计数器。
15.根据权利要求13所述的电阻式随机存取存储器装置,其中所述多个参考电阻值以降序或升序的排列来产生参考电阻值的序列,并且各所述多个参考电阻值对应于所述本地计数器的所述计数值。
16.根据权利要求13所述的电阻式随机存取存储器装置,其中所述存储器控制器还用以在回应于决定所述第二电阻值小于所述比较值时,执行验证操作以判断所述第二电阻值是否达到目标写入电阻值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/829,987 | 2017-12-04 | ||
US15/829,987 US10453529B2 (en) | 2017-12-04 | 2017-12-04 | Resistive random access memory (RRAM) device, write verify method and reverse write verify method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109872750A true CN109872750A (zh) | 2019-06-11 |
CN109872750B CN109872750B (zh) | 2021-02-26 |
Family
ID=66659437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811359241.XA Active CN109872750B (zh) | 2017-12-04 | 2018-11-15 | 电阻式随机存取存储器装置及其写入与反向写入验证方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10453529B2 (zh) |
CN (1) | CN109872750B (zh) |
TW (1) | TWI701664B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI708254B (zh) * | 2019-12-11 | 2020-10-21 | 華邦電子股份有限公司 | 驗證執行於電阻式隨機存取記憶體的記憶胞上的操作的方法和電子電路 |
CN113129965B (zh) * | 2019-12-30 | 2023-12-29 | 华邦电子股份有限公司 | 验证执行于存储单元上的操作的方法和电子电路 |
US11574678B2 (en) * | 2020-09-17 | 2023-02-07 | Fujitsu Semiconductor Memory Solution Limited | Resistive random access memory, and method for manufacturing resistive random access memory |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090296458A1 (en) * | 2008-05-27 | 2009-12-03 | Samsung Electronics Co., Ltd. | Resistance variable memory device and method of writing data |
US20100027326A1 (en) * | 2008-07-30 | 2010-02-04 | Ho Jung Kim | Memory device, memory system having the same, and programming method of a memory cell |
US20110026302A1 (en) * | 2008-05-20 | 2011-02-03 | Seagate Technology Llc | Write verify method for resistive random access memory |
US20150294705A1 (en) * | 2014-04-10 | 2015-10-15 | Ji-Wang Lee | Electronic device |
CN105280221A (zh) * | 2014-07-08 | 2016-01-27 | 三星电子株式会社 | 电阻型存储器装置及其操作方法 |
CN105448332A (zh) * | 2014-09-16 | 2016-03-30 | 复旦大学 | 一种电阻型随机读取存储器及其写操作方法 |
CN106205725A (zh) * | 2015-02-17 | 2016-12-07 | 华邦电子股份有限公司 | 写入和验证电路及其用于写入并验证电阻性存储器的方法 |
CN106653079A (zh) * | 2015-10-30 | 2017-05-10 | 华邦电子股份有限公司 | 电阻式存储器装置及其写入方法 |
EP3174054A1 (en) * | 2015-11-30 | 2017-05-31 | Winbond Electronics Corp. | Sense circuit for rram |
CN107210061A (zh) * | 2015-02-12 | 2017-09-26 | 高通股份有限公司 | 基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801082B1 (ko) * | 2006-11-29 | 2008-02-05 | 삼성전자주식회사 | 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치 |
TWI449050B (zh) | 2009-12-31 | 2014-08-11 | Ind Tech Res Inst | 電阻式記憶體驗證方法及其驗證裝置 |
US8699258B2 (en) * | 2011-01-21 | 2014-04-15 | Macronix International Co., Ltd. | Verification algorithm for metal-oxide resistive memory |
US9378792B2 (en) * | 2011-12-15 | 2016-06-28 | Everspin Technologies, Inc. | Method of writing to a spin torque magnetic random access memory |
US9312002B2 (en) * | 2014-04-04 | 2016-04-12 | Sandisk Technologies Inc. | Methods for programming ReRAM devices |
CN104299645A (zh) | 2014-10-22 | 2015-01-21 | 中国科学院微电子研究所 | 一种阻变存储器写操作电路 |
-
2017
- 2017-12-04 US US15/829,987 patent/US10453529B2/en active Active
-
2018
- 2018-10-08 TW TW107135450A patent/TWI701664B/zh active
- 2018-11-15 CN CN201811359241.XA patent/CN109872750B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110026302A1 (en) * | 2008-05-20 | 2011-02-03 | Seagate Technology Llc | Write verify method for resistive random access memory |
US20090296458A1 (en) * | 2008-05-27 | 2009-12-03 | Samsung Electronics Co., Ltd. | Resistance variable memory device and method of writing data |
US20100027326A1 (en) * | 2008-07-30 | 2010-02-04 | Ho Jung Kim | Memory device, memory system having the same, and programming method of a memory cell |
US20150294705A1 (en) * | 2014-04-10 | 2015-10-15 | Ji-Wang Lee | Electronic device |
CN105280221A (zh) * | 2014-07-08 | 2016-01-27 | 三星电子株式会社 | 电阻型存储器装置及其操作方法 |
CN105448332A (zh) * | 2014-09-16 | 2016-03-30 | 复旦大学 | 一种电阻型随机读取存储器及其写操作方法 |
CN107210061A (zh) * | 2015-02-12 | 2017-09-26 | 高通股份有限公司 | 基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度 |
CN106205725A (zh) * | 2015-02-17 | 2016-12-07 | 华邦电子股份有限公司 | 写入和验证电路及其用于写入并验证电阻性存储器的方法 |
CN106653079A (zh) * | 2015-10-30 | 2017-05-10 | 华邦电子股份有限公司 | 电阻式存储器装置及其写入方法 |
EP3174054A1 (en) * | 2015-11-30 | 2017-05-31 | Winbond Electronics Corp. | Sense circuit for rram |
Also Published As
Publication number | Publication date |
---|---|
CN109872750B (zh) | 2021-02-26 |
US20190172534A1 (en) | 2019-06-06 |
TW201926346A (zh) | 2019-07-01 |
TWI701664B (zh) | 2020-08-11 |
US10453529B2 (en) | 2019-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109872750A (zh) | 电阻式随机存取存储器装置及其写入与反向写入验证方法 | |
US10964384B2 (en) | Method for controlling resistive random-access memory | |
CN104934057A (zh) | 访问计数设备、存储器系统和访问计数方法 | |
US8885388B2 (en) | Apparatus and method for reforming resistive memory cells | |
JP2016502689A5 (zh) | ||
US9507662B2 (en) | Expanded error correction codes | |
US9229640B2 (en) | Inexpensive solid-state storage by throttling write speed in accordance with empirically derived write policy table | |
CN106373606A (zh) | 电阻式存储器装置及其写入方法 | |
US9865348B2 (en) | Devices and methods for selecting a forming voltage for a resistive random-access memory | |
CN103366831A (zh) | 存储器的检测方法 | |
CN108736883A (zh) | 非易失性双稳态触发器单调计数器及其实施方法 | |
TW201511004A (zh) | 電阻可變記憶體感測 | |
US8873309B2 (en) | Apparatus and method for repairing resistive memories and increasing overall read sensitivity of sense amplifiers | |
CN207529369U (zh) | 用于测量记忆体访问时间的系统 | |
US20240013846A1 (en) | Memory built-in self-test with automated reference trim feedback for memory sensing | |
US9564216B2 (en) | Stress trim and modified ISPP procedures for PCM | |
US10997996B1 (en) | Flexible on-cylinder limit for drive performance management | |
WO2016122525A1 (en) | Hamming distance computation | |
CN109545261A (zh) | 在读取操作后选择用于刷新的闪速存储块的方法 | |
US20170249210A1 (en) | Memory device and memory system | |
CN106505977B (zh) | 一种脉冲展宽电路及脉冲展宽方法 | |
US20230049928A1 (en) | Memory built-in self-test with automated multiple step reference trimming | |
CN112951295A (zh) | 一种数据的多级存储方法、系统、电子设备及存储介质 | |
US8681570B2 (en) | Methods and systems for memory devices with asymmetric switching characteristics | |
TW202324100A (zh) | 資料儲存裝置的自我燒機測試系統及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |