CN105280221A - 电阻型存储器装置及其操作方法 - Google Patents

电阻型存储器装置及其操作方法 Download PDF

Info

Publication number
CN105280221A
CN105280221A CN201510394733.2A CN201510394733A CN105280221A CN 105280221 A CN105280221 A CN 105280221A CN 201510394733 A CN201510394733 A CN 201510394733A CN 105280221 A CN105280221 A CN 105280221A
Authority
CN
China
Prior art keywords
memory unit
resistor
resistance value
variohm
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510394733.2A
Other languages
English (en)
Other versions
CN105280221B (zh
Inventor
朴贤国
李永宅
边大锡
李镕圭
权孝珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105280221A publication Critical patent/CN105280221A/zh
Application granted granted Critical
Publication of CN105280221B publication Critical patent/CN105280221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Abstract

提供了电阻型存储器装置和操作电阻型存储器装置的方法。操作电阻型存储器装置的方法包括：响应于写命令来对存储器单元执行预读取操作；对将被执行重置写操作的一个或更多个第一存储器单元执行擦除操作，所述一个或更多个第一存储器单元是基于得自预读取操作的预读取数据与写数据的比较结果而确定的；对被擦除的所述一个或更多个第一存储器单元之中的至少一些存储器单元并且对将被执行设置写操作的一个或更多个第二存储器单元执行设置方向编程。

Description

电阻型存储器装置及其操作方法
要求于2014年7月8日在韩国知识产权局提交的第10-2014-0085363号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
发明构思的实施例涉及电阻型存储器装置和该电阻型存储器装置的操作方法。更具体地，发明构思的实施例涉及包括电阻型存储器单元的电阻型存储器装置和该电阻型存储器装置的操作方法。
背景技术
根据对越来越高的容量和越来越低的功耗的存储器装置的需求，正在对下一代存储器装置进行研究。下一代存储器装置必须具有动态随机存取存储器(DRAM)的高集成度特性、闪速存储器的非易失性特性和静态RAM(SRAM)的高速特性。作为下一代存储器装置，突出的是相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)和电阻型RAM(RRAM)。
发明内容
发明构思的实施例提供了一种具有提高的数据可靠性的电阻型存储器装置和一种操作该电阻型存储器装置的方法。
根据发明构思的一方面，提供了一种操作电阻型存储器装置的方法。所述方法包括：响应于写命令来对存储器单元执行预读取操作；对将被执行重置写操作的一个或更多个第一存储器单元执行擦除操作，所述一个或更多个第一存储器单元是基于得自预读取操作的预读取数据与写数据的比较结果而确定的；对被擦除的所述一个或更多个第一存储器单元和将被执行设置写操作的一个或更多个第二存储器单元之中的至少一些存储器单元执行设置方向编程。
所述一个或更多个第一存储器单元和所述一个或更多个第二存储器单元中的每个可包括可变电阻器。重置写操作可以是增大可变电阻器的电阻值的写操作，设置写操作可以是减小可变电阻器的电阻值的写操作。
可通过擦除操作来增大所述一个或更多个第一存储器单元的可变电阻器的电阻值，然后通过设置方向编程减小所述一个或更多个第一存储器单元的可变电阻器的电阻值，由此对所述一个或更多个第一存储器单元执行重置写操作。可通过设置方向编程来减小所述一个或更多个第二存储器单元的可变电阻器的电阻值，由此对所述一个或更多个第二存储器单元执行设置写操作。
所述一个或更多个第一存储器单元和所述一个或更多个第二存储器单元中的每个可以是具有与多个电阻分布中的一个对应的电阻值的多层单元。通过执行擦除操作，所述一个或更多个第一存储器单元可具有与所述多个电阻分布之中的最大电阻分布对应的电阻值。
所述一个或更多个第一存储器单元和所述一个或更多个第二存储器单元中的每个可以是具有与多个电阻分布中的一个对应的电阻值的多层单元。根据预读取数据和写数据的比较结果，当与写数据对应的电阻值大于与预读取数据对应的电阻值时，确定用于存储写数据的存储器单元是第一存储器单元，当与写数据对应的电阻值小于与预读取数据对应的电阻值时，确定用于存储写数据的存储器单元是第二存储器单元。
操作电阻型存储器装置的方法还可包括对已经执行设置方向编程的至少一些存储器单元执行验证读操作。根据验证结果，可再次对未通过验证的一个或更多个存储器单元执行设置方向编程。
操作电阻型存储器装置的方法还可包括对已经执行设置方向编程的至少一些存储器单元执行验证读操作。根据验证结果，可再次对未通过验证的第一存储器单元执行擦除操作和设置方向编程。
可基于得自预读取操作的预读取数据和写数据的比较结果，使其中写数据被确定为等于预读取数据的一个或更多个第三存储器单元跳过写操作。
根据发明构思的另一方面，提供了一种操作包括多个电阻型存储器单元的电阻型存储器装置的方法。所述方法包括：响应于写命令来对电阻型存储器单元执行预读取操作；增大一个或更多个第一存储器单元中的第一可变电阻器的电阻值，然后执行使第一可变电阻器的电阻值减小的设置方向编程，执行使一个或更多个第二存储器单元中的第二可变电阻器的电阻值减小的设置方向编程。
根据发明构思的另一方面，提供了一种操作包括具有多个电阻型存储器单元的存储器单元阵列的电阻型存储器装置的方法，其中，每个电阻型存储器单元包括可变电阻器。所述方法包括：对分别将被写入电阻型存储器单元的多条写数据与分别从电阻型存储器单元读取的多条数据进行比较；确定存储器单元阵列的第一单元区域和存储器单元阵列的第二单元区域，其中，第一单元区域包括通过写操作将增大其可变电阻器的电阻值的电阻型存储器单元，第二单元区域包括通过写操作将减小其可变电阻器的电阻值的电阻型存储器单元；改变第一单元区域和第二单元区域中的一个中的电阻型存储器单元的可变电阻器的电阻值，从而使电阻值相同；根据所述多条写数据，对第一单元区域和第二单元区域进行编程。
根据发明构思的另一方面，提供了一种电阻型存储器装置，包括：存储器单元阵列，具有电阻型存储器单元；控制逻辑器。控制逻辑器被构造成响应于写命令来控制对电阻型存储器单元执行的预读取操作，控制对根据预读取数据和写数据确定的、将被执行重置写操作的一个或更多个第一电阻型存储器单元执行的擦除操作，并且控制对被擦除的所述一个或更多个第一电阻型存储器单元之中的至少一些电阻型存储器单元和将被执行设置写操作的一个或更多个第二电阻型存储器单元执行的设置方向编程。
附图说明
通过下面结合附图的描述，将更清楚地理解发明构思的示例性实施例，在附图中：
图1是根据发明构思的实施例的包括电阻型存储器装置的存储器系统的框图；
图2是根据发明构思的实施例的图1的存储器装置的框图；
图3是示出图2的存储器单元阵列的示例的电路图；
图4A至图4C是图3的存储器单元的修改示例的电路图；
图5是示出了当存储器单元是多层单元时的写操作的电流特性和电压特性的曲线图；
图6A和图6B是示出根据发明构思的实施例的存储器单元的状态根据写操作而变化的示例的曲线图；
图7是示出根据发明构思的实施例的数据写操作的构思的存储器装置的框图；
图8是根据发明构思的实施例的存储器装置的操作方法的流程图；
图9是根据发明构思的实施例的图8的存储器装置的操作方法中的确定操作的流程图；
图10是根据发明构思的另一个实施例的存储器装置的框图；
图11是示出根据发明构思的另一个实施例的存储器单元的状态变化的示例的曲线图；
图12A和12B是示出根据发明构思的实施例的存储器单元的状态变化的示例的曲线图；
图13是根据发明构思的实施例的对应于图12A和图12B的示例的存储器装置的操作方法的流程图；
图14A和图14B是示出根据发明构思的实施例的写操作的曲线图；
图15是根据发明构思的另一个实施例的存储器装置的操作方法的流程图；
图16是根据发明构思的另一个实施例的存储器装置的操作方法的流程图；
图17A和图17B分别是根据发明构思的实施例的图1的存储器单元阵列的结构图和电路图；
图18是根据发明构思的实施例的应用了电阻型存储器系统的存储卡系统的框图；
图19示出了根据发明构思的实施例的电阻型存储器模块；以及
图20是根据发明构思的实施例的包括电阻型存储器系统的计算系统的框图。
具体实施方式
将参照下面的描述和附图详细地描述实施例。然而，可以以各种不同的形式来实施发明构思，并且发明构思不应被理解为仅限于举例说明的实施例。相反，这些实施例是作为示例提供的使得本公开将是彻底和完整的，并且将把发明构思的构思充分地传达给本领域的普通技术人员。因此，发明构思可包括被包括在与本发明构思相关的构思和技术范围内的所有修改形式、等同物或替代形式。另外，没有相对于实施例中的一些实施例描述已知的工序、元件和技术。除非另外阐明，否则在整个附图和书面描述中，同样的附图标记指代同样的元件，因此不会重复进行描述。在附图中，为了清晰起见，可夸大结构的尺寸。
此外，这里叙述的所有示例和条件语言将被理解为不限于这些具体叙述的示例和条件。在整个说明书中，除非做与之相反的特别描述，否则单数形式可包括复数形式。另外，诸如“包括”或“包含”的术语用于指明存在所述形式、数量、工序、操作、组件和/或它们的组，并没有排除存在一个或更多个其它所述形式、一个或更多个其它数量、一个或更多个其它工序、一个或更多个其它操作、一个或更多个其它组件和/或它们的组。
虽然术语“第一”和“第二”用于描述各种组件，但显而易见，这些组件不限于术语“第一”和“第二”。术语“第一”和“第二”只用于在各组件之间进行区分。例如，在不与发明构思发生冲突的情况下，第一组件可指示第二组件或第二组件可指示第一组件。
除非另外明确描述，否则这里使用的所有术语(包括描述性术语或技术术语)应该被理解为具有对于本领域普通技术人员而言显而易见的意思。另外，在通用字典中定义的并且用于以下描述中的术语应该被理解为具有与相关描述中使用的意思等同的意思，并且除非这里另外明确描述，否则这些术语不应该被理解为是理想或过度正式的。
如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和全部组合。诸如“…中的至少一个/种”的表述当在一列元素之后时修饰的是整列元素，而不是修饰该列中的个体元素。术语“示例性的”是指举例说明或示例。
图1是根据发明构思的实施例的包括电阻型存储器装置的存储器系统的框图。
参照图1，存储器系统10包括电阻型存储器装置100(下文中，称为存储器装置100)和存储器控制器200。存储器装置100包括存储器单元阵列110、写/读电路120和控制逻辑器130。由于存储器单元阵列110包括电阻型存储器单元，因此存储器系统10可被称为电阻型存储器系统。
响应于来自主机的写请求，存储器控制器200控制存储器装置100将数据写入存储器装置100。响应于来自主机的读请求，存储器控制器200读取存储器装置100中存储的数据。更详细地，存储器控制器200可将地址ADDR、命令CMD和控制信号CTRL提供到存储器装置100，因此针对存储器装置100进行控制程序(或写)操作、读操作和擦除操作。另外，写目标数据DATA和读数据DATA可在存储器控制器200和存储器装置100之间交换。
尽管未示出，但存储器控制器200可包括随机存取存储器(RAM)、处理单元、主机接口和存储器接口。RAM可用作处理单元的操作存储器。处理单元可控制存储器控制器200的操作。主机接口可实现主机和存储器控制器200之间交换数据的协议。例如，存储器控制器200可通过使用包括通用串行总线(USB)、多媒体存储卡(MMC)、外围组件快速互连(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小计算机系统接口(SCSI)、增强型小型盘接口(ESDL)和电子集成驱动器(IDE)的各种接口协议中的至少一个与外部源(即，主机)通信。
存储器单元阵列110可包括分别设置在第一信号线和第二信号线交叉的区域中的多个存储器单元(未示出)。在本实施例中，第一信号线可以是位线，第二信号线可以是字线。在另一个实施例中，第一信号线可以是字线，第二信号线可以是位线。
在本实施例中，每个存储器单元可以是存储一比特数据的单层单元(SLC)，或者可以是存储至少两比特数据的多层单元(MLC)。可供选择地，存储器单元阵列110可包括SLC和MLC两者。当一比特数据被写入一个存储器单元时，存储器单元根据所述写入的数据而具有两个电阻层分布。可供选择地，当两比特数据被写入一个存储器单元时，存储器单元根据所述写入的数据而具有四个电阻层分布。在实施例中，如果存储器单元是存储三比特数据的三层单元(TLC)，则存储器单元根据写入的数据而具有八个电阻层分布。然而，发明构思的各种实施例不限于此。因此，在其它实施例中，每个存储器单元可存储至少四比特数据。
在本实施例中，存储器单元阵列110可包括呈二维水平结构的存储器单元。在实施例中，存储器单元阵列110可包括呈三维竖直结构的存储器单元。
存储器单元阵列110可包括电阻式存储器单元或电阻型存储器单元，所述电阻式存储器单元或所述电阻型存储器单元包括具有可变电阻器的可变电阻器装置(未示出)。对于一个示例，当由相变材料(例如，Ge-Sb-Te)形成的可变电阻器装置的电阻根据温度而变化时，电阻型存储器装置是相变RAM(PRAM)。对于另一个示例，当可变电阻器装置由包括上电极、下电极以及上电极和下电极之间的过渡金属氧化物的复合金属氧化物形成时，电阻型存储器装置是电阻型RAM(RRAM)。对于另一个示例，当可变电阻器装置由磁性材料的上电极、磁性材料的下电极以及上电极与下电极之间的电介质形成时，电阻型存储器装置是磁性RAM(MRAM)。
写/读电路120对存储器单元执行写操作和读操作。写/读电路120可经由位线连接到存储器单元，并且包括将数据写入存储器单元的写驱动器和放大从存储器单元读取的数据的感测放大器。
控制逻辑器130大体上控制存储器装置100的操作，并且控制写/读电路120以执行诸如写操作和读操作的存储器操作。对于存储器装置100的写操作和读操作，控制逻辑器130可将诸如写脉冲、读脉冲等各种脉冲信号提供到写/读电路120，并且响应于各种脉冲信号，写/读电路120可将写电流(或写电压)或读电流(或读电压)提供到存储器单元阵列110。产生各种脉冲信号的脉冲发生器(未示出)可布置在控制逻辑器130中或外部。
在相对于存储器装置100的写操作期间，根据写数据，存储器单元阵列110的一些存储器单元的可变电阻器的电阻值增大，存储器单元阵列110的其它存储器单元的可变电阻器的电阻值减小。例如，存储器单元阵列110的各存储器单元具有根据当前存储在其中的数据的电阻值，电阻值可根据将写入各存储器单元的数据而增大或减小。写操作被划分成重置写操作和设置写操作。在设置状态下，电阻型存储器单元可具有相对低的电阻值，在重置状态下，电阻型存储器单元可具有相对高的电阻值。重置写操作涉及执行写操作以增大电阻值，设置写操作涉及执行写操作以减小电阻值。
在本实施例中，在重置写操作和设置写操作中，写方法有所不同，使得可提高存储器装置100的耐用性并且可减少写操作的功耗。例如，存储器装置100可确定将被执行重置写操作的一些存储器单元(例如，第一存储器单元)和将被执行设置写操作的其它存储器单元(例如，第二存储器单元)，其中，所述一些存储器单元和所述其它存储器单元来自将被执行存储器操作的存储器单元之中。作为确定的结果，存储器装置100可在第一存储器单元和第二存储器单元之间进行区分，并且执行写操作。例如，存储器装置100首先对第一存储器单元执行擦除操作，因此增大了第一存储器单元的可变电阻器的电阻值。然后，存储器装置100执行用于减小第一存储器单元的可变电阻器的电阻值的程序(例如，设置方向编程)，使得数据被写入第一存储器单元。
另一方面，存储器装置100跳过对第二存储器单元的擦除操作并且只执行用于减小第二存储器单元的可变电阻器的电阻值的程序，使得执行设置写操作。
存储器装置100可只对第一存储器单元之中的一些第一存储器单元执行设置方向编程。例如，当存储器装置100通过增大第一存储器单元的可变电阻器的电阻值来执行写操作时，存储器装置100通过擦除一些第一存储器单元来增大第一存储器单元之中的所述一些第一存储器单元的可变电阻器的电阻值。如果擦除状态下的一些第一存储器单元的电阻值等于被执行重置写操作的一些第一存储器单元的可变电阻器的电阻值，则对于所述一些第一存储器单元来说可跳过设置方向编程。
在根据本实施例的写操作中，不必对将被执行写操作的所有存储器单元执行擦除操作。因此，能够通过减少由于执行擦除操作的次数而导致的劣化来提高存储器装置100的耐用性。另外，能够减少被执行需要大功耗的擦除操作的存储器单元的数量，因此可降低整个功耗。
存储器控制器200和存储器装置100可被集成到半导体装置中。例如，存储器控制器200和存储器装置100可被集成到被构造为存储卡的半导体装置中。另外，例如，存储器控制器200和存储器装置100可被集成到被构造为个人计算机(PC)卡(例如，PCMCIA卡)、小型闪存卡(CF卡)、智能媒体卡(SM/SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD或微SD)或通用闪存(UFS)的半导体装置中。作为另一个示例，存储器控制器200和存储器装置100可被集成到被构造为固态盘/驱动器(SSD)的半导体装置中。
以下，将描述包括在具有上述结构的电阻型存储器系统10中的存储器装置100的操作。图2是根据发明构思的实施例的图1的存储器装置100的框图。
参照图2，存储器装置100包括存储器单元阵列110、写/读电路120和控制逻辑器130。另外，存储器装置100还包括行解码器140和列解码器150。写/读电路120包括感测放大器(SA)121和写驱动器(WD)122。在本实施例中，控制逻辑器130包括比较单元131和设置/重置确定单元132，以控制设置写操作和重置写操作。参照图2，比较单元131和设置/重置确定单元132被包括在控制逻辑器130中，但发明构思的其它实施例不限于此。例如，执行比较单元131和重置/设置确定单元132中的至少一个的功能的单元可布置在控制逻辑器130外部，比较结果和/或设置/重置确定结果可被提供到控制逻辑器130。例如，执行比较功能的单元和执行设置/重置确定功能的单元可布置在写/读电路120中。
图2中示出的存储器装置100的结构和操作如下。
布置在存储器单元阵列110中的存储器单元可连接到第一信号线和第二信号线。例如，第一信号线可以是位线BL，第二信号线可以是字线WL。当接收到写命令时，可对存储器单元阵列110的区域(例如，第一单元区域)的存储器单元执行重置写操作，可对存储器单元阵列110的另一个区域(例如，第二单元区域)的存储器单元执行设置写操作。
接收到伴随写命令的地址ADDR以指示存储器单元。地址ADDR可包括选择存储器单元阵列110的字线WL的行地址X_ADDR和选择存储器单元阵列110的位线BL的列地址Y_ADDR。行解码器140响应于行地址X_ADDR执行字线选择操作，列解码器150响应于列地址Y_ADDR执行位线选择操作。
写/读电路120连接到位线BL，因此将数据写入存储器单元或者从存储器单元读取数据。例如，写/读电路120可从控制逻辑器130接收写脉冲Pulse，写驱动器122可根据接收到的写脉冲Pulse而经由列解码器150向存储器单元阵列110提供写电压或写电流。更详细地，当接收到设置脉冲时，写驱动器122可响应于设置脉冲而将设置电流或设置电压提供到存储器单元阵列110，因此减小了存储器单元的可变电阻器的电阻值。当接收到重置脉冲时，写驱动器122可响应于重置脉冲而将重置电流或重置电压提供到存储器单元阵列110，因此增大了存储器单元的可变电阻器的电阻值。
在读取数据的读操作中，写/读电路120产生用于读操作的读电流(或读电压)并将其提供到存储器单元。感测放大器121可包括电流发生器(或电压发生器)，并且为了确定数据，感测放大器121可包括与位线BL的节点(例如，感测节点)连接的比较器。由于比较器的一端连接到感测节点而比较器的另一端连接到参考电压，因此感测放大器121能够确定数据的值。
控制逻辑器130可基于从存储器控制器200接收的命令CMD、地址ADDR和控制信号CTRL来输出用于将数据写入存储器单元阵列110或从存储器单元阵列110读取数据的各种控制信号CTRL_RW。通过这样做，控制逻辑器130大体上控制存储器装置100中的操作。
响应于接收到写命令，控制逻辑器130可控制对存储器单元阵列110的至少一些存储器单元执行的预读取操作。预读取数据D_pre被提供到比较单元131，比较单元131将预读取数据D_pre与伴随写命令的数据DATA进行比较。例如，可从多个存取目标存储器单元预读取多条数据，对从存取目标存储器单元预读取的多条数据D_pre的值与将被存储在存取目标存储器单元中的写数据DATA的值分别进行比较。
设置/重置确定单元132(可供选择地，可被称为“确定单元”)基于比较结果来确定对每个存取目标存储器单元是执行设置写操作还是执行重置写操作。由于可对各存储器单元执行确定，因此存取目标存储器单元可被划分成将被执行重置写操作的第一存储器单元和将被执行设置写操作的第二存储器单元。控制逻辑器130基于确定结果来控制对第一存储器单元的重置写操作和对第二存储器单元的设置写操作。
在本实施例中，可通过擦除操作和设置方向编程操作来执行重置写操作。另外，对于第二存储器单元可通过设置方向编程操作来执行设置写操作。因此，响应于写命令，控制逻辑器130执行预读取操作、比较操作和确定操作，控制对第一存储器单元选择性地执行的擦除操作，然后控制对第一存储器单元和第二存储器单元之中的至少一些存储器单元执行的设置方向编程操作。通过这样做，第一存储器单元的可变电阻器的电阻值根据擦除操作而增大，然后根据设置方向编程操作而减小，使得对第一存储器单元执行重置写操作。另外，第二存储器单元的可变电阻器的电阻值根据设置方向编程操作而减小，使得对第二存储器单元执行设置写操作。
图3是示出根据发明构思的实施例的图2的存储器单元阵列110的示例的电路图。存储器单元阵列110可包括多个单元块，图3示出了多个存储器块中的一个单元块BLK1。
参照图3，单元块BLK1包括呈水平结构的存储器单元。注意的是，多个存储器块中的剩余单元块可与图3的单元块BLK1以相同方式实施。单元块BLK1包括多条字线WL1至WLn、多条位线BL1至BLm和多个存储器单元MC。字线WL的数量、位线BL的数量和存储器单元MC的数量可根据各种实施例而变化。另外，一条字线所选择的存储器单元MC可被定义为页单元PAGE。
在本实施例中，多个存储器单元MC中的每个包括可变电阻器R和选择器件D。可变电阻器R可被称为可变电阻器器件或可变电阻器材料，选择器件D可被称为开关器件。
在实施例中，各可变电阻器R连接在位线BL1至BLm中的一条和选择器件D之间，各选择器件D连接在可变电阻器器件R和字线WL1至WLn中的一条之间。然而，发明构思的各种实施例不限于此。例如，选择器件D可连接在位线BL1至BLm中的一条和可变电阻器R之间，可变电阻器R可连接在选择器件D和字线WL1至WLn中的一条之间。
在本实施例中，可变电阻器R可响应于被施加到其的电脉冲而变成多种电阻型状态中的一种。例如，可变电阻器R可包括其结晶态根据电流而变化的相变材料。例如，相变材料可包括通过两种元素化合而得到的各种材料GaSb、InSb、InSe或Sb2Te3、通过三种元素化合而得到的GeSbTe、GaSeTe、InSbTe、SnSb2Te4或InSbGe、或者通过四种元素化合而得到的AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2。
相变材料具有相对呈阻性的非晶态和相对呈低阻性的结晶态。相变材料的相位会因由电流产生的焦耳热而变化。利用相位的改变，可写入数据。
在实施例中，可变电阻器R可不包括相变材料，而可包括例如钙钛矿化合物、过渡金属氧化物、磁性材料、铁磁材料或反铁磁材料。
如上所述，选择器件D可连接在字线WL1至WLm中的一条和可变电阻器R之间，并且根据施加到相连的字线和位线的电压，控制被供应到可变电阻器R的电流。在本实施例中，例如，选择器件D可以是PN结二极管或PIN结二极管。二极管的阳极可连接到可变电阻器R，二极管的阴极可连接到字线WL1至WLm中的一条。这里，当二极管的阳极和阴极之间的电压差大于二极管的阈值电压时，二极管导通，使得电流可被供应到可变电阻器R。
图4A至图4C是图3的存储器单元MC的修改示例的电路图。
参照图4A，存储器单元MCa包括连接在位线BL和字线WL之间的可变电阻器Ra。存储器单元MCa可由于分别施加到位线BL和字线WL的电压而存储数据。
参照图4B，存储器单元MCb包括可变电阻器Rb和双向二极管Db。可变电阻器Rb可包括电阻性材料，以存储数据。双向二极管Db连接在可变电阻器Rb和字线WL之间，可变电阻器Rb连接在位线BL和双向二极管Db之间。双向二极管Db和可变电阻器Rb的位置可相对于彼此变化。使用双向二极管Db切断了可流过未选择的电阻器单元的漏电流。
参照图4C，存储器单元MCc包括可变电阻器Rc和晶体管TR。晶体管TR可以是选择器件，即，根据字线WL的电压向可变电阻器Rc供应电流或者切断通向可变电阻器Rc的电流的开关器件。在图4C的实施例中，除了字线WL之外，可另外地布置源极线SL，以调节可变电阻器Rc的两端的电压电平。晶体管TR连接在可变电阻器Rc和源极线SL之间，可变电阻器Rc连接在位线BL和晶体管TR之间。晶体管TR的位置和可变电阻器Rc的位置可相对于彼此变化。根据由字线WL驱动的晶体管TR是导通还是截止，可选择或可不选择存储器单元MCc。
图5是示出当存储器单元是多层单元时的写操作的电流特性和电压特性的曲线图。这里，如果每个存储器单元存储2比特数据，则每个存储器单元可具有四种状态(即，State0至State3)之中的至少一种状态。另外，假设当存储器单元的可变电阻器的电阻值最大时，存储器单元具有低状态(即，State0)，当存储器单元的可变电阻器的电阻值最小时，存储器单元具有高状态(即，State3)。
如图5的曲线图的右侧示出的，根据设置方向编程，可变电阻器的电阻值可减小(或者，存储器单元的状态可变成多种状态之中的较高状态)。相比之下，一方面，如曲线图的左侧所示，根据重置方向编程，可变电阻器的电阻值可增大(或者，存储器单元的状态可变成多种状态之中的较低状态)。
另外，如曲线图的左侧示出的，当执行重置方向编程时，电流大小根据电压电平的变化而急剧变化，使得相对难以控制电压电平以改变各状态。换句话讲，相对难以控制重置方向上的状态。相比之下，如曲线图的右侧示出的，当执行设置方向编程时，不同状态的电流值相对不同。也就是说，当通过限制电流来执行设置方向编程时，改变状态的电流值其间分别具有大差异，使得相对容易控制设置方向上的状态。
图6A和图6B是示出根据发明构思的实施例的存储器单元的状态根据写操作而变化的示例的曲线图。关于图6A和图6B，假设每个存储器单元存储2比特数据。另外，关于图6A和图6B中描绘的示例，假设当存储器单元的可变电阻器的电阻值最小时，存储器单元具有高状态(即，State3)，当存储器单元的可变电阻器的电阻值最大时，存储器单元具有低状态(即，State0)。特别地，具有最低状态的存储器单元可被定义为具有擦除状态(或重置状态RESET)的存储器单元。然而，发明构思的实施例不限于此，可定义处于擦除状态的存储器单元具有最高状态。
图6A示出了存储器单元的状态因设置写操作而变化的示例。如图6A中所示，根据当前写入存储器单元的数据，每个存储器单元可具有与四个电阻分布中的一个对应的电阻值。另外，由于具有擦除状态(或重置状态)的存储器单元的可变电阻器的电阻值具有最大值，因此存储器单元的状态可位于曲线图上的最左边。相比之下，由于具有设置状态的存储器单元的可变电阻器的电阻值具有最小值，因此存储器单元的状态可位于曲线图上的最右边。
如在示出了电流特性和电压特性的曲线图(图5)中示出的，控制设置方向编程是相对容易的，使得写数据可被覆写到将被执行设置写操作的存储器单元(例如，第二存储器单元)并且写数据可被存储在将被执行设置写操作的存储器单元(例如，第二存储器单元)中。也就是说，可通过覆写操作来执行相对于第二存储器单元的写操作，与当前存储的数据对应的第二存储器单元的状态可改变，因此可对应于写数据。如图6A中所示，当存储器单元的当前存储的数据对应于第一状态(即，State1)，并且写数据对应于第三状态(即，State3或设置状态)时，可通过设置方向编程将存储器单元的状态从第一状态(即，State1)变成第三状态(即，State3)。
图6B示出了存储器单元的状态因重置写操作而变化的示例。如图6B中所示，可首先对将被执行重置写操作的存储器单元(例如，第一存储器单元)执行擦除操作。例如，当存储器单元的当前存储的数据对应于第三状态(即，State3)，并且写数据对应于第二状态(即，State2)时，可通过擦除操作将存储器单元的状态变成擦除状态(即，State0或重置状态RESET)。因此，在执行擦除操作之后，第一存储器单元的可变电阻器具有与多个电阻分布之中的最大电阻分布对应的电阻值。
此后，对多个第一存储器单元中的至少一些第一存储器单元执行设置方向编程。由于写数据对应于第二状态(即，State2)，并且被擦除的第一存储器单元的状态对应于擦除状态(即，State0)，因此可通过设置方向编程将第一存储器单元的状态从擦除状态(即，State0)变成第二状态(即，State2)。也就是说，当首先对第一存储器单元执行重置写操作以将第一存储器单元的状态从第三状态(即，State3)变成第二状态(即，State2)时，接着可通过将第一存储器单元的状态从擦除状态(即，State0)变成第二状态(即，State2)来执行编程操作，能够相对更容易地控制(设置方向上的)存储器单元的状态的变化。
根据本实施例，能够防止对所有存储器单元执行擦除操作，使得存储器装置100的耐用性由于反复擦除操作而劣化的可能性降低，并且提高了数据写操作的可靠性。
图7是示出根据发明构思的实施例的数据写操作的构思的存储器装置100的框图。为了方便图示，在图7中只示出了控制逻辑器130和存储器单元阵列110。
控制逻辑器130包括比较单元131和设置/重置确定单元132。控制逻辑器130将写数据DATA与读数据D_pre进行比较(其中，写数据DATA伴随写命令并且根据预读取操作来读取读数据D_pre)，因此确定对每个存储器单元是执行设置写操作或重置写操作。控制逻辑器130基于确定结果来控制针对存储器单元阵列110的写操作。
根据写数据DATA与读数据D_pre的比较结果，当与将被存储在存储器单元中的写数据DATA对应的电阻值大于与读数据D_pre对应的电阻值时，可确定该存储器单元是将被执行重置写操作的存储器单元(例如，第一存储器单元)。换句话讲，当与写数据DATA对应的状态低于与读数据D_pre对应的状态时，可确定该存储器单元是第一存储器单元。相比之下，当与将被存储在存储器单元中的写数据DATA对应的电阻值小于与读数据D_pre对应的电阻值时，可确定该存储器单元是将被执行设置写操作的存储器单元(例如，第二存储器单元)。换句话讲，当与写数据DATA对应的状态高于与读数据D_pre对应的状态时，可确定该存储器单元是第二存储器单元。
根据确定结果，存取目标存储器单元(或将被写入数据的存储器单元)可被划分成多个单元区域。例如，包括将被执行重置写操作的存储器单元的区域可被归类为第一单元区域，包括将被执行设置写操作的存储器单元的区域可被归类为第二单元区域，包括其中写数据DATA的状态等于读数据D_pre的状态的存储器单元的区域可被归类为第三单元区域。根据各种实施例，控制逻辑器130控制针对存储器单元阵列110的写操作。例如，通过对第一单元区域的存储器单元(例如，第一存储器单元)执行擦除操作并接着对第一存储器单元执行设置方向编程PGM_set，控制逻辑器130可执行写操作。另外，通过对第二单元区域的存储器单元(例如，第二存储器单元)执行设置方向编程PGM_set而不对第二存储器单元执行擦除操作，控制逻辑器130可执行写操作。控制逻辑器130可跳过对第三单元区域的存储器单元(例如，第三存储器单元)的写操作。
图8是根据发明构思的实施例的操作存储器装置的方法的流程图。
接收请求对一个或更多个存储器单元进行数据写操作的写命令(S11)，存储器装置对一个或更多个存储器单元执行预读取操作(S12)，因而产生预读取数据。为了确定对一个或更多个存储器单元中的每个执行设置写操作还是重置写操作，存储器装置将预读取数据与伴随写命令的写数据进行比较(S13)。存储器装置基于比较来确定要对一个或更多个存储器单元中的每个执行设置写操作还是重置写操作(S14)。比较操作和确定操作与各种更多实施例中描述的比较操作和确定操作相同或类似。
根据确定结果，存储器装置对一个或更多个存储器单元中的一些存储器单元执行擦除操作(S15)，如上所述。由于对将被执行重置写操作的一些存储器单元(例如，第一存储器单元)执行擦除操作，因此第一存储器单元的可变电阻器的电阻值增大至与多个电阻分布之中的最大分布(例如，重置状态)对应的电阻值。
然后存储器装置根据写数据对一个或更多个存储器单元执行设置方向编程(S16)。例如，将被执行设置写操作的一些存储器单元(例如，第二存储器单元)的可变电阻器的值从与预存储的数据对应的电阻值减小为与写数据对应的电阻值。另外，第一存储器单元的可变电阻器的值从与重置状态对应的电阻值减小至与写数据对应的电阻值。也就是说，通过设置方向编程来执行将一个或更多个存储器单元编程为与写数据对应的状态的操作。当重置写操作对应于写入与电阻分布之中的最大分布(例如，重置状态)对应的数据的操作时，不必对这些第一存储器单元执行设置方向编程。
图9是根据发明构思的实施例的图8的操作存储器装置的方法中的确定操作的流程图。
如图9中所示，存储器装置响应于写命令来执行预读取操作并且将写数据与预读取数据进行比较(图9中未示出)，然后确定对一个或更多个存储器单元中的每个执行设置写操作还是执行重置写操作(S21)。通过将写数据与预读取数据进行比较，存储器装置可确定预读取数据的状态是否等于写数据的状态(S22)。
当预读取数据的状态等于写数据的状态时，存储器装置跳过相对于存储器单元的写操作(S23)。当预读取数据的状态不等于写数据的状态时，存储器装置确定存储器单元是否对应于将被执行重置写操作的存储器单元(S24)。
对于确定结果，当存储器单元对应于将被执行重置写操作的存储器单元时，存储器装置擦除存储在存储器单元中的数据(S25)，因此将存储器单元的状态变成其中存储器单元的可变电阻器具有相对大的电阻值的重置状态。然后，存储器装置减小其状态变成重置状态的存储器单元的可变电阻器的电阻值(或对该可变电阻器的电阻值执行设置方向编程)，因此写入数据(S26)。
当存储器单元不对应于将被执行重置写操作的存储器单元时，存储器装置减小存储器单元的可变电阻器的电阻值而不执行擦除操作，因此写入数据(S26)。
图10是根据发明构思的另一个实施例的存储器装置的框图。
参照图10，存储器装置300包括存储器单元阵列310、写/读电路320和控制逻辑器330。存储器装置300还包括行解码器340和列解码器350。在本实施例中，存储器装置300还包括用于将预读取数据与写数据进行比较的比较单元和用于根据比较结果来确定对每个存储器单元执行设置写操作还是重置写操作的确定单元。比较单元和确定单元中的至少一个可布置在控制逻辑器330外部。例如，如图10中所示，用于分析数据的数据分析单元360设置在控制逻辑器330外部，并且包括比较单元361和设置/重置确定单元362。
根据以上相对于各种实施例描述的可比较操作，比较单元361通过将预读取数据与写数据进行比较来产生比较结果，设置/重置确定单元362对比较结果进行分析，因此确定相对于每个存储器单元的写请求是对应于设置写操作还是对应于重置写操作。确定结果可被提供到控制逻辑器330。基于确定结果，控制逻辑器330相应地控制相对于存储器单元的设置写操作和重置写操作。例如，如上所述，控制逻辑器330可擦除存储器单元的数据并且可通过设置方向编程来执行重置写操作，或者可在不执行擦除操作的情况下通过设置方向编程来执行设置写操作。
图11是示出根据发明构思的另一个实施例的存储器单元的状态变化的示例的曲线图。关于图11的示例，假设具有与多个电阻分布之中的最小电阻分布对应的电阻值的存储器单元具有低状态(即，State0或设置状态SET)，具有与多个电阻分布之中的最大电阻分布对应的电阻值的存储器单元具有高状态(即，State3、重置状态REST或擦除状态)。
如图11中所示，在数据状态根据数据写操作而在曲线图上的向右方向上改变的情况下，该情况可被定义为重置写操作Write_reset，在数据状态根据数据写操作而在曲线图上的向左方向上改变的情况下，该情况可被定义为设置写操作Write_set。在重置写操作Write_reset中，可通过擦除操作将存储器单元的状态变成最上面的状态(即，State3)。然后，在执行设置方向编程PGM_set之后，存储器单元的状态可变成比擦除状态低的状态。另外，在设置写操作Write_set中，不必执行擦除操作，因此可通过设置方向编程PGM_set将存储器单元的状态变成较低状态。
图12A和12B是示出根据发明构思的实施例的存储器单元的状态变化的示例的曲线图。
发明构思的一个或更多个实施例可有所不同。例如，如在图12A和12B的示例中，根据发明构思的实施例，可通过对存储器单元执行重置方向编程来将数据写入存储器单元。
当接收到写命令时，对一个或更多个存储器单元执行预读取操作，并且执行比较操作以将读数据与伴随写命令的写数据进行比较。然后，分析比较结果，确定将被执行重置写操作的一些存储器单元(例如，第一存储器单元)和将被执行设置写操作的其它存储器单元(例如，第二存储器单元)。
图12A示出了设置写操作的示例。首先，对将被执行设置写操作的第二存储器单元执行设置程序。因此，第二存储器单元的电阻值减小，使得第二存储器单元具有最上面的状态。例如，在存储器单元的当前存储的数据对应于重置状态State0，并且写数据对应于第一状态State1的情况下，确定该存储器单元是第二存储器单元。因此，对第二存储器单元执行设置程序SET，使得第二存储器单元具有设置状态State3。
然后，对第二存储器单元执行重置方向编程，因此第二存储器单元的可变电阻器的电阻值增大。因此，第二存储器单元的状态变成第一状态State1。也就是说，可通过重置方向编程将写数据写入第二存储器单元。
图12B是示出重置写操作的示例的曲线图。在本实施例中，即使当没有执行擦除操作或设置方向编程时，也可通过重置方向编程来执行重置写操作。如图12B中所示，在存储器单元的当前存储的数据对应于设置状态State3的情况下，写数据对应于第一状态State1，因此确定该存储器单元是第一存储器单元。对第一存储器单元执行重置方向编程，使得第一存储器单元的可变电阻器的电阻值增大，因此第一存储器单元的状态改变。
图13是如图12A和图12B中示出的根据发明构思的实施例的操作存储器装置的方法的流程图。
如图13中所示，存储器装置接收写命令(S31)，存储器装置对存取目标存储器单元执行预读取操作(S32)。将预读取数据与伴随写命令的写数据进行比较(S33)。另外，根据比较结果，存储器装置确定将被执行重置写操作的一个或更多个存储器单元(例如，第一存储器单元)和将被执行设置写操作的一个或更多个存储器单元(例如，第二存储器单元)(S34)。
当基于比较和确定操作来确定第一存储器单元和第二存储器单元时，基于确定结果来执行数据写操作。存储器装置可对存取目标存储器单元之中的一些存储器单元执行设置方向编程，因此将这些存储器单元的状态变成设置状态(S35)，例如，存储器装置可将第二存储器单元的状态变成设置状态。然后，存储器装置可根据写数据对第一存储器单元和第二存储器单元执行重置方向编程，因此改变第一存储器单元和第二存储器单元的状态，以对应于写数据(S36)。
图14A和图14B是示出根据发明构思的实施例的写操作的曲线图。在图14A和图14B的实施例中，不对将被执行重置写操作的所有存储器单元执行擦除操作。替代地，根据数据分析结果，只对将被执行重置写操作的存储器单元之中的一些存储器单元执行擦除操作。为了方便图示，图14A和图14B只示出了重置写操作。
如图14A中所示，当存储器单元的当前存储的数据对应于设置状态State3，并且写数据对应于第一状态State1时，如下地执行重置写操作。根据当前存储的数据和写数据的状态，可执行或可不执行擦除操作。例如，当写数据的状态比当前存储的数据的状态低至少两级时，可跳过擦除操作。相比之下，当写数据的状态比当前存储的数据的状态低一级，并且因此接近当前存储的数据的状态时，可执行擦除操作。然而，在实施例中，根据另一种状况，可执行或可跳过擦除操作。特别地，当存储器单元是存储至少3比特数据的多层单元时，可按不同方式设置擦除操作的状况。
在当前存储的数据的状态对应于例如设置状态State3，并且写数据的状态对应于第一状态State1时，可在不进行擦除操作的情况下通过重置方向编程将写数据写入存储器单元。也就是说，如在示出电流特性和电压特性的曲线图(图5)上所描绘的，与设置状态State3对应的电压电平和与第一状态State1对应的电压电平之差相对大于当写数据的状态接近当前存储的数据的状态时的电压电平之差，在这种情况下，相对容易控制重置写操作。因此，即使当如图14A的实施例中一样执行重置写操作时，如果写数据的状态比当前存储的数据的状态低至少两级，则可在不进行擦除操作的情况下通过重置方向编程将写数据写入存储器单元。
另一方面，如图14B中所示，当存储器单元的当前存储的数据的状态对应于第二状态State2，并且写数据的状态对应于第一状态State1时，为了重置写操作，可对存储器单元执行擦除操作。由于执行了擦除操作，因此存储器单元的状态可变成擦除状态State0，接着对存储器单元执行设置方向编程，使得存储器单元的状态可变成第一状态State1。如在一个或更多个实施例中描述的，在图14A和图14B的实施例中，可在不进行擦除操作的情况下通过设置方向编程来执行设置写操作。
存储器装置的写操作可包括设置写操作时间段和重置写操作时间段。在重置写操作时间段期间，可将图14A的重置方向编程和图14B的擦除操作一起执行。在本实施例中，可以使将被执行擦除操作的存储器单元的数量进一步减少。
图15是根据发明构思的另一个实施例的操作存储器装置的方法的流程图。
如图15中所示，存储器装置接收写命令(S41)并且响应于写命令对存取目标存储器单元执行预读取操作(S42)。然后，存储器装置将预读取数据与写命令进行比较并且确定比较结果(S43)。根据比较结果和确定结果，确定将被执行重置写操作的一个或更多个第一存储器单元并且确定将被执行设置写操作的一个或更多个第二存储器单元。
类似于其它实施例，存储器装置对存取目标存储器单元中的一些存储器单元(例如，第一存储器单元)执行擦除操作(S44)，然后根据写数据对第一存储器单元和第二存储器单元中的至少一些执行设置方向编程(S45)。由于执行了设置方向编程，因此写入写数据。为了验证写入的数据，存储器装置执行验证读操作(S46)。根据验证读操作的结果，存储器装置确定在存储器单元中是否存在写误差(S47)。如果存在写误差，则存储器装置可反复执行设置方向编程和验证读操作，从而再次确定是否存在写误差。根据验证结果，如果不存在写误差，则存储器装置结束写操作(S48)。
图16是根据发明构思的另一个实施例的操作存储器装置的方法的流程图。
如图16中所示，类似于其它实施例，响应于写命令，存储器装置通过执行设置方向编程将数据写入一个或更多个存储器单元，并且对写数据执行验证读操作。也就是说，接收写命令(S51)，响应于写命令来预读取数据(S52)，将预读取的数据与伴随写命令的写数据进行比较以确定差异(S53)。根据确定，可对一些存储器单元(例如，第一存储器单元)执行擦除操作(S54)。对写数据执行设置方向编程(S55)，执行验证读操作(S56)。
作为验证读操作的结果，存储器装置确定在第一存储器单元中是否存在重置方向误差(S57)。当没有通过擦除操作正常地擦除第一存储器单元的数据时，可出现重置方向误差。如果存在重置方向误差，则存储器装置可对第一存储器单元重新执行擦除操作、设置方向编程和验证读操作。在验证过程之后，如果存储器装置确定不存在重置方向误差，则存储器装置确定是否存在设置方向误差，以确定是否通过设置方向编程将数据正常写入第一存储器装置(S58)。
当第一存储器单元的状态没有从擦除状态正常地变成较高状态时，或者当第二存储器单元的状态没有从当前状态正常地变成较高状态时，会出现设置方向误差。作为关于设置方向误差的确定的结果，如果存在设置方向误差，则存储器装置可反复执行设置方向编程和用于确定设置方向误差的存在的验证读操作。作为确定是否存在设置方向误差的结果，如果没有存储器单元具有设置方向误差，则存储器装置结束写操作(S59)。在本实施例中，根据误差的类型，可在每个存储器单元中用不同方式修复误差，因此，在验证写操作中，可通过设置方向编程将数据写入存储器单元。
图17A和图17B分别是根据发明构思的实施例的图1的存储器单元阵列110的结构图和电路图。
参照图17A和图17B，存储器单元阵列110包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz中的每个具有三维结构(或垂直结构)。另外，存储器块BLK1至BLKz中的每个可包括在垂直于基底的方向上延伸的多个单元串。一个存储器块的单元串可连接到位线、一条或更多条串选择线以及字线。存储器块BLK1至BLKz的单元串可共用位线BL。
图17B示出了实施图17A的存储器块BLK1至BLKz的示例。为了方便图示，图17B没有示出可被实施为例如二极管或晶体管的选择器件。
参照图17B，存储器单元阵列110包括三维堆叠的代表性的存储器块BLK1至BLKz。另外，存储器单元阵列110包括平行于Z轴方向延伸的多条局部位线LBL1至LBL4和平行于Y轴方向延伸的多条局部字线LWL1至LWL4，Y轴方向垂直于Z轴方向。另外，局部位线LBL1至LBL4可连接到全局位线GBL1至GBL4。
参照第一存储器块BLK1，存储器单元阵列110的存储器单元分别连接在局部字线LWL1至LWL4和局部位线LBL1至LBL4之间。可通过施加到局部字线LWL1至LWL4和/或局部位线LBL1至LBL4的电流(或电压)来对存储器单元执行写操作或读操作。在本实施例中，可提供被施加到局部字线LWL1至LWL4和局部位线LBL1至LBL4的电流(或电压)，以允许根据这里的各种实施例的写操作。例如，对于将被执行重置写操作的存储器单元，可提供擦除电流(或擦除电压)，以允许首先对存储器单元执行擦除操作，然后可提供用于设置方向编程的写电流(或写电压)。另外，关于参照图1至图16描述的实施例，一个实施例可共同地应用于存储器块BLK1至BLKz，或者各种实施例可分别应用于存储器块BLK1至BLKz。
图18是根据发明构思的实施例的应用了电阻型存储器系统的存储卡系统的框图。
参照图18，存储卡系统400可包括主机410和存储卡420。主机410包括主机控制器411和主机连接器412。存储卡420包括卡连接器421、卡控制器422和存储器装置423。这里，可根据图1至图16中示出的各种实施例来实现存储器装置423，使得存储器装置423可对写数据和预读取数据进行比较并确定，对将被执行重置写操作的存储器单元执行擦除操作，然后通过设置方向编程将数据写入存储器单元。
主机410可将数据写入存储卡420或者可读取存储在存储卡420中的数据。主机控制器411可将命令CMD、由主机410中的时钟发生器(未示出)产生的时钟信号CLK和数据DATA经由主机连接器412发送到存储卡420。
响应于经由卡连接器421接收的命令CMD，卡控制器422可与由卡控制器422中的时钟发生器(未示出)产生的时钟信号同步地将数据DATA存储在存储器装置423中。存储器装置423可存储从主机410发送的数据DATA。
例如，存储卡420可被实施为小型闪存卡(CFC)、微驱动器、SMC、MMC、安全数字卡(SDC)、记忆棒或USB闪存驱动器。
图19示出了根据发明构思的实施例的电阻型存储器模块。参照图19，电阻型存储器模块500包括存储器装置521至524和控制芯片510。可根据图1至图16中示出的各种实施例来实现存储器装置521至524中的每个。响应于通过外部存储器控制器发送的信号，控制芯片510控制存储器装置521至524。例如，根据从外部源(未示出)发送的各种命令和地址，控制芯片510可启动与各种命令和地址对应的存储器装置521至524，因此控制写操作和读操作。另外，控制芯片510可对从存储器装置521至524中的每个输出的读数据执行各种后处理操作，例如，控制芯片510可对读数据执行检错操作和纠错操作。
根据本实施例，响应于写命令，存储器装置521至524中的每个可对写数据和预读取数据进行比较和确定，只对将被执行重置写操作的存储器单元执行擦除操作，并且通过设置方向编程将数据写入存储器单元。
图20是根据发明构思的实施例的包括电阻型存储器系统的计算系统的框图。
参照图20，计算系统600包括存储器系统610、处理器620、RAM630、输入/输出(I/O)装置640和电源装置650。存储器系统610包括存储器装置611和存储器控制器612。尽管在图20中未示出，但计算系统600还可包括能够与视频卡、声卡、存储卡或USB装置通信的端口、或者其它电子装置。例如，计算系统600可被实施为PC、或者诸如笔记本计算机、移动电话、个人数字助理(PDA)或相机的便携式电子装置。
处理器620可执行特定计算或任务。在各种实施例中，处理器620可以是微处理器或中央处理单元(CPU)等。例如，处理器620可经由诸如地址总线、控制总线或数据总线的总线660而与RAM630、I/O装置640和存储器系统610执行通信。这里，可根据图1至图16中示出的各种实施例来实现存储器系统610和/或RAM630。
在一个或更多个实施例中，处理器620还可连接到诸如外围组件互连(PCI)总线的扩展总线。
RAM630可存储用于计算系统600的操作的数据。如上所述，根据发明构思的各种实施例的存储器装置可应用于RAM630。可供选择地，例如，DRAM、移动DRAM、SRAM、PRAM、FeRAM或MRAM可用作RAM630。
I/O装置640还可包括诸如键盘、小键盘或鼠标的输入单元(未示出)和诸如打印机或显示器的输出单元(未示出)。电源装置650可供应用于计算系统600的操作的操作电压。
虽然已经参照示例性实施例描述了发明构思，但对于本领域技术人员而言将清楚的是，可在不脱离发明构思的精神和范围的情况下进行各种变化和修改。因此，应该理解，以上实施例不是限制性的，而是说明性的。

Claims (25)

1.一种操作电阻型存储器装置的方法，所述方法包括：
响应于写命令来对存储器单元执行预读取操作；
对将被执行重置写操作的一个或更多个第一存储器单元执行擦除操作，所述一个或更多个第一存储器单元是基于得自预读取操作的预读取数据与写数据的比较结果而确定的；
对被擦除的所述一个或更多个第一存储器单元和将被执行设置写操作的一个或更多个第二存储器单元之中的至少一些存储器单元，执行设置方向编程。
2.根据权利要求1所述的方法，其中，所述一个或更多个第一存储器单元和所述一个或更多个第二存储器单元中的每个包括可变电阻器，
其中，重置写操作是使可变电阻器的电阻值增大的写操作，设置写操作是使可变电阻器的电阻值减小的写操作。
3.根据权利要求2所述的方法，其中，通过擦除操作使所述一个或更多个第一存储器单元的可变电阻器的电阻值增大，然后通过设置方向编程使所述一个或更多个第一存储器单元的可变电阻器的电阻值减小，由此对所述一个或更多个第一存储器单元执行重置写操作。
4.根据权利要求2所述的方法，其中，通过设置方向编程使所述一个或更多个第二存储器单元的可变电阻器的电阻值减小，由此对所述一个或更多个第二存储器单元执行设置写操作。
5.根据权利要求1所述的方法，其中，所述一个或更多个第一存储器单元和所述一个或更多个第二存储器单元中的每个是具有与多个电阻分布中的一个对应的电阻值的多层单元，
其中，通过执行擦除操作，所述一个或更多个第一存储器单元具有与所述多个电阻分布之中的最大电阻分布对应的电阻值。
6.根据权利要求1所述的方法，其中，所述一个或更多个第一存储器单元和所述一个或更多个第二存储器单元中的每个是具有与多个电阻分布中的一个对应的电阻值的多层单元，
其中，根据预读取数据和写数据的比较结果，当与写数据对应的电阻值大于与预读取数据对应的电阻值时，确定用于存储写数据的存储器单元是第一存储器单元，当与写数据对应的电阻值小于与预读取数据对应的电阻值时，确定用于存储写数据的存储器单元是第二存储器单元。
7.根据权利要求1所述的方法，所述方法还包括：
对已经执行了设置方向编程的所述至少一些存储器单元执行验证读操作；
根据验证结果，再次对未通过验证的一个或更多个存储器单元执行设置方向编程。
8.根据权利要求1所述的方法，所述方法还包括：
对已经执行了设置方向编程的所述至少一些存储器单元执行验证读操作；
根据验证结果，再次对未通过验证的一个或更多个第一存储器单元执行擦除操作和设置方向编程。
9.根据权利要求1所述的方法，其中，基于得自预读取操作的预读取数据和写数据的比较结果，相对于其中写数据被确定为等于预读取数据的一个或更多个第三存储器单元跳过写操作。
10.一种操作包括多个电阻型存储器单元的电阻型存储器装置的方法，所述方法包括：
响应于写命令对所述多个电阻型存储器单元执行预读取操作；
增大一个或更多个第一存储器单元中的第一可变电阻器的电阻值，然后执行设置方向编程以减小第一可变电阻器的电阻值；
执行设置方向编程以减小一个或更多个第二存储器单元中的第二可变电阻器的电阻值。
11.根据权利要求10所述的方法，所述方法还包括：
将写数据与预读取数据进行比较；
根据写数据和预读取数据的比较结果，确定所述多个电阻型存储器单元之中的所述一个或更多个第一存储器单元和所述一个或更多个第二存储器单元。
12.根据权利要求10所述的方法，其中，布置在所述多个电阻型存储器单元中的每个中的可变电阻器具有与多个电阻分布中的一个对应的电阻值，
其中，第一可变电阻器的电阻值增大，以对应于所述多个电阻分布之中的最大电阻分布，然后通过设置方向编程减小第一可变电阻器的电阻值。
13.根据权利要求11所述的方法，其中，根据写数据和预读取数据的比较结果，使写数据等于预读取数据的一个或更多个第三存储器单元跳过写操作。
14.根据权利要求10所述的方法，其中，布置在所述多个电阻型存储器单元中的每个中的可变电阻器具有与多个电阻分布中的一个对应的电阻值，
其中，通过将一个或更多个第四存储器单元的可变电阻器的电阻值增大至与所述多个电阻分布之中的最大电阻分布对应的电阻值来完成写操作，其中，与所述多个电阻分布之中的所述最大电阻分布对应的数据将被写入第四存储器单元。
15.根据权利要求10所述的方法，其中，布置在所述多个电阻型存储器单元中的每个中的可变电阻器具有与多个电阻分布中的一个对应的电阻值，
其中，根据写数据和预读取数据的比较结果通过增大一个或更多个第五存储器单元的可变电阻器的电阻值来完成写操作，其中，第五存储器单元的可变电阻器的电阻值从与第一电阻分布对应的电阻值增大至与第二电阻分布对应的电阻值，第二电阻分布与第一电阻分布不相邻。
16.一种操作包括具有多个电阻型存储器单元的存储器单元阵列的电阻型存储器装置的方法，所述多个电阻型存储器单元中的每个包括可变电阻器，所述方法包括：
对分别将被写入所述多个电阻型存储器单元的多条写数据与分别从所述多个电阻型存储器单元读取的多条数据进行比较；
确定存储器单元阵列的第一单元区域和存储器单元阵列的第二单元区域，其中，所述第一单元区域包括通过写操作将增大其可变电阻器的电阻值的电阻型存储器单元，所述第二单元区域包括通过写操作将减小其可变电阻器的电阻值的电阻型存储器单元；
改变第一单元区域和第二单元区域中的一个中的电阻型存储器单元的可变电阻器的电阻值，从而使电阻值相同；
根据所述多条写数据，对第一单元区域和第二单元区域进行编程。
17.根据权利要求16所述的方法，其中，所述多个电阻型存储器单元中的每个具有与多个电阻型分布中的一个对应的电阻值，
其中，第一单元区域的电阻型存储器单元的可变电阻器的电阻值变成与所述多个电阻分布之中的最大电阻分布对应的电阻值，
其中，然后在电阻型存储器单元的可变电阻器的电阻值减小的方向上，对第一单元区和第二单元区的电阻型存储器单元进行编程。
18.根据权利要求16所述的方法，其中，所述多个电阻型存储器单元中的每个具有与多个电阻型分布中的一个对应的电阻值，
其中，第二单元区域的电阻型存储器单元的可变电阻器的电阻值变成与所述多个电阻分布之中的最小电阻分布对应的电阻值，
其中，然后在电阻型存储器单元的可变电阻器的电阻值增大的方向上，对第一单元区和第二单元区的电阻型存储器单元进行编程。
19.根据权利要求16所述的方法，其中，改变电阻值的步骤包括对第一单元区域的电阻型存储器单元执行擦除操作。
20.根据权利要求19所述的方法，其中，通过执行擦除操作，第一单元区域的各电阻型存储器单元具有与所述多个电阻分布之中的最大电阻分布对应的电阻值，
其中，通过执行程序，第一单元区域的电阻型存储器单元之中的至少一些电阻型存储器单元的可变电阻器的电阻值减小至与所述多个电阻分布之中的相对小的电阻分布对应的电阻值。
21.一种电阻型存储器装置，包括：
存储器单元阵列，包括电阻型存储器单元；以及
控制逻辑器，响应于写命令来控制对电阻型存储器单元执行的预读取操作，控制对根据预读取数据和写数据确定的、将被执行重置写操作的一个或更多个第一电阻型存储器单元执行的擦除操作，并且控制对被擦除的所述一个或更多个第一电阻型存储器单元之中的至少一些电阻型存储器单元和对将被执行设置写操作的一个或更多个第二电阻型存储器单元执行的设置方向编程。
22.根据权利要求21所述的电阻型存储器装置，其中，所述一个或更多个第一电阻型存储器单元和所述一个或更多个第二电阻型存储器单元中的每个包括可变电阻器，
其中，通过执行擦除操作和设置方向编程，所述一个或更多个第一电阻型存储器单元的可变电阻器的电阻值增大并且所述一个或更多个第二电阻型存储器单元的可变电阻器的电阻值减小。
23.根据权利要求21所述的电阻型存储器装置，其中，所述一个或更多个第一电阻型存储器单元和所述一个或更多个的第二电阻型存储器单元是具有与多个电阻分布中的一个对应的电阻值的多层单元，
其中，通过执行擦除操作，所述一个或更多个第一电阻型存储器单元具有与所述多个电阻分布之中的最大电阻分布对应的电阻值。
24.根据权利要求23所述的电阻型存储器装置，其中，通过执行设置方向编程，所述一个或更多个第一电阻型存储器单元的可变电阻器的电阻值减小至与所述多个电阻分布之中的相对小的电阻分布对应的电阻值。
25.根据权利要求21所述的电阻型存储器装置，其中，所述控制逻辑器包括：
比较单元，用于将写数据的值和预读取数据的值进行比较；
确定单元，用于根据比较结果来确定电阻型存储器单元之中的所述一个或更多个第一电阻型存储器单元和所述一个或更多个第二电阻型存储器单元。
CN201510394733.2A 2014-07-08 2015-07-07 电阻型存储器装置及其操作方法 Active CN105280221B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140085363A KR102131324B1 (ko) 2014-07-08 2014-07-08 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR10-2014-0085363 2014-07-08

Publications (2)

Publication Number Publication Date
CN105280221A true CN105280221A (zh) 2016-01-27
CN105280221B CN105280221B (zh) 2019-04-09

Family

ID=55068051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510394733.2A Active CN105280221B (zh) 2014-07-08 2015-07-07 电阻型存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US9558821B2 (zh)
KR (1) KR102131324B1 (zh)
CN (1) CN105280221B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305655A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 包括阻变材料的存储设备及其驱动方法
CN109872750A (zh) * 2017-12-04 2019-06-11 华邦电子股份有限公司 电阻式随机存取存储器装置及其写入与反向写入验证方法
CN110197687A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 操作电阻存储装置的方法、电阻存储装置和存储系统
CN111309248A (zh) * 2018-12-11 2020-06-19 美光科技公司 与安全存储器存取有关的方法、系统和设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102488583B1 (ko) * 2016-06-14 2023-01-16 에스케이하이닉스 주식회사 메모리 장치 및 이의 기준전압 설정 방법
KR101944037B1 (ko) * 2017-09-04 2019-01-30 주식회사 맴레이 저항 변화 메모리 기반 가속기
US10929059B2 (en) 2016-07-26 2021-02-23 MemRay Corporation Resistance switching memory-based accelerator
US10936198B2 (en) 2016-07-26 2021-03-02 MemRay Corporation Resistance switching memory-based coprocessor and computing device including the same
KR102636091B1 (ko) * 2016-10-14 2024-02-14 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
JP2019053803A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体集積回路
US10755781B2 (en) 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
US11069415B2 (en) 2018-10-05 2021-07-20 Samsung Electronics Co., Ltd. Memory device including charge pump circuit
KR102545174B1 (ko) * 2018-10-05 2023-06-19 삼성전자주식회사 차지 펌프 회로를 포함하는 메모리 장치
US11363005B2 (en) * 2018-12-04 2022-06-14 Journey.ai Storing information within a zero-knowledge data management network
KR20210054243A (ko) 2019-11-05 2021-05-13 삼성전자주식회사 비휘발성 메모리 장치, 그것의 쓰기 방법, 및 그것을 갖는 저장 장치
KR20220128796A (ko) 2021-03-15 2022-09-22 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
JP2022142319A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872649A (zh) * 2009-04-27 2010-10-27 复旦大学 一次可编程电阻型存储器测试方法
US20130254498A1 (en) * 2012-03-23 2013-09-26 Sony Corporation Storage control apparatus, storage apparatus, information processing system and processing method therefor
US20140133214A1 (en) * 2012-11-14 2014-05-15 SK Hynix Inc. Resistive memory device and method for driving the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701770B2 (en) 2006-09-29 2010-04-20 Hynix Semiconductor Inc. Flash memory device and program method thereof
US7960224B2 (en) 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
JP5060191B2 (ja) 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
KR101237005B1 (ko) 2007-11-09 2013-02-26 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US8125818B2 (en) 2008-02-25 2012-02-28 Panasonic Corporation Method of programming variable resistance element and variable resistance memory device using the same
US8526237B2 (en) 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
JP2012038387A (ja) 2010-08-06 2012-02-23 Toshiba Corp 半導体記憶装置
JP5149358B2 (ja) 2010-09-24 2013-02-20 シャープ株式会社 半導体記憶装置
US20120134200A1 (en) * 2010-11-29 2012-05-31 Seagate Technology Llc Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability
US8934292B2 (en) 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872649A (zh) * 2009-04-27 2010-10-27 复旦大学 一次可编程电阻型存储器测试方法
US20130254498A1 (en) * 2012-03-23 2013-09-26 Sony Corporation Storage control apparatus, storage apparatus, information processing system and processing method therefor
US20140133214A1 (en) * 2012-11-14 2014-05-15 SK Hynix Inc. Resistive memory device and method for driving the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305655A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 包括阻变材料的存储设备及其驱动方法
CN108305655B (zh) * 2017-01-13 2023-06-06 三星电子株式会社 包括阻变材料的存储设备及其驱动方法
CN109872750A (zh) * 2017-12-04 2019-06-11 华邦电子股份有限公司 电阻式随机存取存储器装置及其写入与反向写入验证方法
CN110197687A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 操作电阻存储装置的方法、电阻存储装置和存储系统
CN111309248A (zh) * 2018-12-11 2020-06-19 美光科技公司 与安全存储器存取有关的方法、系统和设备
CN111309248B (zh) * 2018-12-11 2023-10-20 美光科技公司 与安全存储器存取有关的方法、系统和设备
US11928246B2 (en) 2018-12-11 2024-03-12 Micron Technology, Inc. Memory data security

Also Published As

Publication number Publication date
US20160012890A1 (en) 2016-01-14
US9558821B2 (en) 2017-01-31
KR102131324B1 (ko) 2020-07-07
KR20160006034A (ko) 2016-01-18
CN105280221B (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
CN105280221A (zh) 电阻型存储器装置及其操作方法
KR102217243B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102275710B1 (ko) 오버-라이트가 가능한 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
CN105320471B (zh) 操作存储装置的方法和操作存储系统的方法
KR102140788B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9659645B2 (en) Resistive memory device and method of writing data
KR102242561B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102178832B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102154296B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
KR102142590B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102251814B1 (ko) 메모리 장치, 그것의 동작 및 제어 방법
KR102245129B1 (ko) 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
US10770138B2 (en) Method of operating resistive memory device reducing read disturbance
KR102238647B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR20170101000A (ko) 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
KR20170120446A (ko) 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
KR102136846B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102217244B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant